CN112306898A - 存储设备、其操作方法及包括其的电子设备 - Google Patents

存储设备、其操作方法及包括其的电子设备 Download PDF

Info

Publication number
CN112306898A
CN112306898A CN202010391904.7A CN202010391904A CN112306898A CN 112306898 A CN112306898 A CN 112306898A CN 202010391904 A CN202010391904 A CN 202010391904A CN 112306898 A CN112306898 A CN 112306898A
Authority
CN
China
Prior art keywords
log
area
controller
storing
segments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010391904.7A
Other languages
English (en)
Inventor
金鼎勋
金圣训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112306898A publication Critical patent/CN112306898A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/10—File systems; File servers
    • G06F16/18—File system types
    • G06F16/1805—Append-only file systems, e.g. using logs or journals to store data
    • G06F16/1815—Journaling file systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/608—Details relating to cache mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Mathematical Physics (AREA)

Abstract

提供了一种存储设备、其操作方法和包括其的电子设备。所述存储设备包括非易失性存储器和控制器，所述非易失性存储器包括主元数据区域和日志区域。所控制器通过执行存储在工作存储器中的闪存转换层(FTL)来更新地址映射表，所述地址映射表包括被划分为多个片段的多个页映射条目；将所述多个页映射条目中的更新后的页映射条目作为日志数据存储在所述日志区域中；并且将所述多个片段存储在所述主元数据区域中，所述多个片段均具有小于所述非易失性存储器的物理页的大小。

Description

存储设备、其操作方法及包括其的电子设备
相关申请的交叉引用
本申请要求于2019年7月23日在韩国知识产权局提交的韩国专利申请No.10-2019-0088963的优先权，通过引用将所述韩国专利申请的全部公开内容合并于此。
技术领域
本文描述的本发明构思的示例性实施例涉及用于改善日志重放的存储设备及其操作方法和包括该存储设备的电子设备。
背景技术
作为非易失性存储介质的存储设备不管是否向其供电都可以永久地或半永久地保留数据。该存储设备可以包括非易失性存储器和易失性存储器二者，易失性存储器的容量小于非易失性存储器的容量但具有快速的输入/输出速度。例如，存储设备可以将易失性存储器用作关于非易失性存储器的高速缓冲存储器。
然而，当发生诸如突然断电(SPO)和系统崩溃的电源事件时，存储在存储设备的易失性存储器中的数据会丢失。因此，为了防止数据丢失，存储设备可以将存储在易失性存储器中的数据存储在非易失性存储器中。
发明内容
根据本发明构思的示例性实施例，一种存储设备包括非易失性存储器和控制器，所述非易失性存储器包括主元数据区域和日志区域。所控制器通过执行存储在工作存储器中的闪存转换层(FTL)来更新地址映射表，所述地址映射表包括被划分为多个片段的多个页映射条目；将所述多个页映射条目中的更新后的页映射条目作为日志数据存储在所述日志区域中；并且将所述多个片段存储在所述主元数据区域中，所述多个片段均具有小于所述非易失性存储器的物理页的大小。
根据本发明构思的示例性实施例，一种存储设备的操作方法，所述存储设备包括控制器和非易失性存储器，所述控制器被配置为执行闪存转换层(FTL)，所述非易失性存储器包括主元数据区域和日志区域。所述操作方法包括：由所述控制器更新包括多个页映射条目的地址映射表；将所述多个页映射条目中的更新后的页映射条目作为日志数据存储在所述日志区域中；并且基于所述更新后的页映射条目被存储在所述日志区域中的顺序以及划分所述多个页映射条目的多个片段中的每个片段的所述更新后的页映射条目的数量，将所述多个片段存储在所述主元数据区域中。
根据本发明构思的示例性实施例，一种电子设备包括主机和存储设备，所述主机被配置为发送包括逻辑地址的请求，所述存储设备包括非易失性存储器和控制器。所述非易失性存储器包括主元数据区域和日志区域。所述控制器被配置为：通过处理所述主机的所述请求来更新地址映射表，所述地址映射表包括被划分为多个片段的多个页映射条目；将所述多个页映射条目中的更新后的页映射条目作为日志数据存储在所述日志区域中；并且将所述多个片段存储在所述主元数据区域中，所述多个片段均具有小于所述非易失性存储器的物理页的大小。
附图说明
通过参照附图详细描述本发明构思的示例性实施例，本发明构思的以上以及其他目的和特征将变得清楚。
图1示出根据本发明构思的示例性实施例的电子设备的框图。
图2示出根据本发明构思的示例性实施例的电子设备的框图。
图3至图6示出用于描述根据本发明构思的示例性实施例的控制器如何将元数据存储在非易失性存储器中的示图。
图7和图8示出根据本发明构思的示例性实施例的控制器将元数据与时间戳一起存储的示例。
图9示出包括根据本发明构思的示例性实施例的控制器将地址映射表存储在非易失性存储器中的过程的流程图。
图10示出根据本发明构思的示例性实施例的包括构成图9的操作S160的详细操作的流程图。
图11示出包括根据本发明构思的示例性实施例的控制器恢复地址映射表的过程的流程图。
图12示出根据本发明构思的示例性实施例的图1的控制器的详细框图。
图13示出根据本发明构思的示例性实施例的图2的控制器的详细框图。
图14示出根据本发明构思的示例性实施例的电子设备的框图。
图15是示出包括根据本发明构思的示例性实施例的存储设备的计算系统的框图。
具体实施方式
本发明构思的示例性实施例提供了一种用于改善日志重放(journal replay)的存储设备、其操作方法及包括该存储设备的电子设备。
在下文中将参考附图更全面地描述本发明构思的示例性实施例。贯穿本申请，相似的参考标号可以指代相似的元件。
图1示出根据本发明构思的示例性实施例的电子设备的框图。电子设备10a可以是个人计算机、工作站、笔记本、平板电脑、移动设备或智能电话，并且可以被称为“计算系统”、“电子系统”或“移动系统”。电子设备10a可以包括主机11和存储设备100a。
主机11可以将命令CMD发送到存储设备100a。主机11可以与存储设备100a交换数据“DATA”。主机11可以从存储设备100a接收对命令CMD的响应RSP。主机11可以被实现为包括一个或更多个处理器核。例如，主机11可以包括通用处理器、专用处理器或应用处理器。主机11可以是处理器本身，或者主机11可以是包括处理器的系统或电子设备。
存储设备100a可以根据各种接口协议与主机11通信。例如，存储设备100a可以是固态硬盘(SSD)、集成在电子设备10a中的嵌入式存储卡、电子设备10a的可拆卸存储卡、安全数字(SD)卡、嵌入式多媒体卡(eMMC)、通用闪存(UFS)卡等。存储设备100a可以包括控制器110a和非易失性存储器130。控制器110a可以基于主机11的命令CMD将数据“DATA”写入非易失性存储器130中；或者，基于主机11的命令CMD，控制器110a可以从非易失性存储器130读取数据“DATA”，并且可以将读取到的数据“DATA”发送到主机11。控制器110a可以处理命令CMD，并且可以向主机11发送指示处理结果的响应RSP。控制器110a可以包括具有比非易失性存储器130快的数据输入/输出速度的工作存储器112a。控制器110a可以将工作存储器112a用作高速缓冲存储器。
控制器110a可以执行存储在工作存储器112a中的闪存转换层(FTL)。FTL可以作为存储在ROM或存储设备100a的非易失性存储器130中的固件或程序被加载到工作存储器112a。FTL可以存在于主机11的文件系统(参考图14)与非易失性存储器130之间。FTL可以执行地址映射操作，以管理从主机11提供的逻辑地址与非易失性存储器130的物理地址之间的映射。除了执行地址映射操作，FTL还可以执行垃圾收集操作、损耗均衡操作等。FTL可以由控制器110a执行以解决非易失性存储器130的以下限制：不可重写或不可原地写入(in-place write)、存储器单元的寿命、有限数量的编程/擦除循环以及擦除速度比写入速度慢。当逻辑地址与命令CMD或请求一起从主机11发送到控制器110a并且控制器110a处理命令CMD或请求时，FTL可以更新包括关于逻辑地址与物理地址之间的映射的信息的地址映射表AMT。地址映射表AMT可以存储在工作存储器112a中。
FTL可以管理片段映射表SMT，片段映射表SMT指示非易失性存储器130的存储了地址映射表AMT的映射信息的位置。片段映射表SMT可以存储在工作存储器112a中，并且片段映射表SMT的大小可以小于地址映射表AMT的大小。当控制器110a处理主机11的请求时，FTL可以更新地址映射表AMT中的映射信息的一部分(部分映射信息)，并且可以将地址映射表AMT的更新信息存储在日志缓冲器JB中。日志缓冲器JB可以位于工作存储器112a处。
工作存储器112a可以包括或存储FTL、地址映射表AMT、片段映射表SMT和日志缓冲器JB。工作存储器112a可以包括用于存储FTL的区域、用于存储地址映射表AMT的区域、用于存储片段映射表SMT的区域以及分配给日志缓冲器JB的区域，并且控制器110a可以预先在工作存储器112a中设置上述区域，或者可以根据主机11或用户的请求来调整上述区域。例如，工作存储器112a可以是包括锁存器、寄存器、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、晶闸管随机存取存储器(TRAM)、紧密耦合存储器(TCM)等的存储介质或片上存储器。
在控制器110a的控制下，非易失性存储器130可以存储(或写入或编程)数据，或可以将存储在其中的数据提供给控制器110a。非易失性存储器130可以包括用户数据区域USER DATA和预留区域OP。用户数据区域USER DATA可以是分配给主机11的区域，并且可以基于主机11的请求来存储数据。预留区域OP可以不是分配给主机11的区域，并且可以不对主机11开放。控制器110a可以使用预留区域OP来管理非易失性存储器130。例如，预留区域OP也可以被称为“元数据区域”。
例如，当发生诸如突然断电(SPO)或系统崩溃(易失(volatile))的电源事件时，存储在工作存储器112a中的元数据可能会丢失。元数据可以包括地址映射表AMT、片段映射表SMT以及地址映射表AMT的存储在日志缓冲器JB中的更新信息(在下文称为“日志数据”)。此外，元数据还可以包括关于非易失性存储器130的读取/写入单元(例如，页)的信息、关于非易失性存储器的擦除单元(例如，块BLK(参考图14))的信息等。为了防止上述丢失，控制器110a可以将存储在工作存储器112a中的元数据存储在非易失性存储器130的预留区域OP中。FTL可以将地址映射表AMT存储在主元数据区域MMA1和MMA2中，可以将片段映射表SMT存储在片段映射表区域SMTA中，并且可以将存储在日志缓冲器JB中的日志数据存储在日志区域JA1和JA2中。控制器110a可以预先在工作存储器112a中设置上述区域，或者可以根据主机11或用户的请求来调整上述区域。非易失性存储器130可以包括诸如NAND闪存单元、NOR闪存单元、电阻随机存取存储器(RRAM)单元、铁电随机存取存储器(FRAM)单元、相变随机存取存储器(PRAM)单元或磁性随机存取存储器(MRAM)单元的非易失性存储器单元。
图2示出根据本发明构思的示例性实施例的电子设备的框图。电子设备10b可以包括主机11和存储设备100b。除了存储设备100b之外，电子设备10b可以与电子设备10a基本相同。存储设备100b可以包括控制器110b和非易失性存储器130。与存储设备100a相比，存储设备100b还可以包括缓冲存储器120。控制器110b可以包括与工作存储器112a基本相同的工作存储器112b，并且与控制器110a不同，控制器110b还可以将缓冲存储器120用作高速缓冲存储器。例如，缓冲存储器120可以位于控制器110b的外部。
控制器110b可以将地址映射表AMT存储并加载到缓冲存储器120。与图1所示的示例不同，控制器110b可以将地址映射表AMT存储并加载到工作存储器112b和缓冲存储器120二者。随着非易失性存储器130的容量增加，地址映射表AMT的大小可以增加。在这种情况下，地址映射表AMT可以存储在位于控制器110b外部的缓冲存储器120中。例如，缓冲存储器120可以是包括锁存器、寄存器、SRAM、DRAM、TRAM、TCM等的存储介质。控制器110b可以将FTL、片段映射表SMT和日志缓冲器JB存储并加载到工作存储器112b。除了存储设备100b还包括缓冲存储器120之外，存储设备100b的操作可以类似于存储设备100a的操作。在下面，存储设备100可以指代存储设备100a和100b之一，控制器110可以指代控制器110a和110b之一，并且工作存储器112可以指代工作存储器112a和112b之一。
根据本发明构思的示例性实施例的由存储设备100的控制器110执行的FTL可以减少执行日志重放的时间或成本，所述日志重放用于基于从非易失性存储器130的日志区域JA1和JA2读取的信息，恢复加载到工作存储器112或缓冲存储器120的地址映射表AMT。
图3至图6示出用于描述根据本发明构思的示例性实施例的控制器如何将元数据存储在非易失性存储器中的示图。将一起参照图1和图2来描述图3至图6。
地址映射表AMT可以包括页映射条目PME。页映射条目PME可以存储与逻辑地址LA相对应的物理地址PA。页映射条目PME在地址映射表AMT上的位置可以对应于逻辑页编号LPN，并且页映射条目PME可以存储与逻辑页编号LPN相对应的物理页编号PPN。参照图3，地址映射表AMT的一些页映射条目PME可以存储分别与逻辑页编号LPN1至LPN3和LPN20相对应的物理页编号PPNa至PPNd。这里，逻辑页编号LPN1至LPN3和LPN20以及物理页编号PPNa至PPNd仅是示例。物理页编号PPNa至PPNd可以指示分配给图1和图2的用户数据区域USERDATA的块的一些物理页。例如，地址映射表AMT的页映射条目PME可以以阵列的形式来实现，并且可以以页为单位来划分。地址映射表AMT的页可以对应于主机11上可执行的文件系统的数据输入/输出大小，并且可以是4KB，但是本发明构思不限于以上数值。地址映射表AMT的页映射条目PME的数量不限于图3至图6所示的示例。
片段映射表SMT可以指示非易失性存储器130的主元数据区域MMA1的存储片段SG的位置(或物理地址PA)。片段SG1至SG8可以包括地址映射表AMT的页映射条目PME。地址映射表AMT的页映射条目PME可以被划分为片段SG1至SG8。非易失性存储器130的物理页(NVM页)的大小可以对应于非易失性存储器130的写入单位或读取单位，并且片段SG的大小可以小于非易失性存储器130的物理页的大小。通常，在收集到具有非易失性存储器130的物理页大小的数据时，此数据可以被写入非易失性存储器130中。在不使用片段映射表SMT的情况下，控制器110可以以非易失性存储器130的物理页的大小为单位，将页映射条目PME写入主元数据区域MMA1中。例如，控制器110可以改变或调整片段SG的大小。
相反，根据本发明构思的示例性实施例的控制器110可以在逻辑上将非易失性存储器130的未被物理地划分得更小的一个物理页划分为多个片段，可以以片段的大小为单位收集页映射条目PME，并且可以以非易失性存储器130的一个物理页的大小为单位，将片段写入主元数据区域MMA1中。参照图3，片段映射表SMT可以包括片段SG1至SG8以及指示片段SG1至SG8的存储位置的物理页编号PPN1至PPN4及偏移OFF1和OFF2。偏移OFF1可以指示物理页的特定区域的位置，偏移OFF2可以指示物理页的另一个区域的位置。在将一个物理页分为两个或更多个片段的情况下，偏移的数量可以根据片段的数量而增加。
为了便于描述和说明，示出了一个示例，在该示例中，地址映射表AMT的页大小与片段SG的大小相同，但是地址映射表AMT的页大小和片段SG的大小可以彼此不同。分配给片段SG的页映射条目PME的数量、每个物理页的片段的数量以及包括在主元数据区域MMA1中的物理页的数量不限于图3所示的示例，并且主元数据区域MMA1可以包括一个或更多个块。
在图3中，假设存储在工作存储器112或缓冲存储器120中的地址映射表AMT的页映射条目被存储或写入非易失性存储器130的主元数据区域MMA1中。在图3中，存储在工作存储器112或缓冲存储器120中的地址映射表AMT可以与存储在非易失性存储器130的主元数据区域MMA1中的地址映射表AMT一致(相同、一样或匹配)。
控制器110可以执行FTL，FTL可以更新地址映射表AMT。例如，FTL可以将与逻辑页编号LPN1至LPN3和LPN20相对应的物理页编号从图3的PPNa至PPNd更新或改变为图4的PPNe至PPNh。物理页编号PPNe至PPNh可以指示分配给用户数据区域USER DATA的块的物理页中的一些其余的物理页。由FTL更新的页映射条目在图4中由“U1”标记。更新后的页映射条目的数量及其位置不限于图4所示的示例。在这种情况下，存储在工作存储器112或缓冲存储器120中的地址映射表AMT可以不同于存储在非易失性存储器130的主元数据区域MMA1中的地址映射表AMT。
代替将整个地址映射表AMT(例如，地址映射表AMT的所有页映射条目)写入非易失性存储器130中以实现数据一致性，FTL可以将地址映射表AMT的所有页映射条目中的更新后的页映射条目U1存储或收集在工作存储器112的日志缓冲器JB中，然后可以将存储在日志缓冲器JB中的更新后的页映射条目U1存储或写入非易失性存储器130的日志区域JA1中。例如，当随着更新后的页映射条目U1被存储在日志缓冲器JB中而使得日志缓冲器JB变满时，FTL可以将存储在日志缓冲器JB中的更新后的页映射条目存储在非易失性存储器130的日志区域JA1中。
参照图4，FTL可以更新页映射条目U1，并且可以将页映射条目U1的逻辑页编号LPN1至LPN3和LPN20以及更新后的物理页编号PPNe至PPNh存储在日志缓冲器JB中。例如，每个页映射条目PME可以仅存储与逻辑页编号LPN相对应的物理页编号PPN，而日志缓冲器JB的每个日志条目JE可以存储物理页编号PPN和逻辑页编号LPN二者。每个日志条目JE的大小可以大于每个页映射条目PME的大小。日志缓冲器JB的大小可以与非易失性存储器130的物理页的大小相同，或者可以小于非易失性存储器130的物理页的大小。日志缓冲器JB的日志条目JE的数量不限于图4所示的示例，并且日志条目JE可以对应于日志数据。
当更新地址映射表AMT时，FTL还可以更新片段映射表SMT。更新后的片段SG的数量及其位置不限于图4所示的示例。片段映射表SMT还可以包括关于片段SG被更新的时间UT的信息以及关于每个片段SG具有的更新后的页映射条目U1的数量(或计数CNT)的信息。
图4示出了片段SG3的三个页映射条目U1被更新的示例。在片段映射表SMT中，FTL可以将片段SG3被更新的时间(在下文称为“更新时间”)标记为“UT1”，并且可以将片段SG3的更新后的页映射条目U1的数量CNT标记为“3”。例如，属于片段SG3的更新后的页映射条目U1的更新时间可以相同或不同，并且FTL可以基于最近更新的页映射条目来确定片段SG3的更新时间。例如，FTL可以对属于片段SG3的页映射条目的更新后的页映射条目U1进行计数。如上所述，FTL可以将片段SG7的更新时间标记为“UT1”，并且可以将片段SG7的更新后的页映射条目U1的数量CNT标记为“1”。
如上所述，FTL可以基于最近更新的页映射条目来确定片段SG的更新时间UT。作为另一示例，FTL可以基于存储在日志缓冲器JB中的更新后的页映射条目被存储在日志区域JA1中或被发送到日志区域JA1的时间，来确定片段SG的更新时间UT。片段映射表SMT中的片段SG3和SG7的更新时间UT1可以相同或不同。在任何情况下，片段SG3和SG7的更新时间UT1可以指示片段SG3和SG7被更新的顺序，或者片段SG3和SG7的更新后的页映射条目U1被存储在日志区域JA1中的顺序。
FTL可以更新页映射条目U1，然后还可以更新地址映射表AMT中的其他页映射条目U2。参考图5，示出了由FTL更新的页映射条目U2的示例。FTL可以将更新后的页映射条目PME存储或重写在日志缓冲器JB中。之后，FTL可以将存储在日志缓冲器JB中的更新后的页映射条目U2存储或写入非易失性存储器130的日志区域JA1中。参照图4和图5，FTL可以将更新后的页映射条目U1存储在日志区域JA1的物理页PPN5处，并且可以将更新后的页映射条目U2存储在日志区域JA1的物理页PPN6处。FTL可以更新地址映射表AMT的页映射条目U1和U2，可以将更新后的页映射条目U1和U2存储在日志缓冲器JB中，并且可以将日志缓冲器JB中的更新后的页映射条目U1和U2存储在日志区域JA1中。由控制器110更新的页映射条目U1和U2可以通过日志缓冲器JB累积在日志区域JA1中。
参照图5，FTL可以更新页映射条目U2，并且还可以更新片段映射表SMT。在片段映射表SMT中，FTL可以将片段SG1被更新的时间标记为“UT2”，并且可以将片段SG1的更新后的页映射条目U2的数量CNT标记为“2”。如上面所述，在片段映射表SMT中，FTL可以将片段SG5被更新的时间标记为“UT2”，并且可以将片段SG5的更新后的页映射条目U2的数量CNT标记为“2”。FTL可以识别(检查)片段映射表SMT的更新时间UT1和UT2，并且可以识别出片段SG3和SG7在片段SG1和SG5之前被更新，以及片段SG3和SG7的更新后的片段映射条目在片段SG1和SG5的更新后的片段映射条目之前被存储在日志区域JA1中。FTL可以识别出片段映射表SMT的计数CNT，并且可以识别出片段SG3具有最大数量的更新后的页映射条目U1，而片段SG7具有最小数量的更新后的页映射条目U1。
分配给日志区域JA1的物理页的数量不限于图5所示的示例，日志区域JA1可以包括一个或更多个块。然而，由控制器110分配的日志区域JA1的大小或容量可能是有限的，并且控制器110可能无法无限地将更新后的页映射条目存储在日志区域JA1中。为了便于描述和说明，假设当更新后的页映射条目U2存储在日志区域JA1的物理页PPN6时，日志区域JA1已满。
当日志区域JA1已满时，FTL可以将地址映射表AMT存储在非易失性存储器130的主元数据区域MMA2中。主元数据区域MMA2的物理页PPN1至PPN4不同于主元数据区域MMA1的物理页PPN1至PPN4，并且主元数据区域MMA1和MMA2是不同的区域。地址映射表AMT的页映射条目PME可以被划分为片段SG1至SG8。在图3至图6中，为了描述数据一致性、地址映射表AMT的更新以及日志技术，片段SG1和SG2、片段SG3和SG4、片段SG5和SG6以及片段SG7和SG8被示为顺序地分别存储在主元数据区域MMA1的物理页PPN1、PPN2、PPN3和PPN4。然而，根据本发明构思的示例性实施例，FTL可以基于优先级将片段SG1至SG8存储在非易失性存储器130中。
FTL可以参考片段映射表SMT，将片段SG1至SG8存储在主元数据区域MMA2中。FTL可以识别片段SG1至SG8被更新的时间(例如，UT1和UT2)，并且可以基于更新片段SG1至SG8的顺序将片段SG1至SG8存储在主元数据区域MMA2中。例如，因为片段SG3和SG7在片段SG1和SG5之前被更新，所以FTL可以首先将片段SG3和SG7存储在主元数据区域MMA2中，然后可以将片段SG1和SG5存储在主元数据区域MMA2中。
此外，FTL可以检查片段SG1至SG8中的每一者的更新后的页映射条目(例如，U1和U2)的数量CNT，并且可以基于片段SG1至SG8中的每一者的更新后的页映射条目(例如，U1和U2)的数量CNT，将片段SG1至SG8存储在主元数据区域MMA2中。例如，因为片段SG3的更新后的页映射条目的数量大于片段SG7的更新后的页映射条目的数量，所以FTL可以将片段SG3存储在主元数据区域MMA2中，然后可以将片段SG7存储在主元数据区域MMA2中。然而，即使片段SG1和SG5中的每一者的更新后的页映射条目的数量大于片段SG7的更新后的页映射条目的数量，但是因为片段SG7在片段SG1和SG5之前被更新，所以FTL仍可以首先将片段SG7存储在主元数据区域MMA2中。FTL可以首先考虑片段SG1至SG8的更新时间(例如，UT1和UT2)，然后考虑片段SG1至SG8中的每一者的更新后的页映射条目(例如，U1和U2)的数量CNT，来确定将片段SG1至SG8存储在主元数据区域MMA2中的优先级。
在本发明构思的示例性实施例中，FTL可以基于元数据的类型，来确定将元数据存储在非易失性存储器130中的优先级。如上所述，元数据类型可以包括地址映射表AMT(该地址映射表AMT包括关于逻辑地址与物理地址之间的页映射的信息)、片段映射表SMT和日志数据，并且还可以包括关于非易失性存储器130的信息(例如，关于物理页作为读取/写入单位的信息和关于块作为擦除单位的信息)。例如，FTL可以在存储关于非易失性存储器130的信息之前，将关于逻辑地址与物理地址之间的页映射的信息存储在非易失性存储器130中。FTL可以考虑片段SG1至SG8的更新时间(例如，UT1和UT2)、片段SG1至SG8中的每一者的更新后的页映射条目(例如，U1和U2)的数量CNT以及元数据的类型，来确定将元数据存储在非易失性存储器130中的优先级。
图5和图6示出了这样的示例：在相同或相似时间UT1更新的片段(即，SG3和SG7)的数量是2并且在相同或相似时间UT2更新的片段(即，SG1和SG5)的数量是2。然而，在相同或相似的时间更新的片段的数量可以是2个以上。FTL可以参考在相同或相似时间更新的每个片段的更新后的页映射条目(例如，U1/U2)的数量CNT，来确定将在相同或相似时间更新的片段存储在主元数据区域MMA2中的优先级。FTL可以将更新后的页映射条目的数量相对大的片段先于更新后的页映射条目的数量相对小的片段存储在主元数据区域MMA2中。
基于以上优先级，FTL可以将在时间UT1更新的片段SG3和SG7存储在主元数据区域MMA2的物理页PPN1中，可以将在时间UT2更新的片段SG1和SG5存储在主元数据区域MMA2的物理页PPN2中，并且可以将未更新的其余片段SG2、SG4、SG6和SG8存储在主元数据区域MMA2的物理页PPN3和PPN4中。控制器110可以将一个物理页单位的数据发送到非易失性存储器130，并且非易失性存储器130可以将从控制器110发送的数据存储或写入在控制器110所请求的位置(例如，物理页)。在图6中，假设控制器110将要存储在一个物理页处的数据发送到非易失性存储器130，但是控制器110可以将要存储在一个或更多个物理页处的数据发送到非易失性存储器130。
在写入时间W1，片段SG3和SG7可以被存储在主元数据区域MMA2的物理页PPN1；在写入时间W1之后的写入时间W2，片段SG1和SG5可以被存储在主元数据区域MMA2的物理页PPN2；在写入时间W2之后的写入时间W3，片段SG2和SG4可以被存储在主元数据区域MMA2的物理页PPN3；在写入时间W3之后的写入时间W4，片段SG6和SG8可以被存储在主元数据区域MMA2的物理页PPN4。在写入时间W4，在地址映射表AMT的所有片段SG被存储在主元数据区域MMA2中的情况下，与存储在主元数据区域MMA1中的地址映射表AMT相比，存储在主元数据区域MMA2中的地址映射表AMT可以是最近的(最新的)。在写入时间W4之后，FTL可以使存储在主元数据区域MMA1中的地址映射表AMT无效，并且可以擦除存储在主元数据区域MMA1中的地址映射表AMT。FTL可以擦除非易失性存储器130中的分配给主元数据区域MMA1的至少一个块。
如上所述，FTL可以基于优先级将片段SG1至SG8存储在主元数据区域MMA2中。存储在主元数据区域MMA1中的地址映射表AMT可以在写入时间W4被无效；相比之下，因为片段SG1至SG8是基于优先级被存储在主元数据区域MMA2中的，因此，与存储在日志区域JA1中的更新后的页映射条目U1和U2相关联的日志数据可以在写入时间W4之前被无效。当片段SG3和SG7在写入时间W1被存储在主元数据区域MMA2中时，与存储在日志区域JA1的物理页PPN5的页映射条目U1相关联的日志数据可以在写入时间W1被无效。类似地，当片段SG1和SG5在写入时间W2被存储在主元数据区域MMA2中时，与存储在日志区域JA1的物理页PPN6的页映射条目U2相关联的日志数据可以在写入时间W2被无效。基于优先级，FTL可以将具有存储在日志区域JA1中的日志数据的片段存储在主元数据区域MMA2中，并且可以相对早地使存储在日志区域JA1中的日志数据无效。例如，FTL可以在写入时间W2之后擦除存储在日志区域JA1中的日志数据。FTL可以擦除非易失性存储器130中的分配给日志区域JA1的至少一个块。
根据本发明构思的示例性实施例的FTL可以基于优先级将片段SG1至SG8存储在主元数据区域MMA2中。FTL可以以将日志数据存储在日志区域JA1中的顺序将片段SG存储在主元数据区域MMA2中，并且可以从具有最大数量的更新后的页映射条目的片段开始，降序将片段SG存储在主元数据区域MMA2中。根据本发明构思的示例性实施例，因为存储在日志区域JA1中的日志数据相对早地被无效，所以可以减少执行日志重放的时间或成本，日志重放是FTL读取存储在日志区域JA1中的日志数据并基于日志数据更新工作存储器112或缓冲存储器120上的地址映射表AMT的操作。例如，随着要被无效的日志数据量的增加，FTL读取的日志数据量可以减少。此外，可以改善存储设备100的写入放大因子(WAF)。此外，在存储设备100上电或向存储设备100提供电源电压之后，初始化存储设备100所花费的时间可以减少。
在本发明构思的示例性实施例中，FTL可以基于优先级将片段SG1至SG8存储在主元数据区域MMA2中，并且可以更新片段映射表SMT，使得片段映射表SMT具有主元数据区域MMA2的存储片段SG1至SG8的位置。片段映射表SMT可以包括非易失性存储器130的存储片段SG3的位置(例如，PPN1和OFF1)。如片段SG3的位置一样，可以在片段映射表SMT中更新其余片段SG1、SG2以及SG4至SG8的位置。例如，FTL可以在写入时间W4之后将更新后的片段映射表SMT存储在非易失性存储器130的片段映射表区域SMTA中。
FTL还可以在写入时间W4之后或者在将地址映射表AMT存储在主元数据区域MMA2中的同时，更新工作存储器112或缓冲存储器120上的地址映射表AMT。参照图6，FTL可以更新地址映射表AMT中的用“U3”标记的页映射条目。FTL可以将更新后的页映射条目U3存储或重写在日志缓冲器JB中。FTL可以将存储在日志缓冲器JB中的更新后的页映射条目U3存储或写入非易失性存储器130的日志区域JA2中。参照图3至图5，上述过程类似于在日志区域JA1中存储和累积日志数据的操作。日志区域JA1的物理页PPN5和PPN6不同于日志区域JA2的物理页PPN5，并且日志区域JA1和JA2是不同的。当日志区域JA2已满时，FTL可以将地址映射表AMT存储在与主元数据区域MMA2不同的主元数据区域中。不同的主元数据区域可以是(已擦除的)主元数据区域MMA1，或者可以是非易失性存储器130的预留区域OP的另外分配的用于存储地址映射表AMT的主元数据区域。一个主元数据区域和一个日志区域可以配置(构成)一个组，并且参考图3至图6描述了组的数量为2的示例。然而，预留区域OP中的组的数量可以是2个以上。如参考图3至图6所描述的，FTL可以将地址映射表AMT和日志缓冲器JB的日志数据无限重复地存储在两个或更多个组中。
图7和图8示出根据本发明构思的示例性实施例的控制器将元数据与时间戳一起存储的示例。例如，控制器110可以生成时间戳，并且可以将元数据和时间戳一起发送到非易失性存储器130。非易失性存储器130可以将元数据和时间戳存储在控制器110请求的位置处。
图3至图6示出了非易失性存储器130的每个物理页存储两个片段的示例，但是本发明构思不限于此。图7和图8示出了非易失性存储器130的每个物理页存储两个或更多个片段的示例。物理页的数量以及分配给主元数据区域MMA1和MMA2以及日志区域JA1和JA2的块的数量不限于图7和图8所示的示例。
参照图7，控制器110可以将多个片段(例如，SG111至SG11y：y是自然数)和一个时间戳(例如，TS11)发送到非易失性存储器130。在这种情况下，多个片段SG111至SG11y和一个时间戳TS11的总大小可以对应于非易失性存储器130的一个物理页的大小。与多个片段SG111至SG11y一起发送的时间戳TS11可以指示片段SG111至SG11y被发送到非易失性存储器130或者被存储在非易失性存储器130中的时间。例如，存储在主元数据区域MMA1的物理页的时间戳TS11至TS1x(x是自然数)的值可以不同于存储在主元数据区域MMA2的物理页的时间戳TS21至TS2x的值。与上面存储片段SG111至SG11y和时间戳TS11的方式类似，其余片段SG121至SG1xy和SG211至SG2xy以及其余时间戳TS12至TS1x和TS21至TS2x可以存储在主元数据区域MMA1和MMA2中。
控制器110可以将存储在日志缓冲器JB中的日志条目(例如，JE111至JE11n：n为自然数)和一个时间戳TS31发送到非易失性存储器130。在这种情况下，日志条目JE111至JE11n和一个时间戳TS31的总大小可以对应于非易失性存储器130的一个物理页的大小。日志条目JE111至JE11n可以是日志数据。与多个日志条目JE111至JE11n一起发送的时间戳TS31可以指示日志条目JE111至JE11n被发送到非易失性存储器130或者被存储在非易失性存储器130中的时间。例如，存储在日志区域JA1的物理页的日志条目TS31至TS3m的值可以不同于存储在日志区域JA2的物理页的日志条目TS41至TS4m的值。此外，存储在日志区域JA1和JA2中的时间戳TS31至TS3m和TS41至TS4m的值可以不同于存储在主元数据区域MMA1和MMA2中的时间戳TS11至TS1x和TS21至TS2x的值。与上面存储日志条目JE111至JE11n和时间戳TS31的方式类似，其余日志条目JE1m1至JE1mn和JE211至JE2mn以及其余时间戳TS3m和TS41至TS4m可以存储在日志区域JA1和JA2中。
参照图8，控制器110可以针对每个片段(例如，SG111)向非易失性存储器130发送一个时间戳(例如，TS111)。在这种情况下，多个片段(例如，SG111至SG11y)和多个时间戳(例如，TS111至TS11y)的总大小可以对应于非易失性存储器130的一个物理页的大小。图8的时间戳TS111至TS1xy和TS211至TS2xy可以分别指示片段SG111至SG1xy和SG211至SG2xy被发送到非易失性存储器130或被存储在非易失性存储器130中的时间。例如，存储在主元数据区域MMA1中的时间戳TS111至TS1xy的值可以不同于存储在主元数据区域MMA2中的时间戳TS211到TS2xy的值。
在本发明构思的示例性实施例中，在恢复地址映射表AMT的情况下，FTL可以识别分别存储在主元数据区域MMA1和MMA2以及日志区域JA1和JA2中的时间戳TS11至TS1x、TS21至TS2x、TS31至TS3m和TS41至TS4m(在图7的情况下)或者TS111至TS1xy、TS211至TS2xy、TS31至TS3m和TS41至TS4m(在图8的情况下)。基于时间戳TS，FTL可以从主元数据区域MMA1和MMA2中识别出存储有最近的地址映射表AMT的主元数据区域，并且可以从日志区域JA1和JA2中识别出存储有最近的地址映射表AMT的日志数据的日志区域。此外，FTL可以基于图6的日志区域JA1和主元数据区域MMA2的时间戳TS，使存储在图6的日志区域JA1中的日志数据无效。FTL可以基于最近的地址映射表AMT和最近的日志数据，恢复工作存储器112或缓冲存储器120上的地址映射表AMT。
图9示出包括根据本发明构思的示例性实施例的控制器将地址映射表存储在非易失性存储器中的过程的流程图。将参照图1至图8来描述图9。
在操作S110中，控制器110可以从主机11接收请求。主机11的请求可以包括逻辑地址。在操作S120中，控制器110可以根据主机11的请求来更新地址映射表AMT、日志缓冲器JB和片段映射表SMT。在操作S120中，控制器110可以如图3至图6所示的那样更新地址映射表AMT的页映射条目U1、U2和U3。控制器110可以如图3至图6所示的那样将更新后的页映射条目U1、U2和U3存储或重写在日志缓冲器JB中。控制器110可以如图3至图6所示的那样更新片段映射表SMT中的片段SG的页映射条目U1、U2和U3的更新时间UT以及片段映射表SMT中的相应片段SG的页映射条目U1、U2和U3的数目。
在操作S130中，控制器110可以识别日志缓冲器JB是否已满。当日志缓冲器JB已满(是)时，控制器110可以执行操作S140；当日志缓冲器JB未满(否)时，控制器110可以重复地执行操作S110至操作S130。
在操作S140中，控制器110可以将存储在日志缓冲器JB中的日志数据存储或重写在非易失性存储器130的日志区域(JA1和JA2之一)中。如参照图7和图8所描述的，控制器110可以将存储在日志缓冲器JB中的日志数据与时间戳一起发送到非易失性存储器130。存储在日志缓冲器JB中的日志数据和时间戳可以一起存储在日志区域中(JA1和JA2之一)。
在操作S150中，控制器110可以识别日志区域(JA1和JA2之一)是否已满。当日志区域(JA1和JA2之一)已满(是)时，控制器110可以执行操作S160；当日志区域(JA1和JA2之一)未满(否)时，控制器110可以重复地执行操作S110至操作S150。
在操作S160中，控制器110可以基于优先级将地址映射表AMT的片段SG写入或存储在新的主元数据区域(在图6的情况下为MMA2)中。控制器110可以在基于优先级将片段SG存储在新的主元数据区域中的同时，使存储在另一个主元数据区域(在图6的情况下为MMA1)中的先前地址映射表AMT和存储在日志区域(在图6的情况下为JA1)中的日志数据无效。
图10示出根据本发明构思的示例性实施例的包括构成图9的操作S160的详细操作的流程图。在操作S161中，控制器110可以以日志数据被存储在日志区域(在图6的情况下为JA1)中的顺序来选择片段SG。在图6的情况下，控制器110可以选择与先存储在日志区域JA1中的日志数据相对应的片段SG3和SG7。
在操作S162中，控制器110可以根据片段映射表SMT的计数CNT来选择片段SG。如上所述，片段映射表SMT的计数CNT可以指示每个片段SG的更新后的页映射条目的数量。在图6的情况下，控制器110可以选择片段SG3和SG7。作为另一示例，与图6的情况相比，当在操作S161中选择的片段的数量更多的情况下，可以根据片段映射表SMT的计数CNT来选择片段SG。
在操作S163中，控制器110可以将在操作S161和S162中选择的片段发送到非易失性存储器130的主元数据区域(在图6的情况下为MMA2)。在操作S164中，控制器110可以更新片段映射表SMT，使得片段映射表SMT具有非易失性存储器130存储在操作S163中发送的片段的位置。在操作S165中，控制器110可以识别地址映射表AMT的所有片段SG是否被发送到非易失性存储器130。当部分片段SG未被发送到非易失性存储器130(否)时，控制器110可以重复地执行操作S161至操作S165；当所有片段SG被发送到非易失性存储器130(是)时，控制器110可以执行操作S166。
在操作S166中，控制器110可以擦除非易失性存储器130中的分配给先前主元数据区域(在图6的情况下为MMA1)的块，或者存储在块中的地址映射表AMT和日志数据。在本发明构思的示例性实施例中，控制器110可以识别存储在各个主元数据区域中的时间戳和存储在各个日志区域中的时间戳，可以识别不是最近的主元数据区域和日志区域(例如，对应于先前的主元数据区域和日志区域)，并且可以删除存储在识别出的区域中的数据。
在本发明构思的示例性实施例中，控制器110可以在执行操作S120至操作S160以及操作S161至操作S166的同时，处理在操作S110中接收到的主机11的请求。可以同时执行或可以在不同时间执行分别在图9和图10的流程图中示出的操作S110至操作S160以及操作S161至操作S166。
图11示出包括根据本发明构思的示例性实施例的控制器恢复地址映射表的过程的流程图。在操作S210中，存储设备100可以被上电，或者可以向存储设备100提供电源电压，并且控制器110可以开始恢复操作。恢复操作可以指在电源事件之后的以下过程：从非易失性存储器130读取元数据，并且将元数据再次加载到工作存储器112或缓冲存储器120上。恢复操作需要如下日志重放：读取存储在日志区域中的日志数据并基于日志数据(例如，地址映射表AMT)更新再次加载的元数据。
在操作S220中，控制器110可以识别存储在主元数据区域中的时间戳。控制器110可以比较时间戳，以识别最近日期的主元数据区域。在操作S230中，控制器110可以读取存储在具有最近时间戳的主元数据区域中的地址映射表AMT。在地址映射表AMT的片段被存储在主元数据区域MMA2中的同时(在图6的写入时间W1与写入时间W4之间的时间)发生电源事件的情况下，所有的片段可以无法正常地存储在主元数据区域MMA2中。在这种情况下，控制器110可以读取存储在具有最近时间戳的主元数据区域MMA2和具有紧接在最近时间戳之前的时间戳的主元数据区域MMA1中的片段，并且可以将通过组合读取到的片段而获得的地址映射表AMT加载到工作存储器112或缓冲存储器120上。
在操作S240中，控制器110可以识别存储在日志区域中的时间戳。控制器110可以比较时间戳，以识别最近的日志区域。此外，控制器110可以通过比较操作S220的时间戳和操作S240的时间戳，来识别存储在每个日志区域中的日志数据是否无效。例如，控制器110可以通过将与图6的日志区域JA1的物理页PPN5的日志数据一起存储的时间戳和与图6的主元数据区域MMA2的物理页PPN1的片段一起存储的时间戳进行比较，识别出图6的日志区域JA1的物理页PPN5的日志数据在写入时间W1之后被无效。如以上方式，控制器110可以识别出图6的日志区域JA1的物理页PPN6的日志数据在写入时间W2之后被无效。
在操作S250中，控制器110可以读取具有最近时间戳的日志区域中的日志数据，并且可以基于读取到的日志数据来更新加载到工作存储器112或缓冲存储器120上的地址映射表AMT，并且控制器110可以执行日志重放。
下面将描述根据本发明构思的示例性实施例的几种示例场景。
假设以下条件：1)在图6的写入时间W4之后将日志数据存储在日志区域JA2的物理页PPN5之后发生电源事件；2)加载在工作存储器112或缓冲存储器120上的地址映射表AMT由于电源事件而丢失；3)存储设备100再次上电，或者向存储设备100提供电源电压。控制器110可以比较存储在各个主元数据区域MMA1和MMA2中的时间戳，可以从最近的主元数据区域MMA2读取地址映射表AMT的片段SG1至SG8，并且可以将地址映射表AMT加载到工作存储器112或缓冲存储器120。控制器110可以比较存储在各个日志区域JA1和JA2中的时间戳，可以从最近的日志区域JA2读取日志数据，并且可以基于日志数据更新加载到工作存储器112或缓冲存储器120的地址映射表AMT。
假设以下条件：1)在图6的写入时间W2之后写入时间W3之前，发生电源事件；2)加载在工作存储器112或缓冲存储器120上的地址映射表AMT由于电源事件而丢失；3)存储设备100再次上电，或者向存储设备100提供电源电压。因为主元数据区域MMA2中未存储有完整的最近的地址映射表AMT，所以控制器110可以基于存储在主元数据区域MMA1和MMA2中的地址映射表AMT，来恢复工作存储器112或缓冲存储器120上的地址映射表AMT。控制器110可以比较存储在各个主元数据区域MMA1和MMA2中的时间戳，可以从最近的主元数据区域MMA2读取地址映射表AMT的片段SG3、SG7、SG1和SG5，可以从先前的主元数据区域MMA1读取地址映射表AMT的片段SG2、SG4、SG6和SG8，并且可以将包括主元数据区域MMA2中的片段SG3、SG7、SG1和SG5以及主元数据区域MMA1中的片段SG2、SG4、SG6和SG8的地址映射表AMT加载到工作存储器112或缓冲存储器120上。控制器110可以比较存储在日志区域JA1中的时间戳和存储在主元数据区域MMA2中的时间戳，并且可以识别出存储在日志区域JA1中的所有日志数据是无效的。控制器110可以不执行日志重放，并且可以恢复工作存储器112或缓冲存储器120上的地址映射表AMT。
假设以下条件：1)在图6的写入时间W1之后写入时间W2之前，发生电源事件；2)加载在工作存储器112或缓冲存储器120上的地址映射表AMT由于电源事件而丢失；3)存储设备100再次上电，或者向存储设备100提供电源电压。控制器110可以比较存储在各个主元数据区域MMA1和MMA2中的时间戳，可以从最近的主元数据区域MMA2读取地址映射表AMT的片段SG3和SG7，可以从先前的主元数据区域MMA1读取地址映射表AMT的片段SG1、SG5、SG2、SG4、SG6和SG8，并且可以将包括主元数据区域MMA2中的片段SG3和SG7以及主元数据区域MMA1中的片段SG1、SG5、SG2、SG4、SG6和SG8的地址映射表AMT加载到工作存储器112或缓冲存储器120上。通过比较存储在日志区域JA1中的时间戳和存储在主元数据区域MMA2中的时间戳，控制器110可以识别出存储在日志区域JA1的物理页PPN5的日志数据是无效的，并且可以识别出存储在日志区域JA1的物理页PPN6的日志数据是有效的。在这种情况下，控制器110不需要执行读取存储在日志区域JA1的物理页PPN5的日志数据并将日志数据应用于地址映射表AMT的日志重放。相比之下，控制器110可以执行读取存储在日志区域JA1的物理页PPN6的日志数据并将日志数据应用于地址映射表AMT的日志重放。
图12示出根据本发明构思的示例性实施例的图1的控制器的详细框图。控制器110a可以包括处理器111、工作存储器112a、主机接口电路(主机I/F)113和非易失性存储器接口电路(NVM I/F)114。参考图1描述了工作存储器112a。例如，可以通过使用片上系统(SoC)、专用集成电路(ASIC)或现场可编程门阵列(FPGA)来实现控制器110a。
处理器111可以控制工作存储器112a、主机接口电路113和非易失性存储器接口电路114。处理器111可以包括一个或更多个核(例如，同质多核或异质多核)。例如，处理器111可以包括中央处理单元(CPU)、图像信号处理单元(ISP)、数字信号处理单元(DSP)、图形处理单元(GPU)、视觉处理单元(VPU)或神经处理单元(NPU)中的至少一种。处理器111可以执行加载到工作存储器112a上的FTL，并且可以执行图9至图11的流程图中的操作S110至操作S160、操作S161至操作S166以及操作S210至操作S250。
主机接口电路113可以根据接口协议与主机11通信。例如，接口协议可以是通用串行总线(USB)、小型计算机系统接口(SCSI)、快速外围组件互连(PCIe)、移动PCIe(M-PCIe)、快速非易失性存储器(NVMe)、高级技术附件(ATA)、并行ATA(PATA)、串行ATA(SATA)、串行连接的SCSI(SAS)、集成驱动电子设备(IDE)、通用闪存(UFS)、FireWire等。
非易失性存储器接口电路114可以根据诸如双态双倍数据速率(DDR)的接口协议与非易失性存储器130通信。非易失性存储器接口电路114可以基于优先级并且在执行FTL的处理器111的控制下，将地址映射表AMT的片段发送到非易失性存储器130。非易失性存储器接口电路114可以在处理器111的控制下，将片段映射表SMT发送到非易失性存储器130。非易失性存储器接口电路114可以在处理器111的控制下，将存储在日志缓冲器JB中的日志数据发送到非易失性存储器130。
图13示出根据本发明构思的示例性实施例的图2的控制器的详细框图。控制器110b可以包括处理器111、工作存储器112b、主机接口电路(主机I/F)113、非易失性存储器接口电路(NVM I/F)114和缓冲存储器接口电路(Buffer I/F)115。参考图12描述了处理器111、主机接口电路113和非易失性存储器接口电路114。参照图2描述了工作存储器112b。缓冲存储器接口电路115可以根据诸如DDR标准的接口协议与缓冲存储器120通信。缓冲存储器接口电路115可以在处理器111的控制下，将地址映射表AMT加载并更新到缓冲存储器120。此外，缓冲存储器接口电路115可以在处理器111的控制下，向非易失性存储器接口电路114提供加载到缓冲存储器120上的地址映射表AMT的片段。
图14示出根据本发明构思的示例性实施例的电子设备的框图。电子设备1000可以包括主机1100和存储设备1200。主机1100可以包括处理器1110、主机存储器1120和接口电路1130。处理器1110可以执行加载到主机存储器1120上的软件。处理器1110可以包括同质多核或异质多核。例如，处理器1110可以包括中央处理单元(CPU)、图像信号处理单元(ISP)、数字信号处理单元(DSP)、图形处理单元(GPU)、视觉处理单元(VPU)或神经处理单元(NPU)中的至少一种。
管理电子设备1000中的所有硬件和软件的操作系统OS可以被加载到主机存储器1120上。用户空间中包括的应用程序、内核空间中包括的文件系统以及设备驱动程序可以被加载到主机存储器1120。加载到主机存储器1120上的程序和软件层不限于图14所示的示例。加载到主机存储器1120上的软件层可以包括在用于访问存储设备1200的软件堆栈中。
主机存储器1120可以包括诸如寄存器、片上存储器、SRAM设备、TCM设备或DRAM设备的存储介质。应用程序可以作为基本(或默认)服务来执行，或者可以根据用户的请求来执行。存储应用程序的用户空间和存储包括文件系统、设备驱动程序等的内核空间可以彼此分离。应用程序不直接访问诸如存储设备1200的资源。相反，应用程序可以调用在包括系统调用函数的库中定义的函数，并且可以从内核请求必要的任务。在调用系统调用函数的情况下，可以发生从用户模式到内核模式的切换。
文件系统可以管理存储在存储设备1200中的文件或数据。例如，文件系统可以包括文件分配表(FAT)、新技术文件系统(NTFS)、分层文件系统(HFS)、高性能文件系统(HPFS)、Unix文件系统(UFS)、辅助扩展文件系统(EXT2)、EXT3、EXT4、日志文件系统(JFS)、JSF2、ISO 9660、Files-11、veritas文件系统(VxFS)、ZFS、ReiserFS、Reiser4、通用磁盘格式(UDF)、Gnome VFS、BFS、WinFS等。
设备驱动程序是用作内核的一部分以控制诸如存储设备1200的硬件设备的程序。设备驱动程序可以在文件系统的控制下，生成用于控制存储设备1200的命令或请求。设备驱动程序可以起到将文件系统管理的信息转换成存储设备1200可识别的信息的作用。
接口电路1130可以在主机1100与存储设备1200之间提供物理连接。例如，接口电路1130可以根据与存储设备1200通信的方式，对与由主机1100生成的各种IO请求相对应的命令、地址和数据进行转换。
存储设备1200可以处理主机1100的请求。存储设备1200可以包括控制器1210、缓冲存储器1220和非易失性存储装置1230。控制器1210可以是参照图1至图13描述的控制器110、110a和110b之一。缓冲存储器1220可以是参照图2至图13描述的缓冲存储器120。非易失性存储装置1230可以包括参照图1至图13描述的非易失性存储器130中的至少一种。非易失性存储装置1230可以包括通过信道CH1与控制器1210通信的一个或更多个非易失性存储器130、以及通过信道CH2与控制器1210通信的一个或更多个非易失性存储器130。非易失性存储装置1230与控制器1210之间的信道数不限于图14所示的示例。
在本发明构思的示例性实施例中，非易失性存储器130可以包括具有三维阵列结构的三维存储器阵列。三维存储器阵列可以单片地形成在存储器单元阵列的一个或多个物理层中，存储器单元阵列具有布置在与存储器单元的操作有关的电路上的有源区域。与存储器单元的操作有关的电路可以位于硅衬底中或硅衬底上。术语“单片(monolithic)”是指阵列的每一级的层直接沉积在阵列的位于该级下面的级的层上。
三维存储器阵列包括垂直取向的垂直NAND串，使得至少一个存储器单元位于另一存储器单元上方。至少一个存储器单元包括电荷俘获层。每个垂直NAND串可以包括位于存储器单元上方的至少一个选择晶体管。至少一个选择晶体管可以具有与存储器单元的结构基本上相同的结构，并且可以与存储器单元一起单片地成形。三维存储器阵列可以包括多个块BLK，并且具有三维存储器阵列的存储器单元可以被划分为多个块BLK。多个块BLK可以被分配给上述用户数据区域USER DATA、预留区域OP、主元数据区域MMA1和MMA2、日志区域JA1和JA2以及片段映射表区域SMTA。通过引入的方式将以下描述了三维存储器结构的合适配置的专利文件的整体合并于此：美国专利号为7,679,133、8,553,466、8,654,587和8,559,235以及美国专利公开号为2011/0233648。
图15是示出包括根据本发明构思的示例性实施例的存储设备的计算系统的框图。计算系统2000可以包括应用处理器2100、存储器模块2200、网络模块2300、存储设备2400和用户接口2500。应用处理器2100可以驱动操作系统(OS)以及包括在作为SoC的计算系统2000中的组件。例如，应用处理器2100可以包括参照图1至图14描述的主机11和1100之一。存储器模块2200可以用作计算系统2000的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块2200可以包括易失性随机存取存储器或非易失性随机存取存储器。网络模块2300可以以有线/无线通信方式与外部设备通信。存储设备2400可以是参考图1至图14描述的存储设备100a、100b和1200之一。用户接口2500可以包括向应用处理器2100输入数据或命令或者向外部设备输出数据的接口。
如上所述，根据本发明构思的示例性实施例的控制器可以通过根据优先级存储地址映射表的片段来减少日志重放的成本。
尽管已经参考本发明构思的示例性实施例描述了本发明构思，但是对于本领域普通技术人员而言显而易见的是，在不脱离所附权利要求阐述的本发明构思的精神和范围的情况下，可以在形式和细节上进行各种改变和修改。

Claims (20)

1.一种存储设备，包括：
包括主元数据区域和日志区域的非易失性存储器；以及
控制器，
其中，所述控制器被配置为：
通过执行存储在工作存储器中的闪存转换层来更新地址映射表，所述地址映射表包括被划分为多个片段的多个页映射条目；
将所述多个页映射条目中的更新后的页映射条目作为日志数据存储在所述日志区域中；并且
将所述多个片段存储在所述主元数据区域中，所述多个片段均具有小于所述非易失性存储器的物理页的大小。
2.根据权利要求1所述的存储设备，其中，所述控制器进一步被配置为：
基于所述多个片段被更新的顺序，将所述多个片段存储在所述主元数据区域中。
3.根据权利要求2所述的存储设备，其中，所述控制器进一步被配置为：
除了基于所述顺序，还基于所述多个片段中的每个片段的所述更新后的页映射条目的数量，将所述多个片段存储在所述主元数据区域中。
4.根据权利要求3所述的存储设备，其中，所述控制器还被配置为：
基于所述顺序和所述多个片段中的每个片段的所述更新后的页映射条目的所述数量，来确定将所述多个片段存储在所述主元数据区域中的优先级。
5.根据权利要求3所述的存储设备，其中，所述控制器还被配置为：
更新指示所述主元数据区域存储所述多个片段的位置的片段映射表、所述顺序以及所述多个片段中的每个片段的所述更新后的页映射条目的所述数量。
6.根据权利要求5所述的存储设备，其中，所述控制器还被配置为：
将所述片段映射表存储在所述非易失性存储器的片段映射表区域中。
7.根据权利要求5所述的存储设备，还包括：
缓冲存储器，
其中，所述控制器还被配置为：
将所述闪存转换层和所述片段映射表加载到所述工作存储器；并且
将所述地址映射表加载到所述工作存储器或所述缓冲存储器。
8.根据权利要求1所述的存储设备，其中，所述控制器还被配置为：
将第一时间戳与所述日志数据一起存储在所述日志区域中；
将至少一个第二时间戳与所述多个片段一起存储在所述主元数据区域中；并且
基于所述第一时间戳和所述至少一个第二时间戳，使存储在所述日志区域中的所述日志数据无效。
9.根据权利要求1所述的存储设备，其中，所述更新后的页映射条目是第一更新页映射条目，所述日志数据是第一日志数据，所述日志区域是第一日志区域，所述主元数据区域是第一主元数据区域，
其中，所述控制器还被配置为：
进一步更新所述地址映射表；
将所述多个页映射条目中的第二更新页映射条目存储在所述非易失性存储器的与所述第一日志区域不同的日志区域中；并且
将所述多个片段存储在所述非易失性存储器的与所述第一主元数据区域不同的主元数据区域中。
10.根据权利要求1所述的存储设备，其中，所述控制器还被配置为：调整所述多个片段中的每个片段的大小。
11.一种存储设备的操作方法，所述存储设备包括控制器和非易失性存储器，所述控制器被配置为执行闪存转换层，所述非易失性存储器包括主元数据区域和日志区域，所述操作方法包括：
由所述控制器更新包括多个页映射条目的地址映射表；
将所述多个页映射条目中的更新后的页映射条目作为日志数据存储在所述日志区域中；并且
基于所述更新后的页映射条目被存储在所述日志区域中的顺序以及划分所述多个页映射条目的多个片段中的每个片段的所述更新后的页映射条目的数量，将所述多个片段存储在所述主元数据区域中。
12.根据权利要求11所述的操作方法，其中，当所述日志区域已满时，所述控制器开始将所述多个片段存储在所述主元数据区域中。
13.根据权利要求12所述的操作方法，还包括：
在完成将所述多个片段存储在所述主元数据区域中之后，擦除所述非易失性存储器中的分配给所述日志区域的至少一个块。
14.根据权利要求11所述的操作方法，其中，所述的将所述更新后的页映射条目作为所述日志数据存储在所述日志区域中包括：将第一时间戳与所述日志数据一起存储在所述日志区域中，
其中，所述的将所述多个片段存储在所述主元数据区域中包括：将至少一个第二时间戳与所述多个片段一起存储在所述主元数据区域中。
15.根据权利要求14所述的操作方法，还包括：
在发生电源事件之后，识别所述至少一个第二时间戳；以及
从所述主元数据区域读取所述多个片段，以加载所述地址映射表。
16.根据权利要求15所述的操作方法，还包括：
当在完成了将所述多个片段存储在所述主元数据区域中之后发生所述电源事件时，从所述非易失性存储器中的与所述日志区域不同的日志区域读取日志数据，以更新所述地址映射表。
17.根据权利要求15所述的操作方法，还包括：
当在完成将所述多个片段存储在所述主元数据区域中之前发生所述电源事件时，从所述日志区域读取所述日志数据，以更新所述地址映射表。
18.一种电子设备，包括：
主机，被配置为发送包括逻辑地址的请求；以及
存储设备，所述存储设备包括非易失性存储器和控制器，其中，所述非易失性存储器包括主元数据区域和日志区域，
其中，所述控制器被配置为：
通过处理所述主机的所述请求来更新地址映射表，所述地址映射表包括被划分为多个片段的多个页映射条目；
将所述多个页映射条目中的更新后的页映射条目作为日志数据存储在所述日志区域中；并且
将所述多个片段存储在所述主元数据区域中，所述多个片段均具有小于所述非易失性存储器的物理页的大小。
19.根据权利要求18所述的电子设备，其中，所述非易失性存储器还包括存储与所述请求相关联的数据的用户数据区域，
其中，所述多个页映射条目中的每个页映射条目包括与所述逻辑地址相对应的所述用户数据区域的物理地址。
20.根据权利要求19所述的电子设备，其中，所述控制器包括：
存储闪存转换层的存储器，所述闪存转换层被配置为管理与所述逻辑地址和所述物理地址相关联的所述地址映射表；以及
处理器，所述处理器被配置为执行存储在所述存储器中的所述闪存转换层。
CN202010391904.7A 2019-07-23 2020-05-11 存储设备、其操作方法及包括其的电子设备 Pending CN112306898A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190088963A KR20210012085A (ko) 2019-07-23 2019-07-23 저널 리플레이를 개선하기 위한 스토리지 장치, 그것의 동작 방법, 및 스토리지 장치를 포함하는 전자 장치
KR10-2019-0088963 2019-07-23

Publications (1)

Publication Number Publication Date
CN112306898A true CN112306898A (zh) 2021-02-02

Family

ID=74189300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010391904.7A Pending CN112306898A (zh) 2019-07-23 2020-05-11 存储设备、其操作方法及包括其的电子设备

Country Status (3)

Country Link
US (1) US11269771B2 (zh)
KR (1) KR20210012085A (zh)
CN (1) CN112306898A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113093997B (zh) * 2021-04-19 2021-09-28 深圳市安信达存储技术有限公司 一种基于Host Based FTL架构分离数据的方法
US11675540B2 (en) * 2021-08-05 2023-06-13 Seagate Technology Llc In-line data flow for computational storage
US20230141409A1 (en) * 2021-11-11 2023-05-11 Samsung Electronics Co., Ltd. Storage device and operating method thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101447188B1 (ko) 2007-07-31 2014-10-08 삼성전자주식회사 플래시 메모리에 최적화된 입출력 제어 방법 및 장치
US8041895B2 (en) * 2008-01-28 2011-10-18 Spansion Llc Translation table coherency mecahanism using cache way and set index write buffers
US20110191522A1 (en) * 2010-02-02 2011-08-04 Condict Michael N Managing Metadata and Page Replacement in a Persistent Cache in Flash Memory
US9075733B1 (en) * 2010-05-20 2015-07-07 Seagate Technology Llc Selective storage of address mapping metadata in a system having multiple memories
US8880786B2 (en) 2012-09-28 2014-11-04 Apple Inc. Flash translation layer (FTL) database journaling schemes
US9213633B2 (en) 2013-04-30 2015-12-15 Seagate Technology Llc Flash translation layer with lower write amplification
US9423978B2 (en) * 2013-05-08 2016-08-23 Nexgen Storage, Inc. Journal management
KR102025180B1 (ko) 2013-08-08 2019-09-26 삼성전자주식회사 스토리지 시스템 및 그것의 쓰기 방법
US9753649B2 (en) * 2014-10-27 2017-09-05 Sandisk Technologies Llc Tracking intermix of writes and un-map commands across power cycles
KR20160064364A (ko) * 2014-11-27 2016-06-08 삼성전자주식회사 패스트 오픈을 위한 어드레스 맵 운영방법 및 그에 따른 메모리 시스템
US10915256B2 (en) 2015-02-25 2021-02-09 SK Hynix Inc. Efficient mapping scheme with deterministic power transition times for flash storage devices
US9986569B2 (en) * 2015-03-18 2018-05-29 Microsoft Technology Licensing, Llc Battery-backed RAM for wearable devices
US10423642B2 (en) 2015-06-12 2019-09-24 International Business Machines Corporation Aggregating modifications to a database for journal replay
US9846539B2 (en) * 2016-01-22 2017-12-19 Netapp, Inc. Recovery from low space condition of an extent store
US9927985B2 (en) 2016-02-18 2018-03-27 SK Hynix Inc. Method of dynamic table journaling
US9946489B2 (en) 2016-07-27 2018-04-17 Western Digital Technologies, Inc. Multi-stream journaled replay
US10540102B2 (en) 2016-09-30 2020-01-21 Amazon Technologies, Inc. Physical media aware spacially coupled journaling and replay
KR20180058328A (ko) 2016-11-24 2018-06-01 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10402283B1 (en) * 2017-04-28 2019-09-03 EMC IP Holding Company LLC Online system checkpoint recovery orchestration
KR101930927B1 (ko) 2017-06-09 2018-12-20 한국광기술원 광섬유 분포형 방사선 및 진동 검출기
US10409711B2 (en) 2017-06-12 2019-09-10 International Business Machines Corporation Automatically running tests against WEB APIs based on specifications
CN108170562B (zh) * 2018-01-12 2020-10-09 深圳大普微电子科技有限公司 一种固态硬盘及其数据处理方法和系统
US11221955B2 (en) * 2018-09-06 2022-01-11 International Business Machines Corporation Metadata track selection switching in a data storage system
KR20200031924A (ko) 2018-09-17 2020-03-25 삼성전자주식회사 메모리 컨트롤러, 메모리 컨트롤러의 동작 방법 및 메모리 컨트롤러를 포함하는 스토리지 장치

Also Published As

Publication number Publication date
US11269771B2 (en) 2022-03-08
KR20210012085A (ko) 2021-02-03
US20210026763A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
US20230273876A1 (en) Memory system, data storage device, user device and data management method thereof
US8612719B2 (en) Methods for optimizing data movement in solid state devices
KR101638061B1 (ko) 플래시 메모리 시스템 및 그것의 플래시 조각 모음 방법
CN105045523B (zh) 存储控制器、存储装置和系统及操作存储控制器的方法
US8316178B2 (en) Buffering of data transfers for direct access block devices
US8166233B2 (en) Garbage collection for solid state disks
US9489297B2 (en) Pregroomer for storage array
US9116622B2 (en) Storage system having nonvolatile semiconductor storage device with nonvolatile semiconductor memory
CN110928807B (zh) 用于检查存储器系统中的有效数据的设备和方法
US20110208898A1 (en) Storage device, computing system, and data management method
JP2013242908A (ja) ソリッドステートメモリ、それを含むコンピュータシステム及びその動作方法
US20150127889A1 (en) Nonvolatile memory system
CN112306898A (zh) 存储设备、其操作方法及包括其的电子设备
US11461041B2 (en) Storage device that receives inode address information to reduce external communication overhead
KR20200019421A (ko) 메모리 시스템 내 대용량 데이터 저장이 가능한 블록에서의 유효 데이터 체크 방법 및 장치
CN111949206A (zh) 存储器系统、控制器以及控制器的操作方法
KR101596833B1 (ko) 플래시 메모리를 기반으로 하는 저장 장치 및 그것을 포함한 사용자 장치
CN113849420A (zh) 存储器系统和控制方法
KR20200032404A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20210142863A (ko) 데이터 처리 시스템의 동작 효율성을 높이기 위한 장치 및 방법
CN112394878A (zh) 存储装置及其操作方法、计算系统及其操作方法
CN115129238A (zh) 存储系统
KR20110096814A (ko) 저장 장치 및 컴퓨팅 시스템 그리고 그것의 데이터 관리 방법
CN110597454A (zh) 数据储存装置以及非挥发式存储器控制方法
KR20110096813A (ko) 저장 장치 및 컴퓨팅 시스템 그리고 그것의 데이터 관리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination