CN111506154B - 计算机提高算力和降低功耗算力比的方法及系统 - Google Patents

计算机提高算力和降低功耗算力比的方法及系统 Download PDF

Info

Publication number
CN111506154B
CN111506154B CN202010288797.5A CN202010288797A CN111506154B CN 111506154 B CN111506154 B CN 111506154B CN 202010288797 A CN202010288797 A CN 202010288797A CN 111506154 B CN111506154 B CN 111506154B
Authority
CN
China
Prior art keywords
frequency
chip
time
frequency unit
clock frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010288797.5A
Other languages
English (en)
Other versions
CN111506154A (zh
Inventor
刘建波
马伟彬
黄理洪
杨作兴
郭海丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen MicroBT Electronics Technology Co Ltd
Original Assignee
Shenzhen MicroBT Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen MicroBT Electronics Technology Co Ltd filed Critical Shenzhen MicroBT Electronics Technology Co Ltd
Priority to CN202010288797.5A priority Critical patent/CN111506154B/zh
Publication of CN111506154A publication Critical patent/CN111506154A/zh
Priority to CA3171509A priority patent/CA3171509A1/en
Priority to US17/911,604 priority patent/US20230123281A1/en
Priority to TW110113125A priority patent/TWI818250B/zh
Priority to PCT/CN2021/086575 priority patent/WO2021208846A1/zh
Application granted granted Critical
Publication of CN111506154B publication Critical patent/CN111506154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q40/00—Finance; Insurance; Tax strategies; Processing of corporate or income taxes
    • G06Q40/04—Trading; Exchange, e.g. stocks, commodities, derivatives or currency exchange
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种具有多计算核的计算机提高算力和降低功耗算力比的方法，本发明实施例在具有多计算核的计算机中的每个芯片中，设置一个主时频单元及至少一个附属时频单元，其中，主时频单元的时钟频率、所述芯片中的由主时频单元提供时钟频率的计算核、及所述芯片中的由附属时频单元提供时钟频率的计算核是经过测试确定的，满足所述芯片中的计算核运行正常通过率大于或等于设定的通过率阈值，从而能够让所述芯片中的最大数目的计算核运行正常。这样，本发明实施例的具有多计算核的计算机就可以提高算力和降低功耗算力比。

Description

计算机提高算力和降低功耗算力比的方法及系统
技术领域
本发明涉及计算机技术领域，特别涉及一种具有多计算核的计算机提高算力和降低功耗算力比的方法及系统。
背景技术
随着计算机技术的进步，各种具有超强算力的计算机出现了，这种计算机可以应用到各种所需的要求强算力的应用领域中，比如作为虚拟货币挖矿机用于赚取虚拟货币。通常，这种计算机中包括多个芯片，每个芯片中具有多个计算核，多个计算核并行进行大数据量的计算，当作为虚拟货币挖矿机时，实现在较短的时间获取更多的虚拟货币，功耗较大。当这种计算机作为虚拟货币挖矿机时，下载挖矿软件，在多个计算核中并行运行挖矿软件中的挖矿算法，与远方挖矿服务器进行通信，通信匹配后就可得到相应的虚拟货币。
这种具有多计算机核的计算机在进行计算时为了实现最高算力和最低功耗算力比，在每个芯片中设置了多个并行运行的计算核，并行进行计算。对于这种计算机中的每个计算核，在理想状态下，希望都能够达到最高算力和最低功耗比。但是，考虑到这种计算机整机运行的稳定性及为各个计算核提供时钟频率的诸如锁相环模块(PLL)或锁频环模块(FLL)的时频单元所占的面积及功耗，一个芯片中的所有计算核同时由设置在该芯片中的一个时频单元提供时钟频率，也就是说，这种计算机中的每个芯片只有一个时频单元用于为该芯片中的所有计算核提供统一的时钟频率。在这种情况下，为了保证这种计算机中的该芯片中的所有计算核都能够正常运行，该芯片的时频单元提供的时钟频率是由算力最差的计算核所需的时钟频率确定的，而对于该芯片中的其他计算核，基于所确定的时钟频率进行运行，则无法达到其最高的算力，为了提高算力，会提高该芯片运行电压，功耗就会相应增加，这带来了这种计算机的算力损失和功耗算力比的增加。
发明内容
有鉴于此，本发明实施例提供一种具有多计算核的计算机提高算力和降低功耗算力比的方法，该方法能够提高具有多计算核的计算机的算力和降低功耗算力比。
本发明实施例还提供一种具有多计算核的计算机提高算力和降低功耗算力比的系统，该系统能够提高具有多计算核的计算机的算力和降低功耗算力比。
本发明实施例是这样实现的：
一种具有多计算核的计算机提高算力和降低功耗算力比的方法，所述包括：
在具有多计算核的计算机的每个芯片中，设置一个主时频单元及至少一个附属时频单元；
所述主时频单元的时钟频率、所述芯片中的由主时频单元提供时钟频率的计算核、及所述芯片中的由附属时频单元提供时钟频率的计算核经过测试确定，满足所述芯片中的计算核运行正常通过率大于或等于设定的通过率阈值。
可选的，所述主时频单元的时钟频率、所述芯片中的由主时频单元提供时钟频率的计算核、及所述芯片中的由附属时频单元提供时钟频率的计算核经过测试确定包括：
A、启动芯片，所述芯片中的主时频单元为所述芯片中的所有计算核提供初始时钟频率；
B、所述芯片中的所有计算核在发送的测试激励下进行运行测试，判断所述芯片中进行测试的计算核通过测试的通过率是否大于或等于设定的通过率阈值，如果是，执行步骤C；如果否，则执行步骤D；
步骤C、将所述芯片中的主时频单元的时钟频率递增设定的频率差值，返回步骤B继续执行；
步骤D、将所述芯片中未通过测试的计算核切换到附属时频单元上，由附属时频单元采用设置的时钟频率提供时钟频率，返回步骤B执行。
可选的，判断所述芯片中的进行测试的计算核通过测试的通过率是否大于或等于设定的通过率阈值还包括：
判断所述芯片中的进行测试的计算核通过测试的通过率等于设定的通过率阈值，或者大于设定的通过率阈值在设定的范围内时，结束测试；
在结束测试时，将主时频单元当前提供的时钟频率、由主时频单元当前提供时钟频率的计算核、由附属时频单元当前提供时钟频率的计算核，分别作为所述芯片中的主时频单元的时钟频率、由主时频单元提供时钟频率的计算核、及由附属时频单元提供时钟频率的计算核。
可选的，所述附属时频单元提供的时钟频率采用预设值，或者采用主时频单元提供的时钟频率与预设的阶梯差值之间的差值。
可选的，所述附属时频单元有多个，分别为不同的计算核提供时钟频率，所述不同附属时频单元提供的时钟频率不同。
可选的，所述测试是在所述具有多计算核的计算机初始化时进行的。
一种提高虚拟货币挖矿机的算力和降低功耗算力比的系统，所述系统包括具有多计算核的计算机中的多个芯片，其中，每个芯片包括：主时频单元、附属时频单元及多个计算核，其中，
主时频单元，用于为所述系统中的部分计算核提供时钟频率；
附属时频单元，用于为所述系统中的另外部分计算核提供时钟频率；
所述主时频单元的时钟频率、所述芯片中的由主时频单元提供时钟频率的计算核、及所述芯片中的由附属时频单元提供时钟频率的计算核经过测试确定，满足所述芯片中的计算核运行正常通过率大于或等于设定的通过率阈值。
可选的，所述附属时频单元提供的时钟频率采用预设值，或者采用主时频单元提供的时钟频率与预设的阶梯差值之间的差值。
可选的，所述附属时频单元有多个，分别为不同的计算核提供时钟频率，所述不同附属时频单元提供的时钟频率不同。
可选的，所述测试是在所述具有多计算核的计算机初始化时进行的。
如上所见，本发明实施例在具有多计算核的计算机中的每个芯片中，设置一个主时频单元及至少一个附属时频单元，其中，主时频单元的时钟频率、所述芯片中的由主时频单元提供时钟频率的计算核、及所述芯片中的由附属时频单元提供时钟频率的计算核是经过测试确定的，满足所述芯片中的计算核运行正常通过率大于或等于设定的通过率阈值，从而能够让所述芯片中的最大数目的计算核运行正常。这样，本发明实施例的具有多计算核的计算机就可以提高算力和降低功耗算力比。
附图说明
图1为本发明实施例提供的具有多计算核的计算机提高算力和降低功耗算力比的方法流程图；
图2为本发明实施例提供的测试过程的方法流程图；
图3为本发明实施例提供的具有多计算核的计算机提高算力和降低功耗算力比的系统结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明实施例为了使得诸如虚拟货币挖矿机的具有多计算核的计算机提高算力和降低功耗算力比，在具有多计算核的计算机的每个芯片中，设置一个主时频单元及至少一个附属时频单元，其中，主时频单元的时钟频率、所述芯片中的由主时频单元提供时钟频率的计算核、及所述芯片中的由附属时频单元提供时钟频率的计算核是经过测试确定的，满足所述芯片中的计算核运行正常通过率大于或等于设定的通过率阈值，从而能够让所述芯片中的最大数目的计算核运行正常。
更进一步地，附属时频单元提供的时钟频率是预设值，或者是根据主时频单元提供的时钟频率及预设的阶梯差值确定的。
在本发明实施例中，主时频单元和附属时频单元都可以是PLL，或者是FLL，只要为计算核提供时钟频率即可。
图1为本发明实施例提供的具有多计算核的计算机提高算力和降低功耗算力比的方法流程图，其具体步骤为：
步骤101、在具有多计算核的计算机的每个芯片中，设置一个主时频单元及至少一个附属时频单元；
步骤102、所述主时频单元的时钟频率、所述芯片中的由主时频单元提供时钟频率的计算核、及所述芯片中的由附属时频单元提供时钟频率的计算核是经过测试确定的，满足所述芯片中的计算核运行正常通过率大于或等于设定的通过率阈值。
在该方法中，所述附属时频单元提供的时钟频率采用预设值，或者根据主时频单元提供的时钟频率及预设的阶梯差值确定，具体为主时频单元提供的时钟频率与预设的阶梯差值之间的差值。
在该方法中，所述测试过程是所述具有多计算核的计算机在进行初始化时进行的。
在该方法中，所述附属时频单元有至少一个，分别为不同的计算核提供时钟频率；其中，每个附属时频单元提供的时钟频率采用预设值，或者根据主时频单元提供的时钟频率及预设的阶梯差值确定，不同附属时频单元提供的时钟频率可以不同。
在该方法中，如图2所示，图2为本发明实施例提供的测试过程的方法流程图，其具体步骤为：
步骤201、启动芯片后，所述芯片中的主时频单元为所述芯片中的所有计算核提供初始时钟频率；
在该步骤中，所述芯片中的主时频单元提供初始时钟频率是一个较低的频率值，具体地，为了使得具有多计算核的计算机预热以及保持运行稳定，主时频单元会从低时钟频率向高时钟频率逐渐上升，起始的较低频率可以是一个人为设定的经验值，也可以设定为该芯片中的算力最差的计算核所需的时钟频率，当然也可以设定为其他的时钟频率，而并不一定是该芯片中的算力最差的计算核所需的时钟频率；
在该步骤中，附属时频单元提供的时钟频率可以由该芯片中的算力最差的计算核所需的时钟频率确定，该芯片中的算力最差的计算核所需的时钟频率是基于同等工艺条件下的计算核所需的时钟频率经验值确定的；
步骤202、所述芯片中的所有计算核在发送的测试激励下进行测试；
在该步骤中，测试激励是由所述计算机的中央处理器发送给每个芯片中的计算核的，计算核在接收后基于测试激励运行，反馈测试激励响应，以便后续所述计算机的中央处理器根据激励响应判断计算核是否运行正常，如果是，则该计算核测试通过，如果否，则该计算核测试不通过；
步骤203、判断所述芯片中的进行测试的计算核的测试通过率是否大于或等于设定的通过率阈值，如果是，执行步骤204；如果否，则执行步骤205；
步骤204、将所述芯片中的主时频单元的时钟频率递增设定的频率差值，返回步骤202继续执行；
在该步骤中，所设定的频率差值可以是预设的经验值，这里不具体限定；
步骤205、将所述芯片中未通过运行测试的计算核切换到附属时频单元上，由附属时频单元采用设置的时钟频率为其提供时钟频率，返回步骤202执行；
在该步骤中，附属时频单元的时钟频率可以为固定值，该固定值是所述工艺条件下芯片的最慢时钟频率的经验值，也就是短板效应的短板值，比如是芯片中的算力最差的计算核所需的时钟频率；也可以是一个变化值，该变化值是根据主时频单元提供的时钟频率及预设的阶梯差值确定的，也就是主时频单元提供的时钟频率及预设的阶梯差值之间的差值，该阶梯差值可以是根据所述工艺条件下芯片中的不同计算核的工作时钟差值范围及经验值结合确定的。
在该步骤中，如果有多个附属时频单元，也可以将所述芯片中未通过运行测试的计算核分别切换到不同的附属时频单元上，由不同的附属时频单元为切换到自身的计算核提供时钟频率。在这里，将所述芯片中未通过运行测试的计算核分别切换到不同的附属时频单元上可以根据设置的切换方式进行，所设置的切换方式有多种，比如：随机切换方式或轮询切换方式等等。
图2所述的过程虽然使得芯片中的计算核要经过多次切换才能确定为其提供时钟频率的时频单元(可以是主时频单元或者是附属时频单元)，但是由于图2所述的过程是在测试时进行的，具体是在计算机初始化时进行的，所以在计算机后续的工作状态下，就不会再进行计算核的时钟频率切换，不会影响计算机中各个芯片的工作稳定性。
在图2所述的过程中，当步骤203判断所述芯片中的进行测试的计算核通过测试的通过率是否大于或等于设定的通过率阈值还包括：
当判断所述芯片中的进行测试的计算核通过测试的通过率等于设定的通过率阈值，或者大于设定的通过率阈值在设定范围内时，则结束测试过程，所述设定范围通常为所设定的一个比较小的范围；
在结束测试过程时，就确定了主时频单元提供的时钟频率具体是多少，及为所述芯片中的哪些计算核提供主时钟频率；以及附属时频单元为所述芯片中的哪些计算核提供附属时钟频率。
其中，设定范围是一个经验值，其不会超过通过率阈值很多，比如两者差值仅仅是个位数级别。也就是说，设定范围实际上就是通过率阈值的一个修订范围值，来保证仅仅大于通过率阈值时的修订范围值时，整个测试也就是结束了。如果设定范围设置的很大，超过修订范围值，则存在问题，说明整个测试过程中芯片的各个计算核还没有最终确定出最合适的时钟频率，仍然需要按照图2的过程继续执行，直到为芯片中的各个计算核确定出最合适的时钟频率。
以下以具有多计算核的计算机为虚拟货币挖矿机为例，对采用本发明实施例的测试方法进行具体说明。
第一个步骤，虚拟货币挖矿机中的一个芯片启动，同时开启该芯片的2个或更多时频单元。在这里，开启时频单元的数目取决于芯片内的时频单元数目，将1个性能最佳的时频单元设置为主时频单元，该时频单元提供一个较低的起始时钟频率，从低时钟频率逐步上升到高时钟频率对芯片中的计算核测试；同时也将另外的时频单元设置为附属时频单元，设定固定时钟频率，该固定时钟频率值是将在该工艺条件下芯片最慢频率的经验值，也就是短板效应的短板值。根据可以使用的附属时频单元的数目，分阶梯的去设置相对较低的时钟频率值，也就是不同的附属时频单元设置的固定时钟频率可以是不同的。
在该步骤中，根据芯片所设置的工艺条件，就已知了各个时频单元的性能，将其中的性能最佳的视频单元作为主时频单元。
第二个步骤，采用主时频单元为所述芯片中的每个计算核提供由低到高的时钟频率，时钟频率由低开始，每次增加设定的频率差值，发送测试激励使得所述芯片中的每个计算核进行运行测试，检查所有计算核是否通过测试，当通过率达到要求，将继续升时钟频率，当通过率没有达到要求，进行进一步的分析。
第三步骤、当通过率达不到要求时，也就是有一部分工艺偏差大的计算核无法在目前的时钟频率下运行正常，导致所述芯片中的计算核的运行测试失败率增多，不能再继续提高主时频单元的时钟频率，否则很多计算核不能正常工作，损失算力。此时可以将这部分计算核切换到之前设定的提供相对低的时钟频率的附属时频单元上，其他计算核继续由主时频单元提供时钟频率，同时主时频单元继续升频。
第四步骤、经过运行测试，切换到附属时频单元的计算核可以成功通过测试，并且附属时频单元的频率是之前设定好的，不会发生变动，所以这些计算核将会稳定的工作。这样整体测试通过率提高，主时频单元会保持将时钟频率继续升频，当又有一批计算核测试运行失败时，继续重复第三个步骤和第四个步骤，如果有其他的附属时频单元没有使用，比如提供的时钟频率相对最慢的附属时频单元快一些，也可以将新的一批测试失败的计算核切换到新的附属时频单元，可以提高更多的算力。
这样，本发明实施例通过对所述芯片中的少部分的算力不强的计算核切换到提供相对低时钟频率的附属时频单元上，让所述芯片中的大多数计算核具有其能够具有的最高算力，有效提高了算力和降低了功耗算力比。
图3为本发明实施例提供的具有多计算核的计算机提高算力和降低功耗算力比的系统结构示意图，所述系统包括具有多计算核的计算机中的至少一个芯片，其中，每个芯片包括：主时频单元、附属时频单元及多个计算核，其中，
主时频单元，用于为所述系统中的部分计算核提供时钟频率；
附属时频单元，用于为所述系统中的另外部分计算核提供时钟频率；
所述主时频单元的时钟频率、所述芯片中的由主时频单元提供时钟频率的计算核、及所述芯片中的由附属时频单元提供时钟频率的计算核是经过测试确定的，满足所述芯片中的计算核运行正常通过率大于或等于设定的通过率阈值。
在该系统中，所述系统还包括中央处理器，用于控制主时频单元设置时钟频率及对计算核进行主时频单元及附属时频单元的切换。
在该系统中，所述附属时频单元提供的时钟频率采用预设值，或者根据主时频单元提供的时钟频率及预设的阶梯差值确定，具体为主时频单元提供的时钟频率与预设的阶梯差值之间的差值。
在该系统中，所述测试过程是所述系统在初始化时进行的。
在该系统中，所述附属时频单元有至少一个，分别为不同的计算核提供时钟频率；其中，每个附属时频单元提供的时钟频率采用预设值，或者根据主时频单元提供的时钟频率及预设的阶梯差值确定，不同附属时频单元提供的时钟频率不同。
如果在诸如虚拟货币挖矿机的具有多计算核的计算机中的工作状态下，频繁动态切换芯片中的时频单元，则会使得芯片的电压不稳定，从而影响具有多计算核的计算机的稳定性，本发明实施例采用测试方法，在芯片初始化阶段，就确定了主时频单元的时钟频率、所述芯片中的由主时频单元提供时钟频率的计算核、及所述芯片中的由附属时频单元提供时钟频率的计算核，在实际运行中不需要再频繁切换芯片中的时频单元，从而保持了具有多计算核的计算机工作的稳定性，同时又能将算力较差的计算核正确地切换到对应的多档附属时频单元上，由多档附属时频单元提供时钟频率，也不需要提高芯片电压去提高芯片中的计算核的算力，使得诸如虚拟货币挖矿机的具有多计算核的计算机具有更高的算力和更低的功耗算力比。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (8)

1.一种具有多计算核的计算机提高算力和降低功耗算力比的方法，其特征在于，所述方法包括：
在具有多计算核的计算机的每个芯片中，设置一个主时频单元及至少一个附属时频单元；
所述主时频单元的时钟频率、所述芯片中的由主时频单元提供时钟频率的计算核、及所述芯片中的由附属时频单元提供时钟频率的计算核经过测试确定，满足所述芯片中的计算核运行正常通过率大于或等于设定的通过率阈值；
所述测试是在所述具有多计算核的计算机初始化时进行的。
2.如权利要求1所述的方法，其特征在于，所述主时频单元的时钟频率、所述芯片中的由主时频单元提供时钟频率的计算核、及所述芯片中的由附属时频单元提供时钟频率的计算核经过测试确定包括：
A、启动芯片，所述芯片中的主时频单元为所述芯片中的所有计算核提供初始时钟频率；
B、所述芯片中的所有计算核在发送的测试激励下进行运行测试，判断所述芯片中进行测试的计算核通过测试的通过率是否大于设定的通过率阈值，如果是，执行步骤C；如果否，则执行步骤D；
步骤C、将所述芯片中的主时频单元的时钟频率递增设定的频率差值，返回步骤B继续执行；
步骤D、将所述芯片中未通过测试的计算核切换到附属时频单元上，由附属时频单元采用设置的时钟频率提供时钟频率，返回步骤B执行。
3.如权利要求2所述的方法，其特征在于，判断所述芯片中的进行测试的计算核通过测试的通过率是否大于设定的通过率阈值还包括：
判断所述芯片中的进行测试的计算核通过测试的通过率等于设定的通过率阈值，或者大于设定的通过率阈值在设定的范围内时，结束测试；
在结束测试时，将主时频单元当前提供的时钟频率、由主时频单元当前提供时钟频率的计算核、由附属时频单元当前提供时钟频率的计算核，分别作为所述芯片中的主时频单元的时钟频率、由主时频单元提供时钟频率的计算核、及由附属时频单元提供时钟频率的计算核。
4.如权利要求1～3任一所述的方法，其特征在于，所述附属时频单元提供的时钟频率采用预设值，或者采用主时频单元提供的时钟频率与预设的阶梯差值之间的差值。
5.如权利要求4所述的方法，其特征在于，所述附属时频单元有至少一个，分别为不同的计算核提供时钟频率，不同的所述附属时频单元提供的时钟频率不同。
6.一种提高虚拟货币挖矿机的算力和降低功耗算力比的系统，其特征在于，所述系统包括具有多计算核的计算机中的至少一个芯片，其中，每个芯片包括：主时频单元、附属时频单元及多个计算核，其中，
主时频单元，用于为所述系统中的部分计算核提供时钟频率；
附属时频单元，用于为所述系统中的另外部分计算核提供时钟频率；
所述主时频单元的时钟频率、所述芯片中的由主时频单元提供时钟频率的计算核、及所述芯片中的由附属时频单元提供时钟频率的计算核经过测试确定，满足所述芯片中的计算核运行正常通过率大于或等于设定的通过率阈值；
所述测试是在所述具有多计算核的计算机初始化时进行的。
7.如权利要求6所述的系统，其特征在于，所述附属时频单元提供的时钟频率采用预设值，或者采用主时频单元提供的时钟频率与预设的阶梯差值之间的差值。
8.如权利要求6或7所述的系统，其特征在于，所述附属时频单元有多个，分别为不同的计算核提供时钟频率，不同的所述附属时频单元提供的时钟频率不同。
CN202010288797.5A 2020-04-14 2020-04-14 计算机提高算力和降低功耗算力比的方法及系统 Active CN111506154B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010288797.5A CN111506154B (zh) 2020-04-14 2020-04-14 计算机提高算力和降低功耗算力比的方法及系统
CA3171509A CA3171509A1 (en) 2020-04-14 2021-04-12 Method for providing clock frequencies for computing cores, chip, and data processing device
US17/911,604 US20230123281A1 (en) 2020-04-14 2021-04-12 Method for providing clock frequencies for computing cores, chip and data processing device
TW110113125A TWI818250B (zh) 2020-04-14 2021-04-12 為計算核提供時鐘頻率的方法、晶片和資料處理設備
PCT/CN2021/086575 WO2021208846A1 (zh) 2020-04-14 2021-04-12 为计算核提供时钟频率的方法、芯片和数据处理设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010288797.5A CN111506154B (zh) 2020-04-14 2020-04-14 计算机提高算力和降低功耗算力比的方法及系统

Publications (2)

Publication Number Publication Date
CN111506154A CN111506154A (zh) 2020-08-07
CN111506154B true CN111506154B (zh) 2021-05-25

Family

ID=71869237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010288797.5A Active CN111506154B (zh) 2020-04-14 2020-04-14 计算机提高算力和降低功耗算力比的方法及系统

Country Status (5)

Country Link
US (1) US20230123281A1 (zh)
CN (1) CN111506154B (zh)
CA (1) CA3171509A1 (zh)
TW (1) TWI818250B (zh)
WO (1) WO2021208846A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111506154B (zh) * 2020-04-14 2021-05-25 深圳比特微电子科技有限公司 计算机提高算力和降低功耗算力比的方法及系统
CN111736059B (zh) * 2020-07-02 2022-08-26 深圳比特微电子科技有限公司 芯片测试方法、测试设备和测试系统
CN111966202B (zh) * 2020-08-18 2021-06-04 深圳比特微电子科技有限公司 数字货币矿机的电源电压控制方法、装置和数字货币矿机
CN115113675B (zh) * 2022-08-25 2022-11-18 深圳比特微电子科技有限公司 一种电源电压控制方法、装置、区块链服务器和存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103376874A (zh) * 2012-04-24 2013-10-30 中兴通讯股份有限公司 一种多核处理器设备及其实现时钟控制的方法
CN107239348A (zh) * 2017-06-23 2017-10-10 厦门美图移动科技有限公司 一种多核处理器调度方法、装置及移动终端
CN108983069A (zh) * 2018-05-28 2018-12-11 北京比特大陆科技有限公司 芯片扫频系统和方法
CN108984469A (zh) * 2018-06-06 2018-12-11 北京嘉楠捷思信息技术有限公司 计算设备的芯片调频方法、装置、算力板、计算设备及存储介质
CN109086130A (zh) * 2018-06-06 2018-12-25 北京嘉楠捷思信息技术有限公司 计算设备的芯片调频方法、装置、算力板、计算设备及存储介质
CN110770712A (zh) * 2018-11-30 2020-02-07 北京比特大陆科技有限公司 运算方法、芯片、系统、可读存储介质及计算机程序产品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7996743B1 (en) * 2008-04-01 2011-08-09 Altera Corporation Logic circuit testing with reduced overhead
US8122312B2 (en) * 2009-04-14 2012-02-21 International Business Machines Corporation Internally controlling and enhancing logic built-in self test in a multiple core microprocessor
TWI531896B (zh) * 2010-12-22 2016-05-01 威盛電子股份有限公司 多核心處理器的電源狀態同步化
US20150149800A1 (en) * 2013-11-27 2015-05-28 Alexander Gendler Performing an operating frequency change using a dynamic clock control technique
WO2016122573A1 (en) * 2015-01-30 2016-08-04 Hewlett-Packard Development Company, L.P. Setting processor performance states
US10234930B2 (en) * 2015-02-13 2019-03-19 Intel Corporation Performing power management in a multicore processor
US10162405B2 (en) * 2015-06-04 2018-12-25 Intel Corporation Graphics processor power management contexts and sequential control loops
US9983644B2 (en) * 2015-11-10 2018-05-29 Intel Corporation Dynamically updating at least one power management operational parameter pertaining to a turbo mode of a processor for increased performance
US11134534B2 (en) * 2017-10-23 2021-09-28 Avago Technologies International Sales Pte. Limited System on a chip with multiple cores
CN114880124A (zh) * 2018-06-06 2022-08-09 北京嘉楠捷思信息技术有限公司 计算设备的芯片调频方法、装置、算力板、计算设备及存储介质
US10803548B2 (en) * 2019-03-15 2020-10-13 Intel Corporation Disaggregation of SOC architecture
CN111506154B (zh) * 2020-04-14 2021-05-25 深圳比特微电子科技有限公司 计算机提高算力和降低功耗算力比的方法及系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103376874A (zh) * 2012-04-24 2013-10-30 中兴通讯股份有限公司 一种多核处理器设备及其实现时钟控制的方法
CN107239348A (zh) * 2017-06-23 2017-10-10 厦门美图移动科技有限公司 一种多核处理器调度方法、装置及移动终端
CN108983069A (zh) * 2018-05-28 2018-12-11 北京比特大陆科技有限公司 芯片扫频系统和方法
CN108984469A (zh) * 2018-06-06 2018-12-11 北京嘉楠捷思信息技术有限公司 计算设备的芯片调频方法、装置、算力板、计算设备及存储介质
CN109086130A (zh) * 2018-06-06 2018-12-25 北京嘉楠捷思信息技术有限公司 计算设备的芯片调频方法、装置、算力板、计算设备及存储介质
CN110770712A (zh) * 2018-11-30 2020-02-07 北京比特大陆科技有限公司 运算方法、芯片、系统、可读存储介质及计算机程序产品

Also Published As

Publication number Publication date
CA3171509A1 (en) 2021-10-21
CN111506154A (zh) 2020-08-07
TW202132938A (zh) 2021-09-01
WO2021208846A1 (zh) 2021-10-21
US20230123281A1 (en) 2023-04-20
TWI818250B (zh) 2023-10-11

Similar Documents

Publication Publication Date Title
CN111506154B (zh) 计算机提高算力和降低功耗算力比的方法及系统
US7475262B2 (en) Processor power management associated with workloads
US10389251B2 (en) Setting operating points for circuits in an integrated circuit chip
US5913068A (en) Multi-processor power saving system which dynamically detects the necessity of a power saving operation to control the parallel degree of a plurality of processors
US7444459B2 (en) Methods and systems for load balancing of virtual machines in clustered processors using storage related load information
US10528119B2 (en) Dynamic power routing to hardware accelerators
US10055259B2 (en) Method for performing processor resource allocation in an electronic device, and associated apparatus
US8806491B2 (en) Thread migration to improve power efficiency in a parallel processing environment
US7360103B2 (en) P-state feedback to operating system with hardware coordination
KR102551277B1 (ko) 병합 조인 시스템 및 병합 조인 방법
CN105431819A (zh) 异步处理器消除亚稳态的方法和装置
US11150899B2 (en) Selecting a precision level for executing a workload in an electronic device
US20230393206A1 (en) Evaluation method and device according to purposes of reusable battery
CN107992391B (zh) 一种多核处理器变频的方法和装置
US9009513B2 (en) Multiprocessor for providing timers associated with each of processor cores to determine the necessity to change operating frequency and voltage for per core upon the expiration of corresponding timer
CN112433596A (zh) 链路宽度调节方法、装置、设备和存储介质
US8359487B2 (en) System and method for effectively performing a clock adjustment procedure
US9904344B2 (en) Method of executing an application on a computer system, a resource manager and a high performance computer system
CN109857190A (zh) 一种时钟信号处理方法、装置、设备及可读存储介质
US10157066B2 (en) Method for optimizing performance of computationally intensive applications
JPH09212467A (ja) 負荷分散制御システム
WO2024011860A1 (zh) 一种云操作系统部署方法及装置
EP2800007B1 (en) Apparatus and method for adjusting memory bandwidth
CN111290787B (zh) 运算装置及运算方法
US10585833B1 (en) Flexible PCIe topology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Liu Jianbo

Inventor after: Ma Weibin

Inventor after: Huang Lihong

Inventor after: Yang Zuoxing

Inventor after: Guo Haifeng

Inventor before: Liu Jianbo

Inventor before: Ma Weibin

Inventor before: Huang Lihong

Inventor before: Yang Zuoxing

Inventor before: Guo Haifeng

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant