CN111066007B - 对受到管理的nand的rpmb改进 - Google Patents

对受到管理的nand的rpmb改进 Download PDF

Info

Publication number
CN111066007B
CN111066007B CN201880057767.4A CN201880057767A CN111066007B CN 111066007 B CN111066007 B CN 111066007B CN 201880057767 A CN201880057767 A CN 201880057767A CN 111066007 B CN111066007 B CN 111066007B
Authority
CN
China
Prior art keywords
memory
identifier
result register
region
protected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880057767.4A
Other languages
English (en)
Other versions
CN111066007A (zh
Inventor
G·A·布罗杰特
S·A·琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111066007A publication Critical patent/CN111066007A/zh
Application granted granted Critical
Publication of CN111066007B publication Critical patent/CN111066007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/321—Program or instruction counter, e.g. incrementing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/546—Message passing systems or structures, e.g. queues
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

公开了设备和方法，其包含存储器装置或存储器控制器，其经配置以将所支持的电压供应给主机、将温度节制信息提供给所述主机，或提供尝试读取结果的主机不是造成将所述结果放置在结果寄存器中的主机的指示。公开了操作的方法，以及机器可读媒体和其它实施例。

Description

对受到管理的NAND的RPMB改进
优先权主张
本专利申请主张在35 U.S.C.章节119下的2017年7月7日递交的授予Blodgett等人的标题为“UFS 3.0改进(UFS 3.0 Improvements)”的第62/529,910号美国临时专利申请的优先权，并且主张在2018年5月4日递交的授予Blodgett等人的标题为“UFS 3.0改进(UFS3.0 Improvements)”的第62/653,382号美国临时专利申请的优先权，所述临时专利申请中的每一个以全文引用的方式并入本文中。
背景技术
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器(存储装置)可以在未供电时保留所存储的数据，并且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)或磁阻式随机存取存储器(MRAM)等等。
快闪存储器用作广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低电力消耗的单晶体管浮动栅极存储器单元或电荷阱存储器单元的一或多个群组。两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，所述架构以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的浮动栅极或电荷阱存储器单元通常布置在矩阵中。阵列的一行中的每个浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每个存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的一列中的每个存储器单元的漏极在源极线与位线之间以源极到漏极的方式串联耦合在一起。
NOR和NAND架构半导体存储器阵列两者均通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，则所选择的存储器单元使其数据值置于位线上，使得取决于特定单元经编程的状态而使不同电流流动。在NAND架构半导体存储器阵列中，将高偏置电压施加到漏极侧选择栅极(SGD)线。以规定传递电压(例如，Vpass)驱动耦合到每个群组的未经选择的存储器单元的栅极的字线，以使每个群组的未经选择的存储器单元作为传递晶体管操作(例如，以不受其所存储的数据值限制的方式传递电流)。电流随后从源极线穿过每个串联耦合的群组流动到位线，仅受每个群组中的所选择的存储器单元限制，从而将所选择的存储器单元的行的当前经编码数据值置于位线上。
NOR或NAND架构半导体存储器阵列中的每个快闪存储器单元可个体地或共同地编程到一个或数个经编程状态。举例来说，单层级单元(SLC)可表示两个经编程状态(例如，1或0)中的一个，从而表示一个数据位。然而，快闪存储器单元还可表示两个以上经编程状态中的一个，从而允许在不增大存储器单元的数量的情况下制造较高密度存储器，因为每个单元可表示多于一个二进制数字(例如，多于一个位)。此类单元可被称为多状态存储器单元、多数字单元或多层级单元(MLC)。在某些实例中，MLC可以指每单元可存储两个数据位(例如，四个经编程状态中的一个)的存储器单元，三层级单元(TLC)可以指每单元可存储三个数据位(例如，八个经编程状态中的一个)的存储器单元，并且四层级单元(QLC)可以指每单元可存储四个数据位的存储器单元。在其它实例中，MLC可以指每单元可存储多于一个数据位的任何存储器单元。
传统的存储器阵列是布置在半导体衬底表面上的二维(2D)结构。为了针对给定面积增加存储器容量且减小成本，已减小个体存储器单元的大小。然而，个体存储器单元大小的减小存在技术限制，并且因此2D存储器阵列的存储器密度也存在技术限制。作为响应，正在研发三维(3D)存储器结构，例如3D NAND架构半导体存储器装置，以进一步增大存储器密度且降低存储器成本。
存储器阵列或装置可组合到一起以形成存储器系统的存储容量，例如固态驱动器(SSD)、通用快闪存储(UFS)装置、多媒体卡(MMC)固态存储装置和嵌入式MMC(eMMC)装置。除其它之外，这些装置可以用作计算机的主要存储装置，相对于例如，性能、大小、重量、耐久性、操作温度范围和电力消耗具有优于带移动部件的传统的硬盘驱动器的优点。举例来说，这些装置可具有减少的寻道时间、时延或与磁盘驱动器相关联的其它机电延迟。这些装置还可使用非易失性快闪存储器单元来免除内部电池电源需求，因此允许驱动器更为通用且紧凑。
这些固态装置可包含数个存储器装置，包含数个裸片或逻辑单元(LUN)。每个裸片可包含数个存储器阵列和其上的外围电路系统，且存储器阵列可包含组织成数个物理页的数个存储器单元块。固态装置可与存储器操作结合从主机接收命令，所述存储器操作例如读取或写入操作以在存储器装置和主机之间传送数据(例如，用户数据和相关联的完整性数据，例如错误数据和地址数据等)，或擦除操作以从存储器装置擦除数据。
附图说明
在未必按比例绘制的图式中，相似标号可以在不同视图中描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同例子。图式借助于实例而非限制性地总体上说明本文档中所论述的各种实施例。
图1说明了根据本发明的一些实例的UFS系统的图式。
图2到4说明了根据本发明的一些实例的实例装置描述符字段。
图5说明了根据本发明的一些实例的两个替代的重放受到保护的存储器块(RPMB)结果结构。
图6到7说明了根据一些实例的3D NAND架构半导体存储器装置的实例三维视图。
图8到9说明了根据本发明的一些实例的3D NAND架构半导体存储器阵列的实例示意图。
图10说明了根据本发明的一些实例的存储器装置的实例框图。
图11说明了根据本发明的一些实例的存储器控制器的实例框图。
图12说明了根据本发明的一些实例的存储器装置的实例框图。
图13说明了根据本发明的一些实例的存储器组件的实例框图。
图14说明了根据本发明的一些实例的信息处理系统的实例框图。
图15说明了根据本发明的一些实例的性能节制的方法的流程图。
图16说明了根据本发明的一些实例发现和处理性能节制的主机装置的方法的流程图。
图17说明了根据本发明的一些实例的实例机器的框图。
图18示出了用于响应于请求提供装置描述符的存储器装置的方法的流程图。
图19是根据本发明的一些实例示出了读取存储器装置的装置描述符的主机装置的方法的流程图。
图20说明了根据本发明的一些实例的RPMB读取请求的简化消息序列图。
图21说明了根据本发明的一些实例处理RPMB请求的UFS装置的方法的流程图。
图22示出了根据本发明的一些实例发送RPMB命令的主机装置的方法的流程图。
具体实施方式
电子装置(例如，桌上型计算机、膝上型计算机、智能电话、平板计算机等)包含若干主要组件：硬件处理器(例如，中央处理单元(CPU)或其它主处理器)；图形处理单元(GPU)；易失性存储器(例如，随机存取存储器(RAM)、例如动态RAM(DRAM)、移动或低电力DDRRAM等)；非易失性存储器(例如，存储装置，例如非易失性存储器(NVM)装置、例如快闪存储器、只读存储器(ROM)、固态驱动器(SSD)，或其它存储器装置等)；用户接口(例如，显示器、触摸屏、键盘、一或多个按钮等)，以及类似者。不同的电子装置取决于它们的功能具有不同的硬件，包含取决于它们的存储需要的不同的存储装置。在图1、图14和图17中示出了实例电子装置。
软件(例如，程序)、指令、操作系统(OS)和其它数据存储在存储装置上。当电子装置操作时，指令和数据从存储装置加载并且进入到易失性存储器(例如，DRAM)中以供处理器使用。随机存取存储器(例如，DRAM)通常较快，但是为易失性的，并且因此存储装置用于存储适合用于长期存储的程序，包含当电子装置处于“关闭”状况时。
针对移动电子装置优化的存储装置或移动存储装置传统上包含离散存储器装置和/或可移除存储装置(例如，多媒体卡(MMC)固态存储装置(例如，微型安全数字(SD)卡等)。MMC装置包含与主机装置的一或多个并行接口(例如，8位并行接口)，且经常是从主机装置可移除和分离的组件。
随着对移动装置性能的需求持续增大，以便完全实现虚拟或增强现实装置、利用增大的网络速度等，存储装置已从并行转换到串行通信接口。通用快闪存储(UFS)装置(包含控制器和固件)是使用具有专用读取/写入路径的低电压差分信令(LVDS)串行接口与主机装置通信的快闪装置，进一步推进了更高的读取/写入速度。UFS装置根据由电子装置工程设计联合协会(JEDEC)固态技术协会颁布的UFS标准来通信。
现转而参考图1，根据本发明的一些实例说明了UFS系统100的图式。UFS主机110是具有包含一或多个小型计算机系统接口(SCSI)起始器装置的计算装置(例如，如图14和17中所示)的特性的实体或装置。在一些实例中，主机可以是电子装置的应用程序处理器(例如，图17的处理器1702)。起始器装置(起始器)是起始到目标装置的UFS事务的装置或过程并且通过起始器ID(IID)识别。举例来说，不同的过程(例如，操作系统)可各自具有独特的IID，电话的无线电部分可具有独特的IID及类似者。
UFS主机110可执行从UFS装置140读取数据或将数据写入到UFS装置140的一或多个应用程序115。应用程序115与UFS驱动器120接口，所述驱动器使用寄存器的集合通过UFS主机控制器接口管理UFS主机控制器125。寄存器可以是易失性存储器、非易失性存储器，或任何组合并且可以是由UFS主机控制器125使用的临时存储位置。UFS主机控制器125利用UFS互连件130与UFS装置140的UFS互连件145通信。UFS装置是目标装置(例如，接收UFS命令)。电子装置可包含主机和UFS装置两者。UFS互连件包括物理层并且提供到上层的基础传送能力。UFS互连件145与UFS装置140的组件通信。在一些实例中，UFS主机110和UFS装置140可以是电子装置的部件，例如，如在图14和17中所示。在其它实例中，UFS主机110可以是专用集成电路(ASIC)，或被设计成充当UFS装置140的接口的一或多个其它微处理器。在一些实例中，应用程序115、驱动器120、UFS主机控制器125和UFS互连件130可在硬件或软件中实施(例如，被实施为通过例如图17的处理器1702的硬件处理器执行的计算机可读指令)。
UFS装置140的特征在于装置级管理器150提供装置级特征，例如电力管理，及类似者(其可通过图10的存储器控制器1001执行)。描述符155存储配置相关信息。存储装置170可以是分段成多个逻辑单元(LU)0-N(155、160、165)的一或多个NAND存储单元或存储装置，其处理读取/写入和其它存储相关命令。举例来说，16GB UFS装置可配置为各自为4GB的4个LU。在一些实例中，存储器装置上的每个裸片可以是LUN。存储装置170可以是图10的存储器单元1004的实例组织。在一些实例中，装置级管理器150、描述符155和UFS互连件145可以由一或多个硬件处理器实施。
虽然可以相对于UFS描述本文中的公开内容，但受益于本发明的所属领域的普通技术人员将认识到，所公开的改进也可应用于eMMC和存储装置与主机之间的其它接口。
电压电平支持
随着UFS的演进，添加了额外特征。举例来说，UFS 2.1迁移到UFS 3.0。在迁移到UFS 3.0期间，装置制造商预期将他们的存储器装置从使用3.3伏特过渡到2.5伏特标称NAND核心电源。UFS 3.0最终预期为利用2.5V VCC和1.2V VCCQ电压电源。还预期1.8VVCCQ2电源最终将被消除。由于电力中的这些改变，可能需要具有与UFS 2.1和UFS 3.0装置两者兼容的主机系统直至UFS 3.0完全地建立为止。此外，电压电平支持提供额外的益处在于系统中的装置可以在第一电压电平下通电，寄存器可以被读取，并且随后装置的电压电平可减小到第二电压电平以节省电力，前提是系统中的适当的装置支持第二较低电压电平。如果系统中的装置并不支持第二较低电压电平，那么可以维持第一电压电平。
在一些实例中公开的是提供装置电压兼容性指示的系统、方法、存储器装置和机器可读媒体，所述指示通过可以由主机存取的存储装置提供或被提供到主机。主机可随后设置恰当的电源电压。在请求之后电源电压可以被提供到主机。举例来说，新UFS消息(例如，UFS协议信息单元消息)可以被定义为允许主机请求所支持的电压电平，所述电压电平可随后提供于响应消息中。在其它实例中，可以利用现有UFS装置描述符架构并且新装置描述符可提供装置所支持的电源电平。如下文将解释，主机可查询装置描述符寻找关于装置的信息。
现转而参考图2到4，那些图说明了根据本发明的一些实例的实例装置描述符字段。图2说明了根据本发明的一些实例的VCC电源容量字段的图式。表示出了用于装置描述符中的VCC电源容量字段的位布局。举例来说，位[1]3.3V字段中的“1”指示装置支持3.3VVCC电源。位[0]2.5V字段中的“1”指示装置支持2.5V VCC电源。两个字段中的“1”指示装置支持3.3V和2.5V两者。
图3示出了根据本发明的一些实例的VCCQ和VCCQ2电源容量字段的图式。表示出了用于VCCQ和VCCQ2电源容量的位布局。VCCQ表指示装置支持哪些VCCQ电源和电源电平。举例来说，位[0]1.2V字段中的“1”指示装置支持1.2V VCCQ电源。0的值指示没有装置支持VCCQ。VCCQ2表示出了装置支持哪些VCCQ2电源和电源电平。举例来说，位[0]1.8V字段中的“1”指示装置支持1.8V VCCQ2电源。0的值指示没有装置支持VCCQ2。
将这些值放置在一起，图4示出了根据本发明的一些实例利用图2和3的容量字段的所提出的装置描述符字段(例如，存储在图1的装置描述符155中)的图式。举例来说，在偏移31h处，被称作“SUPPLY_USAGE”的3字节字段可指示装置所支持的电压。如图中所提到，字节0由来自图2的字段占据，也就是说，保留0的值，1是2.5V，2是3.3V并且3是2.5V和3.3V两者。字节1指示VCCQ支持，如果不支持，那么是0，如果支持1.2V，那么是1。字节3指示VCCQ2支持，如果不支持，那么是0，如果支持1.8V，那么是1。虽然图1到4示出了用于这些字段的特定位置和值，但是所属领域的技术人员通过本发明的益处将了解可以利用这些字段的其它位置和其它值以及组织。列标记“大小”指示字段SUPPLY_USAGE的大小为三字节字段。列标记“MDV”表示制造商默认值并且指示默认值通过装置改变。用户配置规定哪些字段可以通过用户写入配置描述符来配置。图4中的“无”指示用户无法覆写值。
装置描述符是描述关于装置的某些内容的参数的一或多个块或页。存储装置的UFS装置描述符是通过查询请求UFS协议信息单元(UPIU)由主机查询的并且装置描述符通过查询响应UPIU提供。举例来说，图4中的所提出的装置描述符字段可以是装置描述符或包含有装置描述符，所述装置描述符可以通过主机查询。图18示出了用于响应于请求提供装置描述符的存储器装置的方法1800的流程图。方法1800一般应用于全部装置描述符请求，但是还将参考电压电源情况描述。在操作1810处，存储器装置接收对装置描述符的主机查询，例如，通过UPIU请求消息。在一些实例中，消息可以用于包含装置SUPPLY_USAGE容量的装置描述符。在操作1820处，装置搜索所请求的装置描述符。如果找到所请求的装置描述符，那么在操作1840处发送具有所请求的装置描述符(例如，SUPPLY_USAGE容量)的查询响应(例如，作为查询响应UPIU的部分)。如果所请求的装置描述符并未定位，那么在操作1850处，通过错误代码发送响应(例如，作为查询响应UPIU的部分)。
现转而参考图19，示出了根据本发明的一些实例读取存储器装置的装置描述符的主机装置的方法1900的流程图。方法1900一般应用于全部装置描述符请求，但是还将参考SUPPLY_USAGE容量情况描述。在操作1910处，主机可发送对装置描述符的值的主机查询。举例来说，装置描述符具有SUPPLY_USAGE容量。主机可设置计时器以确保接收到响应。在操作1915处，如果并未在超时周期内接收到响应，那么在操作1910处主机可重试消息。如果接收到响应，那么在操作1920处可以解析响应并且可以进行响应是否包含所请求的描述符的确定。如果否，那么在操作1950处可以采用各种错误处理过程。如果响应含有描述符，那么在1940处可以将描述符读取和/或保存到主机装置的存储器(例如，在主机装置的RAM中)。在操作1960处，主机可利用描述符。举例来说，主机可将在SUPPLY_USAGE容量中指示的适当的电压施加到UFS装置。
性能节制通知
存储装置(例如UFS装置)可具有一或多个指示符，所述指示符触发性能节制以防止对存储装置的损坏，当从存储装置读取值时防止错误，及类似者。举例来说，高温(环境温度或装置温度)可影响存储装置的可靠性，且可由于在高温下增加的晶体管泄漏而引起增大的电力消耗。存储装置可具有节制性能以减少自发热从而有助于控制装置温度并且避免过量电力消耗的能力。举例来说，存储器装置的控制器内的电路系统和/或固件可通过设置温度过高异常事件寄存器并且节制性能，对指示越过温度阈值的温度传感器输出(内部或外部环境传感器)作出响应。在其它实例中，电路系统和/或固件可以设置性能节制异常事件寄存器和节制性能。节制可以意味着并行地存取更少的NAND存储器单元、存取具有减小的NAND接口速度的NAND存储器单元(例如页)、停止或减缓输入和输出命令的接受，及类似者。在一些实例中，对于主机可能有利的是察觉此性能节制已发生。
在一些实例中，节制可以是装置损耗的天然副产品或来自填充有数据的装置。举例来说，当SLC高速缓冲存储器开始降级时。SLC高速缓冲存储器是经配置为高速缓冲存储器的存储器单元的群组以在将传入写入移动到在驱动器上的其它地方的MLC(多层级单元)、TLC(三层级单元)或QLC(四层级单元)存储装置之前临时存储那些写入。因为SLC单元允许较快写入，因此利用SLC单元作为高速缓冲存储器可以增大写入性能代价是额外的存储容量。因为全部写入到装置是到高速缓冲存储器中的SLC单元，所以这些单元在很大程度上被使用并且与其它单元相比可能开始较快损耗。在某一点，高速缓冲存储器中的SLC单元将开始失败。当足够的单元失败时，高速缓冲存储器性能可开始降级，因为数据无法足够快地从SLC高速缓冲存储器迁移到MLC、TLC和QLC存储装置以处理传入写入。
除了高温和SLC高速缓冲存储器的降级之外，当UFS装置或所述装置的池在空间上较低时UFS装置可节制性能。池可以是保留用于特定功能的存储器单元(例如，NAND块)的群组。在一些实例中，每个池可具有其自身的过度提供和备用的块。当装置在空间上较低时，性能可能受损，因为存在较少空间用于维持例如垃圾收集。在一些实例中，此性能节制可以用于装置整体，或用于一或多个池。在一些实例中，装置可以被分割成一或多个存储器池。当组成这些池的存储器单元开始损耗时，池大小收缩。因为池可独立地受到管理(例如，被视作单独的装置)，当可用空间减少时，驱动操作需要较长时间，这是因为存在较少可用空间来执行操作，例如池上的垃圾收集(例如，来自第一池的存储器并未用于在第二池上执行垃圾收集)。由于用户存储过多的数据或来自随着时间推移的存储装置降级(以及损失过度提供)或这两者，空间可能丢失。
在一些实例中公开了提供存储装置性能节制的通知给主机的方法、系统、存储器装置和机器可读媒体。还公开了在固定性能节制状况中主机可采用的方法。在一些实例中，为了提供性能节制的通知，措辞可以被添加到现有通知。举例来说，当前通知可以过载有节制通知，例如温度通知事件。举例来说，可以添加规定当TOO_HIGH_TEMPERATURE旗标为真实时装置可以降低的性能操作的措辞。在一些实例中，措辞可以通过主机显示给用户，或者可供主机使用以抵消高温(例如，通过激活主机中的冷却、警告用户，及类似者)。在一些实例中，一或多个属性、旗标和描述符可以用于警示主机性能节制状况。
举例来说，可以添加可专门调出此性能节制的异常事件。举例来说，异常事件：“性能节制”明确地示出了装置何时具有降低的性能以帮助防止过度加热或其它触发情况。异常事件机制可具有三个组分：状态属性、控制属性，以及警示旗标。控制属性可以通过主机对主机感兴趣接收用于它的警示的异常事件设置。当主机感兴趣的异常事件中的一个活跃时可以设置警示旗标。状态属性可指示哪些异常事件当前在NAND存储器装置处活跃。举例来说，可以在指示性能节制持续的状态属性中设置位。其它位可对应于其它异常事件。如果设置状态属性中的至少一个并且设置对应的控制属性，那么警示旗标可以被设置成指示异常事件存在。警示旗标可以在响应UPIU消息中或以例如通知的其它方式被传递到主机。主机可随后查询状态属性以确定哪些异常是活跃的。
作为实例，属性可以被定义为：包含指派给每个异常事件的位的wExceptionEventStatus，包含性能节制事件。当对应的异常事件活跃时(例如当存在性能节制时)存储装置可将wExceptionEventStatus中的指示(例如，位)设置成一，否则的话它们被设置成零。还可能存在规定在EVENT_ALERT中报告的事件的属性wExceptionControl。EVENT_ALERT可以在响应UFS协议信息单元(UPIU)的装置信息字段的子字段中传送，产生所述子字段以指示命令的成功的或失败的执行。wExceptionEventControl属性中的位被指派给每个异常事件。如果存在具有对应的wExceptionEventcontrol位集合的至少一个wExceptionEventStatus位集合，那么设置EVENT_ALERT。wExceptionEventControl属性允许主机定制它所感兴趣知晓的事件。举例来说，wExceptionEventControl属性可以通过主机设置或重置。如果设置EVENT_ALERT位，那么主机可读取wExceptionEventStatus属性以发现事件的来源以及它是否是性能节制事件。
当设置PERFORMANCE_THROTTLING异常事件时，主机应该预期来自装置的降低的性能。主机可将查询请求发送到具有读取属性操作码的NAND装置以读取可提供性能被节制的原因的属性。用于提供性能节制被启用的原因的一个实例属性可以是bThrottlingStatus属性。当状况存在时bThrottlingStatus属性将保持设置并且可指示性能为何被节制的原因。一旦性能不再被节制，则bThrottlingStatus属性可以被清除。性能被节制的一个实例原因是由于存储器装置中的高温。
作为实例，属性表可以被定义为：
如可以了解，wExceptionEventControl和wExceptionEventStatus两者中的PERFORMANCE_THROTTLING异常事件的精确位位点可取决于实施方案而改变且可以不同于3。
在一些实例中，bThrottlingStatus可包含位以指示性能节制是SLC高速缓冲存储器被降级、一或多个池在空间上较低运行或NAND自身在空间上较低运行的结果。另外，bThrottlingStatus或另一字段可指示性能节制的严重程度。举例来说，温度过量的严重程度、SLC高速缓冲存储器降级的严重程度，及类似者。
图15说明了根据本发明的一些实例的性能节制的方法1500的流程图。在操作1510处，存储器装置可确定指示对性能节制操作的需要的状况已发生。举例来说，高温情况，例如通过存储器装置的传感器感测到的温度违反阈值，SLC高速缓冲存储器的降级(例如，数个良好SLC高速缓冲存储器单元已经下落到阈值下方)，一或多个池在较低空间上运行(例如，被分配给池的数个良好单元已经下落到阈值下方或被分配给池的可用的数个良好单元已经下落到阈值下方)，驱动器在较低空间上运行(例如，数个良好单元已经下落到阈值下方或可用的数个良好单元已经下落到阈值下方)，或类似者。在操作1520处，如果性能节制是响应于另一状况(例如，高温)编程的，那么存储器装置可实施性能节制。在其它实例中，性能节制可以是另一状况(例如，SLC高速缓冲存储器降级)的后果并且可能并不执行操作1520。实例性能节制可包含减小存储器装置运行的速度、减小控制器速度、减小NAND存储器单元被存取的速度，或类似者。在操作1530处，存储器装置可在异常事件状态属性中设置性能节制状态指示符。举例来说，设置在存储器装置的wExceptionEventStatus属性中的位。在操作1540处，存储器装置可接收命令消息(例如UPIU)。实例命令可包含读取命令、写入命令、查询请求，及类似者。在操作1550处，存储器装置可执行命令。在操作1560处，存储器装置可提供对具有响应(例如，UPIU响应)的命令的响应。UPIU响应可在指示在属性中(例如，在wExceptionEventStatus属性中)是否指示任何异常事件的响应中设置旗标(EVENT_STATUS)。在一些实例中，仅在至少一个异常事件被指示为还具有在例如wExceptionEventControl属性的控制属性中的对应的旗标设置时，UPIU响应才可在指示在属性中(例如，在wExceptionEventStatus属性中)是否指示任何异常事件的响应中设置旗标(EVENT_STATUS)。
在一些实例中，由于NAND被节制的通知，主机可采取一或多个动作。举例来说，如果节制的原因是高温，那么主机装置可采取一或多个动作以缓解高温。实例动作可包含开启风扇、减小充电速度(以减少电气热量)、关闭一或多个无线电、节制处理器、减缓传入请求的服务，及类似者。
在性能节制是SLC高速缓冲存储器中的单元降级的结果的实例中，主机可减小一般存储装置的大小，方法是将来自一般TLC存储装置的空间重新分配给SLC高速缓冲存储器。在性能节制是存储器池中的低空间的结果的实例中，空间可以在存储器池中释放，或者来自不同池的存储器单元可以被重新分配给被节制的池。在存储器装置自身在较低空间上运行的实例中，主机可通过删除项目(例如，自动地删除浏览器缓存、不必要的系统文件、备份文件，及类似者)并且将用于那些项目的空间分配给过度提供区域以有助于存储器装置维护活动而作出响应。
图16说明了根据本发明的一些实例通过主机装置执行以发现和处理性能节制的方法1600的流程图。在操作1610处，命令可以跨越主机接口被发送到存储器装置。举例来说，读取、写入或查询命令。命令可以是由在主机装置上执行的过程请求的普通命令。在操作1620处可以接收响应。在操作1630处，主机可确定响应指示设置事件警示位，并且如果这样，那么主机可随后读取wExceptionEventStatus属性以确定设置了性能节制事件。主机可利用在图18中描述的并且在上文中详述的配置描述符读取操作。在一些实例中，在操作1610处的命令(或先前命令)可设置规定性能节制事件将在EVENT_ALERT中报告的控制属性(例如，wExceptionControl)。在操作1640处，主机可确定性能节制的起因。这可以通过读取bThorttlingStatus属性完成(例如，使用图18中的方法)。在操作1650处，基于性能节制的原因主机可采取一或多个动作。
如果节制的原因是高温，那么主机装置可采取一或多个动作以缓解高温。实例动作可包含开启风扇、减小充电速度(以减少电气热量)、关闭一或多个无线电、节制处理器、减缓传入请求的服务，及类似者。在性能节制是SLC高速缓冲存储器中的单元降级的结果的实例中，主机可减小存储装置的大小，方法是将来自一般TLC存储装置的空间重新分配给SLC高速缓冲存储器。在性能节制是存储器池中的低空间的结果的实例中，空间可以在存储器池中释放，或者来自不同池的存储器单元可以被重新分配给被节制的池。在存储器装置自身在较低空间上运行的实例中，主机可通过删除项目并且将用于那些项目的空间分配给过度提供区域以有助于维护活动而作出响应。重新配置存储器装置或存储器装置的池的动作可以使用发送到存储器装置的一或多个配置消息来执行。
重放受到保护的存储器块(RPMB)
现代存储器装置，例如NAND存储器装置，可包含存储器的受到保护的区。区可包含一或多个页、块、平面、裸片，或类似者。这些受到保护的区可以是存取受到限制的，使得特定机密值必须按次序提供以在受到保护的区中读取、写入和/或擦除值。机密可以用于整个区，或者可以是对区的子区段特定的(例如，区可以是裸片并且子区段可以是页)。在一些实例中，机密值是密钥，在其它实例中，机密值可以是作为密钥的散列的消息认证代码(MAC)以及例如读取或写入计数的另一值。MAC值的使用保护存储器区免受重放攻击。在一些实例中，需要密钥用于写入和/或读取值。在其它实例中，需要密钥用于写入值并且针对读取值实施其它重放保护，例如请求者在读取请求中发送临时值。临时值随后在读取响应中连同整个响应的HMAC一起发送。临时值保护对抗读取请求上的重放攻击。在这些实例中，机密值可包括临时值。以下章节描述对受到保护的区RPMB的实施方案的改进，但是所属领域的一般技术人员通过本发明的益处将认识到所公开的改进可以适用于其它实施方案。
RPMB允许例如DRM密钥的敏感数据的安全存储，其以认证的和重放受到保护的方式将数据存储到特定存储器区域、政府凭证的数字复本、高值的项目(例如数字音乐会票证、登机牌等)及类似者。无法经由正常手段存取RPMB，而是替代地使用特定命令的集合存取所述RPMB。写入到RPMB是使用消息认证代码(MAC)认证的，例如从编程到装置中的安全密钥中计算出的HMAC SHA-256算法以及每次写入RPMB时通过装置递增的计数器值。计数器和MAC的使用确保消息无法由攻击者俘获并且随后稍后重放(因为由于计数器中的改变MAC将不匹配)。在一些实例中，每个IID可具有其自身的RPMB区，并且在其它实例中一些RPMB区可以在IID之间共享。在一些实例中，单个IID可以能够存取多个RPMB区。
在结果寄存器从相同起始器读取相同区之后，典型的RPMB序列将由从主机上的起始器(IID)存取的RPMB区组成。因此，RPMB序列一般需要来自主机的两个请求：第一请求以起始操作以及第二请求以检索结果。典型的UFS装置维持每个RPMB区的单个结果寄存器，所述寄存器在起始操作的请求完成之后存储结果。存储在寄存器中的值被提供给请求结果的任何IID。因为每个区仅存在一个结果寄存器，所以在第一起始请求之后对RPMB区的第二起始操作将覆写结果寄存器，而不论起始器是否已经从第一请求读取结果寄存器。如果在第二起始器已经开始在该区上的另一操作之后第一起始器读取结果寄存器，那么结果将不再是对于第一操作有效的。当前，不存在对主机的读取结果寄存器的起始器的IID并不与开始RPMB序列的起始器的IID相同的指示。寄存器可以是易失性存储器、非易失性存储器，或任何组合并且可以是由存储装置使用的临时存储位置。
并不期望装置禁止基于命令的请求者(例如，基于起始器ID(IID)的结果寄存器的读取。举例来说，可实际上期望主机在第一起始器并不实际上读取结果的情况下(例如，变为无响应的，或停止的)允许第二起始器读取结果寄存器。因此，如果IID的不匹配引起错误，那么主机可具有理解错误的原因的困难，并且可具有解决错误的困难。为了解决错误而不重置，主机可以通过全部IID循环以尝试读取结果寄存器。这是费时的，并且主机已经对它将成功地清除错误没有信心，这是因为错误的起源是不清楚的。
在一些实例中公开的是用于RPMB存取中的错误处理的方法、系统和机器可读媒体。在一些实例中，起始器识别符(例如，IID)信息字段可以被添加到寄存器。举例来说，IID信息字段可以是RPMB序列的起始器的IID。如果读取结果寄存器的起始器检测到其IID不同于结果中的IID，那么主机可以被警示错误并且执行恰当的错误处理。在其它实例中，IID信息字段可以是指示提交存取请求的IID与当前请求寄存器内容的IID之间的IID不匹配的单个位。
图5说明了根据本发明的一些实例的两个替代的重放受到保护的存储器块(RPMB)结果结构。在结果结构的第一现有技术版本500中，保留位[15:12]和位[11:8]，位[7]包含写入计数器状态，位[6:0]包含操作状态。在第二版本510中，位[15:12]可用于指示请求者的IID。位[11:8]可仍然被保留，位[7]仍然被用作写入计数器状态，并且位[6:0]可被用作操作状态。在其它实例中，IID可以替代地存储在响应消息类型寄存器中(例如，更多自由位)。在另外其它实例中，单个位可用于指示IID不匹配而非序列起始器的整个IID(使用结果寄存器或响应消息类型寄存器中的更少位)。图5的结果结构包含在响应消息中，例如，认证的数据读取响应消息。
图20说明了根据本发明的一些实例的RPMB读取请求的简化消息序列图。主机装置2005将认证的数据读取请求2015发送到UFS存储装置2010(例如，NAND存储器装置、SSD、SCSI装置，或类似者)。在本发明的实例中，请求将包含请求者的起始器ID(IID)。UFS装置2010处理请求，并且发送响应2020。UFS装置2010在一或多个寄存器中存储请求的结果，在一些实例中包含请求者的IID。在操作2025处，主机装置2005发送对来自UFS装置2010的响应消息的请求。在操作2030处，UFS装置2010提供来自寄存器(或其它存储器位置)的响应，包含图5的结果结构。主机装置2005上的起始器可验证它接收的对应于它基于响应中的IID发送的请求的结果。在其它实例中，并非专用字段，可以重新使用其它字段。举例来说，RPMB消息可包含可识别IID的一或多个临时值(在HMAC计算中利用以验证响应是响应于特定请求的)。举例来说，临时值可以是基于IID产生的。
图21说明了根据本发明的一些实例处理RPMB请求的UFS装置的方法2100的流程图。在操作2110处，装置在UFS接口上接收RPMB请求。请求可包含请求者的IID。请求可以是根据一或多个协议发送的，例如SCSCI安全协议。在操作2115处，UFS装置执行所请求的操作2115(或确定所述操作无法被执行，因为请求是错误的)。在操作2120处，结果连同请求者的IID一起存储在寄存器(或其它存储器位置)中。在一些实例中，响应被发送到主机。在操作2124处，接收到对结果的请求。在操作2130处，结果寄存器的内容被复制到响应消息中(包含IID)并且被发送到主机。如可以了解，如果在操作2120之后但是在操作2125和2130之前新请求出现，那么结果寄存器将用新请求的结果覆写。如果在操作2110处发送请求的相同起始器随后在2125处请求结果寄存器，那么在2130处发送的结果中的IID字段将不匹配发送请求2110的请求者的起始器ID。
图22示出了根据本发明的一些实例发送RPMB命令的主机装置的方法的流程图。在操作2210处，主机可将RPMB命令发送到UFS装置。在一些实例中，RPMB命令可符合SCSCI安全协议。在操作2215处，主机可接收响应。如果响应指示成功，那么在操作2220处主机可将对响应的请求发送到主机。在操作2225处，可以接收结果。结果中的IID可以与请求者的IID进行比较。如果在操作2230处它们随后匹配，那么起始器可处理结果。如果它们并不匹配，那么在操作2235处起始器可起始错误处理过程。举例来说，起始器可尝试重读存储器区。
3D NAND
在三维(3D)架构半导体存储器技术中，堆叠竖直结构，从而增加层次的数量、物理页且因此增大存储器装置(例如，上文所描述的存储装置)的密度。
图6说明了根据各种实施例在衬底602上的3D NAND架构半导体存储器装置600的实例三维视图，描绘了限定架构的功能结构，包含存取线(例如，字线)604、606、608、610、U形柱612、614、选择栅极620、源极线622和数据线(例如，位线)624。存储器装置600表示通常将在块、装置或NAND存储器的其它单元中找到的较大数量的类似结构的部分。
实例存储器装置600包含存储器结构的多个层次，包含第一存取线604、第二存取线606、第三存取线608和第四存取线610，所述存取线至少部分围绕电荷存储晶体管的相应的群组(例如，存储器单元)的电荷存储结构(在所描绘的实例中，浮动栅极；但是可以使用电荷阱结构)，每个进一步包含源极、漏极，以及控制栅极。在图6中说明的存储器装置600中，单独的第一存取线604、第二存取线606、第三存取线608和第四存取线610中的每一个位于存储器装置600的单独的层次处。虽然出于说明的目的在图6中示出了存取线的四个层次，但是在各种实例中在实际装置中，存储器装置600可包含较大数量的存取线的层次，例如，8、16、32、64等。
存储器装置600可包含多个半导体结构，所述半导体结构延伸邻近多个存储器单元，并且充当用于电荷存储晶体管的沟道。虽然出于说明的目的在图6中说明为具有12个U形柱，包含第一U形柱612和第二U形柱614，但是按需要存储器装置600可包含更多或更少的U形柱。第一U形柱612和第二U形柱614中的每一个可以延伸到衬底602中，并且可相应地通过第一竖直狭槽616或第二竖直狭槽618分离。第一U形柱612和第二U形柱614可包含半导体材料，例如多晶硅，所述材料在许多实例中将形成为限定中心孔隙的多晶硅的套管(中空圆筒)，具有填充孔隙的介电材料。
存储器装置600可包含形成在第一U形柱612和第二U形柱614的每个端部处的选择晶体管，以及围绕选择晶体管的选择栅极620。源极线622可以形成在第一U形柱612和第二U形柱614的第一端部处的选择晶体管上，并且数据线(例如，位线)624可以形成在第一U形柱612和第二U形柱614的第二端部处的选择晶体管上。
在某些实例中，半导体材料的层次中的一或多个可以充当外围晶体管的主体，例如解码器晶体管、驱动器，或用于存储器装置600的一或多个其它外围电路。
虽然在图6中使用U形柱612、614进行说明，但是在其它实例中，3D NAND架构半导体存储器装置600可以形成在一或多个其它形状的柱中，包含具有在相应的第一端部和第二端部处的源极线和数据线的基本上竖直的(且不是U形的)柱。此外，在某些实例中，存储器装置600可包含堆叠在彼此之上的多个竖直结构，例如在颁予Midori Morooka等人的标题为“用于3D NAND存储器的架构(Architecture for 3-D NAND Memory)”的共同转让的第8,964,474号美国专利中说明，所述专利以全文引用的方式并入本文中，包含存储器单元串的堆叠阵列以及相应的操作方法的其公开内容。
图7说明了3D NAND架构半导体存储器装置700的实例三维截面，包含第二柱716和第三柱726(例如，U形柱)的部分、第一存取线704、第二存取线706和第三存取线708，以及存储器单元728。
第二柱716和第三柱726中的每一个包含导电结构730，优选地半导体材料，例如多晶硅。在许多实例中，多晶硅将限定中心孔隙，其将通常填充有介电材料。在图7中说明的第二柱716和第三柱726的部分包含三个个体存储器单元728。每个3D存储器单元728包含半导体材料的体积，例如，在许多实例中，充当浮动栅极的部分环结构732(例如，p+类型多晶硅等)，通过隧道介电质734与第二柱716和第三柱726的多晶硅分隔开，并且通过一或多个中间聚介电层与相应的第一存取线704、第二存取线706、第三存取线708分隔开，例如氧化物-氮化物-氧化物(ONO)结构，包含例如第一二氧化硅(SiO2)层736、氮化硅(Si3N4)层738，以及第二二氧化物层740。相应的存储器单元728通过介电材料742的额外的层次彼此分隔开。
虽然图7中的存储器单元728包含浮动栅极存储结构，但是在其它实例中，可以利用其它电荷存储机构，例如，电荷捕获结构或其它形式的存储结构。
图8说明了3D NAND架构半导体存储器阵列800的实例示意图，所述阵列包含多个存储器单元串，每个串包含在Z方向上以源极到漏极的方式从源极侧选择栅极(SGS)到漏极侧选择栅极(SGD)堆叠的32层次(TIER0-TIER31)的电荷存储晶体管。3D存储器阵列中的每个存储器单元串可沿着Y方向布置为数据线(例如，位线(BL))，且沿着X方向布置为物理页(P0-P15)。在物理页(例如，P0)内，每个层次表示一个存储器单元行，且每个存储器单元串表示一列。存储器单元块可包含数个物理页(例如，128个、384个等)。在其它实例中，每个存储器单元串可按需要包含更多或更少的层次(例如，8、16、64、128等)，以及在电荷存储晶体管上方或下方的半导体材料的一或多个额外层次(例如，选择栅极、数据线等)。
存储器阵列800中的每个存储器单元包含耦合到(例如，电连接到或以其它方式可操作地连接到)存取线(例如，字线)的控制栅极，所述存取线按需要跨特定层次或层次的部分共同地耦合控制栅极。可以使用相应的存取线来存取或控制3D存储器阵列中的特定层次且因此串中的特定存储器单元。举例来说，存储器阵列800包含耦合TIER31中的每个存储器单元的控制栅极的第一层级的半导体材料802(例如，多晶硅等)，以及耦合阵列的源极侧选择栅极(SGS)的第二层级的半导体材料804。类似层级的金属或半导体材料可耦合用于每个层次的控制栅极。可以使用位线(BL)和选择栅极等的组合来存取、选择或控制阵列中的特定存储器单元串，且可使用一或多个存取线(例如，字线)来存取、选择或控制特定串中的一或多个层次处的特定存储器单元。
图9说明了3D NAND架构半导体存储器阵列900的部分的实例示意图，所述阵列包含布置在串(例如，第一串、第二串、第三串和第四串904-910)和层次(例如，TIER0-TIER7912-926)的二维阵列中的多个存储器单元902，以及感测放大器960。举例来说，存储器阵列900可说明3D NAND架构半导体存储器装置的存储器单元的物理页的部分的实例示意图。每个存储器单元串使用相应的源极侧选择栅极(SGS)(例如，第一SGS、第二SGS、第三SGS或第四SGS 952-958)耦合到源极线(SRC)，并且使用相应的漏极侧选择栅极(SGD)(例如，第一SGD、第二SGD、第三SGD或第四SGD 936-942)耦合到相应的数据线(例如，第一位线、第二位线、第三位线或第四位线(BL0-BL3)928-934)。虽然在图9的实例中说明为具有8个层次(TIER0-TIER7 912-926，例如，使用字线(WL)WL0-WL7)和4个数据线(BL0-BL3 928-934)，但是其它实例可按需要包含具有更多或更少层次(例如，16、32、64等)或数据线的存储器单元串。
在例如实例存储器阵列900的NAND架构半导体存储器阵列中，可通过感测与含有所选择的存储器单元的特定数据线相关联的电流或电压变化来存取所选择的存储器单元的状态。可以使用一或多个驱动器(例如，通过控制电路、一或多个处理器、数字逻辑等)存取存储器阵列900。在实例中，取决于将在特定存储器单元或存储器单元的集合上执行的所期望的操作的类型，一或多个驱动器可通过将特定电势驱动到一或多个数据线(例如，位线BL0-BL3)、存取线(例如，字线WL0-WL7)或选择栅极来激活特定存储器单元或存储器单元的集合。
为了将数据编程或写入到存储器单元，编程电压(Vpgm)(例如，一或多个编程脉冲等)可被施加到所选择的字线(例如，WL4)，并且因此，施加到耦合到所选择的字线的每个存储器单元的控制栅极(例如，耦合到WL4的存储器单元的第一控制栅极、第二控制栅极、第三控制栅极或第四控制栅极944-950)。编程脉冲可以例如在15V处或附近开始，并且在某些实例中，可以在每个编程脉冲施加期间在幅值上增大。在将编程电压施加到所选择的字线的同时，可将例如接地电势(例如，Vss)的电势施加到以编程为目标的存储器单元的数据线(例如，位线)和衬底(并且因此源极与漏极之间的沟道)，从而引起从沟道到目标存储器单元的浮动栅极的电荷传送(例如，直接注入或佛勒-诺德海姆(Fowler-Nordheim，FN)隧穿等)。
相比之下，可将传递电压(Vpass)施加到具有并不以编程为目标的存储器单元的一或多个字线，或可将禁止电压(例如，Vcc)施加到具有并不以编程为目标的存储器单元的数据线(例如，位线)，使得例如禁止电荷从沟道传送到此类非目标存储器单元的浮动栅极。传递电压可以取决于例如施加的传递电压与以编程为目标的字线的接近度而可变。禁止电压可包含电源电压(Vcc)，例如相对于接地电势(例如，Vss)的来自外部源或电源(例如，电池、AC到DC转换器等)的电压。
作为实例，如果将编程电压(例如，15V或更高)施加到特定字线，例如WL4，那么可将10V的传递电压施加到一或多个其它字线，例如WL3、WL5等，以禁止非目标存储器单元的编程，或保留存储在并不以编程为目标的此类存储器单元上的值。随着所施加的编程电压与非目标存储器单元之间的距离增大，制止对非目标存储器单元进行编程所需的传递电压可以减小。举例来说，在将15V的编程电压施加到WL4的情况下，可将10V的传递电压施加到WL3和WL5，可将8V的传递电压施加到WL2和WL6，可将7V的传递电压施加到WL1和WL7等。在其它实例中，传递电压或字线的数量等可更高或更低，或更多或更少。
耦合到数据线(例如，第一位线、第二位线、第三位线或第四位线(BL0-BL3)928-934)中的一或多个的感测放大器960可通过感测特定数据线上的电压或电流来检测相应的数据线中的每个存储器单元的状态。
在一或多个编程脉冲(例如，Vpgm)的施加之间，可执行验证操作以确定所选择的存储器单元是否已到达其既定经编程状态。如果所选择的存储器单元已达到其既定经编程状态，那么可以禁止其进一步编程。如果所选择的存储器单元尚未达到其既定经编程状态，那么可以施加额外的编程脉冲。如果所选择的存储器单元在特定数量的编程脉冲(例如，最大数量)之后尚未达到其既定经编程状态，那么可以将所选择的存储器单元或与此类所选择的存储器单元相关联的串、块或页标记为有缺陷的。
为了擦除存储器单元或存储器单元的群组(例如，擦除通常在块中执行)，可以(例如，使用一或多个位线、选择栅极等)将擦除电压(Vers)(例如，通常Vpgm)施加到以擦除为目标的存储器单元的衬底(且因此源极与漏极之间的沟道)，同时目标存储器单元的字线保持在例如接地电势(例如，Vss)的电势下，从而引起从目标存储器单元的浮动栅极到沟道的电荷转移(例如，直接注入或佛勒-诺德海姆(FN)隧穿等)。
图10说明了存储器装置1000(例如，存储装置，例如来自图1的UFS装置140)的实例框图，所述存储器装置包含存储器控制器1001和具有多个存储器单元1004的存储器阵列1002，以及存储器装置1000外部的主机1005。一或多个物理接口可用于在存储器装置1000与主机1005之间传送数据，例如串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、用于UFS的M-PHY、8位并行、eMMC，或一或多个其它物理连接器或接口。主机1005可包含主机系统，例如个人计算机、数码相机、移动电子装置、存储卡读卡器，或在存储器装置1000外部的一或多个其它电子装置。在一些实例中，存储器控制器1001可实施用于UFS装置的图1的装置级管理器150的功能。为了清楚起见未在存储器装置1000中示出图1的描述符155和UFS互连件145，但是它们可以单独的存在或作为所示出的组件的部分。
存储器控制器1001可从主机1005接收指令，且可与存储器阵列1002通信，以便将数据传送(例如，写入或擦除)到存储器阵列1002的存储器单元1004中的一或多个或从存储器阵列1002的存储器单元1004中的一或多个传送(例如，读取)数据。除其它之外，存储器控制器1001可包含电路系统或固件，例如数个组件或集成电路。举例来说，存储器控制器1001可包含一或多个存储器控制单元、电路或组件，其经配置以控制跨越存储器阵列1002的存取且提供主机1005与存储器装置1000之间的转换层。存储器控制器1001可包含一或多个输入/输出(I/O)电路、线或接口以将数据传送到存储器阵列1002或从存储器阵列1002传送数据。
存储器阵列1002(例如，3D NAND架构半导体存储器阵列)可包含布置成例如数个装置、平面、块或物理页的数个存储器单元1004。作为一个实例，TLC存储器装置可包含每页18,592字节(B)的数据、每块1536个页、每平面548个块以及每装置4个平面。作为另一实例，MLC存储器装置可以包含每页18,592字节(B)的数据、每块1024个页、每平面548个块以及每装置4个平面，但是其中所需写入时间的一半和编程/擦除(P/E)循环的两倍为对应的TLC存储器装置。其它实例可以包含其它数量或布置。
在操作中，数据通常以页写入到存储器装置1000或从所述存储器装置读取，且以块擦除。然而，可按需要对存储器单元的更大或更小群组执行一或多个存储器操作(例如，读取、写入、擦除等)。存储器装置的数据传送大小通常被称作页，而主机的数据传送大小通常被称作扇区。
虽然数据页可包含数个字节的用户数据(例如，包含数个数据扇区的数据有效负载)及其对应的元数据，但是页的大小经常仅指代用于存储用户数据的字节的数量。作为实例，具有4KB的页大小的数据页可包含4KB的用户数据(例如，假设512B的扇区大小的8个扇区)以及对应于用户数据的数个字节(例如，32B、54B、224B等)的元数据，例如完整性数据(例如，错误检测或校正代码数据)、地址数据(例如，逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元1004或存储器阵列1002可提供不同的页大小，或可需要与其相关联的不同数量的元数据。单元1004或存储器阵列1002可对应于图1的存储装置170。举例来说，不同的存储器装置类型可具有不同的位错误率，其可导致必需要不同数量的元数据来确保数据页的完整性(例如，具有较高位错误率的存储器装置可需要比具有较低位错误率的存储器装置更多字节的错误校正码数据)。作为实例，多层级单元(MLC)NAND快闪装置可具有比对应的单层级单元(SLC)NAND快闪装置更高的位错误率。因而，MLC装置可需要比对应的SLC装置更多的元数据字节用于错误数据。
图11说明了包含存储器管理组件1106和存储器控制器组件1112的存储器控制器1101的实例框图。存储器管理组件1106可以是图1的存储器控制器1001和/或装置级管理器150的实例或包含图1的存储器控制器1001和/或装置级管理器150。
除其它之外，存储器管理组件1106可包含电路系统或固件，例如与各种存储器管理功能相关联的数个组件或集成电路，包含耗损均衡(例如，垃圾收集或回收)、错误检测或校正、块注销，或一或多个其它存储器管理功能。存储器管理组件1106可将主机命令(例如，从主机接收到的命令)解析或格式化为装置命令(例如，与存储器阵列的操作相关联的命令等)，或产生用于存储器控制器组件1112或存储器装置的一或多个其它组件的装置命令(例如，以实现各种存储器管理功能)。
存储器管理组件1106可包含管理表1108，其经配置以维持与存储器装置的一或多个组件相关联的各种信息(例如，与耦合到存储器控制器1101的存储器阵列或一或多个存储器单元相关联的各种信息)。举例来说，管理表1108可以包含关于耦合到存储器控制器1101的存储器单元的一或多个块的块年龄、块擦除计数、错误历史或一或多个错误计数(例如，写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果针对错误计数中的一或多个检测到的错误的数量高于阈值，那么位错误可被称为不可校正位错误。除其它之外，管理表1108可以维持可校正或不可校正的位错误的计数。
存储器管理组件1106可包含独立磁盘冗余阵列(RAID)单元1110(术语“磁盘”是使用硬盘驱动器的先前实施方案的延续，且并不需要RAID单元1110包含物理磁盘)。除其它之外，RAID单元1110可通过冗余存储器操作提供数据可靠性。
存储器管理组件1106可包含处理来自主机的请求的RPMB组件1116以：读取或写入RPMB存储器；编程认证密钥；读取写入计数器；处理结果请求，以及其它功能。RPMB组件1116针对认证密钥认证请求。RPMB组件1116还可将请求的结果存储到一或多个寄存器中，包含存储IID并且包含返回到主机的结果中的IID。举例来说，RPMB组件1116可实施图21的流程图。
存储器管理组件1106可包含UFS信息传送组件1118。举例来说，UFS信息传送组件1118可处理UFS消息，例如，通过实施UFS互连件145。UFS信息传送组件可以在UFS接口上发送和接收一或多个请求和/或响应UPIU以及其它消息。当请求和发送回具有UFS描述符的值的答复时，UFS信息传送组件1118可存取UFS描述符(为清楚起见而未示出，但是在图1中示出为155)。举例来说，UFS信息传送组件1118可实施图18。在一些实例中，当主机请求时，UFS信息传送组件1118可在UFS描述符中设置一或多个值。
存储器管理组件1106可包含性能节制组件1122。性能节制组件1122可检测何时性能节制事件已经发生并且可相应地设置一或多个指示符。举例来说，性能节制组件1122可以在wExceptionEventStatus描述符中设置位。如果对应的位设置在wExceptionControl旗标中，那么UFS信息传送组件1118可随后激活UFS消息中的警示旗标。性能节制组件1122可以实施节制存储器装置的性能的一或多个性能节制动作。性能节制组件1122结合UFS信息传送组件1118可以实施图15的流程图。
除其它之外，存储器控制器组件1112可包含电路系统或组件，所述电路系统或组件经配置以控制与将数据写入到耦合到存储器控制器1101的存储器装置的一或多个存储器单元，读取来自耦合到存储器控制器1101的存储器装置的一或多个存储器单元的数据，或擦除耦合到存储器控制器1101的存储器装置的一或多个存储器单元相关联的存储器操作。存储器操作可以基于，例如，从主机接收的主机命令，或通过存储器管理组件1106或存储器控制组件1112内部地产生(例如，与耗损均衡、错误检测或校正等结合)。
存储器控制器组件1112可包含错误校正码(ECC)组件1114，除其它之外，所述ECC组件可包含ECC引擎，或经配置以检测或校正与将数据写入到耦合到存储器控制器1101的存储器装置的一或多个存储器单元或从耦合到存储器控制器1101的存储器装置的一或多个存储器单元读取数据相关联的错误的其它电路系统。存储器控制器1101可经配置以有效地检测与各种操作或数据的存储相关联的错误发生(例如，位错误、操作错误等)并从所述错误发生中恢复，同时维持在主机与存储器装置之间传送的数据的完整性，或维持所存储的数据的完整性(例如，使用RAID单元1110中的冗余RAID存储等)，并且可移除(例如，注销)发生故障的存储器资源(例如，存储器单元、存储器阵列、页、块等)以防止未来错误。
图12说明了存储器装置1200的实例框图，所述存储器装置包含具有多个存储器单元1204的存储器阵列1202，以及提供与存储器阵列1202的通信或在存储器阵列1202上执行一或多个存储器操作的一或多个电路或组件。存储器装置1200可包含行解码器1212、列解码器1214、感测放大器1220、页缓冲器1222、选择器1224、输入/输出(I/O)电路1226，以及存储器控制单元1230。存储器阵列1202的存储器单元1204可以布置在行、列、页和块中，并且可使用例如存取线1206、第一数据线1210或一或多个选择栅极等存取。
存储器控制单元1230可以根据在控制线1232上接收到的一或多个信号或指令来控制存储器装置1200的存储器操作，所述一或多个信号或指令包含例如指示所期望的操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号，或在一或多个地址线1216上接收到的地址信号(A0-AX)。在存储器装置1200外部的一或多个装置可以控制在控制线1232上的控制信号或在地址线1216上的地址信号的值。在存储器装置1200外部的装置的实例可以包含但不限于主机、存储器控制器、处理器或图12中未说明的一或多个电路或组件。
存储器装置1200可以使用存取线1206和第一数据线1210将数据传送(例如，写入或擦除)到存储器单元1204中的一或多个或从所述存储器单元中的一或多个传送(例如，读取)数据。行解码器1212和列解码器1214可以从地址线1216接收地址信号(A0-AX)并对其进行解码，可以确定将存取哪些存储器单元1204，并且可以将信号提供到存取线1206(例如，多个字线(WL0-WLm)中的一或多个)或第一数据线1210(例如，多个位线(BL0-BLn)中的一或多个)中的一或多个，例如上文所描述。
存储器装置1200可以包含例如感测放大器1220的感测电路系统，其经配置以使用第一数据线1210来确定(例如，读取)存储器单元1204上的数据的值，或确定待写入到所述存储器单元的数据的值。举例来说，在存储器单元的所选择的串中，响应于读取电流在存储器阵列中穿过所选择的串流动到数据线1210，感测放大器1220中的一或多个可以读取所选择的存储器单元中的逻辑电平。
在存储器装置1200外部的一或多个装置可以使用I/O线(DQ0-DQN)1208、地址线1216(A0-AX)或控制线1232与存储器装置1200通信。输入/输出(I/O)电路1226可以例如根据控制线1232和地址线1216，使用I/O线1208将数据值传入或传出存储器装置1200，例如传入或传出页缓冲器1222或存储器阵列1202。页缓冲器1222可以在数据被编程到存储器阵列1202的相关部分中之前存储从存储器装置1200外部的一或多个装置接收到的数据，或者可以在将数据发射到存储器装置1200外部的一或多个装置之前存储从存储器阵列1202中读取的数据。
列解码器1214可以接收地址信号(A0-AX)并将其解码为一或多个列地址信号(CSEL1-CSELn)。选择器1224(例如，选择电路)可以接收列选择信号，并且在页缓冲器1222中选择表示将从存储器单元1204读取或将编程到所述存储器单元中的数据的值的数据。可以使用第二数据线1218在页缓冲器1222与I/O电路1226之间传送所选择的数据。
存储器控制单元1230可以从外部源或电源(例如，内部或外部电池、AC到DC转换器等)接收正和负电源信号，例如电源电压(Vcc)1234和负电源(Vss)1236(例如，接地电势)。在某些实例中，存储器控制单元1230可以包含调节器1228以在内部提供正或负电源信号。
存储装置
图13说明了根据各种实施例的存储器模块1300(例如，存储卡)的实例框图，所述存储器模块包含一或多个存储器装置1306(例如，如本文中所公开的)，以及可选电路系统1308。虽然在此实例中说明为存储卡，但是在其它实例中，存储器模块1300可包含一或多个其它类型的存储器模块，例如通用串行总线(USB)快闪驱动器、固态驱动器(SSD)等。
在某些实例中，存储器模块1300可包含：壳体1302，其经配置以存储一或多个存储器装置1306；以及多个接触件1304。多个接触件1304可以呈一或多个标准接口(例如，USB、紧凑式闪存TM(CompactFlashTM)、记忆棒TM(Memory StickTM)、UFS卡、SD安全数字TM(Secure DigitalTM)等)的形式，并且可以根据标准提供对到一或多个主机装置的存储器模块1300的一或多个存储器装置1306的存取。对于某些应用，并不需要壳体1302。
可选电路系统1308可包含具有经配置以有助于按需要存取或管理一或多个存储器装置1306的固件的一或多个电路、离散组件、控制器，或处理器。
系统组件
图14说明了根据本发明的实施例并入包含存储器装置1407的至少一个芯片或芯片组合件1404的信息处理系统1400的实例框图。在实例中，存储器装置1407可包含存储器单元串的多个堆叠的阵列。
图14中说明的信息处理系统1400可包含电子计算装置，例如桌上型或膝上型计算机、平板计算机、移动电子装置或智能电话、游戏控制台、车辆或飞机，或一或多个其它电子装置或电子装置组件。
信息处理系统1400包含经配置以提供跨越信息处理系统1400的各种组件的通信的系统总线1402。系统总线1402可以被实施为单个总线，或者作为总线的组合。
芯片组合件1404可包含处理器1406、一或多个额外的逻辑芯片1408，或一或多个其它组件。除其它之外，一或多个额外的逻辑芯片1408可包含模/数转换器(ADC)，或一或多个其它电路，例如专用集成电路(ASIC)等。
信息处理系统1400可包含：一或多个外部组件1411，例如外部存储器，其继而可包含模块化存储器1412，例如一或多个硬盘驱动器等；或一或多个可移除媒体1413或可移除外围装置1415，例如光盘(CD)、数字视频光盘(DVD)、快闪驱动器，及类似者。在某些实例中，本文中所描述的存储器装置中的一或多个可以是一或多个外部组件1411。
信息处理系统1400还可包含显示器1409、键盘/控制器1414(例如，鼠标、触摸屏、触摸垫，或其它用户输入装置)，或一或多个其它外围组件1410(例如，扬声器、麦克风、相机等)。
图17说明了可在其上执行本文中所论述的技术(例如，方法)中的任何一或多个的实例机器1700的框图。机器可以是信息处理系统1400的另一实例。在替代实施例中，机器1700可以操作为独立装置或可以连接(例如，网络连接)到其它机器。机器1700的组件可存在于存储器装置(例如，处理器、RAM、存储装置、总线等)中。机器1700可实施UFS主机110。在网络连接的部署中，机器1700可在服务器-客户端网络环境中作为服务器机器、客户端机器或这两者操作。在实例中，机器1700可以充当对等式(P2P)(或其它分布式)网络环境中的对等式机器。机器1700可以是计算装置，例如个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、实施欺骗检测服务的服务器、智能电话、网络设备、网络路由器、存取点、交换器或桥接器，或能够执行规定将由机器采取的动作的指令(依序或以其它方式)的任何机器。此外，虽然仅说明了单个机器，但是术语“机器”也将视为包含机器的任何集合，所述机器的任何集合个体地或联合地执行指令的集合(或多个集合)以执行本文中所论述的方法中的任何一或多个，例如云计算、软件即服务(SaaS)，其它计算机集群配置。
如本文中所描述，实例可以包含逻辑或数个组件、模块或机构(下文中的“模块”)，或者可以在所述逻辑或数个组件、模块或机构上操作。模块是能够执行规定的操作的有形实体(例如，硬件)，并且可以某种方式配置或布置。在实例中，电路可以特定方式布置(例如，内部地或相对于例如其它电路的外部实体)为模块。在实例中，一或多个计算机系统(例如，独立式、客户端或服务器计算机系统)的整体或部分或一或多个硬件处理器可以通过固件或软件(例如，指令、应用程序部分或应用程序)配置为操作以执行规定的操作的模块。在实例中，软件可以驻留在机器可读媒体上。在实例中，软件在由模块的底层硬件执行时使得硬件执行规定的操作。
因此，术语“模块”被理解成涵盖有形实体，即以物理方式构建、特定地经配置(例如，硬连线的)或临时地(例如，暂时地)经配置(例如，经编程)以特定方式操作或执行本文中所述的任何操作的部分或全部的实体。考虑到其中模块是临时地配置的实例，模块中的每一个不必在任何一个时刻实体化。举例来说，在模块包括使用软件配置的通用硬件处理器的情况下，通用硬件处理器可以在不同时间配置为相应的不同模块。软件可以相应地配置硬件处理器，例如，以在一个时刻构成特定模块并且在不同时刻构成不同模块。
机器(例如，计算机系统)1700可以包含硬件处理器1702(例如，中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心，或其任何组合)、主存储器1704和静态存储器1706，所述元件中的一些或全部元件可以经由互连件(例如，总线)1708彼此通信。机器1700可进一步包含显示单元1710、字母数字输入装置1712(例如，键盘)和用户接口(UI)导航装置1714(例如，鼠标)。在实例中，显示单元1710、输入装置1712和UI导航装置1714可以是触摸屏显示器。机器1700可额外包含存储装置(例如，驱动单元)1716、信号产生装置1718(例如，扬声器)、网络接口装置1720，以及一或多个传感器1721，例如全球定位系统(GPS)传感器、指南针、加速计，或其它传感器。机器1700可包含输出控制器1728，例如串行(例如，通用串行总线(USB)、并行，或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接以通信或控制一或多个外围装置(例如，打印机、读卡器等)。
存储装置1716可包含机器可读媒体1722，在所述机器可读媒体上存储体现本文中所描述的技术或功能中的任何一或多个或者由本文中所描述的技术或功能中的任何一或多个利用的数据结构或指令1724(例如，软件)的一或多个集合。指令1724还可以在其由机器1700执行期间完全或至少部分地驻留在主存储器1704内、静态存储器1706内或硬件处理器1702内。在实例中，硬件处理器1702、主存储器1704、静态存储器1706或存储装置1716中的一个或任何组合可以构成机器可读媒体。
虽然机器可读媒体1722被说明为单个媒体，但是术语“机器可读媒体”可包含经配置以存储一或多个指令1724的单个媒体或多个媒体(例如，集中式或分布式数据库，和/或相关联的高速缓冲存储器和服务器)。
术语“机器可读媒体”可包含能够存储、编码或携带用于由机器1700执行且使机器1700执行本发明的技术中的任何一或多个的指令，或能够存储、编码或携带由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器以及光学和磁性媒体。机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))和快闪存储器装置；磁盘，例如内部硬盘和可移除盘；磁光盘；随机存取存储器(RAM)；固态驱动器(SSD)；以及CD-ROM和DVD-ROM盘。在一些实例中，机器可读媒体可包含非暂时性机器可读媒体。在一些实例中，机器可读媒体可包含并不暂时性传播信号的机器可读媒体。
可使用发射媒体经由网络接口装置1720在通信网络1726上进一步发射或接收指令1724。机器1700可利用数个传送协议(例如，帧中继、因特网协议(IP)、发射控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)中的任一个与一或多个其它机器通信。实例通信网络可包含：局域网(LAN)、广域网(WAN)、包数据网络(例如，因特网)、移动电话网络(例如，蜂窝式网络)、普通老式电话(POTS)网络，以及无线数据网络(例如，已知为的电气电子工程师学会(IEEE)802.11标准家族、已知为/>的IEEE 802.16标准家族)、IEEE 802.15.4标准家族、长期演进(LTE)标准家族、通用移动电信系统(UMTS)标准家族、对等式(P2P)网络，等等。在实例中，网络接口装置1720可包含一或多个物理插口(例如，以太网、同轴或电话插口)或一或多个天线以连接到通信网络1726。在实例中，网络接口装置1720可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一个无线地通信。在一些配置中，网络接口装置1720可使用多种用户MIMO技术无线地通信。
额外注释
以上详细描述包含对附图的参考，所述附图形成详细描述的部分。所述图式借助于说明示出了其中可实践本发明的特定实施例。这些实施例在本文中也被称为“实例”。此类实例可包含除了所示或所描述的那些元件之外的元件。然而，本发明人还设想其中仅提供所示或所描述的那些元件的实例。此外，本发明人还设想使用相对于特定实例(或其一或多个方面)或相对于本文中所示或描述的其它实例(或其一或多个方面)而示出或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在此文档中参考的所有公开案、专利和专利文档以全文引用的方式并入本文中，就如同以引用的方式个体地并入一般。在此文档与以引用方式并入的那些文档之间发生用法不一致的情况下，所并入的参考文档中的用法应被视为补充此文档的用法；对于不可调和的不一致，此文档中的用法起主导作用。
在此文档中，如专利文档中常见，使用术语“一”以包含一个或多于一个，这独立于“至少一个”或“一或多个”的任何其它例子或使用。在此文档中，除非另外指示，否则术语“或”用于指非排他性的或使得“A或B”包含“A但不包括B”，“B但不包括A”以及“A和B”。在所附权利要求书中，术语“包含”和“其中(in which)”用作相应的术语“包括”和“其中(wherein)”的通俗等效术语。并且，在所附权利要求书中，术语“包含”和“包括”是开放式的，也就是说，包含除了权利要求项中列在此类术语后的那些要素之外的要素的系统、装置、物件或过程仍被认为处于所述权利要求项的范围内。此外，在所附权利要求书中，术语“第一”、“第二”和“第三”等仅用作标记，且并不意图对其对象施加数值要求。
在各种实例中，除其它之外，本文中所描述的组件、控制器、处理器、单元、引擎或表可包含存储在物理装置上的物理电路系统或固件。如本文中所使用，“处理器”意味着任何类型的计算电路，例如但不限于，微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路，包含处理器或多核心装置的群组。
如在本文档中所使用的术语“水平”被定义为平行于衬底的常规平面或表面的平面，例如下伏于晶片或裸片的常规平面或表面，而无论在任一时间点所述衬底的实际定向如何。术语“竖直”是指垂直于如上文定义的水平的方向。例如“上”、“上方”和“下面”的介词是相对于常规平面或表面在衬底的顶部或暴露表面上而定义，而无论衬底的定向如何；且同时“上”意图表明一个结构相对于其位于其“上”的另一结构的直接接触(在没有相反指示的表达的情况下)；术语“上方”和“下面”明确地意图识别结构(或层、特征等)的相对放置，其明确地包含但不限于所识别结构之间的直接接触，除非具体来说如此指示。类似地，术语“上方”和“下面”并不限于水平定向，因为如果一结构在某个时间点是所论述的构造的最外部分，那么即使此类结构相对于参考结构竖直地延伸而不是在水平定向上延伸，此结构也可在参考结构“上方”。
本文中使用术语“晶片”和“衬底”来大体上指代集成电路形成于其上的任何结构，并且还指代在集成电路制造的各个阶段期间的此类结构。因此，以下详细描述不应以限制性意义来理解，并且各种实施例的范围仅由所附权利要求书连同所述权利要求书授权的等效物的完整范围定义。
根据本发明且在本文中描述的各种实施例包含利用存储器单元的竖直结构(例如，存储器单元的NAND串)的存储器。如本文中所使用，将采用相对其上形成有存储器单元的衬底表面的方向性形容词(即，竖直结构将被视为远离衬底表面而延伸，竖直结构的底端将被视为最接近衬底表面的端部，并且竖直结构的顶端将被视为最远离衬底表面的端部)。
如本文中所使用，方向性形容词，例如水平、竖直、正交、平行、垂直等，可指相对定向，并且除非另外指出，否则并不意图需要严格遵守特定几何性质。举例来说，如本文中所使用，竖直结构无需严格地垂直于衬底的表面，而是可替代地大体上垂直于衬底的表面，并且可与衬底的表面形成锐角(例如，在60度与120度之间等)。
在本文中所描述的一些实施例中，可将不同掺杂配置应用于选择栅源(SGS)、控制栅极(CG)和选择栅漏(SGD)，其中的每一个在这此实例中可由多晶硅形成或至少包含多晶硅，结果使得这些层次(例如，多晶硅等)在暴露于蚀刻溶液时可具有不同蚀刻速率。举例来说，在3D半导体装置中形成单体柱的过程中，SGS和CG可形成凹陷，而SGD可保持较少凹陷或甚至不凹陷。这些掺杂配置可因此通过使用蚀刻溶液(例如，四甲基铵氢氧化物(TMCH))来实现选择性蚀刻到3D半导体装置中的不同层次(例如，SGS、CG和SGD)中。
如本文中所使用，操作存储器单元包含从存储器单元读取、写入到存储器单元或擦除存储器单元。使存储器单元置于既定状态中的操作在本文中被称作“编程”，且可以包含写入到存储器单元或从存储器单元擦除两者(即，存储器单元可经编程为擦除状态)。
根据本发明的一或多个实施例，位于存储器装置内部或外部的存储器控制器(例如，处理器、控制器、固件等)能够确定(例如，选择、设置、调节、计算、改变、清除、传送、调适、导出、限定、利用、修改、施加等)一定数量的损耗循环或损耗状态(例如，记录损耗循环、当其发生时对存储器装置的操作计数、追踪其起始的存储器装置的操作、评估对应于损耗状态的存储器装置特性等)。
根据本发明的一或多个实施例，存储器存取装置可经配置以通过每个存储器操作将损耗循环信息提供给存储器装置。存储器装置控制电路系统(例如，控制逻辑)可经编程以补偿对应于损耗循环信息的存储器装置性能改变。存储器装置可接收损耗循环信息并且响应于损耗循环信息而确定一或多个操作参数(例如，值、特性)。
将理解，当一元件被称作“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在另一元件上、与另一元件直接连接或耦合或可存在介入元件。相比之下，当一元件被称作“直接在另一元件上”、“直接连接到另一元件”或“与另一元件直接耦合”时，不存在介入元件或层。如果两个元件在图式中示出为被线连接，那么除非另外指示，否则所述两个元件可耦合或直接耦合。
以上描述意图为说明性的而非限制性的。举例来说，上文所描述的实例(或其一或多个方面)可以彼此组合使用。例如一般技术人员在查阅以上描述后可使用其它实施例。提供摘要以符合37 C.F.R.§1.72(b)，从而允许阅读者快速确定技术公开内容的性质。在理解以下内容的情况下进行提交：摘要将不会用于解释或限制权利要求书的范围或含义。而且，在以上具体实施方式中，可将各种特征分组在一起以简化本发明。不应将这一情况解释为意图未要求保护的公开特征对任何权利要求来说是必需的。实际上，本发明标的物可以在于比特定所公开的实施例的所有特征要少。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求作为一单独实施例而独立存在，且预期此类实施例可以各种组合或排列彼此组合。应参考所附权利要求书以及此类权利要求书所授予的等效物的完整范围确定本发明的范围。
其它注释和实例
实例1是一种在主机上实施的方法，所述方法包括：通过在主机上执行的起始器经由主机接口将对非易失性存储器阵列的受到保护的存储器区的存取请求发送到存储器装置，所述请求包含起始器的识别符，受到保护的存储器区需要从密钥导出的机密值以及写入计数器以写入到受到保护的存储器区；通过主机接口接收结果；确定所述结果包含不同于起始器的识别符的第二识别符；以及响应于确定所述结果包含第二识别符，确定所述结果并未响应于存取请求。
在实例2中，根据实例1所述的标的物，其包含：响应于确定结果并未响应于存取请求，发送另一存取请求。
在实例3中，根据实例1到2所述的标的物，其包含：其中所述结果包含写入计数器状态和操作状态。
在实例4中，根据实例3所述的标的物，其包含：其中写入计数器状态位于结果的第一区中，操作状态位于结果的第二区中，并且起始器的识别符位于结果的第三区中。
在实例5中，根据实例1到4所述的标的物，其包含：其中受到保护的存储器区是重放受到保护的存储器块(RPMB)。
在实例6中，根据实例1到5所述的标的物，其包含：其中主机接口是通用快闪存储(UFS)接口。
实例7是一种机器可读媒体存储指令，所述指令在由主机机器执行时使得所述机器执行包括以下各项的操作：通过在主机上执行的起始器经由主机接口将对非易失性存储器阵列的受到保护的存储器区的存取请求发送到存储器装置，所述请求包含起始器的识别符，受到保护的存储器区需要从密钥导出的机密值以及写入计数器以写入到受到保护的存储器区；通过主机接口接收结果；确定所述结果包含不同于起始器的识别符的第二识别符；以及响应于确定所述结果包含第二识别符，确定所述结果并未响应于存取请求。
在实例8中，根据实例7所述的标的物，其包含：响应于确定结果并未响应于存取请求，发送另一存取请求。
在实例9中，根据实例7到8所述的标的物，其包含：其中所述结果包含写入计数器状态和操作状态。
在实例10中，根据实例9所述的标的物，其包含：其中写入计数器状态位于结果的第一区中，操作状态位于结果的第二区中，并且起始器的识别符位于结果的第三区中。
在实例11中，根据实例7到10所述的标的物，其包含：其中受到保护的存储器区是重放受到保护的存储器块(RPMB)。
在实例12中，根据实例7到11所述的标的物，其包含：其中主机接口是通用快闪存储(UFS)接口。
实例13是一种主机计算装置，其包括：一或多个硬件处理器；存储器，所述存储器存储指令，所述指令在由一或多个硬件处理器执行时使得所述一或多个硬件处理器执行包括以下各项的操作：通过在主机上执行的起始器经由主机接口将对非易失性存储器阵列的受到保护的存储器区的存取请求发送到存储器装置，所述请求包含起始器的识别符，受到保护的存储器区需要从密钥导出的机密值以及写入计数器以写入到受到保护的存储器区；通过主机接口接收结果；确定所述结果包含不同于起始器的识别符的第二识别符；以及响应于确定所述结果包含第二识别符，确定所述结果并未响应于存取请求。
在实例14中，根据实例13所述的标的物，其包含：响应于确定结果并未响应于存取请求，发送另一存取请求。
在实例15中，根据实例13到14所述的标的物，其包含：其中所述结果包含写入计数器状态和操作状态。
在实例16中，根据实例15所述的标的物，其包含：其中写入计数器状态位于结果的第一区中，操作状态位于结果的第二区中，并且起始器的识别符位于结果的第三区中。
在实例17中，根据实例13到16所述的标的物，其包含：其中受到保护的存储器区是重放受到保护的存储器块(RPMB)。
在实例18中，根据实例13到17所述的标的物，其包含：其中主机接口是通用快闪存储(UFS)接口。
实例19是一种主机装置，其包括：用于通过在主机上执行的起始器经由主机接口将对非易失性存储器阵列的受到保护的存储器区的存取请求发送到存储器装置的装置，所述请求包含起始器的识别符，受到保护的存储器区需要从密钥导出的机密值以及写入计数器以写入到受到保护的存储器区；用于通过主机接口接收结果的装置；用于确定所述结果包含不同于起始器的识别符的第二识别符的装置；以及用于响应于确定所述结果包含第二识别符，确定所述结果并未响应于存取请求的装置。
在实例20中，根据实例19所述的标的物，其包含：响应于确定结果并未响应于存取请求，用于发送另一存取请求的装置。
在实例21中，根据实例19到20所述的标的物，其包含：其中所述结果包含写入计数器状态和操作状态。
在实例22中，根据实例21所述的标的物，其包含：其中写入计数器状态位于结果的第一区中，操作状态位于结果的第二区中，并且起始器的识别符位于结果的第三区中。
在实例23中，根据实例19到22所述的标的物，其包含：其中受到保护的存储器区是重放受到保护的存储器块(RPMB)。
在实例24中，根据实例19到23所述的标的物，其包含：其中主机接口是通用快闪存储(UFS)接口。
实例25是一种通过存储器控制器实施的方法，所述方法包括：经由主机接口从主机接收对非易失性存储器阵列的受到保护的存储器区的存取请求，所述请求包含请求的来源的识别符，受到保护的存储器区需要从密钥导出的机密值以及写入计数器以写入到受到保护的存储器区；设置结果寄存器的部分到来源的识别符；存取非易失性存储器阵列的受到保护的区；以及将受到保护的区存取的结果连同来源的识别符一起放置在结果寄存器中。
在实例26中，根据实例25所述的标的物，其包含：其中受到保护的存储器区是重放受到保护的存储器块(RPMB)。
在实例27中，根据实例25到26所述的标的物，其包含：其中结果寄存器包括写入计数器状态和操作状态。
在实例28中，根据实例27所述的标的物，其包含：其中写入计数器状态放置在结果寄存器的第一区中，操作状态放置在结果寄存器的第二区中，并且来源的识别符放置在结果寄存器的第三区中。
在实例29中，根据实例25到28所述的标的物，其包含：经由主机接口从主机上的第二来源接收对重放受到保护的存储器块(RPMB)区的第二存取请求，所述请求来自具有第二来源的第二识别符的第二来源；设置结果寄存器的部分到第二识别符；存取非易失性存储器阵列的受到保护的区；将受到保护的区存取的结果连同第二识别符一起放置在结果寄存器中。
在实例30中，根据实例29所述的标的物，其包含：在设置结果寄存器的部分到第二识别符之后从来源接收结果请求；将结果寄存器的内容与第二识别符提供到来源，所述来源响应于检测到结果寄存器含有第二识别符执行错误处理。
在实例31中，根据实例25到30所述的标的物，其包含：其中结果寄存器的部分是结果寄存器的响应消息类型寄存器。
实例32是一种机器可读媒体存储指令，所述指令在由存储器控制器执行时，使得所述存储器控制器执行包括以下各项的操作：经由主机接口从主机接收对非易失性存储器阵列的受到保护的存储器区的存取请求，所述请求包含请求的来源的识别符，受到保护的存储器区需要从密钥导出的机密值以及写入计数器以写入到受到保护的存储器区；设置结果寄存器的部分到来源的识别符；存取非易失性存储器阵列的受到保护的区；以及将受到保护的区存取的结果连同来源的识别符一起放置在结果寄存器中。
在实例33中，根据实例32所述的标的物，其包含：其中受到保护的存储器区是重放受到保护的存储器块(RPMB)。
在实例34中，根据实例32到33所述的标的物，其包含：其中结果寄存器包括写入计数器状态和操作状态。
在实例35中，根据实例34所述的标的物，其包含：其中写入计数器状态放置在结果寄存器的第一区中，操作状态放置在结果寄存器的第二区中，并且来源的识别符放置在结果寄存器的第三区中。
在实例36中，根据实例32到35所述的标的物，其包含：其中所述操作进一步包括：经由主机接口从主机上的第二来源接收对重放受到保护的存储器块(RPMB)区的第二存取请求，所述请求来自具有第二来源的第二识别符的第二来源；设置结果寄存器的部分到第二识别符；存取非易失性存储器阵列的受到保护的区；将受到保护的区存取的结果连同第二识别符一起放置在结果寄存器中。
在实例37中，根据实例36所述的标的物，其包含：其中所述操作进一步包括：在设置结果寄存器的部分到第二识别符之后从来源接收结果请求；将结果寄存器的内容与第二识别符提供到来源，所述来源响应于检测到结果寄存器含有第二识别符执行错误处理。
在实例38中，根据实例32到37所述的标的物，其包含：其中结果寄存器的部分是结果寄存器的响应消息类型寄存器。
实例39是一种存储器装置，其包括：非易失性存储器阵列；存储器控制器，其经配置以执行包括以下各项的操作：经由主机接口从主机接收对非易失性存储器阵列的受到保护的存储器区的存取请求，所述请求包含请求的来源的识别符，受到保护的存储器区需要从密钥导出的机密值以及写入计数器以写入到受到保护的存储器区；设置结果寄存器的部分到来源的识别符；受到保护的存储器区需要从密钥导出的机密值以及写入计数器以写入到受到保护的存储器区；存取非易失性存储器阵列的受到保护的区；以及将受到保护的区存取的结果连同来源的识别符一起放置在结果寄存器中。
在实例40中，根据实例39所述的标的物，其包含：其中受到保护的存储器区是重放受到保护的存储器块(RPMB)。
在实例41中，根据实例39到40所述的标的物，其包含：其中结果寄存器包括写入计数器状态和操作状态。
在实例42中，根据实例41所述的标的物，其包含：其中写入计数器状态放置在结果寄存器的第一区中，操作状态放置在结果寄存器的第二区中，并且来源的识别符放置在结果寄存器的第三区中。
在实例43中，根据实例39到42所述的标的物，其包含：其中所述控制器进一步经配置以执行以下操作：经由主机接口从主机上的第二来源接收对重放受到保护的存储器块(RPMB)区的第二存取请求，所述请求来自具有第二来源的第二识别符的第二来源；设置结果寄存器的部分到第二识别符；存取非易失性存储器阵列的受到保护的区；将受到保护的区存取的结果连同第二识别符一起放置在结果寄存器中。
在实例44中，根据实例43所述的标的物，其包含：其中所述控制器进一步经配置以执行以下操作：在设置结果寄存器的部分到第二识别符之后从来源接收存取请求；将结果寄存器的内容与第二识别符提供到来源，所述来源响应于检测到结果寄存器含有第二识别符执行错误处理。
在实例45中，根据实例39到44所述的标的物，其包含：其中结果寄存器的部分是结果寄存器的响应消息类型寄存器。
实例46是一种存储器装置，其包括：用于经由主机接口从主机接收对非易失性存储器阵列的受到保护的存储器区的存取请求的装置，所述请求包含请求的来源的识别符，受到保护的存储器区需要从密钥导出的机密值以及写入计数器以写入到受到保护的存储器区；用于设置结果寄存器的部分到来源的识别符的装置；用于存取非易失性存储器阵列的受到保护的区的装置；以及用于将受到保护的区存取的结果连同来源的识别符一起放置在结果寄存器中的装置。
在实例47中，根据实例46所述的标的物，其包含：其中受到保护的存储器区是重放受到保护的存储器块(RPMB)。
在实例48中，根据实例46到47所述的标的物，其包含：其中结果寄存器包括写入计数器状态和操作状态。
在实例49中，根据实例48所述的标的物，其包含：其中写入计数器状态放置在结果寄存器的第一区中，操作状态放置在结果寄存器的第二区中，并且来源的识别符放置在结果寄存器的第三区中。
在实例50中，根据实例46到49所述的标的物，其包含：用于经由主机接口从主机上的第二来源接收对重放受到保护的存储器块(RPMB)区的第二存取请求的装置，所述请求来自具有第二来源的第二识别符的第二来源；用于设置结果寄存器的部分到第二识别符的装置；用于存取非易失性存储器阵列的受到保护的区的装置；以及用于将受到保护的区存取的结果连同第二识别符一起放置在结果寄存器中的装置。
在实例51中，根据实例50所述的标的物，其包含：用于在设置结果寄存器的部分到第二识别符之后从来源接收存取请求的装置；以及用于将结果寄存器的内容与第二识别符提供到来源的装置，所述来源响应于检测到结果寄存器含有第二识别符执行错误处理。
在实例52中，根据实例46到51所述的标的物，其包含：其中结果寄存器的部分是结果寄存器的响应消息类型寄存器。
实例53是通过存储器装置的存储器控制器实施的方法，所述方法包括：经由主机接口从主机装置接收对存储器装置的装置描述符的请求；以及经由主机接口将装置描述符发送到主机，所述装置描述符包含被设置成指示存储器装置的所支持的电压的电压电源容量字段，所述所支持的电压选自多个离散电压，并且其中主机装置利用所支持的电压以将适当的电压供应给存储器装置。
在实例54中，根据实例53所述的标的物，其包含：其中电压电源容量字段包含VCC电压容量字段。
在实例55中，根据实例53到54所述的标的物，其包含：其中电压电源容量字段包含VCCQ电压容量字段。
在实例56中，根据实例53到55所述的标的物，其包含：其中电压电源容量字段包含VCCQ2电压容量字段。
在实例57中，根据实例53到56所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本2.1电压电平。
在实例58中，根据实例53到57所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本3.0电压电平。
实例59是一种存储器装置，其包括：存储器单元的阵列；控制器，其经配置以执行包括以下各项的操作：经由主机接口从主机装置接收对存储器装置的装置描述符的请求；以及经由主机接口将装置描述符发送到主机，所述装置描述符包含被设置成指示存储器装置的所支持的电压的电压电源容量字段，所述所支持的电压选自多个离散电压，并且其中主机装置利用所支持的电压以将适当的电压供应给存储器装置。
在实例60中，根据实例59所述的标的物，其包含：其中电压电源容量字段包含VCC电压容量字段。
在实例61中，根据实例59到60所述的标的物，其包含：其中电压电源容量字段包含VCCQ电压容量字段。
在实例62中，根据实例59到61所述的标的物，其包含：其中电压电源容量字段包含VCCQ2电压容量字段。
在实例63中，根据实例59到62所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本2.1电压电平。
在实例64中，根据实例59到63所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本3.0电压电平。
实例65是一种机器可读媒体，其存储指令，所述指令在由存储器装置执行时，使得所述存储器装置执行包括以下各项的操作：经由主机接口从主机装置接收对存储器装置的装置描述符的请求；以及经由主机接口将装置描述符发送到主机，所述装置描述符包含被设置成指示存储器装置的所支持的电压的电压电源容量字段，所述所支持的电压选自多个离散电压，并且其中主机装置利用所支持的电压以将适当的电压供应给存储器装置。
在实例66中，根据实例65所述的标的物，其包含：其中电压电源容量字段包含VCC电压容量字段。
在实例67中，根据实例65到66所述的标的物，其包含：其中电压电源容量字段包含VCCQ电压容量字段。
在实例68中，根据实例65到67所述的标的物，其包含：其中电压电源容量字段包含VCCQ2电压容量字段。
在实例69中，根据实例65到68所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本2.1电压电平。
在实例70中，根据实例65到69所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本3.0电压电平。
实例71是一种存储器装置，其包括：用于经由主机接口从主机装置接收对存储器装置的装置描述符的请求的装置；以及用于经由主机接口将装置描述符发送到主机的装置，所述装置描述符包含被设置成指示存储器装置的所支持的电压的电压电源容量字段，所述所支持的电压选自多个离散电压，并且其中主机装置利用所支持的电压以将适当的电压供应给存储器装置。
在实例72中，根据实例71所述的标的物，其包含：其中电压电源容量字段包含VCC电压容量字段。
在实例73中，根据实例71到72所述的标的物，其包含：其中电压电源容量字段包含VCCQ电压容量字段。
在实例74中，根据实例71到73所述的标的物，其包含：其中电压电源容量字段包含VCCQ2电压容量字段。
在实例75中，根据实例71到74所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本2.1电压电平。
在实例76中，根据实例71到75所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本3.0电压电平。
实例77是一种通过主机装置实施的方法，所述方法包括：经由主机接口将对存储器装置的装置描述符的请求发送到存储器装置；以及经由主机接口从存储器装置接收装置描述符，所述装置描述符包含被设置成指示存储器装置的所支持的电压的电压电源容量字段，所述所支持的电压是多个离散电压中的一个；以及使得所述所支持的电压被供应给存储器装置。
在实例78中，根据实例77所述的标的物，其包含：其中电压电源容量字段包含VCC电压容量字段。
在实例79中，根据实例77到78所述的标的物，其包含：其中电压电源容量字段包含VCCQ电压容量字段。
在实例80中，根据实例77到79所述的标的物，其包含：其中电压电源容量字段包含VCCQ2电压容量字段。
在实例81中，根据实例77到80所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本2.1电压电平。
在实例82中，根据实例77到81所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本3.0电压电平。
实例83是一种机器可读媒体，其存储指令，所述指令在由主机装置执行时，使得所述主机装置执行包括以下各项的操作：经由主机接口将对存储器装置的装置描述符的请求发送到存储器装置；以及经由主机接口从存储器装置接收装置描述符，所述装置描述符包含被设置成指示存储器装置的所支持的电压的电压电源容量字段，所述所支持的电压是多个离散电压中的一个；以及使得所述所支持的电压被供应给存储器装置。
在实例84中，根据实例83所述的标的物，其包含：其中电压电源容量字段包含VCC电压容量字段。
在实例85中，根据实例83到84所述的标的物，其包含：其中电压电源容量字段包含VCCQ电压容量字段。
在实例86中，根据实例83到85所述的标的物，其包含：其中电压电源容量字段包含VCCQ2电压容量字段。
在实例87中，根据实例83到86所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本2.1电压电平。
在实例88中，根据实例83到87所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本3.0电压电平。
实例89是一种主机计算装置，其包括：一或多个处理器；存储器，其存储指令，所述指令在由所述一或多个处理器执行时，使得所述一或多个处理器执行包括以下各项的操作：经由主机接口将对存储器装置的装置描述符的请求发送到存储器装置；以及经由主机接口从存储器装置接收装置描述符，所述装置描述符包含被设置成指示存储器装置的所支持的电压的电压电源容量字段，所述所支持的电压是多个离散电压中的一个；以及使得所述所支持的电压被供应给存储器装置。
在实例90中，根据实例89所述的标的物，其包含：其中电压电源容量字段包含VCC电压容量字段。
在实例91中，根据实例89到90所述的标的物，其包含：其中电压电源容量字段包含VCCQ电压容量字段。
在实例92中，根据实例89到91所述的标的物，其包含：其中电压电源容量字段包含VCCQ2电压容量字段。
在实例93中，根据实例89到92所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本2.1电压电平。
在实例94中，根据实例89到93所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本3.0电压电平。
实例95是一种主机装置，其包括：用于经由主机接口将对存储器装置的装置描述符的请求发送到存储器装置的装置；以及用于经由主机接口从存储器装置接收装置描述符的装置，所述装置描述符包含被设置成指示存储器装置的所支持的电压的电压电源容量字段，所述所支持的电压是多个离散电压中的一个；以及用于使得所述所支持的电压被供应给存储器装置的装置。
在实例96中，根据实例95所述的标的物，其包含：其中电压电源容量字段包含VCC电压容量字段。
在实例97中，根据实例95到96所述的标的物，其包含：其中电压电源容量字段包含VCCQ电压容量字段。
在实例98中，根据实例95到97所述的标的物，其包含：其中电压电源容量字段包含VCCQ2电压容量字段。
在实例99中，根据实例95到98所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本2.1电压电平。
在实例100中，根据实例95到99所述的标的物，其包含：其中电压电源容量字段指示存储器装置符合通用快闪存储(UFS)版本3.0电压电平。
实例101是一种在存储器装置处的性能节制的方法，所述方法包括：确定指示性能节制操作的状况已发生；响应于所述所确定的状况实施性能节制；响应于实施性能节制，在异常事件状态属性中设置性能节制状态指示符；跨越存储器装置接口从主机装置接收命令；执行所述命令；准备响应于所述命令，所述响应包含指示在异常事件状态属性中设置性能节制状态指示符的旗标；以及将所述响应发送到主机装置。
在实例102中，根据实例101所述的标的物，其包含：其中所述响应被格式化为通用快闪存储协议信息单元(UPIU)消息。
在实例103中，根据实例101到102所述的标的物，其包含：其中主机装置和存储器装置使用标准的通用快闪存储家族通信。
在实例104中，根据实例101到103所述的标的物，其包含：将节制状态属性设置成指示状况的值。
在实例105中，根据实例101到104所述的标的物，其包含：其中包含指示设置性能节制状态指示符的旗标包括确定控制属性具有对应于性能节制状态指示符的指示符设置，控制属性中的指示符通过主机设置。
在实例106中，根据实例101到105所述的标的物，其包含：其中所述状况是存储器装置的温度传感器的温度读数违反阈值。
在实例107中，根据实例101到106所述的标的物，其包含：其中性能节制包括：减小并行存取存储器装置的存储器单元的数量或减小存取存储器单元的速度。
实例108是一种机器可读媒体，其存储指令，所述指令在由存储器装置执行时，使得存储器装置执行包括以下各项的操作：确定指示性能节制操作的状况已发生；响应于所述所确定的状况实施性能节制；响应于实施性能节制，在异常事件状态属性中设置性能节制状态指示符；跨越存储器装置接口从主机装置接收命令；执行所述命令；准备响应于所述命令，所述响应包含指示在异常事件状态属性中设置性能节制状态指示符的旗标；以及将所述响应发送到主机装置。
在实例109中，根据实例108所述的标的物，其包含：其中所述响应被格式化为通用快闪存储协议信息单元(UPIU)消息。
在实例110中，根据实例108到109所述的标的物，其包含：其中主机装置和存储器装置使用标准的通用快闪存储家族通信。
在实例111中，根据实例108到110所述的标的物，其包含：其中所述指令进一步包括：将节制状态属性设置成指示所述状况的值。
在实例112中，根据实例108到111所述的标的物，其包含：其中包含指示设置性能节制状态指示符的旗标的操作包括确定控制属性具有对应于性能节制状态指示符的指示符设置，控制属性中的指示符通过主机设置。
在实例113中，根据实例108到112所述的标的物，其包含：其中所述状况是存储器装置的温度传感器的温度读数违反阈值。
在实例114中，根据实例108到113所述的标的物，其包含：其中性能节制包括：减小并行存取存储器装置的存储器单元的数量或减小存取存储器单元的速度。
实例115是一种存储器装置，其包括：非易失性存储器阵列；存储器控制器，其经配置以执行包括以下各项的操作：确定指示性能节制操作的状况已发生；响应于所述所确定的状况实施性能节制；响应于实施性能节制，在异常事件状态属性中设置性能节制状态指示符；跨越存储器装置接口从主机装置接收命令；执行所述命令；准备响应于所述命令，所述响应包含指示在异常事件状态属性中设置性能节制状态指示符的旗标；以及将所述响应发送到主机装置。
在实例116中，根据实例115所述的标的物，其包含：其中所述响应被格式化为通用快闪存储协议信息单元(UPIU)消息。
在实例117中，根据实例115到116所述的标的物，其包含：其中主机装置和存储器装置使用标准的通用快闪存储家族通信。
在实例118中，根据实例115到117所述的标的物，其包含：其中所述控制器进一步经配置以执行包括以下各项的操作：将节制状态属性设置成指示所述状况的值。
在实例119中，根据实例115到118所述的标的物，其包含：其中包含指示设置性能节制状态指示符的旗标的操作包括确定控制属性具有对应于性能节制状态指示符的指示符设置，控制属性中的指示符通过主机设置。
在实例120中，根据实例115到119所述的标的物，其包含：其中所述状况是存储器装置的温度传感器的温度读数违反阈值。
在实例121中，根据实例115到120所述的标的物，其包含：其中性能节制包括：减小并行存取存储器装置的存储器单元的数量或减小存取存储器单元的速度。
实例122是一种存储器装置，其包括：用于确定指示性能节制操作的状况已发生的装置；用于响应于所述所确定的状况实施性能节制的装置；用于响应于实施性能节制，在异常事件状态属性中设置性能节制状态指示符的装置；用于跨越存储器装置接口从主机装置接收命令的装置；用于执行所述命令的装置；用于准备响应于所述命令的装置，所述响应包含指示在异常事件状态属性中设置性能节制状态指示符的旗标；以及用于将所述响应发送到主机装置的装置。
在实例123中，根据实例122所述的标的物，其包含：其中所述响应被格式化为通用快闪存储协议信息单元(UPIU)消息。
在实例124中，根据实例122到123所述的标的物，其包含：其中主机装置和存储器装置使用标准的通用快闪存储家族通信。
在实例125中，根据实例122到124所述的标的物，其包含：用于将节制状态属性设置成指示状况的值的装置。
在实例126中，根据实例122到125所述的标的物，其包含：其中所述用于包含指示设置性能节制状态指示符的旗标的装置包括用于确定控制属性具有对应于性能节制状态指示符的指示符设置的装置，控制属性中的指示符通过主机设置。
在实例127中，根据实例122到126所述的标的物，其包含：其中所述状况是存储器装置的温度传感器的温度读数违反阈值。
在实例128中，根据实例122到127所述的标的物，其包含：其中所述用于性能节制的装置包括：减小并行存取存储器装置的存储器单元的数量或减小存取存储器单元的速度。
实例129是一种处理在主机处的存储器装置的性能节制的方法，所述方法包括：跨越存储器装置接口将命令发送到存储器装置；接收对命令的响应，所述响应包含指示异常事件持续的旗标；确定异常事件指示性能节制发生；确定性能节制的原因；以及采取动作以减小性能节制。
在实例130中，根据实例129所述的标的物，其包含：其中确定异常事件指示性能节制发生包括：向存储器装置查询异常事件指示性能节制发生的指示。
在实例131中，根据实例129到130所述的标的物，其包含：其中确定性能节制的原因包括：向存储器装置查询为何存储器装置被性能节制的指示。
在实例132中，根据实例129到131所述的标的物，其包含：其中所述原因是SLC高速缓冲存储器的耗竭，并且其中减小性能节制的动作包括指示存储器装置将其它存储器重新分配给SLC高速缓冲存储器。
在实例133中，根据实例129到132所述的标的物，其包含：其中所述原因是高温，并且其中减小性能节制的动作包括开启风扇。
在实例134中，根据实例129到133所述的标的物，其包含：其中所述原因是存储器装置的存储器池在可用空间上较低，并且其中减小性能节制的动作包括指示存储器装置删除存储在池中的文件。
在实例135中，根据实例129到134所述的标的物，其包含：其中所述原因是存储器装置在可用空间上较低，并且其中减小性能节制的动作包括指示存储器装置删除文件。
实例136是一种存储指令的机器可读媒体，所述指令在由主机机器执行时使得所述机器执行包括以下各项的操作：跨越存储器装置接口将命令发送到存储器装置；接收对命令的响应，所述响应包含指示异常事件持续的旗标；确定异常事件指示性能节制发生；确定性能节制的原因；以及采取动作以减小性能节制。
在实例137中，根据实例136所述的标的物，其包含：其中确定异常事件指示性能节制发生的操作包括：向存储器装置查询异常事件指示性能节制发生的指示。
在实例138中，根据实例136到137所述的标的物，其包含：其中确定性能节制的原因的操作包括：向存储器装置查询为何存储器装置被性能节制的指示。
在实例139中，根据实例136到138所述的标的物，其包含：其中所述原因是SLC高速缓冲存储器的耗竭，并且其中减小性能节制的动作包括指示存储器装置将其它存储器重新分配给SLC高速缓冲存储器。
在实例140中，根据实例136到139所述的标的物，其包含：其中所述原因是高温，并且其中减小性能节制的动作包括开启风扇。
在实例141中，根据实例136到140所述的标的物，其包含：其中所述原因是存储器装置的存储器池在可用空间上较低，并且其中减小性能节制的动作包括指示存储器装置删除存储在池中的文件。
在实例142中，根据实例136到141所述的标的物，其包含：其中所述原因是存储器装置在可用空间上较低，并且其中减小性能节制的动作包括指示存储器装置删除文件。
实例143是一种主机计算装置，其包括：一或多个硬件处理器；存储器，其存储指令，所述指令在由所述一或多个硬件处理器执行时使得所述一或多个硬件处理器执行包括以下各项的操作：跨越存储器装置接口将命令发送到存储器装置；接收对命令的响应，所述响应包含指示异常事件持续的旗标；确定异常事件指示性能节制发生；确定性能节制的原因；以及采取动作以减小性能节制。
在实例144中，根据实例143所述的标的物，其包含：其中确定异常事件指示性能节制发生的操作包括：向存储器装置查询异常事件指示性能节制发生的指示。
在实例145中，根据实例143到144所述的标的物，其包含：其中确定性能节制的原因的操作包括：向存储器装置查询为何存储器装置被性能节制的指示。
在实例146中，根据实例143到145所述的标的物，其包含：其中所述原因是SLC高速缓冲存储器的耗竭，并且其中减小性能节制的动作包括指示存储器装置将其它存储器重新分配给SLC高速缓冲存储器。
在实例147中，根据实例143到146所述的标的物，其包含：其中所述原因是高温，并且其中减小性能节制的动作包括开启风扇。
在实例148中，根据实例143到147所述的标的物，其包含：其中所述原因是存储器装置的存储器池在可用空间上较低，并且其中减小性能节制的动作包括指示存储器装置删除存储在池中的文件。
在实例149中，根据实例143到148所述的标的物，其包含：其中所述原因是存储器装置在可用空间上较低，并且其中减小性能节制的动作包括指示存储器装置删除文件。
实例150是一种主机装置，其包括：用于跨越存储器装置接口将命令发送到存储器装置的装置；用于接收对命令的响应的装置，所述响应包含指示异常事件持续的旗标；用于确定异常事件指示性能节制发生的装置；用于确定性能节制的原因的装置；以及用于采取动作以减小性能节制的装置。
在实例151中，根据实例150所述的标的物，其包含：其中所述用于确定异常事件指示性能节制发生的装置包括：用于向存储器装置查询异常事件指示性能节制发生的指示的装置。
在实例152中，根据实例150到151所述的标的物，其包含：其中所述用于确定性能节制的原因的装置包括：用于向存储器装置查询为何存储器装置被性能节制的指示的装置。
在实例153中，根据实例150到152所述的标的物，其包含：其中所述原因是SLC高速缓冲存储器的耗竭，并且其中减小性能节制的动作包括指示存储器装置将其它存储器重新分配给SLC高速缓冲存储器。
在实例154中，根据实例150到153所述的标的物，其包含：其中所述原因是高温，并且其中减小性能节制的动作包括开启风扇。
在实例155中，根据实例150到154所述的标的物，其包含：其中所述原因是存储器装置的存储器池在可用空间上较低，并且其中减小性能节制的动作包括指示存储器装置删除存储在池中的文件。
在实例156中，根据实例150到155所述的标的物，其包含：其中所述原因是存储器装置在可用空间上较低，并且其中减小性能节制的动作包括指示存储器装置删除文件。
实例157是包含指令的至少一个机器可读媒体，所述指令在由处理电路系统执行时使得所述处理电路系统执行操作以实施实例1到156中的任一个。
实例158是一种包括用于实施实例1到156中的任一个的装置的设备。
实例159是一种用于实施实例1到156中的任一个的系统。
实例160是一种用于实施实例1到156中的任一个的方法。

Claims (21)

1.一种存储器装置，其包括：
非易失性存储器阵列；
存储器控制器，其经配置以执行包括以下各项的操作：
经由主机接口从主机接收对所述非易失性存储器阵列的受到保护的存储器区的存取请求，所述请求包含所述请求的来源的识别符，所述受到保护的存储器区需要从密钥导出的机密值以及写入计数器以写入到所述受到保护的存储器区；
设置结果寄存器的部分到所述来源的所述识别符；
存取所述非易失性存储器阵列的所述受到保护的区；以及
将所述受到保护的区存取的所述结果连同所述来源的所述识别符一起放置在所述结果寄存器中。
2.根据权利要求1所述的存储器装置，其中所述受到保护的存储器区是重放受到保护的存储器块RPMB。
3.根据权利要求1所述的存储器装置，其中所述结果寄存器包括写入计数器状态以及操作状态。
4.根据权利要求3所述的存储器装置，其中所述写入计数器状态放置在所述结果寄存器的第一区中，所述操作状态放置在所述结果寄存器的第二区中，并且所述来源的所述识别符放置在所述结果寄存器的第三区中。
5.根据权利要求1所述的存储器装置，其中所述存储器控制器进一步经配置以执行包括以下各项的所述操作：
经由所述主机接口从所述主机上的第二来源接收对所述受到保护的存储器区的第二存取请求，所述请求来自具有所述第二来源的第二识别符的所述第二来源；
设置所述结果寄存器的所述部分到所述第二识别符；
存取所述非易失性存储器阵列的所述受到保护的区；
将所述受到保护的区存取的所述结果连同所述第二识别符一起放置在所述结果寄存器中。
6.根据权利要求5所述的存储器装置，其中所述存储器控制器进一步经配置以执行包括以下各项的所述操作：
在所述设置所述结果寄存器的所述部分到所述第二识别符之后从所述来源接收存取请求；
将所述结果寄存器的内容与所述第二识别符提供到所述来源，所述来源响应于检测到所述结果寄存器含有所述第二识别符执行错误处理。
7.根据权利要求1所述的存储器装置，其中所述结果寄存器的所述部分是所述结果寄存器的响应消息类型寄存器。
8.一种通过存储器控制器实施的方法，所述方法包括：
经由主机接口从主机接收对非易失性存储器阵列的受到保护的存储器区的存取请求，所述请求包含所述请求的来源的识别符，所述受到保护的存储器区需要从密钥导出的机密值以及写入计数器以写入到所述受到保护的存储器区；
设置结果寄存器的部分到所述来源的所述识别符；
存取所述非易失性存储器阵列的所述受到保护的区；以及
将所述受到保护的区存取的所述结果连同所述来源的所述识别符一起放置在所述结果寄存器中。
9.根据权利要求8所述的方法，其中所述受到保护的存储器区是重放受到保护的存储器块RPMB。
10.根据权利要求8所述的方法，其中所述结果寄存器包括写入计数器状态以及操作状态。
11.根据权利要求10所述的方法，其中所述写入计数器状态放置在所述结果寄存器的第一区中，所述操作状态放置在所述结果寄存器的第二区中，并且所述来源的所述识别符放置在所述结果寄存器的第三区中。
12.根据权利要求8所述的方法，其进一步包括：
经由所述主机接口从所述主机上的第二来源接收对所述受到保护的存储器区的第二存取请求，所述请求来自具有所述第二来源的第二识别符的所述第二来源；
设置所述结果寄存器的所述部分到所述第二识别符；
存取所述非易失性存储器阵列的所述受到保护的区；
将所述受到保护的区存取的所述结果连同所述第二识别符一起放置在所述结果寄存器中。
13.根据权利要求12所述的方法，其进一步包括：
在所述设置所述结果寄存器的所述部分到所述第二识别符之后从所述来源接收结果请求；
将所述结果寄存器的内容与所述第二识别符提供到所述来源，所述来源响应于检测到所述结果寄存器含有所述第二识别符执行错误处理。
14.根据权利要求8所述的方法，其中所述结果寄存器的所述部分是所述结果寄存器的响应消息类型寄存器。
15.一种存储指令的机器可读媒体，所述指令在由存储器控制器执行时，使得所述存储器控制器执行包括以下各项的操作：
经由主机接口从主机接收对非易失性存储器阵列的受到保护的存储器区的存取请求，所述请求包含所述请求的来源的识别符，所述受到保护的存储器区需要从密钥导出的机密值以及写入计数器以写入到所述受到保护的存储器区；
设置结果寄存器的部分到所述来源的所述识别符；
存取所述非易失性存储器阵列的所述受到保护的区；以及
将所述受到保护的区存取的所述结果连同所述来源的所述识别符一起放置在所述结果寄存器中。
16.根据权利要求15所述的机器可读媒体，其中所述受到保护的存储器区是重放受到保护的存储器块RPMB。
17.根据权利要求15所述的机器可读媒体，其中所述结果寄存器包括写入计数器状态以及操作状态。
18.根据权利要求17所述的机器可读媒体，其中所述写入计数器状态放置在所述结果寄存器的第一区中，所述操作状态放置在所述结果寄存器的第二区中，并且所述来源的所述识别符放置在所述结果寄存器的第三区中。
19.根据权利要求15所述的机器可读媒体，其中所述操作进一步包括：
经由所述主机接口从所述主机上的第二来源接收对所述受到保护的存储器区的第二存取请求，所述请求来自具有所述第二来源的第二识别符的所述第二来源；
设置所述结果寄存器的所述部分到所述第二识别符；
存取所述非易失性存储器阵列的所述受到保护的区；
将所述受到保护的区存取的所述结果连同所述第二识别符一起放置在所述结果寄存器中。
20.根据权利要求19所述的机器可读媒体，其中所述操作进一步包括：
在所述设置所述结果寄存器的所述部分到所述第二识别符之后从所述来源接收结果请求；
将所述结果寄存器的内容与所述第二识别符提供到所述来源，所述来源响应于检测到所述结果寄存器含有所述第二识别符执行错误处理。
21.根据权利要求15所述的机器可读媒体，其中所述结果寄存器的所述部分是所述结果寄存器的响应消息类型寄存器。
CN201880057767.4A 2017-07-07 2018-06-29 对受到管理的nand的rpmb改进 Active CN111066007B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762529910P 2017-07-07 2017-07-07
US62/529,910 2017-07-07
US201862653382P 2018-04-05 2018-04-05
US62/653,382 2018-04-05
PCT/US2018/040309 WO2019010084A1 (en) 2017-07-07 2018-06-29 IMPROVEMENTS IN IMPORTED RPMB BLOCKS ON MANAGED NAND DEVICES

Publications (2)

Publication Number Publication Date
CN111066007A CN111066007A (zh) 2020-04-24
CN111066007B true CN111066007B (zh) 2023-10-31

Family

ID=64902866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880057767.4A Active CN111066007B (zh) 2017-07-07 2018-06-29 对受到管理的nand的rpmb改进

Country Status (4)

Country Link
US (6) US11727997B2 (zh)
KR (2) KR20220111303A (zh)
CN (1) CN111066007B (zh)
WO (1) WO2019010084A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11727997B2 (en) 2017-07-07 2023-08-15 Micron Technology, Inc. RPMB improvements to managed NAND
KR20190099693A (ko) * 2018-02-19 2019-08-28 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
WO2019200142A1 (en) * 2018-04-12 2019-10-17 Micron Technology, Inc. Replay protected memory block command queue
US11088845B2 (en) * 2018-07-03 2021-08-10 Western Digital Technologies, Inc. Non-volatile memory with replay protected memory block having dual key
US11095566B2 (en) * 2018-10-22 2021-08-17 Hewlett Packard Enterprise Development Lp Embedded device interaction restrictions
KR20200110547A (ko) * 2019-03-14 2020-09-24 삼성전자주식회사 스토리지 장치 및 스토리지 장치를 포함하는 컴퓨팅 장치
US11120167B2 (en) * 2019-03-25 2021-09-14 Micron Technology, Inc. Block chain based validation of memory commands
KR20200128825A (ko) * 2019-05-07 2020-11-17 삼성전자주식회사 분리된 rpmb 기능을 가지는 스토리지 시스템 및 그 구동 방법
US11307951B2 (en) * 2019-09-04 2022-04-19 Micron Technology, Inc. Memory device with configurable performance and defectivity management
US11334251B2 (en) * 2019-11-11 2022-05-17 Western Digital Technologies, Inc. SSD operation in a nonoptimal memory environment
WO2021223099A1 (en) 2020-05-06 2021-11-11 Yangtze Memory Technologies Co., Ltd. Control method and controller of 3d nand flash
US11714561B2 (en) 2020-07-17 2023-08-01 Samsung Electronics Co., Ltd. System, device and method for writing data to protected region
US11467750B2 (en) * 2020-08-21 2022-10-11 Micron Technology, Inc. Adjustable physical or logical capacity criteria for write cache replenishment based on temperature or program erase cycles of the memory device
US11893247B2 (en) 2020-09-22 2024-02-06 SK Hynix Inc. Data storage device and method of operating the same
EP3974954A1 (en) * 2020-09-29 2022-03-30 Samsung Electronics Co., Ltd. Storage device, operating method of storage device, and operating method of computing device including storage device
KR20220046948A (ko) * 2020-10-08 2022-04-15 삼성전자주식회사 스토리지 컨트롤러, 스토리지 시스템 및 그 동작방법
KR102583244B1 (ko) * 2022-01-28 2023-09-26 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US11915764B2 (en) 2022-03-25 2024-02-27 Micron Technology, Inc. Apparatus and methods for thermal management in a memory
US11995328B2 (en) * 2022-08-18 2024-05-28 Micron Technology, Inc. Single-level cell block storing data for migration to multiple multi-level cell blocks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578555A (zh) * 2012-07-19 2014-02-12 三星电子株式会社 非易失性存储器、其的读取方法和包括其的存储系统
CN106462509A (zh) * 2014-04-08 2017-02-22 美光科技公司 用于保全存取保护方案的设备及方法

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212778A (en) * 1988-05-27 1993-05-18 Massachusetts Institute Of Technology Message-driven processor in a concurrent computer
US5835950A (en) * 1996-07-12 1998-11-10 Samsung Electronics Co., Ltd. Self-invalidation method for reducing coherence overheads in a bus-based shared-memory multiprocessor apparatus
US7124170B1 (en) * 1999-08-20 2006-10-17 Intertrust Technologies Corp. Secure processing unit systems and methods
US6473849B1 (en) * 1999-09-17 2002-10-29 Advanced Micro Devices, Inc. Implementing locks in a distributed processing system
US6751721B1 (en) * 2000-08-31 2004-06-15 Hewlett-Packard Development Company, L.P. Broadcast invalidate scheme
US6813682B2 (en) * 2000-09-29 2004-11-02 Steven Bress Write protection for computer long-term memory devices
US6968447B1 (en) * 2001-04-13 2005-11-22 The United States Of America As Represented By The Secretary Of The Navy System and method for data forwarding in a programmable multiple network processor environment
US6978459B1 (en) * 2001-04-13 2005-12-20 The United States Of America As Represented By The Secretary Of The Navy System and method for processing overlapping tasks in a programmable network processor environment
US20020165976A1 (en) 2001-05-02 2002-11-07 Jean-Charles Gonthier Software deployment in a data communications network
US7171521B2 (en) * 2002-10-16 2007-01-30 Broadcom Corporation Coherent shared memory processing system
US20040199727A1 (en) * 2003-04-02 2004-10-07 Narad Charles E. Cache allocation
US7493618B2 (en) * 2003-09-19 2009-02-17 International Business Machines Corporation Fault tolerant mutual exclusion locks for shared memory systems
US7332832B2 (en) * 2004-02-27 2008-02-19 Hitachi Global Storage Technologies Netherlands B.V. Removable hard disk drive (HDD) that is hot-plug compatible with multiple external power supply voltages
WO2006057049A1 (ja) * 2004-11-26 2006-06-01 Kabushiki Kaisha Toshiba カードおよびホスト機器
US7984248B2 (en) * 2004-12-29 2011-07-19 Intel Corporation Transaction based shared data operations in a multiprocessor environment
US7472292B2 (en) 2005-10-03 2008-12-30 Hewlett-Packard Development Company, L.P. System and method for throttling memory power consumption based on status of cover switch of a computer system
US7603576B2 (en) * 2005-11-29 2009-10-13 International Business Machines Corporation Hysteresis in thermal throttling
US7797751B1 (en) * 2006-03-27 2010-09-14 Oracle America, Inc. Nonce structure for storage devices
US8122265B2 (en) 2006-12-29 2012-02-21 Intel Corporation Power management using adaptive thermal throttling
US8285942B2 (en) * 2009-01-27 2012-10-09 International Business Machines Corporation Region coherence array having hint bits for a clustered shared-memory multiprocessor system
US20100241760A1 (en) * 2009-03-18 2010-09-23 Microsoft Corporation Web Front-End Throttling
US8832354B2 (en) * 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8380852B2 (en) 2009-12-23 2013-02-19 International Business Machines Corporation Clearing SCSI reservations for non-detectable initiators for extended duration
US20120227045A1 (en) * 2009-12-26 2012-09-06 Knauth Laura A Method, apparatus, and system for speculative execution event counter checkpointing and restoring
JP5385220B2 (ja) * 2010-06-30 2014-01-08 ルネサスエレクトロニクス株式会社 不揮発性メモリ、データ処理装置、及びマイクロコンピュータ応用システム
US8954697B2 (en) * 2010-08-05 2015-02-10 Red Hat, Inc. Access to shared memory segments by multiple application processes
US8862807B2 (en) 2010-08-20 2014-10-14 Samsung Electronics Co., Ltd. Semiconductor storage device and method of throttling performance of the same
US9037778B2 (en) * 2010-08-20 2015-05-19 Samsung Electronics Co., Ltd. Method and apparatus to interface semiconductor storage device and host to provide performance throttling of semiconductor storage device
WO2012136766A1 (en) * 2011-04-06 2012-10-11 Telefonaktiebolaget L M Ericsson (Publ) Multi-core processors
JP5694101B2 (ja) * 2011-09-20 2015-04-01 株式会社東芝 メモリ・デバイス、ホスト・デバイス
US8630054B2 (en) * 2011-09-21 2014-01-14 Western Digital Technologies, Inc. Systems and methods for data throttling during disk drive power down
EP2771797A4 (en) * 2011-10-28 2015-08-05 Univ California MULTICOUSE COMPUTER PROCESSOR
WO2013115818A1 (en) * 2012-02-02 2013-08-08 Intel Corporation A method, apparatus, and system for transactional speculation control instructions
US9274960B2 (en) * 2012-03-20 2016-03-01 Stefanos Kaxiras System and method for simplifying cache coherence using multiple write policies
US9710306B2 (en) * 2012-04-09 2017-07-18 Nvidia Corporation Methods and apparatus for auto-throttling encapsulated compute tasks
KR101975409B1 (ko) 2012-07-26 2019-05-08 삼성전자주식회사 시스템 온 칩 및 그것의 온도 제어 방법
CN105103234A (zh) 2012-11-20 2015-11-25 查尔斯·I·派德尔 固态驱动器体系结构
US9348382B2 (en) * 2013-02-22 2016-05-24 Maxim Integrated Products, Inc. Method and apparatus for providing power to an electronic device
US10509725B2 (en) * 2013-03-08 2019-12-17 Oracle International Corporation Flushing by copying entries in a non-coherent cache to main memory
CN104111897B (zh) * 2013-04-16 2017-06-13 华为技术有限公司 一种数据处理方法、装置及计算机系统
US9178855B1 (en) * 2013-08-25 2015-11-03 Google Inc. Systems and methods for multi-function and multi-purpose cryptography
US9361233B2 (en) * 2013-12-20 2016-06-07 Intel Corporation Method and apparatus for shared line unified cache
KR102244618B1 (ko) * 2014-02-21 2021-04-26 삼성전자 주식회사 플래시 메모리 시스템 및 플래시 메모리 시스템의 제어 방법
CN109240945B (zh) * 2014-03-26 2023-06-06 阿里巴巴集团控股有限公司 一种数据处理方法及处理器
US9996402B2 (en) * 2014-04-07 2018-06-12 Oracle International Corporation System and method for implementing scalable adaptive reader-writer locks
US10257192B2 (en) * 2014-05-29 2019-04-09 Samsung Electronics Co., Ltd. Storage system and method for performing secure write protect thereof
US10031849B2 (en) * 2014-05-29 2018-07-24 Samsung Electronics Co., Ltd. Tracking alternative cacheline placement locations in a cache hierarchy
US9625983B2 (en) * 2014-07-21 2017-04-18 Oracle International Corporation Power throttle mechanism with temperature sensing and activity feedback
US9678760B2 (en) * 2014-08-01 2017-06-13 Samsung Electronics Co., Ltd. Memory card and storage system having authentication program and method for operating thereof
KR102347657B1 (ko) * 2014-12-02 2022-01-06 삼성전자 주식회사 전자 장치 및 이의 공유 캐시 메모리 제어 방법
US10534538B2 (en) * 2015-02-23 2020-01-14 Oracle International Corporation Fine-grained hardware transactional lock elision
US20160254812A1 (en) * 2015-02-26 2016-09-01 Sandisk Technologies Inc. Apparatus for calibrating off-chip driver/on-die termination circuits
US10108557B2 (en) 2015-06-25 2018-10-23 Intel Corporation Technologies for memory confidentiality, integrity, and replay protection
US10353747B2 (en) * 2015-07-13 2019-07-16 Futurewei Technologies, Inc. Shared memory controller and method of using same
EP3328552B1 (en) 2015-07-27 2021-09-08 DMG Mori Seiki USA Powder delivery system for additive manufacturing apparatus
KR102311916B1 (ko) 2015-08-17 2021-10-15 삼성전자주식회사 스토리지 장치
US9921953B2 (en) * 2015-09-09 2018-03-20 International Business Machines Corporation Dynamic detection and correction of incorrect lock and atomic update hint bits
US9697121B2 (en) * 2015-09-29 2017-07-04 International Business Machines Corporation Dynamic releasing of cache lines
FR3043222B1 (fr) * 2015-11-04 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de simulation parallele de niveau systeme electronique avec detection des conflits d'acces a une memoire partagee
US10095622B2 (en) * 2015-12-29 2018-10-09 Intel Corporation System, method, and apparatuses for remote monitoring
US10042679B2 (en) * 2016-02-01 2018-08-07 Oracle International Corporation System and method for promoting reader groups for lock cohorting
US10152436B2 (en) * 2016-03-30 2018-12-11 Oracle International Corporation Mutual exclusion in a non-coherent memory hierarchy
US9846652B2 (en) * 2016-03-31 2017-12-19 Intel Corporation Technologies for region-biased cache management
US10585809B2 (en) * 2016-04-01 2020-03-10 Intel Corporation Convolutional memory integrity
US9760311B1 (en) 2016-06-23 2017-09-12 Sandisk Technologies Llc Storage system and method for adaptive thermal throttling
US10042762B2 (en) * 2016-09-14 2018-08-07 Advanced Micro Devices, Inc. Light-weight cache coherence for data processors with limited data sharing
US10437498B2 (en) * 2016-09-28 2019-10-08 Samsung Electronics Co., Ltd. Electronic device configured to reset storage device non-directly connected to application processor among storage devices serially connected to one another and method of operating the same
US10114748B2 (en) * 2016-09-29 2018-10-30 Nxp Usa, Inc. Distributed reservation based coherency protocol
US11119923B2 (en) * 2017-02-23 2021-09-14 Advanced Micro Devices, Inc. Locality-aware and sharing-aware cache coherence for collections of processors
US11727997B2 (en) 2017-07-07 2023-08-15 Micron Technology, Inc. RPMB improvements to managed NAND
US20190050153A1 (en) * 2017-08-08 2019-02-14 Western Digital Technologies, Inc. Routing data blocks during thermal throttling
KR102501776B1 (ko) * 2018-01-31 2023-02-21 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20190099693A (ko) * 2018-02-19 2019-08-28 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578555A (zh) * 2012-07-19 2014-02-12 三星电子株式会社 非易失性存储器、其的读取方法和包括其的存储系统
CN106462509A (zh) * 2014-04-08 2017-02-22 美光科技公司 用于保全存取保护方案的设备及方法

Also Published As

Publication number Publication date
US11727997B2 (en) 2023-08-15
KR102417107B1 (ko) 2022-07-05
US10418115B2 (en) 2019-09-17
US20200411123A1 (en) 2020-12-31
CN111066007A (zh) 2020-04-24
KR20200027982A (ko) 2020-03-13
US20190013081A1 (en) 2019-01-10
US10790032B2 (en) 2020-09-29
US11309040B2 (en) 2022-04-19
WO2019010084A1 (en) 2019-01-10
US20200218672A1 (en) 2020-07-09
US20190013079A1 (en) 2019-01-10
US11133075B2 (en) 2021-09-28
KR20220111303A (ko) 2022-08-09
US10916316B2 (en) 2021-02-09
US20210134376A1 (en) 2021-05-06
US20200043559A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
CN111066007B (zh) 对受到管理的nand的rpmb改进
US11983106B2 (en) Host accelerated operations in managed NAND devices
US11385838B2 (en) Host accelerated operations in managed NAND devices
TWI756603B (zh) 使用反及閘記憶體陣列之物理不可複製函數
CN111539043B (zh) 提供对受保护存储器的存取的系统
CN111183481B (zh) 数据损坏的安全擦除
US11693732B2 (en) Cryptographic data integrity protection
CN112313634A (zh) 快闪存储器的主机侧缓存安全
US11941268B2 (en) System using a restricted operation mode memory indicator
CN111916134A (zh) 存储装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant