CN110851886B - 存储装置 - Google Patents

存储装置 Download PDF

Info

Publication number
CN110851886B
CN110851886B CN201910142951.5A CN201910142951A CN110851886B CN 110851886 B CN110851886 B CN 110851886B CN 201910142951 A CN201910142951 A CN 201910142951A CN 110851886 B CN110851886 B CN 110851886B
Authority
CN
China
Prior art keywords
storage device
controller
host device
security information
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910142951.5A
Other languages
English (en)
Other versions
CN110851886A (zh
Inventor
小川贵也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN110851886A publication Critical patent/CN110851886A/zh
Application granted granted Critical
Publication of CN110851886B publication Critical patent/CN110851886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/80—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in storage media based on magnetic or optical technology, e.g. disks with sectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H04L9/0897—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage involving additional devices, e.g. trusted platform module [TPM], smartcard or USB
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Abstract

实施方式提供一种使待机电力降低并且安全地恢复为解锁状态的存储装置。本实施方式的存储装置能够与主机装置进行通信，且具备：控制器，控制存储装置；及存储区域，包含安全信息及时间信息，该安全信息包含表示是否允许对存储装置进行数据的读出或写入的状态的标志信息，该时间信息表示存储装置电源接通的累积时间值。控制器在从主机装置接收到第1指令的情况下，产生将对安全信息附加时间信息所得的数据加密而成的密文数据，并将密文数据发送到主机装置后，使存储装置切换为低电力状态。

Description

存储装置
[相关申请案]
本申请案享有以日本专利申请案2018-154777号(申请日：2018年8月21日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
技术领域
本实施方式涉及一种存储装置。
背景技术
近年来，使用作为具备数据的加密功能的存储装置(储存器)的自加密驱动器(Self Encrypting Drive：SED)。自加密驱动器内置密钥，禁止从外部读出该密钥，由此确保驱动器的安全性、隐匿性。
自加密驱动器具备验证功能，例如通过经由主机装置输入密码而解除自加密驱动器的锁定。于解锁后，自加密驱动器允许由主机装置进行读写，通过断开驱动器的电源而再次使其成为锁定状态。
发明内容
本实施方式提供一种使待机电力降低并且安全地恢复为解锁状态的存储装置。
本实施方式的存储装置能够与主机装置进行通信，且具备：控制器，控制所述存储装置；及存储区域，包含安全信息及时间信息，该安全信息包含表示是否允许对所述存储装置进行数据的读出或写入的状态的标志信息，该时间信息表示所述存储装置电源接通的累积时间值。所述控制器在从所述主机装置接收到第1指令的情况下，产生将对所述安全信息附加所述时间信息所得的数据加密而成的密文数据，并将所述密文数据发送到所述主机装置后，使所述存储装置切换为低电力状态。
附图说明
图1是表示第1实施方式的存储装置及具备该存储装置的计算机系统的构成的一例的框图。
图2是表示第1实施方式的存储装置的控制器的构成的一例的框图。
图3的(a)及图3的(b)是表示第1实施方式的计算机系统中的各数据的储存状态的一例的图。
图4是表示第1实施方式的计算机系统向低电力状态的切换动作及从低电力状态的恢复动作的一例的图。
图5是表示第1实施方式的计算机系统中的向低电力状态的切换处理及从低电力状态的恢复处理的一例的流程图。
图6是表示第1实施方式的安全信息的加密处理及防篡改处理的一例的流程图。
图7是第1实施方式的安全信息的加密处理及防篡改处理的概念图。
图8是表示第1实施方式的安全信息的验证处理及解码处理的一例的流程图。
图9是第1实施方式的安全信息的验证处理及解码处理的概念图。
图10是表示第2实施方式的计算机系统中的向低电力状态的切换处理及从低电力状态的恢复处理的一例的流程图。
具体实施方式
一般来说，存储装置在例如存取频率降低的情况下，为了节约消耗电力而以从通常状态切换为低电力状态的方式被控制。在自加密驱动器中，优选不重新输入密码便从该低电力状态恢复呈通常状态(即解除低电力状态)。进而，例如在自加密驱动器因电池电量不足、失窃等而成为电源断开的状态的情况下，再次成为锁定状态，由此，能够防止驱动器中所储存的数据泄漏。
作为实现低电力状态的方法，考虑例如将自加密驱动器的内部状态中的一部分状态保存在例如保持(retention)SRAM(Static Random Access Memory，静态随机存储器)、保持FF(Flip Flop，触发器)等待机电力极小的存储电路的方法。然后，在从低电力状态恢复时，将存储电路中所保存的内容写回到通常的存储区域。此处，如果意外发生电源断开，则会因保持SRAM、保持FF的内容消失而再次锁定，由此来确保安全性。然而，在使用该方法的情况下，存储电路必须通电，因此虽所需的电力极小，但仍需要待机电力。
作为实现低电力状态的另一种方法，考虑例如将所述一部分状态预先存储在NAND(Not AND，与非)闪存等非易失性存储器中，并完全断开驱动器的电源的方法。该方法中，驱动器的待机电力成为零。然而，在接通电源时，如果例如利用外部输入信号来区分是从低电力状态的恢复或是冷启动，那么就存在驱动器中所储存的数据被盗的可能性。具体来说，可能遭遇如下攻击：从某一系统将成为低电力状态的驱动器卸除后连接到另一系统，假装成从低电力状态的恢复而接通驱动器的电源，由此使驱动器在解锁状态下启动。另外，会因频繁对非易失性存储器进行写入而导致非易失性存储器疲劳。
另外，作为实现低电力状态的又一种方法，考虑于在主机装置的安全区域储存着未加密的(即明文的)密码的状态下断开自加密驱动器的电源的方法。其后，驱动器电源接通而从低电力状态恢复，并且从主机装置读出密码。该方法中，驱动器的待机电力成为零。然而，当主机装置与驱动器一并失窃时，例如通过利用测定器等读取流通于总线接口(例如SATA(Serial ATA(Serial Advanced Technology Attachment，串行高级技术附件))、PCI(Peripheral Component Interconnect，外围设备互连)、DIMM(Dual Inline MemoryModule，双列直插式存储模块)等)的密码而导致该密码泄漏。此外，于将驱动器的内部状态而非密码储存于主机装置的情况下也同样如此。
在以下说明的各实施方式中，提供一种存储装置，其在使作为自加密驱动器的存储装置切换为低电力(或电源断开)状态时，例如能够将用于存储装置中所储存的数据的加密的密钥或存储装置的锁定状态等机密信息安全地避让到主机装置的特定缓冲区等安全性未必得到保障的区域。
具体来说，存储装置对存储装置中所储存的机密信息实施加密处理及防篡改处理，并将处理后的数据避让于主机装置。此时，将表示电源接通时间的信息预先避让于例如存储装置内的非易失性存储器等。存储装置于将该数据复原时，使用该表示电源接通时间的信息来验证该数据的正当性。由此，可将存储装置的机密信息安全地避让并复原到主机装置，并且可防止重放攻击(replay attack)。
以下，一边参照附图一边对各实施方式进行说明。在以下的说明中，对大致或实质上相同的功能及构成要素标注相同符号，并视需要进行说明。
[第1实施方式]
本实施方式的计算机系统包含存储装置，该存储装置经由PCIe(PCI Express，Peripheral Component Interconnect Express，外围组件互连高速)规格的接口而与主机装置连接，且支持NVMe(Non-Volatile Memory Express，非易失性存储器标准)规格的主机存储器缓冲区(Host Memory Buffer)。所谓支持主机存储器缓冲区是指将主机装置的DRAM(Dynamic Random Access Memory，动态随机存储器)的一部分用作该存储装置的缓冲区。另外，该存储装置于NVMe规格所定义的动作的范围内实现低电力状态。
图1是表示本实施方式的存储装置及具备该存储装置的计算机系统1的构成的一例的框图。
计算机系统1包含主机装置2、及存储装置3。
主机装置2例如为PC(Personal Computer，个人计算机)、智能手机等信息处理装置。
主机装置2包含连接器接口(I/F)21、CPU(Central Processing Unit，中央处理单元)22、RAM(Random Access Memory，随机存储器)23、ROM(Read Only Memory，只读存储器)24等。连接器接口21、RAM23、ROM24分别与CPU22电连接。
连接器接口21进行主机装置2与存储装置3之间的接口处理。更具体来说，连接器接口21经由下述存储装置3的连接器接口31而与存储装置3之间收发指令、位址、数据、信息、命令、信号等。连接器接口21例如为PCIe规格的接口等。
CPU22为控制主机装置2整体的动作的处理器。CPU22例如受ROM24中所储存的控制程序等控制。
CPU22将用以控制存储装置3的指令等经由连接器接口21发送到存储装置3。另外，CPU22将经由连接器接口21而从存储装置3接收的数据等储存到RAM23或ROM24等。
RAM23用作CPU22的作业区域，储存控制程序及控制程序的执行所需的各种数据。RAM23例如也可用作暂时储存数据的高速缓冲存储器。RAM23例如为SRAM(Static RandomAccess Memory)、DRAM(Dynamic Random Access Memory)等易失性存储器。
ROM24为储存由CPU22使用的控制程序等软件或固件的非易失性存储器。
此外，CPU22也可以构成为SoC(System On Chip，片上系统)。在CPU22为SoC的情况下，RAM23及/或ROM24也可以包含于CPU22。
存储装置3例如为SSD(Solid State Drive，固态驱动器)等存储装置。存储装置3也可以是能够携带的HDD(Hard Disk Drive，硬盘驱动器)等。
存储装置3包含连接器接口(I/F)31、控制器32、RAM33、闪存34等。连接器接口31、RAM33、闪存34分别与控制器32电连接。
连接器接口31与连接器接口21同样地进行存储装置3与主机装置2之间的接口处理。此外，连接器接口31也可以包含于控制器32。
控制器32是控制存储装置3整体的动作的SoC。控制器32在存储装置3切换为低电力状态时，对存储装置3中所包含的指定数据(下述安全信息)实施加密处理及防篡改处理。控制器32将实施过该等处理的安全信息发送到主机装置2。另外，控制器32在存储装置3从低电力状态恢复时，从主机装置2读出安全信息，对所读出的安全信息实施验证处理、解码处理。
关于控制器32的构成的详细情况，将使用图2于下文叙述。另外，关于控制器32所执行的处理的详细情况，将在图3后于下文叙述。
RAM33用作控制器32的作业区域。RAM33例如也可以用作暂时储存数据的高速缓冲存储器。RAM33与RAM23同样地例如为SRAM、DRAM等易失性存储器。
闪存34係构成存储装置3的存储区域的非易失性存储器。闪存34例如设为NAND型闪存，也可以是NOR(Not OR，或非)型闪存、MRAM(Magnetoresistive Random AccessMemory，磁阻存储器)、PRAM(Phasechange Random Access Memory，相变存储器)、ReRAM(Resistive Random Access Memory，可变电阻型存储器)、FeRAM(Ferroelectric RandomAccess Memory，铁电式随机存储器)等其他非易失性的半导体存储器。例如，闪存34也可以是其他非易失性的存储器、磁性存储器等。例如，闪存34也可以是三维构造的存储器。此外，所述ROM24例如是与闪存34同种的存储器。
图2是表示本实施方式的存储装置的控制器的构成的一例的框图。
控制器32包含接口(I/F)321、CPU322、RAM控制器323、闪存控制器324、RAM325、ROM326等，其等通过系统总线连接。
接口321对于对控制器32的存取进行接口处理。接口321例如为PCIe规格的接口等。
CPU322是对控制器32的动作进行控制的处理器。CPU322与主机装置2的CPU22同样地由指定的控制程序等控制。
RAM控制器323是用以控制所述RAM33的控制器。另外，闪存控制器324是用以控制所述闪存34的控制器。
RAM325是构成控制器32的内部的存储区域的易失性存储器。RAM325例如储存数据加密金钥DK、读出锁定标志F1、写入锁定标志F2、密码验证金钥PK、电源接通时间信息PI等。
数据加密金钥DK是用以对闪存34中所储存的数据进行加密的金钥信息。控制器32在对闪存34储存数据时，使用该数据加密金钥DK对该数据进行加密。数据加密金钥DK例如使用XTS模式的AES(Advanced Encryption Standard，进阶加密标准)等。数据加密金钥的尺寸例如为512比特。
读出锁定标志F1及写入锁定标志F2是表示是否允许对存储装置3进行存取的状态的标志信息。
读出锁定标志F1是管理存储装置3是否为不可读出状态的标志。在存储装置3为不可读出状态的情况下，控制器32拒绝存储装置3的闪存34中所储存的数据的读出。例如，在读出锁定标志F1为打开的情况下，存储装置3成为不可读出状态，在读出锁定标志F1为关闭的情况下，存储装置3成为允许读出状态。
写入锁定标志F2是管理存储装置3是否为不可写入状态的标志。在存储装置3为不可写入状态的情况下，控制器32拒绝对存储装置3的闪存34写入数据。例如，在写入锁定标志F2为打开的情况下，存储装置3成为不可写入状态，在写入锁定标志F2为关闭的情况下，存储装置3成为允许写入状态。
此外，读出锁定标志F1、写入锁定标志F2的数据尺寸分别例如为1比特。
密码验证金钥PK例如是表示用来允许使用者经由主机装置2对存储装置3进行存取的密码的数据。使用者在对存储装置3进行存取时，经由主机装置2对存储装置3输入指定密码。主机装置2将所输入的密码发送到存储装置3。控制器32对从主机装置2接收到的密码与密码验证金钥PK进行比较，在两者一致的情况下，判定为使用者的验证成功，允许该使用者对存储装置3进行存取。
此外，密码验证金钥PK优选包含与多个使用者对应的多个密码信息。密码验证金钥PK的数据尺寸例如为256比特。
所述说明的数据加密金钥DK、读出锁定标志F1、写入锁定标志F2、密码验证金钥PK等在存储装置3切换为低电力状态时避让到主机装置2。以下，将避让到主机装置2的数据总称为安全信息SI1。
此外，在该安全信息SI1中，也可以不包含数据加密金钥DK、密码验证金钥PK。也就是说，安全信息SI1至少包含读出锁定标志F1及写入锁定标志F2。控制器32也可以在存储装置3切换为低电力状态时，将数据加密金钥DK及密码验证金钥PK避让到例如ROM326或闪存34。
另外，在安全信息SI1中，也可以包含例如经通过使用者输入密码而解除存储装置3的锁定从而产生的各种中间安全信息、或其他信息等。
电源接通时间信息PI是表示存储装置3从制品出货至当前为止电源接通的累积时间值的信息。电源接通时间信息PI例如为表示单位时间的经过的计数值，每经过单位时间时将值累加。单位时间优选例如1毫秒左右或其以下。
电源接通时间信息PI在存储装置3的电源断开后停止值的累加，于电源重新接通后再次开始值的累加。因此，电源接通时间信息PI在电源断开时非易失化而储存于ROM326或闪存34等。此外，电源接通时间信息PI也可以储存于RAM33。
一般来说，在SSD(Solid State Drive)中，该电源接通时间信息PI是作为管理信息的一部分项目而储存于该SSD内。例如，于NVMe规格下，该管理信息是能够通过“Get LogPage”指令而获取的SMART信息。电源接通时间信息PI是该SMART信息中以“Power OnHours”项目表示的值。
ROM326是构成控制器32的内部的存储区域的非易失性存储器。ROM326例如储存密钥信息KI。密钥信息KI中例如包含第1密钥SK1、第2密钥SK2等。
第1密钥SK1是用来对安全信息SI1进行加密的固定密钥。更具体来说，第1密钥SK1是根据例如AES对安全信息SI1执行加密及解码时所使用的金钥信息。第1密钥SK1的数据尺寸例如为256比特。
第2密钥SK2是对安全信息SI1实施防篡改处理时所使用的金钥信息。更具体来说，第2密钥SK2是用来利用例如HMAC(Hash-based Message Authentication Code，散列消息验证码)方式算出针对安全信息SI1的固有值(消息验证码)的金钥信息。此外，于HMAC方式的情况下，消息验证码为MAC(Message Authentication Code，消息验证码)值。另外，第2密钥SK2的数据尺寸例如为256比特。
此外，RAM33也可以包含于RAM325。另外，RAM325及/或ROM326也可以配置于控制器32的外部。
图3是表示本实施方式的计算机系统中的各数据的储存状态的一例的图。
首先，图3的(a)表示存储装置3切换为低电力状态前的各数据的储存状态。在存储装置3中，如上所述，包含安全信息SI1、密钥信息KI、及电源接通时间信息PI。另外，在主机装置2的缓冲区25中，不包含该等信息。此外，缓冲区25例如是包含RAM23等的存储区域。更具体来说，如上所述，缓冲区25是NVMe规格的主机存储器缓冲区等。
其次，图3的(b)表示存储装置3切换为低电力状态后的各数据的储存状态。在存储装置3切换为低电力状态时，控制器32对安全信息SI1实施加密处理及防篡改处理。由此，安全信息SI1被转换为已处理的安全信息SI2。进而，控制器32将已处理的安全信息从RAM325发送到主机装置2。主机装置2将该已处理的安全信息SI2储存到缓冲区25。
另外，在存储装置3从低电力状态恢复时，控制器32从主机装置2读出已处理的安全信息SI2，并对所读出的已处理的安全信息SI2实施验证处理及解码处理，由此将安全信息SI1复原到RAM325。
以下，使用图4及图5，对存储装置3向低电力状态的切换处理、及存储装置3从低电力状态的恢复处理的详细情况进行说明。
图4是表示本实施方式的计算机系统向低电力状态的切换动作及从低电力状态的恢复动作的一例的图。
状态(1)表示主机装置2及存储装置3的初始状态。主机装置2及存储装置3设为电源断开状态。
状态(2)表示已对存储装置3输入了密码的状态。在状态(1)之后，主机装置2及存储装置3的电源接通(on)，主机装置2及存储装置3成为电源接通状态。使用者经由主机装置2对存储装置3输入用来对存储装置3进行存取的密码。
状态(3)表示允许存储装置3的存取的状态。于状态(2)之后，存储装置3的控制器32对输入的密码与密码验证金钥PK进行比较。控制器32于两者一致的情况下，判定为使用者的验证成功，允许该使用者对存储装置3进行存取。
此外，也可以不对输入的密码与密码验证金钥PK本身进行比较，而例如设为使用利用HMAC方式的挑战/应答验证等对MAC值彼此进行比较。在该情况下，为了产生消息验证码(MAC值)，也需要输入的明文密码的值。因此，如果将密码以明文保存在主机，那么如上所述，会产生利用测定器等对流通于总线的密码进行解析而导致密码泄漏的可能性。
状态(4)表示存储装置3从主机装置2接收到向低电力状态的切换要求后的状态。存储装置3产生已处理的安全信息SI2，并向主机装置2发送。
状态(5)表示存储装置3的低电力状态。在该低电力状态下，存储装置3将除用来接收来自主机的恢复要求而从低电力状态恢复所需的功能以外的所有电源断开。
状态(6)表示存储装置3从主机装置2接收到从低电力状态的恢复要求后的状态。存储装置3从主机装置2接收已处理的安全信息SI2。
状态(7)表示存储装置3已恢复成切换为低电力状态前的状态的状态。控制器32通过对从主机装置2接收到的已处理的安全信息SI2实施验证处理及解码处理，而复原安全信息SI1。
图5是表示本实施方式的计算机系统中的向低电力状态的切换处理及从低电力状态的恢复处理的一例的流程图。
此外，步骤S101～S104的处理对应于图4的状态(4)，步骤S105的处理对应于图4的状态(5)，步骤S106～S112的处理对应于图4的状态(6)。
在步骤S101中，主机装置2的CPU22对存储装置3发送向低电力状态的切换要求。更具体来说，CPU22例如发出NVMe规格的“Set Features”指令。该指令是要求在存储装置3中将NVMe规格所规定的“Power Management Feature”的“Power State”设为电力最低的状态的指令。该电力最低的状态例如为NVMe规格的“Non-Operational Power State”，而且是无法对I/O指令(读出指令、写入指令等)进行处理的状态。此外，在本实施方式中，PCIe规格的“Power State”是并非电源断开的状态(例如D0等)。
存储装置3的控制器32接收该要求。控制器32为了转变为低电力状态，而等待已经从主机装置2发出的I/O指令的结束。
在步骤S102中，控制器32停止电源接通时间信息PI的更新。控制器32以从低电力状态的恢复后保存电源接通时间信息PI的计数值的方式，将电源接通时间信息PI避让在非易失性存储器(ROM326、闪存34)、或未图示的保持SRAM、保持FF等。
在步骤S103中，控制器32对存储装置3的安全信息实施加密处理及防篡改处理，产生已处理的安全信息SI2。控制器32将所产生的已处理的安全信息SI2发送到主机装置2。关于加密处理及防篡改处理的详细情况，使用图6及图7于下文叙述。
此外，在步骤S103中，在除已处理的安全信息SI2以外还有必须避让于主机装置2的数据的情况下，将该数据也发送到主机装置2。
在步骤S104中，主机装置2的CPU22将所接收的已处理的安全信息SI2储存到缓冲区25。
在步骤S105中，控制器32将存储装置3内的电路的电源断开。更具体来说，控制器32经由存储装置3内的电源控制电路而将除例如NVMe规格所规定的执行最低限度的功能(对配置空间或Admin Queue的存取等I/O指令以外的功能)所需的电路以外的电源断开。
其后，在步骤S106中，主机装置2的CPU22对存储装置3发送从低电力状态的恢复要求。更具体来说，CPU22发出NVMe规格的“Set Features”指令。该指令是与步骤S103同样的指令，但例如具有不同的自变量。该指令是要求在存储装置3中将VNMe规格所规定的“PowerManagement Feature”的“Power State”设为电力最高的状态的指令。该电力最高的状态，例如为可对I/O指令进行处理的状态。
发送该恢复要求的时序例如为CPU22检测到使用者对存储装置3进行的存取的情形等。
在步骤S107中，存储装置3的控制器32从主机装置2接收恢复要求。此处，存储装置3能够识别从低电力状态的恢复，因此将存储装置内的电路的电源接通(on)。
在步骤S108中，控制器32从主机装置2的缓冲区25读出已处理的安全信息SI2，对所读出的已处理的安全信息SI2执行验证处理及解码处理。更具体来说，控制器32在验证成功的情况下(即判定为未被篡改的情况下)，从已处理的安全信息SI2复原安全信息SI1，并储存到RAM325。关于验证处理及解码处理的详细情况，使用图8及图9于下文叙述。
在步骤S109中，控制器32再次开始电源接通时间信息PI的更新。由此，存储装置3成为已从低电力状态恢复的状态。
以下，使用图6及图7，对安全信息SI1的加密处理及防篡改处理的详细情况进行说明。此外，图6及图7所示的处理相当于图5的步骤S103。
图6是表示本实施方式的安全信息的加密处理及防篡改处理的一例的流程图。
图7是本实施方式的安全信息的加密处理及防篡改处理的概念图。
在步骤S201中，存储装置3的控制器32指定并获取避让到主机装置2的安全信息SI1。
在步骤S202中，控制器32利用指定算法而产生伪随机数。指定算法例如为Hash_DRBG-SHA256等。另外，伪随机数的数据尺寸例如为128比特。
在步骤S203中，控制器32将对安全信息SI1及电源接通时间信息PI建立关联所得的数据设为明文数据。然后，控制器32使用ROM326中所储存的第1密钥SK1、及步骤S202中产生的伪随机数，通过指定加密算法将该明文数据加密。通过该加密处理，而产生密文数据。此外，指定加密算法例如为AES-CBC算法等。
在步骤S204中，控制器32对步骤S203中所产生的密文数据实施防篡改处理。更具体来说，控制器32产生将步骤S203中所产生的密文数据与伪随机数建立关联而得的消息数据。然后，控制器32使用ROM326中所储存的第2密钥SK2，利用指定算法而产生针对该消息数据的消息验证码(MAC值)。此外，指定算法例如为HMAC-SHA256等。
在步骤S205中，控制器32将对消息数据(包含密文数据及伪随机数)附加消息验证码而成的数据设为已处理的安全信息SI2，并发送到主机装置2。主机装置2将所接收的已处理的安全信息SI2储存到缓冲区25。
此外，控制器32在存储装置3从低电力状态恢复时对该消息验证码进行验证，在消息验证码发生变化的情况下，判定为已处理的安全信息SI2已被篡改。
以下，使用图8及图9，对已处理的安全信息SI2的验证处理及解码处理的详细情况进行说明。此外，图8及图9所示的处理相当于图5的步骤S108。
图8是表示本实施方式的安全信息的验证处理及解码处理的一例的流程图。
图9是本实施方式的安全信息的验证处理及解码处理的概念图。
在步骤S301中，存储装置3的控制器32自已处理的安全信息SI2获取密文数据、伪随机数、及消息验证码。另外，控制器32产生将密文数据及伪随机数建立关联而得的消息数据。
在步骤S302中，控制器32读出ROM326中所储存的第2密钥SK2。然后，控制器32使用该第2密钥SK2，通过与步骤S204同样的处理而产生针对该消息数据的消息验证码(MAC值)。
在步骤S303中，控制器32对步骤S302中所产生的消息验证码与步骤S301中所获取的消息验证码进行比较。
在两者的比较结果不一致的情况下，控制器32判定已处理的安全信息SI2被篡改，处理前进至步骤S307。另一方面，在该比较结果一致的情况下，处理前进至步骤S304。
在步骤S307中，控制器32执行错误处理。更具体来说，控制器32将存储装置3例如设为“Persistent Internal Error”。该错误处理后，存储装置3成为例如重启前无法恢复的状态。
在步骤S304中，控制器32读出ROM326中所储存的第1密钥SK1。然后，控制器32使用该第1密钥SK1、及步骤S301中所获取的伪随机数，利用与步骤S204同样的算法对密文数据进行解码。通过该解码处理而产生明文数据。
在步骤S305中，控制器32确认步骤S304中所产生的明文数据所包含的电源接通时间信息与存储装置3中所储存的电源接通时间信息PI是否一致。
在两者的比较结果不一致的情况下，在步骤S307中，控制器32执行所述错误处理。另一方面，在该比较结果一致的情况下，处理前进至步骤S306。
在步骤S306中，控制器32从步骤S304中产生的明文数据获取安全信息SI1，并储存(复原)至RAM325。
在以上所说明的本实施方式中，存储装置3的控制器32在从主机装置2接收到向低电力状态的切换要求的情况下，对安全信息SI1实施加密处理及防篡改处理，产生已处理的安全信息SI2。控制器32将已处理的安全信息SI2避让到主机装置2的缓冲区25。由此，在存储装置3的低电力状态下，可确保安全信息SI1的安全性。
换言之，通过对机密性较高的安全信息SI1实施加密处理及防篡改处理，可将该数据避让于安全性较低的主机装置2的缓冲区25。
在存储装置3从低电力状态恢复时，通过对已处理的安全信息SI2的正当性进行验证，可检测篡改。另外，在该验证处理时，通过确认电源接通时间信息PI的计数值正确，可防止重放攻击。
另外，通过将安全信息SI1(已处理的安全信息SI2)避让到主机装置2的缓冲区25，而与将该安全信息SI1保存于例如存储装置3内的保持SRAM、保持FF等的情形相比，可削减存储装置3的待机电力。
同样地，安全信息SI1通过保存于主机装置2而无需避让于存储装置3内的非易失性存储器(闪存34、ROM326等)，因此可减少数据向该非易失性存储器的写入次数。也就是说，可防止每当存储装置3向低电力状态切换时该非易失性存储器疲劳。
在本实施方式中，安全信息SI1通过被加密后保存到避让装置2，而可防止密码验证金钥PK等的泄漏。更具体来说，即便在主机装置2被第三者盗窃，该第三者例如利用逻辑分析器等尝试解析主机装置2及存储装置3的总线中流通的密码的情况下，由于密码已被加密，因而不会被解析。
另外，在安全信息SI1的加密处理时，使用电源接通时间信息PI。由此，即便例如盗窃了存储装置3的第三者一次成功解锁，为了再次解锁所需的信息也变得不同。也就是说，第三者例如仅解析主机装置2及存储装置3的总线中流通的数据并不能获得用来解锁的信息。因此，可提高存储装置3的机密性，并且防止该第三者的重放攻击。
在本实施方式中，存储装置3从低电力状态恢复时无需再次解除驱动器的锁定，因此提升利用者的便利性。
本实施方式的存储装置3尤其适用于如BGA(Ball Grid Array，球栅阵列)-SSD、无DRAM的SSD般对待机电力及DRAM等的存储量的制约条件严格的制品。
此外，对于安全信息SI1，也可以使用第1密钥SK1并通过其他共通金钥加密方式进行加密。其他加密方式例如为AES-CTR(计数模式)、RSA方式等。
另外，对于安全信息SI1，也可以使用第2密钥SK2并通过其他方式实施防篡改处理。作为其他防篡改处理，例如为使用变更了散列函数的HMAC方式、使用公开密钥加密对密文数据赋予署名并验证该署名等。
此外，也可以使用随时间变化的其他信息来代替本实施方式中所使用的电源接通时间信息PI。例如，也可以使用值随时间变化的随机数等。另外，也可以使用基于存储装置3的系列编号、型号编号等的信息来代替电源接通时间信息PI。
另外，存储装置3的控制器32也可以在步骤S103中不将所有已实施过加密处理及防篡改处理的已处理的安全信息SI2发送到主机装置2。例如，控制器32也可以仅将消息验证码(MAC值)发送到主机装置2，将消息验证码以外的已处理的安全信息SI2避让于存储装置3内的非易失性存储器(例如闪存34、ROM326等)。其后，控制器32在步骤S108中，当从低电力状态恢复时，对从主机装置2接收到的消息验证码与从存储装置3中所储存的已处理的安全信息SI2产生的消息验证码进行比较，由此进行防篡改的验证。在该情况下，从存储装置3发送到主机装置2的数据量变少，因此，防止明文数据的泄漏的效果进一步提高。
[第2实施方式]
在第1实施方式中，在存储装置3切换为低电力状态时、或存储装置3从低电力状态恢复时，主机装置2对存储装置3发出NVMe规格的“Set Features”指令。在该指令下，存储装置3的电源不成为完全断开状态。
另一方面，在本实施方式中，在存储装置3切换为低电力状态时，使用NVMe规格所未规定的独自的指令(以下称为厂商扩展指令)，将存储装置3的电源设为完全断开状态，对所述情形进行叙述。厂商扩展指令例如是存储装置3的制造商等所定义的指令。
此外，NVMe规格上，在将存储装置3设为电源断开的情况下，主机装置2的主机存储器缓冲区(Host Memory Buffer)也被释放。也就是说，在本实施方式中，以不支持主机存储器缓冲区的存储装置3为对象。
图10是表示本实施方式的计算机系统中的向低电力状态的切换处理及从低电力状态的恢复处理的一例的流程图。
在本实施方式中，主机装置2的缓冲区25并非NMVe规格的主机存储器缓冲区。除此以外的计算机系统1的构成与第1实施方式相同。
此外，图10的处理对应于图5的处理。对于图10所示的处理中与图5同样的处理，省略说明。
在步骤S401中，主机装置2的CPU22发出用来将存储装置3的电源断开的指令(厂商扩展指令)。此外，主机装置2发出该指令后，按照例如NVMe规格所规定的关机序列，等待对存储装置3的I/O指令结束，并删除I/O队列。
在步骤S402中，存储装置3的控制器32停止更新电源接通时间信息PI。将停止的时点时的电源接通时间信息PI的值非易失化而记录于例如闪存34。步骤S402的处理与步骤S102的处理相同，因此省略说明。
在步骤S403中，控制器32对存储装置3的安全信息实施加密处理及防篡改处理，产生已处理的安全信息SI2。另外，控制器32将所产生的已处理的安全信息SI2作为对厂商扩展指令的应答而发送到主机装置2。加密处理及防篡改处理的内容与步骤S103相同。
在步骤S404中，主机装置2的CPU22将已处理的安全信息SI2储存到缓冲区25。
在步骤S405中，CPU22对存储装置3进行例如NVMe规格所规定的关机通知。此外，CPU22于存储装置3的关机处理结束后，例如使PCIe规格的“Power State”转变为电源断开状态(D3)。
由此，在步骤S406中，存储装置3的电源成为断开状态，即成为待机电力为零的状态。
在步骤S407中，主机装置2的CPU22使存储装置3执行启动处理。该启动处理例如是PCIe规格及/或NVMe规格所规定的处理。
在步骤S408中，当启动处理结束时，存储装置3成为电源接通状态。此处，存储装置3不区分冷启动与从低电力状态的恢复。
另外，伴随存储装置3的启动而重新开始电源接通时间信息PI的计数。因此，控制器32将电源再接通时点时的电源接通时间信息PI的重新开始前的计数值与重新开始后的计数值分开而预先保存于例如RAM325或闪存34等。
在步骤S409中，主机装置2的CPU22发出用来复原存储装置3的安全信息SI1的指令(厂商扩展指令)。CPU22与该指令的发出同时地将储存在缓冲区25的已处理的安全信息SI2发送到存储装置3。
在步骤S410中，存储装置3的控制器32通过接收已处理的安全信息SI2来识别为从低电力状态的恢复。控制器32对已处理的安全信息SI2执行验证处理及解码处理。验证处理及解码处理的内容与步骤S108相同。此外，用于验证处理的电源接通时间信息PI的计数值是使用步骤S408中保存的值。
在步骤S411中，控制器32使电源接通时间信息PI的计数值恢复为步骤S408中保存的值(即电源重新接通时点的值)。由此，存储装置3成为已从低电力状态恢复的状态。
根据以上所说明的本实施方式，主机装置2在使存储装置3切换为低电力状态时，使用厂商扩展指令，针对存储装置3，使存储装置3的电源成为完全断开状态。由此，在低电力状态下，本实施方式的计算机系统1较第1实施方式的计算机系统1更加低电力化。
另外，在本实施方式中，在不支持NVMe规格的主机存储器缓冲区的存储装置3中，也可以在电源断开时将安全信息SI1安全地避让到主机装置2，因此可提高机密性。
已对本发明的若干个实施方式进行了说明，但该等实施方式是作为示例而提出的，并非意在限定发明的范围。该等新颖的实施方式能够以其他各种方式实施，且可在不脱离发明主旨的范围内进行各种省略、置换、变更。该等实施方式及其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及与其均等的范围内。
[符号的说明]
1 计算机系统
2 主机装置
3 存储装置
21、31 连接器接口
22、322 CPU
23、33、325 RAM
24、326 ROM
25 缓冲区
32 控制器
34 闪存
321 接口
323 RAM控制器
324 闪存控制器
DK 数据加密金钥
F1 读出锁定标志
F2 写入锁定标志
KI 密钥信息
PK 密码验证金钥
PI 电源接通时间信息
SI1 安全信息
SI2 已处理的安全信息
SK1 第1密钥
SK2 第2密钥

Claims (8)

1.一种存储装置，其特征在于：能够与主机装置进行通信，且具备：
控制器，控制所述存储装置；及
存储区域，包含安全信息及时间信息，所述安全信息包含表示是否允许对所述存储装置进行数据的读出或写入的状态的标志信息，所述时间信息表示所述存储装置电源接通的累积时间值；且
所述控制器
在从所述主机装置接收到第1指令的情况下，产生将对所述安全信息附加所述时间信息所得的数据加密而成的密文数据，并将所述密文数据发送到所述主机装置后，使所述存储装置切换为低电力状态。
2.根据权利要求1所述的存储装置，其特征在于：
所述控制器在从所述主机装置接收到第2指令的情况下，从所述主机装置接收所述密文数据，对所述密文数据执行解码处理，将通过所述解码处理所获得的所述安全信息及所述时间信息复原到所述存储区域。
3.根据权利要求2所述的存储装置，其特征在于：
所述控制器
执行针对所述密文数据的防篡改处理，将通过所述防篡改处理所产生的第1验证码发送到所述主机装置，
在接收到所述第2指令的情况下，通过对从所述主机装置接收到的所述密文数据执行所述防篡改处理而产生第2验证码，且
在从所述主机装置接收到的所述第1验证码与所述第2验证码一致的情况下，执行所述解码处理。
4.根据权利要求2所述的存储装置，其特征在于：
所述控制器
在接收到所述第1指令的情况下，使所述时间信息在所述存储区域内非易失化，
在接收到所述第2指令的情况下，对经所述非易失化的所述时间信息与通过所述解码处理而获得的所述时间信息进行比较，且
在该比较结果一致的情况下，将通过所述解码处理而获得的所述安全信息及所述时间信息复原到所述存储区域。
5.根据权利要求2所述的存储装置，其特征在于：
所述第1指令及所述第2指令为NVMe规格下的Set Features指令。
6.根据权利要求1至5中任一项所述的存储装置，其特征在于：
所述安全信息包含用来允许对所述存储装置的存取的验证金钥数据、及用来将所述存储装置中所储存的数据加密的加密金钥数据。
7.一种存储装置，其特征在于：能够与主机装置进行通信，且具备：
控制器，控制所述存储装置；及
存储区域，包含安全信息及时间信息，所述安全信息包含表示是否允许对所述存储装置进行数据的读出或写入的状态的标志信息，所述时间信息表示所述存储装置电源接通的累积时间值；且
所述控制器
在从所述主机装置接收到第1指令的情况下，产生将对所述安全信息附加所述时间信息所得的数据加密而成的密文数据并储存于所述存储装置，且
执行针对所述密文数据的防篡改处理，将通过所述防篡改处理而产生的第1验证码发送到所述主机装置后，使所述存储装置切换为低电力状态。
8.根据权利要求7所述的存储装置，其特征在于：
所述控制器
在从所述主机装置接收到第2指令的情况下，从所述主机装置接收所述第1验证码，
通过对所述存储装置中所储存的所述密文数据执行所述防篡改处理而产生第2验证码，
在所述第1验证码与所述第2验证码一致的情况下，对所述密文数据执行解码处理，且
将通过所述解码处理而获得的所述安全信息及所述时间信息复原到所述存储区域。
CN201910142951.5A 2018-08-21 2019-02-26 存储装置 Active CN110851886B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018154777A JP2020030527A (ja) 2018-08-21 2018-08-21 記憶装置及びプログラム
JP2018-154777 2018-08-21

Publications (2)

Publication Number Publication Date
CN110851886A CN110851886A (zh) 2020-02-28
CN110851886B true CN110851886B (zh) 2023-11-21

Family

ID=69586093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910142951.5A Active CN110851886B (zh) 2018-08-21 2019-02-26 存储装置

Country Status (4)

Country Link
US (1) US11222144B2 (zh)
JP (1) JP2020030527A (zh)
CN (1) CN110851886B (zh)
TW (1) TWI712889B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102576684B1 (ko) * 2018-11-15 2023-09-11 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US20210397363A1 (en) * 2020-06-17 2021-12-23 Micron Technology, Inc. Operational monitoring for memory devices
TWI800795B (zh) * 2021-02-09 2023-05-01 宏碁股份有限公司 使用持續性記憶體的資料整理方法與記憶體儲存系統
JP7413300B2 (ja) * 2021-03-15 2024-01-15 株式会社東芝 記憶装置
TWI798680B (zh) * 2021-04-14 2023-04-11 群聯電子股份有限公司 主機記憶體緩衝區管理方法、記憶體儲存裝置與記憶體控制電路單元
CN112965670B (zh) * 2021-04-22 2023-08-01 群联电子股份有限公司 主机存储器缓冲区管理方法、存储装置与控制电路单元

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101043326A (zh) * 2006-03-22 2007-09-26 赵兴 动态信息加密系统和方法
CN104881374A (zh) * 2014-02-27 2015-09-02 三星电子株式会社 自加密驱动器和包括自加密驱动器的用户装置
CN104951409A (zh) * 2015-06-12 2015-09-30 中国科学院信息工程研究所 一种基于硬件的全盘加密系统及加密方法
CN107408175A (zh) * 2015-03-25 2017-11-28 英特尔公司 用于自加密驱动的挑战响应认证

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644579B2 (ja) * 1998-10-29 2005-04-27 富士通株式会社 セキュリティ強化方法及び装置
US20080304364A1 (en) * 2007-06-08 2008-12-11 Michael Holtzman Memory device with circuitry for improving accuracy of a time estimate
US9336387B2 (en) * 2007-07-30 2016-05-10 Stroz Friedberg, Inc. System, method, and computer program product for detecting access to a memory device
US8442235B2 (en) * 2010-04-14 2013-05-14 Microsoft Corporation Extensible management of self-encrypting storage devices
JP4881468B1 (ja) * 2010-09-17 2012-02-22 株式会社東芝 記憶装置、保護方法及び電子機器
JP5595965B2 (ja) * 2011-04-08 2014-09-24 株式会社東芝 記憶装置、保護方法及び電子機器
CN103797492B (zh) 2011-07-27 2016-09-21 希捷科技有限公司 用于安全存储劫持保护的方法和装置
WO2013048380A1 (en) * 2011-09-28 2013-04-04 Hewlett-Packard Development Company, L.P. Unlocking a storage device
US20140122867A1 (en) * 2012-10-26 2014-05-01 Hcl Technologies Limited Encryption and decryption of user data across tiered self-encrypting storage devices
US8850583B1 (en) * 2013-03-05 2014-09-30 U.S. Department Of Energy Intrusion detection using secure signatures
US9043613B2 (en) * 2013-06-28 2015-05-26 International Business Machines Corporation Multiple volume encryption of storage devices using self encrypting drive (SED)
US9117086B2 (en) * 2013-08-28 2015-08-25 Seagate Technology Llc Virtual bands concentration for self encrypting drives
US9443111B2 (en) * 2014-02-28 2016-09-13 Seagate Technology Llc Device security using an encrypted keystore data structure
KR20160028680A (ko) 2014-09-04 2016-03-14 삼성전자주식회사 데이터 저장 장치와 이의 작동 방법
US9626531B2 (en) 2014-11-18 2017-04-18 Intel Corporation Secure control of self-encrypting storage devices
JPWO2016088273A1 (ja) * 2014-12-05 2017-09-07 富士通株式会社 セキュリティ装置および制御方法
JP6328045B2 (ja) * 2014-12-11 2018-05-23 東芝メモリ株式会社 メモリデバイス
US10061377B2 (en) 2015-02-06 2018-08-28 Toshiba Memory Corporation Memory device and information processing device
CN204791027U (zh) * 2015-07-02 2015-11-18 沈阳睿隆鸿业科技有限公司 安全固态硬盘控制器
US9477489B1 (en) * 2015-07-09 2016-10-25 Dell Products L.P. Software based self-encrypting drive (SED) sleep resuming method
US10069625B2 (en) * 2015-09-22 2018-09-04 Quanta Computer Inc. System and method for automatic key generation for self-encrypting drives
US10235526B2 (en) * 2015-12-18 2019-03-19 Intel Corporation Secure resume from a low power state
JP6784198B2 (ja) * 2017-03-09 2020-11-11 トヨタ自動車株式会社 施解錠システム、キーユニット
US10778451B2 (en) * 2018-07-30 2020-09-15 United States Of America As Represented By The Secretary Of The Navy Device and method for hardware timestamping with inherent security

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101043326A (zh) * 2006-03-22 2007-09-26 赵兴 动态信息加密系统和方法
CN104881374A (zh) * 2014-02-27 2015-09-02 三星电子株式会社 自加密驱动器和包括自加密驱动器的用户装置
CN107408175A (zh) * 2015-03-25 2017-11-28 英特尔公司 用于自加密驱动的挑战响应认证
CN104951409A (zh) * 2015-06-12 2015-09-30 中国科学院信息工程研究所 一种基于硬件的全盘加密系统及加密方法

Also Published As

Publication number Publication date
TWI712889B (zh) 2020-12-11
US20200065528A1 (en) 2020-02-27
JP2020030527A (ja) 2020-02-27
US11222144B2 (en) 2022-01-11
TW202009717A (zh) 2020-03-01
CN110851886A (zh) 2020-02-28

Similar Documents

Publication Publication Date Title
CN110851886B (zh) 存储装置
KR102013841B1 (ko) 데이터의 안전한 저장을 위한 키 관리 방법 및 그 장치
JP4982825B2 (ja) コンピュータおよび共有パスワードの管理方法
US8839000B2 (en) System and method for securely storing data in an electronic device
CN110998578B (zh) 用于在异构存储器环境内进行引导的系统和方法
EP2161673A1 (en) Method and system for protecting data
US20100058073A1 (en) Storage system, controller, and data protection method thereof
JP6029592B2 (ja) 記憶装置
US8910301B2 (en) System and method for locking and unlocking storage device
US20180046805A1 (en) Hardware-based software-resilient user privacy exploiting ephemeral data retention of volatile memory
US9935768B2 (en) Processors including key management circuits and methods of operating key management circuits
US8621195B2 (en) Disabling communication ports
US20230059382A1 (en) Electronic device
US10505927B2 (en) Memory device and host device
US11586775B2 (en) Securing data
CN218068848U (zh) 一种基于cpld的嵌入式软件加密防护系统
CN109583196B (zh) 一种密钥生成方法
JP5767657B2 (ja) 不揮発性メモリが記憶するデータを保護する方法およびコンピュータ
CN103198031A (zh) 信息处理装置及存储设备的使用限制的解除方法
KR20240005406A (ko) 사용자 인증을 수행하는 보안 프로세서, 및 그것을 포함하는 사용자 장치
KR101617089B1 (ko) 인증을 이용하여 보안을 강화하는 비휘발성 메모리 칩 및 이를 이용한 데이터 보안 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant