CN109690675B - 一种可应用于磁电隧道结的新型字线脉冲写入方法 - Google Patents

一种可应用于磁电隧道结的新型字线脉冲写入方法 Download PDF

Info

Publication number
CN109690675B
CN109690675B CN201780049564.6A CN201780049564A CN109690675B CN 109690675 B CN109690675 B CN 109690675B CN 201780049564 A CN201780049564 A CN 201780049564A CN 109690675 B CN109690675 B CN 109690675B
Authority
CN
China
Prior art keywords
magnetoelectric
word line
layer
mej
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780049564.6A
Other languages
English (en)
Other versions
CN109690675A (zh
Inventor
李豪哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inston Inc
Original Assignee
Inston Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inston Inc filed Critical Inston Inc
Publication of CN109690675A publication Critical patent/CN109690675A/zh
Application granted granted Critical
Publication of CN109690675B publication Critical patent/CN109690675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

本发明提出一种可用于磁电隧道结，利用字线脉冲写入技术的新型数据写入系统和方法。一种实施例是，一种可应用于磁电随机存储器(MeRAM)的电路设计方法，包括多个由电压控制的磁电隧道结(MEJ)，其中每个磁电隧道结连接到晶体管的漏极组成一个MeRAM单元，每一个单元包括三个端口，分别连接到位线(BL)，源极(SL)和至少一个字线(WL)。在一个MeRAM阵列中，其驱动电路包括位线驱动器，源极线驱动器和字线驱动器。驱动电路产生电压脉冲，施加于磁电隧道结上。驱动电路的输出和字线相连，字线又连接到每个MeRAM单元中存取晶体管的栅极，从而在磁电隧道结上产生方波电压脉冲。

Description

一种可应用于磁电隧道结的新型字线脉冲写入方法
技术领域
本发明属于电子电路领域，具体涉及磁电隧道结的实现。
背景技术
电子器件和磁性器件是被广泛应用于现代电子设备中。尤其是近些年，综合电性和磁性的自旋-电子（或称为“自旋电子”）器件被广泛研究。这些器件利用了量子磁阻效应，比如巨磁阻（GMR）和隧道磁阻（TMR）效应。GMR和TMR是指，在由两个铁磁层和非磁性层组成的体系中，两铁磁层磁性的相对取向(平行排列或反平行排列)决定了该结构的电阻大小。例如，磁阻随机存取存储器（MRAM）通常利用TMR现象实现数据的存取，并有望成为一种新型的RAM存储器。在典型的MRAM中，数据存储在磁结构中，该磁结构包括由绝缘层隔开的两个铁磁层-该结构通常被称为磁性隧道结(MTJ)。其中一个铁磁层（固定层，fixed layer）的磁化方向永久地被设定在特定方向，而另一个铁磁层（自由层，free layer）的磁化方向自由改变。通过操纵自由层的磁化方向（使自由层与固定层的磁化平行或反平行）实现数据的写入；并通过测量其电阻的大小来读取存入的信息（因为存储位电阻的大小由两铁磁层磁化方向的相对取向决定，两铁磁层平行排列时电阻较小；反平行排列时电阻较大）。
发明内容
本发明提出一种在磁电隧结道中利用字线脉冲技术实现数据写入的系统和方法。
具体如下：
在一个实施例中，磁电随机存取存储器电路，其包括多个电压控制的磁电隧道结，每个磁电隧道结包括至少一个自由磁层，至少一个固定磁层，以及介于两个磁层之间的非磁性电介质。利用电压控制磁各向异性效应（VCMA）,通过在磁电隧道结上施加预定极性的电压，以降低自由磁层的垂直各向异性和矫顽力。同理，施加相反极性的电压可以增强自由磁层的垂直磁各向异性和矫顽力。每个磁隧道结连接到存取晶体管的漏极，组成一个MeRAM单元。每个MeRAM单元包括三个端口，每个端口分别连接位线，源极及至少一条字线。一个MeRAM存储阵列中，其驱动电路包含源极线驱动器、位线驱动器和字线驱动器和脉冲电压发生器。脉冲电压发生器能够触发字线驱动器。每一个位线驱动器和字线驱动器均由互补信号控制。位线驱动器包含多个上拉电路，字线驱动器包含n沟道MOS晶体管和p沟道MOS晶体管。字线驱动器和位线驱动器的下拉电路则由n沟道MOS晶体管组成。驱动电路产生脉冲电压并施加于磁电隧道结之上。驱动电路的输出端与字线相连，字线又连接到每个MeRAM单元中存取晶体管的栅极。从而在磁电隧道结上产生方波电压脉冲。
在进一步的实施例中，磁隧道中自由层包括Co，Fe和B的组合。
在另一个实施例中，磁隧道电介质势垒层包括MgO。
在另一个实施例中，磁隧道结自由层与另一金属层相邻，金属层包括元素Ta，Ru，Mn，Pt，Mo，Ir，Hf，W和Bi中的一种或其组合。
在另一个实施例中，施加于磁电隧道结上的电压脉冲可导致自由层磁化方向的翻转，该电压脉冲的时间约为自由层的磁矩进动周期的一半。
在另一个实施例中，自由层磁化方向具有两个稳定状态。在没有施加电压脉冲的情况下，其磁化方向垂直于平面。
在另一个实施例中，自由层磁化方向具有两个稳定状态。在没有施加电压脉冲的情况下，其磁化方向处于平面内。
在另一个实施例中，磁电隧道结具有圆形形状。
在另一个实施例中，磁电隧道结具有椭圆形形状。
在另一个实施例中，驱动电路包括位线驱动器，源极线驱动器，字线驱动器和脉冲发生器。
在另一个实施例中，位线驱动器具有上拉和下拉电路。上拉电路包括n沟道MOS晶体管和p沟道MOS晶体管；下拉电路则由n沟道MOS晶体管组成。
在另一个实施例中，字线驱动器具有上拉和下拉电路。上拉电路包括n沟道MOS晶体管和p沟道MOS晶体管；下拉电路则由n沟道MOS晶体管组成。
在又一个实施例中，位线驱动器由互补信号控制。
在又一个实施例中，字线驱动器由互补信号控制，互补信号由脉冲发生器产生。
在又一个实施例中，脉冲发生器产生互补信号，其宽度能通过数字代码调节。
在又一个实施例中，位线驱动器输出连接到位线。
在又一个实施例中，字线驱动器输出连接到字线。
本发明的其他内容，优点和新颖特征以及进一步的适用范围将部分地在下面的详细描述中阐述，方便本领域技术人员对以下内容进行检索和学习。本发明的应用和优点可借助于权利要求书中指出的手段或多种手段的组合来实现。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
以下附图为本发明的示例性实施例，用于描述并解释本发明，并不代表本发明的全部范围。
图1概念性地表示出了根据本发明实施例的字线脉冲MeRAM系统。
图2概念性地表示出了根据本发明实施例的位线和字线控制信号。
图3概念性地表示出了根据本发明实施例的字线脉冲MeRAM单元。
图4概念性地表示出了根据本发明实施例的MEJ阵列的实现。
图5概念性地表示出了根据本发明实施例的自由层和固定层磁化方向平行于平面的MEJ。
图6概念性地表示出了根据本发明实施例的自由层和固定层磁化方向垂直于平面的MEJ。
图7A概念性地表示出了MEJ，其包括辅助层以便于根据本发明的实施例进行操作。
图7B概念性地表示出了MEJ，其包括附加层，该附加层产生散磁场以便于根据本发明实施例进行操作。
图8A和8B概念性地表示出了根据本发明实施例对MEJ进行数据写入操作。
图9A和9B概念性地表示出了根据本发明实施例的拥有半固定层的MEJ。
图10概念性地表示出了根据本发明实施例的自由层平行并靠近金属线的MEJ。其中电流可以穿过金属线，从而产生自旋轨道矩，其可以使得自由层磁化方向趋于某一特定的方向。
具体实施方式
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求的保护范围，故凡运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求的保护范围内。
下面通过示意图、系统和方法进一步描述应用于MEJ的字线脉冲技术的主要内容。在随机存取存储器领域中，数据位被写入存储单元以进行存储。本申请描述了一种用于通过字线而非传统应用中的位线将这些数据位写入存储器单元的技术。根据本发明实施例描述的利用方型脉冲实现写操作的字线脉冲技术（WLP）能够有效减小误写率（WER），提升单元面积效率。这些改进将极大地促进磁电随机存取存储器（MeRAM）的应用。
目前，在包括嵌入式系统存储器应用在内的某些应用中，仍存在一些挑战使得MeRAM难以应用于这些场景之中。其中一个问题便是磁性隧道结误写率（WER）相对较高。写错误通常由不完美的写入脉冲（例如错误的形状和持续时间）引起。高WER严重限制了其在高速存储器中的应用。这是因为高WER（比如每写入大约103次会存在1个错误）的存在，需要多次写操作才能实现可接受的误码率（BER）（即每大约109位中有1个错误位），而多次的写操作造成总写入时间过长，因此无法满足高速应用的需求。
根据本发明实施例的字线脉冲系统能够产生更好的方形写入脉冲进而极大地改善WER。在多种实施例中，基于利用电压控制磁各向异性效应（VCMA）的磁电隧道结，写脉冲对其翻转可能性有非常大的影响。与三角形脉冲相比，利用方形脉冲作为写脉冲会极大地提高其翻转概率。
根据本发明的实施例，与传统的位线脉冲（BLP）方案相比，字线脉冲（WLP）系统之所以可以产生更好的方形脉冲基于以下原因：在脉冲条件下，WLP可以减少放电路径；WLP可以利用存取晶体管获得增益；以及WLP可以有效地消除电容负载。在某些实施例中，与传统BLP方法相比，WLP方案可以使WER减少7个数量级（107），并且使MeRAM的驱动器电路面积效率提升4倍。
根据本发明的实施例，在典型的MeRAM芯片上，字线脉冲系统可以用于组成存储单元的单元阵列之中。在以磁性隧道结（MTJ）作为磁阻随机存取存储器（MRAM）核心器件的存储器单元中，字线脉冲系统已经开始应用。MeRAM电压控制磁电电隧道（MEJ）是MRAM中使用的MTJ器件的新兴变体：其利用磁电界面效应来控制其自由层磁化方向，并利用隧道磁阻（TMR）来读取其存储状态。在MeRAM中，WLP方案还未被使用。通常，此元件利用VCMA现象降低MEJ的自由层的矫顽力，从而使自由层的磁化强度更加容易地翻转到相反的方向，达到数据写入的目的。采用了VCMA原理的器件比传统MTJ器件性能有明显的提升。在MEJ中，因为利用VCMA效应能够有望显著降低功耗，具有高耐久性和高密度的特点，并且可以适用于高速运行系统，所以利用电场控制纳米磁体正成为下一代存储器和逻辑应用的基本构建模块。
传统的磁性隧道结是利用大电流产生的自旋转移力矩（STT）实现自由层磁化强度的翻转。与此不同的是，MEJ利用电场实现自由层磁化强度的翻转。因此，与传统MTJ相比，MEJ至少具有三个明显的优点：1）由于欧姆损耗的显著减少而具有极低的动态能耗；2）由于磁矩进动，MEJ拥有亚纳秒写入速度（对于STT器件来说，其需要提供非常大的电流才能达到相同的写入速度）；3）由于在存储单元中使用最小尺寸的存取晶体管或二极管，使得存储器阵列具有非常高的存储密度。
根据所需的应用场景，字线脉冲系统能应用于多种MEJ变体。总的来说，一个基本MEJ结构包括铁磁（FM）固定层，具有单轴各向异性FM自由层以及将FM固定层和FM自由层分开的介电层。为简单起见，除非另有说明，术语“FM固定层”和“固定层”在本申请中将被认为是等同的；同样，除非另有说明，术语“FM自由层”，“铁磁自由层”，“具有单轴各向异性的自由层”和“自由层”在本申请中也被认为是等同的。
根据本发明实施例的FM固定层通常具有固定的磁化方向，即FM固定层的磁化方向通常在MEJ的正常读写操作期间不会改变。相对的，FM自由层的磁化方向则在写操作中根据存储值有所改变。在实施例中，FM自由层的磁化方向基本平行或反平行于FM固定层的磁化方向，此方向称为“易轴”，即该层的磁化方向倾向于沿着该轴所指的方向。换句话说，易轴是自发磁化的能量有利方向（轴）。其由多种磁各向异性决定，包括但不限于磁晶各向异性，磁弹性各向异性，几何形状等。对应地，若磁化方向倾向于在某一平面内，尽管在该平面内没有偏向于特定的轴，这个平面则称为“易平面”。
通常，利用VCMA现象能实现自由层的磁化方向的翻转，即通过在MEJ上施加预设电压以降低自由层的矫顽力，进而更容易翻转其磁化方向。换句话说，在矫顽力降低的情况下，FM自由层能轻易地被磁化，使其与FM固定层的磁化方向平行或反平行。
在字线脉冲系统中，作为存储单元的MEJ具有很大的应用前景，其潜在的应用和研究仍在持续探索中。例如，Khalili Amiri等人申请的美国专利No.8841739 (简称739专利）公开了利用二极管（而非晶体管）作为MEJ存取器件的DIODE-MEJ单元。如739专利中所讨论的，使用二极管带来许多优点，进而使MEJ更加实用。本专利引用了739专利的公开内容，尤其是其涉及利用二极管作为MEJ的读取器件。此外，Khalili Amiri等人申请的第14073671号美国专利（简称671专利申请），公开了一种MEJ结构，其在可写性和可读性有较大改进，进一步促进MEJ的应用。本专利引用了671专利申请的公开内容，尤其是其涉及表现出改进的可写性和可读性的MEJ结构。以下通过一些实施例阐述字线脉冲系统。
（1）字线脉冲MeRAM系统
根据本发明实施例，利用字线驱动器产生更接近完美的方波脉冲，字线脉冲MeRAM系统能够进一步改善WER和存储单元面积效率。
传统MeRAM系统上通过在位线上施加方形脉冲作为写入脉冲，此称为BLP方案。根据本发明实施例的MeRAM系统则是通过在字线而非位线上施加脉冲作为写入脉冲，称为WLP方案。WLP能在MEJ上产生方形度更好的方形脉冲，提高了MEJ翻转概率，同时减少驱动器所需面积。此外，对于MEJ的电压控制磁性（VCMA）引起磁矩进动，因为方形脉冲提供相对恒定的面内有效场，导致稳定的进动轨迹，进而提高翻转概率。
传统BLP方案中，改善写脉冲形状的最简单方法是通过增加驱动器中晶体管的尺寸增加字线或位线的驱动能力。然而，在给定面积下，驱动器尺寸的增加意味着存储阵列面积的缩减，导致单元区域效率较低。然而，在实际应用中，较高的存储单元面积效率是存储器设计的重要指标。本发明涉及的字线脉冲系统能减小驱动器尺寸，同时产生足够好的方形脉冲，进而达到相较于BLP更高的单位面积效率。
图1中给出了根据本发明实施例的字线脉冲MeRAM系统的示意图。字线脉冲MeRAM系统100包含MeRAM单元102。在许多实施例中，字线脉冲MeRAM系统100连接多个MeRAM单元102组成存储阵列。MeRAM单元102包含MEJ和存取晶体管138。存取晶体管138连接到字线104上，字线104连接到字线电容（CWL）108和字线驱动器（WLD）112。
在若干实施例中，连接字线104的存取晶体管138的数量与字线104的长度共同决定了线电容108的负载。在许多实施例中，字线驱动器112包含字线驱动器输入信号（DWL）124，其从脉冲发生器接收电压信号以启动字线驱动器112。
在某些实施例中，字线驱动器112还可包含互补的字线驱动器输入信号（DWL）122。字线驱动器112在其上拉电路中包含n沟道晶体管120并连接到字线104上。
在另外的实施例中，同样在上拉电路中的p沟道晶体管118与上拉n沟道晶体管120同时工作，实现上拉字线104至高电位。在不同的实施例中，字线驱动器112与互补字线驱动器输入122和字线104相连。在其他一些实施例中，字驱动器112的一部分由一对下拉n沟道晶体管130和132组成，并连接到互补驱动器字线输入信号122和字线104。
相似地，在某些实施例中，以类似字线驱动器112的方式设计位线驱动器110。
在许多实施例中，位线驱动器输入信号（DBL）126能够提供启动位线驱动器110的脉冲。位线驱动器输入信号126与n沟道上拉晶体管116和互补位线驱动器输入信号128相连，互补位线驱动器输入信号128本身连接到上拉p沟道晶体管114和两个下拉的n沟道晶体管134和136。下拉n沟道晶体管134,136和上拉n沟道晶体管116以及上拉p沟道晶体管114都连接到位线。位线本身则与MeRAM单元102和位线电容负载（CBL）106相连。
在某些实施例中，位线（BL）103和字线（WL）104上的电容和电阻负载不同。由于不同的应用结构及要求，不同的负载将导致位线驱动器110和字线驱动器112拥有不同尺寸。这些变量中包括但不限于位线103和字线104的物理长度，和/或实际设计中的寄生效应。举例来说，位线103负载包括金属线的寄生电阻（R）和寄生电容（C），MEJ的电容和存取晶体管的结电容。同样，字线负载由金属寄生RC（另一金属层）和存取晶体管138的栅极电容组成。在若干实施例中，位线驱动器110和字线驱动器112的尺寸可以通过电路模拟获得。
另外，根据本发明实施例的位线驱动器110和字线驱动器112的尺寸由时序约束决定。在MeRAM中，写操作的脉冲形状（转换速率，宽度和幅度）是决定整体性能的关键因素。在传统的位线脉冲（BLP）方案中，位线驱动器110的驱动能力能够通过调整驱动器大小来满足位线103的写入时序要求。然而，在某些实施例中，由于对字线的时序约束相对宽松，因此字线驱动器112的尺寸小于位线驱动器110的尺寸，从而增加单元面积效率。字线驱动器112和位线驱动器110的精确尺寸由实际应用中的时序要求决定。
尽管上述图1描述了关于字线脉冲MeRAM系统的预定概念的实施例，但是任意字线脉冲MeRAM系统均能适当地用于预定的应用场景。关于字线脉冲MeRAM系统的写脉冲控制信号将在下一节中介绍。
（2）字线脉冲MeRAM系统控制信号
本发明实施例阐述了字线脉冲MeRAM系统控制信号如何产生更好的方波信号。相较于传统BLP方案，根据本发明的实施例的MeRAM系统将写脉冲施加到字线，从而引起位线和存取晶体管漏极（DR）250,255之间的电位差在MEJ上产生更好的方波信号。
图2为根据本发明实施例的字线脉冲MeRAM系统控制信号200的示意图。传统位线脉冲方案的控制信号示于图2的左侧，图2的右侧则给出了本发明字线脉冲方案控制信号示意图。各图标示五个主要信号（以电压波形表示），并且每个信号对应于字线脉冲MeRAM系统的一个物理量（通常为电压）。信号包括字线驱动器输入信号（DWL）210,215，位线驱动器输入信号（DBL）220,225，字线信号（WL）230,235，位线信号（BL）240,245和MeRAM单元（DR）250,255中存取晶体管漏极的电压信号。在许多实施例中，信号切换 (由低电位转换到高电位或高电位转换到低电位) 所需的时间大约为100ps。
在传统的BLP写入模式方案中，字线驱动器首先在212所指示的时间由DWL 210触发。这将所选择的WL充电到电源电位VDD，使存取晶体管导通。接着，DBL 220触发BL驱动器，其在222所指示的时间开始对BL 240充电。然而，在进一步的实施例中，因为位线驱动器直接驱动整个BL电容负载CBL，使得该BLP方案使写入脉冲形状并非完整的方波；并且一部分电荷通过未选择的MeRAM单元泄漏出去，使得BL 240在1ns时间内无法到达VDD，导致相当长的写入脉冲时间。随着电容性负载增加，写入脉冲严重受影响，甚至由于脉冲变为三角形并且振幅减小，最终无法翻转MEJ。在某些实施例中，当位线电容器CBL的电容性负载达到30fF时，可能发生翻转失败。
WLP写入模式系统中控制信号的波形见图2的右侧。在一些实施例中，DBL 225使位线245在226所指示的时间充电到VDD。因为存取晶体管在时间226处并不导通，所以其也将存取晶体管DR 255充电到VDD。接着，DWL 215启动并且在时间216处使WL 235电位上升。与BLP方法相比，因为存取晶体管栅极拥有较高的输入电阻，消除了放电路径，所以WL 235的切换速率提升约20％。此外，WLP系统能有效地利用存取晶体管的电流增益。当WL235电压低于存取晶体管的阈值电压时，流过存取晶体管的电流也随WL 235电压呈指数增加。当WL235电压高于阈值电压时，随着WL 235电压进一步增加，其所提供的电流呈二次方增加。
在各种实施例中，DWL脉冲上升（216）和下降（218）之间的时间是自由层进动周期的一半。DBL信号的上升（222）到下降（224）之间的时间，同样对应于自由层的进动周期的一半。随后，因为漏极255节点上的电容负载仅由MEJ和存取晶体管本身组成（远小于位线电容负载CBL），所以在时刻216，WL 235电压导致漏极255节点经由存取晶体管快速地放电。最后，在228对应的时间， DBL 225电压快速下降，使BL 245和DR 255拉至低电位。在这个过程中，由于MEJ两端的电压等同于位线和漏极节点之间的电位差，因此，字线脉冲系统可以通过DR255在MEJ上产生更宽、方形度更好的方形脉冲，实现更可靠的写入操作。另外，在根据本发明实施例的WLP系统中，MEJ两端的电位差较不受电容性负载（在正常操作情况下）影响。
尽管上述图2描述了关于字线脉冲MeRAM系统的预定概念实施例，但是任意字线脉冲MeRAM控制信号均能适当地用于预定的应用场景。关于适用于字线脉冲系统的MeRAM记忆体单元将在下一节中介绍。
（3）字线脉冲MeRAM单元
本发明实施例中的字线脉冲MeRAM系统利用一系列MeRAM单元来存储数据。MeRAM单元由MEJ和存取晶体管组成。MEJ单元在以下部分中更详细地讨论，并且能由许多不同的实施例组成。在许多实施例中，MEJ的固定层连接到位线，而自由层则连接到存取晶体管。
图3中示出了根据本发明实施例的MeRAM单元的示意图。在若干实施例中，MeRAM单元300主要由MeRAM存储元件330组成；存储元件330由MEJ 310和存取晶体管320组成。在某些实施例中，MEJ 310包括固定层340、自由层360以及位于二者之间的介电层350组成。在进一步的实施例中，存取晶体管320甚至包含字线380和源线390；在有些实施例中，位线370与MEJ端口310相连。
尽管上述图3描述了关于字线脉冲MeRAM单元的预定概念实施例，但是任意字线脉冲单元均能适当地用于预定的应用场景。有关字线脉冲MeRAM系统中，MEJ阵列的实现将在下一节中介绍。
（4）MEJ阵列的实现
本发明实施例阐述了通过可用于MeRAM存储单元的，不同的结构设计的MEJ阵列的实现。字线脉冲MeRAM系统通常利用MEJ作为MeRAM存储器存储元件。例如，671专利申请（上文中引用）公开了一种MEJ设计结构：在自由层旁制备第二层电介质层以增强VCMA效应。需要指出，根据本发明实施例包含任何合适的MEJ设计方案。
虽然本节见主要讨论单个MEJ的操作，但在许多实施例中，通常同时使用多个MEJ以实现预定的要求。例如，671专利公开了MeRAM另一种设计方案：采用交叉架构（cross -bar architecture）同时使用多个MEJ进行操作。在使用多个MEJ的实施例中，每个MEJ之间通过场隔离或者由顶层和底层封装进行隔绝。图4给出了两个MEJ之间通过场隔离及封装层进行隔绝的实施方式。MEJ 410被封装在底层420和顶层430内。在若干实施例中，采用场隔离440的方法隔绝MEJ，避免其相互作用。需要指出的是，顶层和底层中的每一层包括一层或多层材料或结构。在本发明实施例中，场绝缘材料亦可以是任何能够实施MEJ操作的材料。
尽管上述图4描述了关于实现MEJ阵列预定概念实施例，但是任意MEJ阵列的实现方法均能适当地用于预定的应用场景。关于磁电隧道结的基本结构在下一节中介绍。
（5）基本磁电隧道结结构
字线脉冲MeRAM系统中使用的磁电隧道结具有独特的结构。如前所述，典型的MEJ包含具有磁化方向固定的固定层，磁化方向能够发生改变的自由层，以及固定层和自由层之间的介电层。
自由层具有磁单轴各项异性，即其磁化方向总是趋向于沿着“易轴”方向，与固定层的磁化方向对齐（平行或反平行）。换句话说，易轴是自发磁化能量最低的方向（轴）。在若干实施例中，当自由层与固定层磁化方向相同时，即“平行”态，此时被认为是第一种信息状态。同样，当自由层与固定层磁化方向相反时，即“反平行”态，此时被认为是第二种信息状态。在许多实施例中，这两种信息状态会造成MEJ的电阻不同。平行态时，MEJ的电阻相对较低，而反平行态时，MEJ的电阻相对较高。
在许多实施例中，使用任何合适的方法均能够获得具有特定磁化方向和磁各向异性相关特性的FM固定和FM自由层，例如，基于期望的磁化方向取向来选择FM固定层，自由层和介电层的形状。在某些实施例中，挑选细长形状（即椭圆形）的FM固定层，自由层和介电层，能使其易磁化轴沿长轴方向-即FM固定和FM自由层将倾向于沿长轴方向磁化，此时磁化方向是“面内”；或者，期望磁化方向垂直于FM固定和FM自由层平面（即“平面外”），此时可以将FM层变薄且形状制备为对称的圆形。在第二种情况下，尽管磁化方向倒向平面内的趋势仍然存在，但因为FM层相对较薄，所以由FM层和相邻层之间的界面产生的各向异性（其倾向于在平面外）便支配FM层的整体各向异性。或者，用于FM固定或自由层的材料具有体垂直各向异性，即源自其体材料的各向异性，而不是源自其与其它相邻层界面的各项异性。更甚者，在许多另外的实施例中，FM自由层或固定层也能由许多子层组成，各个子层之间的界面各向异性最终表现为有效的整体各向异性。在许多实施例中，通过对界面各向异性和体各向异性的组合，构造不同的FM自由层或固定层，进而实现以上效果。
图5为MEJ的示意图，其中FM固定层和FM自由层分别位于介电层两侧。根据本发明的许多实施例，在MEJ 500中，FM固定层502与介电层506相邻，从而形成第一个界面508；FM自由层504与介电层506的另一侧邻接，从而形成第二个界面510。在许多实施例中，MEJ 500中FM固定层502具有在平面内的磁化方向512，在该图示中描绘为从左到右。因此，FM自由层采用与FM固定层的磁化方向平行或反平行的磁化方向514。作为参考，易轴方向516、平行磁化方向518和反平行磁化方向520如图所示。在若干实施例中，增加额外的材料（盖帽层或种子材料，或多层膜材料等）与FM自由层504和FM固定层502相接触，从而形成接触界面，也能够提供额外的电学和磁学特性。另外，MEJ还包括金属接触，使它们与其它器件互连。
在许多实施例中，通过选择合适的材料，在MEJ两端（跨FM固定层和FM自由层）施加电压时，能够改变FM自由层的磁各向异性。例如，在图5中，FM自由层的磁化方向在平面内，电压的施加能够改变FM自由层的易磁化方向，使其磁化强度拥有平面外分量。有关电压控制磁各向异性将在“MEJ操作的一般原理”一节中讨论。在许多实施例中，实现该效果的FM材料包括但不是限于铁，镍，锰，钴，FeCoB，FeGaB，FePd和FePt，CoFe，FeB，NiB和NiFeB，或包含这些材料的化合物或合金。在某些实施例中，用于介电层的合适材料包括MgO和Al2O3。当然，材料选择不限于所述。任何合适的材料均能够用于FM固定层和自由层和介电层。 FM自由层，FM固定层和介电层中均能够由多个子层组成，这些子层共同提供相应的功能。
图6为磁化方向垂直于平面的MEJ示意图。 MEJ 600与图5中所示的结构类似，包括FM固定层602，FM自由层604和与二者相邻的介电层606。但与图5不同的是，FM固定和FM自由层的磁化方向612和614均垂直于MEJ的层平面。在若干实施例中，其他材料（盖帽层，种子层，或多层膜材料）与FM自由层604和FM固定层602相邻，进而形成另外的界面，也能够提供额外的电学和磁学特性。需要指出的是，FM自由层、固定层和介电层也能够由许多子层组成，共同作用以实现对应的功能。
尽管上述图5-6描述了关于面内和垂直MEJ基本结构的具体概念，但是铁磁层任意磁化方向的MEJ均能适当地用于预定的应用场景。基于多层膜的MEJ结构将在下一节进行介绍。
（6）MEJ辅助层
在许多实施例中，MEJ还包括辅助层，其用于促进MEJ的操作。例如，在某些实施例中，FM自由层包括覆盖层或种子层，其能够：1）增加FM自由层的垂直磁各向异性，和/或（2）进一步增强对电压的敏感性。
包含多层膜结构的MEJ 700如图7A所示，这些多层膜能提升MEJ 700的性能。在某些实施例中，柱形MEJ沉积在基底718,738之上。在柱型MEJ的顶部和底部之间施加电压，以实现FM自由层的翻转。在某些实施例中，柱型MEJ包括特定顺序的层和材料：顶部电极702（例如Ta / Ru / Ta 722），垂直固定层704（例如Pt / Co，Co / Ru / Co，Co / Pt 724），盖帽层706（例如W，Ta，Mo，Ir 726），固定层708（例如CoFeB 730），介电层710（例如MgO 730），自由层712（例如CoFeB 732），种子层714（例如W， Ta，Mo，Ir 734）和底部电极716（例如Ta /Ru / Ta 736 ）。本领域技术人员可以基于不同应用场景的特定要求调整该层顺序和材料。
基于面内固定层的MEJ 750如图7B所示，其中面内固定层提供面内散磁场以实现电压控制的磁矩进动翻转。在许多实施例中，面内固定层的散磁场效应使得MEJ在不需外部磁场的情况下也能实现翻转。在许多实施例中，柱形MEJ沉积在基底751,781之上。柱型MEJ包括特定顺序的层和材料：顶部电极762（例如Ta / Ru / Ta 782），垂直固定层764（例如Pt/ Co，Co / Ru / Co，Co / Pt 784 ），盖帽层766（例如W，Ta，Mo，Ir 786），固定层768（例如CoFeB 788），介电层770（例如MgO 790），自由层772（例如CoFeB 792），种子层774（例如W，Ta，Mo，Ir 794），面内固定层776（例如CoFe 796），反铁磁层778（例如IrMn，PtMn 798）和底部电极780（例如Ta / Ru / Ta 799）。本领域技术人员可以基于不同应用场景的特定要求调整该层顺序和材料。
尽管上述图7A-B描述了关于字线脉冲MEJ中附加层的预定概念实施例，但是任意材料与薄膜层的组合均能适当地用于预定的应用场景。比如在一些实施例中，Ru、Hf、Pd等材料也能用于种子层和盖帽层。关于MEJ的一般操作原理将在下一节中介绍。
（7）MEJ的一般操作原理
本段落讨论目前所理解的MEJ操作原理。本发明的实施例的实现不局限于这些现象，而是用以阐述在当前认知下的物理现象下MEJ的工作原理。如先前所述，MEJ通常利用磁阻原理实现两种不同的物理状态。具体来说是在铁磁层/非磁层/铁磁层的薄膜结构中，电阻数值取决于两铁磁层处于平行排列或反平行的排列。因此，MEJ可以处于FM层具有平行磁化方向的状态，也可以处于其FM层具有反平行磁化方向的状态。
MEJ的写操作则依赖于电压控制的磁各向异性（VCMA）现象。VCMA现象是指，当电压施加于相邻介电层的铁磁材料时，铁磁材料的各向异性会发生变化的现象。例如，已证实MgO与Fe，CoFe和CoFeB等金属铁磁体的界面能表现出垂直磁各向异性。当在介电层上施加电压时，其磁各向异性的大小会产生变化。目前认为自旋相关的电荷屏蔽，界面处原子轨道的混合以及电场诱导的界面处原子轨道占据的变化是造成VCMA的主要原因。在许多实施例中，利用该现象能实现MEJ在两种不同的状态之间转换。
首先，在本发明的若干实施例中，MEJ被设计预定的结构，使得在其上施加电压以降低FM自由层的矫顽力，使其更容易在期望的方向上磁化。这些方向包括与固定层的磁化方向平行或反平行。第二，在本发明的另外的实施例中，MEJ操作依赖于磁矩的进动翻转，由此通过精确地控制电压脉冲时间，使FM自由层的磁化方向发生翻转，进而实现数据写入。
在一些实施例中，通过降低FM自由层的矫顽力，使自由层的磁化方向沿着期望的方向。通过降低矫顽力，FM自由层能以任何合适的方式改变磁化方向。在多个实施例中，外部施加的磁场，FM固定层的磁场和/或自旋转移力矩（STT）都能产生磁化效应。在另外的实施例中，磁化还能由FM半固定层的磁场，相邻金属线中施加电流产生的自旋轨道矩（SOT），或这些方法的任何组合产生。事实上，在FM自由层矫顽力减小的情况下，任何合适的方法都能导致这种磁化过程。
作为示例(但并不局限于此)，外部施加的磁场的合适范围在0到100Oe的范围内。然而，对于电压引起的进动翻转，为了实现1纳秒的翻转速度，外部施加的磁场约为200Oe。施加在MEJ上以降低其磁性并引起进动的电场大小大约为0.1-2.0V/nm，具有较大VCMA效应的材料所需的电场较低。用于辅助翻转的STT电流密度大小约为0.1-1.0MA/cm2。
在外磁场H的辅助下，通过施加电压降低自由层的矫顽力，实现自由层磁化方向的翻转如图8A所示。在步骤1中，FM自由层和FM固定层的磁化方向都处于面内，且相互平行。此时，磁场H与FM固定层的磁化方向反向平行，但FM自由层的矫顽力较大，因此FM自由层磁化方向不易被磁场H翻转。在步骤2中，当施加电压Vc时，由于VCMA效应增加了自由层的垂直磁化方向分量（在其平面之外），这使得FM自由层的矫顽力降低。在外场H的作用下，自由层的磁化方向发生翻转。当撤去电压Vc时，VCMA效应消失，加之磁场H与FM固定层呈反平行状态，使得FM自由层将维持与FM固定层的磁化方向反平行的状态。此时，MEJ的状态由第一种信息状态（低阻态）转变为第二种信息状态（高阻态）。通常，在自由层和固定层的磁化方向位于面内方向的许多实施例中，施加电压增强了自由层垂直磁各向异性，因此通过控制所施加的外部磁场与电压，使得FM自由层磁矩偏向面外方向，由此实现磁化方向的翻转。
值得指出的是，FM固定层的磁化方向的方向不一定要在面内，它能在任何合适的方向上。例如，在某些实施例中，磁化方向位于面外。在许多实施例中，FM自由层包括面内和面外磁各向异性分量。与图5类似，FM固定层和FM自由层具磁化方向垂直于面内的MEJ如图8B所示。重要的是，在未施加电压时，自由层的磁化方向处于与FM固定层平行或反平行的状态，从而使得MEJ两个状态的电阻差异尽可能明显。
尽管上述图8A-B描述了关于MEJ操作的具体概念实施例，但是通过任意通过电压操控磁化强度翻转均能适当地用于预定的应用场景。关于MEJ中使用半固定层的应用将在下一节中介绍。
（8）半固定层（Semi-Fixed Layers）在MEJ中的应用
本实施例阐述了，MEJ中还能包括半固定层。在施加电压的情况下，该半固定层的磁各向异性发生改变，即半固定层的磁各向异性是电压的函数。比如，在MEJ两端没有施加电压的情况下，半固定层的磁化方向在面内方向。然而，当施加一定大小的电压时，其磁各向异性发生改变，使得磁化强度产生面外的分量。在另一些实施例中，在施加相同电压时，半固定层磁各向异性的改变量可能略小于自由层磁各向异性的改变量。在另外的实施例中，半固定层的加入能够帮助MEJ进行更细微的操作（已在上一节中有所讨论）。
包含半固定层的MEJ如图9A所示。MEJ 900的结构与图5中所示的结构类似，包括由介电层906分开的FM固定层902和FM自由层904。在某些实施例中，MEJ 900还包括邻接FM自由层404的第二个介电层908，使得FM自由层分别与两个介电层906和908相邻。在许多实施例中，半固定层910邻接介电层。通常，在许多实施例中，半固定层914的磁化方向与FM固定层912的磁化方向反平行，并能根据预定的应用场景加以改变。正如上文中提到的，施加的电压会使半固定层磁化方向发生改变。例如，在MEJ上施加不同的电压以改变半固定层的磁各向异性；比如在合适的电压下使其最终磁化方向垂直于初始磁化方向（本例中为面外方向）。当然，施加的电压能够以多种方式增大半固定层的磁各向异性。比如，在MEJ的某些实施例中，施加电压能降低垂直于初始磁化方向的磁化强度。需要注意的是，在不施加电压的情况下，磁化方向一般是沿着面内方向，但是，初始磁化方向能够在任何其他合适的方向上。
图9A给出了包含半固定层的MEJ的特定结构。然而， 在MEJ中，半固定层的数量和位置是任意的。例如，图9B给出了与图9A不同的半固定层MEJ结构。在若干实施例中，半固定层964和自由层954的位置与MEJ 950交换。
尽管上述图9A-B描述了在MEJ中利用半固定层的具体概念实施例，但是任意半固定层中组合均能适当地用于预定的应用场景。关于MEJ中金属线的使用将在下一节中介绍。
（9）MEJ中金属线的应用
施加外部磁场不是MEJ利用VCMA效应写入数据唯一方式。在许多实施例中，当自由层矫顽力降低时，FM固定层能在自由层上施加一个静磁场。此外，在某些实施例中，MEJ被设计成，在施加电压降低FM自由层的矫顽力的同时，有效地利用自旋转移力矩（STT）效应。通常，这些实施例利用STT电流作为自旋极化电流，进而促进自由层磁化方向的改变。该电流能直接通过MEJ产生，例如由施加电压时的漏电电流，或者通过其他方式产生。此外，在某些实施例中，这些方式还包括自旋轨道矩（例如，由Rashba或自旋霍尔效应产生）和当电流沿着与FM自由层相邻放置的金属线流过时产生的力矩。因此，这些力矩能够帮助FM自由层趋向于预定的磁化方向，这一方向由自旋轨道矩的的方向决定。因为VCMA降低FM自由层的矫顽力也就意味着减少了使FM自由层翻转所需的电流，所以这种设计优于传统的STT-MRAM，使装置更加节能。
另外，在许多实施例中，MEJ能够进一步利用热辅助翻转（TAS）技术。在许多实施例中，根据TAS原理，在写入过程中加热MEJ能够降低引起翻转所需的磁场。此时，若采用STT效应，使用更小的电流即能改变自由层磁化方向。另外，再结合VCMA效应则能够进一步降低其翻转电流。
在许多实施例中，使用电压脉冲也能够实现MEJ在两个信息态之间切换。当电压脉冲施加在MEJ上的时间为自由层的磁矩进动周期的一半时，磁化反向则会发生翻转。在本发明的某些实施例中，使用该技术，翻转时间将会低于1 ns。与由STT电流引起的翻转相比，使用电压实现翻转的技术更加节能。然而，该技术需要精确地控制施加的脉冲时间（为磁矩进动周期的一半）。例如，已观察到采用不同脉冲时间的脉冲电压（0.05到3ns范围内）都能实现磁化翻转。此外，脉冲电压也需要精确控制其幅度，使其产生预期的效应：实现磁矩的翻转。
基于此背景，可以看出，相对于传统MTJ，本发明实施例的MEJ拥有许多优点，比如能够利用单极性的电压实现翻转。实际上，上文中引用的739专利，讨论使用二极管代替晶体管作为MEJ的存取装置，便利用了此特征。在各种实施例中，电流、自旋电流和自旋极化彼此正交。
图10给出了使用与FM自由层相邻的金属线来产生自旋轨道扭矩的示意图，在许多实施例中均采用此方法促进FM自由层磁化方向发生翻转。MEJ 1000与图5类似，但额外增了金属线1002。电流1004流经金属线1002便产生自旋轨道转矩，从而促进FM自由层的磁化翻转。
尽管上述图10描述了利用具有MEJ的金属线的具体概念实施例，然而，本领域的研究人员可以在此基础上进行改进或者变化。以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求的保护范围，故凡运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求的保护范围内。另外，通过所附文献也能更好地理解本文所述的附图和方法，所附文献的公开内容通过引用整体并入本文。因此，本发明的实施例在所有方面都被认为是说明性的而非限制性的。

Claims (17)

1.一种磁电随机存取存储器电路，其特征在于，包括：
多个电压控制的磁电隧道结；
每个磁电隧道结包括至少一个自由磁层、一个固定磁层和插入两个磁性层之间的电介质层；
在磁电隧道结上施加预定极性的电压，通过电压控制的磁各向异性VCMA效应降低自由层的垂直磁各向异性和矫顽力；
在磁电隧道结上施加另一极性的电压，通过VCMA效应，能增加自由层的垂直磁各向异性和矫顽力；
每个磁电隧道结连接到MOS晶体管的漏极，该组合称作MeRAM单元；
每个MeRAM单元包括三个端口，每个端口分别连接到阵列中的位线，源极和至少一个字线；其驱动电路包括位线驱动器、源极线驱动器和字线驱动器，脉冲发生器能触发字线驱动器；
每个位线驱动器和字线驱动器由互补信号控制；
位线驱动器和字线驱动器包括多个上拉电路；上拉电路由n沟道MOS晶体管和p沟道MOS晶体管组成；
位线和字线驱动器的下拉电路由n沟道MOS晶体管组成；
驱动电路产生电压脉冲施加到磁电隧道结，驱动电路的输出连接到字线，字线又连接到每个MeRAM单元中存取晶体管的栅极，从而产生横跨磁电隧道结的方波电压脉冲。
2.如权利要求1所述的磁电随机存取存储器电路，其特征在于：所述磁电隧道自由层包括Co，Fe和B的组合。
3.如权利要求1所述的磁电随机存取存储器电路，其特征在于：所述磁电隧道介电层材料包括MgO。
4.如权利要求2所述的磁电随机存取存储器电路，其特征在于：所述磁电隧道自由层与金属层相邻放置，金属层为元素Ta，Ru，Mn，Pt，Mo，Ir，Hf，W和Bi中的一种或其组合。
5.如权利要求1所述的磁电随机存取存储器电路，其特征在于：所述在磁电隧道结施加预设的电压脉冲，自由层磁化方向将发生改变，所述电压脉冲的时间为所述自由层的磁矩进动周期的一半。
6.如权利要求5所述的磁电随机存取存储器电路，其特征在于：所述自由层磁化方向具有两个稳定状态，在没有施加电压的情况下，所述两个稳定状态磁化方向垂直于薄膜平面。
7.如权利要求5所述的磁电随机存取存储器电路，其特征在于：所述自由层磁化方向具有两个稳定状态，在没有施加电压的情况下，所述两个稳定状态磁化方向位于薄膜平面内。
8.如权利要求5所述的磁电随机存取存储器电路，其特征在于：所述磁电隧道结具有圆形形状。
9.如权利要求5所述的磁电随机存取存储器电路，其特征在于：所述磁电隧道结具有椭圆形状。
10.如权利要求1所述的磁电随机存取存储器电路，其特征在于：所述驱动电路包括位线驱动器、源极线驱动器、字线驱动器和脉冲发生器。
11.如权利要求10所述的磁电随机存取存储器电路，其特征在于：所述位线驱动器包含上拉电路，所述上拉电路包含n沟道MOS晶体管和p沟道MOS晶体管，并且所述下拉电路包含n-沟道晶体管。
12.如权利要求10所述的磁电随机存取存储器电路，其特征在于：所述字线驱动器具有上拉电路，所述上拉电路包含n沟道MOS晶体管和p沟道MOS晶体管，并且所述下拉电路包含n-沟道晶体管。
13.如权利要求11所述的磁电随机存取存储器电路，其特征在于：所述位线驱动器由互补信号控制。
14.如权利要求12所述的磁电随机存取存储器电路，其特征在于：所述字线驱动器由互补信号控制，所述互补信号由所述脉冲发生器产生。
15.如权利要求14所述的磁电随机存取存储器电路，其特征在于：所述脉冲发生器产生互补信号，其宽度能通过数字代码调节。
16.如权利要求10所述的磁电随机存取存储器电路，其特征在于：所述位线驱动器的输出连接到位线。
17.如权利要求11所述的磁电随机存取存储器电路，其特征在于：所述字线驱动器的输出连接到字线。
CN201780049564.6A 2016-06-28 2017-06-28 一种可应用于磁电隧道结的新型字线脉冲写入方法 Active CN109690675B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662355710P 2016-06-28 2016-06-28
US62/355710 2016-06-28
PCT/US2017/039833 WO2018005699A1 (en) 2016-06-28 2017-06-28 Systems for implementing word line pulse techniques in magnetoelectric junctions

Publications (2)

Publication Number Publication Date
CN109690675A CN109690675A (zh) 2019-04-26
CN109690675B true CN109690675B (zh) 2022-11-04

Family

ID=60675104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780049564.6A Active CN109690675B (zh) 2016-06-28 2017-06-28 一种可应用于磁电隧道结的新型字线脉冲写入方法

Country Status (3)

Country Link
US (1) US10102893B2 (zh)
CN (1) CN109690675B (zh)
WO (1) WO2018005699A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103317B2 (en) 2015-01-05 2018-10-16 Inston, Inc. Systems and methods for implementing efficient magnetoelectric junctions
US9978931B2 (en) 2015-02-13 2018-05-22 Inston Inc. Systems and methods for implementing robust magnetoelectric junctions
WO2018005699A1 (en) 2016-06-28 2018-01-04 Inston Inc. Systems for implementing word line pulse techniques in magnetoelectric junctions
US10861527B2 (en) 2017-06-27 2020-12-08 Inston, Inc. Systems and methods for optimizing magnetic torque and pulse shaping for reducing write error rate in magnetoelectric random access memory
US10460786B2 (en) 2017-06-27 2019-10-29 Inston, Inc. Systems and methods for reducing write error rate in magnetoelectric random access memory through pulse sharpening and reverse pulse schemes
CN108538328B (zh) * 2018-03-07 2021-11-02 北京航空航天大学 一种磁性存储器的数据写入方法
US11127788B2 (en) 2018-10-31 2021-09-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having magnetic tunnel junction (MTJ) stack
US10832750B2 (en) * 2019-02-22 2020-11-10 Sandisk Technologies Llc Perpendicular spin transfer torque MRAM memory cell with cap layer to achieve lower current density and increased write margin
CN110109039B (zh) * 2019-05-16 2021-07-23 中国科学院微电子研究所 隧穿磁电阻传感器的调控方法及系统
US11521664B2 (en) * 2019-08-30 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with tunable probabilistic state
CN116250040A (zh) * 2020-10-16 2023-06-09 华为技术有限公司 一种存储器及电子设备
WO2022102283A1 (ja) * 2020-11-11 2022-05-19 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置
US11729996B2 (en) 2021-07-30 2023-08-15 International Business Machines Corporation High retention eMRAM using VCMA-assisted writing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040996A (en) * 1998-11-16 2000-03-21 Chartered Semiconductor Manufacturing, Ltd. Constant current programming waveforms for non-volatile memories
CN102272847A (zh) * 2009-01-08 2011-12-07 高通股份有限公司 在磁性隧道结元件处读取及写入数据的系统及方法
CN102299256A (zh) * 2011-07-18 2011-12-28 清华大学 磁电随机存储单元及具有其的磁电随机存储器
CN104303326A (zh) * 2012-05-09 2015-01-21 高通股份有限公司 采用压电层的自旋晶体管以及相关存储器、存储器系统和方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1519142A (en) 1974-07-04 1978-07-26 Emi Ltd Detection of magnetic patterns
US6114719A (en) 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
US6292395B1 (en) 1999-12-30 2001-09-18 Macronix International Co., Ltd. Source and drain sensing
US6587370B2 (en) 2000-11-01 2003-07-01 Canon Kabushiki Kaisha Magnetic memory and information recording and reproducing method therefor
JP5019681B2 (ja) 2001-04-26 2012-09-05 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6529412B1 (en) 2002-01-16 2003-03-04 Advanced Micro Devices, Inc. Source side sensing scheme for virtual ground read of flash eprom array with adjacent bit precharge
KR100507379B1 (ko) 2002-07-05 2005-08-09 주식회사 하이닉스반도체 워드라인 구동 회로
US7192628B2 (en) 2003-05-01 2007-03-20 Sandvik Innovations Llc Magnetically interactive substrates
JP2005064050A (ja) 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US7242041B2 (en) 2003-09-22 2007-07-10 Lucent Technologies Inc. Field-effect transistors with weakly coupled layered inorganic semiconductors
US7282755B2 (en) 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
EP1548702A1 (en) 2003-12-24 2005-06-29 Interuniversitair Microelektronica Centrum Vzw Method for ultra-fast controlling of a magnetic cell and related devices
US7057921B2 (en) 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
JP4962828B2 (ja) * 2004-08-25 2012-06-27 マイクロン テクノロジー， インク． ワード線ドライバ回路およびこれを利用する方法
KR100754930B1 (ko) 2004-12-22 2007-09-03 한국과학기술원 전압제어 자화반전 기록방식의 ｍｒａｍ 소자 및 이를이용한 정보의 기록 및 판독 방법
DE602005020414D1 (de) 2005-01-12 2010-05-20 Infineon Technologies Ag Pulsgesteuerter Wortleitungstreiber
US7480172B2 (en) 2006-01-25 2009-01-20 Magic Technologies, Inc. Programming scheme for segmented word line MRAM array
US7535742B2 (en) 2007-08-15 2009-05-19 Macronix International Co., Ltd. Biasing and shielding circuit for source side sensing memory
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
EP2202816B1 (en) 2008-12-24 2012-06-20 Imec Method for manufacturing a resistive switching memory device
US7957183B2 (en) 2009-05-04 2011-06-07 Magic Technologies, Inc. Single bit line SMT MRAM array architecture and the programming method
US8130535B2 (en) 2009-09-01 2012-03-06 Qualcomm Incorporated Flexible word-line pulsing for STT-MRAM
US8213234B2 (en) 2009-10-09 2012-07-03 Macronix International Co., Ltd. Current sink system for source-side sensing
US8520425B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US8482968B2 (en) 2010-11-13 2013-07-09 International Business Machines Corporation Non-volatile magnetic tunnel junction transistor
US9608101B2 (en) 2011-01-04 2017-03-28 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
KR20140037111A (ko) 2011-05-19 2014-03-26 더 리전트 오브 더 유니버시티 오브 캘리포니아 전압 제어 자기 이방성 스위치 및 자기 전기 메모리
US9105831B2 (en) 2011-06-16 2015-08-11 Nec Corporation Nonvolatile magnetic element and nonvolatile magnetic device
WO2013012800A2 (en) 2011-07-15 2013-01-24 The Johns Hopkins University Magneto-electronic devices and methods of production
US8780618B2 (en) * 2011-12-09 2014-07-15 Agency For Science, Technology And Research Writing circuit for a magnetoresistive memory cell
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8891291B2 (en) 2012-02-22 2014-11-18 Avalanche Technology, Inc. Magnetoresistive logic cell and method of use
US8885395B2 (en) 2012-02-22 2014-11-11 Avalanche Technology, Inc. Magnetoresistive logic cell and method of use
US8804425B2 (en) 2012-03-26 2014-08-12 Sandisk Technologies Inc. Selected word line dependent programming voltage
WO2014022304A1 (en) * 2012-07-30 2014-02-06 The Regents Of The University Of California Multiple-bits-per-cell voltage-controlled magnetic memory
US8841739B2 (en) 2012-09-08 2014-09-23 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions
US9520443B2 (en) * 2012-09-08 2016-12-13 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions
US9853053B2 (en) * 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US9047950B2 (en) * 2012-09-11 2015-06-02 The Regents Of The University Of California Read-disturbance-free nonvolatile content addressable memory (CAM)
US8988923B2 (en) 2012-09-11 2015-03-24 The Regents Of The University Of California Nonvolatile magneto-electric random access memory circuit with burst writing and back-to-back reads
US9099641B2 (en) 2012-11-06 2015-08-04 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions having improved read-write characteristics
US9036407B2 (en) 2012-12-07 2015-05-19 The Regents Of The University Of California Voltage-controlled magnetic memory element with canted magnetization
US8760930B1 (en) 2013-02-18 2014-06-24 Spansion Llc. Memory device with source-side sensing
US9166146B2 (en) 2013-03-01 2015-10-20 Avalanche Technology, Inc. Electric field assisted MRAM and method for using the same
US9361975B2 (en) 2013-03-11 2016-06-07 Adesto Technologies Corporation Sensing data in resistive switching memory devices
US9224447B2 (en) * 2013-04-24 2015-12-29 Regents Of The University Of Minnesota General structure for computational random access memory (CRAM)
US20150064492A1 (en) 2013-08-29 2015-03-05 North Carolina State University Patterned films, layered composites formed therewith, and methods of preparation thereof
KR102144999B1 (ko) 2013-11-05 2020-08-14 삼성전자주식회사 이차원 물질과 그 형성방법 및 이차원 물질을 포함하는 소자
SG10201501339QA (en) * 2014-03-05 2015-10-29 Agency Science Tech & Res Magnetoelectric Device, Method For Forming A Magnetoelectric Device, And Writing Method For A Magnetoelectric Device
US9672886B2 (en) 2014-05-05 2017-06-06 The Regents Of The University Of California Fast and low-power sense amplifier and writing circuit for high-speed MRAM
EP3213349B1 (en) 2014-10-31 2019-06-05 LytEn, Inc. Memory apparatus and method of production thereof
US9240799B1 (en) 2014-11-04 2016-01-19 Regents Of The University Of Minnesota Spin-based logic device
US10103317B2 (en) 2015-01-05 2018-10-16 Inston, Inc. Systems and methods for implementing efficient magnetoelectric junctions
US10217798B2 (en) 2015-01-13 2019-02-26 Inston, Inc. Systems and methods for implementing select devices constructed from 2D materials
US9978931B2 (en) 2015-02-13 2018-05-22 Inston Inc. Systems and methods for implementing robust magnetoelectric junctions
US9620562B2 (en) 2015-06-02 2017-04-11 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy switching device using an external ferromagnetic biasing film
US20170033281A1 (en) 2015-07-29 2017-02-02 Inston Inc. Systems and Methods for Implementing Magnetoelectric Junctions Including Integrated Magnetization Components
US20170372761A1 (en) 2016-06-28 2017-12-28 Inston Inc. Systems for Source Line Sensing of Magnetoelectric Junctions
WO2018005699A1 (en) 2016-06-28 2018-01-04 Inston Inc. Systems for implementing word line pulse techniques in magnetoelectric junctions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040996A (en) * 1998-11-16 2000-03-21 Chartered Semiconductor Manufacturing, Ltd. Constant current programming waveforms for non-volatile memories
CN102272847A (zh) * 2009-01-08 2011-12-07 高通股份有限公司 在磁性隧道结元件处读取及写入数据的系统及方法
CN102299256A (zh) * 2011-07-18 2011-12-28 清华大学 磁电随机存储单元及具有其的磁电随机存储器
CN104303326A (zh) * 2012-05-09 2015-01-21 高通股份有限公司 采用压电层的自旋晶体管以及相关存储器、存储器系统和方法

Also Published As

Publication number Publication date
CN109690675A (zh) 2019-04-26
US20170372762A1 (en) 2017-12-28
US10102893B2 (en) 2018-10-16
WO2018005699A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
CN109690675B (zh) 一种可应用于磁电隧道结的新型字线脉冲写入方法
Bhatti et al. Spintronics based random access memory: a review
US10788547B2 (en) Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
US10460786B2 (en) Systems and methods for reducing write error rate in magnetoelectric random access memory through pulse sharpening and reverse pulse schemes
US7800942B2 (en) Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
Tehrani et al. Magnetoresistive random access memory using magnetic tunnel junctions
KR102543879B1 (ko) 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부
US9734884B2 (en) Method for writing to a magnetic tunnel junction device
US9300301B2 (en) Nonvolatile magnetic logic device
US9047950B2 (en) Read-disturbance-free nonvolatile content addressable memory (CAM)
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
WO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
US20170179372A1 (en) Spin-orbit torque bit design for improved switching efficiency
US20050259463A1 (en) Multi-bit magnetic random access memory device
US11790968B2 (en) Spintronic device, SOT-MRAM storage cell, storage array and in-memory computing circuit
CN103299370B (zh) 双极性自旋转移切换
US20170372761A1 (en) Systems for Source Line Sensing of Magnetoelectric Junctions
Bromberg et al. Experimental demonstration of four-terminal magnetic logic device with separate read-and write-paths
EP2320425A1 (en) Selection device for a spin transfer torque magnetoresistive random access memory
US8929131B2 (en) Magnetic memory element and non-volatile storage device
JP5356377B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
CN110366756A (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
Bandiera et al. Magnetic Random Access Memories
US20100254174A1 (en) Resistive Sense Memory with Complementary Programmable Recording Layers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant