CN109427570B - 层形成方法 - Google Patents

层形成方法 Download PDF

Info

Publication number
CN109427570B
CN109427570B CN201810988222.7A CN201810988222A CN109427570B CN 109427570 B CN109427570 B CN 109427570B CN 201810988222 A CN201810988222 A CN 201810988222A CN 109427570 B CN109427570 B CN 109427570B
Authority
CN
China
Prior art keywords
precursor
substrate
layer
seed layer
reactant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810988222.7A
Other languages
English (en)
Other versions
CN109427570A (zh
Inventor
朱驰宇
K·史瑞斯萨
谢琦
B·佐普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM IP Holding BV
Original Assignee
ASM IP Holding BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/691,241 external-priority patent/US11056344B2/en
Application filed by ASM IP Holding BV filed Critical ASM IP Holding BV
Publication of CN109427570A publication Critical patent/CN109427570A/zh
Application granted granted Critical
Publication of CN109427570B publication Critical patent/CN109427570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Magnetic Heads (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种层形成方法，包括在衬底上沉积晶种层；以及在所述晶种层上沉积主体层。沉积所述晶种层包括向所述衬底供应包括金属和卤素原子的第一前体；以及向所述衬底供应第一反应物。沉积所述主体层包括向所述晶种层供应包括金属和卤素原子的第二前体；以及向所述晶种层供应第二反应物，其中所述第一和第二前体不同。通过使晶种层和主体层具有不同第一和第二前体，可以优化晶种层和主体层的特性以使得可以提高总层的质量。衬底上的层可以用于制造半导体装置。

Description

层形成方法
相关专利申请的交叉引用
本申请为2017年8月30日提交且名称为“层形成方法”的美国非临时申请第15/691,241号的部分接续申请且要求2017年12月18日提交且名称为“层形成方法”的美国临时专利申请第62/607,070号的权益，所述申请均以引入的方式并入本文中。
技术领域
本公开大体上涉及在衬底上形成层的方法。更确切地说，本公开涉及依序重复原子层沉积(ALD)循环或化学气相沉积(CVD)方法以在衬底上形成层的至少一部分，所述衬底具有在制造特征部件(feature)期间产生的间隙。衬底上的层可以用于制造半导体装置。
背景技术
在原子层沉积(ALD)和化学气相沉积(CVD)中，使衬底经受适合于反应为衬底上的所需层的第一前体和第一反应物。层可以沉积于在衬底上制造特征部件期间产生的间隙中以填充间隙。
在ALD中，衬底暴露于第一前体的脉冲且第一前体的单层可以化学吸附于衬底的表面上。表面位点可以被整个第一前体或第一前体的片段占据。反应可以是化学自限制的，因为第一前体将不吸收已吸附于衬底表面上的第一前体部分或与其反应。接着例如通过提供惰性气体和/或从反应室去除第一前体而冲洗过量第一前体。随后，衬底暴露于第一反应物的脉冲，其与吸附的整个第一前体或第一前体的片段化学反应直至反应完成且表面由单层反应产物覆盖。
已发现可能需要提高沉积层的质量。
发明内容
可能需要在衬底上形成沉积层的改进的方法。因此，可提供一种形成层的方法，包括：提供具有在制造特征部件期间产生的间隙的衬底和在衬底上沉积晶种层；以及在晶种层上沉积主体层。沉积晶种层可包括：向衬底供应包括金属和卤素原子的第一前体；和向衬底供应第一反应物，其中一部分第一前体和第一反应物反应以形成晶种层的至少一部分。沉积主体层可包括：向晶种层供应包括金属和卤素原子的第二前体；和向晶种层供应第二反应物，其中一部分第二前体和第二反应物反应以在晶种层上形成主体层的至少一部分。第一和第二前体可能不同。
通过使晶种层和主体层具有不同第一和第二前体，可以优化晶种层和主体层的特性以使得可以提高总层的质量。第一和第二反应物可以相同且包括氢原子。
在一些其它实施例中，提供用于半导体加工的方法。方法包括将金属层沉积至衬底的间隙中，进而填充间隙。
附图说明
下文参考某些实施例的图式来描述本文公开的本发明的这些和其它特征、方面和优点，所述实施例旨在说明而不是限制本发明。
图1a和1b显示说明根据一个实施例沉积层的方法的流程图。
图2显示根据一个实施例用层填充的衬底上的间隙结构的截面。
具体实施方式
半导体装置中可能需要金属层作为导电层。在制造集成电路装置的特征部件期间产生的间隙可以用金属层填充。间隙可能具有高纵横比，因为其深度比其宽度大得多。
间隙可以在具有基本上水平顶表面的已制造的层中竖直延伸。沿竖直方向且用金属填充的间隙可例如用于动态随机存取存储器(DRAM)类型的存储器集成电路的字线中。沿竖直方向且用金属填充的间隙还可例如用于逻辑集成电路中。举例来说，金属填充的间隙可用作p型金属氧化物半导体(PMOS)或互补金属氧化物半导体(CMOS)集成电路或源极/漏极沟槽式接触中的栅极填料。
间隙还可以沿水平方向布置于已制造的层中。再次，间隙可具有高纵横比，因为现在沿水平方向的其深度比其宽度大得多。沿水平方向且用金属填充的间隙可例如用于3DNAND类型的存储器集成电路的字线中。间隙还可以沿竖直和水平方向的组合布置。
间隙的表面可包括一种类型的沉积材料。或者，间隙的表面可包括不同类型的沉积材料。间隙的表面可例如包括氧化铝和/或氮化钛。举例来说，当间隙中可能需要钼导电层时，可能难以在间隙中的不同材料上沉积钼。可能需要钼层可覆盖间隙的完整表面且填充完整间隙。另外，可能需要钼层可覆盖包括不同类型的材料的间隙的完整表面。
为了填充完整间隙，晶种层可沉积于间隙中且主体层可沉积于晶种层上。晶种层可由依序重复预处理原子层沉积(ALD)循环而形成。或者，晶种层可由化学气相沉积(CVD)方法形成。CVD方法可以是脉冲式的，其中第一前体在向衬底连续供应第一反应物时通过脉冲供应至衬底上，或者反过来。主体层可通过依序重复主体ALD循环而沉积于晶种层上。或者，主体层可通过CVD方法沉积于晶种层上。CVD方法可以是脉冲式的，其中第二前体在向衬底连续供应第二反应物时通过脉冲供应至衬底上，或者反过来。
图1a和1b显示说明根据一个实施例沉积层的方法的流程图，其中晶种层可沉积于间隙中且主体层可沉积于晶种层上。晶种层的预处理ALD循环1可显示于图1a中且主体层的主体ALD循环2可显示于图1b中。
在步骤3中于反应室中提供具有间隙的衬底之后，包含金属和卤素原子的第一前体可持续第一供应时段T1在步骤5中供应至衬底(参见图1a)。随后，可停止向衬底供应额外第一前体，例如通过在步骤7中持续第一去除时段R1自反应室去除(例如冲洗)一部分第一前体。另外，循环可包括持续第二供应时段T2向衬底供应9第一反应物。一部分第一前体和第一反应物可反应以在衬底上形成晶种层的至少一部分。通常，可在开始晶种层沉积之前采取一些(约50个)循环。可停止向衬底供应额外第一反应物，例如通过在步骤11中持续第二去除时段R1自反应室去除(例如冲洗)一部分第一反应物。
第一前体和第一反应物可经选择以在间隙的表面上具有恰当成核。可将预处理ALD循环1重复N次以沉积晶种层，其中N在100与1000、优选200与800、且更优选300与600之间选择。晶种层的厚度可在1与20nm、优选2与10nm之间，更优选在3与7nm之间。
在预处理之后，将ALD循环1重复N次。包含金属和卤素原子的第二前体可在主体ALD循环2中持续第三供应时段T3在步骤11中供应至衬底(参见图1b)。这可以与图1a的预处理ALD循环1在相同反应室中或在不同反应室中进行。当预处理循环的温度要求可能不同时，可能有利的是在与预处理ALD循环不同的反应室中进行主体ALD循环。可能因此需要衬底转移。随后，可停止向衬底供应额外第二前体，例如通过在步骤13中持续第三去除时段R3自反应室去除(例如冲洗)一部分第二前体。
另外，循环可包括持续第四供应时段T4向衬底供应15第二反应物。一部分第二前体和第二反应物可反应以在衬底上形成主体层的至少一部分。可停止向衬底供应额外第二反应物，例如通过在步骤17中持续第四去除时段R4自反应室去除(例如冲洗)一部分第二反应物。第二前体和第二反应物可经选择以具有恰当电子特性。举例而言，具有低电阻率。钼膜的电阻率可以小于3000μΩ-cm，或小于1000μΩ-cm，或小于500μΩ-cm，或小于200μΩ-cm，或小于100μΩ-cm，或小于50μΩ-cm，或小于25μΩ-cm，或小于15μΩ-cm或甚至小于10μΩ-cm。
主体层的主体ALD循环2可重复M次，其中M在200与2000、优选400与1200、且更优选600与1000之间选择。主体层的厚度可以在1与100、优选5与50之间，更优选在10与30nm之间。
第一和第二前体可包括相同金属原子。金属可以是过渡金属原子。过渡金属原子可以是钼。
第一和第二前体可包括相同卤素原子。卤素原子可以是氯。通过具有相同卤素，可简化fab中的工具和方法的检核，因为可能仅需要评估一种卤素。第一前体可包括五氯化钼(MoCl5)。
在预处理ALD循环期间，反应室中的工艺温度可选择为在300与800、优选400与700、且更优选450与550℃之间。第一前体进行汽化的容器可维持在40与100、优选60与80之间，且更优选约70℃下。
第二前体可包括并非金属或卤素原子的额外原子。额外原子可以是硫族原子。硫族原子可以是氧、硫、硒或碲。第二前体可包括二氯二氧化钼(VI)(MoO2Cl2)。
主体ALD循环期间的工艺温度可在300与800、优选400与700、且更优选500与650℃之间。第二前体进行汽化的容器可维持在20与150、优选30与120、且更优选40与110℃之间。
向反应室中供应第一和/或第二前体可耗费在0.1与10秒、优选0.5与5秒、且更优选0.8与2秒之间选择的持续时间T1、T3。举例来说，T1可以是1秒且T3可以是1.3秒。第一或第二前体流至反应室中的流量可以在50与1000sccm、优选100与500sccm、且更优选200与400sccm之间选择。反应室中的压力可以在0.1与100托、优选1与50托、且更优选4与20托之间选择。
第一和第二反应物中的一个或两个可具有氢原子。第一和第二反应物中的至少一个可包括氢气(H2)。第一和第二反应物可相同。经持续时间T2、T4向反应室中供应第一和/或第二反应物可耗时0.5与50秒、优选1与10秒、且更优选2与8秒之间。第一或第二反应物流至反应室中的流量可在50与50000sccm、优选100与20000sccm、且更优选500与10000sccm之间。
第一和/或第二反应物可考虑硅烷。硅烷的通式为SixH2(x+2)，x为整数1、2、3、4…硅烷(SiH4)、二硅烷(Si2H6)或丙硅烷(Si3H8)可为具有氢原子的第一和或第二反应物的合适实例。
经持续时间R1、R2、R3或R4从反应室去除(例如冲洗)第一前体、第一反应物、第二前体和第二反应物中的至少一种的一部分可以在0.5与50秒、优选1与10秒、且更优选2与8秒之间进行。可以在向衬底供应第一前体之后；在向衬底供应第一反应物之后；在向晶种层供应第二前体之后；以及在向晶种层供应第二反应物之后使用冲洗以经持续时间R1、R2、R3或R4从反应室去除第一前体、第一反应物、第二前体和第二反应物中的至少一种的一部分。去除可以通过泵送和/或通过提供冲洗气体来实现。冲洗气体可为惰性气体，如氮气。
方法可用于单晶片或批量晶片ALD设备中。方法包括在反应室中提供衬底且反应室中的预处理ALD循环可包括：在反应室中向衬底供应第一前体；从反应室沖洗一部分第一前体；在反应室中向衬底供应第一反应物；以及从反应室冲洗一部分第一反应物。另外，方法包含在反应室中提供衬底且反应室中的主体ALD循环包含：在反应室中向衬底供应第二前体；从反应室沖洗一部分第二前体；在反应室中向第二反应物供应衬底；以及从反应室沖洗一部分第二反应物。
专门设计用于进行ALD方法的例示性单晶片反应器可以商标名和/>商购自ASM International NV(荷兰阿尔梅勒市(Almere,The Netherlands))。方法也可在批量晶片反应器，例如立式炉中进行。举例来说，沉积方法也可以在购自ASMInternational N.V.的A412TM立式炉中进行。炉可具有处理室，所述处理室可容纳150个直径为300mm的半导体衬底或晶片的负载。
晶片反应器可具有可控制反应器的控制器和存储器。存储器可经程序编程以在控制器上执行时根据本公开的实施例在反应室中供应前体和反应物。
图2显示根据本公开的一个实施例用层填充的衬底上的间隙结构的截面。如所示，间隙可在具有基本上水平顶表面的已制造的层中竖直和水平延伸。
间隙可具有高纵横比，因为竖直和或水平的深度比宽度大得多。举例来说，沿竖直方向，间隙的宽度在顶部为207 nm、在中间为169 nm且在底部为149 nm，间隙的深度大得多(432 nm)。举例来说，沿水平方向，从顶部的第一间隙的宽度为34 nm，而间隙的深度大得多(163 nm(四舍五入))。间隙的纵横比(间隙深度/间隙宽度)可大于约2、大于约5、大于约10、大于约20、大于约50、大于约75或在一些情况下甚至大于约100、或大于约150、或大于约200。
可注意到，可能难以对于间隙测定纵横比，但在此情形下，纵横比可经表面增强比置换，其可为晶片或晶片的一部分中的间隙的总表面积相对于晶片或晶片的一部分的平面表面的比。间隙的表面增强比(表面间隙/表面晶片)可大于约2、大于约5、大于约10、大于约20、大于约50、大于约75或在一些情况下甚至大于约100、或大于约150、或大于约200。
间隙的表面可包括不同类型的沉积材料19、21。表面可例如包括Al2O3或TiN。
保形金属层23如下沉积于间隙表面上：通过用第一前体依序重复预处理ALD循环而沉积晶种层且通过用第二前体依序重复主体ALD循环而沉积主体层。所用方法的细节显示于图1a和1b以及相关描述中。在一些实施例中，包括Mo的沉积膜的阶梯覆盖可大于约50％、大于约80％、大于约90％、大于约95％、大于约98％、大于约99％。
第一和第二前体可包括相同金属原子，例如过渡金属原子，如钼。第一和第二前体可包括相同卤素原子，例如氯。第一前体可包括MoCl5。第二前体可包括并非金属或卤素原子的其它原子，例如硫族化物原子，如氧。第二前体可包括二氯二氧化钼(VI)(MoO2Cl2)。方法可在原子层沉积设备中进行。举例来说，沉积方法可在XPALD设备中进行。
第一和第二反应物为氢气(H2)，其持续5秒的持续时间T2、T4以495 sccm的流量在反应室中供应。在供应第一前体之后；在供应第一反应物之后；在供应第二前体之后；以及在供应第二反应物之后持续5秒的持续时间R1、R2、R3或R4使用氮气冲洗气体。
在预处理和主体ALD循环期间，工艺温度为约550℃且压力为约10托。第一前体进行汽化的容器为约70℃。第二前体进行汽化的容器为约35℃。
使用预处理ALD循环持续500个循环来沉积约4.6nm的晶种层且使用主体ALD循环持续800个循环来沉积约21.4nm的主体层。如所示，钼层23极均一地沉积于间隙表面上且总厚度为约26nm。
间隙的定向(无论其为水平或竖直)和间隙的宽度似乎基本上不影响层23的厚度。另外，表面的材料(无论其为Al2O3 19或TiN 21)似乎也不影响层23的厚度。以这种方式，有可能产生具有良好均一性的金属填充间隙。
方法还可用于空间原子层沉积设备中。在空间ALD中，前体和反应物在不同物理区段中连续供应且衬底在区段之间移动。可提供至少两个区段，可在衬底存在下在其中进行半反应。如果衬底存在于此类半反应区段中，那么可从第一或第二前体形成单层。接着，将衬底移动至第二半反应区，其中通过第一或第二反应物完成ALD循环以形成一个ALD单层。或者，衬底位置可经固定且气体供应可移动，或两者的某种组合。为获得较厚膜，可重复此工序。
根据空间ALD设备的一个实施例，方法包括：
将衬底置于包括多个区段的反应室中，每个区段通过气帘与相邻区段分隔开；
在反应室的第一区段中向衬底供应第一前体；
使衬底表面相对于反应室侧向地移动穿过气帘到达反应室的第二区段；
在反应室的第二区段中向衬底供应第一反应物以形成晶种层；
使衬底表面相对于反应室侧向地移动穿过气帘；以及
重复供应第一前体和反应物，包括使衬底表面相对于反应室侧向移动以形成晶种层。
为了形成主体层，方法进一步包括：
将衬底置于包括多个区段的反应室中，每个区段通过气帘与相邻区段分隔开；
在反应室的第一区段中向衬底供应第二前体；
使衬底表面相对于反应室侧向地移动穿过气帘到达反应室的第二区段；
在反应室的第二区段中向衬底供应第二反应物以形成主体层；
使衬底表面相对于反应室侧向地移动穿过气帘；以及
重复供应第二前体和反应物，包括使衬底表面相对于反应室侧向移动以形成主体层。
第一和第二前体可能不同。第一和第二反应物可以相同且包括氢原子。
根据一个实施例，晶种层可通过化学气相沉积(CVD)方法沉积，其中第一前体和第一反应物同时供应至衬底。主体层也可通过CVD方法沉积，其中第二前体和第二反应物可同时供应至衬底。
CVD方法可以是脉冲式CVD方法，其中前体在向衬底连续供应反应物时通过脉冲供应至衬底。优势可为反应物的浓度越高，卤素的浓度越低。高卤素浓度可损害衬底上的半导体装置。
举例来说，在脉冲式CVD方法中，对于晶种层，第一前体五氯化钼(MoCl5)可具有与5秒冲洗气体流动相间的1秒脉冲。第一反应物氢气可以500sccm的流动速率连续供应且衬底可保持于550℃下。
专门设计用于进行CVD方法的例示性单晶片反应器可以商标名商购自ASM International NV(荷兰阿尔梅勒市)。方法也可在批量晶片反应器，例如立式炉中进行。举例来说，沉积方法也可在购自ASM International N.V.的A400TM或A412TM立式炉中进行。炉可具有处理室，所述处理室可容纳150个半导体衬底或晶片的负载。
对于3D NAND存储器生产，字线可具有需要低电阻率金属填充的间隙。对于CVD钨间隙填充，现有解决方案可利用TiN作为晶种层。对于当前基于氟的钨沉积方法，来自WF6前体的氟可扩散。可能需要厚(＝3nm)TiN阻挡层以阻止氟扩散和通过扩散的氟侵蚀高kAl2O3膜。但是，TiN膜的高电阻率(3nm处的800μΩ-cm)导致增加的TiN/W堆叠电阻率，其可为非所需的。
可能需要在衬底上形成具有低电阻率同时不含氟的沉积层的改进的方法。因此，可提供一种形成层的方法，包括：提供具有在制造特征部件期间产生的间隙的衬底；在衬底上沉积晶种层；以及在晶种层上沉积主体层。沉积主体层可包括：供应包括过渡金属(如钨)的第二前体以在晶种层的顶部上沉积主体层。
第二前体可包括如氯的卤素以沉积主体层。第二前体可为五氯化钨(V)(WCl5)或六氯化钨(VI)(WCl6)。主体层可通过使五氯化钨(V)(WCl5)或六氯化钨(VI)(WCl6)与氢气H2反应而以ALD或CVD操作模式沉积。举例来说，WCl5的反应可在450℃的温度和40托的压力下完成。前体可以ALD或CVD操作模式提供。
晶种层可通过使包括钼的第一前体与氢气反应而沉积。使用钼的晶种层的电阻率可在3nm处为107μΩ-cm)，其低于TiN层。尤其对于15nm的堆叠厚度(等效于30nm CD结构中的间隙填充)，使用此方法实现良好间隙填充。通过使用五氯化钨(V)(WCl5)或六氯化钨(VI)(WCl6)在晶种层的顶部上沉积主体层，有可能在不使用氟的情况下沉积钨层且仍具有低电阻率。用于晶种层的前体可包括过渡金属(例如钼(Mo))、卤素(例如氯(Cl))和任选的硫族化物(例如氧(O))。晶种层的前体可例如为五氯化物(MoCl5)或二氯二氧化钼(VI)(MoO2Cl2)，其均与氢气反应。相对于二氯二氧化钼(VI)(MoO2Cl2)，如果使用五氯化钼(MoCl5)，那么氢气的分压可低100倍。
钼晶种层的沉积速度可为每循环1.2埃。为进行比较，TiN晶种层的沉积速度可在相同情形下为每循环0.6埃。钼晶种层的沉积速度可因此足够。
沉积于晶种层上的金属可为铜。第二前体可包括铜。第二前体可包括如氯的卤素以沉积主体层。第二前体可包括二氯化铜(II)(CuCl2)或氯化铜(CuCl)。前体可以与氢气反应的ALD或CVD操作模式提供。
沉积于晶种层上的金属可以是选自以下群组的过渡金属或贵金属：Ti、V、Cr、Mn、Nb、Mo、Ru、Rh、Pd、Ag、Hf、Ta、W、Re、Os、Ir和Pt。在一些实施例中，层可包括Co或Ni。
在额外实施例中，晶种层或主体层可包括小于约40at.％、小于约30at.％、小于约20at.％、小于约10at.％、小于约5at.％、或甚至小于约2at.％氧。在其它实施例中，晶种层或主体层可包括小于约30at.％、小于约20at.％、小于约10at.％、或小于约5at.％、或小于约2at.％、或甚至小于约1at.％氢。在一些实施例中，晶种层或主体层可包括小于约10at.％、或小于约5at.％、小于约1at.％、或甚至小于约0.5at.％卤化物或氯。在其它实施例中，晶种层或主体层可包括小于约10at.％、或小于约5at.％、或小于约2at.％、或小于约1at.％、或甚至小于约0.5at.％碳。在本文概述的实施例中，元素的原子百分比(at.％)浓度可使用卢瑟福背散射(Rutherford backscattering；RBS)测定。
在本公开的一些实施例中，形成半导体装置结构，如半导体装置结构可包括形成包括钼膜的栅电极结构，所述栅电极结构的有效功函数大于大约4.9eV、或大于大约5.0eV、或大于大约5.1eV、或大于大约5.2eV、或大于大约5.3eV、或甚至大于大约5.4eV。在一些实施例中，可对于包括厚度小于大致100埃、或小于大致50埃、或小于大致40埃、或甚至小于大致30埃的钼膜的电极结构展示以上给出的有效功函数值。
所属领域的技术人员应了解，可在不脱离本发明的范围的情况下对上文所述的方法和结构作出各种省略、添加和修改。预期可进行实施例的具体特征和方面的各种组合或子组合且仍落入描述的范围内。所公开实施例的各种特征和方面可依序地彼此组合或取代。如由所附权利要求书所限定，所有此类修改和变化均意图属于本发明的范围内。

Claims (26)

1.一种形成金属层的方法，包括：
提供具有在制造特征部件期间产生的间隙的衬底，所述间隙的表面包括不同类型的沉积材料；
在所述衬底的间隙的表面上沉积晶种层；以及
在所述晶种层上沉积主体层，
其中沉积所述晶种层包括：
向所述衬底供应包括金属和卤素原子的第一前体；和
停止向所述衬底供应第一前体，向所述衬底供应第一反应物，其中一部分所述第一前体和所述第一反应物反应以形成所述晶种层的至少一部分；
其中沉积所述主体层包括：
向所述晶种层供应包括金属和卤素原子的第二前体；和
停止向所述衬底供应第二前体，向所述晶种层供应第二反应物，其中一部分所述第二前体和所述第二反应物反应以在所述晶种层上形成所述主体层的至少一部分，且
其中所述第一和第二前体不同，第一和第二前体包括相同的过渡金属原子。
2.根据权利要求1所述的方法，其中所述第一和第二反应物中的至少一个包括氢原子。
3.根据权利要求2所述的方法，其中所述第一和第二反应物中的至少一个包括氢气（H2）。
4.根据权利要求1所述的方法，其中所述过渡金属原子为钼。
5.根据权利要求1所述的方法，其中所述第一和第二前体包括相同卤素原子。
6.根据权利要求1所述的方法，其中所述卤素原子为氯。
7.根据权利要求1所述的方法，其中所述第一前体包括五氯化钼（MoCl5）。
8.根据权利要求1所述的方法，其中所述第二前体包括并非金属或卤素原子的额外原子。
9.根据权利要求8所述的方法，其中所述额外原子为硫族化物。
10.根据权利要求9所述的方法，其中所述硫族化物为氧。
11.根据权利要求10所述的方法，其中所述第二前体包括二氯二氧化钼(VI)（MoO2Cl2）。
12.根据权利要求1所述的方法，其中所述第一和第二前体中的至少一种通过脉冲供应至反应室中且所述脉冲在0.1与10秒之间。
13.根据权利要求1所述的方法，其中所述第一或第二前体流至反应室中的流量在50与1000 sccm之间。
14.根据权利要求1所述的方法，其中所述第一或第二反应物流至反应室中的流量在50与50000 sccm之间。
15.根据权利要求1所述的方法，其中反应室中的压力在0.1与100托之间。
16.根据权利要求1所述的方法，其中工艺温度在300与800℃之间。
17.根据权利要求1所述的方法，其中沉积所述晶种层和主体层中的至少一种包括重复原子层沉积（ALD）循环，包括向所述衬底依序供应所述第一或第二前体；和向所述衬底供应所述第一或第二反应物。
18.根据权利要求17所述的方法，其中在向所述衬底供应所述第一前体、所述第一反应物、所述第二前体或所述第二反应物之间，所述衬底经冲洗0.5与50秒之间。
19.根据权利要求17所述的方法，其中向反应室供应所述第一和/或第二反应物耗时0.5与50秒之间。
20.根据权利要求17所述的方法，其中对于沉积所述晶种层，重复预处理ALD循环100与1000次之间，且对于沉积所述主体层，重复所述主体ALD循环200与2000次之间。
21.根据权利要求1所述的方法，其中沉积所述晶种层和主体层中的至少一个包括化学气相沉积（CVD）方法，其中所述前体与所述反应物同时供应至所述衬底。
22.根据权利要求1所述的方法，其中所述过渡金属为钨（W）。
23.根据权利要求1所述的方法，其中所述第二前体包括钨（W）。
24.根据权利要求23所述的方法，其中所述第二前体包括五氯化钨(V)（WCl5）或六氯化钨(VI)（WCl6）。
25.根据权利要求1所述的方法，其中所述第二前体包括铜。
26.根据权利要求22所述的方法，其中所述第二前体包括二氯化铜(II)（CuCl2）或氯化铜（CuCl）。
CN201810988222.7A 2017-08-30 2018-08-28 层形成方法 Active CN109427570B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/691,241 2017-08-30
US15/691,241 US11056344B2 (en) 2017-08-30 2017-08-30 Layer forming method
US201762607070P 2017-12-18 2017-12-18
US62/607,070 2017-12-18

Publications (2)

Publication Number Publication Date
CN109427570A CN109427570A (zh) 2019-03-05
CN109427570B true CN109427570B (zh) 2024-04-12

Family

ID=65514591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810988222.7A Active CN109427570B (zh) 2017-08-30 2018-08-28 层形成方法

Country Status (4)

Country Link
JP (1) JP7460319B2 (zh)
KR (2) KR20190024806A (zh)
CN (1) CN109427570B (zh)
TW (1) TWI784036B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200131628A1 (en) * 2018-10-24 2020-04-30 Entegris, Inc. Method for forming molybdenum films on a substrate
JP2022523689A (ja) 2019-01-28 2022-04-26 ラム リサーチ コーポレーション 金属膜の蒸着
JP7117336B2 (ja) * 2020-01-30 2022-08-12 株式会社Kokusai Electric 半導体装置の製造方法、プログラム及び基板処理装置
TW202218133A (zh) * 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202204662A (zh) * 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20230050451A (ko) * 2020-09-23 2023-04-14 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR20230104071A (ko) * 2020-11-19 2023-07-07 램 리써치 코포레이션 저 저항률 (low resistivity) 콘택트들 및 상호 접속부들

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1386043A (zh) * 2001-05-14 2002-12-18 长春石油化学股份有限公司 积体电路铜内连线晶种层的沉积方法
TW200408007A (en) * 2002-11-05 2004-05-16 Air Prod & Chem Process for atomic layer deposition of metal films
CN101308794A (zh) * 2007-05-15 2008-11-19 应用材料股份有限公司 钨材料的原子层沉积
CN104253108A (zh) * 2013-06-27 2014-12-31 台湾积体电路制造股份有限公司 互连结构及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487639B1 (ko) * 2002-12-11 2005-05-03 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
JP2006228923A (ja) 2005-02-17 2006-08-31 Kyushu Univ 薄膜の製造方法
US7432200B2 (en) * 2005-12-15 2008-10-07 Intel Corporation Filling narrow and high aspect ratio openings using electroless deposition
US7354849B2 (en) * 2006-02-28 2008-04-08 Intel Corporation Catalytically enhanced atomic layer deposition process
US20080242097A1 (en) * 2007-03-28 2008-10-02 Tim Boescke Selective deposition method
JP5582727B2 (ja) * 2009-01-19 2014-09-03 株式会社東芝 半導体装置の製造方法及び半導体装置
US8945305B2 (en) * 2010-08-31 2015-02-03 Micron Technology, Inc. Methods of selectively forming a material using parylene coating
WO2014140672A1 (en) * 2013-03-15 2014-09-18 L'air Liquide, Societe Anonyme Pour I'etude Et I'exploitation Des Procedes Georges Claude Bis(alkylimido)-bis(alkylamido)molybdenum molecules for deposition of molybdenum-containing films
US9556516B2 (en) 2013-10-09 2017-01-31 ASM IP Holding B.V Method for forming Ti-containing film by PEALD using TDMAT or TDEAT
US10109534B2 (en) * 2014-03-14 2018-10-23 Applied Materials, Inc. Multi-threshold voltage (Vt) workfunction metal by selective atomic layer deposition (ALD)
JP2016098406A (ja) 2014-11-21 2016-05-30 東京エレクトロン株式会社 モリブデン膜の成膜方法
US10121671B2 (en) 2015-08-28 2018-11-06 Applied Materials, Inc. Methods of depositing metal films using metal oxyhalide precursors
WO2017056187A1 (ja) 2015-09-29 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1386043A (zh) * 2001-05-14 2002-12-18 长春石油化学股份有限公司 积体电路铜内连线晶种层的沉积方法
TW200408007A (en) * 2002-11-05 2004-05-16 Air Prod & Chem Process for atomic layer deposition of metal films
CN101308794A (zh) * 2007-05-15 2008-11-19 应用材料股份有限公司 钨材料的原子层沉积
CN104253108A (zh) * 2013-06-27 2014-12-31 台湾积体电路制造股份有限公司 互连结构及其形成方法

Also Published As

Publication number Publication date
CN109427570A (zh) 2019-03-05
KR20190024806A (ko) 2019-03-08
TW201934792A (zh) 2019-09-01
KR20220155951A (ko) 2022-11-24
JP2019044266A (ja) 2019-03-22
JP7460319B2 (ja) 2024-04-02
TWI784036B (zh) 2022-11-21
TW202305163A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
US20190067095A1 (en) Layer forming method
US20210313182A1 (en) Layer forming method
CN111801439B (zh) 沉积方法
CN109427570B (zh) 层形成方法
US11447864B2 (en) Layer forming method and apparatus
US10910262B2 (en) Method of selectively depositing a capping layer structure on a semiconductor device structure
US11898242B2 (en) Methods for forming a polycrystalline molybdenum film over a surface of a substrate and related structures including a polycrystalline molybdenum film
JP6980020B2 (ja) ルテニウムドーピングにより強化される耐コバルト凝集性及び間隙充填作用
KR102515236B1 (ko) 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스
CN110678981B (zh) 3d-nand器件中用于字线分离的方法
TWI803510B (zh) 用於銅互連件之晶種層
TWI839906B (zh) 層形成方法
CN114600233A (zh) 在金属填充工艺期减少线弯曲
US20220359532A1 (en) Enhancing gapfill performance of dram word line

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant