CN109344113B

CN109344113B - 一种芯片间通讯的数据派发方法及系统

Info

Publication number: CN109344113B
Application number: CN201811131528.7A
Authority: CN
Inventors: 肖伟; 阳昕
Original assignee: Zhuhai Shengsheng Microelectronic Co ltd
Current assignee: Zhuhai Shengsheng Microelectronic Co ltd
Priority date: 2018-09-27
Filing date: 2018-09-27
Publication date: 2022-11-11
Anticipated expiration: 2038-09-27
Also published as: CN109344113A

Abstract

本发明公开了一种芯片间通讯的数据派发方法及系统，通过本发明所提供的方法，通过控制节点可以对每个节点进行排位，并连续的将N笔数据发送至整串传输节点，从而实现了串行派发协议，用串行的方式实现芯片间数据的派发以及数据的反馈，同时实现芯片级的同步行为。

Description

一种芯片间通讯的数据派发方法及系统

技术领域

本申请涉及通讯技术领域，尤其涉及一种芯片间通讯的数据派发方法及系统。

背景技术

作为片上系统(SOC)，芯片间的通讯常用的方式是 I2C/UART 等等；这些协议往往只满足一对一或少量器件间的通讯，如果是一对多或者器件相对有时间要求的话，比如芯片级的同步，就力不从心，满足不了实际应用场景的需求。

发明内容

本发明提供了一种芯片间通讯的数据派发方法及系统，用以解决现有技术中芯片间的通讯较为单一，不能满足芯片之间的通讯要求的问题。

其具体的技术方案如下：

一种芯片间通讯的数据派发方法，所述方法包括：

在控制节点获取整串传输节点的节点总数目以及每个传输节点的排位值时，接收控制节点发送的连续的 N 笔连续的数据，其中，N为整串传输节点的总数，N 为大于等于1的正整数；

在 N笔连续的数据中确定出排位值，并根据所述排位值在连续的 N 笔数据中确定出接收数据；

在 N笔连续的数据中提取出接收数据，保存接收数据，并将剩余数据发送至下一个传输节点。

可选的，在接收控制节点发送的连续的 N笔连续的数据之前，所述方法还包括：

接收控制节点发送的广播数据；

根据所述广播数据中的总数低电平循环数来确定排位值，并将排位值写入寄存器。

可选的，在 N笔连续的数据中提取出接收数据，保存接收数据，并将剩余数据发送至下一个传输节点之后，所述方法还包括：

根据排位值，计算出当前需要执行的延时计数；

根据所述延时计数进行延时处理，发出中断，并将工作状态调整为空闲状态。

检测当前接收到的数据是否协议定的数据匹配；

若是不匹配，则生成错误状态，将错误状态保存在寄存器中，并在接收到控制节点发起的查询指令时，将所述错误状态发送至所述控制节点。

检测当前接收到的数据中的奇偶校验位是否通过；

若是未通过，则生成错误状态，将错误状态保存在寄存器中，并在接收到控制节点发起的查询指令时，将所述错误状态发送至所述控制节点。

在接收到控制节点发送的检查指令时，将输入接口以及输出接口进行对换；在检测响应数据的对应排位位置添加错误标志数据。

一种芯片间通讯的数据派发系统，所述系统包括：

接收端口，用于在控制节点获取整串传输节点的节点总数目以及每个传输节点的排位值时，接收控制节点发送的连续的 N笔连续的数据，其中，N为整串传输节点的总数，N为大于等于1的正整数；

控制模块，用于在 N笔连续的数据中确定出排位值，并根据所述排位值在连续的N笔数据中确定出接收数据；在 N笔连续的数据中提取出接收数据，保存接收数据，并将剩余数据发送至下一个传输节点。

可选的，所述控制模块，还用于接收控制节点发送的广播数据；根据所述广播数据中的总数低电平循环数来确定排位值，并将排位值写入寄存器。

可选的，所述控制模块，还用于根据排位值，计算出当前需要执行的延时计数；根据所述延时计数进行延时处理，发出中断，并将工作状态调整为空闲状态。

可选的，所述控制模块，还用于检测当前接收到的数据是否协议定的数据匹配；若是不匹配，则生成错误状态，将错误状态保存在寄存器中，并在接收到控制节点发起的查询指令时，将所述错误状态发送至所述控制节点。

通过本发明实施例所提供的方法，通过控制节点可以对每个节点进行排位，并连续的将 N 笔数据发送至整串传输节点，从而实现了串行派发协议，用串行的方式实现芯片间数据的派发以及数据的反馈，同时实现芯片级的同步行为。

附图说明

图1为本发明实施例中一种芯片间通讯的数据派发方法的流程图;

图 2 为本发明实施例中 SDP 协议下的芯片使用一对对外引脚的示意图；图 3为本发明实施例中 SDP 协议下传输节点的排位示意图；

图 4 为本发明实施例中 SDP 协议下数据派发的示意图之一；

图 5 为本发明实施例中 SDP 协议下数据派发的示意图之一；

图 6 为本发明实施例中 SDP 协议下 SDPI/SDPO 反转示意图；图 7 为本发明实施例中 SDP 协议下数据查询示意图；

图 8 为本发明实施例中 SDP 协议下一种芯片间通讯的数据派发系统结构示意图。

具体实施方式

下面通过附图以及具体实施例对本发明技术方案做详细的说明，应当理解，本发明实施例以及实施例中的具体技术特征只是对本发明技术方案的说明，而不是限定，在不冲突的情况下，本发明实施例以及实施例中的具体技术特征可以相互组合。

如图 1 所示为本发明实施例中一种芯片间通讯的数据派发方法的流程图，该方法包括：

S10，在控制节点获取整串传输节点的节点总数目以及每个传输节点的排位值时，接收控制节点发送的连续的 N 笔连续的数据；

首先来讲，在通讯系统中包含一个控制节点Master 以及N 个传输节点Slave。Master 作为一次传输的发起者，Slave 一次传输的接收者，当应用系统采用 SDP 协议的时候，系统中总有一个 Master 节点和若干个 Slave 节点。Master 和所有Slave 工作在同样的频率下。SlaveN 表示第 N 个Slave,SlaveM 表示第M 个Slave。

Master 可以向Slave 下发命令，命令表征控制属性的数据，SDP 通讯的启动可以做成命令 CMD0；其中查询是可选的，单独做成命令 CMD1；反馈做成命令 ACKCMD。命令实际是事先定义好的二进制数列，比如我们可以定义如下， CMD0:010101；CMD1:011100；ACKCMD:010011 等等。

SDP 协议下的芯片使用一对对外引脚（双向ＩＯ引脚），这里称为 SDPI 和 SDPO，如图 2 所示，它们分别用来接收前序节点的信号和输送给后续节点的信号。如图2各节点串联起来，组成整个 SDP 系统。在系统工作过程中，SDPI 和 SDPO 都处于上拉状态。

在执行步骤 S10 之前，首先需要对系统中的各个传输节点进行排位，控制节点会发送广播数据，该广播数据中包含了每个 Slave 节点在整串的节点数目N（该值作为数据包，且包含奇偶校验位）和在当前串中的排位，具体如如图 3所示。

由于每个节点都有整串的节点数目 N，每个节点的状态机的跳转依赖 N 值作计数，因此各个节点的时间长度一致。

每个 Slave 节点会将最近一次接收到的在整串的排位值和节点数目的信息保存在寄存器中。

在排位完成之后，Master 节点从最近的第 1 个 Slave 节点的数据开始，将 N笔连续的数据连续发送出来。

S11，在 N 笔连续的数据中确定出排位值，并根据排位值在连续的 N 笔数据中确定出接收数据；

S12，在 N 笔连续的数据中提取出接收数据，保存接收数据，并将剩余数据发送至下一个传输节点。

举例来讲，接收数据的节点为 SlaveM，也就是第M 个传输节点 Slave 接收到数据时，如图 4 所示，Slave 节点会根据获得的节点总数目 N，和本节点所处的排位值 M，将从 SDPI 接收到的数据直接从 SDPO 传送出去，其中第 M 笔数据保存到自己的数据寄存器中，该第M 笔数据就为接收数据。

当然，在本发明实施例中，除了可以从第 1个开始发送数据之外，还可以从 N 个Slave 开始发送数据，这种方式下 SlaveN 会最先收到数据，如图 5所示。

进一步，在本发明实施例中，检测当前接收到的数据是否协议定的数据匹配；若是不匹配，则生成错误状态，将错误状态保存在寄存器中，并在接收到控制节点发起的查询指令时，将所述错误状态发送至所述控制节点。

具体来讲，如果数据派发完成后如果不需要查询，系统将进入 End 状态处理一些延时问题。因为，数据传输过程中会收到外界的干扰，为了减少这些影响，我们需要对输入数据做 Debounce（去抖）处理，这样会有１个单位时间（假设为 UDLY,此时间与 Debounce的做法相关）的延时。因此，从 Master 到第 N 个slave，理论上存在最大 N 个 UDLY 的延迟。这样每个收下自己数据的节点 M（Master 可以当作节点 0），需要再延时计数 N-M 个UDLY 时间，之后发出中断表示已经接受完数据开始执行其它相关操作，并将状态跳回Idle。到此一次从Master 到 N 个 Slave 的派发完成。

进一步，在本发明实施例中，在接收到控制节点发送的检查指令时，将输入接口以及输出接口进行对换；在检测响应数据的对应排位位置添加错误标志数据。检测当前接收到的数据中的奇偶校验位是否通过；若是未通过，则生成错误状态，将错误状态保存在寄存器中，并在接收到控制节点发起的查询指令时，将所述错误状态发送至所述控制节点。

具体来讲，如果不需要查询，状态机就直接跳到 End；反之将执行查询。之所以我们前面需求SDPI/SDPO 为双向IO引脚，就是因为查询模式下此两个引脚需交换I/O 状态，如图 6 所示。

若 Master 需要查询整串节点的状态时，在数据派发完成后发送查询命令CMD1，表示要进行后续查询过程，发完命令的 Master 进入 hold 状态等待接收Error。命令会被传递，直到最后的 Salve 收到。第 N 个 Slave 节点收到 CMD1 命令后，就将 SDPI 和SDPO 的 I/O 状态交换，进入 CHECK 模式，此时 SalveN 才是整个CHECK 过程的发起者，它主动发送命令ACKCMD，之后可以认为是排位的再现。其它 Salve（包括 Master）收到ACKCMD 命令后，也将 SDPI 和SDPO 的 I/O 状态反转（图 6 所示），也进入 CHECK 模式。CHECK 会传递回N 个数据，每个 Salve 在对应排位位置附加自己保存的Error 信息。如果一个 Salve 排位位置是M，则其 Error 信息（Error 有效，数据值为 0，否则为 1）位于第M位。Master 节点会接收最后的数据，只要有 Error 都将存入 Master 对应寄存器。CHECK完成后各节点同样会回到 Idel 状态。

查询的过程如图 7。这里假设 SlaveN-1、SlaveN-1 和 Slave2 三个节点 Error，其他节点没有产生Error 的情况下的查询过程。

为了防止传递过程中未知干扰，系统建议采用 timeout 机制，比如每个节点检测到自身SDPI/SDPO 信号高电平持续 1024 个 cycle，则自行回到 IDEL 状态。

对应本发明实施例中一种芯片间通讯的数据派发方法，本发明实施例中还提供了一种芯片间通讯的数据派发系统，如图 8 所示为本发明实施例中一种芯片间通讯的数据派发系统的结构示意图，该系统包括：

接收端口 801，用于在控制节点获取整串传输节点的节点总数目以及每个传输节点的排位值时，接收控制节点发送的连续的 N 笔连续的数据，其中，N 为整串传输节点的总数，N 为大于等于 1 的正整数；

控制模块 802，用于在 N 笔连续的数据中确定出排位值，并根据所述排位值在连续的N 笔数据中确定出接收数据；在 N 笔连续的数据中提取出接收数据，保存接收数据，并将剩余数据发送至下一个传输节点。

进一步，在本发明实施例中，所述控制模块 801，还用于接收控制节点发送的广播数据；根据所述广播数据中的总数低电平循环数来确定排位值，并将排位值写入寄存器。

进一步，在本发明实施例中，所述控制模块 801，还用于根据排位值，计算出当前需要执行的延时计数；根据所述延时计数进行延时处理，发出中断，并将工作状态调整为空闲状态。

进一步，在本发明实施例中，所述控制模块 801，还用于检测当前接收到的数据是否协议定的数据匹配；若是不匹配，则生成错误状态，将错误状态保存在寄存器中，并在接收到控制节点发起的查询指令时，将所述错误状态发送至所述控制节点。

尽管已描述了本申请的优选实施例，但本领域内的普通技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改，包括采用特定符号、标记确定顶点等变更方式。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims

1.一种芯片间通讯的数据派发方法，其特征在于，所述方法包括：

在控制节点获取整串传输节点的节点总数目以及每个传输节点的排位值时，接收控制节点发送的连续的 N 笔连续的数据，其中，N 为整串传输节点的总数，N 为大于等于 1 的正整数；

在 N 笔连续的数据中确定出排位值，并根据所述排位值在连续的 N 笔数据中确定出接收数据；

在 N 笔连续的数据中提取出接收数据，保存接收数据，并将剩余数据发送至下一个传输节点；

在接收控制节点发送的连续的N 笔连续的数据之前，所述方法还包括：接收控制节点发送的广播数据；

根据所述广播数据中的总数低电平循环数来确定排位值，并将排位值写入寄存器；

在 N 笔连续的数据中提取出接收数据，保存接收数据，并将剩余数据发送至下一个传输节点之后，所述方法还包括：

根据排位值，计算出当前需要执行的延时计数；

根据所述延时计数进行延时处理，发出中断，并将工作状态调整为空闲状态；

2.如权利要求 1 所述的方法，其特征在于，在 N 笔连续的数据中提取出接收数据，保存接收数据，并将剩余数据发送至下一个传输节点之后，所述方法还包括：

检测当前接收到的数据是否协议定的数据匹配；

3.如权利要求 1 所述的方法，其特征在于，在 N 笔连续的数据中提取出接收数据，保存接收数据，并将剩余数据发送至下一个传输节点之后，所述方法还包括：

检测当前接收到的数据中的奇偶校验位是否通过；

4.一种用于实现权利要求1所述方法的芯片间通讯的数据派发系统，其特征在于，所述系统包括：

接收端口，用于在控制节点获取整串传输节点的节点总数目以及每个传输节点的排位值时，接收控制节点发送的连续的 N 笔连续的数据，其中，N 为整串传输节点的总数，N 为大于等于 1 的正整数；

控制模块，用于在 N 笔连续的数据中确定出排位值，并根据所述排位值在连续的 N笔数据中确定出接收数据；在 N 笔连续的数据中提取出接收数据，保存接收数据，并将剩余数据发送至下一个传输节点；

所述控制模块，还用于接收控制节点发送的广播数据；根据所述广播数据中的总数低电平循环数来确定排位值，并将排位值写入寄存器；

所述控制模块，还用于根据排位值，计算出当前需要执行的延时计数；根据所述延时计数进行延时处理，发出中断，并将工作状态调整为空闲状态。

5.如权利要求 4所述的系统，其特征在于，所述控制模块，还用于检测当前接收到的数据是否协议定的数据匹配；若是不匹配，则生成错误状态，将

错误状态保存在寄存器中，并在接收到控制节点发起的查询指令时，将所述错误状态发送至所述控制节点。