CN107656855A - 提醒用户放错cpu的系统及其方法 - Google Patents

提醒用户放错cpu的系统及其方法 Download PDF

Info

Publication number
CN107656855A
CN107656855A CN201610595274.9A CN201610595274A CN107656855A CN 107656855 A CN107656855 A CN 107656855A CN 201610595274 A CN201610595274 A CN 201610595274A CN 107656855 A CN107656855 A CN 107656855A
Authority
CN
China
Prior art keywords
cpu
index
platforms
status
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610595274.9A
Other languages
English (en)
Other versions
CN107656855B (zh
Inventor
管紀豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitac Computer Shunde Ltd
Shencloud Technology Co Ltd
Original Assignee
Mitac Computer Shunde Ltd
Shencloud Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitac Computer Shunde Ltd, Shencloud Technology Co Ltd filed Critical Mitac Computer Shunde Ltd
Priority to CN201610595274.9A priority Critical patent/CN107656855B/zh
Publication of CN107656855A publication Critical patent/CN107656855A/zh
Application granted granted Critical
Publication of CN107656855B publication Critical patent/CN107656855B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/327—Alarm or error message display

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

本发明提供一种提醒用户放错CPU的系统及其方法，该方法包括:读取该CPU平台的型态参数以指示该CPU平台的型态，并据以判定该CPU平台的CPU插槽数量；分别读取相应于若干CPU插槽的CPU模块以分别判定并获取该CPU模块的插置状态为有效插置及无效插置其中一者；根据若干CPU插槽所分别对应的CPU模块的插置状态，分别分派一CPU配置总线编号给插置状态为有效插置所对应的CPU模块；根据该些总线编号及CPU平台的型态参数，比对并获取对应有效插置的该些CPU模块的CPU型态与CPU平台的型态参数的匹配状态；将匹配状态为不匹配的CPU模块的一比对数据传送给BMC，用以记录于BMC的系统事件日志。

Description

提醒用户放错CPU的系统及其方法
技术领域
本发明涉及一种提醒用户放错CPU的系统及其方法,尤指一种避免放错CPU造成系统出现异常的提醒系统及其方法。
背景技术
多处理器(multi processor)的平台(platform) 型态分为2P\4P，2P平台对应放置EP2S的CPU，4P平台对应放置EP4S的CPU，使用者可以依据本身需求，放置一到多颗CPU，以目前Server市场CPU独霸的局面来看，其CPU依据功能及用途的不同可以分成EP、EX、EN等等，其中，EP又可以分成EP2S、EP4S。 而BIOS在POST 过程中，会先去侦测目前系统放了几颗CPU，接着再分配Bus number、Device number、Function number，而Bus number又有可能因为CPU的数量及排序不同，而动态地分配不同的总线编号（Bus number）。
2P的平台设有2个CPU插槽,可以放置2颗CPU, 4P的平台设有4个CPU插槽,可以放置4颗CPU。正常情况下,EP2S的CPU放到2P的平台上,EP4S的CPU放到4P的平台上,但是,存在某些组合,例如,EP2S的CPU放到4P的平台上或是EP4S的CPU放到2P的平台上，BIOS仍旧可以顺利开机，对于使用者来说若没有一个有效的机制提醒他放错CPU了，那么很有可能导致一些功能异常，或着测试不够准确的问题。
发明内容
本发明的主要目的在于提供一种避免放错CPU造成系统出现异常的提醒系统及其方法。
一种放错CPU的提醒方法,适用于一CPU平台，由一BIOS于一开机自我检测阶段执行,该方法包括以下步骤:
步骤S10:读取该CPU平台的型态参数以指示该CPU平台的型态，并据以判定该CPU平台的CPU插槽数量；
步骤S20:分别读取相应于若干CPU插槽的CPU模块以分别判定并获取该CPU模块的插置状态为有效插置及无效插置其中一者；
步骤S30:根据若干CPU插槽所分别对应的CPU模块的插置状态，分别分派一CPU配置总线编号给插置状态为有效插置所对应的CPU模块；
步骤S40:根据该些总线编号及CPU平台的型态参数，比对并获取对应有效插置的该些CPU模块的CPU型态与CPU平台的型态参数的匹配状态；
步骤S50:将匹配状态为不匹配的CPU模块的一比对数据传送给BMC，用以记录于BMC的系统事件日志。
特别地，所述CPU平台的型态包括2P平台与4P平台，步骤S10进一步包括：
步骤S101：定义所要检查的CPU插槽次序的index初始值；
步骤S102：判断CPU平台的型态是否为2P平台；若是，则执行步骤S103；若否，则执行步骤S104；
步骤S103：设置max CPU插槽次序max index = index初始值+2P平台的CPU插槽数量-1；
步骤S104：设置max CPU插槽次序max index = index初始值+4P平台的CPU插槽数量-1。
特别地，步骤S20进一步包括：
步骤S201：判断目前index是否小于等于max CPU插槽次序；若是，则执行步骤S202；若否，执行步骤S206；
步骤S202：检查目前的index对应的CPU插槽是否有正确的对应一CPU模块，以判定目前index对应的CPU插槽的插置状态；若是，则执行步骤S203；若否，则执行步骤S204；
步骤S203：纪录目前index对应的CPU插槽的插置状态，藉由纪录一插置状态参数CPU[index]=1指示出目前index对应的CPU插槽的插置状态为有效插置；然后，执行步骤S205；
步骤S204：纪录目前index对应的CPU插槽的插置状态，藉由纪录一插置状态参数CPU[index]=0指示出目前index对应的CPU插槽的插置状态为无效插置；然后，执行步骤S205；
步骤S205：更新index=index+1，然后，返回步骤201；
步骤S206：还原目前index=初始值，然后，执行步骤30。
特别地，步骤S20进一步包括：
步骤S211：判断目前index是否小于等于max CPU插槽次序；若是，则执行步骤S212；若否，执行步骤S216；
步骤S212：检查目前的index对应的CPU插槽是否有正确的对应一CPU模块以判定目前index对应的CPU插槽的插置状态；若是，则执行步骤S213；若否，则执行步骤S216；
步骤S213：纪录目前index对应的CPU插槽的插置状态，藉由纪录一插置状态参数CPU[index]=1指示出目前index对应的CPU插槽的插置状态为有效插置；然后，执行步骤S215；
步骤S215：更新index=index+1，然后，返回步骤S211；
步骤S216：纪录目前index对应的CPU插槽的插置状态，藉由纪录ㄧ插置状态参数CPU[index]=0指示出目前index对应的CPU插槽的插置状态为无效插置，并设置max index=目前index-1，还原目前index=初始值，然后，执行步骤S30。
特别地，步骤S40进一步包括：
步骤S401：判断目前index是否小于等于max CPU插槽次序；若是，则执行步骤S402；若否，则结束流程；
步骤S402：取得并藉由总线编号获取对应目前index对应的CPU模块所对应的CPU型态的特征值(capld0)；
步骤S403：比对CPU型态的特征值与CPU平台的型态参数是否匹配，亦即判断CPU型态与CPU平台的型态的匹配状态；若是，则执行步骤S404；若否，则执行步骤S50；
步骤S404：更新index=index+1，然后，返回步骤S401。
本发明还提供一种放错CPU的提醒系统,适用于一CPU平台,该系统包括:
用于读取该CPU平台的型态参数，并判定该CPU平台的CPU插槽数量的平台识别模块；
用于分别读取相应于若干CPU插槽的CPU模块以分别获取该CPU模块的插置状态为有效插置及无效插置其中一者的插置状态侦测模块；
用于根据若干CPU插槽所分别对应的CPU模块的插置状态，分别分派一CPU配置总线编号给插置状态为有效插置所对应的CPU模块的总线分配模块;
用于根据该些总线编号及CPU平台的型态参数，判定并获取对应有效插置的该些CPU模块的CPU型态与CPU平台型态的参数的匹配状态的匹配模块；
用于将匹配状态为不匹配的CPU模块的一比对数据传送给BMC，用以记录于BMC的系统事件日志的输出模块。
本发明还提供一种放错CPU的提醒方法, 适用于一CPU平台，该方法包括：
步骤S11：接收一启动讯号；
步骤S21：根据该启动讯号藉由一BIOS进行一开机自我检测；
步骤S31：于存有若干系统参数的一内存中读取该CPU平台的型态参数并据以判定相应于若干CPU插槽的一CPU插槽数量；
步骤S41：分别读取相应于该若干CPU插槽的CPU模块内的缓存器，以分别获取该些CPU模块的插置状态为有效插置及无效插置其中一者；
步骤S51：分别对具有有效插置的插置状态的CPU模块分派一CPU配置总线编号；
步骤S61：分别取得对应该些CPU配置总线编号的CPU模块的CPU型态的特征值；
步骤S71：根据CPU模块的CPU型态的特征值及平台型态参数，判定该些CPU模块的CPU型态与CPU平台型态参数的匹配状态；
步骤S81：将匹配状态为不匹配的一比对数据传送给BMC，用以记录于BMC的系统事件日志。
与现有技术相比较，本发明可判定并获取对应有效插置的该些CPU模块的CPU型态与平台的型态参数的匹配状态；并将匹配状态为不匹配的CPU模块的一比对数据传送给BMC，用户通过BMC了解CPU模块有没有插错，从而避免因CPU模块插错而引起的系统异常。
【附图说明】
图1为本发明提醒用户放错CPU的方法第一实施例的主要流程图。
图2为图1中步骤S10的详细步骤。
图3为图1中步骤S20的其一实施例的详细步骤。
图4为图1中步骤S20的另一实施例的详细步骤。
图5为图1中步骤S40的详细步骤。
图6为本发明提醒用户放错CPU的系统的原理方框图。
图7为本发明提醒用户放错CPU的方法第二实施例的主要流程图。
【具体实施方式】
请参阅图1所示，本发明提供一种放错CPU的提醒方法适用于一CPU平台，其中该CPU平台定义为一具有CPU的主板，例如一服务器的主板，提醒用户放错CPU的方法由一BIOS于一开机自我检测阶段执行,该方法包括以下步骤:
步骤S10:读取该CPU平台的型态参数以指示该CPU平台的型态，并据以判定该CPU平台的CPU插槽数量；
其中BIOS可由平台的型态参数，取得该平台所具有的CPU插槽的数量，步骤S10的前置作业: 平台在收到电源启动讯号后，BIOS会开始进行POST，且在进行POST的过程中，BIOS于储存BIOS程序的ROM中取得\读取平台的型态参数并将该平台的型态参数以系统参数的形式储存于一内存；
步骤S10的技术细节: BIOS于该内存中读取该平台的型态参数，并判定该平台的CPU插槽数量，例如该型态参数为1时，指示出该CPU平台的型态为4P平台，代表该平台具有4个CPU插槽，而该型态参数为0时，指示出该CPU平台的型态为4P平台，代表该平台具有2个CPU插槽。
步骤S20:分别读取相应于若干CPU插槽的CPU模块以分别判定并获取该CPU模块的插置状态为有效插置及无效插置其中一者；
步骤S20的细节是，依据步骤S10所取得的CPU插槽的数量，定义各CPU插槽分别对应ㄧ次序index，并依照对应的该次序逐一判定以获取该若干CPU插槽所分别对应的CPU模块的插置状态为有效插置及无效插置其中一者，这边的读取方法的细节是，BIOS分别读取被插置在CPU插槽上的CPU模块内部的寄存器储存的插置状态参数，状况有下面三种:
1. 当其插置状态参数可被读取，BIOS再根据其插置状态参数判定该CPU模块的插置状态为有效插置。
2. 其插置状态参数可被读取，但是BIOS根据其插置状态参数判定该CPU模块的插置状态为无效插置。
3. 当其插置状态参数无法被读取，则BIOS判定该CPU插槽对应的CPU模块为无效插置。
步骤S30:根据若干CPU插槽所分别对应的CPU模块的插置状态，分别分派一CPU配置总线编号给插置状态为有效插置所对应的CPU模块；
步骤S40:根据该些总线编号及CPU平台的型态参数，比对并获取对应有效插置的该些CPU模块的CPU型态与CPU平台的型态参数的匹配状态；
其中，BIOS分别根据该些总线编号获取分别对应该些总线编号的该些CPU模块所对应的CPU型态的特征值储存在其内寄存器的位置，用以分别取得对应有效插置的CPU模块的CPU型态，并比对该CPU型态与在步骤S10所取得的平台的型态参数以产生一匹配状态为匹配及不匹配的其中一者。
步骤S50:将匹配状态为不匹配的CPU模块的一比对数据传送给BMC，用以记录于BMC的系统事件日志，其中，该系统事件日志(system event log)储存于BMC内的非挥发性内存。
请参阅图2所示，所述CPU平台的型态包括2P平台与4P平台，步骤S10进一步包括：
步骤S101：定义所要检查的CPU插槽次序的index初始值；例如，index初始值=0；
步骤S102：判断CPU平台的型态是否为2P平台；若是，则执行步骤S103；若否，则执行步骤S104；
步骤S103：设置max CPU插槽次序max index = index初始值+2P平台的CPU插槽数量-1；当index初始值=0时，max index=1；
步骤S104：设置max CPU插槽次序max index = index初始值+4P平台的CPU插槽数量-1；当index初始值=0时，max index=3。
其中，CPU平台型态，决定该CPU平台所具有的CPU插槽的数量。
最大检查次序的多少是依据CPU插槽的数量决定的，例如，CPU平台型态为4P平台，代表\对应该CPU平台具有4个CPU插槽，而该CPU插槽分别依序对应的次序为0,1,2,3，则最大检查次序即为3，例如，CPU平台型态为2P平台，代表\对应该CPU平台具有2个CPU插槽，而该些CPU插槽分别依序对应的次序为0,1，则最大检查次序即为1。
请参阅图3所示，于本实施例中，会检查所有CPU插槽的插置状态，并将各CPU插槽的插置状态一一记录，步骤S20进一步包括：
步骤S201：判断目前index是否小于等于max CPU插槽次序；若是，则执行步骤S202；若否，执行步骤S206；
步骤S202：检查目前的index对应的CPU插槽是否有正确的对应一CPU模块 ，以判定目前index对应的CPU插槽的插置状态；若是，则执行步骤S203；若否，则执行步骤S204；
步骤S203：纪录目前index对应的CPU插槽的插置状态，藉由纪录一插置状态参数CPU[index]=1指示出目前index对应的CPU插槽的插置状态为有效插置；然后，执行步骤S205；
步骤S204：纪录目前index对应的CPU插槽的插置状态，藉由纪录一插置状态参数CPU[index]=0指示出目前index对应的CPU插槽的插置状态为无效插置；然后，执行步骤S205；
步骤S205：更新index=index+1，然后，返回步骤201；
步骤S206：还原目前index=初始值，然后，执行步骤30。
请参阅图4所示，于本实施例中，简化检查CPU插槽的插置状态，首先定义CPU插槽对应的次序(index)，例如以四个CPU插槽为例，1111代表的插置状态解释为对应index为0的CPU插槽内有插CPU模块、对应index为1的CPU插槽内有插CPU模块、对应index为2的CPU插槽内有插CPU模块、对应index为3的CPU插槽内有插CPU模块，1011代表的插置状态解释为对应index为0的CPU插槽内有插CPU模块、对应index为1的CPU插槽内未插CPU模块、对应index为2的CPU插槽内有插CPU模块、对应index为3的CPU插槽内有插CPU模块，在简化检查的流程中，当检查到对应index为1的CPU插槽内未插CPU模块后，纪录对应index为1的CPU插槽所对应的插置状态为无效插置，并且不再进行对应index为2的CPU插槽及对应index为3的CPU插槽的检查，且对次序排在对应插置状态为无效插置的CPU插槽之后的CPU插槽，均纪录其对应的插置状态为无效插置，并得知插置状态为有效插置的CPU中对应次序最大者为1，即以其作为后续判断CPU型态的最大检查次序。
步骤S20分别依据CPU模块的对应次序依序获取该CPU模块的插置状态参数，并依据该CPU模块的插置状态参数及前一个CPU模块的插置状态的插置状态，判定该CPU模块的插置状态为有效插置及无效插置其中一者，步骤S20进一步包括：
步骤S211：判断目前index是否小于等于max CPU插槽次序；若是，则执行步骤S212；若否，执行步骤S216；
步骤S212：检查目前的index对应的CPU插槽是否有正确的对应一CPU模块以判定目前index对应的CPU插槽的插置状态；若是，则执行步骤S213；若否，则执行步骤S216；
步骤S213：纪录目前index对应的CPU插槽的插置状态，藉由纪录一插置状态参数CPU[index]=1指示出目前index对应的CPU插槽的插置状态为有效插置；然后，执行步骤S215；
步骤S215：更新index=index+1，然后，返回步骤S211；
步骤S216：纪录目前index对应的CPU插槽的插置状态，藉由纪录ㄧ插置状态参数CPU[index]=0指示出目前index对应的CPU插槽的插置状态为无效插置，并设置max index=目前index-1，还原目前index=初始值，然后，执行步骤S30。
请参阅图5所示，步骤S40进一步包括：
步骤S401：判断目前index是否小于等于max CPU插槽次序；若是，则执行步骤S402；若否，则结束流程；
步骤S402：取得并藉由总线编号获取对应目前index对应的CPU模块所对应的CPU型态的特征值(capld0)；
步骤S403：比对CPU型态的特征值与CPU平台的型态参数是否匹配，亦即判断CPU型态与CPU平台的型态的匹配状态；若是，则执行步骤S404；若否，则执行步骤S50；
步骤S404：更新index=index+1，然后，返回步骤S401。
请参阅图6所示,本发明包括一种放错CPU的提醒系统,适用于一CPU平台,该系统包括:
用于读取该CPU平台的型态参数，并判定该CPU平台的CPU插槽数量的平台识别模块100；
用于分别读取相应于若干CPU插槽的CPU模块以分别获取该CPU模块的插置状态为有效插置及无效插置其中一者的插置状态侦测模块200；
用于根据若干CPU插槽所分别对应的CPU模块的插置状态，分别分派一CPU配置总线编号给插置状态为有效插置所对应的CPU模块的总线分配模块300;
用于根据该些总线编号及CPU平台的型态参数，判定并获取对应有效插置的该些CPU模块的CPU型态与CPU平台型态的参数的匹配状态的匹配模块400；
用于将匹配状态为不匹配的CPU模块的一比对数据传送给BMC，用以记录于BMC的系统事件日志的输出模块500。
请参阅图7所示,本发明还包括一种放错CPU的提醒方法, 适用于一CPU平台，该方法包括：
步骤S11：接收一启动讯号；
步骤S21：根据该启动讯号藉由一BIOS进行一开机自我检测；
步骤S31：于存有若干系统参数的一内存中读取该CPU平台的型态参数并据以判定相应于若干CPU插槽的一CPU插槽数量；
步骤S41：分别读取相应于该若干CPU插槽的CPU模块内的缓存器，以分别获取该些CPU模块的插置状态为有效插置及无效插置其中一者；
步骤S51：分别对具有有效插置的插置状态的CPU模块分派一CPU配置总线编号；
步骤S61：分别取得对应该些CPU配置总线编号的CPU模块的CPU型态的特征值；
步骤S71：根据CPU模块的CPU型态的特征值及平台型态参数，判定该些CPU模块的CPU型态与CPU平台型态参数的匹配状态；
步骤S81：将匹配状态为不匹配的一比对数据传送给BMC，用以记录于BMC的系统事件日志。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (7)

1.一种放错CPU的提醒方法,适用于一CPU平台，由一BIOS于一开机自我检测阶段执行,其特征在于包括以下步骤:
步骤S10:读取该CPU平台的型态参数以指示该CPU平台的型态，并据以判定该CPU平台的CPU插槽数量；
步骤S20:分别读取相应于若干CPU插槽的CPU模块以分别判定并获取该CPU模块的插置状态为有效插置及无效插置其中一者；
步骤S30:根据若干CPU插槽所分别对应的CPU模块的插置状态，分别分派一CPU配置总线编号给插置状态为有效插置所对应的CPU模块；
步骤S40:根据该些总线编号及CPU平台的型态参数，比对并获取对应有效插置的该些CPU模块的CPU型态与CPU平台的型态参数的匹配状态；
步骤S50:将匹配状态为不匹配的CPU模块的一比对数据传送给BMC，用以记录于BMC的系统事件日志。
2.根据权利要求1所述的放错CPU的提醒方法，其特征在于：所述CPU平台的型态包括2P平台与4P平台，步骤S10进一步包括：
步骤S101：定义所要检查的CPU插槽次序的index初始值；
步骤S102：判断CPU平台的型态是否为2P平台；若是，则执行步骤S103；若否，则执行步骤S104；
步骤S103：设置max CPU插槽次序max index = index初始值+2P平台的CPU插槽数量-1；
步骤S104：设置max CPU插槽次序max index = index初始值+4P平台的CPU插槽数量-1。
3.根据权利要求1所述的放错CPU的提醒方法，其特征在于：步骤S20进一步包括：
步骤S201：判断目前index是否小于等于max CPU插槽次序；若是，则执行步骤S202；若否，执行步骤S206；
步骤S202：检查目前的index对应的CPU插槽是否有正确的对应一CPU模块，以判定目前index对应的CPU插槽的插置状态；若是，则执行步骤S203；若否，则执行步骤S204；
步骤S203：纪录目前index对应的CPU插槽的插置状态，藉由纪录一插置状态参数CPU[index]=1指示出目前index对应的CPU插槽的插置状态为有效插置；然后，执行步骤S205；
步骤S204：纪录目前index对应的CPU插槽的插置状态，藉由纪录一插置状态参数CPU[index]=0指示出目前index对应的CPU插槽的插置状态为无效插置；然后，执行步骤S205；
步骤S205：更新index=index+1，然后，返回步骤201；
步骤S206：还原目前index=初始值，然后，执行步骤30。
4.根据权利要求1所述的放错CPU的提醒方法，其特征在于：步骤S20进一步包括：
步骤S211：判断目前index是否小于等于max CPU插槽次序；若是，则执行步骤S212；若否，执行步骤S216；
步骤S212：检查目前的index对应的CPU插槽是否有正确的对应一CPU模块以判定目前index对应的CPU插槽的插置状态；若是，则执行步骤S213；若否，则执行步骤S216；
步骤S213：纪录目前index对应的CPU插槽的插置状态，藉由纪录一插置状态参数CPU[index]=1指示出目前index对应的CPU插槽的插置状态为有效插置；然后，执行步骤S215；
步骤S215：更新index=index+1，然后，返回步骤S211；
步骤S216：纪录目前index对应的CPU插槽的插置状态，藉由纪录ㄧ插置状态参数CPU[index]=0指示出目前index对应的CPU插槽的插置状态为无效插置，并设置max index=目前index-1，还原目前index=初始值，然后，执行步骤S30。
5.根据权利要求4所述的放错CPU的提醒方法，其特征在于：步骤S40进一步包括：
步骤S401：判断目前index是否小于等于max CPU插槽次序；若是，则执行步骤S402；若否，则结束流程；
步骤S402：取得并藉由总线编号获取对应目前index对应的CPU模块所对应的CPU型态的特征值(capld0)；
步骤S403：比对CPU型态的特征值与CPU平台的型态参数是否匹配，亦即判断CPU型态与CPU平台的型态的匹配状态；若是，则执行步骤S404；若否，则执行步骤S50；
步骤S404：更新index=index+1，然后，返回步骤S401。
6.一种放错CPU的提醒系统,适用于一CPU平台,其特征在于该系统包括:
用于读取该CPU平台的型态参数，并判定该CPU平台的CPU插槽数量的平台识别模块；
用于分别读取相应于若干CPU插槽的CPU模块以分别获取该CPU模块的插置状态为有效插置及无效插置其中一者的插置状态侦测模块；
用于根据若干CPU插槽所分别对应的CPU模块的插置状态，分别分派一CPU配置总线编号给插置状态为有效插置所对应的CPU模块的总线分配模块;
用于根据该些总线编号及CPU平台的型态参数，判定并获取对应有效插置的该些CPU模块的CPU型态与CPU平台型态的参数的匹配状态的匹配模块；
用于将匹配状态为不匹配的CPU模块的一比对数据传送给BMC，用以记录于BMC的系统事件日志的输出模块。
7.一种放错CPU的提醒方法, 适用于一CPU平台，其特征在于该方法包括：
步骤S11：接收一启动讯号；
步骤S21：根据该启动讯号藉由一BIOS进行一开机自我检测；
步骤S31：于存有若干系统参数的一内存中读取该CPU平台的型态参数并据以判定相应于若干CPU插槽的一CPU插槽数量；
步骤S41：分别读取相应于该若干CPU插槽的CPU模块内的缓存器，以分别获取该些CPU模块的插置状态为有效插置及无效插置其中一者；
步骤S51：分别对具有有效插置的插置状态的CPU模块分派一CPU配置总线编号；
步骤S61：分别取得对应该些CPU配置总线编号的CPU模块的CPU型态的特征值；
步骤S71：根据CPU模块的CPU型态的特征值及平台型态参数，判定该些CPU模块的CPU型态与CPU平台型态参数的匹配状态；
步骤S81：将匹配状态为不匹配的一比对数据传送给BMC，用以记录于BMC的系统事件日志。
CN201610595274.9A 2016-07-26 2016-07-26 提醒用户放错cpu的系统及其方法 Expired - Fee Related CN107656855B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610595274.9A CN107656855B (zh) 2016-07-26 2016-07-26 提醒用户放错cpu的系统及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610595274.9A CN107656855B (zh) 2016-07-26 2016-07-26 提醒用户放错cpu的系统及其方法

Publications (2)

Publication Number Publication Date
CN107656855A true CN107656855A (zh) 2018-02-02
CN107656855B CN107656855B (zh) 2020-06-30

Family

ID=61127483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610595274.9A Expired - Fee Related CN107656855B (zh) 2016-07-26 2016-07-26 提醒用户放错cpu的系统及其方法

Country Status (1)

Country Link
CN (1) CN107656855B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108509301A (zh) * 2018-03-13 2018-09-07 郑州云海信息技术有限公司 一种smbios中系统插槽信息的更新方法及更新系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042001A1 (en) * 2000-03-29 2001-11-15 Ricoh, Company, Ltd. Work management system, work management apparatus, and work mangement method
CN1332880A (zh) * 1998-11-25 2002-01-23 Adc技术国际有限公司 提供交叉平台远程控制和监测设备访问控制器的系统和方法
US20060139681A1 (en) * 2004-05-27 2006-06-29 Silverbrook Research Pty Ltd Use of variant and base keys with three or more entities
CN101118511A (zh) * 2006-08-01 2008-02-06 英业达股份有限公司 基本输入输出系统支持直立卡的方法
CN101599031A (zh) * 2008-06-02 2009-12-09 富士通株式会社 信息处理设备、记录错误通知程序的介质、错误通知方法
TW201227265A (en) * 2010-12-29 2012-07-01 Hon Hai Prec Ind Co Ltd System and method for detecting system error of a computer
JP4985662B2 (ja) * 2009-01-22 2012-07-25 株式会社デンソー プログラム、及び制御装置
CN103034719A (zh) * 2012-12-12 2013-04-10 北京奇虎科技有限公司 Cpu型号识别方法、设备及硬件检测系统
CN104111886A (zh) * 2014-06-25 2014-10-22 曙光信息产业(北京)有限公司 一种兼容不同gpu的管理系统及其设计方法
US20140372652A1 (en) * 2013-06-14 2014-12-18 Hon Hai Precision Industry Co., Ltd. Simulation card and i2c bus testing system with simulation card

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332880A (zh) * 1998-11-25 2002-01-23 Adc技术国际有限公司 提供交叉平台远程控制和监测设备访问控制器的系统和方法
US20010042001A1 (en) * 2000-03-29 2001-11-15 Ricoh, Company, Ltd. Work management system, work management apparatus, and work mangement method
US20060139681A1 (en) * 2004-05-27 2006-06-29 Silverbrook Research Pty Ltd Use of variant and base keys with three or more entities
CN101118511A (zh) * 2006-08-01 2008-02-06 英业达股份有限公司 基本输入输出系统支持直立卡的方法
CN101599031A (zh) * 2008-06-02 2009-12-09 富士通株式会社 信息处理设备、记录错误通知程序的介质、错误通知方法
JP4985662B2 (ja) * 2009-01-22 2012-07-25 株式会社デンソー プログラム、及び制御装置
TW201227265A (en) * 2010-12-29 2012-07-01 Hon Hai Prec Ind Co Ltd System and method for detecting system error of a computer
CN103034719A (zh) * 2012-12-12 2013-04-10 北京奇虎科技有限公司 Cpu型号识别方法、设备及硬件检测系统
US20140372652A1 (en) * 2013-06-14 2014-12-18 Hon Hai Precision Industry Co., Ltd. Simulation card and i2c bus testing system with simulation card
CN104111886A (zh) * 2014-06-25 2014-10-22 曙光信息产业(北京)有限公司 一种兼容不同gpu的管理系统及其设计方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108509301A (zh) * 2018-03-13 2018-09-07 郑州云海信息技术有限公司 一种smbios中系统插槽信息的更新方法及更新系统

Also Published As

Publication number Publication date
CN107656855B (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
CN105277891A (zh) 用于估计电池的状态的方法和设备
CN101739266A (zh) 固件更新方法
CN113157854B (zh) Api的敏感数据泄露检测方法及系统
CN111615688A (zh) 一种断言验证代码绑定方法及装置
CN111104246B (zh) 提升dram的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质
CN111966380A (zh) 一种bmc固件升级方法、系统、终端及存储介质
CN109918221B (zh) 一种硬盘报错解析方法、系统、终端及存储介质
CN103761198B (zh) 存储器芯片与数据保护方法
CN107656855A (zh) 提醒用户放错cpu的系统及其方法
CN113359657B (zh) Ecu诊断配置码校验方法及其系统、电子控制单元
CN110096882A (zh) 一种设备运行过程中的安全度量方法
CN109426598A (zh) 一种硬盘状态指示灯控制方法及装置
EP3866050B1 (en) Conversion method, conversion apparatus, and conversion program
CN112463431B (zh) 一种bios错误定位方法、装置、设备及存储介质
CN115542125A (zh) 芯片测试方法及相关装置
CN103294837A (zh) 一种集成电路的验证调试方法及系统
CN110032341A (zh) 一种模组的数据处理方法、装置、电子设备及介质
CN102750167B (zh) 应用程序启动方法、装置和计算机系统
CN110659504A (zh) 一种漏洞攻击验证方法、漏洞攻击验证系统及存储介质
CN111400245A (zh) 美术资源迁移方法及装置
CN113836012B (zh) 算法测试方法、装置、电子设备及存储介质
CN116679991B (zh) 存储器的启动管理方法、系统、设备及存储介质
CN110287153B (zh) 一种a2l标定量地址范围冲突的检测方法及装置
CN117094259A (zh) 集成电路的静态时序分析环境配置方法及装置
CN110990265B (zh) 一种覆盖率确定方法、装置及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200630

CF01 Termination of patent right due to non-payment of annual fee