CN107431839B - 译码器、接收器及电子设备 - Google Patents

Abstract

本发明的一个方式的目的是降低译码器的功耗。译码器包括FPGA。该FPGA至少进行一个用来对数据进行译码的处理。当数据的分辨率具有第一分辨率时，FPGA的输入数据信号为二进制信号且FPGA的时钟频率为第一频率。当数据的分辨率低于第一分辨率时，FPGA的输入数据信号为脉冲信号，并且，FPGA以低于第一频率的第二频率进行工作。当对8K的数据进行译码时，以第一时钟频率驱动FPGA，当对4K或2K的数据进行译码时，以第二时钟频率驱动FPGA。

Description

译码器、接收器及电子设备

技术领域

本说明书、附图以及权利要求书(以下称为“本说明书等”)涉及一种半导体装置、电子构件、电子设备、它们的工作方法及它们的制造方法。作为本发明的一个方式的技术领域的一个例子，有半导体装置、存储装置、处理器、开关电路(例如功率开关、布线开关)、显示装置、液晶显示装置、发光装置、照明装置、蓄电装置、输入装置、摄像装置、它们的驱动方法或它们的制造方法。

背景技术

随着电视机(TV)的大屏幕化，对收视高清晰度视频的需求也很大。因此，超高清电视(UHDTV)广播的实用化也得到了推进。日本在2015年开始了通过通讯卫星(CS)及光纤线路的4K广播服务。今后计划开始通过广播卫星(BS)的UHDTV(4K及8K)的试播。所以，现在正在开发对应8K广播的各种电子设备(例如，非专利文献1)。在8K的实用广播中，将并用4K广播及2K广播(全高清广播)。

[非专利文献1]S.Kawashima，et al.,“13.3-In.8K×4K 664-ppi OLED DisplayUsing CAAC-OS FETs,”SID 2014 DIGEST,pp.627-630.

发明内容

作为8K广播中的视频编码方式，采用了新格式H.265/MPEG-H HEVC(高效率视频编码：high efficiency video coding，以下称为HEVC)。8K广播中的视频分辨率(水平及垂直的像素数)为7680×4320，为4K(3840×2160)的4倍，2K(1920×1080)的16倍。因此，要求接收8K的电视广播的译码器(数据解压器)具有高性能。因此，根据8K广播决定译码器的电路规模及工作频率。另一方面，当接收4K广播或2K广播时，该译码器是过度设计的，因此其运算效率会降低。

本发明的一个方式的目的是降低功耗或者提供新颖的半导体装置或新颖的半导体装置的工作方法。

多个目的的记载不互相妨碍彼此的存在。本发明的一个方式并不一定必须实现所有上述目的。可从说明书、附图、权利要求书的记载自然得知上述以外的目的，且这些目的也可成为本发明的一个方式的目的。

根据本发明的一个方式，具有对编过码的数据进行译码的功能的译码器包括FPGA。该FPGA进行用来对数据进行译码的处理中的至少一个。当数据具有第一分辨率时，FPGA的输入数据信号为二进制信号且FPGA的时钟频率为第一频率。当数据的分辨率低于第一分辨率时，FPGA的输入数据信号为脉冲信号且FPGA的时钟频率为低于第一频率的第二频率。

在上述方式中，FPGA可以包括逻辑元件。该逻辑元件可以包括：输入数据信号被输入的数据输入部；对输入数据信号进行运算的运算电路；以及对在运算电路中运算过的数据信号进行处理并生成输出数据信号的数据输出部。当数据的分辨率低于第一分辨率时，数据输入部可以被设定为能够将输入数据信号转换为二进制信号的电路结构，数据输出部可以被设定为能够将输出数据信号转换为脉冲信号的电路结构，并且，可以进行运算电路的电源门控。

根据本发明的另一个方式，具有对编过码的数据进行译码的功能的译码器包括：进行用来对数据进行译码的第一处理的电路。当数据具有第一分辨率时，电路的输入数据信号为二进制信号且电路的时钟频率为第一频率。当数据的分辨率低于第一分辨率时，电路的输入数据信号为脉冲信号且电路的时钟频率为低于第一频率的第二频率。

在上述方式中，电路可以包括：输入数据信号被输入的数据输入部；进行第一处理的专用电路；以及从在专用电路中被处理的信号生成输出数据信号的数据输出部。当数据的分辨率低于第一分辨率时，数据输入部可以被设定为能够将输入数据信号转换为二进制信号的电路结构，数据输出部可以被设定为能够将输出数据信号转换为脉冲信号的电路结构，并且，可以进行专用电路的电源门控。

在本说明书等中，半导体装置是指利用半导体特性的装置，并且意味着包括半导体元件(例如，晶体管、二极管、光电二极管)的电路及包括该电路的装置等。半导体装置是指能够利用半导体特性而工作的所有装置。例如，集成电路、包括集成电路的芯片及在其封装中包括芯片的电子构件是半导体装置的一个例子。另外，存储装置、显示装置、发光装置、照明装置以及电子设备等有时本身是半导体装置，或者有时包括半导体装置。

在本说明书等中，“X与Y连接”的记载表示：X与Y电连接；X与Y在功能上连接；以及X与Y直接连接。因此，不局限于特别的连接关系诸如附图或文中所示的连接关系，其他的连接关系也包括在附图或文中。X和Y都表示对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层)。

晶体管是包括栅极、源极以及漏极这三个端子的元件。栅极被用作控制晶体管的导通状态的控制端子。根据晶体管的类型或者供应到各端子的电位电平，将两个输入输出端子中的一个端子用作源极，而将另一个端子用作漏极。因此，在本说明书等中，“源极”和“漏极”可以互相调换。在本说明书等中，有时将栅极以外的两个端子称为第一端子及第二端子或者第三端子及第四端子。

节点可以根据电路结构及装置结构等换称为端子、布线、电极、导电层、导电体或杂质区域等。另外，端子、布线等也可以换称为节点。

电压大多指某个电位与标准电位(例如，接地电位(GND)或源极电位)之间的电位差。可以将电压换称为电位。电位是相对值。因此，“GND”也并不一定是指0V。

在本说明书等中，有时为了表示顺序而使用“第一”、“第二”、“第三”等序数词。另外，有时为了避免构成要素的混淆而使用“第一”、“第二”、“第三”等序数词，该序数词不限定构成要素的个数，也不限定顺序。例如，在本发明的一个方式的记载中，可以将“第一”调换为“第二”或“第三”。

在实施方式5中记载关于本说明书等的记载的其他附记。

本发明的一个方式可以降低功耗或者可以提供新颖的半导体装置或新颖的半导体装置的工作方法。多个效果的记载不妨碍其他效果的存在。在本发明的一个方式中，并不需要实现所有上述效果。在本发明的一个方式中，上述之外的目的、上述之外的效果及新颖的特征可从本说明书中的描述及附图自然得知。

附图说明

图1为示出广播系统的结构实例的方框图；

图2为示出广播系统的数据传输的示意图；

图3A至图3D示出接收器的结构实例；

图4为示出译码器的结构实例的方框图；

图5为示出FPGA的结构实例的方框图；

图6A至图6D为示出布线开关的结构实例的电路图；

图7为示出配置存储器的结构实例的电路图；

图8为示出逻辑元件的结构实例的方框图；

图9A说明二进制信号，图9B和图9C说明脉冲信号；

图10为示出逻辑元件的工作实例的时序图；

图11A为示出锁存电路的结构实例的电路图，图11B为示出锁存电路的工作实例的时序图；

图12A和图12B为示出运算电路的结构实例的电路图，图12C为示出复制电路的结构实例的电路图；

图13A为示出输出时序生成电路的结构实例的电路图，图13B为示出输出时序生成电路的工作实例的时序图，图13C为示出输出信号生成电路的结构实例的电路图；

图14为示出逻辑元件的结构实例的方框图；

图15为示出逻辑元件的工作实例的时序图；

图16为示出逻辑元件的工作实例的时序图；

图17A至图17C示出图像传感器的结构实例；

图18A至图18D示出图像传感器的结构实例；

图19A和图19B示出图像传感器的结构实例；

图20A至图20C为示出图像传感器的结构实例的电路图；

图21为示出显示模块的结构实例的分解图；

图22A为示出显示部的结构实例的方框图，图22B和图22C为示出像素的结构实例的电路图；

图23A至图23C示出显示面板的结构实例；

图24A和图24B为示出显示面板的结构实例的截面图；

图25A和图25B为示出显示面板的结构实例的截面图；

图26A至图26F为示出电子设备的结构实例的示意图；

图27A以及图27B和图27C分别为示出晶体管的结构实例的俯视图以及截面图；

图28A为晶体管的部分放大图，图28B为晶体管的能带图；

图29A以及图29B和图29C分别为示出晶体管的结构实例的俯视图以及截面图；

图30A以及图30B和图30C分别为示出晶体管的结构实例的俯视图以及截面图；

图31A以及图31B至图31D分别为示出晶体管的结构实例的俯视图以及截面图；

图32A以及图32B至图32D分别为示出晶体管的结构实例的俯视图以及截面图；

图33A和图33B分别为示出晶体管的结构实例的俯视图及截面图；

图34A和图34B为示出半导体装置的结构实例的截面图；

图35为示出半导体装置的结构实例的截面图；

图36示出医疗现场的视频传输系统的结构实例。

具体实施方式

以下说明本发明的实施方式。注意，本发明不局限于以下说明。所属技术领域的普通技术人员可以很容易地理解一个事实，就是本发明在不脱离其宗旨及其范围的条件下，其方式及详细内容可以被变换为各种各样的形式。因此，本发明不应该被解释为仅局限在以下实施方式的内容中。

以下示出的多个实施方式可以适当地组合。当在一个实施方式中示出多个结构实例(包括制造方法的例子及工作方法的例子等)时，可以适当地组合该多个结构实例，或者，也可以适当地组合其他实施方式中所记载的至少一个结构实例。

在附图中，有时使用同一附图标记表示同一构成要素、具有相同功能的构成要素、由同一材料构成的构成要素或者同时形成的构成要素，并且有时省略重复说明。当需要将附有同一附图标记的多个构成要素区别开来时，有时对该附图标记附上“_1”、“_2”、“[i，j]”等。例如，当将三个布线WL区别开来时，有时记为布线WL[0]、WL[1]及WL[2]。

在本说明书中，例如，有时将高电源电位VDD简称为电位VDD或VDD。这同样适用于其它构成要素(例如，信号、电压、电路、元件、电极及布线)。

实施方式1

《广播系统》

图1为示意性地示出广播系统的结构实例的方框图。广播系统100包括摄像机110、发送器111、接收器112及显示装置113。摄像机110包括图像传感器120及图像处理器121。发送器111包括编码器122及调制器123。接收器112包括解调器125及译码器126。显示装置113包括图像处理器127及显示部128。

在摄像机110能够拍摄8K视频的情况下，图像传感器120所包括的像素数相当于能够拍摄8K的彩色图像的像素数。例如，在一个像素包括一个红色(R)子像素、两个绿色(G)子像素及一个蓝色(B)子像素的情况下，图像传感器120至少需要7680×4320×4[R、G+G、B]个像素，而具有4K摄像机的图像传感器120至少需要3840×2160×4个像素，具有2K摄像机的图像传感器120至少需要1920×1080×4个像素。

图像传感器120生成未加工的Raw数据140。图像处理器121对Raw数据140进行图像处理(噪声去除、插补处理等)并生成视频数据141。视频数据141被输出到发送器111。

发送器111对视频数据141进行处理来生成适合广播频带的广播信号(载波)143。编码器122对视频数据141进行处理来生成编过码的数据142。编码器122进行将视频数据141编码的处理、对视频数据141附加广播控制数据(例如，认证数据)的处理、加密处理、加扰处理(用于扩频的数据排序处理)等。

调制器123对编过码的数据142进行IQ调制(正交调幅)以生成并输出广播信号143。广播信号143为具有I(同相)成分和Q(正交相位移)成分的数据的复合信号。TV广播电台取得视频数据141并供应广播信号143。

接收器112接收广播信号143。接收器112具有将广播信号143转换为能够在显示装置113上显示的视频数据144的功能。解调器125对广播信号143进行解调来将其分解为I信号及Q信号这两个模拟信号。

译码器126进行将I信号及Q信号转换为数字信号的处理。译码器126对数字信号进行各种处理来生成数据流。该处理包括帧分离、低密度奇偶校验(LDPC：low densityparity check)码的译码、广播控制用数据的分离及解扰处理等。译码器126对数据流进行译码来生成视频数据144。译码处理包括正交变换(例如，离散余弦变换(DCT：discretecosine transform)、离散正弦变换(DST：discrete sine transform))、帧之间预测处理及运动补偿预测处理。

视频数据144被输入到显示装置113的图像处理器127。图像处理器127对视频数据144进行处理来生成能输入显示部128的数据信号145。图像处理器127所进行的处理包括图像处理(伽玛处理)和数字模拟转换处理等。通过接收数据信号145，显示部128显示图像。

图2示意性地示出广播系统中的数据传输。图2示出从广播电台161发送的电波(广播信号)传送到各家庭的电视机160(TV160)的路径。TV160具备接收器112及显示装置113。作为人造卫星162的例子，可以举出CS(通讯卫星)和BS(广播卫星)。作为天线164的例子，可以举出BS/110℃S天线和CS天线。作为天线165的例子，可以举出特高频(UHF：ultra highfrequency)天线。

电波166A、166B为卫星广播信号。人造卫星162在接收电波166A时向地面发送电波166B。各家庭通过用天线164接收电波166B，就可以用TV160收看卫星TV广播。或者，其他的广播电台的天线接收电波166B并用广播电台内的接收器将该电波166B加工为能通过光缆传输的信号。广播电台利用光缆网发送广播信号至各家庭的TV160。电波167A、167B为地面广播信号。电波塔163放大所接收的电波167A并发送电波167B。各家庭通过用天线165接收电波167B，就可以用TV160收看地面TV广播。

本实施方式的视频传输系统不局限于TV广播系统。所发送的视频数据可以为动态图像数据或静态图像数据。

例如，也可以通过高速IP网络发送摄像机110的视频数据141。例如，在医疗现场视频数据141的传输系统可以用于远程诊断和远程诊疗。为了进行正确的图像诊断和医疗行为，所使用的图像需要具有高清晰度。需要能够在高分辨率(8K、4K、2K)显示装置上进行显示的视频数据传输系统。图36示意性地示出利用视频数据的传输系统的急救医疗系统。

救护车300与医疗机构301之间以及医疗机构301与医疗机构302之间的通信通过高速网络305进行。救护车300装载有摄像机310、编码器311及通信装置312。

摄像机310拍摄运往医疗机构301的患者。用摄像机310取得的视频数据315可以用通信装置312以非压缩的形式发送，由此，因为不需要视频数据315的压缩时间，所以能够以短延迟将高分辨率的视频数据315发送到医疗机构301。在不能利用高速网络305进行救护车300与医疗机构301之间的通信的情况下，也可以用编码器311对视频数据进行编码并发送编过码的视频数据316。

在医疗机构301内，通信装置320接收从救护车300发来的视频数据。在所接收的视频数据为非压缩数据的情况下，将该数据经过通信装置320发送到显示装置323并进行显示。在视频数据为压缩数据的情况下，在用译码器321解压之后，发送到显示装置323并进行显示。医生根据显示装置323的图像向救护车300的急救人员或者医疗机构301内的医务人员发出指示。图36的传输系统能够传送高清晰度图像，因此在医疗机构301内医生能够确认到急救运送途中的患者的详细情况。因此，医生可以在短时间内向急救人员或医务人员发出更准确的指示，从而可以提高患者的生存率。

医疗机构301与医疗机构302之间的视频数据的通信也与上述同样。可以将用医疗机构301的成像诊断装置(CT、MRI等)取得的医疗图像发送到医疗机构302。在此，以救护车300为运送患者的手段的例子，但是也可以使用直升机等航空机器或船舶。

图2示出TV160内置有接收器的例子。TV160可以显示由独立出TV160的接收器接收的电波。图3A至图3D示出该情况下的例子。接收器171也可以设置在TV160的外部(图3A)。天线164、165与TV160也可以通过无线器件172及173传输数据(图3B)。在此情况下，无线器件172或173具有接收器的功能。TV160也可以内置有无线器件173(图3C)。

接收器可以做成小到可随身携带的尺寸。图3D所示的接收器174包括连接器部175。在显示装置及信息终端(例如，个人计算机、智能手机、移动电话、平板终端)等电子设备包括可连接到连接器部175的端子的情况下，可以用这些电子设备收看卫星广播或地面广播。

在图1的广播系统100中，例如，译码器126可以与专用IC或处理器(例如，GPU、CPU)组合。译码器126可以集成在一个专用IC芯片上。或者，专用IC的一部分或全部也可以由可编程逻辑装置(例如，FPGA)构成。同样适用于编码器122。

<译码器>

图4为示出译码器126的结构实例的方框图。译码器126包括电路180至183。电路180为ADC(模拟数字转换)部。电路181为数据流生成部。电路182为数据并行部。电路183为译码部(图像数据解压部)。

电路180对I信号及Q信号进行模拟数字转换来生成数字信号146。电路181从数字信号146将广播用控制信号分离出来并生成数据流147。电路181包括用来生成数据流147的各种电路。例如，电路181包括帧分离电路181a、LDPC译码电路181b、认证处理电路181c及解扰器181d。

电路182将数据流147分割为多个数据流148并输出该多个数据流。由此，电路183可以对数据流148进行并行处理。电路183对数据流148进行译码并生成视频数据144。电路183包括用来译码数据流148的电路。例如，电路183包括DCT电路183a、帧间预测电路183b及运动补偿预测电路183c。

译码器126内的电路根据需要适当地决定取舍即可。另外，也可以对译码器126追加其他电路。例如，电路183也可以对数据流147进行处理，而代替电路182。译码器126可以实时对8K广播信号进行译码，因此工作频率高。因此，在对4K广播信号或2K广播信号进行译码时，该译码器126是过度设计，反而降低其运算效率。

因此，通过根据视频数据的分辨率改变译码器126的驱动方法或者工作频率(时钟频率)，来降低译码器126的功耗。由此，将FPGA用于译码器126的电路183。

当对8K广播的视频数据进行译码时，以在FPGA的逻辑元件(LE)之间传输二进制信号的二进制驱动使FPGA进行工作。当对4K广播或2K广播的视频数据进行译码时，以在LE之间传输脉冲信号的脉冲驱动使FPGA进行工作。此外，二进制驱动的工作频率优选高于脉冲驱动的工作频率。二进制驱动及脉冲驱动将在后面进行说明。

在脉冲驱动中，将LE设定为用电源门控的电路结构。在该电路结构中，判断脉冲信号是否到达LE，如果脉冲信号到达LE，就LE内的运算电路开启并开始运算。在结束运算之后运算电路关闭。因此，虽然在采用脉冲驱动时发生时间上及功耗上的消耗，但是在长期将信号保持为相同电位电平的情况下可以降低功耗。因此，脉冲驱动在工作频率低的情况下是有利的驱动方法。反之，在二进制驱动中，将LE设定为不进行电源门控的电路结构。因此，二进制驱动在工作频率高的情况下是有利的驱动方法。

用于4K广播及2K广播的像素数分别为8K广播的1/4及1/16。因此在其帧频率与8K广播相同且假定运算量与像素数成比例时,能够将工作频率降低到1/4及1/16。因此，在为4K广播或2K广播的情况下将FPGA设定为脉冲驱动的电路结构，而在为8K广播的情况下将FPGA设定为二进制驱动的电路结构是有效的。

《FPGA》

图5示出FPGA的一个例子。图5所示的FPGA200包括逻辑阵列210、输入输出部(I/O)211及外围电路。I/O211为逻辑阵列210的输入输出接口。外围电路包括用来驱动逻辑阵列210及I/O211的功能电路。例如，外围电路包括时钟生成器212、配置控制器213、上下文控制器214、行驱动器215及列驱动器216。

逻辑阵列210包括多个逻辑元件(LE)220及多个布线开关阵列(RSA)221。在此，LE220为4输入1输出的逻辑电路。RSA221包括多个布线开关(RS：routing switch)。各RS控制两个LE220之间的连接。配置在同一个列上的多个LE220也可以彼此连接以构成寄存器链。

LE220包括多个配置存储器(CFM)222。LE220的电路结构由储存在CFM222中的配置数据决定。CFM222为能够储存多个配置数据组的对应于多上下文的配置存储器。此外，RSA221中的各RS包括对应于多上下文的存储器，LE220之间的连接由储存在RS中的配置数据决定。

FPGA200通过切换所加载的配置数据组，可以迅速改变电路结构。配置数据组的切换可以由上下文控制器214进行。行驱动器215及列驱动器216是用来驱动CFM222的电路。配置控制器213具有控制行驱动器215及列驱动器216的功能。

这里，对上下文数为2的逻辑阵列210的电路结构实例进行说明。将两个上下文称为“CNTXT0”和“CNTXT1”。将用来选择CNTXT0的上下文信号称为“ctx[0]”并将用来选择CNTXT1的上下文信号称为“ctx[1]”。

《布线开关》

RSA221包括多个RS223。图6A示出RS223的结构实例。RS223为可编程布线开关，其中，节点IN与LE220的输出节点电连接，节点OUT与其他的LE220的输入节点电连接。在RS223中，两个开关电路230(以下，称为SW230)并联电连接在节点IN与节点OUT之间。注意，在上下文数大于2的情况下，将与上下文数相同数量的SW230并联电连接在节点IN与节点OUT之间即可。

SW230包括晶体管MO1、晶体管MR1、晶体管MS1及电容器C1。SW230具有与3晶体管型增益单元同样的电路结构。在SW230中，晶体管MO1及电容器C1构成模拟存储器AM1(以下，称为AM1)。节点SN1用作AM1的保持节点。节点SN1的电位控制MR1的导通状态。电容器C1为保持节点SN1的电位的存储电容器。电容器C1的一个端子与节点SN1电连接，另一个端子与接地电位(GND)电源线(以下，称为GND线)电连接。

SW230[0]及SW230[1]与列方向上设置的一个布线231连接。布线231用作位线，该布线231将写入到AM1的配置数据传输到SW230。SW230[0]与布线232[0]及233[0]电连接。SW230[1]与布线232[1]及233[1]电连接。布线232[0]及232[1]用作字线，该布线233[0]及233[1]用作上下文信号布线。当选择CNTXT0时，SW230[0]的晶体管MS1根据ctx[0]成为导通状态，SW230[1]的晶体管MS1根据ctx[1]成为关闭状态。反之，当选择CNTXT1时，两个晶体管MS1的导通状态互相替换。

通过作为晶体管MO1使用在沟道形成区域包含氧化物半导体的晶体管(OS晶体管)，可以延长AM1的保持时间。因此，可以将AM1用作非易失性存储装置。晶体管MR1、MS1可以为OS晶体管或Si晶体管。

在此，“关态电流”是指在晶体管处于关闭状态时流在源极和漏极之间的电流。在晶体管为n沟道型的情况下，例如当阈值电压为0V至2V左右时，可以将栅极和源极之间的电压为负电压时的流在源极和漏极之间的电流称为关态电流。关态电流极低是指例如每沟道宽度1μm的关态电流为100zA(z：仄普托，10^-21)以下。由于关态电流越小越好，所以该标准化关态电流为10zA/μm以下，优选为1zA/μm以下，更优选为10yA/μm(y：幺科托，10^-24)以下。

氧化物半导体的带隙为3.0eV以上，因此OS晶体管的因热激发所引起的泄漏电流较小，并且如上所述关态电流极低。OS晶体管的沟道形成区优选使用包含铟(In)及锌(Zn)中的至少一个的氧化物半导体形成。这种氧化物半导体的典型例子为In-M-Zn氧化物(M例如为Al、Ga、Y或Sn)。通过减少用作电子给体的水分或氢等杂质且减少氧缺陷，能够获得i型(本征)或实质上i型的氧化物半导体。在此，将这种氧化物半导体可以称为高度纯化的氧化物半导体。通过使用高度纯化的氧化物半导体，能够将以晶体管的沟道宽度标准化的OS晶体管的关态电流降低至几yA/μm至几zA/μm左右。关于OS晶体管及氧化物半导体，将在实施方式4及5中进行说明。

另外，OS晶体管的关态电流特性的温度依赖性小。因此，即使在高温(例如，100℃以上)下，OS晶体管也可以将标准化的关态电流降低至100zA(z；仄普托，10^-21)以下。因此，当作为模拟存储器的晶体管使用OS晶体管时，AM1即使在高温环境下也可以保持数据而不使数据消失，从而可以获得对温度的可靠性高的FPGA200。

图6B和图6C示出RS223的变形例子(即，RS223B、RS223C)。RS223B包括SW230B以代替SW230。SW230B的模拟存储器AM2设置有具有背栅极的晶体管MO1。两个晶体管MO1的背栅极与共同的布线234电连接。可以根据布线234的电位控制晶体管MO1的阈值电压。在使用晶体管MO1的背栅极与沟道形成区之间的绝缘层设置电荷积累层的情况下，可以在制造FPGA200时利用布线234将电荷注入晶体管MO1的电荷积累层。在进行该工序的情况下，可以使晶体管MO1的背栅极处于电浮动状态并驱动FPGA200，而不控制布线234的电位。

RS223C包括SW230C代替SW230。SW230C的模拟存储器AM3设置有其背栅极与栅极(前栅极)电连接的晶体管MO1。

在图6A至图6C所示的布线开关中，将储存配置数据的存储器用于包括OS晶体管的模拟存储器，但是也可以使用其他存储装置。图6D所示的SW230D设置有用于储存配置数据的锁存电路235。锁存电路235包括存取晶体管及反相环路。

《配置存储器》

图7示出CFM222的结构实例。CFM222包括两个存储单元(MC)240及两个晶体管MS11。两个晶体管MS11为用来选择输出配置数据的MC240的选择晶体管，并且两个晶体管MS11的栅极分别与不同的上下文信号布线(布线244)电连接。当选择CNTXT0时，晶体管MS11[0]根据ctx[0]成为导通状态，储存在MC240[0]中的配置数据被输出。当选择CNTXT1时，晶体管MS11[1]根据ctx[1]成为导通状态，储存在MC240[1]中的配置数据被输出。

MC240为能够储存互补数据的存储装置。MC240包括两个模拟存储器AM11、AM12及两个读出晶体管MR2、MR3。AM11包括节点SN2、晶体管MO2及电容器C2，AM12包括节点SN3、晶体管MO3及电容器C3。通过作为晶体管MO2及晶体管MO3使用OS晶体管，与AM1同样，可以将AM11及AM12用作非易失性存储器。

布线241和布线242用作一对位线，配置数据通过反相器(INV)输入到布线242。布线243为字线。AM11储存其逻辑与配置数据相同的数据，AM12储存其逻辑与配置数据反转的数据。因此，当通过写入配置数据使节点SN2为高电平(“H”)时，节点SN3的电位为低电平(“L”)。

在晶体管MR2中，栅极与节点SN2电连接，第一端子与供应电源电位VDD的电源线(以下，称为VDD线)电连接，第二端子与MS11的第一端子电连接。在晶体管MR3中，栅极与节点SN3电连接，第一端子与GND线电连接，第二端子与MS11的第一端子电连接。VDD表示逻辑阵列210的高电源电位，GND表示逻辑阵列210的低电源电位。

AM11及AM12可以具有与AM2(图6B)相同的电路结构。或者，AM11及AM12可以具有与AM3(图6C)相同的电路结构。或者，也可以设置锁存电路235(图6D)以代替AM11及AM12。虽然锁存电路235为了保持数据而需要电力，但AM11及AM12却不需要电力。因此，为了降低FPGA200的功耗，CFM222具有用AM11及AM12等模拟存储器保持数据的电路结构是有效的。RS223的电路结构也是同样的。

<逻辑元件>

图8为示出LE220的结构实例的方框图。图10为示出LE220的工作实例的时序图。LE220包括多个CFM222、运算电路250、复制电路251、数据输入部(DIN)252、数据输出部(DOUT)253、晶体管TP1及晶体管TP2。

LE220为具有4输入1输出的可编程逻辑电路。LE220对数据信号LE_IN[0]至LE_IN[3]进行运算处理来输出数据信号LE_OUT。数据信号LE_OUT经过RS223成为其他的LE220的输入数据信号。信号RST、PG、OUT[0]及LMO等为LE220的内部电路生成的信号(内部信号)。

在此，在多个CFM222中，将储存INASNC的CFM称为CFM222i，将储存OUTASNC的CFM称为CFM222oa。INASNC为根据数据信号LE_IN的类型(是脉冲信号还是二进制信号)设定LE220的电路结构的数据信号。OUTASNC为设定所输出的数据信号的类型的数据信号，根据OUTASNC将LE220设定为能够输出脉冲信号或二进制信号的电路结构。

晶体管TP1被用作运算电路250的功率开关(休眠晶体管)，晶体管TP2被用作复制电路251的功率开关(休眠晶体管)。晶体管TP1、TP2控制向运算电路250及复制电路251供应VDD。信号PG用作电源门控信号，控制晶体管TP1、TP2的导通状态及关闭状态。

LE220为不以全局时钟信号控制时序的非同步电路。因此，不用设置分配全局时钟信号的布线，从而可以抑制功耗。可以在不使用握手信号的情况下在LE220的内部电路之间传输信号。因此，不需要设置供应握手信号的布线，从而可以降低布线数及元件数。另外，LE220可以不与全局时钟信号同步地开始运算电路250的电源门控。因此，运算电路250一结束运算处理，就可以开始电源门控，从而可以实现时间上细粒度的电源门控，而可以有效地降低功耗。

在LE220中，有构成数据信号的两种信号。将一个信号称为“二进制信号”，将另一个信号称为“脉冲信号”。二进制信号只以电位电平表示1位的逻辑(“0”或“1”)。图9A示出数据信号为二进制信号时的信号波形的例子。在期间P1，数据信号的电位电平为“L”，因此该数据信号的逻辑为“0”。在期间P2，数据信号的电位电平为“H”，因此该数据信号的逻辑为“1”。

脉冲信号不仅以数据信号的电位电平还以电位电平的变化的履历表示逻辑。图9B示出数据信号为脉冲信号时的信号波形的例子。根据期间P10的波形变化决定数据信号的值。期间P11的波形为唤醒信号，通知数据信号的输入。虽然在此唤醒信号的脉冲数为2，但是也可以为1或大于2。期间P12中的信号表示数据部分，该信号的脉冲数决定数据信号的逻辑。例如，当脉冲数是0时，数据信号的值为“0”，当脉冲数为2时，数据信号的值为“1”。

在此，在数据信号LE_IN等数据信号为脉冲信号的情况下，如图9C所示那样定义数据信号的值与波形。即，唤醒信号的脉冲数为1。如果在唤醒信号之后有一个脉冲输入，数据信号的逻辑则为“1”，如果没有脉冲输入，数据信号的逻辑则为“0”。将所处理的数据信号为二进制信号时的FPGA200的驱动方式称为“二进制驱动”，将所处理的数据信号为脉冲信号时的FPGA200的驱动方式称为“脉冲驱动”。

如图9A所示，在二进制驱动中，不能将没有输入数据信号的状态和输入“0”的数据信号的状态区别开来。相对于此，在脉冲驱动中，可以辨别数据信号是否被输入。因此，有效地利用脉冲信号的特征将LE220设定为在脉冲驱动中有效地执行电源门控的电路结构。由此，在FPGA200中可以实现运算效率的最优化及低功耗化。

通过切换上下文来切换二进制驱动及脉冲驱动。在此，在以二进制驱动使FPGA200进行工作的情况下，选择CNTXT0，而在以脉冲驱动使FPGA200进行工作的情况下，选择CNTXT1。另外，INASNC决定是否进行运算电路250及复制电路251的电源门控。CNTXT0(二进制驱动)的INASNC为“1”，CNTXT1(脉冲驱动)的INASNC为“0”。

《上下文的切换》

例如以如下方法切换FPGA200的上下文。利用接收器112的译码器126抽出有关视频格式的参数，指定出像素数(8K、4K、2K等)。在像素数为8K的情况下，由上下文控制器214将上下文切换为CNTXT0，来将FPGA200设定为二进制驱动的结构。在像素数为4K或2K的情况下，由上下文控制器214将上下文切换为CNTXT1，来将FPGA200设定为脉冲驱动的结构。此外，有效的是采用根据像素数改变FPGA200的时钟频率的结构。具体而言，可以使时钟生成器212根据上下文改变时钟信号的频率。

图10为示出脉冲驱动下的LE220的工作实例的时序图。注意，在图10中，附有阴影线的波形示出其电压电平是不定的。这同样适用于其他的时序图。以下，对LE220的结构实例及工作实例进行说明。虽然在其他时序图中有时没有明确记载有参照图8及图10，但是说明的内容基于这些附图。

《数据输入部》

DIN252包括四个锁存电路(LAT)10、四个复用器(MUX)11、AND门12及NOR门13。DIN252具有对数据信号LE_IN进行锁存的功能、将所锁存的数据信号转换为二进制信号的功能以及生成信号PON的功能。在以下说明中，将AND门简称为AND。这同样适用于其他的逻辑门。

LAT10具有对相对应的数据信号LE_IN进行锁存的功能、生成数据信号OUT的功能及生成信号PON的功能。数据信号OUT相当于将数据信号LE_IN转换为二进制信号的数据信号，且为信号LE_IN的延迟信号。信号PON为决定电源门控的时序的信号。图11A为示出LAT10的结构实例的电路图，图11B为示出LAT10的工作实例的时序图。

LAT10包括三个复位置位锁存电路(RS锁存器)50_1至50_3及两个NOR51_1、51_2。RS锁存器50_1至50_3各由两个NOR构成。

图11B示出进行脉冲驱动时的LAT10的时序图。信号Ni1、Ni2分别为NOR51_1、51_2的输出信号。

当RST(复位信号)被输入时，各信号TRG、PON、OUT、Ni1及Ni2都被复位至“L”。换言之，RS锁存器50_1、50_2及50_3直到信号RST被输入为止分别储存信号TRG、PON、OUT。

在期间P1，输入“1”的数据信号LE_IN，在期间P2，输入“0”的数据信号LE_IN。当输入数据信号LE_IN时，信号TRG成为“H”。信号TRG直到信号RST被输入为止维持为“H”。信号TRG为通知数据信号LE_IN的输入的信号，为用来使LE220的工作开始的触发信号。在数据信号LE_IN被输入之后经过时间td的时序，信号PON成为“H”。信号PON为用来使运算电路250开启的信号。数据信号LE_IN被输入的时间2td之后的数据信号LE_IN的电位电平决定数据信号OUT的逻辑(电位电平)。当数据信号LE_IN为“1”时，数据信号OUT也为“1”，而当数据信号LE_IN为“0”时，数据信号OUT也为“0”。换言之，LAT10具有将数据信号LE_IN从脉冲信号转换为二进制信号的功能及使数据信号LE_IN延迟的功能。在经过时间2td之后的时序从LAT10输出其逻辑与数据信号LE_IN相同的二进制信号。

MUX11具有选择相对应的数据信号OUT或LE_IN并将所选择的信号输出到运算电路250的功能。INASNC决定输出到运算电路250的信号。当选择CNTXT0时，由于为二进制驱动，因此MUX11输出数据信号LE_IN。当选择CNTXT1时，由于为脉冲驱动，因此MUX11输出数据信号OUT。

AND12对信号PON[0]至PON[3]进行AND处理来生成信号PWON。NOR门13对PWON与INASNC进行NOR处理来生成信号PG。在进行二进制驱动的情况下，由于INASNC为“1”(“H”)，因此无论信号PWON的逻辑是什么，信号PG都成为“L”，VDD一直供应到运算电路250及复制电路251。在进行脉冲驱动的情况下，信号PWON的逻辑决定信号PG的逻辑。当信号PWON为“H”时，信号PG成为“L”，由此晶体管TP1、TP2成为导通状态。当信号PWON为“L”时，信号PG成为“H”，由此晶体管TP1、TP2成为关闭状态。

在信号PON[0]至PON[3]都是“H”的情况下，信号PWON成为“H”。信号PON[0]至PON[3]在LAT10[0]至LAT10[3]分别对数据信号LE_IN[0]至LE_IN[3]进行锁存之后成为“H”，因此可以在此时使晶体管TP1、TP2成为导通状态。因此，直到数据信号LE_IN[0]至LE_IN[3]被输入到LAT10[0]至LAT10[3]为止，可以使运算电路250及复制电路251关闭。

如上所述，在二进制驱动中，LE220为不进行电源门控的电路结构。反之，在脉冲驱动中，LE220为在不需要驱动运算电路250及复制电路251期间进行电源门控的电路结构。在工作频率高的情况下，通过以二进制驱动使LE220进行工作来优先FPGA200的处理速度。在工作频率低的情况下，通过以脉冲驱动使LE220进行工作来降低功耗。在工作频率低的情况下，可以将相对于工作时间的电源门控时间设定得比二进制驱动时长，所以可以有效地降低功耗。

《运算电路、复制电路》

运算电路250具有对信号LMI[0]至LMI[3]及从CFM222输出的配置数据进行运算处理并输出信号LMO的功能。运算电路250例如包括查找表(LUT)及MUX，LUT及MUX的功能及电路结构由配置数据决定。

图12A示出运算电路250的结构实例。运算电路250包括以淘汰赛式连接的七个MUX53。第一级中的四个MUX53各从两个CFM222被输入配置数据。第一级中的四个MUX53的控制信号为信号LMI[0]，第二级中的两个MUX53的控制信号为信号LMI[1]，第三级中的一个MUX53的控制信号为信号LMI[2]。

例如，如图12A所示，当“0”及“1”的配置数据被输入到第一级中的四个MUX53的两个输入节点时，运算电路250具有与图12B所示的电路相同的功能。换言之，运算电路250被用作对信号LMI[0]至LMI[2]进行运算处理并输出信号LMO的逻辑电路。

复制电路251为具有与运算电路250的关键路径(critical path)同等的延迟特性的电路。例如，当运算电路250具有图12A的电路结构时，复制电路251由串联电连接的三个MUX53构成(图12C)。第一级中的MUX53的控制信号为信号PWON。

复制电路251优选具有在信号PWON成为“H”之后将信号RO转换为“H”的电路结构。因此，当运算电路250的关键路径相当于在输入的信号变为“L”之后信号LMO成为“H”的路径时，优选将信号PWON的反转信号输入该关键路径。当运算电路250的关键路径相当于在输入的信号变为“H”之后信号LMO成为“L”的路径时，优选使复制电路251输出信号LMO的反转信号。或者，当运算电路250的关键路径相当于在输入信号变为“L”之后信号LMO成为“L”的路径时，优选将信号PWON的反转信号输入该关键路径，并使复制电路251输出信号LMO的反转信号。或者，复制电路251优选具有在信号PWON为“L”的情况下信号RO为“L”的电路结构。通过采用上述电路结构，可以根据复制电路251的延迟时间准确地评估运算电路250的运算所需要的期间长度。因此，可以使运算电路250的电源门控的时序最优化，而可以有效地降低LE220的功耗。

虽然为了便于理解运算电路250的结构实例，在图12A中示出3输入的电路结构实例，但是这同样适用于4输入的电路结构，此时运算电路250包括15个MUX53。此外，运算电路250除了复用器之外还可以适当地设置有二极管、电阻器、逻辑门(例如，缓冲器、反相器、AND、NAND、NOR)及开关。

《数据输出部》

DOUT253具有生成数据信号LE_OUT的功能、控制数据信号LE_OUT的输出时序的功能、生成信号DL的功能及生成信号RST的功能。信号DL为通知运算电路250结束运算处理的信号。DOUT253包括AND20、输出时序生成电路21、输出信号生成电路22、寄存器40及MUX32。INASNC从CFM222i被输入到MUX32。OUTASNC从CFM222oa被输入到输出时序生成电路21。

AND20生成信号DL。信号DL在信号PWON及信号RO都是“H”时成为“H”。在AND12中生成信号PWON时，经过复制电路251的延迟时间之后信号RO成为“H”，而使信号DL成为“H”。换言之，信号DL在运算电路250结束运算处理且确定信号LMO时生成。因此，可以利用信号DL监视运算电路250的运算处理何时结束。通过由信号DL控制LE220的内部电路之间的信号传输的时序，可以使内部电路开始工作的时序或结束工作的时序最优化。例如，输出时序生成电路21根据信号DL生成信号RST。

图13A为示出输出时序生成电路21的结构实例的电路图，图13B为示出输出时序生成电路21的工作实例的时序图。输出时序生成电路21根据信号DL生成信号TGC1、TGC2及TGC3。TGC3用于LAT10的复位信号(RST)。

输出时序生成电路21包括反相器(INV)54、RS锁存器55_1至55_3及AND56_1至56_3。RS锁存器55_1至55_3各由两个NOR构成。输出时序生成电路21在信号DL为“H”时生成信号TGC1至TGC3。在图13B中，信号Nt1、Nt2及Nt3分别为RS锁存器55_1、55_2及55_3的输出信号。信号TGC1为具有对应于RS锁存器55_1的延迟时间的脉冲宽度的脉冲信号。信号TGC2、TGC3也是同样的，其脉冲宽度分别对应于RS锁存器55_2、55_3的延迟时间。

信号RST的脉冲宽度对应于在输出时序生成电路21的RS锁存器的工作中产生的延迟时间。因此，当LAT10的RS锁存器及输出时序生成电路21的RS锁存器具有同样的电路结构时，信号RST可以具有LAT10的工作所需要的脉冲宽度。输出时序生成电路21的RS锁存器的延迟时间受加工技术、电源电压和温度等的影响，但是LAT10的RS锁存器的工作速度也同样受上述影响，因此可以自对准地校正信号RST的脉冲宽度。因此，可以保持LE220的工作稳定性。

MUX32根据INASNC生成寄存器40的时序信号。信号TG2为MUX32的输出信号。当选择CNTXT0(二进制驱动)时，MUX32的输出维持为“H”，当选择CNTXT1(脉冲驱动)时，MUX32输出信号TG2。

寄存器40用于保持从运算电路250输出的数据(信号LMO)。通过使用寄存器40，即使运算电路250在进行电源门控，也可以从LE220中取出运算电路250的运算结果。在二进制驱动中，当“H”的信号TG2被输入寄存器40时，信号LMOL的逻辑被确定。

输出信号生成电路22根据信号TGC1、TGC3输出数据信号LE_OUT。因此，数据信号LE_OUT的逻辑及数据信号类型由信号LMOL的逻辑及上下文决定。当选择CNTXT0时，数据信号LE_OUT为其逻辑与信号LMOL相同的二进制信号，而当选择CNTXT1时，数据信号LE_OUT为其逻辑与信号LMOL相同的脉冲信号。

图13C为示出输出信号生成电路22的结构实例的电路图。输出信号生成电路22包括AND57、OR58及MUX59。OUTASNC为MUX59的控制信号。MUX59在二进制驱动中输出信号LMOL，而在脉冲驱动中输出OR58的输出信号。因此，在脉冲驱动中，数据信号LE_OUT成为其电位电平由信号TGC1、TGC3决定的脉冲信号(参照图13B的期间P5)。

对脉冲驱动时的输出信号生成电路22的工作进行说明。首先，MUX59根据信号TGC1输出唤醒脉冲信号。接着，信号TG2被输入到寄存器40，由此确定信号LMOL的逻辑。在确定信号LMOL的逻辑之后，根据信号TGC3生成决定数据信号LE_OUT的逻辑的脉冲信号。当信号LMOL为“H”时，MUX59的输出为“H”，而当信号LMOL为“L”时，MUX59的输出为“L”。因此，在期间P5，当信号LMOL为“H”时，两个脉冲信号从MUX59输出，而当信号LMOL为“L”时，一个脉冲信号从MUX59输出。

《逻辑元件》

图14示出可用于FPGA200的逻辑元件的其他的结构实例。图14所示的逻辑元件(LE)225为LE220的变形例子，包括DOUT255以代替DOUT253。DOUT255为DOUT253的变形例子。DOUT255为对DOUT253追加了输出时序生成电路23、寄存器41、42、MUX33至36的电路。时钟信号PH1、PH2被输入到DOUT255。DOUT255具有与时钟信号PH1同步地输出数据信号LE_OUT的功能或者以非同步的方式输出数据信号LE_OUT的功能。在此，将与时钟信号PH1同步地输出数据信号LE_OUT的工作称为同步输出工作，将以非同步的方式输出数据信号LE_OUT的工作称为非同步输出工作。

OUTREG从CFM222ob被输入到DOUT255。OUTREG为决定将DOUT255是设定为能够进行同步输出工作的电路结构还是设定为能够进行非同步输出工作的电路结构的数据。OUTREG被输入到MUX33、34及36。OUTASNC被输入到MUX35。

与LE220同样，LE225也可以在脉冲驱动中不与全局时钟信号同步地进行运算电路250及复制电路251的电源门控。因此，可以有效地降低LE225的功耗。

图15和图16为示出二进制驱动中的LE225的工作实例的时序图。图15为非同步输出工作的例子，此时，时钟信号PH1、PH2维持为“L”。LE225的工作与图10的LE220的工作同样，在信号DL成为“H”时输出数据信号LE_OUT。图16为同步输出工作的例子。在时钟信号PH1成为“H”时输出数据信号LE_OUT。

以下，对LE225的结构实例及工作实例进行说明。在以下说明中，虽然有时没有明确记载有参考图14至图16，但是说明的内容基于这些附图。

寄存器42具有根据时钟信号PH2的控制对信号LMOL进行锁存并将所锁存的数据输出的功能。信号R2为寄存器42的输出信号。寄存器41具有根据时钟信号PH1的控制对信号R2进行锁存并将所锁存的数据输出的功能。信号R1为寄存器41的输出信号。通过使用寄存器41、42，可以以指定的时序将运算电路250的输出数据(LMO)从LE225传输到外部。

MUX36具有根据OUTREG选择输入到输出信号生成电路22的信号的功能。信号RC为MUX36的输出信号。信号RC在非同步输出工作中成为信号LMOL，而在同步输出工作中成为信号R1。MUX35在选择CNTXT0(二进制驱动)时一直输出“L”，而在选择CNTXT1(脉冲驱动)时输出时钟信号PH1。

输出时序生成电路23具有由MUX35的输出信号生成信号TG1、TG3(时序信号)的功能。输出时序生成电路23与输出时序生成电路21具有同样的电路结构，同样地工作(图13A、图13B)。MUX33和MUX34为用于选择输出信号生成电路22所使用的时序信号的电路。在同步输出工作中，信号TGR1、TGR3被输入到输出信号生成电路22，而在非同步输出工作中，信号TGC1、TGC3被输入到输出信号生成电路22。

使用专用电路代替FPGA来进行译码器126的电路183所进行的处理的结构也是有效的。例如，对使用专用电路(DCT电路)进行DCT的情况进行说明。在DCT电路的数据输入部中设置DIN252，在数据输出部中设置DOUT253或DOUT255。注意，DIN252的电路规模由DCT电路的输入数决定，并且，DOUT253、255的电路规模由DCT电路的输出数决定。复制电路251用作DCT电路的复制电路。通过使DCT电路具有上述电路结构，可以在二进制驱动中以高时钟频率进行驱动，而在脉冲驱动中以低时钟频率及电源门控进行驱动。换言之，本实施方式可以实现译码器的运算效率的最优化及低功耗化。

实施方式2

在本实施方式中，对用于广播系统的半导体装置进行说明。

《图像传感器》

图17A为示出图像传感器120的结构实例的平面图。图像传感器120包括像素部621、电路260、电路270、电路280及电路290。在本说明书等中，将电路260至电路290等称为“外围电路”或“驱动器”。例如，可以说电路260是外围电路的一部分。

图17B示出像素部621的结构实例。像素部621包括配置为p列q行(p及q为2以上的自然数)的矩阵状的多个像素622。在图17B中，n为1以上且p以下的自然数，m为1以上且q以下的自然数。

电路260及电路270与多个像素622连接，具有供应用来驱动多个像素622的信号的功能。电路260也可以具有对从像素622输出的模拟信号进行处理的功能。电路280也可以具有控制外围电路的工作时序的功能。例如，电路280也可以具有生成时钟信号的功能。此外，电路280也可以具有转换从外部供应的时钟信号的频率的功能。此外，电路280也可以具有供应参考电位信号(例如，斜坡信号)的功能。

外围电路包括逻辑电路、开关、缓冲器、放大电路和转换电路中的至少一个。外围电路所包括的晶体管等也可以使用后述的用来形成像素622的半导体的一部分形成。另外，也可以将IC芯片等半导体装置用作外围电路的一部分或全部。

在外围电路中，也可以不设置电路260至电路290中的至少一个。例如，当对电路260和电路290中的一个附加另一个的功能时，可以省略该另一个的电路。例如，当对电路270和电路280中的一个附加另一个的功能时，可以省略该另一个的电路。例如，也可以对电路260至电路290中的一个附加其他外围电路的功能而省略其他外围电路。

如图17C所示，也可以沿着像素部621的外周设置电路260至电路290。在图像传感器120所包括的像素部621中，也可以倾斜地配置像素622。通过倾斜地配置像素622，可以缩短在行方向上及列方向上的像素间隔(间距)。由此，可以提高图像传感器120所拍摄的图像品质。

另外，也可以在电路260至电路290的上方以与其重叠的方式设置像素部621。通过在电路260至电路290的上方以与其重叠的方式设置像素部621，可以增加在图像传感器120中像素部621所占的面积。由此可以提高图像传感器120的光灵敏度、动态范围、分辨率、所拍摄的图像的再现性以及集成度。

通过将图像传感器120所包括的像素622用作子像素并在每个像素622中设置透过不同波长区域的光的滤光片(滤色片)，可以获得用来实现彩色图像显示的数据。

图18A是示出用来取得彩色图像的像素623的一个例子的平面图。图18A所示的像素623包括设置有透过红色(R)的波长区域的光的滤色片的像素622(也称为“像素622R”)、设置有透过绿色(G)的波长区域的光的滤色片的像素622(也称为“像素622G”)及设置有透过蓝色(B)的波长区域的光的滤色片的像素622(也称为“像素622B”)。像素622R、像素622G及像素622B合起来就可用作一个像素623。

用于像素623的滤色片不局限于红色(R)、绿色(G)、蓝色(B)的滤色片，也可以使用透过青色(C：cyan)、黄色(Y：yellow)及品红色(M：magenta)的光的滤色片。通过在一个像素623中至少设置检测三种不同波长区域的光的像素622，可以获得全彩色图像。

图18B示出像素623，该像素623除了包括分别设置有透过红色(R)、绿色(G)及蓝色(B)的光的滤色片的各像素622以外，还包括设置有透过黄色(Y)的光的滤色片的像素622。图18C示出像素623，该像素623除了包括分别设置有透过青色(C)、黄色(Y)及品红色(M)的光的滤色片的各像素622以外，还包括设置有透过蓝色(B)的光的滤色片的像素622。当在一个像素623中设置检测四种以上的不同波长区域的光的像素622时，可以提高所获得的图像的颜色再现性。

像素622R、像素622G及像素622B的像素数比(或受光面积比)不需要必须为1:1:1。如图18D所示，也可以采用像素数比(受光面积比)为红色:绿色:蓝色＝1:2:1(Bayer排列)。或者，像素数比(受光面积比)也可以为红色:绿色:蓝色＝1:6:1。

虽然用于像素623的像素622的数量可以为一个，但优选为两个以上。例如，当设置两个以上的检测相同的波长区域的光的像素622时，可以提高冗余性，由此可以提高图像传感器120的可靠性。

当作为滤光片使用吸收或反射具有可见光的波长以下的波长的光且透过红外光的IR(IR：infrared)滤光片时，可以实现检测红外光的图像传感器120。此外，当作为滤光片使用吸收或反射具有可见光的波长以上的波长的光且透过紫外光的UV(UV：ultra violet)滤光片时，可以实现检测紫外光的图像传感器120。另外，当作为滤光片使用将辐射转换为紫外光或可见光的闪烁体时，可以将图像传感器120用作检测X线和γ线等的辐射检测器。

当作为滤光片使用ND(ND：neutral density)滤光片(减光滤光片)时，可以防止大量的光入射到光电转换元件(受光元件)时产生的输出饱和现象。通过组合使用减光量不同的ND滤光片，可以增大图像传感器的动态范围。

除了上述滤光片以外，还可以在像素622中设置透镜。参照图19A及图19B的截面图说明像素622、滤光片624、透镜625的配置例子。通过使用透镜625，可以使光电转换元件高效地接收入射光。具体而言，如图19A所示，可以使光660穿过形成在像素622中的透镜625、滤光片624(滤光片624R、滤光片624G及滤光片624B)及像素驱动器610等入射到光电转换元件601。

注意，如由点划线围绕的区域所示，有时以箭头所示的光660的一部分被布线群626的一部分、晶体管和/或电容器等遮蔽。因此，如图19B所示，也可以采用在光电转换元件601一侧配置透镜625及滤光片624，而使光电转换元件601高效地接收入射光的结构。当从光电转换元件601一侧使光660入射时，可以提供光灵敏度高的图像传感器120。

图20A至图20C示出可用于像素部621的像素驱动器610的例子。图20A所示的像素驱动器610包括晶体管602、晶体管604及电容器606，并连接于光电转换元件601。晶体管602的源极和漏极中的一个与光电转换元件601电连接，晶体管602的源极和漏极中的另一个通过节点607(电荷积累部)与晶体管604的栅极电连接。

“OS”表示优选使用OS晶体管。这同样适用于其他的附图。OS晶体管的关态电流极低，所以可以使电容器606为小尺寸。或者，如图20B所示，可以省略电容器606。另外，当晶体管602为OS晶体管时，可以使节点607的电位不容易变动。因此，可以实现不容易受到噪声的影响的图像传感器。此外，晶体管604也可以为OS晶体管。

作为光电转换元件601可以采用使用具有pn结或pin结的硅衬底而形成的二极管元件。或者，也可以采用使用非晶硅膜或微晶硅膜等形成的pin结二极管元件等。另外，也可以使用二极管连接的晶体管。此外，也可以使用硅、锗、硒等形成利用光电效果的可变电阻等。

光电转换元件也可以使用能够吸收辐射产生电荷的材料形成。作为能够吸收辐射而产生电荷的材料的例子，有碘化铅、碘化汞、砷化镓、CdTe或CdZn。

图20C所示的像素驱动器610包括晶体管602、晶体管603、晶体管604、晶体管605以及电容器606，并连接到光电转换元件601。在图20C所示的像素驱动器610中，作为光电转换元件601使用光电二极管。晶体管602的源极和漏极中的一个与光电转换元件601的阴极电连接。晶体管602的源极和漏极中的另一个与节点607电连接。光电转换元件601的阳极与布线611电连接。晶体管603的源极和漏极中的一个与节点607电连接。晶体管603的源极和漏极中的另一个与布线608电连接。晶体管604的栅极与节点607电连接。晶体管604的源极和漏极中的一个与布线609电连接。晶体管604的源极和漏极中的另一个与晶体管605的源极和漏极中的一个电连接。晶体管605的源极和漏极中的另一个与布线608电连接。电容器606的一个电极与节点607电连接。电容器606的另一个电极与布线611电连接。

晶体管602可以被用作传移晶体管。对晶体管602的栅极供应传移信号TX。晶体管603可以被用作复位晶体管。对晶体管603的栅极供应复位信号RST。晶体管604可以被用作放大晶体管。晶体管605可以被用作选择晶体管。对晶体管605的栅极供应选择信号SEL。对布线608供应VDD，对布线611供应VSS。

接着，说明图20C所示的像素驱动器610的工作。首先，使晶体管603成为导通状态，对节点607供应VDD(复位工作)。然后，使晶体管603成为关闭状态，VDD保持在节点607中。接着，使晶体管602成为导通状态，根据光电转换元件601的受光量而使节点607的电位变化(累积工作)。然后，使晶体管602成为关闭状态，保持节点607的电位。接着，使晶体管605成为导通状态，从布线609输出对应于节点607的电位的电位(选择工作)。通过检测布线609的电位，可以判断光电转换元件601的受光量。

作为晶体管602及晶体管603优选使用OS晶体管。如上所述，由于OS晶体管的关态电流极低，所以可以使电容器606为小尺寸，或者，可以省略电容器606。另外，当晶体管602及晶体管603为OS晶体管时，可以使节点607的电位不容易变动。因此，可以实现不容易受到噪声的影响的图像传感器120。

《显示装置》

显示装置113具有EL(电致发光)元件(例如，包含有机物及无机物的EL元件、有机EL元件、无机EL元件)、LED芯片(例如，白色LED芯片、红色LED芯片、绿色LED芯片、蓝色LED芯片)、晶体管(根据电流而发光的晶体管)、电子发射元件、包括碳纳米管的显示元件、液晶元件、电子墨水、电润湿(electrowetting)元件、电泳元件、使用MEMS(微电子机械系统)的显示元件(例如，光栅光阀(GLV)、数字微镜设备(DMD)、DMS(数码微快门)、MIRASOL(注册商标)、IMOD(干涉调制)元件、快门方式的MEMS显示元件、光干涉方式的MEMS显示元件、压电陶瓷显示器)和量子点等中的至少一个。

除此之外，显示装置也可以具有其对比度、亮度、反射率、透射率等因电或磁作用而变化的显示媒体。例如，显示装置也可以为等离子体显示面板(PDP)。

作为包括EL元件的显示装置的一个例子，有EL显示器。作为包括电子发射元件的显示装置的例子，有场致发射显示器(FED：field emittion display)及表面传导电子发射显示器(SED：surface-conduction electron-emitter display)方式平面型显示器。

作为在各像素中包括量子点的显示装置的一个例子，有量子点显示器。量子点可以不用作显示元件而用作液晶显示装置等中的背光的一部分。通过使用量子点，可以进行色纯度高的显示。

作为包括液晶元件的显示装置的一个例子，有液晶显示装置(例如，透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)。

当实现半透射型液晶显示器或反射式液晶显示器时，使像素电极的一部分或全部具有作为反射电极的功能。例如，使像素电极的一部分或全部包含铝、银等。此时，也可以将SRAM等存储电路设置在反射电极下方，由此可以进一步降低功耗。

作为包括电子墨水、电子粉流体(注册商标)或电泳元件的显示装置的一个例子，有电子纸。

注意，当将LED芯片用于显示元件等时，也可以在LED芯片的电极或氮化物半导体下配置石墨烯或石墨。石墨烯或石墨也可以为层叠有多个层的多层膜。如此，通过设置石墨烯或石墨，可以更容易地在其上形成氮化物半导体，如具有结晶的n型GaN半导体层等。并且，在其上设置具有结晶的p型GaN半导体层等，由此能够形成LED芯片。另外，也可以在石墨烯或石墨与具有结晶的n型GaN半导体层之间设置AlN层。LED芯片所包括的GaN半导体层也可以通过MOCVD形成。此外，当设置石墨烯时，也可以以溅射法形成LED芯片所包括的GaN半导体层。

在包括MEMS的显示元件中，可以在显示元件被密封的空间(例如，设置有显示元件的元件衬底与与元件衬底对置的对置衬底之间)中配置干燥剂。通过配置干燥剂，可以防止MEMS等由于水分导致发生故障或劣化。

图21示出用于显示装置113的显示模块的结构实例。在图21所示的显示模块6000中，在上盖6001与下盖6002之间设置有连接于FPC6003的触摸传感器6004、连接于FPC6005的显示面板6006、背光单元6007、框架6009、印刷电路板6010和电池6011。注意，有时没有设置背光单元6007、电池6011、触摸传感器6004等。

本发明的一个方式的半导体装置例如可以设置在安装于印刷电路板6010上的集成电路。显示面板6006形成显示装置113的显示部128。印刷电路板6010包括电源电路以及用来输出视频信号及时钟信号的信号处理电路等。作为对电源电路供电的电源，可以使用电池6011或商用电源。注意，当作为电源使用商用电源时可以省略电池6011。根据需要，印刷电路板6010也可以具备本发明的一个方式的接收器。

上盖6001和下盖6002的形状和尺寸可以根据触摸传感器6004和显示面板6006等的尺寸适当地改变。

触摸传感器6004可以为电阻膜式触摸传感器或电容式触摸传感器，并且能够与显示面板6006重叠。可以使显示面板6006具有触摸传感器功能。例如，也可以通过在显示面板6006的每个像素内设置触摸传感器用电极，附加电容式触摸面板的功能。或者，也可以通过在显示面板6006的每个像素内设置光传感器，附加光学式触摸传感器的功能。

背光单元6007包括光源6008。可以将光源6008设置于背光单元6007的端部，并且可以使用光扩散板。当将发光显示装置等用于显示面板6006时，可以省略背光单元6007。框架6009保护显示面板6006，并具有阻挡从印刷电路板6010一侧产生的电磁波的电磁屏蔽的功能。框架6009可以具有散热板的功能。显示模块6000可以设置有诸如偏振片、相位差板、棱镜片等的构件。

图22A示出显示部的结构实例。图22A的显示部3100包括显示区域3131、电路3132及电路3133。电路3132例如被用作扫描线驱动器，电路3133例如被用作信号线驱动器。

显示部3100包括：大致彼此平行地配置且其电位由电路3132控制的m个扫描线3135；以及大致彼此平行地配置且其电位由电路3133控制的n个信号线3136。显示区域3131包括配置为m行n列的矩阵状的多个像素3130。注意，m、n都是2以上的自然数。

在显示区域3131中，各扫描线3135与像素3130当中的配置在某一行的n个像素3130电连接。各信号线3136与像素3130当中的配置在某一列的m个像素3130电连接。

图22B及图22C为示出像素3130的结构实例的电路图。图22B的像素3130B为自发光型显示装置的像素，图22C的像素3130C为液晶显示装置的像素。

像素3130B包括电容器3233、晶体管3431、晶体管3232、晶体管3434及发光元件3125。像素3130B电连接到被供应数据信号的第n列的信号线3136(以下，称为信号线DL_n)、被供应栅极信号的第m行的扫描线3135(以下，称为扫描线GL_m)、电位供应线VL_a及电位供应线VL_b。

通过将多个像素3130B用作子像素，使各子像素发射不同波长区域的光，可以获得彩色图像。例如，将发射红色波长区域的光的像素3130、发射绿色波长区域的光的像素3130及发射蓝色波长区域的光的像素3130用作一个像素。

光的波长区域的组合不局限于红色、绿色及蓝色，可以为青色、黄色及品红色。通过在一个像素中设置发射三种以上的不同波长区域的光的子像素，可以获得全彩色图像。

可以对红色、绿色及蓝色追加黄色、青色、品红色、白色等中的一种以上。例如，可以对红色、绿色及蓝色追加发射黄色波长区域的光的子像素。另外，可以对青色、黄色及品红色追加红色、绿色、蓝色和白色等中的一种以上。例如，可以对青色、黄色及品红色追加发射蓝色波长区域的光的子像素。当在一个像素中设置发射四种以上的不同波长区域的光的子像素时，可以进一步提高所显示的图像的颜色再现性。

用于一个像素的红色、绿色及蓝色的像素数比(或发光面积比)不需要必须为1:1:1。例如，也可以采用像素数比(发光面积比)为红色:绿色:蓝色＝1:1:2。或者，像素数比(发光面积比)也可以为红色:绿色:蓝色＝1:2:3。

另外，也可以通过将发射白色光的子像素与红色、绿色、蓝色等的滤色片组合，来实现全彩色显示。另外，也可以使发射红色、绿色或蓝色的波长区域的光的子像素分别与透过红色、绿色或蓝色的波长区域的光的滤色片组合。

本发明的一个方式不局限于彩色显示装置，也可以应用于单色显示装置。

图22C所示的像素3130C与晶体管3431、电容器3233及液晶元件3432电连接。像素3130C与信号线DL_n、扫描线GL_m及电容线CL电连接。

液晶元件3432的一对电极之一的电位根据像素3130C的规格适当地设定。液晶元件3432的液晶的取向状态取决于写入到节点3436的数据。另外，也可以给各多个像素3130C所包含的液晶元件3432的一对电极之一供应公共电位。电容线CL的电位根据像素3130C的规格适当地决定。电容器3233具有保持写入节点3436的数据的作为存储电容器的功能。

作为液晶元件3432的模式的例子，可以举出下列模式：TN模式；STN模式；VA模式；ASM(axially symmetric aligned micro-cell：轴对称排列微单元)模式；OCB(opticallycompensated birefringence：光学补偿双折射)模式；FLC(ferroelectric liquidcrystal：铁电液晶)模式；AFLC(antiferroelectric liquid crystal：反铁电液晶)模式；MVA模式；PVA(patterned vertical alignment：垂直取向构型)模式；IPS模式；FFS模式；或者TBA(transverse bend alignment：横向弯曲取向)模式。作为其他例子，还有ECB(electrically controlled birefringence：电控双折射)模式、PDLC(polymer dispersedliquid crystal：聚合物分散液晶)模式、PNLC(polymer network liquid crystal：聚合物网络液晶)模式、宾主模式等。注意，并不限定于此，可以使用各种模式。

参照图23A至图23C对显示面板的装置结构进行说明。在图23A中，以围绕设置在衬底4001上的像素部4002的方式设置有密封剂4005，并且，使用衬底4006密封像素部4002。在图23A中，在衬底4001上的被密封剂4005围绕的区域之外的区域，安装有信号线驱动器4003和扫描线驱动器4004。信号线驱动器4003设置在另行准备的衬底上，使用单晶半导体或多晶半导体形成。扫描线驱动器4004也是同样的。供应给信号线驱动器4003、扫描线驱动器4004或者像素部4002的各种信号及电位通过FPC(flexible printed circuit：柔性印刷电路)4018a、FPC4018b供应。

在图23B和图23C中，以围绕设置在衬底4001上的像素部4002和扫描线驱动器4004的方式设置有密封剂4005。在像素部4002和扫描线驱动器4004上设置有衬底4006。因此，像素部4002和扫描线驱动器4004与显示元件一起被衬底4001、密封剂4005以及衬底4006密封。此外，在图23B和图23C中，在衬底4001上的被密封剂4005围绕的区域之外的区域，安装有信号线驱动器4003。在图23B和图23C中，供应给信号线驱动器4003、扫描线驱动器4004或者像素部4002的各种信号及电位通过FPC4018供应。

虽然图23B和图23C示出了另行形成信号线驱动器4003并将其安装到衬底4001的例子，但是本发明的一个方式并不局限于该结构。可以另行形成扫描线驱动器并进行安装，也可以仅另行形成信号线驱动器的一部分或者扫描线驱动器的一部分并进行安装。

对另行形成的驱动器的连接方法没有特别的限制，可以采用引线键合方法、COG(chip on glass：玻璃覆晶封装)、TCP(tape carrier package：带载封装)、COF(chip onfilm：覆晶薄膜封装)等。图23A示出利用COG安装信号线驱动器4003和扫描线驱动器4004的例子。图23B示出利用COG安装信号线驱动器4003的例子。图23C示出利用TCP安装信号线驱动器4003的例子。显示装置有时包括密封有显示元件的面板和在该面板上安装有包括控制器的IC等的模块。设置在衬底4001上的像素部及扫描线驱动器包括多个晶体管，可应用上述实施方式所示的晶体管。

图24A和图24B相当于沿着图23B的N1-N2的点划线的截面图。图24A示出液晶显示装置的显示面板4000A，图24B示出自发光型显示装置的显示面板4000B。

显示面板4000A包括电极4015，电极4015通过各向异性导电层4019电连接到FPC4018所包括的端子。电极4015在形成在绝缘层4110、绝缘层4111及绝缘层4112中的开口中与布线4014电连接。显示面板4000A包括晶体管4010、4011及电容器4020。电容器4020包括晶体管4010的源电极的一部分或漏电极的一部分与电极4021隔着绝缘层4103彼此重叠的区域。电极4021与电极4017使用同一导电层形成。电极4015与第一电极层4030使用同一导电层形成，布线4014与晶体管4010及晶体管4011的源电极及漏电极使用同一导电层形成。上述同样适用于显示面板4000B。

设置在衬底4001上的像素部4002及扫描线驱动器4004包括多个晶体管，在图24A及图24B中作为一个例子示出像素部4002所包括的晶体管4010及扫描线驱动器4004所包括的晶体管4011。在图24A中，在晶体管4010及晶体管4011上设置有绝缘层4110、绝缘层4111及绝缘层4112，并且在图24B中，在绝缘层4112上还设置有隔壁4510。

一般而言，考虑在像素中配置的晶体管的泄漏电流等设定在像素中设置的电容器的容量以使其能够在指定期间保持电荷。电容器的容量可以考虑晶体管的关态电流等设定。例如，当在液晶显示装置的像素部中使用OS晶体管时，可以将电容器的容量降低至液晶容量的1/3以下或1/5以下。通过使用OS晶体管，可以省略电容器的形成。

在图24A中，液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。以夹持液晶层4008的方式设置有用作取向膜的绝缘层4032、绝缘层4033。第二电极层4031设置在衬底4006一侧，并且，第一电极层4030和第二电极层4031隔着液晶层4008重叠。

间隔物4035是通过对绝缘层选择性地进行蚀刻而得到的柱状间隔物，它是为控制第一电极层4030和第二电极层4031之间的间隔(单元间隙)而设置的。此外，也可以使用球状间隔物。

当作为显示元件使用液晶元件时，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。

另外，也可以采用不需要取向膜的呈现蓝相(blue phase)的液晶。蓝相是液晶相中之一种，当使胆甾相液晶的温度升高时，在即将由胆甾相液晶转变成均质相之前呈现。由于蓝相只出现在较窄的温度范围内，所以为了扩大温度范围而将混合有5wt.％以上的手性试剂的液晶组成物用于液晶层。包括呈现蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为1msec以下，并且它具有光学各向同性，所以不需要取向处理，并且视角依赖性低。另外，由于不需要设置取向膜，所以不需要摩擦处理。因此，可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示装置的不良、破损。从而，可以提高液晶显示装置的生产率。

此外，也可以使用将像素分成几个区域(子像素)且使分子分别倒向不同方向的被称为多畴化或多畴设计的方法。

液晶材料的固有电阻为1×10⁹Ω·cm以上，优选为1×10¹¹Ω·cm以上，更优选为1×10¹²Ω·cm以上。本说明书中的固有电阻的值为在20℃下测量的值。

在本实施方式中使用的OS晶体管中，可以降低关闭状态下的电流值(关态电流值)。因此，可以长期间保持图像信号等电信号，并且，可以延长电源导通状态下的写入间隔。因此，可以降低刷新工作的频度，所以发挥抑制功耗的效果。

在OS晶体管中，可以得到较高的场效应迁移率，因此可以进行高速驱动。由此，当在显示装置的像素部中使用上述晶体管时，可以提供高品质的图像。因为可以使用上述晶体管在一个衬底上分别制造驱动器部和像素部，所以可以缩减显示装置的部件数量。

在显示装置中，可以适当地设置黑矩阵(遮光层)、偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如，也可以应用使用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光、侧光等。

作为显示装置所包括的显示元件，可以使用利用电致发光的发光元件(也称为“EL元件”)。EL元件在一对电极之间具有包含发光化合物的层(也称为“EL层”)。通过在一对电极之间产生高于EL元件的阈值电压的电位差，空穴从阳极一侧注入到EL层中，而电子从阴极一侧注入到EL层中。被注入的电子和空穴在EL层中重新结合，由此，包含在EL层中的发光物质发光。

EL元件根据发光材料是有机化合物还是无机化合物被区别。通常前者被称为有机EL元件，而后者被称为无机EL元件。

在有机EL元件中，通过施加电压，电子从一个电极注入到EL层中，而空穴从另一个电极注入到EL层中。通过这些载流子(即，电子及空穴)重新结合，发光有机化合物形成激发态。该发光有机化合物从该激发态回到基态而发光。由于这种机理，这种发光元件被称为电流激发型发光元件。

EL层除了发光化合物以外也可以还包括空穴注入性高的物质、空穴传输性高的物质、空穴阻挡材料、电子传输性高的物质、电子注入性高的物质、双极性的物质(电子传输性及空穴传输性高的物质)等。

EL层可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法、涂敷法等形成。

无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用供体能级和受主能级的供体-受主重新结合型发光。另一方面，薄膜型无机EL元件是其中发光层夹在电介质层之间，并且该夹着发光层的电介质层夹在电极之间的结构，其发光机理是利用金属离子的内壳层电子跃迁的局部型发光。这里作为发光元件使用有机EL元件进行说明。

为了从发光元件取出发光，使一对电极中的至少一个为透明。在衬底上形成有晶体管及发光元件。发光元件可以具有从与该衬底相反一侧的表面取出发光的顶部发射结构；从衬底一侧的表面取出发光的底部发射结构；以及从与该衬底相反一侧及衬底一侧取出发光的双面发射结构。

在图24B中，发光元件4513与在像素部4002中的晶体管4010电连接。发光元件4513的结构不局限于具有第一电极层4030、发光层4511及第二电极层4031的叠层结构。根据从发光元件4513取出光的方向等，可以适当地改变发光元件4513的结构。

隔壁4510可以使用有机绝缘材料或无机绝缘材料形成。尤其优选使用感光树脂材料形成隔壁4510，在第一电极层4030上形成开口部，并且将该开口部的侧面形成为具有连续曲率的倾斜面。

发光层4511可以使用一个层构成，也可以使用多个层的叠层构成。

为了防止氧、氢、水分、二氧化碳等侵入发光元件4513，也可以在第二电极层4031及隔壁4510上形成保护层。作为保护层，可以使用氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝、DLC(Diamond Like Carbon)等。此外，在由衬底4001、衬底4006以及密封剂4005密封的空间中设置有填充剂4514并被密封。如此，为了使面板不暴露于外部气体，优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料对该面板进行封装(封入)。

作为填充剂4514，除了氮或氩等惰性气体以外，也可以使用紫外线固化树脂或热固化树脂，例如可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)等。填充剂4514也可以包含干燥剂。

作为密封剂4005，可以使用玻璃粉等玻璃材料或者两液混合型树脂等在常温下固化的固化树脂、光固化树脂、热固化树脂等树脂材料。密封剂4005也可以包含干燥剂。

另外，根据需要，也可以在发光元件的光射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4板，λ/2板)、滤色片等的光学薄膜。此外，也可以在偏振片或者圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是通过利用表面的凹凸扩散反射光来降低反射眩光的处理。

当发光元件具有微腔结构时，能够提取色纯度高的光。另外，当组合微腔结构和滤色片时，可以降低反射眩光，而可以提高图像的可见度。

对显示元件施加电压的第一电极层及第二电极层(也称为像素电极层、公共电极层、对置电极层等)根据取出光的方向、设置电极层的地方以及电极层的图案结构而分别具有透光性或反射性。

第一电极层4030及第二电极层4031可以使用包含氧化钨的氧化铟、包含氧化钨的铟锌氧化物、包含氧化钛的氧化铟、铟锡氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等透光导电材料来形成。

第一电极层4030及第二电极层4031可以使用选自钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等金属、其合金和其氮化物中的一种以上形成。

作为第一电极层4030及第二电极层4031可以使用包含导电高分子(也称为导电聚合体)的导电组成物。作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的两种以上构成的共聚物或其衍生物等。

图25A为作为图24A的晶体管4010及4011使用顶栅型晶体管时的截面图。同样地，图25B为作为图24B的晶体管4010及4011使用顶栅型晶体管时的截面图。

在晶体管4010、4011中，电极4017被用作栅电极。布线4014被用作源电极或漏电极。绝缘层4103被用作栅极绝缘膜。晶体管4010、4011包括半导体层4012。半导体层4012可以使用结晶硅、多晶硅、非晶硅、氧化物半导体、有机半导体等。根据需要可以将杂质引入半导体层4012以提高半导体层4012的导电率或者控制晶体管的阈值。

《电子设备》

作为具备上述显示部的电子设备的例子，有电视装置、用于计算机等的显示器、数码相机、数码摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、音频播放装置、弹珠机等大型游戏机等。上述电子设备在具有柔性时也可以沿着房屋及高楼的内壁或外壁、汽车的内部装饰或外部装饰的曲面组装。图26A至图26F是电子设备的结构例子。

图26A所示的移动电话机7400包括组装在外壳7401的显示部7402、操作按钮7403、外部连接端口7404、扬声器7405、麦克风7406等。当用手指等触摸显示部7402时，可以对移动电话机7400输入信息。此外，通过用手指等触摸显示部7402可以进行打电话或输入文字等操作。通过利用操作按钮7403，可以进行电源的开关或切换。此外，可以切换显示在显示部7402的图像的种类，例如，可以将电子邮件的编写画面切换为主菜单画面。

图26B示出手表型便携式信息终端的一个例子。图26B所示的便携式信息终端7100包括外壳7101、显示部7102、腕带7103、表扣7104、操作按钮7105、输入输出端子7106等。便携式信息终端7100可以执行移动电话、电子邮件、文章的阅读及编辑、音乐播放、网络通信、电脑游戏等各种应用程序。显示部7102的显示面是弯曲的，能够沿着弯曲的显示面显示图像。另外，显示部7102具备触摸传感器，可以用手指或触屏笔等触摸屏幕来进行操作。例如，通过触摸显示于显示部7102的图标7107，可以启动应用程序。

通过利用操作按钮7105，可以进行时间设定、电源的开关、无线通信的开关、静音模式的开启及关闭、省电模式的开启及关闭等各种操作。例如，通过利用组装在便携式信息终端7100中的操作系统，还可以自由地设定操作按钮7105的功能。便携式信息终端7100可以采用被通信标准化的近距离无线通信。例如，可以进行便携式信息终端7100与可进行无线通信的耳麦之间的相互通信，由此可以进行免提通话。另外，便携式信息终端7100具备输入输出端子7106，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过输入输出端子7106进行充电。另外，充电工作也可以利用无线供电进行，而不使用输入输出端子7106。

图26C示出笔记型个人计算机(PC)。图26C所示的PC7200包括外壳7221、显示部7222、键盘7223及指向装置7224等。

图26D示出固定式显示装置。图26D的显示装置7000包括外壳7001、显示部7002及支架7003等。

图26E示出视频摄像机7600，其包括第一外壳7641、第二外壳7642、显示部7643、操作键7644、透镜7645、连接部7646等。

图26F示出汽车7500，其包括车身7551、车轮7552、仪表盘7553及灯7554等。

在上述电子设备的显示部包括例如以4K或8K表示的高像素数时，上述电子设备优选包括本发明的一个方式的接收器。当上述电子设备具有本发明的一个方式的接收器时，可以以低功耗迅速接收视频并进行显示。

实施方式3

在本实施方式中，对OS晶体管的装置结构等进行说明。

《晶体管的结构实例1》

图27A为晶体管400a的俯视图。图27B为沿着图27A的线A1-A2的截面图，图27C为沿着图27A的线A3-A4的截面图。注意，有时将线A1-A2的方向及线A3-A4的方向分别称为晶体管400a的沟道长度方向及晶体管400a的沟道宽度方向。注意，在图27A中，为了明确起见，未图示一部分的构成要素。这同样适用于图28A等。

晶体管400a包括：衬底450；衬底450上的绝缘膜401；绝缘膜401上的导电膜414；覆盖导电膜414的绝缘膜402；绝缘膜402上的绝缘膜403；绝缘膜403上的绝缘膜404；在绝缘膜404上依次层叠的金属氧化物431及金属氧化物432；与金属氧化物432的顶面及侧面接触的导电膜421；与金属氧化物432的顶面及侧面接触的导电膜423；导电膜421上的导电膜422；导电膜423上的导电膜424；导电膜422、424上的绝缘膜405；与金属氧化物431、432、导电膜421至424及绝缘膜405接触的金属氧化物433；金属氧化物433上的绝缘膜406；绝缘膜406上的导电膜411；导电膜411上的导电膜412；导电膜412上的导电膜413；覆盖导电膜413的绝缘膜407；以及绝缘膜407上的绝缘膜408。注意，将金属氧化物431、金属氧化物432及金属氧化物433总称为金属氧化物430。

金属氧化物432为半导体，被用作晶体管400a的沟道。另外，金属氧化物431及金属氧化物432包括区域441及区域442。区域441形成在导电膜421与金属氧化物431、432接触的区域的附近。区域442形成在导电膜423与金属氧化物431、432接触的区域的附近。区域441、442被用作低电阻区。区域441有助于降低金属氧化物431、432与导电膜421之间的接触电阻。同样地，区域442有助于降低金属氧化物431、432与导电膜423之间的接触电阻。

导电膜421、422被用作晶体管400a的源电极和漏电极中的一个。导电膜423、424被用作晶体管400a的源电极和漏电极中的另一个。导电膜422与导电膜421相比不容易透过氧。因此可以防止由氧化引起的导电膜421的导电率的下降。同样地，导电膜424与导电膜423相比不容易透过氧。因此可以防止由氧化引起的导电膜423的导电率的下降。

导电膜411至413被用作晶体管400a的第一栅电极。导电膜411、413与导电膜412相比不容易透过氧。因此可以防止由氧化引起的导电膜412的导电率的下降。绝缘膜406被用作晶体管400a的第一栅极绝缘膜。导电膜414被用作晶体管400a的第二栅电极。可以对导电膜411至413与导电膜414供应相同电位，也可以供应不同电位。有时可以省略导电膜414。

绝缘膜401至404被用作晶体管400a的基底绝缘膜。绝缘膜402至404还被用作晶体管400a的第二栅极绝缘膜。绝缘膜405至408被用作晶体管400a的保护绝缘膜或层间绝缘膜。

如图27C所示，金属氧化物432的侧面由导电膜411围绕。通过采用上述结构，可以由导电膜411的电场电围绕金属氧化物432。将由栅电极的电场电围绕半导体的晶体管结构称为surrounded channel(s-channel)结构。因此，沟道形成在金属氧化物432整体(bulk)中。在s-channel结构中，可以使大电流流过晶体管的源极与漏极之间，由此可以提高晶体管的通态电流(on-state current)。因为s-channel结构可以获得高通态电流，所以适用于LSI(large scale integration)等要求晶体管微型化的半导体装置。包括上述微型化了的晶体管的半导体装置可以具有高集成度及高密度。

在晶体管400a中，被用作栅电极的区域以填埋形成在绝缘膜405等中的开口部的方式自对准地形成。

如图27B所示，导电膜411及导电膜422包括中间夹有绝缘膜彼此重叠的区域。导电膜411及导电膜423也包括中间夹有绝缘膜彼此重叠的区域。这些区域被用作栅电极与源电极或漏电极之间产生的寄生电容，有可能导致晶体管400a的工作速度的下降。通过在晶体管400a中设置绝缘膜405，可以降低上述寄生电容。绝缘膜405优选包含相对介电常数低的材料。

图28A为晶体管400a的中央部的放大图。在图28A中，宽度L_G表示导电膜411的底面隔着绝缘膜406及金属氧化物433平行地面对金属氧化物432的顶面的区域的长度。该宽度L_G是栅电极的线宽。在图28A中，宽度L_SD表示导电膜421与导电膜423之间的距离，即宽度L_SD表示源电极与漏电极之间的距离。

宽度L_SD大多取决于最小加工尺寸。如图28A所示，宽度L_G小于宽度L_SD。这意味着，在晶体管400a中可以使栅电极的线宽小于最小加工尺寸。具体而言，宽度L_G可以为5nm以上且60nm以下，优选为5nm以上且30nm以下。

在图28A中，高度H_SD表示导电膜421及导电膜422的总厚度或者导电膜423及导电膜424的总厚度。绝缘膜406的厚度优选为高度H_SD以下，此时可以将栅电极的电场施加到沟道形成区整体。绝缘膜406的厚度为30nm以下，优选为10nm以下。

导电膜422与导电膜411之间的寄生电容及导电膜424与导电膜411之间的寄生电容与绝缘膜405的厚度成正比。例如，绝缘膜405的厚度优选为绝缘膜406的厚度的3倍以上，优选为5倍以上，此时寄生电容小到可以忽略的程度。其结果是，可以以高频率驱动晶体管400a。以下，对晶体管400a的各构成要素进行说明。

〈金属氧化物层〉

作为晶体管400a，优选使用在处于非导通状态时流动在源极与漏极之间的电流(关态电流)较低的晶体管。作为关态电流低的晶体管的例子，可以举出沟道形成区中包含氧化物半导体的晶体管。

金属氧化物432例如是包含铟(In)的氧化物半导体。例如，在金属氧化物432包含铟时，其载流子迁移率(电子迁移率)得到提高。金属氧化物432优选包含元素M。元素M优选是铝(Al)、镓(Ga)、钇(Y)或锡(Sn)等。作为可用作元素M的其他元素，有硼(B)、硅(Si)、钛(Ti)、铁(Fe)、镍(Ni)、锗(Ge)、锆(Zr)、钼(Mo)、镧(La)、铈(Ce)、钕(Nd)、铪(Hf)、钽(Ta)、钨(W)等。注意，作为元素M，有时也可以组合上述元素中的两种以上。元素M例如是与氧的键能高的元素。元素M例如是与氧的键能高于铟的元素。元素M例如是可以增大金属氧化物的能隙的元素。此外，金属氧化物432优选包含锌(Zn)。当金属氧化物包含锌时，有时容易晶化。

注意，金属氧化物432不局限于包含铟的氧化物半导体。金属氧化物432也可以是不包含铟但包含锌、镓或锡的氧化物半导体(例如，锌锡氧化物或镓锡氧化物等)。

作为金属氧化物432例如使用能隙大的氧化物半导体。金属氧化物432的能隙例如是2.5eV以上且4.2eV以下，优选为2.8eV以上且3.8eV以下，更优选为3eV以上且3.5eV以下。作为金属氧化物432优选使用后述的CAAC-OS膜。

例如，金属氧化物431及金属氧化物433包含一种以上或两种以上的包含在金属氧化物432的除了氧之外的元素。因为金属氧化物431及金属氧化物433包含一种以上或两种以上的包含在金属氧化物432的除了氧之外的元素，所以不容易在金属氧化物431与金属氧化物432的界面以及金属氧化物432与金属氧化物433的界面处形成界面能级。

在作为金属氧化物431使用In-M-Zn氧化物的情况下，在In和M的总和假设为100atomic％时，优选的是，In低于50atomic％且M高于50atomic％，更优选的是In低于25atomic％且M高于75atomic％。当利用溅射法形成金属氧化物431时，优选使用具有上述组成的溅射靶材。例如，In:M:Zn优选为1:3:2、1:3:4。

在作为金属氧化物432使用In-M-Zn氧化物的情况下，在In和M的总和假设为100atomic％时，优选的是In高于25atomic％且M低于75atomic％，更优选的是In高于34atomic％且M低于66atomic％。当利用溅射法形成金属氧化物432时，优选使用具有上述组成的溅射靶材。例如，In:M:Zn优选为1:1:1、1:1:1.2、2:1:3、3:1:2、4:2:4.1。尤其是，当使用原子数比为In:Ga:Zn＝4:2:4.1的溅射靶材时，金属氧化物432中的In、Ga和Zn的原子数比有时为4:2:3或其附近。

在作为金属氧化物433使用In-M-Zn氧化物的情况下，当In与M的总和假设为100atomic％时，优选的是In低于50atomic％且M高于50atomic％，更优选的是In低于25atomic％且M高于75atomic％。例如，In:M:Zn优选为1:3:2、1:3:4。金属氧化物433与金属氧化物431也可以使用相同种类的金属氧化物。

金属氧化物431或金属氧化物433有时不一定需要包含铟。例如，金属氧化物431或金属氧化物433也可以为氧化镓。

〈能带结构〉

参照图28B对包括金属氧化物431至金属氧化物433的叠层的金属氧化物430的功能及效果进行说明。图28B示出图28A中的沿着线Y1-Y2的部分的能带结构，即示出晶体管400a的沟道形成区及其附近的能带结构。

在图28B中，Ec404、Ec431、Ec432、Ec433、Ec406分别示出绝缘膜404、金属氧化物431、金属氧化物432、金属氧化物433、绝缘膜406的导带底能量。

这里，真空能级和导带底之间的能量差(该差也称为“电子亲和势”)相当于从真空能级与价电子带顶之间的能量差(该差也称为电离电位)减去能隙的值。另外，可以利用光谱椭偏仪测定能隙。真空能级与价电子带顶的能量差可以利用紫外线光电子能谱(UPS：ultraviolet photoelectron spectroscopy)装置测定。

由于绝缘膜404及绝缘膜406是绝缘体，所以Ec404及Ec406比Ec431、Ec432及Ec433更接近于真空能级(即，电子亲和势小)。

金属氧化物432是其电子亲和势大于金属氧化物431及金属氧化物433的金属氧化物。例如，作为金属氧化物432，使用其电子亲和势比金属氧化物431及金属氧化物433大0.07eV以上且1.3eV以下，优选大0.1eV以上且0.7eV以下，更优选大0.15eV以上且0.4eV以下的金属氧化物。注意，电子亲和势是真空能级与导带底之间的能量差。

铟镓氧化物的电子亲和势小且氧阻挡性高。因此，金属氧化物433优选包含铟镓氧化物。镓原子的比率[Ga/(In+Ga)]例如为70％以上，优选为80％以上，更优选为90％以上。

此时，当施加栅电压时，沟道形成在金属氧化物431、金属氧化物432和金属氧化物433中的电子亲和势最大的金属氧化物432中。此时，电子不在金属氧化物431、433中而主要在金属氧化物432中移动。因此，即使在金属氧化物431与绝缘膜404的界面或金属氧化物433与绝缘膜406的界面存在很多妨碍电子移动的界面态，也几乎不影响到晶体管的通态电流。金属氧化物431、433具有类似绝缘膜功能。

有时在金属氧化物431与金属氧化物432之间有金属氧化物431和金属氧化物432的混合区域。另外，有时在金属氧化物432与金属氧化物433之间有金属氧化物432和金属氧化物433的混合区域。由于混合区域的界面态密度较低，因此在金属氧化物431至433的叠层体的能带结构中，各层之间的界面及其附近的能量连续地变化(连续接合)。

如上所述，金属氧化物431与金属氧化物432的界面或金属氧化物432与金属氧化物433的界面处的界面态密度小。因此，在金属氧化物432中电子移动受到妨碍的情况减少，从而可以提高晶体管的通态电流。

例如，在沟道形成区中的物理性凹凸较大的情况下也会发生晶体管中的电子移动的妨碍。为了提高晶体管的通态电流，例如，金属氧化物432的顶面或底面(形成面，在此为金属氧化物431的顶面)的1μm×1μm的范围内的均方根(RMS：root mean square)粗糙度低于1nm，优选低于0.6nm，更优选低于0.5nm，进一步优选低于0.4nm。其1μm×1μm的范围内的平均表面粗糙度(Ra)低于1nm，优选低于0.6nm，更优选低于0.5nm，进一步优选低于0.4nm。其1μm×1μm的范围内的最大高低差(P-V)低于10nm，优选低于9nm，更优选低于8nm，进一步优选低于7nm。RMS粗糙度、Ra以及P-V可以通过使用由精工电子纳米科技(SII NanoTechnology)有限公司制造的扫描探针显微镜SPA-500等测定。

在沟道形成区域中的缺陷态密度高的情况下电子移动也会受到妨碍。例如，在金属氧化物432具有氧缺陷(V_O)的情况下，有时因为氢进入该氧缺陷位点而形成施主能级。下面，有时将氢进入该氧缺陷位点的状态记为V_OH。由于V_OH使电子散射，所以会成为降低晶体管的通态电流的原因。另外，氧进入氧缺陷位点的情况比氢进入氧缺陷位点的情况更加稳定。因此，通过降低金属氧化物432中的氧缺陷，有时能够提高晶体管的通态电流。

例如，在金属氧化物432的某个深度或金属氧化物432的某个区域中，使利用二次离子质谱分析法(SIMS：secondary ion mass spectrometry)测定出的氢浓度为1×10¹⁶atoms/cm³以上且2×10²⁰atoms/cm³以下，优选为1×10¹⁶atoms/cm³以上且5×10¹⁹atoms/cm³以下，更优选为1×10¹⁶atoms/cm³以上且1×10¹⁹atoms/cm³以下，进一步优选为1×10¹⁶atoms/cm³以上且5×10¹⁸atoms/cm³以下。

为了减少金属氧化物432的氧缺陷，例如有将包含于绝缘膜404中的过剩氧经过金属氧化物431移动到金属氧化物432的方法。此时，金属氧化物431优选为具有氧透过性的层(使氧透过的层)。

当晶体管具有s-channel结构时，沟道形成在金属氧化物432整体中。因此，金属氧化物432的厚度越大，沟道区越大。换言之，金属氧化物432越厚，晶体管的通态电流越大。

此外，为了提高晶体管的通态电流，金属氧化物433的厚度越小越好。例如，金属氧化物433具有厚度低于10nm，优选为5nm以下，更优选为3nm以下的区域。另一方面，金属氧化物433具有阻挡包含在相邻的绝缘体中的氧之外的元素(氢、硅等)侵入形成有沟道的金属氧化物432中的功能。因此，金属氧化物433优选具有一定程度的厚度。例如，金属氧化物433可以具有厚度为0.3nm以上，优选为1nm以上，更优选为2nm以上的区域。为了抑制从绝缘膜404等释放的氧向外扩散，金属氧化物433优选具有阻挡氧的性质。

为了提高可靠性，优选的是，金属氧化物431较厚且金属氧化物433较薄。例如，金属氧化物431具有厚度例如为10nm以上，优选为20nm以上，更优选为40nm以上，进一步优选为60nm以上的区域。通过将金属氧化物431形成得厚，可以拉开从相邻的绝缘体与金属氧化物431的界面到形成有沟道的金属氧化物432的距离。注意，为了防止半导体装置的生产率下降，金属氧化物431具有厚度例如为200nm以下，优选为120nm以下，更优选为80nm以下的区域。

例如在金属氧化物432与金属氧化物431之间设置有通过SIMS测出的硅浓度为1×10¹⁶atoms/cm³以上且低于1×10¹⁹atoms/cm³的区域。该硅浓度优选为1×10¹⁶atoms/cm³以上且低于5×10¹⁸atoms/cm³，更优选为1×10¹⁶atoms/cm³以上且低于2×10¹⁸atoms/cm³。在金属氧化物432与金属氧化物433之间设置有通过SIMS测出的硅浓度为1×10¹⁶atoms/cm³以上且低于1×10¹⁹atoms/cm³的区域。该硅浓度优选为1×10¹⁶atoms/cm³以上且低于5×10¹⁸atoms/cm³，更优选为1×10¹⁶atoms/cm³以上且低于2×10¹⁸atoms/cm³。

为了降低金属氧化物432的氢浓度，优选降低金属氧化物431及金属氧化物433的氢浓度。金属氧化物431及金属氧化物433具有通过SIMS测出的氢浓度为1×10¹⁶atoms/cm³以上且2×10²⁰atoms/cm³以下的区域。该氢浓度优选为1×10¹⁶atoms/cm³以上且5×10¹⁹atoms/cm³以下，更优选为1×10¹⁶atoms/cm³以上且1×10¹⁹atoms/cm³以下，进一步优选为1×10¹⁶atoms/cm³以上且5×10¹⁸atoms/cm³以下。此外，为了降低金属氧化物432的氮浓度，优选降低金属氧化物431及金属氧化物433的氮浓度。金属氧化物431及金属氧化物433具有通过SIMS测出的氮浓度为1×10¹⁶atoms/cm³以上且低于5×10¹⁹atoms/cm³的区域。该氮浓度优选为1×10¹⁶atoms/cm³以上且5×10¹⁸atoms/cm³以下，更优选为1×10¹⁶atoms/cm³以上且1×10¹⁸atoms/cm³以下，进一步优选为1×10¹⁶atoms/cm³以上且5×10¹⁷atoms/cm³以下。

金属氧化物431至433可以通过溅射法、化学气相沉积(CVD：chemical vapordeposition)法、分子束外延(MBE：molecular beam epitaxy)法、脉冲激光沉积(PLD：pulsed laser deposition)法、原子层沉积(ALD：atomic layer deposition)法等形成。

在形成金属氧化物431、432之后，优选进行第一加热处理。第一加热处理可以以250℃以上且650℃以下的温度，优选以450℃以上且600℃以下的温度，更优选以520℃以上且570℃以下的温度进行。第一加热处理在惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。第一加热处理也可以在减压状态下进行。或者，也可以以如下方法进行第一加热处理：在惰性气体气氛下进行加热处理之后，为了填补脱离了的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行另一个加热处理。通过进行第一加热处理，可以提高金属氧化物431、432的结晶性。并且，通过进行第一加热处理，可以去除氢和水等杂质。

上述三层结构是一个例子。例如，也可以采用没有金属氧化物431或金属氧化物433的两层结构。或者，也可以采用在金属氧化物431上或下、或者在金属氧化物433上或下设置作为金属氧化物431、金属氧化物432和金属氧化物433例示的半导体中的任一个的四层结构。或者，也可以采用在金属氧化物431上、金属氧化物431下、金属氧化物433上、金属氧化物433下中的两处以上设置作为金属氧化物431、金属氧化物432和金属氧化物433例示的半导体中的任一个的n层结构(n为5以上的整数)。

<衬底>

作为衬底450例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底的例子，有玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底。作为半导体衬底的例子，有硅或锗等的半导体衬底、或者碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓的化合物半导体衬底。半导体衬底也可以为在上述半导体衬底内具有绝缘区域的SOI(silicon on insulator：绝缘体上硅)衬底。作为导电体衬底的例子，有石墨衬底、金属衬底、合金衬底、导电树脂衬底。或者，可以使用包含金属氮化物的衬底、包含金属氧化物的衬底等。还可以使用设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在上述衬底上设置有元件的衬底。作为设置在衬底上的元件的例子，有电容器、电阻器、开关元件、发光元件、存储元件。

作为衬底450也可以使用柔性衬底。作为在柔性衬底上设置晶体管的方法，可以举出如下方法：在非柔性衬底上形成晶体管之后，剥离晶体管而将该晶体管转置到柔性衬底的衬底450上。在此情况下，优选在非柔性衬底与晶体管之间设置剥离层。作为衬底450，也可以使用包含纤维的薄片、薄膜或箔。衬底450也可以具有伸缩性。衬底450可以具有在停止弯曲或拉伸时恢复为原来的形状的性质。或者，也可以具有不恢复为原来的形状的性质。衬底450的厚度例如为5μm以上且700μm以下，优选为10μm以上且500μm以下，更优选为15μm以上且300μm以下。当衬底450的厚度薄时，可以实现半导体装置的轻量化。当衬底450的厚度薄时，即便在使用玻璃等的情况下也有时会具有伸缩性或在停止弯曲或拉伸时恢复为原来的形状的性质。因此，可以缓解因掉落等而对衬底450上的半导体装置产生的冲击等。即，能够提供一种耐久性高的半导体装置。

作为柔性衬底450，例如可以使用金属、合金、树脂、玻璃或其纤维等。柔性衬底450的线性膨胀系数优选为低，此时因环境而发生的变形得到抑制。作为柔性衬底450，例如优选使用线性膨胀系数为1×10^-3/K以下、5×10^-5/K以下或1×10^-5/K以下的材料。作为树脂的例子，有聚酯、聚烯烃、聚酰胺(例如，尼龙、芳族聚酰胺)、聚酰亚胺、聚碳酸酯、丙烯酸树脂、聚四氟乙烯(PTFE)。尤其是，芳族聚酰胺的线性膨胀系数较低，因此适用于柔性衬底450。

<基底绝缘膜>

绝缘膜401具有使衬底450与导电膜414电隔离的功能。绝缘膜401或绝缘膜402使用单层结构或叠层结构的绝缘膜形成。作为绝缘膜的材料的例子，可以举出氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽。作为绝缘膜402，也可以使用使TEOS(tetraethyl orthosilicate：四乙氧基硅烷)或硅烷等与氧或一氧化二氮起反应而形成的台阶覆盖性良好的氧化硅。在形成绝缘膜402后，为了提高顶面的平坦性，也可以对绝缘膜402进行使用CMP法等的平坦化处理。

绝缘膜404优选包含氧化物。尤其是，绝缘膜404优选包含通过加热使一部分氧脱离的氧化物材料。绝缘膜404优选包含其氧含量超过化学计量组成的氧化物。在其氧含量超过化学计量组成的氧化物膜中，通过加热使一部分氧脱离。从绝缘膜404脱离的氧被供应到金属氧化物430，由此可以减少金属氧化物430中的氧缺陷。其结果是，可以减小晶体管的电特性变动，而可以提高晶体管的可靠性。

例如在热脱附谱(TDS：Thermal Desorption Spectroscopy)分析中，其氧含量超过化学计量组成的氧化物膜的换算为氧原子的氧的脱离量为1.0×10¹⁸atoms/cm³以上，优选为3.0×10²⁰atoms/cm³以上。注意，上述TDS分析时的膜的表面温度优选为100℃以上且700℃以下或100℃以上且500℃以下。

绝缘膜404优选包含能够对金属氧化物430供应氧的氧化物。例如，优选使用包含氧化硅或氧氮化硅的材料。或者，作为绝缘膜404，也可以使用金属氧化物，如氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪。为了使绝缘膜404含有过剩氧，例如，在氧气氛下形成绝缘膜404。或者，可以对成膜后的绝缘膜404引入氧而形成含有过剩氧的区域。或者，还可以组合上述两种方法。

例如，对成膜之后的绝缘膜404引入氧(至少包含氧自由基、氧原子、氧离子中的任一个)而形成包含过剩氧的区域。可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法、等离子体处理等来引入氧。在引入氧的处理中可以使用含有氧的气体。作为含有氧的气体的例子，有氧、一氧化二氮、二氧化氮、二氧化碳及一氧化碳。此外，在氧的引入处理中，含有氧的气体也可以包含稀有气体。或者，其可以包含氢等。例如，可以使用二氧化碳、氢、氩的混合气体。在形成绝缘膜404后，为了提高顶面的平坦性，也可以进行使用CMP法等的平坦化处理。

绝缘膜403具有防止包含在绝缘膜404中的氧与包含在导电膜414中的金属键合而减少包含在绝缘膜404中的氧的钝化功能。绝缘膜403具有阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘膜403，可以防止氧从金属氧化物430扩散到外部并防止氢或水等从外部进入金属氧化物430。绝缘膜403例如可以为氮化物绝缘膜。该氮化物绝缘膜使用氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等来形成。另外，也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘膜代替氮化物绝缘膜。作为氧化物绝缘膜的例子，有氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜。

通过对电荷俘获层注入电子，可以控制晶体管400a的阈值电压。电荷俘获层优选设置在绝缘膜402或绝缘膜403中或者作为绝缘膜402和绝缘膜403中的一个设置电荷俘获层。例如，当使用氧化铪、氧化铝、氧化钽、硅酸铝等形成绝缘膜403时，可以将该绝缘膜403用作电荷俘获层。

<栅电极、源电极、漏电极>

导电膜411至414及421至424优选具有包含选自铜(Cu)、钨(W)、钼(Mo)、金(Au)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)、铅(Pb)、锡(Sn)、铁(Fe)、钴(Co)、钌(Ru)、铂(Pt)、铱(Ir)、锶(Sr)的低电阻材料、上述材料的合金、或以上述材料为主成分的化合物的导电膜的单层结构或叠层结构。尤其是，优选使用兼有耐热性和导电性的钨或钼等高熔点材料。另外，优选使用铝或铜等低电阻导电材料形成上述导电膜。优选使用Cu-Mn合金，此时在与包含氧的绝缘体的界面形成的氧化锰具有抑制Cu扩散的功能。

导电膜421至424优选使用氧化铱、氧化钌、钌酸锶(strontium ruthenate)等包含贵金属的导电氧化物形成。上述导电氧化物即使与氧化物半导体接触也很少从氧化物半导体夺取氧，而不容易在氧化物半导体中形成氧缺陷。

<低电阻区>

区域441、442例如当导电膜421、423从金属氧化物431、432抽出氧时形成。氧的抽出在以高温加热时更容易发生。通过晶体管的制造工序中的几个加热工序，氧缺陷形成在区域441、442。另外，通过加热氢进入该氧缺陷位点，导致区域441、442中包含的载流子浓度增加。其结果是，区域441、442的电阻降低。

<栅极绝缘膜>

绝缘膜406优选包括相对介电常数高的绝缘体。例如，绝缘膜406优选包含氧化镓、氧化铪、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物或者含有硅及铪的氧氮化物。

绝缘膜406优选具有氧化硅或氧氮化硅与相对介电常数高的绝缘体的叠层结构。因为氧化硅及氧氮化硅具有热稳定性，所以通过将氧化硅或氧氮化硅与相对介电常数高的绝缘体组合，可以实现具有热稳定性及高相对介电常数的叠层结构。例如，当在金属氧化物433一侧包含氧化铝、氧化镓或氧化铪时，能够抑制硅从氧化硅或氧氮化硅混入金属氧化物432。

例如在金属氧化物433一侧包含氧化硅或氧氮化硅时，有时在氧化铝、氧化镓或氧化铪与氧化硅或氧氮化硅的界面处形成陷阱中心。该陷阱中心有时可以通过俘获电子而使晶体管的阈值电压向正方向漂移。

<层间绝缘膜、保护绝缘膜>

绝缘膜405优选包括相对介电常数低的绝缘体。例如，绝缘膜405优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅或树脂。或者，绝缘膜405优选具有包括氧化硅或氧氮化硅与树脂的叠层结构。因为氧化硅及氧氮化硅具有热稳定性，所以通过将氧化硅或氧氮化硅与树脂组合，可以实现具有热稳定性及高相对介电常数的叠层结构。作为树脂的例子，有聚酯、聚烯烃、聚酰胺(例如，尼龙、芳族聚酰胺)、聚酰亚胺、聚碳酸酯或丙烯酸树脂。

绝缘膜407具有阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘膜407，可以防止氧从金属氧化物430扩散到外部并防止氢或水等从外部进入金属氧化物430。绝缘膜407例如可以为氮化物绝缘膜。该氮化物绝缘膜使用氮化硅、氮氧化硅、氮化铝、氮氧化铝等而形成。另外，也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘膜代替氮化物绝缘膜。作为氧化物绝缘膜的例子，有氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜。因为氧化铝膜的不使氢、水分等杂质及氧的双方透过的阻挡效果高，所以优选用于绝缘膜407。

当利用包含氧的气氛中的溅射法或使用包含氧的气体的等离子体CVD法等形成绝缘膜407时，可以对绝缘膜405、406的侧面及顶面添加氧。优选在形成绝缘膜407之后的任何时机进行第二加热处理。通过进行第二加热处理，添加到绝缘膜405、406的氧在绝缘膜中扩散而到达金属氧化物430，由此可以降低金属氧化物430的氧缺陷。

绝缘膜407具有阻挡氧的功能，防止氧扩散到绝缘膜407的上方。绝缘膜403也具有阻挡氧的功能，防止氧扩散到绝缘膜403的下方。

第二加热处理可以在添加到绝缘膜405、406的氧扩散到金属氧化物430的温度下进行。例如，第二加热处理也可以参照关于第一加热处理的记载。或者，第二加热处理的温度优选低于第一加热处理的温度。第二加热处理优选比第一加热处理的温度低20℃以上且150℃以下，优选低40℃以上且100℃以下。由此，可以抑制过多的氧从绝缘膜404释放。注意，在形成各膜时的加热处理兼作第二加热处理的情况下，有时不一定需要进行第二加热处理。如此，通过形成绝缘膜407及第二加热处理，可以从上下方对金属氧化物430供应氧。另外，也可以通过形成In-M-Zn氧化物等包含氧化铟的膜作为绝缘膜407，对绝缘膜405、406添加氧。

绝缘膜408可以使用包含选自氧化铝、氮氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽等中的一个以上的材料的绝缘体而形成。另外，作为绝缘膜408也可以使用聚酰亚胺树脂等可用于绝缘膜405的树脂。绝缘膜408也可以为包含上述材料的叠层。

《晶体管的结构实例2》

在图27A至图27C所示的晶体管400a中，可以省略导电膜414、绝缘膜402及绝缘膜403。图29A至图29C示出该情况的例子。图29A是晶体管400b的俯视图。图29B是线A1-A2之间的图29A的截面图，图29C是沿着图29A的线A3-A4的截面图。

《晶体管的结构实例3》

在图27A至图27C所示的晶体管400a中，可以将导电膜421、423的与栅电极(导电膜411至导电膜413)重叠的部分形成得薄。图30A至图30C示出该情况的例子。图30A是晶体管400c的俯视图。图30B是沿着图30A的线A1-A2的截面图，图30C是沿着图30A的线A3-A4的截面图。

如图30B所示，在晶体管400c中，导电膜421的与栅电极重叠的部分的厚度较薄，并且导电膜422覆盖该导电膜421。导电膜423的与栅电极重叠的部分的厚度也较薄，并且导电膜424覆盖该导电膜423。通过采用上述结构，可以增大栅电极与源电极之间的距离或者栅电极与漏电极之间的距离长度。由此，能够减少形成在栅电极与源电极及漏电极之间的寄生电容。其结果是，可以得到能够进行高速工作的晶体管。

《晶体管的结构实例4》

图31A是晶体管400d的俯视图。图31B是沿着图31A的线A1-A2的截面图，图31C是沿着图31A的线A3-A4的截面图。与晶体管400a等同样，晶体管400d也具有s-channel结构。在晶体管400d中，以接触于形成栅电极的导电膜412的侧面的方式设置有绝缘膜409。绝缘膜409及导电膜412被绝缘膜407覆盖。绝缘膜409被用作晶体管400d的侧壁绝缘膜。与晶体管400a同样，晶体管400d的栅电极也可以为导电膜411至导电膜413的叠层。

绝缘膜406及导电膜412的至少一部分与导电膜414及金属氧化物432重叠。导电膜412的沟道长度方向的侧面端部优选大致与绝缘膜406的沟道长度方向的侧面端部对齐。在此，绝缘膜406被用作晶体管400d的栅极绝缘膜，导电膜412被用作晶体管400d的栅电极，绝缘膜409被用作晶体管400d的侧壁绝缘膜。

金属氧化物432包括隔着金属氧化物433及绝缘膜406重叠于导电膜412的区域。金属氧化物431的外周端部优选大致与金属氧化物432的外周端部对齐，金属氧化物433的外周端部优选位于金属氧化物431及金属氧化物432的外周端部的外侧。但是，本实施方式的晶体管的形状不局限于金属氧化物433的外周端部位于金属氧化物431的外周端部的外侧的形状。例如，金属氧化物431的外周端部也可以位于金属氧化物433的外周端部的外侧，或者，金属氧化物431的外周端部也可以大致与金属氧化物433的外周端部对齐。

图31D示出图31B的部分放大图。如图31D所示，在金属氧化物430中形成有区域461a至461e。区域461b至区域461e的掺杂剂浓度比区域461a高，所以其电阻比区域461a低。再者，区域461b及区域461c的氢浓度比区域461d及区域461e高，其电阻比区域461d及区域461e更低。例如，区域461a可以为区域461b或区域461c的最大掺杂剂浓度的5％以下的浓度的区域、2％以下的浓度的区域、或者1％以下的浓度的区域。注意，也可以将掺杂剂换称为供体、受体、杂质或元素。

如图31D所示，在金属氧化物430中，区域461a是大致与导电膜412重叠的区域，区域461b至区域461e是区域461a之外的区域。在区域461b及区域461c中，金属氧化物433的顶面与绝缘膜407接触。在区域461d及区域461e中，金属氧化物433的顶面与绝缘膜409或绝缘膜406接触。也就是说，如图31D所示，区域461b与区域461d的边界重叠于绝缘膜407与绝缘膜409的侧面端部的边界。区域461c与区域461e的边界也是同样的。在此，区域461d及区域461e的一部分优选重叠于金属氧化物432的与导电膜412重叠的区域(沟道形成区)的一部分。例如，区域461d及区域461e的沟道长度方向的侧面端部优选位于导电膜412的内侧并且导电膜412的侧面端部到各区域461d及区域461e的侧面端部的距离为d。此时，绝缘膜406的厚度t₄₀₆及距离d优选满足0.25t₄₀₆<d<t₄₀₆。

如此，在金属氧化物430的与导电膜412重叠的区域的一部分中形成有区域461d及区域461e。由此，晶体管400d的沟道形成区与低电阻的区域461d及区域461e接触，并且，在区域461d及区域461e与区域461a之间不会形成高电阻的偏置(offset)区域，因此可以提高晶体管400d的通态电流。再者，由于以满足上述范围的方式形成区域461d及区域461e的沟道长度方向的侧面端部，所以可以防止因区域461d及区域461e相对于沟道形成区形成得过深而成为一直导通状态。

区域461b至区域461e通过离子注入法等离子掺杂处理形成。因此，如图31D所示，有时区域461d及区域461e的沟道长度方向的侧面端部的位置离金属氧化物433的顶面越深，越会移动到金属氧化物430的沟道长度方向的侧面端部一侧。此时，距离d为离导电膜412的内侧最近的区域461d及区域461e的沟道长度方向的侧面端部与导电膜412的沟道长度方向的侧面端部之间的距离。

例如有时金属氧化物431中的区域461d及区域461e不与导电膜412重叠。此时，金属氧化物431或金属氧化物432中的区域461d及区域461e中的至少一部分优选形成在与导电膜412重叠的区域中。

另外，在金属氧化物431、金属氧化物432及金属氧化物433与绝缘膜407之间的界面附近优选形成低电阻区域451及低电阻区域452。低电阻区域451及低电阻区域452包含绝缘膜407所含的元素中的至少一个。低电阻区域451及低电阻区域452的一部分优选大致与金属氧化物432的重叠于导电膜412的区域(沟道形成区)接触或者与该区域的一部分重叠。

由于金属氧化物433的与绝缘膜407接触的区域很大，所以低电阻区域451及低电阻区域452容易形成在金属氧化物433中。在金属氧化物433中，低电阻区域451和低电阻区域452的包含在绝缘膜407中的元素的浓度比金属氧化物433中的其他区域(例如，金属氧化物433的与导电膜412重叠的区域)更高。

低电阻区域451及低电阻区域452分别形成在区域461b及区域461c中。理想的是，金属氧化物430具有如下结构：添加元素的浓度最高的区域是低电阻区域451、452，浓度第二高的区域是区域461b、区域461c至区域461e中的除了低电阻区域451、452之外的区域，浓度最低的区域是区域461a。添加元素是指用来形成区域461b、461c的掺杂剂以及从绝缘膜407添加到低电阻区域451、452的元素。

虽然在晶体管400d中形成有低电阻区域451、452，但是本实施方式所示的半导体装置不局限于该结构。例如，在区域461b及区域461c的电阻值充分低的情况下，不需要形成低电阻区域451及低电阻区域452。

《晶体管的结构实例5》

图32A至图32D示出晶体管的结构实例。图32A为示出OS晶体管的结构实例的俯视图。图32B为沿着图32A的线y1-y2的截面图，图32C为沿着图32A的线x1-x2的截面图，图32D为沿着图32A的线x3-x4的截面图。

与晶体管400a等同样，晶体管400e也具有s-channel结构。晶体管400e设置有导电膜471及导电膜472。导电膜471、472分别被用作源电极或漏电极。与晶体管400a同样，栅电极也可以为导电膜411至413的叠层。

如图32B和图32C所示，金属氧化物430包括依次层叠金属氧化物431、金属氧化物432及金属氧化物433的部分。导电膜471、472设置在由金属氧化物431及金属氧化物432形成的叠层上。金属氧化物433以覆盖金属氧化物431、432及导电膜471、472的方式形成。绝缘膜406覆盖金属氧化物433。在此，使用相同的掩模对金属氧化物433及绝缘膜406进行蚀刻。

导电膜471、472使用用来形成金属氧化物431与金属氧化物432的叠层的硬掩模形成。因此，导电膜471、472不包括与金属氧化物431及金属氧化物432的侧面接触的区域。例如，可以通过如下工序形成金属氧化物431、432、导电膜471、472。形成包含金属氧化物431、432的两层的氧化物半导体膜。在氧化物半导体膜上形成单层或叠层的导电膜。对该导电膜进行蚀刻形成硬掩模。通过使用该硬掩模对两层的氧化物半导体膜进行蚀刻，来形成金属氧化物431与金属氧化物432的叠层。接着，对硬掩模进行蚀刻来形成导电膜471、472。

《晶体管的结构实例6》

图33A是晶体管400f的俯视图。图33B是沿着图33A的线A1-A2的截面图。

晶体管400f包括：用作第一栅极的导电膜489；用作第二栅极的导电膜488；半导体482；用作源极和漏极的导电膜483及导电膜484；绝缘膜481；绝缘膜485；绝缘膜486；以及绝缘膜487。

导电膜489设置在绝缘表面上。导电膜489与半导体482隔着绝缘膜481彼此重叠。导电膜488与半导体482隔着绝缘膜485、绝缘膜486及绝缘膜487彼此重叠。导电膜483及导电膜484连接于半导体482。

在图33B中，在半导体482、导电膜483及导电膜484上依次层叠有绝缘膜485至绝缘膜487，但是设置在半导体482、导电膜483及导电膜484上的绝缘膜可以为单层或包括多个绝缘膜的叠层。

当将氧化物半导体用于半导体482时，绝缘膜486优选包含超过化学计量组成的氧且具有被加热时将上述氧的一部分供应到半导体482的功能。注意，在将绝缘膜486直接设置在半导体482上的情况下，半导体482有可能在绝缘膜486的形成过程中受到损伤，此时，如图33B所示，优选将绝缘膜485设置在半导体482与绝缘膜486之间。绝缘膜485优选与绝缘膜486相比在形成时对半导体482造成的损伤小，且具有透过氧的功能。如果能够以抑制半导体482受到的损伤的方式将绝缘膜486直接形成在半导体482上，则不一定必须设置绝缘膜485。

例如，作为绝缘膜486及绝缘膜485，优选使用包含氧化硅或氧氮化硅的材料。或者，也可以使用金属氧化物，如氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪。

绝缘膜487优选具有防止氧、氢、水的扩散的阻挡效果。或者，绝缘膜487优选具有防止氢、水的扩散的阻挡效果。

绝缘膜的密度越高越致密或者悬空键越少在化学上越稳定，阻挡效果就越高。具有防止氧、氢、水的扩散的阻挡效果的绝缘膜例如可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪形成。具有防止氢、水的扩散的阻挡效果的绝缘膜例如可以使用氮化硅、氮氧化硅形成。

当绝缘膜487具有防止水、氢等的扩散的阻挡效果时，可以防止存在于面板内的树脂或面板外部的水、氢等杂质侵入半导体482。当将氧化物半导体用于半导体482时，侵入氧化物半导体的水或氢的一部分成为电子施主(施体)。因此，通过使用上述具有阻挡效果的绝缘膜487，可以防止晶体管400f的阈值电压因施主的生成而漂移。

另外，当将氧化物半导体用于半导体482时，绝缘膜487具有防止氧的扩散的阻挡效果，由此可以防止氧化物半导体中的氧扩散到外部。因此，可以降低在氧化物半导体中成为施主的氧缺陷，由此可以防止晶体管400f的阈值电压因施主的生成而漂移。

实施方式4

在本实施方式中，对具有层叠Si晶体管与OS晶体管的结构的半导体装置进行说明。在此，示出包括具有晶体管MO1与电容器C1的AM2(图6B)的半导体装置的结构例子。

图34A和图34B为示出RS223B的装置结构的截面图，其典型地示出晶体管MO1、MR1及电容器C1。图34A为形成RS223B的晶体管的沟道长度方向的截面图，图34B为晶体管的沟道宽度方向的截面图。

半导体装置从底部一侧依次包括层781至789。层781包括衬底700、使用衬底700而形成的晶体管MR1、元件分离层701、插头710、711等多个插头。层782包括布线730、731等多个布线。层783包括插头712、713等多个插头及多个布线(未图示)。层784包括绝缘膜702至704、晶体管MO1、绝缘膜705、插头714、715等多个插头。

层785包括布线732、733等多个布线。层786包括插头716等多个插头及多个布线(未图示)。层787包括布线734等多个布线。层788包括电容器C1及插头717等多个插头。另外，电容器C1包括电极751、电极752及绝缘膜753。层789包括布线735等多个布线。

优选将实施方式3的OS晶体管用于晶体管MO1。在此，晶体管MO1具有与晶体管400c(图30A至图30C)相同的装置结构。晶体管MR1为Si晶体管。

作为衬底700，可以使用硅或碳化硅的单晶半导体衬底或多晶半导体衬底、硅锗的化合物半导体衬底、SOI(silicon on insulator：绝缘体上硅)衬底等。例如，作为衬底700，可以使用玻璃衬底、石英衬底、塑料衬底、金属衬底、柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜。另外，也可以使用一个衬底形成半导体元件，然后将半导体元件转置于其他衬底。在此，作为一个例子，将单晶硅片用于衬底700。

绝缘膜704、705优选对氢、水等具有阻挡效果。水、氢等是在氧化物半导体中产生载流子的原因之一，因此，通过设置对氢、水等具有阻挡效果的层，可以提高晶体管MO1的可靠性。作为对氢、水等具有阻挡效果的绝缘物的例子，有氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氧化钇稳定氧化锆(YSZ)。

布线730至735及插头710至717优选具有包含选自铜(Cu)、钨(W)、钼(Mo)、金(Au)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)、镍(Ni)、铬(Cr)、铅(Pb)、锡(Sn)、铁(Fe)、钴(Co)的低电阻材料、上述材料的合金、或以上述材料为主成分的化合物的导电膜的单层结构或叠层结构。尤其是，优选使用兼有耐热性和导电性的钨或钼等高熔点材料。另外，优选使用铝或铜等低电阻导电材料。优选使用Cu-Mn合金，此时在与包含氧的绝缘体的界面形成的氧化锰具有抑制Cu扩散的功能。

OS晶体管及存储电容器也可以形成在同一元件层中。图35示出该情况的例子。图35典型地示出晶体管MO1、MR1、MS1及电容器C1。在图35中，没有附加附图标记或阴影线的区域由绝缘体形成。另外，附加有阴影线但没有附加附图标记的区域由导电体形成，并形成布线及电极。

晶体管MO1与晶体管400e(图32A至图32D)具有同样的装置结构。电容器C1与晶体管MO1同时形成。由此，可以减少半导体装置的制造工序数。电容器C1的一对电极中的一个由导电膜723(晶体管MO1的源电极或漏电极)形成。另一个电极与晶体管MO1的栅电极由相同的导电体形成。

在图34A和图34B及图35中，没有附图标记及阴影线的区域由绝缘体形成。作为上述绝缘体，可以使用包含选自氧化铝、氮氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等中的一种以上的材料的绝缘体。另外，在该区域中，可以使用聚酰亚胺树脂、聚酰胺树脂、丙烯酸树脂、硅氧烷树脂、环氧树脂或酚醛树脂等有机树脂。注意，在本说明书中，氧氮化物是指氧含量大于氮含量的化合物，氮氧化物是指氮含量大于氧含量的化合物。

实施方式5

在本实施方式中，对氧化物半导体进行说明。在此说明的氧化物半导体为金属氧化物，可以用于实施方式3的OS晶体管的金属氧化物。

在本说明书等中，三方晶系及菱方晶系包括在六方晶系中。在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。此外，“垂直”是指两条直线的角度为80°以上且100°以下的状态，因此也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。

《氧化物半导体的结构》

氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体的例子有CAAC-OS(c-axis aligned crystalline oxide semiconductor：c轴取向结晶氧化物半导体)、多晶氧化物半导体、nc-OS(nanocrystalline oxidesemiconductor：纳米晶氧化物半导体)、a-like OS(amorphous like OxideSemiconductor)以及非晶氧化物半导体。

从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体的例子有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS。

作为非晶结构的定义，一般而言，已知：它处于亚稳态并没有被固定化，具有各向同性而不具有不均匀结构。换言之，非晶结构具有灵活键角并是短程有序，而不是长程有序。

这意味着，不能将实质上稳定的氧化物半导体称为完全非晶(completelyamorphous)氧化物半导体。另外，不能将非各向同性(例如，在微小区域中具有周期结构)的氧化物半导体称为完全非晶氧化物半导体。注意，a-like OS在微小区域中具有周期结构，但是同时具有空洞(也称为void)，是不稳定的结构。因此，a-like OS在物性上近乎于非晶氧化物半导体。

<CAAC-OS>

CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体。

在利用透射电子显微镜(TEM：transmission electron microscope)观察所得到的CAAC-OS的明视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中，观察到多个颗粒。然而，在高分辨率TEM图像中，观察不到颗粒与颗粒之间的明确的边界，即晶界(grain boundary)。因此，在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。

下面，对利用TEM观察的CAAC-OS进行说明。从大致平行于样品面的方向观察所得到的CAAC-OS的截面的高分辨率TEM图像表示：在颗粒中金属原子排列为层状。各金属原子层的配置反映了形成CAAC-OS膜的面(也称为形成面)或CAAC-OS膜的顶面的凸凹并以平行于CAAC-OS的形成面或顶面的方式排列。

根据高分辨率TEM图像，CAAC-OS具有特有的原子排列。一个颗粒的尺寸为1nm以上或3nm以上，由颗粒与颗粒之间的倾斜产生的空隙的尺寸为0.8nm左右。因此，也可以将颗粒称为纳米晶(nc：nanocrystal)。可以将CAAC-OS称为具有CANC(c-axis alignednanocrystals：c轴取向纳米晶)的氧化物半导体。

从大致垂直于样品面的方向观察所得到的CAAC-OS的平面的Cs校正高分辨率TEM图像表示：在颗粒中金属原子排列为三角形状、四角形状或六角形状。但是，在不同的颗粒之间金属原子的排列没有规律性。

接着，说明使用X射线衍射(XRD：X-ray diffraction)进行分析的CAAC-OS。例如，当利用out-of-plane法分析包含InGaZnO₄结晶的CAAC-OS的结构时，在衍射角(2θ)为31°附近时出现峰值。该峰值来源于InGaZnO₄结晶的(009)面，由此可知CAAC-OS中的结晶具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS的形成面或顶面的方向。

当利用out-of-plane法分析CAAC-OS的结构时，除了2θ为31°附近的峰值以外，有时在2θ为36°附近时也出现峰值。2θ为36°附近的峰值表示CAAC-OS中的一部分包含不具有c轴取向性的结晶。优选的是，在利用out-of-plane法分析的CAAC-OS的结构中，在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。

另一方面，当利用从大致垂直于c轴的方向使X射线入射到样品的in-plane法分析CAAC-OS的结构时，在2θ为56°附近时出现峰值。该峰值来源于InGaZnO₄结晶的(110)面。在CAAC-OS中，当将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)时，观察不到明确的峰值。相比之下，在InGaZnO₄的单晶氧化物半导体中，在将2θ固定为56°附近来进行φ扫描时，观察到来源于相等于(110)面的结晶面的六个峰值。因此，使用XRD的结构分析表示：CAAC-OS中的a轴和b轴的取向没有规律性。

接着，说明利用电子衍射进行分析的CAAC-OS。例如，当对包含InGaZnO₄结晶的CAAC-OS在平行于样品面的方向上入射束径为300nm的电子射线时，可能会获得衍射图案(也称为选区透射电子衍射图案)。在该衍射图案中包含起因于InGaZnO₄结晶的(009)面的斑点。因此，该电子衍射还表示：CAAC-OS所包含的颗粒具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS的形成面或顶面的方向。另一方面，在对相同的样品在垂直于样品面的方向上入射束径为300nm的电子射线时，观察到环状的衍射图案。因此，该电子衍射还表示：CAAC-OS所包含的颗粒的a轴和b轴不具有取向性。

如上所述，CAAC-OS是结晶性高的氧化物半导体。氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低。这意味着，CAAC-OS的杂质及缺陷(例如，氧缺陷)少。

此外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅或过渡金属元素。例如，与氧的键合力比包含在氧化物半导体中的金属元素强的硅等元素会夺取氧化物半导体中的氧，由此打乱氧化物半导体的原子排列，导致氧化物半导体的结晶性下降。铁或镍等的重金属、氩、二氧化碳等的原子半径(或分子半径)大，所以会打乱氧化物半导体的原子排列，导致结晶性下降。

包含杂质或缺陷的氧化物半导体的特性有时因光或热等会发生变动。例如，包含于氧化物半导体的杂质有时会成为载流子陷阱或载流子发生源。另外，氧化物半导体中的氧缺陷有时会成为载流子陷阱或当俘获氢时成为载流子发生源。

杂质及氧缺陷少的CAAC-OS是载流子密度低(具体而言，小于8×10¹¹个/cm³，优选小于1×10¹¹个/cm³，更优选小于1×10¹⁰个/cm³，且是1×10^-9个/cm³以上)的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。CAAC-OS的杂质浓度和缺陷态密度低。即，可以将CAAC-OS称为具有稳定特性的氧化物半导体。

<nc-OS>

在nc-OS的高分辨率TEM图像中有能够观察到结晶部的区域和观察不到明确的结晶部的区域。在大多情况下，nc-OS中的结晶部为1nm以上且10nm以下或1nm以上且3nm以下。注意，有时将其结晶部的尺寸大于10nm且是100nm以下的氧化物半导体称为微晶氧化物半导体。例如，在nc-OS的高分辨率TEM图像中，有时无法明确地观察到晶界。纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此，下面有时将nc-OS的结晶部称为颗粒。

在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。nc-OS在不同的颗粒之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS根据分析方法与a-like OS或非晶氧化物半导体没有差别。例如，当利用使用其束径比颗粒大的X射线的out-of-plane法对nc-OS进行结构分析时，检测不到表示结晶面的峰值。在使用其束径比颗粒大(例如，50nm以上)的电子射线对nc-OS进行电子衍射时，在衍射图案中观察到类似光晕图案。另一方面，在使用其束径近于颗粒或者比颗粒小的电子射线对nc-OS进行纳米束电子衍射时，观察到斑点。另外，在nc-OS的纳米束电子衍射图案中，有时观察到圆圈状的(环状的)亮度高的区域。而且，有时在环状的区域内观察到多个斑点。

如此，由于在颗粒(纳米晶)之间结晶取向都没有规律性，所以也可以将nc-OS称为包含RANC(random aligned nanocrystals：无规取向纳米晶)的氧化物半导体或包含NANC(non-aligned nanocrystals：无取向纳米晶)的氧化物半导体。

nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此，nc-OS的缺陷态密度比a-like OS或非晶氧化物半导体低。注意，在nc-OS中的不同的颗粒之间观察不到晶体取向的规律性。所以，nc-OS的缺陷态密度比CAAC-OS高。

<a-like OS>

a-like OS具有介于nc-OS与非晶氧化物半导体之间的结构。在a-like OS的高分辨率TEM图像中有时观察到空洞。另外，在高分辨率TEM图像中，有能够明确地观察到结晶部的区域和不能观察到结晶部的区域。由于a-like OS包含空洞，所以其结构不稳定。有时电子照射引起a-like OS中的结晶部的生长。另一方面，在nc-OS和CAAC-OS中，几乎没有电子照射所引起的结晶部的生长。因此，a-like OS与CAAC-OS及nc-OS相比具有不稳定的结构。

由于a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具体地，a-like OS的密度为具有相同组成的单晶氧化物半导体的78.6％以上且小于92.3％。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶氧化物半导体的92.3％以上且小于100％。难以形成其密度小于单晶氧化物半导体的密度的78％的氧化物半导体。

例如，在原子数比为In:Ga:Zn＝1:1:1的氧化物半导体中，具有菱方晶系结构的单晶InGaZnO₄的密度为6.357g/cm³。因此，在原子数比为In:Ga:Zn＝1:1:1的氧化物半导体中，a-like OS的密度为5.0g/cm³以上且小于5.9g/cm³。例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，nc-OS的密度和CAAC-OS的密度为5.9g/cm³以上且小于6.3g/cm³。

有时不存在相同组成的单晶体。此时，通过以任意比例组合组成不同的单晶体，可以估计出相当于所希望的组成的单晶体的密度。根据组成不同的单晶体的组合比例使用加权平均计算出相当于所希望的组成的单晶体的密度即可。优选尽可能减少所组合的单晶体的种类来计算密度。

如上所述，氧化物半导体具有各种结构及各种特性。氧化物半导体例如可以是包括非晶氧化物半导体、a-like OS、nc-OS和CAAC-OS中的两种以上的叠层膜。

下面示出涉及本说明书等的附记。

在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，上述尺寸并不一定限定于附图所示的尺寸。此外，在附图中，示意性地示出理想的例子，而不局限于附图所示的形状或数值。例如，可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀。

在本说明书中，为了方便起见，有时使用“上”“下”等表示配置的词句以参照附图说明构成要素的位置关系。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中所说明的词句，根据情况可以适当地换词句。

在附图中记载的方框图的各电路方框的位置关系是为了便于说明而指定的，即便方框图示出了不同的电路方框具有不同的功能的情况，也可能实际上有同一电路方框实现不同的功能的情况。此外，各电路方框的功能是为了便于说明而指定的，即便示出的是一个电路方框进行处理的情况，也可能实际上有由多个电路方框进行该处理的情况。

在本说明书等中，“膜”和“层”根据情况或状况可以相互调换。例如，有时可以将“导电层”更换为“导电膜”。此外，有时可以将“绝缘膜”更换为“绝缘层”。

在本说明书等中，有时即使不指定有源元件(例如，晶体管、二极管)、无源元件(例如，电容器、电阻器)等的所有端子的连接位置，所属技术领域的普通技术人员也能够构成发明的一个方式。就是说，即使未指定连接位置，发明的一个方式是明确的。并且，当在本说明书等记载有指定连接位置的内容时，有时可以判断为在本说明书等中记载有该方式。尤其是，在作为端子的连接位置可考虑出多个部分的情况下，该端子的连接位置不限于特定的部分。因此，有时通过仅指定有源元件(例如，晶体管、二极管)、无源元件(例如，电容器、电阻器)等的一部分的端子的连接位置，就能够构成发明的一个方式。

在本说明书等中，当至少指定某个电路的连接位置时，有时所属技术领域的普通技术人员能够指定发明。或者，当至少指定电路的功能时，有时所属技术领域的普通技术人员能够指定发明。也就是说，只要指定电路的功能，本发明的一个方式是明确的，而判断为在本说明书等中记载有该方式。因此，当只指定某个电路的连接位置时，即使不指定其功能，也可以判断为该电路作为发明的一个方式公开而构成发明的一个方式。或者，当只指定某个电路的功能时，即使不指定其连接位置，也可以判断为该电路作为发明的一个方式公开而构成发明的一个方式。

在本发明的一个方式中，作为开关可以使用各种方式的开关。开关通过处于导电状态或非导电状态(开启状态或关闭状态)来控制是否使电流流过。或者，开关具有决定并切换电流路径的功能。例如，开关具有选择并切换使电流是流过路径1还是流过路径2的功能。例如，可以使用电开关或机械开关。换言之，开关只要可以控制电流就不局限于特定的开关。作为开关的一个例子，可以举出晶体管(例如双极晶体管或MOS(metal oxidesemiconductor：金属氧化物半导体)晶体管)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM：metal insulator metal)二极管、金属-绝缘体-半导体(MIS：metal insulator semiconductor)二极管或者二极管接法的晶体管)或者组合这些元件的逻辑电路等。作为机械开关的一个例子，可以举出像数字微镜装置(DMD)那样的利用MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通。

在本发明的一个方式中，对作为元件有意设置的电容器的装置结构没有特别的限制。例如，可以使用MIM型电容器或MOS型电容器。

符号说明

10：LAT(锁存电路)、11：MUX(复用器)、12：AND(AND门)、13：NOR(NOR门)、20：AND(AND门)、21：输出时序生成电路、22：输出信号生成电路、23：输出时序生成电路、32：MUX、33：MUX、34：MUX、35：MUX、36：MUX、40：寄存器、41：寄存器、42：寄存器、50_1：RS锁存器(复位置位锁存电路)、50_2：RS锁存器、50_3：RS锁存器、53：MUX、55_1：RS锁存器、55_2：RS锁存器、55_3：RS锁存器、56_1：AND、56_2：AND、56_3：AND、57：AND、59：MUX、100：广播系统、110：摄像机、111：发送器、112：接收器、113：显示装置、120：图像传感器、121：图像处理器、122：编码器、123：调制器、125：解调器、126：译码器、127：图像处理器、128：显示部、140：Raw数据、141：视频数据、142：编过码的数据、143：广播信号、144：视频数据、145：数据信号、146：数字信号、147：数据流、148：数据流、160：TV(电视机)、161：广播电台、162：人造卫星、163：电波塔、164：天线、165：天线、166A：电波、166B：电波、167A：电波、167B：电波、171：接收器、172：无线器件、173：无线器件、174：接收器、175：连接器部、180：电路、181：电路、181a：帧分离电路、181b：LDPC译码电路、181c：认证处理电路、181d：解扰器、182：电路、183：电路、183a：DCT电路、183b：帧间预测电路、183c：动作补偿预测电路、200：FPGA、210：逻辑阵列、211：输入输出部(I/O)、212：时钟生成器、213：配置控制器、214：上下文控制器、215：行驱动器、216：列驱动器、220：LE(逻辑元件)、221：RSA(布线开关阵列)、222：CFM(配置存储器)、222i：CFM、222oa：CFM、222ob：CFM、223：RS(布线开关)、223B：RS、223C：RS、225：LE、230：SW(开关电路)、230B：SW、230C：SW、230D：SW、231：布线、232:布线、233：布线、234：布线、235：锁存电路、240：MC(存储单元)、241：布线、242：布线、243：布线、244：布线、250：运算电路、251：复制电路、252：DIN(数据输入部)、253：DOUT(数据输出部)、255：DOUT、260：电路、270：电路、280：电路、290：电路、300：救护车、301：医疗机构、302：医疗机构、305：高速网络、310：摄像机、311：编码器、312：通信装置、315：摄像机、315：视频数据、316：视频数据、320：通信装置、321：译码器、323：显示装置、400a：晶体管、400b：晶体管、400c：晶体管、400d：晶体管、400e：晶体管、400f：晶体管、401：绝缘膜、402：绝缘膜、403：绝缘膜、404：绝缘膜、405：绝缘膜、406：绝缘膜、407：绝缘膜、408：绝缘膜、409：绝缘膜、411：导电膜、412：导电膜、413：导电膜、414：导电膜、421：导电膜、422：导电膜、423：导电膜、424：导电膜、430：金属氧化物、431：金属氧化物、432：金属氧化物、433：金属氧化物、441：区域、442：区域、450：衬底、451：低电阻区、452：低电阻区、461a：区域、461b：区域、461c：区域、461d：区域、461e：区域、471：导电膜、472：导电膜、481：绝缘膜、482：半导体、483：导电膜、484：导电膜、485：绝缘膜、486：绝缘膜、487：绝缘膜、488：导电膜、489：导电膜、601：光电转换元件、602：晶体管、603：晶体管、604：晶体管、605：晶体管、606：电容器、607：节点、608：布线、609：布线、610：像素驱动器、611：布线、621：像素部、622：像素、622B：像素、622G：像素、622R：像素、623：像素、624：滤光片、624B：滤光片、624G：滤光片、624R：滤光片、625：透镜、626：布线群、660：光、700：衬底、701：元件分离层、702：绝缘膜、703：绝缘膜、704：绝缘膜、705：绝缘膜、710：插头、711：插头、712：插头、713：插头、714：插头、715：插头、716：插头、717：插头、723：导电膜、730：布线、731：布线、732：布线、733：布线、734：布线、735：布线、751：电极、752：电极、753：绝缘膜、781：层、782：层、783：层、784：层、785：层、786：层、787：层、788：层、789：层、824：绝缘膜、852：导电膜、3100：显示部、3125：发光元件、3130：像素、3130B：像素、3130C：像素、3131：显示区域、3132：电路、3133：电路、3135：扫描线、3136：信号线、3232：晶体管、3233：电容器、3431：晶体管、3432：液晶元件、3434：晶体管、3436：节点、4000A：显示面板、4000B：显示面板、4001：衬底、4002：像素部、4003：信号线驱动器、4004：扫描线驱动器、4005：密封剂、4006：衬底、4008：液晶层、4010：晶体管、4011：晶体管、4012：半导体层、4013：液晶元件、4014：布线、4015：电极、4017：电极、4018：FPC、4018a：FPC、4018b：FPC、4019：各向异性导电层、4020：电容器、4021：电极、4030：电极层、4031：电极层、4032：绝缘层、4033：绝缘层、4035：间隔物、4103：绝缘层、4110：绝缘层、4111：绝缘层、4112：绝缘层、4510：隔壁、4511：发光层、4513：发光元件、4514：填充剂、6000：显示模块、6001：上盖、6002：下盖、6003：FPC、6004：触摸传感器、6005：FPC、6006：显示面板、6007：背光单元、6008：光源、6009：框架、6010：印刷电路板、6011：电池、7000：显示装置、7001：外壳、7002：显示部、7003：支架、7100：便携式信息终端、7101：外壳、7102：显示部、7103：腕带、7104:表扣、7105：操作按钮、7106：输入输出端子、7107：图标、7200：PC(个人计算机)、7221：外壳、7222：显示部、7223：键盘、7224：指向装置、7400：移动电话机、7401：外壳、7402：显示部、7403：操作按钮、7404：外部连接端口、7405：扬声器、7406：麦克风、7500：自動車、7551：车体、7552：车轮、7553：仪表盘、7554：灯、7600：视频摄像机、7641：外壳、7642：外壳、7643：显示部、7644：操作键、7645：透镜、7646：连接部、AM1：模拟存储器、AM2：模拟存储器、AM3：模拟存储器、C1：电容器、C2：电容器、C3：电容器、MO1：晶体管、MO2：晶体管、MO3：晶体管、MR1：晶体管、MR2：晶体管、MR3：晶体管、MS1：晶体管、MS11：晶体管、SN1：节点、SN2：节点、SN3：节点、TP1：晶体管、TP2：晶体管

本申请基于2015年4月13日由日本专利局受理的日本专利申请第2015-082016号，其全部内容通过引用纳入本文。

Claims (8)

1.一种具有对编过码的数据进行译码的功能的译码器，包括：

至少进行一个用来对所述数据进行译码的处理的FPGA，

其中所述FPGA包括逻辑元件，

其中所述逻辑元件包括：

被输入输入数据信号的数据输入部；

进行所述输入数据信号的运算的运算电路；以及

对在所述运算电路中运算过的数据信号进行处理并生成输出数据信号的数据输出部，

其中，在所述数据具有第一分辨率的情况下，所述逻辑元件的所述输入数据信号为二进制信号，

并且，在所述数据的所述分辨率低于所述第一分辨率的情况下，所述逻辑元件的所述输入数据信号为脉冲信号。

2.根据权利要求1所述的译码器，

其中，在所述数据的所述分辨率低于所述第一分辨率的情况下，所述数据输入部被设定为能够将所述输入数据信号转换为二进制信号、所述数据输出部被设定为能够将所述输出数据信号转换为脉冲信号、并且进行所述运算电路的电源门控。

3.根据权利要求1所述的译码器，

其中所述FPGA包括配置存储器，

所述配置存储器包括存储电容器及与所述存储电容器连接的晶体管，

并且所述晶体管的沟道形成区使用氧化物半导体形成。

4.一种具有接收广播信号的功能的接收器，包括：

解调器；以及

权利要求1所述的译码器，

其中，所述广播信号为具有同相信号和正交相信号的复合信号，

所述解调器具有对所述广播信号进行解调的功能，

并且，所述译码器对解调过的所述广播信号进行处理。

5.一种电子设备，包括：

显示部；以及

权利要求4所述的接收器。

6.一种具有对编过码的数据进行译码的功能的译码器，包括：

进行用来对所述数据进行译码的第一处理的电路，

其中所述电路包括：

被输入输入数据信号的数据输入部；

进行所述第一处理的专用电路；以及

从在所述专用电路中处理过的信号生成输出数据信号的数据输出部，

其中，在所述数据具有第一分辨率的情况下，所述电路的所述输入数据信号为二进制信号，

并且，在所述数据的所述分辨率低于所述第一分辨率的情况下，所述电路的所述输入数据信号为脉冲信号。

7.根据权利要求6所述的译码器，

其中在所述数据的所述分辨率低于所述第一分辨率的情况下，所述数据输入部被设定为能够将所述输入数据信号转换为二进制信号、所述数据输出部被设定为能够将所述输出数据信号转换为脉冲信号、并且进行所述专用电路的电源门控。

8.根据权利要求6所述的译码器，

其中配置存储器连接到所述数据输入部及所述数据输出部，

所述配置存储器包括存储电容器及与所述存储电容器连接的晶体管，

并且所述晶体管的沟道形成区使用氧化物半导体形成。

Images