CN107026807A - 使用处理电路估计串行通信信道的性能的方法和系统 - Google Patents

使用处理电路估计串行通信信道的性能的方法和系统 Download PDF

Info

Publication number
CN107026807A
CN107026807A CN201710043253.0A CN201710043253A CN107026807A CN 107026807 A CN107026807 A CN 107026807A CN 201710043253 A CN201710043253 A CN 201710043253A CN 107026807 A CN107026807 A CN 107026807A
Authority
CN
China
Prior art keywords
impulse response
cursor
setting
channel
cursor impulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710043253.0A
Other languages
English (en)
Inventor
高雷夫·玛尔侯特拉
亚利尔·卡迈利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107026807A publication Critical patent/CN107026807A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0212—Channel estimation of impulse response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一种使用处理电路估计串行通信信道的性能的方法和系统。信道被配置为将来自发送端的二进制输入流发送到在接收端处的输出流。该方法包括由处理电路将接收端处的信道建模为第一有限脉冲响应(FIR)系统。建模包括：通过分析在接收端处接收的输出流估计第一FIR系统的光标脉冲响应；以及使用所估计的光标脉冲响应，从所接收的输出流估计第一FIR系统的一个或多个前光标脉冲响应或后光标脉冲响应。该方法进一步包括由处理电路通过使用所估计的一个或多个前光标脉冲响应或后光标脉冲响应确定性能度量。

Description

使用处理电路估计串行通信信道的性能的方法和系统
相关申请的交叉引用
此申请要求2016年1月29日提交的美国临时申请62/288,775以及2016年8月5日提交的美国临时申请15/230,222的优先权和权益，其全部内容通过引用被合并于此。
技术领域
本发明的实施例的方面针对通过现场信道估计的高速链路中的均衡。
背景技术
诸如光纤链路的高速串行链路在通信应用中具有广泛的用途。用于这种链路的端到端信道包括：发送器；通信介质，诸如传输二进制数据(例如，1和0、或+1和-1)的制造的链路(例如光纤电缆)或其它传输介质(例如用于传输无线电波)；以及接收器。基于诸如由信道引入的符号间干扰(ISI)的量的因素，从发送器通过通信介质发送并通过接收器作为输出流d'接收的输入流d(与发送端处的消息对应)可能或可能不会在接收端处可重构成原始消息。处理ISI的两种方式是(1)使用纠错码来对消息进行编码(其将冗余构建到输入流d中，并且即使当ISI中的一些向输出流d'中引入误差时也允许消息被重构)以及(2)使用均衡来减少ISI的量。
发明内容
本发明的实施例的方面针对串行信道通信中的改进的均衡，以减少或最小化由信道引入的ISI。进一步的方面针对在这种通信中的连续时间线性均衡器(CTLE)的改进或优化的使用。再进一步的方面针对在这种通信中的判决反馈均衡器(DFE)的改进或优化的使用。又进一步的方面针对使用现场信道估计(例如就地或者不将信道或信道组件与系统的其余部分隔离)以提高或优化这种通信。
根据本发明的一个实施例，提供了一种使用处理电路估计串行通信信道的性能的方法。信道被配置为将来自发送端的二进制输入流发送到在接收端处的输出流。该方法包括由处理电路将在接收端处的信道建模为第一有限脉冲响应(FIR)系统。建模包括：通过分析在接收端处接收的输出流估计第一FIR系统的光标脉冲响应；以及使用所估计的光标脉冲响应，从所接收的输出流估计第一FIR系统的一个或多个前光标脉冲响应或后光标脉冲响应。该方法进一步包括由处理电路通过使用所估计的一个或多个前光标脉冲响应或后光标脉冲响应确定性能度量。
估计光标脉冲响应、后光标脉冲响应和前光标脉冲响应可以包括仅使用加法、减法、比较和布尔运算符。
估计一个或多个前光标脉冲响应或后光标脉冲响应可以包括估计一个或多个前光标脉冲响应和一个或多个后光标脉冲响应。
估计一个或多个前光标脉冲响应或后光标脉冲响应可以包括估计两个或更多个前光标脉冲响应和六个或更多个后光标脉冲响应。
接收端可以包括连续时间线性均衡器(CTLE)，在接收端处的信道的建模可以包括在接收端处在CTLE之后建模信道。
CTLE可以被配置为通过选择包括默认设置的多个设置中的一个设置来被调谐。估计光标脉冲响应可以包括使用默认设置估计光标脉冲响应。
估计一个或多个前光标脉冲响应或后光标脉冲响应可以包括对于设置中的两个或更多个设置中的每个估计一个或多个前光标脉冲响应或后光标脉冲响应。确定性能度量可以包括通过使用对应的所估计的一个或多个前光标脉冲响应或后光标脉冲响应对于设置中的两个或更多个设置中的每个确定性能度量。
该方法可以进一步包括：由处理电路将设置中的两个或更多个设置中的一个设置的性能度量与设置中的两个或更多个设置中的另一个设置的性能度量进行比较；以及由处理电路通过基于比较选择设置中的一个设置来调谐CTLE。
设置中的两个或更多个可以包括设置的全部。
设置可以被排序。估计一个或多个前光标脉冲响应或后光标脉冲响应和确定性能度量可以包括：一旦对于设置中的下一个设置的性能度量比对于设置中的前一个设置的性能度量更差，则停止估计一个或多个前光标脉冲响应或后光标脉冲响应和确定性能度量。
接收端可以在CTLE之后进一步包括判决反馈均衡器(DFE)，在接收端处的信道的建模可以进一步包括在接收端处在DFE之后建模信道。
发送端可以包括第二FIR系统，该方法可以进一步包括由处理电路基于设置中的所选择的一个设置的对应的所估计的一个或多个前光标脉冲响应或后光标脉冲响应调整第二FIR系统。
根据本发明的另一实施例，提供了一种估计串行通信信道的性能的系统，该串行通信信道被配置为将来自发送端的二进制输入流发送到在接收端处的输出流。该系统包括非易失性存储介质和处理电路。处理电路被配置为将在接收端处的信道建模为第一有限脉冲响应(FIR)系统。建模包括：通过分析在接收端处接收的输出流估计第一FIR系统的光标脉冲响应；使用所估计的光标脉冲响应，从所接收的输出流估计第一FIR系统的一个或多个前光标脉冲响应或后光标脉冲响应；以及在非易失性存储介质上存储所估计的光标脉冲响应、前光标脉冲响应和后光标脉冲响应。处理电路被进一步配置为通过使用所估计的一个或多个前光标脉冲响应或后光标脉冲响应确定性能度量；以及在非易失性存储介质上存储性能度量。
接收端可以包括连续时间线性均衡器(CTLE)，在接收端处的信道的建模可以包括在接收端处在CTLE之后建模信道。
CTLE可以被配置为通过选择包括默认设置的多个设置中的一个设置来被调谐，估计光标脉冲响应可以包括使用默认设置估计光标脉冲响应。
估计一个或多个前光标脉冲响应或后光标脉冲响应可以包括对于设置中的两个或更多个设置中的每个估计一个或多个前光标脉冲响应或后光标脉冲响应。确定性能度量可以包括通过使用对应的所估计的一个或多个前光标脉冲响应或后光标脉冲响应对于设置中的两个或更多个设置中的每个确定性能度量。
处理电路可以被进一步配置为：将设置中的两个或更多个设置中的一个设置的性能度量与设置中的两个或更多个设置中的另一个设置的性能度量进行比较；通过基于比较选择设置中的一个设置来调谐CTLE；以及在非易失性存储介质上存储设置中的所选择的一个。
设置可以被排序，估计一个或多个前光标脉冲响应或后光标脉冲响应和确定性能度量可以包括：一旦对于设置中的下一个设置的性能度量比对于设置中的前一个设置的性能度量更差，则停止估计一个或多个前光标脉冲响应或后光标脉冲响应和确定性能度量。
接收端可以在CTLE之后进一步包括判决反馈均衡器(DFE)，在接收端处的信道的建模可以进一步包括在接收端处在DFE之后建模信道。
发送端可以包括第二FIR系统，处理电路可以被进一步配置为基于设置中的所选择的一个设置的对应的所估计的一个或多个前光标脉冲响应或后光标脉冲响应调整第二FIR系统。
根据本发明的又一实施例，提供了一种使用处理电路在串行通信信道的接收端中调谐连续时间线性均衡器(CTLE)的方法。信道被配置为将来自发送端的二进制输入流发送到在接收端处的输出流。CTLE被配置为通过选择包括默认设置的多个设置中的一个设置来被调谐。该方法包括由处理电路在接收端处在CTLE之后将信道建模为有限脉冲响应(FIR)系统。建模包括：通过使用默认设置分析在接收端处接收的输出流估计FIR系统的光标脉冲响应；以及使用所估计的光标脉冲响应，从所接收的输出流估计FIR系统的一个或多个前光标脉冲响应或后光标脉冲响应。该方法进一步包括：由处理电路通过使用所估计的一个或多个前光标脉冲响应或后光标脉冲响应确定性能度量；对于设置中的两个或更多个设置重复估计一个或多个前光标脉冲响应或后光标脉冲响应和确定性能度量；由处理电路将对于设置中的一个设置的性能度量与对于设置中的另一个设置的性能度量进行比较；以及由处理电路通过基于比较选择设置中的一个设置来调谐CTLE。
接收端可以在CTLE之后进一步包括判决反馈均衡器(DFE)，在接收端处的信道的建模可以进一步包括在接收端处在DFE之后建模信道。
根据上述和其它实施例，可以在高速串行信道中减少或最小化ISI。当例如工艺变化(例如当组成信道的诸如处理芯片的组件诸如在晶片上被批量制造时)导致类似制造的信道组件不同地执行时，可以在信道上实现这种改进或优化。可以在信道中具有或不具有DFE的情况下进一步实现这种改进或优化。
附图说明
附图与说明书一起示出了本发明的示例实施例。这些图与描述一起用于更好地解释本发明的方面和原理。
图1是根据本发明的一个实施例的示例的端到端信道系统的示意图。
图2是根据本发明的一个实施例的确定接收器的改进的或最佳的CTLE设置的示例方法的流程图。
图3是根据本发明的一个实施例的确定改进的或最佳的发送器有限脉冲响应(FIR)设置的示例方法的流程图。
具体实施方式
在下文中，将参考附图更详细地描述示例实施例，其中相同的附图标记始终指代相同的元件。然而，本发明可以以各种不同的形式实施，不应被解释为仅限于本文中所示的实施例。
本文中，当描述本发明的实施例时，使用术语“可以”指的是“本发明的一个或多个实施例”。此外，当描述本发明的实施例时，使用诸如“或”的替代语言指的是对于所列出的每个对应项目的“本发明的一个或多个实施例”。
根据在本文中描述的本发明的实施例的电气或电子设备和/或任何其它相关设备或组件可以利用任何合适的硬件、固件(例如专用集成电路(ASIC))、软件、或软件、固件和硬件的组合来实现。例如，这些设备的各种组件可以被形成在一个集成电路(IC)芯片上或单独的IC芯片上。此外，这些设备的各种组件可以在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上实现，或者被形成在一个基底上。
此外，这些设备的各种组件可以是执行计算机程序指令并与用于执行本文中描述的各种功能的其它系统组件交互的一个或多个计算设备中的在一个或多个计算机处理器(诸如微处理器)上运行的进程或线程。计算机程序指令可以被存储在可使用诸如随机存取存储器(RAM)的标准存储设备在计算设备中实现的存储器中。计算机程序指令还可以被存储在其它非暂时性计算机可读介质中，诸如例如CD-ROM、闪存驱动器等。
此外，本领域技术人员应认识到各种计算设备的功能可以被组合或集成到单个计算设备中，或特定计算设备的功能可以跨一个或多个其它计算设备而分布，而不脱离本发明的精神和范围。
串行高速链路及其各种组件(诸如接收器)可以包括作为模拟前端的一部分的连续时间线性均衡器(CTLE)。作为示例，CTLE可以是接收器的一部分，并且用于消除由信道引入的符号间干扰(ISI)的部分或全部。然而，CTLE可以具有许多可能的设置，每个产生不同的输出流配置文件，因此可能需要调谐以减少或最小化ISI。在一些情况下，可以结合CTLE使用判决反馈均衡器(DFE)以更好地补偿信道损耗。添加的DFE可以进一步增加影响输出流配置文件的设置的数量。这些设置中的仅一小子集(诸如一个)可以提供最佳链路性能，例如最小化符号间干扰(ISI)并导致链路的误差率低于其它设置的链路性能。
高速串行信道可以包括诸如用于接收器的芯片和其它电路。由于诸如制造工艺中的不一致性的因素，所产生的每个芯片可能经受导致工艺角的小变化(例如，一些芯片可能比其它芯片执行得更快或更好，或者仅仅不同于其它芯片)。因此，例如，被集成到芯片(例如接收器芯片)中的CTLE可能没有考虑可能例如在晶片上的每个芯片上或在不同的生产运行之间变化的工艺角。因此，任何默认的CTLE设置(例如对于示例CTLE)可能小于特定接收器中的特定CTLE的最佳值。因此，可能需要一种调谐CTLE以考虑由例如工艺角所引起的非均匀性能的方法。
根据本发明的实施例，在本文中描述了基于信道抽头估计来确定改进的CTLE设置的方法。这些方法可以包括使用用于估计端到端信道性能的第一方法和用于基于所估计的信道性能来调整CTLE设置的第二方法。可以根据接收器中的DFE的存在来进一步修改第二方法。第三方法可以用于还通过使用端对端信道估计来调整发送器有限脉冲响应(FIR)。在本文中描述了根据本发明的实施例的基于信道性能的估计来确定改进的CTLE和发送器FIR设置的这些和其它方法。
在一个或多个实施例中，可以估计由接收器(包括CTLE)看到的端到端信道，并且可以形成所估计的信道的性能度量。然后可以调整CTLE设置，并且可以再次执行信道和性能度量的估计。例如，系统(诸如信道优化系统)可以通过CTLE设置来迭代，直到确定了改进的或最佳的设置组合。系统可以被定制为与接收器中的DFE一起工作或不一起工作。对于具有配备DFE的接收器的系统，系统可以工作以减小或最小化第一度量，并且在不存在DFE的情况下，可以减小或最小化第二度量。
图1是根据本发明的一个实施例的示例端到端信道系统100的示意图。
参考图1，描绘了串行器/解串器(SerDes，“sir-deez”)系统100。在该系统100中，输入流d 110由产生器(或发送系统)发送。所得到的输出流d'190被提供给终端系统(或接收系统)。输入流d可以被提供给发送器120，发送器120可以串行化并通过信道130将流发送到接收器150。在通过信道130的传输期间，噪声140可能被添加到流。这里，添加的噪声140由信道130与接收器150之间的加法器抽象地表示，其将加性高斯白噪声(AWGN)插入到信号。在图1的实施例中，接收器150可以包括CTLE 160、(数据)限幅器170、DFE 180以及附随的加法器185。接收器150可以将输出流d'190输出到最终消耗输出流d'的接收系统。
由于实现电路的工艺技术中的时序约束，DFE实现可能变得更复杂。在一个实施例中，限幅器170可以成双倍或四倍以降低限幅器170中的每个操作的速度。在另一实施例中，可以使用间接地实现第一反馈抽头的被称为展开的DFE的技术。所有这些不同的配置都在本发明的精神和范围内，因为所公开的方法可以应用于它们中的任何一个。
图1还描绘了限幅器170的示例数据限幅器操作174、176、178(也称作步骤174、176、178)和示例眼图172。眼图172示出了大约三个单位间隔的数字二进制信号，其取两个值(例如，高和低，或在y轴上约+1和-1)，并且具有63和65个x轴单位之间的单位间隔(例如通过使用x轴图例的检查和近似获得)。还示出了二进制数字信号的在高值和低值之间的转换(转换在长度上大约为一个单位间隔)以及在y轴上稍微超过+1的光标抽头(或中心抽头或主抽头)脉冲响应h0(“h naught”)(简称为光标脉冲响应h0)。光标脉冲响应h0表示在信号到达的预期时间的峰值数据值。表达这一点的另一种方式是光标脉冲响应h0是真实数据，而不是来自预期在其它时间(例如以其它单位间隔)传送的其它信号的噪声。
光标脉冲响应h0表示与预期信号对准的有限脉冲响应(FIR)滤波器的主要成分，并且可以是其效果是放大预期信号的大的正值(对应于高数据信号)。同样，FIR滤波器还可以使用其它脉冲响应，诸如与输出流中的较后的信号对应的前光标抽头脉冲响应h-1和h-2(简称为前光标脉冲响应h-1和h-2)以及与输出流中的较早的信号对应的后光标抽头脉冲响应h1和h2(简称为后光标脉冲响应h1和h2)，以消除来自预期信号之外的信号的干扰影响。后光标脉冲响应和前光标脉冲响应可以是较小的负值，其效果是衰减从预期信号之外的信号引入到信道中的ISI。
这里，第k脉冲响应hk中的整数值k(+或-)对应于例如光标脉冲响应h0和第k脉冲响应hk之间的单位间隔的数量。取决于应用，单位间隔在某种程度上是任意的，在其它实施例中，可以指重复(例如波状)信号的周期的分数(例如一半)或倍数(例如二)。
限幅器170可以使用两个操作174和176来处理输出流。在步骤174(数据限幅器)中，感测输出流中的下一个信号(例如，在前一个信号之后的一个单位间隔)。如果其值大于0(在y轴上)，则信号(例如下一个数据信号)被分配值1，否则下一个数据信号被分配值0。这里，输出流d'是由两个不同值(也就是1和0)组成的二进制流。然而，将这些不同值分配到二进制流在某种程度上是任意的，例如在其它实施例中，值可以是+1和-1，诸如用输入流d110和输出流d'190。在步骤174中，限幅器170正在比较高值，并且确定输出信号(诸如具有眼图172的输出信号)的任何正值是高值。步骤174(数据限幅器)在输出流的不同信号上的重复应用产生(数据样本的)数据流，识别那些相比于低值更接近于高值的信号，并将值1作为数据样本分配给这些信号(否则分配值0)。
以类似的方式，在步骤176(误差限幅器)中，输出流中的下一个信号被限幅器170进一步处理，这次产生下一个误差信号。误差信号是用于表征输出流的另一二进制值(例如0或1)。这里，误差信号可以帮助表征下一个数据信号的幅度(诸如大于某个值)。例如，限幅器170可以将下一个信号与光标脉冲响应h0(例如峰值数据值)进行比较，如果下一个信号大于光标脉冲响应h0则可以输出下一个误差信号1，否则将下一个误差信号输出为0。因此，在步骤176中，限幅器170可以寻找比用于产生上述数据流的值更高的值。此外，通过对输出流的不同信号重复应用步骤176(误差限幅器)，限幅器170可以产生误差流，识别超过峰值数据值的那些数据信号。
在一些实施例中，误差限幅器176的功能可以由两个组件处理，诸如用于正数据的一个误差限幅器和用于负数据的另一个误差限幅器。然而，为了便于实现和描述，将仅描述用于处理用于正数据信号的误差限幅器的步骤，并且将理解的是，本领域普通技术人员可以可替代地或除了正数据信号之外适配这些步骤来处理用于负数据信号的误差限幅器，而不脱离本发明的范围。
在步骤178中，使用数据和误差信号执行适配以产生脉冲响应hk。例如，适配引擎可以使用小的增量或减量值μ，诸如μ＝2-10，以逐渐将脉冲响应值调整(或适配)为对应的FIR滤波器的更接近的估计，如下面将更详细地描述的那样。
图2是根据本发明的一个实施例的确定接收器的改进的或最佳的CTLE设置的示例方法200的流程图。
在本文中公开的此方法和其它方法可以例如实现为将要由诸如微处理器的一个处理器(或其它计算设备)或两个或更多个处理器执行的一系列计算机指令。处理器可以执行计算机程序指令并与用于执行本文所述的各种功能的其它系统组件交互。计算机程序指令可以被存储在使用诸如例如随机存取存储器(RAM)的标准存储器设备实现的存储器中。计算机程序指令还可以被存储在其它非暂时性计算机可读介质中，诸如例如CD-ROM、闪存驱动器等。如对于普通技术人员来说显而易见的那样，方法还可以使用硬件电路(例如晶体管、电容器、逻辑门、现场可编程门阵列(FPGA)等)或硬件电路、软件和固件的组合来实现。
参考图2，方法200包括在FIR方法下以各种均匀时间间隔(例如前光标、光标和后光标)模拟信道的脉冲响应。假设CTLE被用作接收器的前端。所得到的脉冲响应值(例如，前光标脉冲响应h-1、h-2等；光标脉冲响应h0；以及后光标脉冲响应h1、h2等)允许信道行为被精确地测量，并且确定期望的CTLE设置。实际上，这些脉冲响应值hk通常随着k的幅度(正或负)的增加而快速衰减，因此只有几个hk的值通常足以估计信道。
在方法200中，处理开始，在步骤210中，通过迭代公式1、2、3和4来计算(或估计或适配)初始脉冲响应h0：
d0(n)＝sign[y(n)] (1)
z0(n)＝y(n)×d0(n)-h0(n) (2)
e0(n)＝sign[z(n)] (3)
h0(n+1)＝h0(n)+e0(n)×μ (4)
其中：
d0(n)是数据流的第n个值，
z0(n)是对h0进行调整后的第n个误差估计，
e0(n)是误差流的第n个值，
h0(n)是h0的第n个估计，
y(n)是时间索引n处的(默认)CTLE输出，
h0(0)被初始化为0，
sign(x)是符号函数，如果x≥0则返回1，如果x＜0则返回-1，并且
μ是一个小的增量或减量，诸如2-10。
这里，d0(n)指示来自信道的当前输出信号是正还是负，h0(n)表示光标脉冲响应h0的缓慢增加的近似，z0(n)是当前输出信号的幅度(例如绝对值)与光标脉冲近似之间的差，e0(n)指示该差是正还是负。因此，当当前输出信号的幅度超过h0的当前估计时，估计略微增加，并重复该过程。同样地，当当前输出信号的幅度达不到h0的当前估计时，估计略微减小，并重复该过程。应当注意，该过程仅使用加法/减法/求反、逻辑XOR(布尔异OR)以及比较(仅符号信息，诸如小于或大于)。任何乘法是乘以1或者-1(例如求反)，因此可以用比普通乘法简单得多的电路被实施。
可以假设信道足够嘈杂，使得在默认CTLE设置和没有DFE的情况下以大约10-3(例如1000中大约1个)的速率发生误差。因此，如果步骤210中的迭代被重复例如几千次，并且数据流和误差流具有合理数量的+1和-1，则h0(n)快速收敛(或其增长速度显著减慢)。因此，可以使用公式1、2、3和4快速和准确地估计光标脉冲响应h0。
h0估计可以用于对于默认以及其它CTLE设置的多个均匀时间间隔(例如，对于其它脉冲响应值)进行进一步的估计。例如，返回参考图2，在步骤220中，可针对两个在前的均匀时间间隔(前光标脉冲响应h-1和h-2)以及对于6至8个在后均匀时间间隔(后光标脉冲响应h1、h2等)估计脉冲响应。
在一个实施例中，可以使用公式5、6、7和8迭代地估计(或适配)后光标脉冲响应hk(k＝1,2等)：
dk(n)＝sign[y(n)]×sign[y(n-k)] (5)
zk(n)＝z0(n)×dk(n)+hk(n) (6)
ek(n)＝sign[zk(n)] (7)
hk(n+1)＝hk(n)-ek(n)×μ (8)
其中：
dk(n)是以数据流的第n-k个值为条件的数据流的第n个值，
zk(n)是对于hk进行调整后的第n个误差估计，
ek(n)是以数据流的第n-k个值为条件的误差流的第n个值，
hk(n)是hk的第n个估计，
y(n)是在时间索引n处的CTLE输出(对于正在测试的CTLE设置)，
对于所有的n<k，dk(n)被初始化为0，
hk(0)被初始化为0，
sign(x)是符号函数，如果x≥0则返回1，如果x＜0则返回-1，并且
μ是一个小的增量或减量，诸如2-10。
这里，dk(n)指示来自信道的当前输出信号y(n)是正还是负，并且与早k个单元间隔的另一正或负的输出信号(例如y(n-k))一致，hk(n)表示后光标志脉冲响应hk的缓慢减小近似(假设脉冲响应是负值)，zk(n)是当前误差的幅度(例如绝对值)与后光标脉冲响应近似之间的差，ek(n)指示该差是正还是负。
因此，当当前误差超过(在幅度上，忽略符号)第k个后光标脉冲响应hk(n)的当前估计时，估计略微减小(到更大幅度负数)，并且重复该过程。同样，当当前误差达不到hk(n)的当前估计时，估计略微增加，并重复该过程。还应当注意，与上述光标脉冲响应h0技术类似，该过程仅使用加法/减法/求反、逻辑AND(布尔乘法)和比较(仅符号信息，诸如小于或大于)。任何乘法是乘以1或者-1(例如求反)，因此可以用比普通乘法简单得多的电路被实施。
再次，可以假设信道足够嘈杂，使得在默认CTLE设置和没有DFE的情况下以大约10-3(例如1000中大约1个)的速率发生误差。因此，如果迭代被重复例如几千次，并且数据流和误差流具有合理数量的+1和-1，则hk(n)快速收敛(或其增长速度显著减慢)。因此，可以使用公式5、6、7和8快速和准确地估计第k个后光标脉冲响应hk。
以类似的方式，公式5、6、7和8可以被进一步用来估计前光标脉冲响应(例如前光标脉冲响应h-1和h-2)，仅仅用负整数代替k。利用前光标脉冲响应，由于对于k的负值n-k大于n，在信号的对应第n个值之后，信号的第n-k个值出现。
在一个实施例中，用于较早的脉冲响应(例如更接近光标抽头h0)的hk估计可以被用来进行较晚的后光标脉冲响应和前光标脉冲响应的估计(例如，离光标抽头h0更远)。例如，将会对于本领域的普通技术人员显而易见的是，可以以类似于如何使用h0估计来估计后光标脉冲响应h1的方式使用用于h0和h1的估计来估计后光标脉冲响应h2或前光标脉冲响应h-1。
再次参考图2，在步骤230中，然后可以在已经确定了每个时间间隔的脉冲响应之后计算信号与ISI之比(SIR)度量。SIR度量可以以多种不同的方式计算。例如，在一个实施例中，取决于是否使用DFE，可以根据公式9或10来计算SIR。可以为期望最小化均方误差的系统选择此实施例。
其中numDFEtaps是DFE中的抽头的数量，并且对于除了明确排除的那些之外在步骤220中获得估计的所有hi(例如h-2、h-1、h1、h2、h3、h4、h5、h6)进行求和。
在一些情况下，系统可能不是均方误差限制的，最大绝对误差的度量(也被称为峰值失真)更相关。因此，在另一个实施例中，取决于是否使用DFE，可以根据公式11或12来计算SIR。
在又一实施例中，在一些情况下，ISI可以仅具有单个主导光标。例如，DFE可以能够在其它抽头处处理ISI。在这些情况下，可以根据公式13来计算SIR。
SIR(DFE)＝h-1 (13)
这里，h-1作为示例使用，但是在其它实施例中，可以取决于诸如ISI的主要来源的因素来使用不同的光标，诸如h-2、h-3或h4(例如当numDFEtaps＝3时)。
在步骤240中，一旦已经计算或以其它方式确定当前(或新的)SIR度量，就可以将其与最佳(或旧的)SIR度量进行比较。如果新度量好于旧度量，则在步骤250中，保存新度量并测试下一个CTLE设置。例如，可以对CTLE设置进行排序，基于该排序确定SIR度量，并且默认设置可以是排序中的第一个这样的设置。用于CTLE设置排序的SIR度量的特征可以是：对应的SIR度量单调增加到单个峰值(最大值)，此后单调递减。在这种情况下，在步骤260中，如果反而新度量低于先前(或旧)CTLE设置的度量，则处理可以停止，因为已经通过先前CTLE设置达到峰值。
在其它实施例中，诸如当该属性不适用或该属性适用但默认CTLE设置可能在排序的CTLE设置的中间时，可以进一步测试CTLE设置，诸如所有CTLE设置，或者在CTLE已经具有对应的减小的SIR度量之后曾经的默认CTLE设置之前的那些CTLE设置。
图3是根据本发明的一个实施例的确定改进的或最优的发送器(TX)FIR设置的示例方法300的流程图。
参考图3，一旦已经选择CTLE设置(例如使用上述图2的方法)，则发送器有限脉冲响应(FIR)设置也可以被改进或优化。在方法300中，处理开始，在步骤310中，可以使用上面确定的CTLE设置和对应的脉冲响应估计以在步骤320中确定信道频率响应的两个度量：H(0)和H(Nyquist)。在步骤330中，信道损耗然后可以被定义为H(0)与H(Nyquist)之间的差。在步骤340中，然后可以选择最接近所定义的信道损耗的Tx FIR(发送器FIR)。
可以根据公式14和15来计算H(0)和H(Nyquist)。
TX FIR查找表的一个示例在下面的表1中示出。如对于普通技术人员来说显而易见的是，可以构造表的许多变型。
表1
根据本发明的一个或多个实施例，提供了一种用于改进或优化链路(诸如SerDes系统中的高速链路)的一些或所有元件的方法，该方法可以用于减少或消除信道ISI。根据本发明的另一实施例，该方法可以用于UDDI(通用描述、发现和集成)接口。
根据本发明的上述和其它实施例，提供了一种使用仅提供符号信息的现有硬件来估计端到端信道的方法。根据其它实施例，提供了一种基于估计的信道特性，(诸如FIR系数)来调谐CTLE的方法。这些实施例中的一些在接收器中包括DFE，而其它实施例在接收器中没有DFE。根据其它实施例，提供了一种使用现有硬件基于估计的信道特性来调整发送器FIR的方法。
尽管已经示出和描述了本发明的某些实施例，但是本领域普通技术人员应当理解，在不脱离所附权利要求及其等同方案限定的本发明的精神和范围的情况下可以对所描述的实施例进行某些修改和改变。

Claims (22)

1.一种使用处理电路估计串行通信信道的性能的方法，所述信道被配置为将来自发送端的二进制输入流发送到在接收端处的输出流，所述方法包括：
由所述处理电路将所述接收端处的所述信道建模为第一有限脉冲响应系统，所述建模包括：
通过分析在所述接收端处接收的所述输出流估计所述第一有限脉冲响应系统的光标脉冲响应；以及
使用所估计的光标脉冲响应，从所接收的输出流估计所述第一有限脉冲响应系统的一个或多个前光标脉冲响应或后光标脉冲响应；以及
由所述处理电路通过使用所估计的一个或多个前光标脉冲响应或后光标脉冲响应确定性能度量。
2.根据权利要求1所述的方法，其中估计所述光标脉冲响应、后光标脉冲响应和前光标脉冲响应包括仅使用加法、减法、比较和布尔运算符。
3.根据权利要求1所述的方法，其中估计所述一个或多个前光标脉冲响应或后光标脉冲响应包括估计一个或多个前光标脉冲响应和一个或多个后光标脉冲响应。
4.根据权利要求3所述的方法，其中估计所述一个或多个前光标脉冲响应或后光标脉冲响应包括估计两个或更多个前光标脉冲响应和六个或更多个后光标脉冲响应。
5.根据权利要求1所述的方法，其中所述接收端包括连续时间线性均衡器，在所述接收端处的所述信道的所述建模包括在所述接收端处在所述连续时间线性均衡器之后建模所述信道。
6.根据权利要求5所述的方法，其中
所述连续时间线性均衡器被配置为通过选择包括默认设置的多个设置中的一个设置来被调谐，并且
估计所述光标脉冲响应包括使用所述默认设置估计所述光标脉冲响应。
7.根据权利要求6所述的方法，其中
估计所述一个或多个前光标脉冲响应或后光标脉冲响应包括对于所述多个设置中的两个或更多个设置中的每个估计所述一个或多个前光标脉冲响应或后光标脉冲响应；并且
确定所述性能度量包括通过使用对应的所估计的一个或多个前光标脉冲响应或后光标脉冲响应对于所述多个设置中的所述两个或更多个设置中的每个确定所述性能度量。
8.根据权利要求7所述的方法，进一步包括：
由所述处理电路将所述多个设置中的所述两个或更多个设置中的一个设置的所述性能度量与所述多个设置中的所述两个或更多个设置中的另一个设置的所述性能度量进行比较；以及
由所述处理电路通过基于所述比较选择所述多个设置中的一个设置来调谐所述连续时间线性均衡器。
9.根据权利要求8所述的方法，其中所述多个设置中的所述两个或更多个设置包括所述多个设置的全部。
10.根据权利要求8所述的方法，其中所述多个设置被排序，并且估计所述一个或多个前光标脉冲响应或后光标脉冲响应和确定所述性能度量包括：一旦对于所述多个设置中的下一个设置的所述性能度量比对于所述多个设置中的前一个设置的所述性能度量更差，则停止估计所述一个或多个前光标脉冲响应或后光标脉冲响应和确定所述性能度量。
11.根据权利要求8所述的方法，其中，所述接收端在所述连续时间线性均衡器之后进一步包括判决反馈均衡器，在所述接收端处的所述信道的所述建模进一步包括在所述接收端处在所述判决反馈均衡器之后建模所述信道。
12.根据权利要求8所述的方法，其中所述发送端包括第二有限脉冲响应系统，所述方法进一步包括由所述处理电路基于所述多个设置中的所选择的一个设置的对应的所估计的一个或多个前光标脉冲响应或后光标脉冲响应调整所述第二有限脉冲响应系统。
13.一种估计串行通信信道的性能的系统，所述串行通信信道被配置为将来自发送端的二进制输入流发送到在接收端处的输出流，所述系统包括：
非易失性存储介质；和
处理电路，被配置为：
将所述接收端处的所述信道建模为第一有限脉冲响应系统，所述建模包括：
通过分析在所述接收端处接收的所述输出流估计所述第一有限脉冲响应系统的光标脉冲响应；
使用所估计的光标脉冲响应，从所接收的输出流估计所述第一有限脉冲响应系统的一个或多个前光标脉冲响应或后光标脉冲响应；以及
在所述非易失性存储介质上存储所估计的光标脉冲响应、前光标脉冲响应和后光标脉冲响应；
通过使用所估计的一个或多个前光标脉冲响应或后光标脉冲响应确定性能度量；以及
在所述非易失性存储介质上存储所述性能度量。
14.根据权利要求13所述的系统，其中所述接收端包括连续时间线性均衡器，在所述接收端处的所述信道的建模包括在所述接收端处在所述连续时间线性均衡器之后建模所述信道。
15.根据权利要求14所述的系统，其中
所述连续时间线性均衡器被配置为通过选择包括默认设置的多个设置中的一个设置来被调谐，并且
估计所述光标脉冲响应包括使用所述默认设置估计所述光标脉冲响应。
16.根据权利要求15所述的系统，其中
估计所述一个或多个前光标脉冲响应或后光标脉冲响应包括对于所述多个设置中的所述两个或更多个设置中的每个估计所述一个或多个前光标脉冲响应或后光标脉冲响应；并且
确定所述性能度量包括通过使用对应的所估计的一个或多个前光标脉冲响应或后光标脉冲响应对于所述多个设置中的所述两个或更多个设置中的每个确定所述性能度量。
17.根据权利要求16所述的系统，其中所述处理电路被进一步配置为：
将所述多个设置中的所述两个或更多个设置中的一个设置的所述性能度量与所述多个设置中的所述两个或更多个设置中的另一个设置的所述性能度量进行比较；
通过基于所述比较选择所述多个设置中的一个设置来调谐所述连续时间线性均衡器；并且
在所述非易失性存储介质上存储所述多个设置中的所选择的一个。
18.根据权利要求17所述的系统，其中所述多个设置被排序，并且估计所述一个或多个前光标脉冲响应或后光标脉冲响应和确定所述性能度量包括：一旦对于所述多个设置中的下一个设置的所述性能度量比对于所述多个设置中的前一个设置的所述性能度量更差，则停止估计所述一个或多个前光标脉冲响应或后光标脉冲响应和确定所述性能度量。
19.根据权利要求17所述的系统，其中所述接收端在所述连续时间线性均衡器之后进一步包括判决反馈均衡器，在所述接收端处的所述信道的所述建模进一步包括在所述接收端处在所述判决反馈均衡器之后建模所述信道。
20.根据权利要求17所述的系统，其中所述发送端包括第二有限脉冲响应系统，所述处理电路被进一步配置为基于所述多个设置中的所选择的一个设置的对应的所估计的一个或多个前光标脉冲响应或后光标脉冲响应调整所述第二有限脉冲响应系统。
21.一种使用处理电路在串行通信信道的接收端中调谐连续时间线性均衡器的方法，所述信道被配置为将来自发送端的二进制输入流发送到在所述接收端处的输出流，所述连续时间线性均衡器被配置为通过选择包括默认设置的多个设置中的一个设置来被调谐，所述方法包括：
由所述处理电路在所述接收端处在所述连续时间线性均衡器之后将所述信道建模为有限脉冲响应系统，所述建模包括：
通过使用所述默认设置分析在所述接收端处接收的所述输出流估计所述有限脉冲响应系统的光标脉冲响应；以及
使用所估计的光标脉冲响应，从所接收的输出流估计所述有限脉冲响应系统的一个或多个前光标脉冲响应或后光标脉冲响应；
由所述处理电路通过使用所估计的一个或多个前光标脉冲响应或后光标脉冲响应确定性能度量；
对于所述多个设置中的两个或更多个设置重复估计所述一个或多个前光标脉冲响应或后光标脉冲响应和确定所述性能度量；
由所述处理电路将对于所述多个设置中的一个设置的所述性能度量与对于所述多个设置中的另一个设置的所述性能度量进行比较；以及
由所述处理电路通过基于所述比较选择所述多个设置中的一个设置来调谐所述连续时间线性均衡器。
22.根据权利要求21所述的方法，其中所述接收端在所述连续时间线性均衡器之后进一步包括判决反馈均衡器，在所述接收端处的所述信道的所述建模进一步包括在所述接收端处在所述判决反馈均衡器之后建模所述信道。
CN201710043253.0A 2016-01-29 2017-01-19 使用处理电路估计串行通信信道的性能的方法和系统 Pending CN107026807A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662288775P 2016-01-29 2016-01-29
US62/288,775 2016-01-29
US15/230,222 US9866412B2 (en) 2016-01-29 2016-08-05 Equalization in high speed links through in-situ channel estimation
US15/230,222 2016-08-05

Publications (1)

Publication Number Publication Date
CN107026807A true CN107026807A (zh) 2017-08-08

Family

ID=57881991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710043253.0A Pending CN107026807A (zh) 2016-01-29 2017-01-19 使用处理电路估计串行通信信道的性能的方法和系统

Country Status (4)

Country Link
US (1) US9866412B2 (zh)
EP (1) EP3200411B1 (zh)
KR (1) KR20170091509A (zh)
CN (1) CN107026807A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107657978B (zh) * 2017-11-01 2018-09-21 睿力集成电路有限公司 随机存储器
US11005567B2 (en) * 2019-07-01 2021-05-11 Credo Technology Group Limited Efficient multi-mode DFE

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608755A (en) * 1994-10-14 1997-03-04 Rakib; Selim Method and apparatus for implementing carrierless amplitude/phase encoding in a network
WO1999046863A2 (en) * 1998-01-16 1999-09-16 Intersil Corporation Method of performing antenna diversity in a spread spectrum wireless local area network
CN1287413A (zh) * 1999-06-29 2001-03-14 英特赛尔公司 具有嵌入式判决反馈均衡器的瑞克接收器
WO2008070138A2 (en) * 2006-12-05 2008-06-12 Rambus Inc. Methods and circuits for asymmetric distribution of channel equalization between transceiver devices
CN104050122A (zh) * 2013-03-15 2014-09-17 英特尔公司 自适应反向信道均衡
CN104281553A (zh) * 2013-07-03 2015-01-14 辉达公司 交叉dfe抽头加权的适配
CN104579618A (zh) * 2013-10-09 2015-04-29 创意电子股份有限公司 应用于互连系统的方法与相关处理模块

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8081677B2 (en) 2004-11-23 2011-12-20 Diablo Technologies Inc. Receiver-based adaptive equalizer with pre-cursor compensation
US8233523B2 (en) 2008-06-20 2012-07-31 Fujitsu Limited Multidimensional asymmetric bang-bang control
US8837626B2 (en) 2011-12-09 2014-09-16 Lsi Corporation Conditional adaptation of linear filters in a system having nonlinearity
US20150256364A1 (en) * 2008-11-25 2015-09-10 Lsi Corporation Group delay based back channel post cursor adaptation
US8379711B2 (en) 2009-06-30 2013-02-19 Lsi Corporation Methods and apparatus for decision-feedback equalization with oversampled phase detector
US8731040B2 (en) * 2010-09-28 2014-05-20 Lsi Corporation Adapting transfer functions of continuous-time equalizers
US8705672B2 (en) 2011-09-26 2014-04-22 Lsi Corporation Method of compensating for nonlinearity in a DFE-based receiver
US8743945B2 (en) * 2012-03-02 2014-06-03 Lsi Corporation Shift register based downsampled floating tap decision feedback equalization
US9385897B2 (en) * 2012-07-18 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods and apparatus for adapting transmitter equalization coefficients based on receiver gain adaptation
US8902964B2 (en) 2012-09-29 2014-12-02 Intel Corporation Equalization effort-balancing of transmit finite impulse response and receive linear equalizer or receive decision feedback equalizer structures in high-speed serial interconnects
US8861583B2 (en) 2012-12-14 2014-10-14 Altera Corporation Apparatus and methods for equalizer adaptation
US9052900B2 (en) 2013-01-29 2015-06-09 Oracle International Corporation Serdes fast retrain method upon exiting power saving mode
US8953665B2 (en) * 2013-02-15 2015-02-10 Lsi Corporation Pattern-based loss of signal detector
US9237044B1 (en) 2013-05-17 2016-01-12 Altera Corporation Methods for joint optimization of link equalization
US9166832B1 (en) 2013-10-04 2015-10-20 Altera Corporation Methods and apparatus for decision feedback equalization adaptation
US8958512B1 (en) 2013-10-18 2015-02-17 Altera Corporation System and method for receiver equalization adaptation
US9325489B2 (en) 2013-12-19 2016-04-26 Xilinx, Inc. Data receivers and methods of implementing data receivers in an integrated circuit
US9397872B2 (en) 2014-07-01 2016-07-19 Samsung Display Co., Ltd. System and method of link optimization
US20160065394A1 (en) * 2014-08-26 2016-03-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Serializer/deserializer with independent equalization adaptation for reducing even/odd eye disparity
US9479366B2 (en) * 2015-01-28 2016-10-25 Texas Instruments Incorporated IIR DFE updating gain and time constants using LMS equations
US9397867B1 (en) * 2015-02-11 2016-07-19 Applied Micro Circuits Corporation Clock phase adaptation for precursor ISI reduction
US9654327B2 (en) * 2015-05-27 2017-05-16 Xilinx, Inc. Channel adaptive ADC-based receiver
US9461851B1 (en) * 2015-10-16 2016-10-04 Xilinx, Inc. Circuits for and methods of robust adaptation of a continuous time linear equalizer circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608755A (en) * 1994-10-14 1997-03-04 Rakib; Selim Method and apparatus for implementing carrierless amplitude/phase encoding in a network
WO1999046863A2 (en) * 1998-01-16 1999-09-16 Intersil Corporation Method of performing antenna diversity in a spread spectrum wireless local area network
CN1287413A (zh) * 1999-06-29 2001-03-14 英特赛尔公司 具有嵌入式判决反馈均衡器的瑞克接收器
WO2008070138A2 (en) * 2006-12-05 2008-06-12 Rambus Inc. Methods and circuits for asymmetric distribution of channel equalization between transceiver devices
CN104050122A (zh) * 2013-03-15 2014-09-17 英特尔公司 自适应反向信道均衡
CN104281553A (zh) * 2013-07-03 2015-01-14 辉达公司 交叉dfe抽头加权的适配
CN104579618A (zh) * 2013-10-09 2015-04-29 创意电子股份有限公司 应用于互连系统的方法与相关处理模块

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
T.SHIMAMURA、S.SEMNANI、C.F.N.COWAN: "A channel estimation-based adaptive equaliser for time-variant communications channels", 《IEEE：CONFERENCE RECORD OF THE TWENTY-NINTH ASILOMAR CONFERENCE ON SIGNALS, SYSTEMS AND COMPUTERS》 *
张玉良等: "基于自适应步长LMS算法的判决反馈均衡器研究", 《电路与系统学报》 *

Also Published As

Publication number Publication date
US20170222840A1 (en) 2017-08-03
EP3200411A1 (en) 2017-08-02
EP3200411B1 (en) 2019-07-31
KR20170091509A (ko) 2017-08-09
US9866412B2 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
KR102164627B1 (ko) 송신기와 수신기 사이에서 데이터 신호를 전달하는 채널을 포함하는 고속 링크를 최적화하는 시스템 및 그 방법, 그리고 송신기와 수신기 사이의 채널을 특성화하는 방법
CN1689292B (zh) 具有虚拟并联均衡器的通信接收机
US20050201454A1 (en) System and method for automatically calibrating two-tap and multi-tap equalization for a communications link
JP4142715B2 (ja) 自己回帰チャネルモデル化を用いて搬送周波数オフセットとフェージング・レートとを推定する方法および装置
CN103139116B (zh) 自适应均衡器
US10355890B2 (en) Repeatable backchannel link adaptation for high speed serial interfaces
US9246587B2 (en) Compensation for optical multi-path interference
US10483957B2 (en) Semiconductor device
US9444588B1 (en) On-chip bathtub BER measurement for high-speed serdes diagnostics
US20200007379A1 (en) Calibration for Mismatch in Receiver Circuitry with Multiple Samplers
KR101497626B1 (ko) 조절 가능한 유한 임펄스 응답 송신기
CN107770107B (zh) 测试和测量系统以及在测试和测量系统中采用dfe的方法
CN107026807A (zh) 使用处理电路估计串行通信信道的性能的方法和系统
CN101427481A (zh) 波形均衡装置
CN101320982A (zh) 时序回复参数产生电路以及信号接收电路
CN115622846B (zh) 基于链路两端均衡参数的eq降低延时方法、系统及装置
JP2014033347A (ja) アダプティブイコライザ、イコライザ調整方法、それを用いた半導体装置および情報ネットワーク装置
JP2021027489A (ja) データ伝送装置およびその制御方法
KR20200024072A (ko) 기계학습 기반 신호 검출 장치 및 방법
US20160277220A1 (en) Pattern-based coefficient adaptation operation for decision feedback equalization
US8374232B2 (en) Equalizer adapting circuit
CN111800356B (zh) 并行变步长cma均衡算法、装置、电子设备及存储介质
CN115412412A (zh) 具有约束的dfe优化的显式解
CN107078978B (zh) 一种信号补偿方法和设备
US11463094B1 (en) Digital filter for second tap of DFE

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20220311

AD01 Patent right deemed abandoned