CN106952837B - 获得绝缘层厚度的方法以及晶圆级键合封装方法 - Google Patents

获得绝缘层厚度的方法以及晶圆级键合封装方法 Download PDF

Info

Publication number
CN106952837B
CN106952837B CN201610006695.3A CN201610006695A CN106952837B CN 106952837 B CN106952837 B CN 106952837B CN 201610006695 A CN201610006695 A CN 201610006695A CN 106952837 B CN106952837 B CN 106952837B
Authority
CN
China
Prior art keywords
insulating layer
bonded
wafer
bonding
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610006695.3A
Other languages
English (en)
Other versions
CN106952837A (zh
Inventor
王爱兵
高长城
王奇峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610006695.3A priority Critical patent/CN106952837B/zh
Publication of CN106952837A publication Critical patent/CN106952837A/zh
Application granted granted Critical
Publication of CN106952837B publication Critical patent/CN106952837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种获得绝缘层厚度的方法以及晶圆级键合封装方法，获得绝缘层厚度的方法包括：提供待键合晶圆；在待键合晶圆上形成连接金属层；形成覆盖连接金属层和待键合晶圆表面的绝缘层；在绝缘层中形成贯穿绝缘层的键合层；测量待键合晶圆的翘曲度；重复以上步骤，在若干待键合晶圆上分别形成不同厚度的绝缘层并分别测量翘曲度；通过多个绝缘层厚度以及相对应的翘曲度进行拟合，获得翘曲度归一化线性表达式；根据线性表达式获得与翘曲度目标值对应的绝缘层厚度值。本发明通过多个绝缘层厚度以及相对应的翘曲度进行拟合，获得翘曲度归一化线性表达式，从而可以根据线性表达式获得与翘曲度目标值对应的绝缘层厚度值，使待键合晶圆的翘曲度为零或接近零。

Description

获得绝缘层厚度的方法以及晶圆级键合封装方法
技术领域
本发明涉及半导体领域，尤其涉及一种获得绝缘层厚度的方法以及晶圆级键合封装方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。相应的，对集成电路的封装要求也日益提高，在多芯片组件(Multichip-Moduel，MCM)X、Y平面内的二维封装的基础上，沿Z方向堆叠的更高密度的3D封装技术得到了充分发展。通过3D封装技术，将不同种类的晶圆进行三维立体组装，形成高密度、高性能和高可靠性的产品。
3D封装技术主要包括：引线键合(Wire-bonding)3D封装、球栅阵列(Ball GridArray，BGA)3D封装、软板折叠3D封装和硅通孔(Through Silicon Via，TSV)3D封装。为了提高晶圆在三维方向堆叠的密度、减小键合后的外形尺寸以及改善芯片速度和低功耗的性能，目前主要采用TSV 3D封装技术。
但是，现有技术晶圆键合封装的良率有待提高。
发明内容
本发明解决的问题是提供一种获得绝缘层厚度的方法以及晶圆级键合封装方法，提高晶圆键合封装的良率。
为解决上述问题，本发明提供一种获得绝缘层厚度的方法，所述绝缘层形成于待键合晶圆上。包括如下步骤：步骤1：提供待键合晶圆；步骤2：在所述待键合晶圆上形成连接金属层；步骤3：在所述连接金属层上形成覆盖所述连接金属层和待键合晶圆表面的绝缘层；步骤4：在所述绝缘层中形成键合层，所述键合层贯穿所述绝缘层且与所述连接金属层相接触；步骤5：测量所述待键合晶圆的翘曲度；重复步骤1至步骤5，在若干待键合晶圆上分别形成不同厚度的绝缘层并分别测量与所述不同厚度绝缘层对应的待键合晶圆翘曲度；通过多个绝缘层厚度以及与绝缘层厚度相对应的待键合晶圆翘曲度进行拟合，获得翘曲度归一化线性表达式，所述翘曲度归一化线性表达式中的自变量为绝缘层厚度，因变量为翘曲度；根据所述翘曲度归一化线性表达式获得与翘曲度目标值对应的绝缘层厚度值。
可选的，形成所述绝缘层的步骤中，形成具有应力的绝缘层。
可选的，形成所述绝缘层的工艺为化学气相沉积工艺。
可选的，所述化学气相沉工艺的工艺参数包括：反应源材料为硅烷和氧气，或者正硅酸乙酯和臭氧，工艺温度为350摄氏度至450摄氏度，反应腔内的压强为1毫托至毫托，低频功率为700瓦至900瓦，高频功率为700瓦至900瓦，工艺时间为30秒至90秒。
可选的，所述绝缘层的热膨胀系数为200至250。
可选的，改变所述绝缘层的厚度的步骤中，所述绝缘层的厚度变化范围值为至
可选的，所述绝缘层的厚度值分别和。
可选的，所述绝缘层的材料为氧化硅。
可选的，所述连接金属层的材料为铝或铜。
可选的，所述键合层的材料为铜。
相应的，本发明还提供一种晶圆级键合封装方法，包括：提供第一待键合晶圆和第二待键合晶圆，所述第一待键合晶圆包括第一待键合面以及与所述第一待键合面相对的第一背面，所述第二待键合晶圆包括第二待键合面以及与所述第二待键合面相对的第二背面；在所述第一待键合面的部分表面形成第一连接金属层；在所述第二待键合面的部分表面形成第二连接金属层；在所述第一连接金属层上形成覆盖所述第一连接金属层和第一待键合晶圆表面的第一绝缘层，所述第一绝缘层具有与第一待键合晶圆翘曲度目标值对应的第一绝缘层厚度值，所述第一绝缘层厚度值通过前述获得绝缘层厚度的方法获得；在所述第二连接金属层上形成覆盖所述第二连接金属层和第二待键合晶圆表面的第二绝缘层，所述第二绝缘层具有与第二待键合晶圆翘曲度目标值对应的第二绝缘层厚度值，所述第二绝缘层厚度值通过前述获得绝缘层厚度的方法获得；在所述第一绝缘层中形成第一键合层，所述第一键合层贯穿所述第一绝缘层且与所述第一连接金属层相接触；在所述第二绝缘层中形成第二键合层，所述第二键合层贯穿所述第二绝缘层且与所述第二连接金属层相接触；使所述第一键合层的第一待键合面与所述第二键合层的第二待键合面相接触，实现第一待键合晶圆和第二待键合晶圆的键合。
可选的，所述第一连接金属层的材料为铝或铜；所述第二连接金属层的材料为铝或铜。
可选的，所述第一键合层的材料为铜；所述第二键合层的材料为铜。
可选的，形成所述第一绝缘层的步骤中，形成具有应力的第一绝缘层；形成所述第二绝缘层的步骤中，形成具有应力的第二绝缘层。
可选的，形成所述第一绝缘层的工艺为化学气相沉积工艺；形成所述第二绝缘层的工艺为化学气相沉积工艺。
可选的，所述化学气相沉工艺的工艺参数包括：反应源材料为硅烷和氧气，或者正硅酸乙酯和臭氧，工艺温度为350摄氏度至450摄氏度，反应腔内的压强为1毫托至毫托，低频功率为700瓦至900瓦，高频功率为700瓦至900瓦，工艺时间为30秒至90秒。
可选的，所述第一绝缘层的热膨胀系数为200至250；所述第二绝缘层的热膨胀系数为200至250。
可选的，所述第一绝缘层的材料为氧化硅；所述第二绝缘层的材料为氧化硅。
可选的，实现第一待键合晶圆和第二待键合晶圆的键合的工艺为热压键合工艺。
可选的，所述热压键合的步骤包括：将所述第一待键合晶圆和第二待键合晶圆置于热压键合温度环境下，并使所述第一键合层和所述第二键合层相对设置；在所述热压键合温度下，同时向所述第一背面和第二背面施加压力，直至达到热压键合工艺时间；对所述第一待键合晶圆和第二待键合晶圆进行退火工艺，使所述第一待键合晶圆和第二待键合晶圆实现热压键合。
与现有技术相比，本发明的技术方案具有以下优点：本发明通过在若干待键合晶圆上分别形成不同厚度的绝缘层，然后分别测量与所述不同厚度绝缘层对应的待键合晶圆翘曲度，通过多个绝缘层厚度以及与绝缘层厚度相对应的待键合晶圆翘曲度进行拟合，获得翘曲度归一化线性表达式，所述翘曲度归一化线性表达式中的自变量为绝缘层厚度，因变量为翘曲度，从而可以根据所述翘曲度归一化线性表达式获得与翘曲度目标值对应的绝缘层厚度值，使所述待键合晶圆的翘曲度为零或接近零，以提高待键合晶圆的平整度，进而提高晶圆键合封装的良率。
可选方案中，本发明采用具有应力的绝缘层，从而提高所述绝缘层的负翘曲度，而所述连接金属层和键合层具有较高的正翘曲度，提高所述绝缘层的负翘曲度有利于使所述待键合晶圆的翘曲度为零或接近零，进而提高晶圆键合封装的良率。
附图说明
图1至图4是本发明获得绝缘层厚度的方法各步骤对应的结构示意图；
图5至图11是本发明晶圆级键合封装方法各步骤对应的结构示意图。
具体实施方式
而现有技术中的晶圆键合方法的键合效果较差，从而容易降低晶圆键合封装的良率。
分析原因在于：现有封装技术包括热压键合技术，热压键合过程中，使待键合晶圆的键合面相对设置后，在热压键合工艺温度下，对待键合晶圆施加压力，使位于两个待键合面之间的金属层在热压键合工艺温度下相互熔合，实现热压键合。在待键合晶圆上形成连接金属层、形成覆盖所述连接金属层的绝缘层；在所述绝缘层中形成有贯穿所述绝缘层的金属键合层。通常所述连接金属层的材料为铝，所述金属键合层的材料为铜，所述绝缘层的材料为氧化硅。其中，铝和铜材料表现为正翘曲，氧化硅材料表现为负翘曲，也就是说，相对于同一参考平面，所述连接金属层和金属键合层表现出凹陷现象，所述绝缘层表现出凸起现象。因此，在热压键合过程中所述晶圆的待键合面的平整度较差，从而导致晶圆键合效果较差，进而降低了晶圆键合封装的良率。
为了解决所述技术问题，本发明提供一种获得绝缘层厚度的方法方法，包括：步骤1：提供待键合晶圆；步骤2：在所述待键合晶圆上形成连接金属层；步骤3：在所述连接金属层上形成覆盖所述连接金属层和待键合晶圆表面的绝缘层；步骤4：在所述绝缘层中形成键合层，所述键合层贯穿所述绝缘层且与所述连接金属层相接触；步骤5：测量所述待键合晶圆的翘曲度；重复步骤1至步骤5，在若干待键合晶圆上分别形成不同厚度的绝缘层并分别测量与所述不同厚度绝缘层对应的待键合晶圆翘曲度；通过多个绝缘层厚度以及与绝缘层厚度相对应的待键合晶圆翘曲度进行拟合，获得翘曲度归一化线性表达式，所述翘曲度归一化线性表达式中的自变量为绝缘层厚度，因变量为翘曲度；根据所述翘曲度归一化线性表达式获得与翘曲度目标值对应的绝缘层厚度值。
本发明通过在若干待键合晶圆上分别形成不同厚度的绝缘层，然后分别测量与所述不同厚度绝缘层对应的待键合晶圆翘曲度，通过多个绝缘层厚度以及与绝缘层厚度相对应的待键合晶圆翘曲度进行拟合，获得翘曲度归一化线性表达式，所述翘曲度归一化线性表达式中的自变量为绝缘层厚度，因变量为翘曲度，从而可以根据所述翘曲度归一化线性表达式获得与翘曲度目标值对应的绝缘层厚度值，使所述待键合晶圆的翘曲度为零或接近零，以提高待键合晶圆的平整度，进而提高晶圆键合封装的良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图4是本发明获得绝缘层厚度的方法一实施例中各步骤对应结构示意图。
本实施例中，所述绝缘层形成于待键合晶圆100上，所述待键合晶圆100中形成有器件结构。
参考图1，在所述待键合晶圆100上形成连接金属层140。
本实施例中，所述待键合晶圆100表面形成绝缘介质层110，所述绝缘介质层110中形成有连接所述器件结构的插塞(图未示)。在形成所述连接金属层140的步骤中，在所述绝缘介质层110上形成与所述插塞相连的连接金属层140。
所述连接金属层140用于实现所述待键合晶圆100内器件与器件的电连接，或用于实现所述待键合晶圆100内器件与其他晶圆的电连接。
具体地，在所述待键合晶圆100上形成连接金属层140的步骤包括：在所述待键合晶圆100上形成连接金属膜；在所述连接金属膜表面形成第一图形层(图未示)，所述第一图形层与后续形成的连接金属层140的图形、尺寸及位置相同；以所述第一图形层为掩膜，图形化所述连接金属膜直至露出所述待键合晶圆100，形成图形化的连接金属层140。
本实施例中，形成所述连接金属膜的工艺为物理气相沉积工艺；图形化所述连接金属膜的工艺为等离子体干法刻蚀工艺。所述第一图形层的材料为光刻胶，形成所述连接金属层140之后，采用湿法去胶或灰化工艺去除所述第一图形层。
所述连接金属层140的材料可以为铝或铜。本实施例中，所述连接金属层140的材料为铝，所述连接金属层140具有连接金属层厚度A。
参考图2，在所述连接金属层140上形成覆盖所述连接金属层140和待键合晶圆100表面的绝缘层150。
本实施例中，所述绝缘层150的材料为氧化硅。
需要说明的是，所述绝缘层150具有负翘曲度，而所述连接金属层140以及后续形成的键合层具有较高的正翘曲度，提高所述绝缘层150的负翘曲度有利于使所述待键合晶圆100的翘曲度为零或接近零，因此，形成所述绝缘层150的步骤中，形成具有应力的绝缘层150，以提高所述绝缘层150的负翘曲度。
具体地，所述具有应力的绝缘层150的热膨胀系数为200至250，所述绝缘层150具有绝缘层厚度B。
本实施例中，形成所述绝缘层150的工艺为化学气相沉积工艺。所述化学气相沉工艺的工艺参数包括：反应源材料为硅烷和氧气，或者正硅酸乙酯和臭氧，工艺温度为350摄氏度至450摄氏度，反应腔内的压强为1毫托至毫托，低频功率为700瓦至900瓦，高频功率为700瓦至900瓦，工艺时间为30秒至90秒。
需要说明的是，通过将低频功率调整为700瓦至900瓦，将高频功率调整为700瓦至900瓦，从而提高所述绝缘层150的热膨胀系数，进而提高所述绝缘层150的负翘曲度。
参考图3，在所述绝缘层150中形成键合层160，所述键合层160贯穿所述绝缘层150且与所述连接金属层140相接触。
所述键合层160用于后续实现所述待键合晶圆100的键合工艺。
具体地，形成所述键合层160的步骤包括：在所述绝缘层150表面形成第二图形层(图未示)，所述第二图形层内定义有键合层图形；以所述第二图形层为掩膜，刻蚀所述绝缘层150直至露出所述连接金属层140表面，在所述绝缘层150内形成开口(图未示)；去除所述第二图形层；向所述开口内填充键合材料，所述键合材料还覆盖所述绝缘层150表面；平坦化所述键合材料，形成键合层160。
刻蚀所述绝缘层150的工艺可以为深反应离子刻蚀工艺或激光烧蚀工艺。本实施例中，刻蚀所述绝缘层150的工艺为深反应离子刻蚀工艺，所述深反应离子刻蚀工艺所采用的气体为SF6、CF4、NF3、C4F8中的任意几种的组合。
本实施例中，所述键合层160的材料为铜；向所述开口内填充键合材料的工艺为电镀工艺；平坦化所述键合材料的工艺为化学机械研磨工艺；所述键合层160具有键合层厚度B。
本实施例中，形成所述键合层160之后，测量所述待键合晶圆100的翘曲度Y。
需要说明的是，所述翘曲度Y的关系式为Y＝∑A×R×(L/M)+B×S+∑C×T×(N/M)，其中，L代表所述连接金属层140的热膨胀系数、R代表所述连接金属层140的光罩透光率、M代表所述绝缘层150的热膨胀系数、S代表所述绝缘层150的光罩透光率、N代表所述键合层160的热膨胀系数、T代表所述键合层160的光罩透光率，为了获得所述待键合晶圆100的翘曲度Y与所述绝缘层150厚度B的关系，可以固定所述连接金属层140的厚度A、热膨胀系数L和光罩透光率R、所述键合层160的厚度C、热膨胀系数N和光罩透光率T，以及所述绝缘层150热膨胀系数M和光罩透光率S，从而获得所述翘曲度Y与所述绝缘层150厚度B的关系式。
具体地，重复以上步骤，在若干待键合晶圆100上分别形成不同厚度B的绝缘层150并分别测量与所述不同厚度B绝缘层150对应的待键合晶圆翘曲度Y。如图4所示，通过多个绝缘层150厚度B以及与绝缘层150厚度B相对应的待键合晶圆翘曲度Y进行拟合，获得拟合曲线151，从而获得翘曲度归一化线性表达式，所述翘曲度归一化线性表达式中的自变量为绝缘层150厚度B，因变量为翘曲度Y。
获得所述翘曲度归一化线性表达式后，可以根据所述翘曲度归一化线性表达式获得与翘曲度Y目标值对应的绝缘层150厚度值B，也就是说，可以通过调整所述绝缘层150的厚度B，使所述待键合晶圆100的翘曲度Y为零或接近零。
具体地，在若干待键合晶圆100上分别形成不同厚度B的绝缘层150的步骤中，所述绝缘层150的厚度B范围值为至。本实施例中，所述绝缘层150的厚度B值分别和
本发明通过在若干待键合晶圆100上分别形成不同厚度B的绝缘层150并分别测量与所述不同厚度B绝缘层150对应的待键合晶圆100翘曲度Y，通过多个绝缘层150厚度B以及与绝缘层150厚度B相对应的待键合晶圆100翘曲度Y进行拟合，获得翘曲度归一化线性表达式，所述翘曲度归一化线性表达式中的自变量为绝缘层150厚度B，因变量为待键合晶圆100翘曲度Y，从而可以根据所述翘曲度归一化线性表达式获得与翘曲度Y目标值对应的绝缘层150厚度值B，使所述待键合晶圆100的翘曲度Y为零或接近零，以提高待键合晶圆100的平整度，进而提高晶圆键合封装的良率。
相应地，参考图5至图11，本发明实施例还提供一种晶圆级键合封装方法。图5至图11示出了本发明晶圆级键合封装方法各步骤对应的结构示意图。
结合参考图5和图6，提供第一待键合晶圆200和第二待键合晶圆300，所述第一待键合晶圆200包括第一待键合面220以及与所述第一待键合面220相对的第一背面230，所述第二待键合晶圆300包括第二待键合面320以及与所述第二待键合面320相对的第二背面330。
本实施例中，所述第一待键合晶圆200中形成有第一器件结构，所述第一待键合面220上形成有第一绝缘介质层210，所述第一绝缘介质层210中形成有连接所述第一器件结构的第一插塞(图未示)；所述第二待键合晶圆300中形成有第二器件结构，所述第二待键合面320上形成有第二绝缘介质层310，所述第二绝缘介质层310中形成有连接所述第二器件结构的第二插塞(图未示)。
继续参考图5，在所述第一待键合面220的部分表面形成第一连接金属层240。
本实施例中，所述第一待键合晶圆200表面形成有第一绝缘介质层210，所述第一绝缘介质层210中形成有连接所述第一器件结构的第一插塞(图未示)，在形成所述第一连接金属层240的步骤中，在所述第一绝缘介质层210上形成与所述第一插塞相连的第一连接金属层240。
所述第一连接金属层240用于实现所述第一待键合晶圆200内器件与器件的电连接，或用于实现所述第一待键合晶圆200内器件与其他晶圆的电连接。
具体地，在所述第一待键合晶圆200上形成第一连接金属层240的步骤包括：在所述第一待键合晶圆200上形成第一连接金属膜；在所述第一连接金属膜表面形成第三图形层(图未示)，所述第三图形层与后续形成的第一连接金属层240的图形、尺寸及位置相同；以所述第三图形层为掩膜，图形化所述第一连接金属膜直至露出所述第一待键合晶圆200，形成图形化的第一连接金属层240。
本实施例中，形成所述第一连接金属膜的工艺为物理气相沉积工艺；图形化所述第一连接金属膜的工艺为等离子体干法刻蚀工艺。所述第三图形层的材料为光刻胶，形成所述第一连接金属层240之后，采用湿法去胶或灰化工艺去除所述第三图形层。
所述第一连接金属层240的材料可以为铝或铜。本实施例中，所述第一连接金属层240的材料为铝。
继续参考图6，在所述第二待键合面320的部分表面形成第二连接金属层340。
所述第二连接金属层340的材料可以为铝或铜。本实施例中，所述第二连接金属层340的材料为铝。
需要说明的是，形成所述第二连接金属层340的具体工艺可参考前述形成所述第一连接金属层240的步骤，在此不再赘述。
参考图7，图7为基于图5的示意图，在所述第一连接金属层240上形成覆盖所述第一连接金属层240和第一待键合晶圆200表面的第一绝缘层250，所述第一绝缘层250具有与第一待键合晶圆200翘曲度目标值对应的第一绝缘层250厚度值B1，所述第一绝缘层250厚度值B1通过前述获得绝缘层厚度的方法获得。
具体地，通过翘曲度归一化线性表达式，所述翘曲度归一化线性表达式中的自变量为所述第一绝缘层250的厚度值B1，因变量为第一待键合晶圆200翘曲度，从而可以根据所述翘曲度归一化线性表达式获得与翘曲度目标值对应的第一绝缘层250的厚度值B1，使所述第一待键合晶圆200的翘曲度为零或接近零。也就是说，形成所述第一绝缘层250后，所述第一绝缘层250具有与翘曲度目标值对应的第一绝缘层250厚度值B1。
本实施例中，所述第一绝缘层250的材料为氧化硅。
需要说明的是，所述第一绝缘层250具有负翘曲度，而所述第一连接金属层240以及后续形成的第一键合层具有较高的正翘曲度，提高所述第一绝缘层250的负翘曲度有利于使所述第一待键合晶圆200的翘曲度为零或接近零，因此，形成所述第一绝缘层250的步骤中，形成具有应力的第一绝缘层250，以提高所述第一绝缘层250的负翘曲度。
具体地，所述具有应力的第一绝缘层250的热膨胀系数为200至250。
本实施例中，形成所述第一绝缘层250的工艺为化学气相沉积工艺。所述化学气相沉工艺的工艺参数包括：反应源材料为硅烷和氧气，或者正硅酸乙酯和臭氧，工艺温度为350摄氏度至450摄氏度，反应腔内的压强为1毫托至毫托，低频功率为700瓦至900瓦，高频功率为700瓦至900瓦，工艺时间为30秒至90秒。
需要说明的是，通过将低频功率调整为700瓦至900瓦，将高频功率调整为700瓦至900瓦，从而提高所述第一绝缘层250的热膨胀系数，进而提高所述第一绝缘层250的负翘曲度。
参考图8，图8为基于图6的示意图，在所述第二连接金属层340上形成覆盖所述第二连接金属层340和第二待键合晶圆300表面的第二绝缘层350，所述第二绝缘层350具有与第二待键合晶圆300翘曲度目标值对应的第二绝缘层350厚度值B2，所述第二绝缘层350厚度值B2通过前述获得绝缘层厚度的方法获得。
本实施例中，所述第二绝缘层350的材料为氧化硅，且形成所述第二绝缘层350的步骤中，形成具有应力的第二绝缘层350。
具体地，所述具有应力的第二绝缘层350的热膨胀系数为200至250。
本实施例中，形成所述第二绝缘层350的工艺为化学气相沉积工艺。
需要说明的是，形成所述第二绝缘层350的具体工艺可参考前述形成所述第一绝缘层250的步骤，在此不再赘述。
参考图9，图9为基于图7的示意图，在所述第一绝缘层250中形成第一键合层260，所述第一键合层260贯穿所述第一绝缘层250且与所述第一连接金属层240相接触。
所述第一键合层260用于后续实现所述第一待键合晶圆200的键合工艺。
具体地，形成所述第一键合层260的步骤包括：在所述第一绝缘层250表面形成第五图形层(图未示)，所述第五图形层内定义有第一键合层图形；以所述第五图形层为掩膜，刻蚀所述第一绝缘层250直至露出所述第一连接金属层240表面，在所述第一绝缘层250内形成开口(图未示)；去除所述第五图形层；向所述开口内填充第一键合材料，所述第一键合材料还覆盖所述第一绝缘层250表面；平坦化所述第一键合材料，形成第一键合层260。
刻蚀所述第一绝缘层250的工艺可以为深反应离子刻蚀工艺或激光烧蚀工艺。本实施例中，刻蚀所述第一绝缘层250的工艺为深反应离子刻蚀工艺，所述深反应离子刻蚀工艺所采用的气体为SF6、CF4、NF3、C4F8中的任意几种的组合。
本实施例中，所述第一键合层260的材料为铜；向所述开口内填充第一键合材料的工艺为电镀工艺；平坦化所述第一键合材料的工艺为化学机械研磨工艺。
参考图10，图10为基于图8的示意图，在所述第二绝缘层350中形成第二键合层360，所述第二键合层360贯穿所述第二绝缘层350且与所述第二连接金属层340相接触。
本实施例中，所述第二键合层360的材料为铜。
需要说明的是，形成所述第二键合层360的具体工艺可参考前述形成所述第一键合层260的步骤，在此不再赘述。
参考图11，使所述第一键合层260的第一待键合面220与所述第二键合层360的第二待键合面320相接触，实现第一待键合晶圆200和第二待键合晶圆300的键合。
本实施例中，实现第一待键合晶圆200和第二待键合晶圆300的键合的工艺为热压键合工艺。
具体地，所述热压键合的步骤包括：将所述第一待键合晶圆200和第二待键合晶圆300置于热压键合温度环境下，并使所述第一键合层260的第一待键合面220与所述第二键合层360的第二待键合面320相接触；在所述热压键合温度下，同时向所述第一背面230和第二背面330施加压力400，直至达到热压键合工艺时间；对所述第一待键合晶圆200和第二待键合晶圆300进行退火工艺，使所述第一待键合晶圆200和第二待键合晶圆300实现热压键合。
本实施例中，所述热压键合温度为700摄氏度至900摄氏度，所述热压键合工艺时间为30分钟至120分钟。
需要说明的是，所述热压键合温度不宜过低，也不宜过高；所述热压键合工艺时间不宜过短，也不宜过长。当所述热压键合温度过低或所述热压键合工艺时间过短时，所述第一键合层260和所述第二键合层360难以完全熔合，从而容易降低所述第一待键合晶圆200和第二待键合晶圆300的键合效果，进而容易降低晶圆键合封装的良率；当所述热压键合温度过高或所述热压键合工艺时间过长时，对所述第一待键合晶圆200和第二待键合晶圆300的键合效果已经没有促进作用，反而浪费资源、降低键合效率。
本实施例中，所述退火工艺的工艺参数包括：所述退火工艺的工艺参数包括：工艺温度为700摄氏度至900摄氏度，工艺时间为30分钟至60分钟。
需要说明的是，所述退火工艺还包括：在氮气氛围下进行所述退火工艺。
在完成所述第一待键合晶圆200和第二待键合晶圆300的热压键合后，还需对所述第一待键合晶圆200的第一背面230、所述第二待键合晶圆300的第二背面330进行减薄工艺，并通过所述第一背面230或所述第二背面330实现通孔引出，以形成晶圆级键合封装结构。
本发明通过翘曲度归一化线性表达式，所述翘曲度归一化线性表达式中的自变量为绝缘层厚度，因变量为翘曲度，从而可以根据所述翘曲度归一化线性表达式分别获得与第一待键合晶圆翘曲度目标值对应的第一绝缘层厚度值、与第二待键合晶圆翘曲度目标值对应的第二绝缘层厚度值，使所述第一待键合晶圆和第二待键合晶圆的翘曲度为零或接近零，以提高所述第一待键合晶圆和第二待键合晶圆的平整度，进而提高所述第一待键合晶圆和第二待键合晶圆的键合封装良率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种获得绝缘层厚度的方法，其特征在于，所述方法包括：
步骤1：提供待键合晶圆；
步骤2：在所述待键合晶圆上形成连接金属层；
步骤3：在所述连接金属层上形成覆盖所述连接金属层和待键合晶圆表面的绝缘层；
步骤4：在所述绝缘层中形成键合层，所述键合层贯穿所述绝缘层且与所述连接金属层相接触；
步骤5：测量所述待键合晶圆的翘曲度；
重复步骤1至步骤5，在若干待键合晶圆上分别形成不同厚度的绝缘层并分别测量与所述不同厚度绝缘层对应的待键合晶圆翘曲度；
通过多个绝缘层厚度以及与绝缘层厚度相对应的待键合晶圆翘曲度进行拟合，获得翘曲度归一化线性表达式，所述翘曲度归一化线性表达式中的自变量为绝缘层厚度，因变量为翘曲度；
根据所述翘曲度归一化线性表达式获得与翘曲度目标值对应的绝缘层厚度值。
2.如权利要求1所述的获得绝缘层厚度的方法，其特征在于，形成所述绝缘层的步骤中，形成具有应力的绝缘层。
3.如权利要求1所述的获得绝缘层厚度的方法，其特征在于，形成所述绝缘层的工艺为化学气相沉积工艺。
4.如权利要求3所述的获得绝缘层厚度的方法，其特征在于，所述化学气相沉工艺的工艺参数包括：反应源材料为硅烷和氧气，或者正硅酸乙酯和臭氧，工艺温度为350摄氏度至450摄氏度，低频功率为700瓦至900瓦，高频功率为700瓦至900瓦，工艺时间为30秒至90秒。
5.如权利要求1所述的获得绝缘层厚度的方法，其特征在于，所述绝缘层的热膨胀系数为200至250。
6.如权利要求1所述的获得绝缘层厚度的方法，其特征在于，改变所述绝缘层的厚度的步骤中，所述绝缘层的厚度变化范围值为至
7.如权利要求6所述的获得绝缘层厚度的方法，其特征在于，所述绝缘层的厚度值分别和
8.如权利要求1所述的获得绝缘层厚度的方法，其特征在于，所述绝缘层的材料为氧化硅。
9.如权利要求1所述的获得绝缘层厚度的方法，其特征在于，所述连接金属层的材料为铝或铜。
10.如权利要求1所述的获得绝缘层厚度的方法，其特征在于，所述键合层的材料为铜。
11.一种晶圆级键合封装方法，其特征在于，包括：
提供第一待键合晶圆和第二待键合晶圆，所述第一待键合晶圆包括第一待键合面以及与所述第一待键合面相对的第一背面，所述第二待键合晶圆包括第二待键合面以及与所述第二待键合面相对的第二背面；
在所述第一待键合面的部分表面形成第一连接金属层；
在所述第二待键合面的部分表面形成第二连接金属层；
在所述第一连接金属层上形成覆盖所述第一连接金属层和第一待键合晶圆表面的第一绝缘层，所述第一绝缘层具有与第一待键合晶圆翘曲度目标值对应的第一绝缘层厚度值，所述第一绝缘层厚度值通过如权利要求1-10中任意一项权利要求所述获得绝缘层厚度的方法获得；
在所述第二连接金属层上形成覆盖所述第二连接金属层和第二待键合晶圆表面的第二绝缘层，所述第二绝缘层具有与第二待键合晶圆翘曲度目标值对应的第二绝缘层厚度值，所述第二绝缘层厚度值通过如权利要求1-10的任意一项权利要求所述获得绝缘层厚度的方法获得；
在所述第一绝缘层中形成第一键合层，所述第一键合层贯穿所述第一绝缘层且与所述第一连接金属层相接触；
在所述第二绝缘层中形成第二键合层，所述第二键合层贯穿所述第二绝缘层且与所述第二连接金属层相接触；
使所述第一键合层的第一待键合面与所述第二键合层的第二待键合面相接触，实现第一待键合晶圆和第二待键合晶圆的键合。
12.如权利要求11所述的晶圆级键合封装方法，其特征在于，所述第一连接金属层的材料为铝或铜；所述第二连接金属层的材料为铝或铜。
13.如权利要求11所述的晶圆级键合封装方法，其特征在于，所述第一键合层的材料为铜；所述第二键合层的材料为铜。
14.如权利要求11所述的晶圆级键合封装方法，其特征在于，形成所述第一绝缘层的步骤中，形成具有应力的第一绝缘层；形成所述第二绝缘层的步骤中，形成具有应力的第二绝缘层。
15.如权利要求11所述的晶圆级键合封装方法，其特征在于，形成所述第一绝缘层的工艺为化学气相沉积工艺；形成所述第二绝缘层的工艺为化学气相沉积工艺。
16.如权利要求15所述的晶圆级键合封装方法，其特征在于，所述化学气相沉工艺的工艺参数包括：反应源材料为硅烷和氧气，或者正硅酸乙酯和臭氧，工艺温度为350摄氏度至450摄氏度，低频功率为700瓦至900瓦，高频功率为700瓦至900瓦，工艺时间为30秒至90秒。
17.如权利要求11所述的晶圆级键合封装方法，其特征在于，所述第一绝缘层的热膨胀系数为200至250；所述第二绝缘层的热膨胀系数为200至250。
18.如权利要求11所述的晶圆级键合封装方法，其特征在于，所述第一绝缘层的材料为氧化硅；所述第二绝缘层的材料为氧化硅。
19.如权利要求11所述的晶圆级键合封装方法，其特征在于，实现第一待键合晶圆和第二待键合晶圆的键合的工艺为热压键合工艺。
20.如权利要求19所述的晶圆级键合封装方法，其特征在于，所述热压键合的步骤包括：将所述第一待键合晶圆和第二待键合晶圆置于热压键合温度环境下，并使所述第一键合层和所述第二键合层相对设置；
在所述热压键合温度下，同时向所述第一背面和第二背面施加压力，直至达到热压键合工艺时间；
对所述第一待键合晶圆和第二待键合晶圆进行退火工艺，使所述第一待键合晶圆和第二待键合晶圆实现热压键合。
CN201610006695.3A 2016-01-06 2016-01-06 获得绝缘层厚度的方法以及晶圆级键合封装方法 Active CN106952837B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610006695.3A CN106952837B (zh) 2016-01-06 2016-01-06 获得绝缘层厚度的方法以及晶圆级键合封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610006695.3A CN106952837B (zh) 2016-01-06 2016-01-06 获得绝缘层厚度的方法以及晶圆级键合封装方法

Publications (2)

Publication Number Publication Date
CN106952837A CN106952837A (zh) 2017-07-14
CN106952837B true CN106952837B (zh) 2019-12-31

Family

ID=59465915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610006695.3A Active CN106952837B (zh) 2016-01-06 2016-01-06 获得绝缘层厚度的方法以及晶圆级键合封装方法

Country Status (1)

Country Link
CN (1) CN106952837B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847419B2 (en) * 2018-03-14 2020-11-24 Raytheon Company Stress compensation and relief in bonded wafers
US10755979B2 (en) 2018-10-31 2020-08-25 Ningbo Semiconductor International Corporation Wafer-level packaging methods using a photolithographic bonding material
CN111128749A (zh) * 2018-10-31 2020-05-08 中芯集成电路（宁波）有限公司 使用可光刻键合材料的晶圆级封装方法
CN113838823A (zh) * 2019-03-29 2021-12-24 长江存储科技有限责任公司 晶片键合结构及其制作方法
CN111128868A (zh) * 2019-12-25 2020-05-08 上海华力集成电路制造有限公司 改善超厚金属互连工艺晶圆平整度的方法
CN111383992B (zh) * 2020-03-23 2023-07-28 长江存储科技有限责任公司 半导体器件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024786A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于互连工艺中的半导体器件及其制造方法
CN102024783A (zh) * 2009-09-22 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于互连工艺中的半导体器件及其制造方法
CN203200011U (zh) * 2013-01-11 2013-09-18 武汉新芯集成电路制造有限公司 一种具有可调键合层的晶圆
CN104167372A (zh) * 2014-08-08 2014-11-26 武汉新芯集成电路制造有限公司 一种混合键合方法
CN104555907A (zh) * 2015-01-29 2015-04-29 苏州晶方半导体科技股份有限公司 键合方法以及键合结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673065B2 (en) * 2013-07-18 2017-06-06 Texas Instruments Incorporated Semiconductor substrate having stress-absorbing surface layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024786A (zh) * 2009-09-09 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于互连工艺中的半导体器件及其制造方法
CN102024783A (zh) * 2009-09-22 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于互连工艺中的半导体器件及其制造方法
CN203200011U (zh) * 2013-01-11 2013-09-18 武汉新芯集成电路制造有限公司 一种具有可调键合层的晶圆
CN104167372A (zh) * 2014-08-08 2014-11-26 武汉新芯集成电路制造有限公司 一种混合键合方法
CN104555907A (zh) * 2015-01-29 2015-04-29 苏州晶方半导体科技股份有限公司 键合方法以及键合结构

Also Published As

Publication number Publication date
CN106952837A (zh) 2017-07-14

Similar Documents

Publication Publication Date Title
CN106952837B (zh) 获得绝缘层厚度的方法以及晶圆级键合封装方法
US10840204B2 (en) Semiconductor device for bonding conductive layers exposed from surfaces of respective interconnection layers
TWI667713B (zh) 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統
TW201642368A (zh) 半導體封裝組件及其製造方法
CN108122823B (zh) 晶圆键合方法及晶圆键合结构
TW201535603A (zh) 空腔基板保護之積體電路與製造方法
US10515908B2 (en) Seal ring for bonded dies
JP2013537365A (ja) ポリマー充填剤溝を有する半導体チップデバイス
US10784229B2 (en) Wafer level package structure and wafer level packaging method
US10923455B2 (en) Semiconductor apparatus and method for preparing the same
CN110875192A (zh) 晶圆级封装方法及封装结构
CN110875201B (zh) 晶圆级封装方法以及封装结构
TW201732908A (zh) 晶圓接合之設備及方法
US20240038702A1 (en) High-performance hybrid bonded interconnect systems
TW201640976A (zh) 堆疊電子裝置及其製造方法
CN110875207B (zh) 晶圆级封装方法及封装结构
WO2011148445A1 (ja) 半導体装置及びその製造方法
KR20110134139A (ko) 3차원 구조의 이미지센서의 제조방법
TW201545295A (zh) 半導體裝置及其製造方法
TWI739413B (zh) 半導體裝置及其製造方法
TWI786699B (zh) 半導體結構及其形成方法
US20240096825A1 (en) Bond head with elastic material around perimeter to improve bonding quality
US9814143B1 (en) Method of forming pattern with high aspect ratio on polycrystalline aluminum nitride substrate
TW202247365A (zh) 半導體封裝
TWI514531B (zh) 半導體結構及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant