CN106796544A - 主动存储单元和阵列 - Google Patents

主动存储单元和阵列 Download PDF

Info

Publication number
CN106796544A
CN106796544A CN201580054155.6A CN201580054155A CN106796544A CN 106796544 A CN106796544 A CN 106796544A CN 201580054155 A CN201580054155 A CN 201580054155A CN 106796544 A CN106796544 A CN 106796544A
Authority
CN
China
Prior art keywords
inventory management
initiative inventory
management unit
initiative
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580054155.6A
Other languages
English (en)
Inventor
杨洪
扬啟良
江知民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agency for Science Technology and Research Singapore
Original Assignee
Agency for Science Technology and Research Singapore
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency for Science Technology and Research Singapore filed Critical Agency for Science Technology and Research Singapore
Publication of CN106796544A publication Critical patent/CN106796544A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)

Abstract

提供了一种主动存储单元和主动存储阵列。该主动存储单元包括主动控制板，该主动控制板具有处理器、通信地耦接到处理器的至少一个内部存储器模块以及通信地耦接到处理器以用于对主动存储单元进行编程的可重配置逻辑电路。主动存储单元还包括通信地耦接到主动控制板的多个存储设备。

Description

主动存储单元和阵列
技术领域
本发明广泛地涉及主动存储单元和阵列，并且具体但非排他地涉及配置并结构化为消除使用存储服务器和独立磁盘冗余阵列(RAID)控制器子系统的主动存储单元和阵列。
背景技术
传统的数据中心通常使用具有很少或没有智能能力的存储设备或存储卷。这些存储设备或存储卷被认为是虚拟设备，并且仅能够执行简单的读/写功能。为了在数据中心中可扩展地使用它们，在存储服务器中通常需要一堆系统软件来抽象基于块的存储设备。RAID控制器还通常用于将多个存储设备分组和管理为各种逻辑卷。
图1a示出了说明常规存储架构的框图。图1b示出了说明图1a的存储架构的典型操作的流程图。这里，示出了两个存储服务器和两个存储阵列机箱(enclosure)，但是数量可以根据数据中心的需要而变化。每个存储阵列机箱包括由相应存储服务器控制的多个存储设备，例如硬盘驱动器(HDD)。在另一配置中，存储机箱可以包含RAID控制器以提供底层HDD的逻辑卷抽象和针对可能的磁盘故障的数据保护。通常，在步骤1，客户端设备从元数据服务器请求数据映射。在步骤2，元数据检索数据映射并将其发送到客户端设备。在步骤3a，客户端设备向第一存储服务器发送数据，并且数据被剥离成块。在步骤4a/4b/4c/4d，将数据块写入第一存储阵列机箱的存储设备。在一些系统中，与步骤3a并行，在步骤3b，客户端设备向第二存储服务器发送数据，并且数据再次被剥离成块。在步骤5a/5b/5c/5d，将数据块写入第二存储阵列机箱的存储设备。
将数据存储与数据管理和处理分离的常规架构遭受成本和可扩展性问题。随着数据中心中的数据越来越多，需要更多的存储服务器来管理额外的存储设备并提供存储抽象。这增加了大量服务器的成本，不仅在硬件费用方面而且在维护方面。另一方面，如果存储服务器的数量保持相同，则在存储节点处的数据管理和性能将降低，因为存储节点中的相同数量的资源必须处理更大量的存储数据。因此，通常必须做出牺牲以平衡系统性能和成本控制。
因此，存在提供一种寻求解决至少一些上述问题的存储架构的需求。
发明内容
根据本发明的一个方面，提供了一种主动存储单元，包括：
主动控制板，该主动控制板包括处理器、至少一个内部存储器模块和可重配置逻辑电路，至少一个内部存储器模块通信地耦接到处理器，可重配置逻辑电路可通信地耦接到处理器用于对主动存储单元编程；和
多个存储设备，该多个存储设备通信地耦接到主动控制板。
主动控制板可以进一步包括非易失性存储器模块，其通信地耦接到处理器并且配置为为存储在存储设备中的数据提供缓存。
处理器可以配置为在电力中断的情况下将易失性数据写入非易失性存储器模块。
主动存储单元可以进一步包括备用电力供应，其配置为在电力中断的情况下向主动存储单元提供应急电力。
非易失性存储器模块可以包括固态驱动器。
主动控制板可以配置为将对象和文件传输协议解释为传输到存储设备的实际数据传输或来自存储设备的实际数据传输。
主动控制板可以包括配置为运行分布式文件系统软件的操作系统。
存储设备可以包括由硬盘驱动器(HDD)、混合HDD、固态驱动器(SSD)和混合SSD组成的组中的至少一个。
主动控制板可以进一步包括非易失性随机存取存储器(NVRAM)控制器，其配置为控制与其连接的至少一个NVRAM模块。
主动控制板可以进一步包括通信地耦接到处理器的内置集成电路(I2C)。
根据本发明的另一方面，提供了一种主动存储阵列，包括：
一个或多个主动存储单元，每个主动存储单元包括：
主动控制板，该主动控制板包括处理器、至少一个内部存储器模块和可重配置逻辑电路，至少一个内部存储器模块通信地耦接到处理器，可重配置逻辑电路通信地耦接到处理器用于对主动存储单元编程；和
多个存储设备，该多个存储设备通信地耦接到主动控制板；和
一个或多个交换机控制板，该一个或多个交换机控制板在一个或多个主动存储单元和外部设备之间接口连接，从而允许在外部设备和一个或多个主动存储单元之间直接进行数据操作。
主动存储阵列可以进一步包括后背板，其配置为接收一个或多个主动存储单元和一个或多个交换机控制板，其中一个或多个主动存储单元和一个或多个交换机控制板可热插拔到后背板。
主动存储阵列可以包括多个交换机控制板，每个交换机控制板在相应的一个或多个主动存储单元和外部设备之间接口连接，并且每个交换机控制板包括通信地耦接到交换机控制器模块的网络交换机。
多个交换机控制板可以配置为经由网络交换机彼此协作以形成分布式主动存储阵列。
一个或多个交换机控制板可以各自包括底架(chassis)管理处理器，该底架管理处理器通信地耦接到网络交换机并且配置为经由电力交换机分阶段地对一个或多个主动控制板上电，该电力交换机设置在一个或多个主动控制板中的每一个中。
附图说明
从以下仅作为示例的书面描述并结合附图，对于本领域普通技术人员来说，本发明的实施例将更好地被理解，并且将变得显而易见，其中：
图1a示出了说明常规存储架构的框图。
图1b示出了说明图1a的存储架构的典型操作的流程图。
图2示出了说明根据示例性实施例的分布式主动存储架构的框图。
图3a示出了根据示例性实施例的主动存储阵列的逻辑级框图。
图3b示出了图3a的主动存储阵列的示例性硬件级框图。
图3c示出了图3a的主动存储阵列的示例性诊断操作的流程图。
图4a示出了根据示例性实施例的主动存储单元的逻辑级框图。
图4b示出了图4a的主动存储单元的示例性硬件级框图。
图4c示出了说明图4a的主动存储单元的即插即用能力的流程图。
图4d示出了说明图4a的主动存储单元中的示例性数据传输处理的流程图。
图5示出了根据示例性实施例的交换机控制板的硬件级框图。
图6示出了根据示例性实施例的后面板的硬件级框图。
图7示出了根据示例性实施例的电力路径板的硬件级框图。
图8示出了根据另一示例性实施例的主动存储单元的硬件级框图。
图9示出了根据另一示例性实施例的主动存储单元的硬件级框图。
图10示出了根据另一示例性实施例的主动存储单元的硬件级框图。
图11示出了根据另一示例性实施例的主动存储单元的硬件级框图。
图12示出了根据又一示例性实施例的主动存储单元的硬件级框图。
图13示出了说明根据示例性实施例的主动存储阵列的物理布局的框图。
具体实施方式
示例性实施例提供了一种智能存储阵列机箱(ISAE)系统，其配备有处理和存储器资源，以运行具有分布式文件系统(DFS)的操作系统(OS)和其它系统以及应用软件，以自形成具有安装的存储设备并具有其它类似的智能存储系统的分布式存储系统。
通过在存储阵列机箱中的每个硬件控制器板中嵌入运行DFS软件的OS，示例性实施例中的存储阵列机箱系统能够自动形成附接有存储设备(例如硬盘驱动器(HDD)或固态驱动器(SSD))并且具有可通过网络交换机实现的其它类似的智能存储阵列机箱系统的分布式存储集群。应用和服务器能够通过网络交换机直接向附接到ISAE的存储设备执行数据传输，而不需要存储服务器。
图2示出了说明根据示例性实施例的分布式主动存储架构的框图。参考图2，示例性实施例中的每个主动存储阵列(也称为智能存储阵列机箱(ISAE))206、207、208、209包含多个主动存储单元(ASU)216、217、218、219和一个或多个交换机控制器板(SCB)210、211、212、213。SCB 210、211、212、213将内部所有的ASU 216、217、218、219连接在一起，并且为外部客户端201、202或元数据服务器203、204提供连接，以访问相应ISAE内的存储设备230。这可以通过以太网交换机205的方式实现，通过该以太网交换机205使与元数据服务器203、204的连接220、221，与客户端201、204、224的连接222、223以及与ISAE 206、207、208和209的连接240－244、245－249、251－255和256－260可以实施。SCB 210、211、212、213通过连接261的方式通信地耦接到ASU 214、216、217、218、219。存储设备230可以是硬盘驱动器(HDD)、混合硬盘驱动器、固态驱动器(SSD)、混合固态驱动器或具有大存储容量的任何形式的存储介质。每个ASU 214包含主动控制器板(ACB)215和多个存储设备230。随着中央处理单元(CPU)和非易失性存储器的快速发展，可以可行地实现这种控制器板。控制器板配置为用于成本效益与能源效率的存储和数据处理功能。在实施例中，每个ACB 215驱动6个具有两个10GbE接口的2.5”HDD的单元，并且每个ISAE包含30个ASU单元。这在一个ISAE中总共给出了180个单元的HDD。
在该架构中，客户端201、202、224执行直接到智能存储阵列机箱系统206、207、208、209的数据传输，而不需要存储服务器。智能ACB 215具有计算和存储器资源以执行在存储服务器中建立的许多任务，包括将对象和文件传输协议处理和解释为向附接的存储设备230或来自附接的存储设备230的实际数据传输，并且激活用于管理存储设备230的其它智能文件系统和数据处理功能。ACB 215包括DFS软件，以用ISAE内和跨越在交换机网络内可获得的其它ISAE的其它ACB 215提供分布式存储集群的形成和维护。通过将文件系统和其它系统功能性放置到ISAE 206、207、208、209中来去除存储服务器可以通过减少设备成本、能量消耗、空间和服务器维护来提高扩展存储资源的成本效率，接近更绿色和可持续的数据中心。
图3a示出了说明根据示例性实施例的主动存储阵列300的逻辑级框图。图3b示出了图3a的主动存储阵列300的示例性硬件级框图。
主动存储阵列300包括至少一个(通常为多个)主动存储单元(ASU)397、398、394，一个或多个交换机控制器板(SCB)301、302，多个电力供应334、335、336、337，一个备用电力供应395和多个风扇340、341。ASU 397、398、394是可热插拔的，并且插在后背板(BPB)314上的插座316、317上。SCB 301、302也是可热插拔的，并且插在交换机接口板(SIB)311的插座312、313上，而SIB 311安装到BPB 314上的插座315上。电力供应334、335、336、337是可热插拔的，并且插在相应的电力路径板(PPB)330、331上。PPB 330、331安装到BPB 314上的插座332、333上。风扇340、341、396是可热插拔的，并且插到BPB 314上的插座338、339中。
网络连接器305、306、307、308、388、389将主动存储阵列300连接到外部网络，并且经由连接342、343、344、345耦接到SCB 301、302。连接器303、304、309、310分别经由连接348、349、346、347耦接到SCB 301、302。连接器309、310可以由RJ45或其它物理以太网连接构成，以为内部交换机提供调试信道，而RS232连接器303、304提供到管理微处理器的访问接口。
每个ASU 397、398、394提供两组网络信号－用于ASU 397的信号358/361和用于ASU 398的信号359/362。一组网络信号(来自ASU 397的信号358，来自ASU 398的信号359)经由BPB 314和SIB 311路由到一个SCB 301，而另一组(来自ASU 397的信号361，来自ASU398的信号362)路由到另一个SCB 302。这种实现方式为网络路由路径提供硬件冗余或者增加更多网络连接。应当理解，SCB的数量可以从一个到多个变化，这取决于例如ASU的数量和网络连接的数量。连接364经由网络连接(例如1GbE/2.5GbE/10GbE/40GbE/100GbE/无限宽带/光纤信道/QSGMII/SGMII)将SCB 301、302连接在一起。
ASU 397、398、394经由连接352、335从电力供应334、335、336、337和备用电力供应395接收电力。SCB 301、302经由连接350、351从电力供应334、335、336、337和备用电力供应395接收电力。风扇340、341、396经由连接354、355从电力供应334、335、336、337和备用电力供应395接收电力，而SCB 301、302经由连接369、370控制风扇速度。
电力信号总线371经由连接器332将来自电力供应334的电力信号总线383(其包括电力良好信号)和来自电力供应335的电力信号总线384(其包括电力良好信号)以及备用电力信号总线399(其包括电力良好信号)传递到管理总线365、366。电力信号总线372经由连接器333将来自电力供应336的电力信号总线385(其包括电力良好信号)和来自电力供应337的电力信号总线386(其包括电力良好信号)以及备用电源信号总线399(其包括电力良好信号)传递到管理总线365、366。还在图3中示出了电力供应334、335、336、337和PPB 330、331之间的连接379、380、381、382；备用电力供应395和PPB 330、331之间的连接387；以及PPB 330、331和插座332、333之间的连接356、357。
如参考图3c进一步详细描述的，在操作期间，SCB 301、302中的一个向ASU 397、398、394发出ACB-ON信号，以经由管理总线365、366和ASU管理总线367、368接通电力。SCB301或302分阶段地接通ASU 397、398、394，以减少来自电力供应334、335、336、337的峰值功率的需求。
每个ASU 397、398、394包括一个主动控制器板(ACB)318、319，一个存储接口板(SIB)324、325和多个存储设备320、321、322、323、390、391。存储设备320、321、322、323、390、391可以是硬盘驱动器(HDD)、混合硬盘驱动器(混合HDD)、固态驱动器(SSD)、混合固态驱动器(混合SSD)或具有大存储容量的任何形式的存储介质。存储设备320、321、322、323、390、391中的每一个被插到SIB 324、325上的介质连接器326、327、328、329、392、393上。来自存储设备320、321、322、323的介质信号373、374、375、376被聚合到路由到ACB 318、319的收集连接377、378。如所描述的，ACB、存储设备和聚合的连接包含在ASU 397、398、394中。多个ASU通过SCB 301、302链接。通过SCB 301、302上的网络连接器358、359、361、362、360、363访问存储介质320、321、390、322、323、391。ASU 397、398、394，SCB 301、302和电力供应334、335、336、337是可热插拔的。BPB 314，PPB 330、331和SIB 311用于对接和传递所有信号和电源。数据冗余和复制在ASU之间通过软件实现，以创建简单而可靠的存储架构。
ASU 397、398、394的一个实施例包含6个2.5”HDD，而主动存储阵列300的一个实施例包含30个ASU 397、398、394。对于一个主动存储阵列，其总共提供了180个2.5”HDD。每个ASU的HDD的数量和每个存储阵列的ASU的数量可以改变，如本领域技术人员将理解的。
参考图3a和3c，描述了主动存储阵列300的示例性诊断操作。示例性实施例中的主动存储阵列300配置为分阶段地为主动存储单元上电。例如，在给电操作期间，首先，SCB的CPU模块检查来自连接的ASU的ACB-IN信号。接下来，SCB的CPU模块向具有有效ACB-IN信号的一组ASU发送ACB_ON信号，以为该组ASU上电，并检查对该组ASU的电力供应是否良好。如果结果是否定的，则重复检查。如果结果是肯定的，则CPU模块继续检查是否存在下一组ASU。如果存在另一组ASU，则CPU模块重复上电和检查对该组ASU的电力供应的步骤。无论是否存在具有有效ACB-IN信号的另一组ASU，CPU模块报告所有ASU都被加电。
在另一自诊断操作中，例如，在主动存储阵列的正常工作期间，SCB的CPU模块再次检查来自连接的ASU的ACB-IN信号。如果存在禁用的ACB-IN信号，则CPU模块报告提供该信号的ASU被移除。如果没有禁用的ACB-IN信号，或者报告为成功，则CPU模块继续监视(例如，基于预定间隔)。另一方面，如果报告为不成功，则CPU模块打开错误LED通知用户错误。
图4a示出了根据示例性实施例的主动存储单元(ASU)400的逻辑级框图。图4b示出了图4a的主动存储单元400的示例性硬件级框图。
ASU包括通信地耦接到多个存储驱动器的主动控制板(ACB)。如图4b所示，示例性实施例中的ACB具有带有至少一个存储器控制器403、404、456的一个或多个处理器内核401、402、455。存储器控制器403、404、456具有经由连接429、430连接其上的工作存储器模块405、406。ACB还包括用于经由连接433、434、435、436与网络总线431、432的网络连接的多个网络模块407、408、454(例如，1GbE/2.5GbE/10GbE/40GbE/100GbE/无限宽带/光纤/QSGMII/SGMII信道)，以及存储接口控制器410经由连接439提供连接结构409和存储控制器411、412、457之间的接口。存储控制器411、412、457管理存储设备413、414(例如3.5”HDD、2.5”HDD和SSD)。例如，存储设备413、414经由连接442、443连接到存储控制器411、412、457，存储控制器411、412、457然后通过连接440、441连接到存储接口控制器410。
ACB进一步包括经由连接453到SSD 422的接口419，例如SATA/PCI-E、NVMe接口。ACB进一步包括通过连接451、452连接到NVM 420、421、458的非易失性存储器(NVM)控制器模块418(例如SLC/MLC/STT-MRAM、RRAM)。可重配置逻辑电路417提供现场和准时可编程卸载并支持定制使用。具有处理引擎和其它存储器资源的ACB提供用于运行DFS和其它软件的OS和系统堆栈。软件共同提供智能数据存储和计算服务，并且管理本地存储器和板上的或通过其网络接口连接的其它硬件资源。
处理器内核401、402、455经由专用信道425、426、427、428连接到存储器控制器。网络模块407、408、454，存储接口控制器410，直接存储器存取(DMA)模块499，SSD接口419，NVM控制器418，可重配置逻辑电路417，ASIC 416和GPIO控制器415具有通过连接结构409到存储器控制器403、404、456的直接信道437、438、439、479、450、449、448、447、446。存储器控制器403、404、456能够支持类似于STT-MRAM、MRAM或RRAM的低延时NVRAM。NVRAM控制器418能够支持RRAM或SLC/MLC闪存。SSD接口419连接SSD。NVM为存储设备413、414提供混合和非易失性缓存。
在示例实施例中，在易失性存储器的情况下，电力故障触发ACB将易失性存储器中的重要数据写回到NVM 420、421、458或SSD 422或存储驱动器413、414，以提供数据保护。此外，ACB包括电力交换机电路423，以允许SCB的CPU模块(图3a、3b)分阶段地接通主动存储阵列的多个ASU，以减少对来自电力供应的峰值电流的要求。ACB通过拉低ACB-IN的信号通知底架管理器其已经进入。SCB的CPU模块向电力交换机423声称ACB-ON 461和电力OK信号464，电力交换机423仅连接连接471和连接470。连接470经由连接器480连接到电力供应的电力输出。管理总线460管理到连接器480的连接。通过电力电路424和连接472、273将电力供应提供给存储控制器411、412、457。
当CPU模块取消电力OK信号464时，电力交换机423仅将连接471连接到作为来自备用电力供应的电源的连接475。如果电力OK信号464被停用，则触发在处理器内核401、402、455上运行的软件以将密钥数据备份到NVM 420、421、458或SSD 422。ACB通过拉低ACB-IN462的信号来通知被插入的管理微处理器503(图5)，ACB-IN 462的信号连接到具有0V电压的GND 444。经由连接476连接到处理器内核401、402、455的内置集成电路(I2C)控制器474以主模式和从模式工作，以通信地耦接在SCB的处理器内核401、402、455和CPU模块503之间(图5)，来交换信息。
图4c示出了图4a的主动存储单元400的即插即用能力的流程图。在示例实施方式中，如果电力信号良好，则下一步是检查是否存在任何硬件错误。如果没有硬件错误，则收集主动存储单元400的硬件信息，并将主动存储单元与硬件数据一起注册到活动管理节点。如果注册不成功，则主动存储单元400尝试再次注册，并且如果在预定的N次尝试之后注册仍然不成功，则错误LED亮起。类似地，如果电力信号不好，或者如果存在硬件错误，则LED亮起。
图4d示出了图4a的主动存储单元400中的示例数据传输处理的流程图。首先，读取数据，然后检查映射表。接下来，主动存储单元400检查数据是否存在于缓存(例如，NVM或SSD)中。如果数据在缓存中，则在通过以太网连接发送之前，数据被读取并移动到存储器。另一方面，如果数据不存在于缓存中，则在经由以太网连接发送之前，从存储设备(例如HDD)读取数据并移动到存储器。
图5示出了根据示例实施例的交换机控制板(SCB)500的硬件级框图。SCB 500包括通信地耦接到网络交换机501的CPU或微控制器单元503和通信地耦接到网络交换机501的交换机控制器模块502。SCB网络交换机501配置为平衡内部端口531、532、543、其它交换机端口533和外部端口506、507、544的数据吞吐量。交换机控制器模块502管理网络交换机501，而微控制器单元503管理上电顺序、风扇速度和其它底架管理操作。每个SCB 500配置为支持多个ACB并且提供用于外部连接的多个以太网端口506、507、544。SCB 500还使得数据能够在ACB/驱动器之间移动而不经过外部网络，从而减少网络拥塞并提高网络吞吐量。在一种可能的配置中，SCB 500的每一个可以使用10千兆比特以太网(GbE)连接而连接到30个ACB，并且具有4×40GbE端口作为外部连接。在一个主动存储阵列中使用两个或更多SCB可以提高主动存储阵列的可靠性，因为提供了冗余。
底架管理微处理器(即微控制器单元503)通过跳线设置为主机或从机，而固件可以通过以太网接口520升级。在微控制器单元503中运行的底架管理器软件可以通过以顺序次序声称ACB_ON来批量地(即，分阶段地)打开每个ACB。SCB之间的以太网链路可以被集群或聚合成一个单个逻辑链路以增加SCB之间的吞吐量。附加SCB可以提供更多数量的ACB和更多外部网络端口连接。或者，多个SCB也可以合并到具有多个板上以太网交换机控制器的单个SCB中。微控制器单元503可以经由连接器505、连接516、线路驱动508和连接515来编程。包括Vcc 511、GND 510、交换机504和连接512、513、514的电路也连接到微控制器单元503。
连接531、532、543是网络连接(例如1GbE/2.5GbE/10GbE/40GbE/100GbE/无限宽带/光纤/QSGMII/SGMII信道)，它们通过连接器536和BPB连接到ACB。连接533通过网络连接将两个SCB连接在一起。电力电路509经由连接534和连接器536从电力供应334、335、336、337获得电源(图3b)。连接522、523、540是经由连接器536、SIB 311的来自ACB的ACB-IN的输入(图3b)和BPB 314(图3b)。连接524、525、541是MCU或CPU模块503的输出的ACB-ON信号，以打开或关闭每个ACB。连接526、527、542包括用于控制风扇、LED、按钮、电力供应的多个GPIO和I2C总线。连接528和连接529是来自电力供应334、335、336、337的电力良好信号输入(图3b)。
图6示出了根据示例实施例的后背板(BPB)600的硬件级框图。BPB 600经由连接器604、605、606、607、610、611、612、613支持ACB的热插拔，经由连接器603支持SCB并且经由连接器601和602支持电力供应。BPB 600经由连接器604、605、606、607、610、611、612、613向ACB供电，经由连接器603向SCB供电并且经由连接器608和609向风扇供电。BPB 600还将ACB的连接器之间的信号迹线路由到SCB的连接器。电力以行的形式传送到ACB，并且微控制器503(图5)用于在主动存储阵列加电时按顺序启用每行的电力。
图7示出了根据示例实施例的电力路径板(PPB)700的硬件级框图。PPB 700将来自连接器701的AC/DC电力710和来自连接器702的AC/DC电力712合并到连接器704。来自连接器703的备用电力714也被传递到连接器704。来自电力供应的连接器701的电力信号总线711和来自AC/DC电力供应的连接器702的电力信号总线713直接连接到连接器704。来自连接器703的备用电力信号总线715也被传递到连接器704。连接器704插入BPB 600内(图6)。
图8示出了根据另一示例实施例的主动存储单元(ASU)800的硬件级框图。在该实施例中，ACB 890包括现成的片上系统芯片(SOC)893和双端口10GbE网络模块807。SOC 893包含2到8个处理器801、802和855，并且具有一到两个存储器控制器803、804。SoC的组合包括具有一个存储器控制器的2处理器内核、具有一个存储器控制器的双2处理器内核、具有一个存储器控制器的双四处理器内核。存储器控制器803、804经由高达1600MT/s的DDR3存储器总线829、830连接DDR3DRAM 805、806。SoC 893还包括用作SSD接口(I/F)819的两个SATA 3.0接口，并且连接到SSD 822。SoC 893进一步包括用作NVMRAM控制器818的SPI控制器，以通过SPI接口851连接NVMRAM 820，以存储BIOS或uboot或引导软件。提供连接结构809以便于各种组件之间的通信。
SAS/SATA PCI-E控制器810经由PCI-E总线839连接到SoC 893。控制器810可以驱动多达16个包含存储控制器811、812的SAS/SATA HDD 891、892、857和存储介质813、814，并且两者通过连接842、843链接。
网络模块807经由PCI-E总线837连接到SoC 893。网络模块807包含两个以太网端口并且支持1GbE/2.5GbE/10GbE/QSGMII/SGMII和802.3ap KX/KX4/KR规范。一个端口信号833经由连接831连接到SCB 301(图3)，而另一个端口信号834经由连接832连接到SCB 302(图3)。
在操作期间，如果来自底架管理微处理器503(图5)的电力OK信号864被停用，则其将通过最高优先级的GPIO控制器815触发SoC 893以中断处理器内核801、802，从而准备将重要数据保存到非易失性存储器(例如SSD 822)并停止不必要的操作，以及通知HDD 891、892进入最低功率模式并准备关闭。在电力OK信号864的停用期间，通过电力交换机823和电力OK信号864的操作，备用电力供应875配置为从AC/DC电力供应870接管，在短时间经由电力电路824向ASU 800提供电力870。电力电路824向HDD 891、892提供一个12V电源872和5V电源873。
ACB 890还包括电力交换机823，其允许来自管理微处理器503(图5)的ACB-ON信号861分阶段地接通多个ACB，以减少来自电力供应的峰值电流的要求。ACB通过拉低ACB-IN862的信号来通知管理微处理器503其被插入了，ACB-IN 862连接到具有0V电压的GND 844。
管理总线860包含ACB-ON信号861、电力OK信号864、ACB-IN信号862和I2C总线877。其连接到管理微处理器503(图5)。经由连接876连接到处理器内核801、802、855的内置集成电路(I2C)控制器874以主模式和从模式工作，以在处理器内核801、802和855与SCB的CPU模块503之间(图5)通信地耦接来交换信息。
图9示出了根据另一示例实施例的主动存储单元ASU 900的硬件级框图。在本实施例中，ASU 900包括具有现成的SoC 993和4x2.5GBASE以太网的ACB 990。该配置可通过移除外部网络芯片来节省成本和电力，但需要更多以太网端口以通过BPB连接到SCB。
SoC 993包括2到8个处理器925、926并且具有一个到两个存储器控制器903、904。SoC的组合包括具有一个存储器控制器的2处理器内核、具有一个存储器控制器的双2处理器内核、具有一个存储器控制器的双四处理器。存储器控制器903、904经由高达1600MT/s的DDR3存储器总线929、930连接DDR3 DRAM 905、906。SoC 993包括用作SSD I/F 919并连接到SSD 922的两个SATA 3.0接口。SoC 993还包括用作NVMRAM控制器918的SPI控制器，以通过SPI接口951连接NVMRAM 920以存储BIOS或uboot或引导软件。
SAS/SATA PCI-E控制器910经由PCI-E总线939连接到SoC 993，并且配置为驱动多达16个SAS/SATA HDD 991、992，其包含存储控制器911、912和存储介质913、914，并且两者通过连接942、943链接。
4端口2.5GbE网络模块994设置在SoC 993内部。两个端口信号933、934经由连接931连接到SCB 301(图3)，而另外两个端口信号993、998经由连接932连接到SCB 302(图3)。
如果来自管理微处理器503(图5)的电力OK信号964被停用，则其将以最高优先级经由GPIO控制器915触发SoC 993以中断处理器内核，以准备将重要数据保存到非易失性存储器(例如SSD 922)并停止不必要的操作，以及通知HDD 991、992进入最低功率模式并准备关机。在电力OK信号964的停用期间，备用电力供应连接975配置为从AC/DC电力供应连接970接管，在短时间经由电力电路924向ASU 900提供电力连接970。电力电路924向HDD 991、992提供一个12V电源972和一个5V 973电源。
ACB 990包括电力交换机923，其允许来自管理微处理器503的ACB-ON信号961分阶段地接通多个ACB，以减少来自电力供应的峰值电流的要求。例如，ACB可以通过拉低ACB-IN信号962来通知管理微处理器503其被插入了，ACB-IN信号962连接到具有0V电压的GND944。
管理总线960包含ACB-ON信号961、电力OK信号964、ACB-IN信号962和I2C总线977。其连接到管理微处理器503。经由连接976连接到处理器内核901、902的I2C控制器974以主模式和从模式工作，以通信地耦接在处理器内核901、902与SCB的CPU 503(图5)模块之间以交换信息。
图10示出了根据另一示例实施例的主动存储单元(ASU)1000的硬件级框图。在该实施例中，ASU 1000包括现场可编程门阵列(FPGA)芯片1093形式的ACB 1090。FPGA 1093包括两个ARM内核1001、1002和连接到DDR3DRAM 1005的一个存储器控制器1003。FPGA1093还包括双端口网络模块1094，其可以配置为1GbE/2.5GbE/10GbE/40GbE/100GbE/无限宽带/光纤/QSGMII/SGMII或其它的两个端口。FPGA进一步包括可编程存储接口控制器1010，如果存储设备1091、1092是SATA HDD/SSD，则可编程存储接口控制器1010可以配置为多个SATA控制器，或者如果存储设备1091、1092、1057是SAS HDD，则可编程存储接口控制器1010可以配置为SAS控制器，或者如果存储设备1091、1092是NVMe存储设备，则可编程存储接口控制器1010可以配置为NVMe控制器。其它配置也是可能的。此外，FPGA 1093包括一个SSD I/F1019，其可以配置为SATA控制器、NVMe控制器或PCI-E或其它，以经由连接1053连接SSD1022。还集成了NVRAM控制器1018以经由多个IO 1051支持SLC闪存/MLC闪存/STT-MRAM/MRAM/RRAM/其它非易失性存储器芯片1020、1021、1058。可重配置逻辑电路1017提供现场和准时可编程卸载并且支持定制使用。
这里，网络模块1094经由直接信道1037连接到存储器控制器1003，存储接口控制器1010经由直接信道1039连接到存储器控制器1003，可重配置逻辑电路1017经由直接信道1048连接到存储器控制器1003，NVRAM控制器1018经由直接信道1049连接到存储器控制器1003，SSD I/F 1019经由直接信道1050连接到存储器控制器1003。DMA 1099通过管理和切换连接结构1109控制存储器控制器1003、网络模块1094、存储接口控制器1010、可重配置逻辑电路1017、NVRAM控制器1018和SSD I/F 1019之间的数据移动。
网络模块1094包括两个端口并且支持1GbE/2.5GbE/10GbE/40GbE/100GbE/无限宽带/光纤/QSGMII/SGMII和802.3ap KX/KX4/KR规范。一个端口信号1033经由连接1031连接到SCB 301(图3)，而另一个端口信号1034经由连接1032连接到SCB 302(图3)。
如果来自管理微处理器503(图5)的电力OK信号1064被停用，则其以最高优先级经由GPIO控制器1015触发FPGA 1093以中断处理器内核1001、1002，以将重要数据保存到非易失性存储器(例如SSD 1022或NVRAM 1020、1021、1058)并停止不必要的操作，并通知存储设备1091、1092、1057进入最低功率模式并准备关闭。在电力OK信号1064的停用期间，备用电力供应连接1075配置为从AC/DC电力供应连接1070接管，在短时间内经由电力电路1024向ASU 1000提供电力连接1070。电力电路1024配置为向存储设备1091、1092提供两个不同的电力供应1072、1073。
ACB 1090被定义为具有电力交换机1023，其允许来自管理微处理器503的ACB-ON1061信号分阶段地接通多个ACB 1090，以减少对电力供应的峰值电流的要求。例如，ACB1090通过拉低ACB-IN信号1062来通知管理微处理器503其被插入了，ACB-IN信号1062连接到具有0伏特电压的GND 1044。管理总线1060包含ACB-ON信号1061、电力OK信号1064、ACB-IN 1062和I2C总线1077，并且连接到管理微处理器503。通过连接1076连接到处理器内核1001、1002的I2C控制器1074，以主模式和从模式工作，以通信地耦接在处理器内核1001-1002与SCB的CPU模块503(图5)之间以交换信息。
图11示出了根据另一示例实施例的主动存储单元(ASU)1100的硬件级框图。在该实施例中，ASU 1100包括具有定制SoC 1193的ACB。SoC 1193包括两个或更多个64位ARM处理器内核1155或其它低功率64位处理器内核1101、1102，两个或更多个存储器控制器1103、1104、1156，一个或多个网络模块1107、1108、1154，一个存储接口控制器1110，NVM控制器1118，SSD I/F 1119，ASIC I/F 1183和可重配置逻辑电路1117。
每个处理器内核1101、1102、1155经由具有小于100ns延时的直接信道1125、1126连接到存储器控制器1103、1104、1156。每个存储器控制器1103或1104或1156也连接到存储器1105和1182、1106和1181的两个内存库。存储器1182或1181的一个内存库经由连接1183、1184连接到存储器控制器1103或1104，并嵌入在SoC 1193内。存储器1105、1106的另一个内存库是可选的并且安装在ACB 1190上。存储器控制器1103、1104、1156能够支持DRR3DRAM/DDR4DRAM/STT-MRAM/RRAM/SRAM/MRAM。
每个网络模块1107、1108、1154包含支持1GbE/2.5GbE/10GbE/40GbE/100GbE/无限宽带/光纤/QSGMII/SGMII和802.3ap KX/KX4/KR规范的两个端口1133和1134、1135和1136。一个端口的信号1133、1136经由连接1131连接到SCB 301(图3)，而另一个端口的信号1134、1135经由连接1132连接到SCB 302(图3)。网络模块1107、1108、1154经由直接信道1137、1138连接到存储器控制器1103、1104、1156。存储接口控制器1110经由直接信道1139连接到存储器控制器1103、1104和1156，并且进一步连接到多种类型的存储设备1191、1192和1157，存储设备1191、1192和1157可以是具有所有外形规格的SAS HDD，具有所有外形规格的SATA HDD，具有SATA、SAS、NVMe、PCI-E和所有外形规格的接口的SSD。
SSD I/F 1119经由直接信道1150连接到存储器控制器1103、1104和1156，并且进一步连接到具有SATA、SAS、NVMe、PCI-E和所有外形规格的接口的多种类型的SSD 1122。NVRAM控制器1118经由直接信道1149连接到存储器控制器1103、1104和1156，并且进一步连接到可以是SLC闪存/MLC闪存/RRAM的NVRAM 1120、1121和1158。ASIC I/F 1116经由直接信道1147连接到存储器控制器1103、1104和1156，并且进一步经由连接1184连接到ASIC1116，ASIC 1116是来自现成或定制的集成电路的芯片组，连接1184可以是PCI-E、飞速(Rocket)IO、超传输(Hypertransport)等。
进一步，可重配置逻辑电路1117经由直接信道1148连接到存储器控制器1103、1104和1156。逻辑电路可以通过连接结构1109由在处理器内核1101、1102和1155上运行的软件编程。用户可以添加并改变可重配置逻辑电路1117的功能以支持运行中的各种特征。
DMA 1199经由连接1179通过管理和切换连接结构1109来控制存储器控制器1103、1104和1156，网络模块1107、1108和1154，存储接口控制器1110，可重配置逻辑电路1117，NVRAM控制器1118和SSD I/F 1119之间的数据移动。
在ASU 1100的操作期间，如果来自管理微处理器503(图5)的电力OK信号1164被停用，则以最高优先级经由GPIO控制器1115触发SoC 1193以中断处理器内核1101、1102和1155，以将重要数据保存到非易失性存储器(例如SSD 1122或NVRAM 1120、1121和1158)并停止不必要的操作，并通知存储设备1191、1192进入最低功率模式并准备关闭。在电力OK信号1164的停用期间，备用电力供应连接1175配置为从AC/DC电力供应连接1170接管，在短时间内经由电力电路1124向ASU 1100提供电力连接1170。电力电路1124将两个不同的电力供应1172、1173提供给存储设备1191、1192。
ACB 1190包括电力交换机1123，其允许来自管理微处理器503的ACB-ON信号1161分阶段地接通ASU 1100，以减少来自电力供应的峰值电流的要求。例如，ACB 1190通过拉低ACB-IN信号1162来通知管理微处理器503其被插入了，ACB-IN信号1162连接到具有以0V电压的GND 1144。
管理总线1160包含ACB-ON信号1161、电力OK信号1164、ACB-IN A信号1162和I2C总线1177，并且连接到管理微处理器503。I 2C控制器1174经由连接1176连接到处理器内核1101，1102、1155，以主模式和从模式工作，以在处理器内核1101-1102、1155和SCB的CPU模块503(图5)之间通信地耦接，以交换信息。
图12示出了根据又一示例性实施例的主动存储单元(ASU)1200的硬件级框图。在该实施例中，ASU 1200包括存储介质上的ACB 1290。SoC 1293和存储控制器1211都安装在ACB 1290上。
SoC 1293包括两个或更多个多个64位ARM处理器内核1255或其它低功率64位处理器内核1201、1202，两个或更多个存储器控制器1203、1204、1256，一个或更多个网络模块1207、1208，1254，一个存储接口控制器1210，NVM控制器1218，SSD I/F 1219，ASIC I/F1283和可重配置逻辑电路1217。
每个处理器内核1201或1202或1255经由具有小于100ns延迟的直接信道1225、1226连接到存储器控制器1203、1204或更多1256。
每个存储器控制器1203或1204或1256连接到存储器1205和1282、1206和1281的两个内存库。存储器1282或1281的一个内存库通过连接1283、1284连接到存储器控制器1203或1204，并嵌入在SoC1293内。存储器1205、1206的另一内存库是可选的并安装在ACB 1290上。存储器控制器1203、1204、1256能够支持DRR3DRAM/DDR4DRAM/STT-MRAM/RRAM/SRAM/MRAM。
每个网络模块1207、1208或1254包含支持1GbE/2.5GbE/10GbE/40GbE/100GbE/无限宽带/光纤/QSGMII/SGMII和802.3ap KX/KX4/KR规范的两个端口1233和1234、1235和1236。一个端口的信号1233、1236经由连接1231连接到SCB 301(图3)，而另一个端口的信号1234、1235经由连接1232连接到SCB 302(图3)。网络模块1207、1208和1254经由直接信道1237、1238连接到存储器控制器1203、1204和1256。
存储接口控制器1210经由直接信道1239连接到存储器控制器1203、1204和1256，并且还连接到多种类型的存储设备1291，其可以是具有所有外形规格的SAS HDD，具有所有外形规格的SATA HDD，具有SATA、SAS、NVMe、PCI-E和所有外形规格接口的SSD。
SSD I/F 1219经由直接信道1259连接到存储器控制器1203、1204和1256，并且进一步连接到具有SATA、SAS、NVMe、PCI-E和所有外形规格的接口的多种类型的SSD 1222。NVRAM控制器1218经由直接信道1249连接到存储器控制器1203、1204和1256，并且进一步连接到可以是SLC闪存/MLC闪存/RRAM的NVRAM 1220、1221和1258。
ASIC I/F 1216经由直接信道1247连接到存储器控制器1203、1204和1256，并且还经由连接1284连接到ASIC 126，ASIC 126是来自现成或定制的集成电路的芯片组，其可以是PCI-E，飞速(Rocket)IO，超传输等。
可重配置逻辑电路1217经由直接信道1248连接到存储器控制器1203、1204和1256。逻辑电路可以通过连接结构1209由在处理器内核1201、1202和1255上运行的软件编程。用户可以添加和改变可重配置逻辑电路1217的功能以支持运行中的各种特征。
DMA 1299经由连接1279通过管理和切换连接结构1029，来控制存储器控制器1203、1204和1256，网络模块1207、1208和1254，存储接口控制器1210，可重配置逻辑电路1217，NVRAM控制器1218和SSD I/F 1219之间的数据移动。
在ASU 1200的操作期间，如果来自管理微处理器503(图5)的电力OK信号1264被禁用，则其以最高优先级经由GPIO控制器1215触发SoC 1293以中断处理器内核1201、1202和1255，以保存重要数据到例如SSD 1222或NVRAM 1220、1221和1258的非易失性存储器，并停止不必要的操作，并通知存储设备1291进入最低功率模式并准备关闭。在电力OK信号1264的停用期间，备用电源连接1275配置为从AC/DC电源连接1270接管，以在短时间内经由电力电路1224向ASU 1200供应电源连接1270。电源电路1224可以向存储控制器1211提供两个不同的电源信号1172、1173。
ACB 1290还包括电源交换机1223，其允许来自管理微处理器503的ACB-ON信号1261分阶段地接通ASU 1200，以减少来自电源的峰值电流的要求。例如，ACB 1290通过拉低以0V的电压连接到GND 1244的ACB-IN信号1262来通知管理微处理器503其被插入了。管理总线1260包括ACB-ON 1261信号、电力OK信号1264和ACB-IN 1262信号和I2C总线1277，并且连接到管理微处理器503。经由连接1276连接到处理器内核1201、1202、1255的I2C控制器1274以主模式和从模式工作，以通信地耦接在处理器内核1201-1202、1255和SCB的CPU模块503(图5)之间，以交换信息。
图13示出了说明根据示例实施例的主动存储阵列1300的物理布局的框图。在该布局中，电力供应1301、1302位于主动存储阵列1300的左后侧，并且插在电力路径板(PBP)1305上的连接器1307、1308上，电力路径板1305插在后背板(BPB)1318上的连接器1309上。电力供应1303、1303位于主动存储阵列1300的右后侧，并且插在PBP 1306上的连接器1310、1311上，PBP 1306插在BPB 1318上的连接器1312上。
两个交换机控制器板1313、1314相对于交换机接口板(SIB)1359上的连接器1315、1316水平地插入主动存储阵列1300中，交换机接口板(SIB)1359插入到BPB 1318上的连接器1317。主动控制器单元(ASU)1350、1319插入到BPB 1318上的连接器1341、1332、1333、1334、1335、1336、1337、1338、1339、1340。每个ASU 1350、1319包括多个存储设备1352、1353、1354、1355、1356，1357和一个主动控制器板ACB 1351。存储设备1352、1353、1354、1355、1356、1357插入到接口子板(IDB)1358上，接口子板(IDB)1358上通过柔性电缆连接到ACB 1351。
另外，风扇1320、1321、1322、1323、1324、1325连接到BPB 1318上的连接器1326、1327、1328、1329、1330、1331。
ASU 1350、1319的该实施例包含6个2.5”HDD，而主动存储阵列的一个实施例包含30个ASU。这为一个主动存储阵列1300提供了总共180个2.5”HDD。网络信号被路由到交换机控制器板1313、1314。
如示例实施例中所描述的主动存储单元和主动存储阵列可以使用各种硬件平台(例如现成的Soc、定制的Soc、FPGA等)来实现。即插即用能力允许主动存储阵列是可扩展的，而电力管理能力允许各个单元分阶段地接通，同时防止在电力中断的情况下的数据丢失。此外，可重配置逻辑允许每个单元在运行中编程，从而减少停机时间。
本领域技术人员将理解，在不脱离如广泛描述的本发明的精神或范围的情况下，可以对具体实施例中所示的本发明进行多种变化和/或修改。因此，本实施例在所有方面都被认为是说明性的而不是限制性的。

Claims (15)

1.一种主动存储单元，所述主动存储单元包括：
主动控制板，所述主动控制板包括处理器、至少一个内部存储器模块和可重配置逻辑电路，所述至少一个内部存储器模块通信地耦接到所述处理器，所述可重配置逻辑电路通信地耦接到所述处理器以用于对所述主动存储单元编程；和
多个存储设备，所述多个存储设备通信地耦接到所述主动控制板。
2.根据权利要求1所述的主动存储单元，其中，所述主动控制板进一步包括非易失性存储器模块，所述非易失性存储器模块通信地耦接到所述处理器并且配置为给存储在所述存储设备中的数据提供缓存。
3.根据权利要求2所述的主动存储单元，其中，所述处理器配置为在电力中断的情况下将易失性数据写入所述非易失性存储器模块。
4.根据权利要求3所述的主动存储单元，进一步包括备用电力供应，所述备用电力供应配置为在所述电力中断的情况下向所述主动存储单元提供应急电力。
5.根据权利要求2所述的主动存储单元，其中，所述非易失性存储器模块包括固态驱动器。
6.根据权利要求1所述的主动存储单元，其中，所述主动控制板配置为将对象和文件传输协议解释为到所述存储设备的实际数据传输或来自所述存储设备的实际数据传输。
7.根据权利要求1所述的主动存储单元，其中，所述主动控制板包括配置为运行分布式文件系统软件的操作系统。
8.根据权利要求1所述的主动存储单元，其中，所述存储设备包括由硬盘驱动器(HDD)、混合HDD、固态驱动器(SSD)和混合SSD组成的组中的至少一个。
9.根据权利要求1所述的主动存储单元，其中，所述主动控制板进一步包括非易失性随机存取存储器(NVRAM)控制器，所述非易失性随机存取存储器控制器配置为控制与所述非易失性随机存取存储器控制器连接的至少一个NVRAM模块。
10.根据权利要求1所述的主动存储单元，其中，所述主动控制板进一步包括内置集成电路(I2C)，所述内置集成电路通信地耦接到所述处理器。
11.一种主动存储阵列，所述主动存储阵列包括：
一个或多个主动存储单元，每个主动存储单元包括：
主动控制板，所述主动控制板包括处理器、至少一个内部存储器模块和可重配置逻辑电路，所述至少一个内部存储器模块通信地耦接到所述处理器，所述可重配置逻辑电路通信地耦接到所述处理器以用于对所述主动存储单元编程；和
多个存储设备，所述多个存储设备通信地耦接到所述主动控制板；和
一个或多个交换机控制板，所述一个或多个交换机控制板在所述一个或多个主动存储单元和外部设备之间接口连接，从而允许直接在所述外部设备和所述一个或多个主动存储单元之间进行数据操作。
12.根据权利要求11所述的主动存储阵列，进一步包括后背板，所述后背板配置为接收所述一个或多个主动存储单元和所述一个或多个交换机控制板，其中所述一个或多个主动存储单元和所述一个或多个交换机控制板对于所述后背板能够热插拔。
13.根据权利要求11所述的主动存储阵列，包括多个交换机控制板，每个所述交换机控制板在相应的一个或多个主动存储单元和所述外部设备之间接口连接，并且每个所述交换机控制板包括通信地耦接到交换机控制器模块的网络交换机。
14.根据权利要求13所述的主动存储阵列，其中，所述多个交换机控制板配置为经由所述网络交换机彼此协作以形成分布式主动存储阵列。
15.根据权利要求11所述的主动存储阵列，其中，所述一个或多个交换机控制板各自包括底架管理处理器，所述底架管理处理器通信地耦接到所述网络交换机并且配置为经由电力交换机分阶段地对所述一个或多个主动控制板上电，所述电力交换机设置在所述一个或多个主动控制板中的每一个中。
CN201580054155.6A 2014-10-03 2015-10-02 主动存储单元和阵列 Pending CN106796544A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SG10201406320V 2014-10-03
SG10201406320V 2014-10-03
PCT/SG2015/050366 WO2016053197A1 (en) 2014-10-03 2015-10-02 Active storage unit and array

Publications (1)

Publication Number Publication Date
CN106796544A true CN106796544A (zh) 2017-05-31

Family

ID=55631072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580054155.6A Pending CN106796544A (zh) 2014-10-03 2015-10-02 主动存储单元和阵列

Country Status (6)

Country Link
US (1) US20170270044A1 (zh)
EP (1) EP3201781A4 (zh)
JP (1) JP2017531856A (zh)
CN (1) CN106796544A (zh)
SG (1) SG11201702739VA (zh)
WO (1) WO2016053197A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107577418A (zh) * 2017-06-01 2018-01-12 蜂储通讯科技（上海）有限公司 一种基于arm架构的分布式存储系统
CN108595356A (zh) * 2018-04-24 2018-09-28 郑州云海信息技术有限公司 一种兼容RSSD硬盘和NVMe硬盘的硬盘背板及方法
CN109799952A (zh) * 2017-11-17 2019-05-24 三星电子株式会社 与外部设备执行对等通信而无需主机干预的存储设备
TWI687814B (zh) * 2018-11-28 2020-03-11 英業達股份有限公司 伺服器、伺服器之間的級聯系統及方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104539041B (zh) * 2014-12-09 2017-01-18 广东美的暖通设备有限公司 多联机空调系统及其室内机后备电源装置、控制方法
US10261553B2 (en) * 2016-08-31 2019-04-16 Western Digital Technologies, Inc. Data storage device enclosure
JP6953211B2 (ja) * 2017-07-18 2021-10-27 キヤノン株式会社 情報処理装置及び情報処理装置の制御方法
US20190171602A1 (en) * 2017-12-05 2019-06-06 Samsung Electronics Co., Ltd. Systems and methods for supporting inter-chassis manageability of nvme over fabrics based systems
CN111124970B (zh) * 2018-10-31 2021-11-23 杭州海康威视数字技术股份有限公司 子板热插拔方法及装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040103261A1 (en) * 2002-11-25 2004-05-27 Hitachi, Ltd. Virtualization controller and data transfer control method
US20070106992A1 (en) * 2005-11-09 2007-05-10 Hitachi, Ltd. Computerized system and method for resource allocation
US20070263442A1 (en) * 2006-05-15 2007-11-15 Apple Inc. Off-Die Charge Pump that Supplies Multiple Flash Devices
US20080104344A1 (en) * 2006-10-25 2008-05-01 Norio Shimozono Storage system comprising volatile cache memory and nonvolatile memory
CN101202106A (zh) * 2006-09-22 2008-06-18 三星电子株式会社 非易失性存储系统及其相应的编程方法
US7441130B2 (en) * 2005-07-04 2008-10-21 Hitachi, Ltd. Storage controller and storage system
CN100437457C (zh) * 2005-03-03 2008-11-26 富士通株式会社 数据存储系统和数据存储控制装置
US20100064102A1 (en) * 2008-09-08 2010-03-11 International Business Machines Corporation Component discovery in multi-blade server chassis
US20110072209A1 (en) * 2009-09-23 2011-03-24 Lsi Corporation Processing Diagnostic Requests for Direct Block Access Storage Devices
CN102023815A (zh) * 2009-09-15 2011-04-20 格雷戈里·伯德 在固态存储器中实现raid
CN102157201A (zh) * 2010-02-08 2011-08-17 三星电子株式会社 具有改进的读取可靠性的非易失性存储设备
US20110314325A1 (en) * 2010-06-17 2011-12-22 Hitachi, Ltd. Storage apparatus and method of detecting power failure in storage apparatus
US20120151262A1 (en) * 2010-12-13 2012-06-14 Hitachi, Ltd. Storage apparatus and method of detecting power failure in storage apparatus
US20120239882A1 (en) * 2011-03-18 2012-09-20 Fujitsu Limited Control apparatus and method, and storage apparatus
US20140156815A1 (en) * 2012-12-03 2014-06-05 Hitachi, Ltd. Storage system and method for managing configuration information thereof
CN103995686A (zh) * 2013-02-15 2014-08-20 Lsi公司 使用与低级可编程定序器结合的通用可编程处理器的非易失性存储器通道控制

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040103261A1 (en) * 2002-11-25 2004-05-27 Hitachi, Ltd. Virtualization controller and data transfer control method
CN100437457C (zh) * 2005-03-03 2008-11-26 富士通株式会社 数据存储系统和数据存储控制装置
US7441130B2 (en) * 2005-07-04 2008-10-21 Hitachi, Ltd. Storage controller and storage system
US20070106992A1 (en) * 2005-11-09 2007-05-10 Hitachi, Ltd. Computerized system and method for resource allocation
US20070263442A1 (en) * 2006-05-15 2007-11-15 Apple Inc. Off-Die Charge Pump that Supplies Multiple Flash Devices
CN101202106A (zh) * 2006-09-22 2008-06-18 三星电子株式会社 非易失性存储系统及其相应的编程方法
US20080104344A1 (en) * 2006-10-25 2008-05-01 Norio Shimozono Storage system comprising volatile cache memory and nonvolatile memory
US20100064102A1 (en) * 2008-09-08 2010-03-11 International Business Machines Corporation Component discovery in multi-blade server chassis
CN102023815A (zh) * 2009-09-15 2011-04-20 格雷戈里·伯德 在固态存储器中实现raid
US20110072209A1 (en) * 2009-09-23 2011-03-24 Lsi Corporation Processing Diagnostic Requests for Direct Block Access Storage Devices
CN102157201A (zh) * 2010-02-08 2011-08-17 三星电子株式会社 具有改进的读取可靠性的非易失性存储设备
US20110314325A1 (en) * 2010-06-17 2011-12-22 Hitachi, Ltd. Storage apparatus and method of detecting power failure in storage apparatus
US20120151262A1 (en) * 2010-12-13 2012-06-14 Hitachi, Ltd. Storage apparatus and method of detecting power failure in storage apparatus
US20120239882A1 (en) * 2011-03-18 2012-09-20 Fujitsu Limited Control apparatus and method, and storage apparatus
US20140156815A1 (en) * 2012-12-03 2014-06-05 Hitachi, Ltd. Storage system and method for managing configuration information thereof
CN103995686A (zh) * 2013-02-15 2014-08-20 Lsi公司 使用与低级可编程定序器结合的通用可编程处理器的非易失性存储器通道控制

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107577418A (zh) * 2017-06-01 2018-01-12 蜂储通讯科技（上海）有限公司 一种基于arm架构的分布式存储系统
CN109799952A (zh) * 2017-11-17 2019-05-24 三星电子株式会社 与外部设备执行对等通信而无需主机干预的存储设备
US11816055B2 (en) 2017-11-17 2023-11-14 Samsung Electronics Co., Ltd. Storage device performing peer-to-peer communication with external device without intervention of host
CN109799952B (zh) * 2017-11-17 2024-04-23 三星电子株式会社 与外部设备执行对等通信而无需主机干预的存储设备
CN108595356A (zh) * 2018-04-24 2018-09-28 郑州云海信息技术有限公司 一种兼容RSSD硬盘和NVMe硬盘的硬盘背板及方法
CN108595356B (zh) * 2018-04-24 2021-04-27 郑州云海信息技术有限公司 一种兼容RSSD硬盘和NVMe硬盘的硬盘背板及方法
TWI687814B (zh) * 2018-11-28 2020-03-11 英業達股份有限公司 伺服器、伺服器之間的級聯系統及方法

Also Published As

Publication number Publication date
WO2016053197A1 (en) 2016-04-07
EP3201781A1 (en) 2017-08-09
JP2017531856A (ja) 2017-10-26
SG11201702739VA (en) 2017-04-27
EP3201781A4 (en) 2018-05-30
US20170270044A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
CN106796544A (zh) 主动存储单元和阵列
US10423547B2 (en) Initialization of modular data storage assemblies
TWI683610B (zh) 用於計算平台的模組化托架形式因子
CN106462498B (zh) 用于数据存储系统的模块化交换架构
CN106462114B (zh) 可扩展存储系统中的电力处理
US7904647B2 (en) System for optimizing the performance and reliability of a storage controller cache offload circuit
EP2517110B1 (en) Configurable interconnection system
US9250687B1 (en) High performance flexible storage system architecture
US11157200B2 (en) Communicating over portions of a communication medium
CN108780412A (zh) 计算系统中的存储器备份管理
US20110145452A1 (en) Methods and apparatus for distribution of raid storage management over a sas domain
CN101548271B (zh) 多个存储装置中的数据冗余
US8788753B2 (en) Systems configured for improved storage system communication for N-way interconnectivity
CN103107960A (zh) 通过开关卡减少交换结构中交换故障的影响的方法和系统
CN109324989A (zh) 包括多个单独可移除子载体的标准形状因子电子模块载体
US20020199040A1 (en) High speed communications device/system
KR20140145216A (ko) 멀티 디바이스 베이 및 디바이스에 따른 pci express 스위치의 인터페이스 변환설정 방법 및 장치
US20170127550A1 (en) Modular Computer System and Server Module
US20160092107A1 (en) Transfer of object memory references in a data storage device
US7752358B2 (en) Storage apparatus and conversion board for increasing the number of hard disk drive heads in a given, limited space
US9021166B2 (en) Server direct attached storage shared through physical SAS expanders
CN111475113A (zh) 基于fpga和raid技术的大容量存储刀片及存取方法
CN106547316A (zh) 一种机架式服务器
CN105980990A (zh) 在基于非易失性存储器的存贮设备中对信息进行路由的装置和方法
CN108959026A (zh) 一种精确监控raid卡的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170531