CN106293644B - 考虑时间热耦合的功率预算方法 - Google Patents

考虑时间热耦合的功率预算方法 Download PDF

Info

Publication number
CN106293644B
CN106293644B CN201510239507.7A CN201510239507A CN106293644B CN 106293644 B CN106293644 B CN 106293644B CN 201510239507 A CN201510239507 A CN 201510239507A CN 106293644 B CN106293644 B CN 106293644B
Authority
CN
China
Prior art keywords
processor
frequency
thread
power
insensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510239507.7A
Other languages
English (en)
Other versions
CN106293644A (zh
Inventor
陈国庆
黄伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMD Products China Co Ltd
Original Assignee
AMD Products China Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Products China Co Ltd filed Critical AMD Products China Co Ltd
Priority to CN201510239507.7A priority Critical patent/CN106293644B/zh
Priority to US15/573,369 priority patent/US20180107262A1/en
Priority to KR1020177034372A priority patent/KR20180012767A/ko
Priority to EP15891675.9A priority patent/EP3295302A4/en
Priority to JP2018511309A priority patent/JP6776339B2/ja
Priority to PCT/CN2015/093473 priority patent/WO2016179977A1/en
Publication of CN106293644A publication Critical patent/CN106293644A/zh
Application granted granted Critical
Publication of CN106293644B publication Critical patent/CN106293644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)

Abstract

考虑时间热耦合的功率预算方法，本发明涉及功率预算方法和系统。该功率预算方法包括预测程序的频率不敏感阶段和频率敏感阶段；当被处理器执行的所述程序进入频率不敏感阶段时，减少施加于该处理器的功率；以及当被所述处理器执行的所述程序进入频率敏感阶段时，增加施加于该处理器的功率。本发明提供的方法和系统能提高处理器执行程序的整体性能，从而提高程序执行效率。此外，本发明的功率预算方法和系统将温度考虑在内，因而能够确保处理器的可靠性。

Description

考虑时间热耦合的功率预算方法
技术领域
本发明总体涉及处理器的性能优化。更具体地，本发明涉及用于改善处理器性能的功率预算方法和系统。
背景技术
在计算机领域，改善处理器的性能是一个很重要的方面。处理器被设计为具有一定范围的运行频率。有多种因素限制提供至处理器的最大功率，例如温度、功率输送系统的功率提供能力、功率提供网络的电阻压降问题等等。如何使得处理器更快地执行应用或者程序以在其功率限制范围内实现更好的性能是一个具有挑战性的问题。
目前，提出了多种方法以在处理器的功能限制范围内优化处理器性能。例如，一种现有的方法是用于在加速处理单元系统中进行功率管理的协同提高方法。在该方法中，功率在CPU和GPU之间分配以通过考虑性能耦合和热耦合效应来实现优化的性能。
另一种提出的方法是一种功率表征平衡方法，该方法在多个并行的多线程工作负载之间分配功率预算，以改善性能，同时保持功率在该功率预算之内，即，降低施加至非关键线程的功率并应用到关键线程上。图1显示了这种方法的示意图，其中核心C1、C2、C3和C4中的每一个被分配相同数量的功率，例如图1中所显示的“10”。当核心2(C2)和核心3(C3)中的线程达到屏障并进入自旋状态时，它们仅消耗少量的功率(例如图1中所示的“4”)，然后，其中的功率表征平衡单元(PTB)将多余的功率预算(即，图1中所显示的“6”)从核心2/核心3分配至核心1(C1)/核心4(C4)，以加速核心1/核心4内的线程的执行，从而改善处理器的性能。
发明内容
虽然现有技术中的上述方法能够改善执行性能，但是用于改善处理器性能的上述现有的方法是基于空间的功率分配并试图在给定的短的时间窗内优化性能。这些方法没有考虑时间上的温度耦合对处理器性能的影响，因此所得到的结果是次佳的。
为了克服现有的性能改善方法中的缺点，以进一步优化处理器性能，本发明提供了一种考虑时间热耦合的功率预算方法和系统，其考虑时间热耦合对处理器性能的影响。
在第一方面，提供了一种功率预算方法。该方法包括预测程序的频率不敏感阶段和频率敏感阶段；当被处理器执行的所述程序进入频率不敏感阶段时，减少施加至该处理器的功率；以及当被所述处理器执行的所述程序进入频率敏感阶段时，增加施加至该处理器的功率。所述频率敏感阶段可紧接在所述频率不敏感阶段之后，并且可施加所述功率而不超出所述处理器的最高允许温度。
在第二方面，提供了一种功率预算方法。该方法包括确定多个程序的频率不敏感线程和频率敏感线程；将该多个程序的所述频率不敏感线程和所述频率敏感线程交替地分配至同一个核心；当处理器执行所述频率不敏感线程时，减少施加至该处理器的功率；以及当处理器执行所述频率敏感线程时，增加施加至该处理器的功率。所述频率敏感线程可紧接在所述频率不敏感线程之后，并且可施加所述功率而不超出所述处理器的最高允许温度。
在第三方面，提供了一种功率预算系统。该系统包括装置，用于预测程序的频率不敏感阶段和频率敏感阶段；装置，用于当被处理器执行的所述程序进入频率不敏感阶段时，减少施加至该处理器的功率；以及装置，用于当被所述处理器执行的所述程序进入频率敏感阶段时，增加施加至该处理器的功率。所述频率敏感阶段可紧接在所述频率不敏感阶段之后，并且可施加所述功率而不超出所述处理器的最高允许温度。
在第四方面，提供了一种功率预算系统。该系统包括装置，用于确定多个程序的频率不敏感线程和频率敏感线程；装置，用于将该多个程序的所述频率不敏感线程和所述频率敏感线程交替地分配至同一个核心；装置，用于当处理器执行所述频率不敏感线程时，减少施加至该处理器的功 率；以及装置，用于当处理器执行所述频率敏感线程时，增加施加至该处理器的功率。所述频率敏感线程可紧接在所述频率不敏感线程之后，并且可施加所述功率而不超出所述处理器的最高允许温度。
通过提供上述方法的步骤以及上述的系统，本发明能够通过在时间上优化施加到处理器的功率来克服现有的功率管理方案中的缺陷，从而能够进一步改善处理器的性能。此外，本发明的功率预算方法和系统也考虑了温度，因而能够确保处理器的可靠性。
附图说明
附图以示例的方式图示了本发明，其并不构成对本发明的限制。在附图中相同的数字表示相同的部件，其中：
图1为现有技术中用于改善处理器性能的功率表征平衡方法的示意图；
图2为一示意图，其显示了(a)根据现有技术中的功率管理方案的在程序的不同执行阶段中的功率状态、温度和最高允许温度与(b)本发明的功率预算方法中的相应参数的比较。
图3为使用在执行单个程序的过程中的考虑时间热耦合的功率预算方法的示例性实施方式的流程图；以及
图4为使用在执行多个程序的过程中的考虑时间热耦合的功率预算方法的示例性实施方式的流程图；
具体实施方式
下面将参照附图中所示的一些方面具体描述本发明。在下文的描述中，描述了一些具体的细节以提供对本发明的更深的理解。然而，对于本领域的技术人员来说显而易见的是，即使不具有这些具体细节中的一些，本发明也可被实施。另一方面，一些公知的工艺步骤和/或结构没有被详细描述以避免不必要地使本发明变得难以理解。
除了受到例如架构、缓存大小等多种硬件特性的影响外，处理器的性能还受到执行于其上的工作负载或者程序的特性的影响。也就是说，程 序或者应用的特性也对处理器的执行性能具有影响。一些应用或程序是频率敏感的。当它们被处理器执行时，该处理器的执行性能能够随着该处理器的运行频率的提高而显著提高。一些应用或程序是频率不敏感的。当它们被处理器执行时，频率的变化对该处理器的执行性能的影响比较小。同时，对于单个程序或应用而言，频率敏感性在不同的执行阶段也是变化的。程序或应用的一些执行阶段可能是频率不敏感的，而其他执行阶段可能是频率敏感的，这也会影响处理器的执行性能。
图2为一示意图，其显示了根据现有技术中的功率管理方案(例如双向应用功率管理方案)的在程序的不同执行阶段中的功率状态、温度和最高允许温度与本发明的功率预算方法中的相应参数的比较。如图所示，图2包括两个图(a)和(b)，其中图(a)显示了当程序由现有的功率管理方案(例如双向应用功率管理方案)执行时，在不同的执行阶段中的功率状态、温度和最高允许温度，图(b)显示了当程序由根据本发明的示例性实施方式的考虑时间热耦合的功率预算方法执行时，在程序的不同执行阶段的功率状态、温度和最高允许温度。
如图2所示，图(a)和(b)中的线M表示处理器允许达到的最高允许温度。线P表示当处理器根据现有的功率管理方案执行单个程序时，施加至该处理器的功率，而线P’表示当处理器根据本发明的功率预算方案执行单个程序时，施加至该处理器的功率。线T表示当处理器根据现有的功率管理方案执行单个程序时，处理器的温度，而线T’表示当处理器根据本发明的功率预算方案执行单个程序时，该处理器的温度。
如图2所示，在开始的时候，该示例性的程序处于频率不敏感阶段S1，这意味着处理器的执行性能受频率改变的影响较小。在这个阶段，如图(b)所示，能够使得施加至处理器的功率P’低于现有技术中的功率P(参见图(a))，以便降低处理器的温度，这能够使得在这个阶段在降低微小的性能的情况下获得更多的热余量。例如，能够降低处理器的运行频率以降低处理器的功率。然后，该程序进入了频率敏感阶段S2，在该阶段，处理器的执行性能会随着频率的提高而显著增加。在该阶段，如图(b)所示，通过利用在频率不敏感阶段S1获得的额外的热余量，施加至处理器的功 率P’能够在不超出该处理器的最高允许温度的情况下被增加到高于图(a)所示的在相同阶段施加至处理器的功率P。或者，也可以在不超出该处理器的最高允许温度M的情况下增加处理器的功率至小于P’的功率并且使处理器在更长的时间期间内以该功率运行。在一个方面，能够提高处理器的运行频率以增加处理器的功率。通过这种方法，执行程序的性能能够在更长的时间窗内被优化，从而在整体上获得了更高的性能。如图2所示，使用现有的功率管理方案(例如双向应用功率管理方案)完成程序的执行需要的时间T2，而相比之下，使用本发明的考虑时间热耦合的功率预算方法，该程序能够以更短的时间T1被完成。
在示例性的一个方面中，图3显示了使用在执行单个程序或应用的过程中的考虑时间热耦合的功率预算方法的示例性实施方式的流程图。该方法包括下述步骤，首先，在步骤30，预测程序的频率不敏感阶段和频率敏感阶段。然后，在步骤32，当被处理器执行的所述程序进入频率不敏感阶段时，减少施加至该处理器的功率。然后，在步骤34，该方法进一步包括当被所述处理器执行的所述程序进入频率敏感阶段时，增加施加至该处理器的功率。在一种实施方式中，该频率敏感阶段紧接在该频率不敏感阶段之后。在一种实施方式中，可通过增加或降低处理器的运行频率来增加或者降低施加至该处理器的功率。
在一个方面，在上述步骤32中，当前阶段的频率敏感性和下一个阶段的频率敏感性被用于确定当前阶段的最优的功率预算。也就是说，可利用当前阶段和下一个阶段的频率敏感水平之间的相对关系来确定步骤32中功率的下降程度。例如，在一个方面，如果在当前阶段，频率敏感水平非常低，而在下一个阶段，频率敏感水平非常高，则能将当前阶段施加的功率降低到最低的水平，由此，其不会显著降低当前阶段的程序执行性能，但是能够使得在所述下一个阶段获得最大的频率提高。如果当前阶段的频率敏感水平为中等程度的低，并且下一个阶段的频率敏感水平为中等程度的高，则可将当前阶段的频率敏感水平降低到与上述的情形相比相对较低的水平。在极端的情况下，当当前阶段和下一个阶段的频率敏感水平相似时，可不降低功率。
在一个方面中，所述程序的频率不敏感阶段可以是例如当与存储器相关的操作(例如存储操作、访问操作等等)被执行时的阶段。所述程序的频率敏感阶段可以是例如当与计算相关的操作(例如算术运算、逻辑运算等等)被执行时的阶段。
根据图3所示的上述方法，当程序进入频率不敏感阶段时，通过降低施加至处理器的功率，可以使得该处理器运行在更低的温度，这能够提供更多的温度余量(即，处理器的当前温度与最高允许温度之差)，该温度余量转而能够被用来允许处理器在程序的频率敏感阶段以更高的功率运行。通过该方法，虽然在频率不敏感阶段，程序的执行性能会有轻微的降低，但是在频率敏感阶段，程序的执行性能会得到大幅的提高，其提高的幅度会超过在频率不敏感阶段所降低的性能。因此，总体来说，处理器执行程序的整体的性能是提高的。
在一个方面中，图4显示了用于执行多个程序的考虑时间热耦合的功率预算方法的示例性实施方式的流程图。该方法包括下述步骤：首先，在步骤40，确定多个程序的频率不敏感线程和频率敏感线程；然后在步骤42，将该多个程序的所述频率不敏感线程和所述频率敏感线程交替地分配至同一个核心；然后在步骤44，当处理器执行所述频率不敏感线程时，降低施加至该处理器的功率。以及在步骤46，该方法进一步包括当处理器执行所述频率敏感线程时，增加施加至该处理器的功率。在一个方面，当处理器执行紧接在频率不敏感线程之后的频率敏感线程时，可在不超出该处理器的最高允许温度的情况下增加该处理器的功率。在一个方面，可通过增加或者减小该处理器的运行频率来增加或减小施加至该处理器的功率。在一个方面，所述程序的频率不敏感线程可以是例如包括与存储器相关的操作(例如存储操作、访问操作等等)的线程。所述程序的频率敏感线程可以是例如包括与计算相关的操作(例如算术运算、逻辑运算等等)的线程。
在一个方面，在上述步骤44中，当前线程的频率敏感性和下一个线程的频率敏感性被用于确定当前线程的最优的功率预算。也就是说，可利用当前线程和下一个线程的频率敏感水平之间的相对关系来确定步骤44中功率的下降程度。例如，在一个方面，如果在当前线程，频率敏感水平非常 低，而在下一个线程，频率敏感水平非常高，则能将当前线程施加的功率降低到最低的水平，由此，其不会显著降低当前线程的程序执行性能，但是能够使得在所述下一个线程获得最大的频率提高。如果当前线程的频率敏感水平为中等程度的低，并且下一个线程的频率敏感水平为中等程度的高，则可将当前线程的频率敏感水平降低到与上述的情形相比相对较低的水平。在极端的情况下，当当前线程和下一个线程的频率敏感水平相似时，可不降低功率。
根据图4所示的上述方法，当程序执行频率不敏感线程时，通过降低施加至处理器的功率，可以使得该处理器运行在更低的温度，这能够提供更多的温度余量，该温度余量转而能够被用来允许处理器在执行程序的频率敏感线程时以更高的功率运行。通过该方法，即使在执行频率不敏感线程时，程序的执行性能会有轻微的降低，但是在执行频率敏感线程时，程序的执行性能会得到大幅的提高，其提高的幅度会超过在执行频率不敏感线程时所降低的性能。因此，总体来说，处理器执行程序的整体的性能是提高的。
除了改善执行程序的整体性能，上述描述的本发明的功率预算方法也能够产生其他的有益效果。例如，本发明的功率预算方法将温度考虑在内，因此，能确保处理器的可靠性。另外，本发明的功率预算方法是基于时间功率分配的功率预算方法，其能够与其它的空间功率预算方法结合以获得处理器的全面的空间和时间性能优化。
虽然在上文在具体的组合中描述了多个特征和元件，但是每个特征和元件能够被单独使用而不需要其它的特征和元件，或者在具有或不具有其它特征和元件的各种组合中使用。本文中提供的方法和流程图可通过通用的计算机或处理器以并入计算机可读介质的计算机程序、软件或者固件来实施。计算机可读介质的例子包括但不限于：磁介质，例如硬盘、软盘和磁带；光学介质，例如CD-ROM和全息存储装置；磁光介质，例如软磁光盘；以及被专门配置成存储和执行程序代码的硬件装置，例如专用集成电路(ASICs)、可编程逻辑装置、ROM和RAM装置。
对于本领域的技术人员来说显而易见的是，可以在不背离本发明的精神和权利要求的范围的情况下对本发明作不同的修改和变型。因此，如 果对本发明的修改和变型落入了权利要求和它们的等同物的范围内，那么应当认为本发明覆盖了对本发明所描述的不同实施例的修改和变型。

Claims (16)

1.一种功率预算方法，包括：
预测程序的频率不敏感阶段和频率敏感阶段；
当被处理器执行的所述程序进入频率不敏感阶段时，基于当前阶段和下一个阶段的频率敏感水平之间的相对关系来降低施加至该处理器的功率以增加温度余量，其中所述温度余量为所述处理器的当前温度与最高允许温度之差；以及
当被所述处理器执行的所述程序进入频率敏感阶段时，基于增加的所述温度余量增加施加至该处理器的功率。
2.根据权利要求1所述的功率预算方法，其中所述频率敏感阶段紧接在所述频率不敏感阶段之后。
3.根据权利要求1-2中任一项所述的功率预算方法，其中所述降低施加至所述处理器的功率包括降低所述处理器的运行频率，以及其中所述增加施加至所述处理器的功率包括增加所述处理器的运行频率。
4.根据权利要求1-2中任一项所述的功率预算方法，其中所述频率不敏感阶段是与存储器相关的操作被执行的阶段，以及其中所述频率不敏感阶段时与计算相关的操作被执行的阶段。
5.一种功率预算方法，包括：
确定多个程序的频率不敏感线程和频率敏感线程，其中，处理器的运行频率的增加在对所述频率不敏感线程执行期间对所述处理器的性能的影响较小，而在对所述频率敏感线程执行期间对所述处理器性能的影响较大；
将该多个程序的所述频率不敏感线程和所述频率敏感线程交替地分配至所述处理器的同一个核心；
当处理器执行所述频率不敏感线程时，减少施加至该处理器的功率，其中基于当前线程和下一个线程的频率敏感水平之间的相对关系来降低施加至所述处理器的功率以增加温度余量，其中所述温度余量为所述处理器的当前温度与最高允许温度之差；以及
当处理器执行所述频率敏感线程时，基于增加的所述温度余量增加施加至该处理器的功率。
6.根据权利要求5所述的功率预算方法，其中所述频率敏感线程紧接在所述频率不敏感线程之后。
7.根据权利要求5-6中任一项所述的功率预算方法，其中所述降低施加至所述处理器的功率包括降低所述处理器的运行频率，以及其中所述增加施加至所述处理器的功率包括增加所述处理器的运行频率。
8.根据权利要求5-6中任一项所述的功率预算方法，其中所述频率不敏感线程是包括与存储器先关的操作的线程，以及其中所述频率敏感线程是包括与计算相关的操作的线程。
9.一种功率预算系统，包括：
装置，用于预测程序的频率不敏感阶段和频率敏感阶段；
装置，用于当被处理器执行的所述程序进入频率不敏感阶段时，减少施加至该处理器的功率，其中基于当前阶段和下一个阶段的频率敏感水平之间的相对关系来降低施加至所述处理器的功率以增加温度余量，其中所述温度余量为所述处理器的当前温度与最高允许温度之差；以及
装置，用于当被所述处理器执行的所述程序进入频率敏感阶段时，基于增加的所述温度余量增加施加至该处理器的功率。
10.根据权利要求9所述的功率预算系统，其中所述频率敏感阶段紧接在所述频率不敏感阶段之后。
11.根据权利要求9-10中任一项所述的功率预算系统，其中所述用于降低施加至所述处理器的功率的装置包括用于降低所述处理器的运行频率的装置，以及其中所述用于增加施加至所述处理器的功率的装置包括用于增加所述处理器的运行频率的装置。
12.根据权利要求9-10中任一项所述的功率预算系统，其中所述频率不敏感阶段是与存储器相关的操作被执行的阶段，以及其中所述频率不敏感阶段时与计算相关的操作被执行的阶段。
13.一种功率预算系统，包括：
装置，用于确定多个程序的频率不敏感线程和频率敏感线程；
装置，用于将该多个程序的所述频率不敏感线程和所述频率敏感线程交替地分配至同一个核心；
装置，用于当处理器执行所述频率不敏感线程时，减少施加至该处理器的功率，其中基于当前线程和下一个线程的频率敏感水平之间的相对关系来降低施加至所述处理器的功率以增加温度余量，其中所述温度余量为所述处理器的当前温度与最高允许温度之差；以及
装置，用于当处理器执行所述频率敏感线程时，基于增加的所述温度余量增加施加至该处理器的功率。
14.根据权利要求13所述的功率预算系统，其中所述频率敏感线程紧接在所述频率不敏感线程之后。
15.根据权利要求13-14中任一项所述的功率预算系统，其中所述用于降低施加至所述处理器的功率的装置包括用于降低所述处理器的运行频率的装置，以及其中所述用于增加施加至所述处理器的功率的装置包括用于增加所述处理器的运行频率的装置。
16.根据权利要求13-14中任一项所述的功率预算系统，其中所述频率不敏感线程是包括与存储器先关的操作的线程，以及其中所述频率敏感线程是包括与计算相关的操作的线程。
CN201510239507.7A 2015-05-12 2015-05-12 考虑时间热耦合的功率预算方法 Active CN106293644B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201510239507.7A CN106293644B (zh) 2015-05-12 2015-05-12 考虑时间热耦合的功率预算方法
US15/573,369 US20180107262A1 (en) 2015-05-12 2015-10-30 Temporal thermal coupling aware power budgeting method
KR1020177034372A KR20180012767A (ko) 2015-05-12 2015-10-30 시간적 열 결합 인지 전력 예산 방법
EP15891675.9A EP3295302A4 (en) 2015-05-12 2015-10-30 Temporal thermal coupling aware power budgeting method
JP2018511309A JP6776339B2 (ja) 2015-05-12 2015-10-30 一時的な熱結合を考慮した電力バジェット方法
PCT/CN2015/093473 WO2016179977A1 (en) 2015-05-12 2015-10-30 Temporal thermal coupling aware power budgeting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510239507.7A CN106293644B (zh) 2015-05-12 2015-05-12 考虑时间热耦合的功率预算方法

Publications (2)

Publication Number Publication Date
CN106293644A CN106293644A (zh) 2017-01-04
CN106293644B true CN106293644B (zh) 2022-02-01

Family

ID=57248742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510239507.7A Active CN106293644B (zh) 2015-05-12 2015-05-12 考虑时间热耦合的功率预算方法

Country Status (6)

Country Link
US (1) US20180107262A1 (zh)
EP (1) EP3295302A4 (zh)
JP (1) JP6776339B2 (zh)
KR (1) KR20180012767A (zh)
CN (1) CN106293644B (zh)
WO (1) WO2016179977A1 (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020083835A1 (en) * 2000-12-28 2002-07-04 Paul Vibberts Smoke removing filter assembly for use with a candle
US20050050310A1 (en) * 2003-07-15 2005-03-03 Bailey Daniel W. Method, system, and apparatus for improving multi-core processor performance
US20060168571A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation System and method for optimized task scheduling in a heterogeneous data processing system
US20080313483A1 (en) * 2005-02-01 2008-12-18 Ravikiran Pasupuleti Sureshbabu Method and System for Power Management
US8387052B2 (en) * 2005-03-14 2013-02-26 Qnx Software Systems Limited Adaptive partitioning for operating system
US7386739B2 (en) * 2005-05-03 2008-06-10 International Business Machines Corporation Scheduling processor voltages and frequencies based on performance prediction and power constraints
US7971073B2 (en) * 2005-11-03 2011-06-28 Los Alamos National Security, Llc Adaptive real-time methodology for optimizing energy-efficient computing
US7840825B2 (en) * 2006-10-24 2010-11-23 International Business Machines Corporation Method for autonomous dynamic voltage and frequency scaling of microprocessors
US8261112B2 (en) * 2008-12-08 2012-09-04 International Business Machines Corporation Optimizing power consumption by tracking how program runtime performance metrics respond to changes in operating frequency
US8447994B2 (en) * 2009-07-24 2013-05-21 Advanced Micro Devices, Inc. Altering performance of computational units heterogeneously according to performance sensitivity
US20120297232A1 (en) * 2011-05-16 2012-11-22 Bircher William L Adjusting the clock frequency of a processing unit in real-time based on a frequency sensitivity value
US8575993B2 (en) * 2011-08-17 2013-11-05 Broadcom Corporation Integrated circuit with pre-heating for reduced subthreshold leakage
US8909961B2 (en) * 2011-11-29 2014-12-09 Ati Technologies Ulc Method and apparatus for adjusting power consumption level of an integrated circuit
CN103246340A (zh) * 2012-02-06 2013-08-14 索尼公司 动态调整中央处理单元的频率的装置和方法
US20140089699A1 (en) * 2012-09-27 2014-03-27 Advanced Micro Devices Power management system and method for a processor
CN103294550B (zh) * 2013-05-29 2016-08-10 中国科学院计算技术研究所 一种异构多核线程调度方法、系统及异构多核处理器
US20150067356A1 (en) * 2013-08-30 2015-03-05 Advanced Micro Devices, Inc. Power manager for multi-threaded data processor
CN103475790B (zh) * 2013-09-06 2016-03-30 中国科学院计算技术研究所 一种智能移动终端功耗管理方法
US9348380B2 (en) * 2013-12-28 2016-05-24 Samsung Electronics Co., Ltd. Dynamic thermal budget allocation for memory array

Also Published As

Publication number Publication date
KR20180012767A (ko) 2018-02-06
US20180107262A1 (en) 2018-04-19
EP3295302A1 (en) 2018-03-21
JP6776339B2 (ja) 2020-10-28
EP3295302A4 (en) 2018-12-19
CN106293644A (zh) 2017-01-04
WO2016179977A1 (en) 2016-11-17
JP2018515870A (ja) 2018-06-14

Similar Documents

Publication Publication Date Title
TWI550518B (zh) 用於包括執行緒合併之能源效率及能源節約的方法、裝置及系統
US9348594B2 (en) Core switching acceleration in asymmetric multiprocessor system
US8813073B2 (en) Compiling apparatus and method of a multicore device
TWI455022B (zh) 提高處理器中渦輪加速模式之操作的電源效率之設備、方法及系統
CN112947736B (zh) 具有相同的指令集架构(isa)的非对称性能多核架构
JP5564564B2 (ja) 計算ユニットの性能を性能感度に従い不均等に変化させる方法及び装置
Jog et al. Exploiting core criticality for enhanced GPU performance
US9170854B2 (en) Thread assignment for power and performance efficiency using multiple power states
US9600392B2 (en) Tracking pipelined activity during off-core memory accesses to evaluate the impact of processor core frequency changes
US20140089637A1 (en) Optimizing System Throughput By Automatically Altering Thread Co-Execution Based On Operating System Directives
US20140019723A1 (en) Binary translation in asymmetric multiprocessor system
EP2808789B1 (en) Multi-core apparatus and job scheduling method thereof
WO2013147801A1 (en) Dynamic power limit sharing in a platform
US10079773B2 (en) Hierarchical fairshare of multi-dimensional resources
US20170010992A1 (en) Power saving feature for storage subsystems
US20120054762A1 (en) Scheduling apparatus and method for a multicore device
US9069621B2 (en) Submitting operations to a shared resource based on busy-to-success ratios
US8972763B2 (en) Method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state
CN106293644B (zh) 考虑时间热耦合的功率预算方法
US8943503B2 (en) Apparatus and method for thread progress tracking using deterministic progress index
TW201023046A (en) Delegated virtualization across physical partitions of a multi-core processor (MCP)
CN114610578A (zh) 一种资源状态管理方法、装置、电子设备及存储介质
US9213585B2 (en) Controlling sprinting for thermal capacity boosted systems
KR20220065037A (ko) 다중 스레드 마이크로프로세서의 공유 리소스 할당
US10133574B2 (en) Power management of instruction processors in a system-on-a-chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant