CN105811996B - 一种基于准循环ldpc的数据处理方法及系统 - Google Patents

一种基于准循环ldpc的数据处理方法及系统 Download PDF

Info

Publication number
CN105811996B
CN105811996B CN201410841943.7A CN201410841943A CN105811996B CN 105811996 B CN105811996 B CN 105811996B CN 201410841943 A CN201410841943 A CN 201410841943A CN 105811996 B CN105811996 B CN 105811996B
Authority
CN
China
Prior art keywords
quasi
service data
size
cyclic ldpc
cyclic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410841943.7A
Other languages
English (en)
Other versions
CN105811996A (zh
Inventor
曾雁星
沈建强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XFusion Digital Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201410841943.7A priority Critical patent/CN105811996B/zh
Priority to EP15875055.4A priority patent/EP3182601B1/en
Priority to PCT/CN2015/096572 priority patent/WO2016107377A1/zh
Publication of CN105811996A publication Critical patent/CN105811996A/zh
Priority to US15/638,014 priority patent/US10355711B2/en
Application granted granted Critical
Publication of CN105811996B publication Critical patent/CN105811996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申请公开的基于准循环LDPC的数据处理方法或系统，通过计算所述准循环LDPC的信息位大小；获取与存储单元中业务数据空间的大小相等的业务数据；当所述业务数据的大小小于所述准循环LDPC的信息位大小时，计算所述准循环LDPC的信息位大小与所述业务数据的大小的差值，并给所述业务数据填充与所述差值相等的数量的已知数据；将填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据；将所述业务数据与所述冗余校验数据发送至所述存储单元中相应的物理位置，可以在保证准循环LDPC码长固定不变的情况下使其理想地适配存储单元的内部空间，并具有较高的纠错能力，增加了存储单元的可靠性和使用寿命。

Description

一种基于准循环LDPC的数据处理方法及系统
技术领域
本申请涉及数据处理技术领域，特别是涉及一种基于准循环LDPC的数据处理方法及系统。
背景技术
随着闪存技术的不断成熟，越来越多的固态硬盘(Solid State Drive，SSD)采用闪存作为基本存储单元。SSD的核心部件除了闪存还有负责运算和任务分配的控制器。闪存中存储的业务数据，经过一段时间后，可能存在若干bit的错误，为了保证返回给上层业务的业务数据是正确有效的，闪存内部预留了部分空间用于存储业务数据的ECC(ErrorCorrecting Code，纠错码)。每当读取业务数据时，控制器会使用相应的ECC对这些数据进行错误检查和纠正，以尽量保证返回给上层业务的业务数据是正确有效的。
随着SSD控制器计算能力的提升，以及用户对SSD的可靠性和使用寿命的要求越来越高，现有技术中，多采用基于准循环结构构造的LDPC(Low Density Parity Check Code，低密度奇偶校验码)作为SSD控制器中ECC的主流方案。
但是，闪存的内部空间是以Byte作为最小的单位，而基于准循环结构的LDPC，其码长(由信息位和校验位组成)不是以Byte的整数倍进行设计的，而是以循环矩阵大小的整数倍进行设计的，这样就会导致在很多情况下，基于准循环结构构造的LDPC的码长无法理想地适配闪存的内部空间，。
针对上述问题，现有技术中多采用改变基于准循环结构的LDPC码长(即减少或增加校验位)，以使其理想地适配闪存的内部空间。比如，假设一种闪存的内部空间包括4172Byte的数据空间和244Byte的冗余校验数据空间。假设一种基于准循环结构的LDPC的准循环矩阵大小为128bit，则该基于准循环结构的LDPC码长是128bit的整数倍。由上述示例可知，4172Byte的数据空间和244Byte的冗余校验数据空间都不是128bit的整数倍，因此，上述基于准循环结构的LDPC的码长无法理想地适配闪存的内部空间。现有技术中一种通过减少校验位以改变基于准循环结构的LDPC码长的方式具体如下：对基于准循环结构的LDPC的校验位进行打孔操作，即对244*8/128＝15.25上取整得到16，则设计的基于准循环结构的LDPC的校验位是16*128/8＝256Byte，多余的12Byte通过打孔操作删除掉，不存储在实际的闪存的冗余校验数据空间中。但是，打孔操作造成基于准循环结构的LDPC的原本校验位发生变化，导致纠错能力下降，甚至出现无法纠正的错误平层现象，最终影响SSD可靠性和使用寿命。同样的，通过增加校验位改变基于准循环结构的LDPC码长也会造成基于准循环结构的LDPC的原本校验位发生变化，导致纠错能力下降，最终
综上可知，现有技术中采用改变基于准循环结构的LDPC码长(即减少或增加校验位)的方式虽然能使以使其理想地适配闪存的内部空间，但是会导致基于准循环结构的LDPC纠错能力下降，最终影响SSD可靠性和使用寿命。
发明内容
本申请的目的是提供一种基于准循环LDPC的数据处理方法及系统，能够在保证准循环LDPC码长固定不变的情况下使其理想地适配存储单元的内部空间，并具有较高的纠错能力，增加了存储单元的可靠性和使用寿命。
为实现上述目的，本申请提供了如下方案：
本发明实施例的第一方面提供了一种基于准循环LDPC的数据处理方法，所述方法包括：
计算所述准循环LDPC的信息位大小；
获取与存储单元中业务数据空间的大小相等的业务数据；
当所述业务数据的大小小于所述准循环LDPC的信息位大小时，计算所述准循环LDPC的信息位大小与所述业务数据的大小的差值，并给所述业务数据填充与所述差值相等的数量的已知数据；
将填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据；
将所述业务数据与所述冗余校验数据发送至所述存储单元中相应的物理位置。
结合本发明实施例的第一方面，本发明实施例的第一方面的第一种实现方式中，所述计算所述准循环LDPC的信息位大小具体包括：
根据公式计算所述准循环LDPC的码长，所述L表示所述准循环LDPC的码长，所述C表示所述存储单元中业务数据空间的大小以及所述存储单元中冗余校验空间大小的和值，所述z表示所述准循环LDPC的循环矩阵大小，所述表示上取整；
根据公式R1＝(L-P)/L计算所述准循环LDPC的新码率，所述R1表示所述准循环LDPC的新码率，所述P表示所述存储单元中冗余校验空间大小；
根据公式L·R1计算所述准循环LDPC的信息位大小。
结合本发明实施例的第一方面或第一方面的第一种实现方式，本发明实施例的第一方面的第二种实现方式中，所述获取与存储单元中业务数据空间的大小相等的业务数据具体包括：
获取业务数据序列；
根据所述存储单元中业务数据空间的大小将所述业务数据序列划分为多组与存储单元中业务数据空间的大小相等的业务数据。
结合本发明实施例的第一方面，本发明实施例的第一方面的第三种实现方式中，所述已知数据为0或1。
结合本发明实施例的第一方面，本发明实施例的第一方面的第四种实现方式中，所述将填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据具体包括：
构造所述准循环LDPC的初始奇偶校验矩阵；
按照预设条件将所述初始奇偶校验矩阵转换成新的奇偶校验矩阵；
根据所述新的奇偶校验矩阵将所述填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据。
结合本发明实施例的第一方面，本发明实施例的第一方面的第五种实现方式中，所述按照预设条件将所述初始奇偶校验矩阵转换成新的奇偶校验矩阵具体包括：
将所述初始奇偶校验矩阵进行初等行变换；
从进行初等行变换后的所述初始奇偶校验矩阵中的最后一行开始向上删除预设数量的行得到所述新的奇偶校验矩阵。
结合本发明实施例的第一方面，本发明实施例的第一方面的第六种实现方式中，所述预设数量为准循环LDPC的校验位大小与存储单元组织结构给定的冗余校验空间大小的差值；所述准循环LDPC的校验位大小根据公式计算而得，所述P表示所述存储单元中冗余校验空间大小，z表示所述准循环LDPC的循环矩阵大小。
本发明实施例的第二方面提供了一种基于准循环LDPC的数据处理系统，所述系统包括：
计算单元，用于计算所述准循环LDPC的信息位大小；
获取单元，用于获取与存储单元中业务数据空间的大小相等的业务数据；
填充单元，用于当所述业务数据的大小小于所述准循环LDPC的信息位大小时，计算所述准循环LDPC的信息位大小与所述业务数据的大小的差值，并给所述业务数据填充与所述差值相等的数量的已知数据；
编码单元，用于将填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据；
发送单元，用于将所述业务数据与所述冗余校验数据发送至所述存储单元中相应的物理位置。
结合本发明实施例的第二方面，本发明实施例的第二方面的第一种实现方式中，所述计算单元具体包括：
码长计算子单元，用于根据公式计算所述准循环LDPC的码长，所述L表示所述准循环LDPC的码长，所述C表示所述存储单元中业务数据空间的大小以及所述存储单元中冗余校验空间大小的和值，所述z表示所述准循环LDPC的循环矩阵大小，所述表示上取整；
新码率计算子单元，用于根据公式R1＝(L-P)/L计算所述准循环LDPC的新码率，所述R1表示所述准循环LDPC的新码率，所述P表示所述存储单元中冗余校验空间大小；
信息位计算子单元，用于根据公式L·R1计算所述准循环LDPC的信息位大小。
结合本发明实施例的第二方面，本发明实施例的第二方面的第二种实现方式中，所述获取单元具体用于：
获取业务数据序列；
根据所述存储单元中业务数据空间的大小将所述业务数据序列划分为多组与存储单元中业务数据空间的大小相等的业务数据。
结合本发明实施例的第二方面，本发明实施例的第二方面的第三种实现方式中，所述已知数据为0或1。
结合本发明实施例的第二方面，本发明实施例的第二方面的第四种实现方式中，所述编码单元具体包括：
初始奇偶校验矩阵构造子单元，用于构造所述准循环LDPC的初始奇偶校验矩阵；
转换子单元，用于按照预设条件将所述初始奇偶校验矩阵转换成新的奇偶校验矩阵；
编码子单元，用于根据所述新的奇偶校验矩阵将所述填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据。
结合本发明实施例的第二方面，本发明实施例的第二方面的第五种实现方式中，所述转换子单元具体用于：
将所述初始奇偶校验矩阵进行初等行变换；
从进行初等行变换后的所述初始奇偶校验矩阵中的最后一行开始向上删除预设数量的行得到所述新的奇偶校验矩阵。
结合本发明实施例的第二方面，本发明实施例的第二方面的第六种实现方式中，所述预设数量为准循环LDPC的校验位大小与存储单元组织结构给定的冗余校验空间大小的差值；所述准循环LDPC的校验位大小根据公式计算而得，所述P表示所述存储单元中冗余校验空间大小，z表示所述准循环LDPC的循环矩阵大小。
根据本申请提供的具体实施例，本申请公开了以下技术效果：
本申请公开的基于准循环LDPC的数据处理方法或系统，通过计算所述准循环LDPC的信息位大小；获取与存储单元中业务数据空间的大小相等的业务数据；当所述业务数据的大小小于所述准循环LDPC的信息位大小时，计算所述准循环LDPC的信息位大小与所述业务数据的大小的差值，并给所述业务数据填充与所述差值相等的数量的已知数据；将填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据；将所述业务数据与所述冗余校验数据发送至所述存储单元中相应的物理位置，可以在保证准循环LDPC码长固定不变的情况下使其理想地适配存储单元的内部空间，并具有较高的纠错能力，增加了存储单元的可靠性和使用寿命。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请的基于准循环LDPC的数据处理方法实施例1的流程图；
图2为本申请的基于准循环LDPC的数据处理方法实施例2的流程图；
图3为本申请的基于准循环LDPC的数据处理系统实施例1的结构图；
图4为本申请的基于准循环LDPC的数据处理系统实施例2的结构图；
图5为本申请的计算节点的结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
由背景技术可知，现有技术中采用改变基于准循环结构的LDPC码长(即减少或增加校验位)的方式虽然能使以使其理想地适配闪存的内部空间，但是会导致基于准循环结构的LDPC纠错能力下降，最终影响SSD可靠性和使用寿命。
为此，本申请公开了基于准循环LDPC的数据处理方法及系统，通过计算所述准循环LDPC的信息位大小；获取与存储单元中业务数据空间的大小相等的业务数据；当所述业务数据的大小小于所述准循环LDPC的信息位大小时，计算所述准循环LDPC的信息位大小与所述业务数据的大小的差值，并给所述业务数据填充与所述差值相等的数量的已知数据；将填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据；将所述业务数据与所述冗余校验数据发送至所述存储单元中相应的物理位置，可以在保证准循环LDPC码长固定不变的情况下使其理想地适配存储单元的内部空间，并具有较高的纠错能力，增加了存储单元的可靠性和使用寿命。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
请参阅附图1，图1为本申请公开的一种基于准循环LDPC的数据处理方法实施例1的流程图，该方法具体包括如下步骤。
S101，计算所述准循环LDPC的信息位大小。
LDPC最早是由Gallager在1963年提出的，是一种线性分组码，由信息位和校验位组成。假设LDPC码的码长为n，信息位大小(长度)为k，则校验位大小为n-k，比值R＝k/n称为码率。对于一个(n，k)的LDPC，可以由奇偶校验矩阵H(矩阵维数(n-k)×n)唯一确定。如果LDPC是由奇偶校验矩阵H确定的，则编码后的码字就是H的零空间。需要说明的是，假设有一个二元n维向量v＝(v0，v1，v2……vn-1)，当且仅当v·HT＝0时是一个码字。
举例来讲，一个(9,6)LDPC码的奇偶校验矩阵H为：
H矩阵的每个变量分别对应码字的一个变量vi，由于LDPC是系统码，因此，前6个变量(v0～v5)对应于信息位比特，后3个变量(v6～v8)对应于校验位比特。H矩阵的每一行对应一个奇偶校验方程Ci。根据H矩阵可以写出相应的奇偶校验方程组(包括3个校验方程从上到下依次为C1～C3)。
准循环LDPC的码长为Nz＝Z×N，校验位大小为Mz＝Z×M，准循环LDPC的奇偶校验矩阵具有下面的结构：
其中，是一个z×z的循环矩阵，具体可以是单位循环移位矩阵或者全零矩阵，Si,j∈{-1,0,1，……，z-1}定义了各个循环矩阵的循环值大小，需要说明的是，如果Si,j＝1，则就表示为一个全零矩阵。
H矩阵可以由Mb×Nb的基本矩阵Hb扩展得到，Hb中的元素存储H矩阵中各个循环矩阵的循环因子值，则Hb具体可以表示成以下形式：
因此，实际使用时，仅需存储Hb，能够有效降低存储H所需的内存空间。
在本步骤中，所述准循环LDPC的信息位大小即为准循环LDPC的码长Nz＝Z×N与校验位大小Mz＝Z×M的差值。
S102，获取与存储单元中业务数据空间的大小相等的业务数据。
存储单元具体可以为SSD的闪存的内部空间。闪存是一种非易失性内存芯片，通过充电、放电的方式写入和擦除数据，速度相当快。一个闪存由若干个大小相同的块(block)组成，块一般为数百KB到数MB。一个块分成若干大小相同的页(page)，页的大小一般为4KB或者8KB。每个闪存包括业务数据空间和校验数据空间。该步骤中获取的业务数据大小与存储单元中业务数据空间大小相等。
S103，当所述业务数据的大小小于所述准循环LDPC的信息位大小时，计算所述准循环LDPC的信息位大小与所述业务数据的大小的差值，并给所述业务数据填充与所述差值相等的数量的已知数据。
需要说明的是，所述已知数据为0或1。
S104，将填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据。
S105，将所述业务数据与所述冗余校验数据发送至所述存储单元中相应的物理位置。
本实施例公开了基于准循环LDPC的数据处理方法，通过计算所述准循环LDPC的信息位大小；获取与存储单元中业务数据空间的大小相等的业务数据；当所述业务数据的大小小于所述准循环LDPC的信息位大小时，计算所述准循环LDPC的信息位大小与所述业务数据的大小的差值，并给所述业务数据填充与所述差值相等的数量的已知数据；将填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据；将所述业务数据与所述冗余校验数据发送至所述存储单元中相应的物理位置，可以在保证准循环LDPC码长固定不变的情况下使其理想地适配存储单元的内部空间，并具有较高的纠错能力，增加了存储单元的可靠性和使用寿命。
请参阅附图2，图2为本申请公开的一种基于准循环LDPC的数据处理方法实施例2的流程图，该方法具体包括如下步骤。
S201，根据公式计算所述准循环LDPC的码长。
所述L表示所述准循环LDPC的码长，所述C表示所述存储单元中业务数据空间的大小以及所述存储单元中冗余校验空间大小的和值，所述z表示所述准循环LDPC的循环矩阵大小，所述表示上取整。
S202，根据公式R1＝(L-P)/L计算所述准循环LDPC的新码率。
所述R1表示所述准循环LDPC的新码率，所述P表示所述存储单元中冗余校验空间大小。
S203，根据公式L·R1计算所述准循环LDPC的信息位大小。
S204，获取与存储单元中业务数据空间的大小相等的业务数据。
具体的，可以获取业务数据序列；根据所述存储单元中业务数据空间的大小将所述业务数据序列划分为多组与存储单元中业务数据空间的大小相等的业务数据。当然，也可以采取其他方式获取与存储单元中业务数据空间的大小相等的业务数据，本实施例不再一一列举。
本实施例中，假设存储单元中业务数据空间的大小为D，则所述业务数据大小为D。
S205，当所述业务数据的大小小于所述准循环LDPC的信息位大小时，计算所述准循环LDPC的信息位大小与所述业务数据的大小的差值，并给所述业务数据填充与所述差值相等的数量的已知数据。
基于上述步骤，如果业务数据大小为D，则，所述准循环LDPC的信息位大小与所述业务数据的大小的差值即为L·R1-D。所述已知数据为0或1。
S206，构造所述准循环LDPC的初始奇偶校验矩阵。
需要说明的是，根据准循环LDPC的码长、初始码率采用现有的构造方法既能构造所述准循环LDPC的初始奇偶校验矩阵，对此，本实施例不再详细说明。其中，初始码率根据公式即可计算。
S207，按照预设条件将所述初始奇偶校验矩阵转换成新的奇偶校验矩阵。
具体的，将所述初始奇偶校验矩阵进行初等行变换，从进行初等行变换后的所述初始奇偶校验矩阵中的最后一行开始向上删除预设数量的行得到所述新的奇偶校验矩阵。
需要说明的是，所述预设数量为准循环LDPC的校验位大小与存储单元组织结构给定的冗余校验空间大小的差值；所述准循环LDPC的校验位大小根据公式计算而得，所述P表示所述存储单元中冗余校验空间大小，z表示所述准循环LDPC的循环矩阵大小。
S208，根据所述新的奇偶校验矩阵将所述填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据。
S209，将所述业务数据与所述冗余校验数据发送至所述存储单元中相应的物理位置。
基于上述方法，本实施例给出如下示例对步骤S207及S208进行详细说明。
假设初始奇偶校验矩阵为H0，新的奇偶校验矩阵为H1。
首先，对H0进行初等行变换，将H0变换成如下的形式(a)；
I 0 C1 C2
0 I C3 C4 (a)
0 0 C5 C6
其中，0表示零矩阵，I表示单位矩阵，C1～C6表示循环阵。
然后，删除上述(a)形式的矩阵的最后几行(具体行数根据步骤S207中的描述即可算得)，变换成如下的形式(b)；
I 0 C1 C2
0 I C3 C4 (b)
0 0 D5 D6
其中D5、D6表示对C5、C6删除最后几行所得到的矩阵。
至此，完成步骤S207。
再然后，对D5、D6所在的行进行初等行变换，得到如下的形式(c)
I 0 C1 C2
0 I C3 C4 (c)
0 0 I P5 P6
其中[I P5]＝L*D5；P6＝L*D6，即通过将D5、D6所在的行通过分块左乘L矩阵。
再然后，可以通过P5、P6所对应的信息比特计算出相应的校验比特，这里记为P1，
最后，根据P1及(c)中的其他行计算出其余的校验比特。
至此，完成步骤S208，即获得与所述业务数据对应的冗余校验数据。
本实施例具体公开了基于准循环LDPC的数据处理方法，通过计算所述准循环LDPC的信息位大小；获取与存储单元中业务数据空间的大小相等的业务数据；当所述业务数据的大小小于所述准循环LDPC的信息位大小时，计算所述准循环LDPC的信息位大小与所述业务数据的大小的差值，并给所述业务数据填充与所述差值相等的数量的已知数据；将填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据；将所述业务数据与所述冗余校验数据发送至所述存储单元中相应的物理位置，可以在保证准循环LDPC码长固定不变的情况下，通过改变业务数据的大小不改变冗余校验数据的大小，使其理想地适配存储单元的内部空间，并具有较高的纠错能力，增加了存储单元的可靠性和使用寿命。
基于上述方法，本申请还公开了一种基于准循环LDPC的数据处理系统，具体通过以下实施例进行详细描述。
请参阅附图3，为本申请公开的一种基于准循环LDPC的数据处理系统实施例1的结构图，该系统具体包括如下单元：
计算单元11，用于计算所述准循环LDPC的信息位大小。
获取单元12，用于获取与存储单元中业务数据空间的大小相等的业务数据。
填充单元13，用于当所述业务数据的大小小于所述准循环LDPC的信息位大小时，计算所述准循环LDPC的信息位大小与所述业务数据的大小的差值，并给所述业务数据填充与所述差值相等的数量的已知数据。
编码单元14，用于将填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据。
发送单元15，用于将所述业务数据与所述冗余校验数据发送至所述存储单元中相应的物理位置。
需要说明的是，关于上述各个单元的具体功能实现，已在方法实施例中进行详细说明，本实施例不再赘述。
请参阅附图4，为本申请公开的一种基于准循环LDPC的数据处理系统实施例2的结构图，该系统具体包括如下单元及子单元：
码长计算子单元21，用于根据公式计算所述准循环LDPC的码长，所述L表示所述准循环LDPC的码长，所述C表示所述存储单元中业务数据空间的大小以及所述存储单元中冗余校验空间大小的和值，所述z表示所述准循环LDPC的循环矩阵大小，所述表示上取整。
新码率计算子单元22，用于根据公式R1＝(L-P)/L计算所述准循环LDPC的新码率，所述R1表示所述准循环LDPC的新码率，所述P表示所述存储单元中冗余校验空间大小。
信息位计算子单元23，用于根据公式L·R1计算所述准循环LDPC的信息位大小。
获取单元24，用于获取与存储单元中业务数据空间的大小相等的业务数据。
具体的，获取单元具体用于获取业务数据序列；根据所述存储单元中业务数据空间的大小将所述业务数据序列划分为多组与存储单元中业务数据空间的大小相等的业务数据。当然，获取单元也可以采取其他方式获取与存储单元中业务数据空间的大小相等的业务数据，本实施例不再一一列举。
填充单元25，用于当所述业务数据的大小小于所述准循环LDPC的信息位大小时，计算所述准循环LDPC的信息位大小与所述业务数据的大小的差值，并给所述业务数据填充与所述差值相等的数量的已知数据。所述已知数据为0或1。
初始奇偶校验矩阵构造子单元26，用于构造所述准循环LDPC的初始奇偶校验矩阵。
转换子单元27，用于按照预设条件将所述初始奇偶校验矩阵转换成新的奇偶校验矩阵。
所述转换子单元27具体用于：将所述初始奇偶校验矩阵进行初等行变换；从进行初等行变换后的所述初始奇偶校验矩阵中的最后一行开始向上删除预设数量的行得到所述新的奇偶校验矩阵。所述预设数量为准循环LDPC的校验位大小与存储单元组织结构给定的冗余校验空间大小的差值；所述准循环LDPC的校验位大小根据公式计算而得，所述P表示所述存储单元中冗余校验空间大小，z表示所述准循环LDPC的循环矩阵大小。
编码子单元28，用于根据所述新的奇偶校验矩阵将所述填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据。
发送单元29，用于将所述业务数据与所述冗余校验数据发送至所述存储单元中相应的物理位置。
需要说明的是，关于上述各个单元及子单元的具体功能实现，已在方法实施例中进行详细说明，本实施例不再赘述。
另外，本申请实施例还提供了一种计算节点，计算节点可能是包含计算能力的主机服务器，或者是个人计算机PC，或者是可携带的便携式计算机或终端等等，本申请具体实施例并不对计算节点的具体实现做限定。
图5为本申请的计算节点的结构图。如图5所示，计算节点700包括：
处理器(processor)710，通信接口(Communications Interface)720，存储器(memory)730，总线740。
处理器710，通信接口720，存储器730通过总线740完成相互间的通信。
处理器710，用于执行程序732。
具体地，程序732可以包括程序代码，所述程序代码包括计算机操作指令。该指令用于指示完成基于准循环LDPC的数据处理方法实施例1或实施例2中所公开的基于准循环LDPC的数据处理方法。
处理器710可能是一个中央处理器CPU，或者是特定集成电路ASIC(ApplicationSpecific Integrated Circuit)，或者是被配置成实施本申请实施例的一个或多个集成电路。
存储器730，用于存放程序732。存储器730可能包含高速RAM存储器，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。
程序732中各模块的具体实现参见图3-图4所示实施例中的相应单元或子单元，在此不赘述。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本申请可借助软件加必需的硬件平台的方式来实现，当然也可以全部通过硬件来实施，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案对背景技术做出贡献的全部或者部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例或者实施例的某些部分所述的方法。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本申请的限制。

Claims (12)

1.一种基于准循环LDPC的数据处理方法，其特征在于，所述方法包括：
计算所述准循环LDPC的信息位大小；
获取业务数据，所述业务数据的大小与存储单元中业务数据空间的大小相等；
当所述业务数据的大小小于所述准循环LDPC的信息位大小时，计算所述准循环LDPC的信息位大小与所述业务数据的大小的差值，并给所述业务数据填充与所述差值相等的数量的已知数据；
将填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据；
将所述业务数据与所述冗余校验数据发送至所述存储单元中相应的物理位置；
所述计算所述准循环LDPC的信息位大小具体包括：
根据公式计算所述准循环LDPC的码长，所述L表示所述准循环LDPC的码长，所述C表示所述存储单元中业务数据空间的大小以及所述存储单元中冗余校验空间大小的和值，所述z表示所述准循环LDPC的循环矩阵大小，所述表示上取整；
根据公式R1＝(L-P)/L计算所述准循环LDPC的新码率，所述R1表示所述准循环LDPC的新码率，所述P表示所述存储单元中冗余校验空间大小；
根据公式L·R1计算所述准循环LDPC的信息位大小。
2.根据权利要求1所述的方法，其特征在于，所述获取业务数据具体包括：
获取业务数据序列；
根据所述存储单元中业务数据空间的大小将所述业务数据序列划分为多组所述业务数据。
3.根据权利要求1所述的方法，其特征在于，所述已知数据为0或1。
4.根据权利要求1所述的方法，其特征在于，所述将填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据具体包括：
构造所述准循环LDPC的初始奇偶校验矩阵；
按照预设条件将所述初始奇偶校验矩阵转换成新的奇偶校验矩阵；
根据所述新的奇偶校验矩阵将所述填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据。
5.根据权利要求4所述的方法，其特征在于，所述按照预设条件将所述初始奇偶校验矩阵转换成新的奇偶校验矩阵具体包括：
将所述初始奇偶校验矩阵进行初等行变换；
从进行初等行变换后的所述初始奇偶校验矩阵中的最后一行开始向上删除预设数量的行得到所述新的奇偶校验矩阵。
6.根据权利要求5所述的方法，其特征在于，所述预设数量为准循环LDPC的校验位大小与存储单元组织结构给定的冗余校验空间大小的差值；所述准循环LDPC的校验位大小根据公式计算而得，所述P表示所述存储单元中冗余校验空间大小，z表示所述准循环LDPC的循环矩阵大小。
7.一种基于准循环LDPC的数据处理系统，其特征在于，所述系统包括：
计算单元，用于计算所述准循环LDPC的信息位大小；
获取单元，用于获取业务数据，所述业务数据与存储单元中业务数据空间的大小相等；
填充单元，用于当所述业务数据的大小小于所述准循环LDPC的信息位大小时，计算所述准循环LDPC的信息位大小与所述业务数据的大小的差值，并给所述业务数据填充与所述差值相等的数量的已知数据；
编码单元，用于将填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据；
发送单元，用于将所述业务数据与所述冗余校验数据发送至所述存储单元中相应的物理位置；
所述计算单元具体包括：
码长计算子单元，用于根据公式计算所述准循环LDPC的码长，所述L表示所述准循环LDPC的码长，所述C表示所述存储单元中业务数据空间的大小以及所述存储单元中冗余校验空间大小的和值，所述z表示所述准循环LDPC的循环矩阵大小，所述表示上取整；
新码率计算子单元，用于根据公式R1＝(L-P)/L计算所述准循环LDPC的新码率，所述R1表示所述准循环LDPC的新码率，所述P表示所述存储单元中冗余校验空间大小；
信息位计算子单元，用于根据公式L·R1计算所述准循环LDPC的信息位大小。
8.根据权利要求7所述的系统，其特征在于，所述获取单元具体用于：
获取业务数据序列；
根据所述存储单元中业务数据空间的大小将所述业务数据序列划分为多组所述业务数据。
9.根据权利要求7所述的系统，其特征在于，所述已知数据为0或1。
10.根据权利要求7所述的系统，其特征在于，所述编码单元具体包括：
初始奇偶校验矩阵构造子单元，用于构造所述准循环LDPC的初始奇偶校验矩阵；
转换子单元，用于按照预设条件将所述初始奇偶校验矩阵转换成新的奇偶校验矩阵；
编码子单元，用于根据所述新的奇偶校验矩阵将所述填充后的业务数据进行编码，获得与所述业务数据对应的冗余校验数据。
11.根据权利要求10所述的系统，其特征在于，所述转换子单元具体用于：
将所述初始奇偶校验矩阵进行初等行变换；
从进行初等行变换后的所述初始奇偶校验矩阵中的最后一行开始向上删除预设数量的行得到所述新的奇偶校验矩阵。
12.根据权利要求11所述的系统，其特征在于，所述预设数量为准循环LDPC的校验位大小与存储单元组织结构给定的冗余校验空间大小的差值；所述准循环LDPC的校验位大小根据公式计算而得，所述P表示所述存储单元中冗余校验空间大小，z表示所述准循环LDPC的循环矩阵大小。
CN201410841943.7A 2014-12-30 2014-12-30 一种基于准循环ldpc的数据处理方法及系统 Active CN105811996B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410841943.7A CN105811996B (zh) 2014-12-30 2014-12-30 一种基于准循环ldpc的数据处理方法及系统
EP15875055.4A EP3182601B1 (en) 2014-12-30 2015-12-07 Data processing method and system based on quasi-cyclic ldpc
PCT/CN2015/096572 WO2016107377A1 (zh) 2014-12-30 2015-12-07 一种基于准循环ldpc的数据处理方法及系统
US15/638,014 US10355711B2 (en) 2014-12-30 2017-06-29 Data processing method and system based on quasi-cyclic LDPC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410841943.7A CN105811996B (zh) 2014-12-30 2014-12-30 一种基于准循环ldpc的数据处理方法及系统

Publications (2)

Publication Number Publication Date
CN105811996A CN105811996A (zh) 2016-07-27
CN105811996B true CN105811996B (zh) 2019-12-06

Family

ID=56284198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410841943.7A Active CN105811996B (zh) 2014-12-30 2014-12-30 一种基于准循环ldpc的数据处理方法及系统

Country Status (4)

Country Link
US (1) US10355711B2 (zh)
EP (1) EP3182601B1 (zh)
CN (1) CN105811996B (zh)
WO (1) WO2016107377A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108574491B (zh) * 2017-03-09 2020-02-21 华为技术有限公司 数据处理方法、数据处理装置和通信设备
CN108631939B (zh) * 2017-03-24 2020-03-10 华为技术有限公司 分割传输块的方法、无线通信设备和芯片
CN114679185A (zh) * 2017-08-11 2022-06-28 中兴通讯股份有限公司 数据编码方法及装置
CN109347486B (zh) * 2018-10-11 2021-07-20 西安电子科技大学 低复杂度高吞吐率的5g ldpc编码器和编码方法
CN111130569B (zh) * 2019-12-17 2021-11-30 佛山科学技术学院 一种空间信息数据自适应容错处理方法及系统
CN114154600A (zh) * 2021-08-31 2022-03-08 佛山市顺德区美的饮水机制造有限公司 饮水管理方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1714512A (zh) * 2002-11-18 2005-12-28 高通股份有限公司 速率兼容的低密度奇偶校验(ldpc)码
CN1770640A (zh) * 2004-11-04 2006-05-10 中兴通讯股份有限公司 一种低密度奇偶校验码的编码器/译码器及其生成方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7752520B2 (en) 2004-11-24 2010-07-06 Intel Corporation Apparatus and method capable of a unified quasi-cyclic low-density parity-check structure for variable code rates and sizes
US7543197B2 (en) 2004-12-22 2009-06-02 Qualcomm Incorporated Pruned bit-reversal interleaver
EP1677450A3 (en) 2004-12-31 2008-09-24 Samsung Electronics Co., Ltd. HARQ apparatus and method using an LDPC code
KR100663469B1 (ko) 2004-12-31 2007-02-28 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
CN101047387B (zh) 2007-03-23 2010-06-09 北京大学 一种多码率兼容ldpc码的构造方法及其译码器
KR20080102902A (ko) 2007-05-22 2008-11-26 삼성전자주식회사 가변 부호화율을 가지는 ｌｄｐｃ 부호 설계 방법, 장치 및그 정보 저장 매체
JP4858335B2 (ja) 2007-07-10 2012-01-18 ソニー株式会社 符号化方法および符号化装置
CN100589327C (zh) * 2007-09-25 2010-02-10 华为技术有限公司 编码、解码方法及编码器、解码器
CN101447851B (zh) 2007-11-26 2012-01-04 清华大学 一种准循环低密度奇偶校验码的生成方法
KR20090064709A (ko) * 2007-12-17 2009-06-22 한국전자통신연구원 Ｌｄｐｃ 부호의 패리티 검사 행렬 생성 장치 및 그방법과, 그를 이용한 ｌｄｐｃ 부/복호화 장치
CN101227193B (zh) 2008-02-02 2010-06-02 中国科学院计算技术研究所 一种低密度校验码的编解码装置和方法
CN102651652B (zh) 2008-05-04 2015-07-29 华为技术有限公司 生成码率兼容ldpc码及harq方案的方法及装置
CN101630989B (zh) 2008-07-14 2012-10-03 上海华为技术有限公司 一种数据发送方法、装置及通信系统
JP2010114862A (ja) * 2008-10-10 2010-05-20 Panasonic Corp 符号化器、送信装置及び符号化方法
CN101567697B (zh) 2009-05-25 2012-12-12 普天信息技术研究院有限公司 一种速率兼容的低密度奇偶校验码编码方法和编码器
CN102025441B (zh) 2009-09-11 2013-07-31 北京泰美世纪科技有限公司 Ldpc码校验矩阵的构造方法、ldpc码的编码方法和编码装置
JP5442024B2 (ja) 2009-11-17 2014-03-12 三菱電機株式会社 誤り訂正符号化方法および装置ならびにそれを用いた通信システム
US8572463B2 (en) * 2010-02-01 2013-10-29 Sk Hynix Memory Solutions Inc. Quasi-cyclic LDPC encoding and decoding for non-integer multiples of circulant size
CN102412842B (zh) 2010-09-25 2016-06-15 中兴通讯股份有限公司 一种低密度奇偶校验码的编码方法及装置
CN102075196B (zh) 2010-12-10 2014-02-19 清华大学 多码率多码长qc-ldpc码编码方法及编码调制系统
CN102118231B (zh) 2011-04-13 2013-04-17 厦门大学 多边类型低密度奇偶校验码的码率自适应编码方法
KR101791477B1 (ko) * 2011-10-10 2017-10-30 삼성전자주식회사 통신/방송 시스템에서 데이터 송수신 장치 및 방법
CN103391104A (zh) * 2012-05-10 2013-11-13 中兴通讯股份有限公司 低密度奇偶校验码ldpc编码处理方法及装置
US8972826B2 (en) * 2012-10-24 2015-03-03 Western Digital Technologies, Inc. Adaptive error correction codes for data storage systems
US20140281794A1 (en) * 2013-03-14 2014-09-18 Kabushiki Kaisha Toshiba Error correction circuit
CN103199875B (zh) * 2013-03-22 2016-08-10 北京空间飞行器总体设计部 一种基于准循环ldpc码的高效编码方法
CN103944586A (zh) 2014-04-10 2014-07-23 重庆邮电大学 一种码率兼容qc-ldpc码的构造方法
US9432053B1 (en) * 2014-07-07 2016-08-30 Microsemi Storage Solutions (U.S.), Inc. High speed LDPC decoder

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1714512A (zh) * 2002-11-18 2005-12-28 高通股份有限公司 速率兼容的低密度奇偶校验(ldpc)码
CN1770640A (zh) * 2004-11-04 2006-05-10 中兴通讯股份有限公司 一种低密度奇偶校验码的编码器/译码器及其生成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Rate-0.96 LDPC Decoding VLSI for Soft-Decision Error Correction of NAND Flash Memory;Jonghong Kim et al.;《IEEE Transactions on Very Large Scale Integration (VLSI) Systems》;20140531;正文第1005页 *

Also Published As

Publication number Publication date
WO2016107377A1 (zh) 2016-07-07
EP3182601B1 (en) 2019-02-20
US20170302294A1 (en) 2017-10-19
EP3182601A1 (en) 2017-06-21
EP3182601A4 (en) 2017-11-22
US10355711B2 (en) 2019-07-16
CN105811996A (zh) 2016-07-27

Similar Documents

Publication Publication Date Title
CN105811996B (zh) 一种基于准循环ldpc的数据处理方法及系统
US10146618B2 (en) Distributed data storage with reduced storage overhead using reduced-dependency erasure codes
KR101753498B1 (ko) 신뢰도 데이터 업데이트
CN102655021B (zh) 半导体存储装置以及解码方法
KR101892319B1 (ko) 저-밀도 패리티 체크 코드를 사용하는 인코딩 및 디코딩 기술
US10707902B2 (en) Permutation network designing method, and permutation circuit of QC-LDPC decoder
KR20160090054A (ko) 플래시 메모리 시스템 및 그의 동작 방법
US20180152204A1 (en) Balanced Reed-Solomon Codes
CN111404554B (zh) 一种纠删码的编码矩阵生成方法、装置及电子设备
US20190036548A1 (en) Permutation network designing method, and permutation circuit of qc-ldpc decoder
US10897271B2 (en) Multi-dimensional quasi-cyclic (QC) low-density parity-check (LDPC) code constructions
KR20140088423A (ko) 리드-솔로몬 저밀도 패리티 검사 디코더를 포함하는 반도체 메모리 시스템 및 그것의 읽기 방법
CN108432170A (zh) 用于多码分布式存储的装置和方法
CN110990188B (zh) 一种基于Hadamard矩阵的部分重复码的构造方法
CN110971240B (zh) 解码器设计方法与存储控制器
KR101496052B1 (ko) 블록 단위 연접 bch 부호 성능 개선 및 오류마루 경감을 위해 순환 자리 이동을 활용하는 복호 기법 및 회로
CN105938728B (zh) 用于近似平衡码的编码器和解码器设计
CN116662063B (zh) 一种闪存的纠错配置方法、纠错方法、系统、设备及介质
CN112583420A (zh) 一种数据处理方法和译码器
CN114946144B (zh) 低密度奇偶校验码编码方法和编码器
US10122381B2 (en) Method of constructing flat XOR codes from integer indexed tanner graphs
CN117271199A (zh) 码生成、编码及解码方法及其装置
Yu et al. Product-Matrix Construction of Minimum Storage Rack-aware Regenerating Codes
CN108156838B (zh) 用于编码数据的方法和装置
KR20220168942A (ko) 체계적인 소거 인코딩을 위한 하드웨어 아키텍처 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220118

Address after: 450046 Floor 9, building 1, Zhengshang Boya Plaza, Longzihu wisdom Island, Zhengdong New Area, Zhengzhou City, Henan Province

Patentee after: Super fusion Digital Technology Co.,Ltd.

Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen

Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd.

TR01 Transfer of patent right