CN104616054A - 安全性能高的智能卡 - Google Patents

安全性能高的智能卡 Download PDF

Info

Publication number
CN104616054A
CN104616054A CN201510060200.0A CN201510060200A CN104616054A CN 104616054 A CN104616054 A CN 104616054A CN 201510060200 A CN201510060200 A CN 201510060200A CN 104616054 A CN104616054 A CN 104616054A
Authority
CN
China
Prior art keywords
input end
output terminal
random number
controlled oscillator
type flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510060200.0A
Other languages
English (en)
Inventor
黄友华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hongshan Technology Co Ltd
Original Assignee
Chengdu Hongshan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hongshan Technology Co Ltd filed Critical Chengdu Hongshan Technology Co Ltd
Priority to CN201510060200.0A priority Critical patent/CN104616054A/zh
Publication of CN104616054A publication Critical patent/CN104616054A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

本发明公开了一种安全性能高的智能卡,它包括嵌入式微处理器、随机数产生器和微处理器和随机数产生器之间的随机数消耗电路,随机数消耗电路的放大器的输出端同时连接比较器的输入端和压控振荡器的输入端,比较器的输出端同时与移位寄存器和第二D触发器的输入端相连,移位寄存器的输出端与译码器的输入端相连,译码器的输出端与压控振荡器的输入端相连,压控振荡器的输出端与分频器的输入端相连;分频器的输出端一端与第一D触发器的输入端相连,另一端同时与第一、第二D触发器的触发端相连;第一、第二D触发器的输出端与异或门的输入端连接。本发明能抵抗DPA 的攻击,安全性能高。

Description

安全性能高的智能卡
技术领域
本发明涉及一种智能卡,具体涉及一种安全性能高的智能卡。
背景技术
智能卡拥有轻便与安全的特性,在网络上的安全付款、网络连接的安全控管与电子签章等应用领域扮演重要角色。我国已有不少信息安全应用系统借助智能卡来记忆系统运作所需的秘密信息,并利用智能卡具有的计算能力提升系统安全,智能卡正逐步取代磁卡而广泛应用于金融及其他相关产业。随着对智能卡的攻击方法的不断发展,特别是随着近年来许多新型的攻击智能卡技术被公开发表,智能卡的安全面临巨大挑战。其中,差分功耗分析(Differential Power Analysis,DPA)就是一种很有效的能量攻击方法,其主要是借助统计方法来提取与密钥有关的信息,实现过程比较复杂, DPA对智能卡中相关的内嵌加密算法的成功攻击已经被广泛报道。智能卡是一种在发卡后可下载应用程序的公开平台架构,所以为了防止伪卡与保护持卡人,智能卡必须具有高安全性和高可靠性。
发明内容
本发明克服了现有技术的不足,提供一种安全性能高的智能卡,该智能卡的安全性能高能有效抵抗DPA的攻击。
为解决上述的技术问题,本发明采用以下技术方案:
一种安全性能高的智能卡,它包括嵌入式微处理器和与嵌入式微处理器连接的随机数产生器,其特征在于:所述的微处理器和随机数产生器之间连接有随机数消耗电路,所述的随机数消耗电路包括放大器、比较器、移位寄存器、译码器、压控振荡器、分频器和第一、第二D触发器,其中放大器的输出端同时连接比较器的输入端和压控振荡器的输入端,比较器的输出端同时与移位寄存器和第二D触发器的输入端相连,移位寄存器的输出端与译码器的输入端相连,译码器的输出端与压控振荡器的输入端相连,压控振荡器的输出端与分频器的输入端相连;分频器的输出端一端与第一D触发器的输入端相连,另一端同时与第一、第二D触发器的触发端相连;第一、第二D触发器的输出端与异或门的输入端连接。
更进一步的技术方案是:
所述的放大器的输入端接在两个电阻之间,一个电阻的另一端接地。
对于智能卡的DPA攻击,主要是利用在卡上嵌入式微处理器运作时,某个特定指令的执行或数据存取所消耗功率,在供应电压源上所表现特定的电流频谱提供的有用信息。故可以通过外加额外的电路造成额外的电流消耗,从而改变电流频谱以达到抗DPA攻击。同时额外的电流消耗电路必须通过采用随机数随机的方式,产生随机数消耗电流,以达到芯片消耗电力无法预测性,使其不能被分析与统计。在此随机数消耗电路中,当电阻噪声产生的噪声电压经过放大器、比较器后,产生“1”或“0”数字信号,存入移位寄存器,这样寄存器内的值已经类似混沌式RNG所产生的随机数,此随机数经译码器编码后,控制三态充放电缓冲器的充放电个数,最终达到以随机数控制电流消耗的目的。
与现有技术相比,本发明的有益效果是:本发明的电路加入一个随机数消耗电路,达到以随机数控制电流消耗的目的,使其能有效地抵抗DPA的攻击,提高其的安全性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1为本发明的智能卡的结构示意图。
图2为本发明的随机数消耗电路的电路示意图。
具体实施方式
下面结合附图对本发明作进一步的说明。本发明的实施方式包括但不限于下列实施例。
实施例
如图1所示的一种安全性能高的智能卡,它包括嵌入式微处理器和与嵌入式微处理器连接的随机数产生器,微处理器和随机数产生器之间连接有随机数消耗电路,随机数消耗电路包括放大器、比较器、移位寄存器、译码器、压控振荡器、分频器和第一、第二D触发器,其中放大器的输出端同时连接比较器的输入端和压控振荡器的输入端,比较器的输出端同时与移位寄存器和第二D触发器的输入端相连,移位寄存器的输出端与译码器的输入端相连,译码器的输出端与压控振荡器的输入端相连,压控振荡器的输出端与分频器的输入端相连;分频器的输出端一端与第一D触发器的输入端相连,另一端同时与第一、第二D触发器的触发端相连;第一、第二D触发器的输出端与异或门的输入端连接。放大器的输入端接在两个电阻之间,一个电阻的另一端接地。
整个随机数消耗电路包括放大器、比较器、移位寄存器、译码器、压控振荡器、分频器和第一、第二D触发器,当电阻噪声产生的噪声电压经过放大器、比较器后,产生“1”或“0”数字信号,存入移位寄存器,这样寄存器内的值已经类似混沌式RNG所产生的随机数,此随机数经译码器编码后,控制三态充放电缓冲器的充放电个数,最终达到以随机数控制电流消耗的目的。
按照上述的实施例,即可很好的完成本发明。
如上所述即为本发明的实施例。本发明不局限于上述实施方式,任何人应该得知在本发明的启示下做出的结构变化,凡是与本发明具有相同或相近的技术方案,均落入本发明的保护范围之内。

Claims (2)

1.一种安全性能高的智能卡,它包括嵌入式微处理器和与嵌入式微处理器连接的随机数产生器,其特征在于:所述的微处理器和随机数产生器之间连接有随机数消耗电路,所述的随机数消耗电路包括放大器、比较器、移位寄存器、译码器、压控振荡器、分频器和第一、第二D触发器,其中放大器的输出端同时连接比较器的输入端和压控振荡器的输入端,比较器的输出端同时与移位寄存器和第二D触发器的输入端相连,移位寄存器的输出端与译码器的输入端相连,译码器的输出端与压控振荡器的输入端相连,压控振荡器的输出端与分频器的输入端相连;分频器的输出端一端与第一D触发器的输入端相连,另一端同时与第一、第二D触发器的触发端相连;第一、第二D触发器的输出端与异或门的输入端连接。
2.根据权利要求1所述的安全性能高的智能卡,其特征在于:所述的放大器的输入端接在两个电阻之间,一个电阻的另一端接地。
CN201510060200.0A 2015-02-05 2015-02-05 安全性能高的智能卡 Pending CN104616054A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510060200.0A CN104616054A (zh) 2015-02-05 2015-02-05 安全性能高的智能卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510060200.0A CN104616054A (zh) 2015-02-05 2015-02-05 安全性能高的智能卡

Publications (1)

Publication Number Publication Date
CN104616054A true CN104616054A (zh) 2015-05-13

Family

ID=53150490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510060200.0A Pending CN104616054A (zh) 2015-02-05 2015-02-05 安全性能高的智能卡

Country Status (1)

Country Link
CN (1) CN104616054A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994980A (zh) * 2017-11-21 2018-05-04 华南理工大学 一种采用时钟乱序技术和混沌触发器的抗dpa攻击方法
CN112434771A (zh) * 2019-11-05 2021-03-02 友达光电股份有限公司 可挠式无线通信芯片及无线通信标签

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6820814B1 (en) * 1999-03-08 2004-11-23 Gegemplus Countermeasure method in an electric component using a secret key cryptographic algorithm
CN101695021A (zh) * 2009-10-22 2010-04-14 杭州晟元芯片技术有限公司 一种抗spa/dpa攻击的系统和方法
CN204537190U (zh) * 2015-02-05 2015-08-05 成都市宏山科技有限公司 安全性能高能有效抵抗dpa攻击的智能卡

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6820814B1 (en) * 1999-03-08 2004-11-23 Gegemplus Countermeasure method in an electric component using a secret key cryptographic algorithm
CN101695021A (zh) * 2009-10-22 2010-04-14 杭州晟元芯片技术有限公司 一种抗spa/dpa攻击的系统和方法
CN204537190U (zh) * 2015-02-05 2015-08-05 成都市宏山科技有限公司 安全性能高能有效抵抗dpa攻击的智能卡

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
智能卡抗DPA攻击的设计与实现;张剑峰等;《中国防伪报道》;20090910;30-33 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994980A (zh) * 2017-11-21 2018-05-04 华南理工大学 一种采用时钟乱序技术和混沌触发器的抗dpa攻击方法
CN107994980B (zh) * 2017-11-21 2019-12-10 华南理工大学 一种采用时钟乱序技术和混沌触发器的抗dpa攻击方法
CN112434771A (zh) * 2019-11-05 2021-03-02 友达光电股份有限公司 可挠式无线通信芯片及无线通信标签
CN112434771B (zh) * 2019-11-05 2023-08-18 友达光电股份有限公司 可挠式无线通信芯片及无线通信标签

Similar Documents

Publication Publication Date Title
Das et al. X-DeepSCA: Cross-device deep learning side channel attack
Bi et al. Tunnel FET current mode logic for DPA-resilient circuit designs
Choi et al. Symmetric adiabatic logic circuits against differential power analysis
CN105406957B (zh) 保护密码设备对抗实现攻击
CN104168264A (zh) 一种低成本、高安全性物理不可克隆函数
Lu et al. 1.32 GHz high-throughput charge-recovery AES core with resistance to DPA attacks
CN105227176A (zh) 一种混合型puf电路
CN106385316B (zh) Puf模糊提取电路和方法
CN106850227A (zh) 一种采用cnfet实现的三值puf单元及电路
Fu et al. A low‐cost UHF RFID tag chip with AES cryptography engine
Monteiro et al. Low‐power secure S‐box circuit using charge‐sharing symmetric adiabatic logic for advanced encryption standard hardware design
CN104459519A (zh) 一种芯片安全测试方法及装置
CN104616054A (zh) 安全性能高的智能卡
CN106100823A (zh) 保护密码装置
Miura et al. An intermittent-driven supply-current equalizer for 11x and 4x power-overhead savings in CPA-resistant 128bit AES cryptographic processor
CN204537190U (zh) 安全性能高能有效抵抗dpa攻击的智能卡
CN102110206B (zh) 防御攻击的方法和具有攻击防御功能的装置
Ma et al. Improved conditional differential attacks on Grain v1
Yu Convolutional neural network attack on cryptographic circuits
Nguyen et al. Extraction of device fingerprints using built-in erase-suspend operation of flash memory devices
KR101332376B1 (ko) 해밍 웨이트 모델을 이용한 전력 분석공격을 방지할 수 있는 논리회로 및 이를 포함하는 스마트 카드
Suzuki et al. Multiple-valued debiasing for physically unclonable functions and its application to fuzzy extractors
CN114679277B (zh) 一种基于sr puf的可靠性自检和可靠响应去偏方法
Yu et al. ResNet‐based Trojan detection methodology for protected ICs
Yu Hardware trojan attacks on voltage scaling‐based side‐channel attack countermeasure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150513

RJ01 Rejection of invention patent application after publication