CN104599958B - 一种用于高能离子注入的复合掩膜的制备方法 - Google Patents

一种用于高能离子注入的复合掩膜的制备方法 Download PDF

Info

Publication number
CN104599958B
CN104599958B CN201510028928.5A CN201510028928A CN104599958B CN 104599958 B CN104599958 B CN 104599958B CN 201510028928 A CN201510028928 A CN 201510028928A CN 104599958 B CN104599958 B CN 104599958B
Authority
CN
China
Prior art keywords
mask
layer
photoresist
chip
sacrificial dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510028928.5A
Other languages
English (en)
Other versions
CN104599958A (zh
Inventor
施长治
林春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Technical Physics of CAS
Original Assignee
Shanghai Institute of Technical Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Technical Physics of CAS filed Critical Shanghai Institute of Technical Physics of CAS
Priority to CN201510028928.5A priority Critical patent/CN104599958B/zh
Publication of CN104599958A publication Critical patent/CN104599958A/zh
Application granted granted Critical
Publication of CN104599958B publication Critical patent/CN104599958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Abstract

本发明公开了一种用于高能离子注入的复合掩膜的制备方法。本发明的掩膜为一种具有三层结构的复合光致抗蚀剂掩膜，该掩膜将光致抗蚀剂掩膜图形制作在注入阻挡层介质膜与表层牺牲介质膜之间，用作高能离子注入掩膜。其制备方法采用正性光致抗蚀剂经光刻在注入阻挡层介质膜表面形成掩膜图形，再利用正负倾角薄膜蒸发工艺在注入区、光致抗蚀剂掩膜侧壁及顶端生长牺牲介质膜，用于高能离子注入。本发明的复合掩膜可避免光致抗蚀剂掩膜在高能离子轰击下的皲裂变性问题，且掩膜去除无残留，保证芯片表面洁净度，提高器件性能。

Description

一种用于高能离子注入的复合掩膜的制备方法
技术领域
本发明涉及微电子工艺中的掩膜技术，具体指一种用于碲镉汞高能离子注入的复合掩膜的制备方法。
背景技术
基于碲镉汞光电二极管的红外焦平面阵列探测器已经广泛应用于军事安保、资源勘探、海洋监测及空间遥感等领域。按器件结构划分，HgCdTe光电二极管可分为n-on-p型和p-on-n型。n-on-p工艺历经几十年的技术积累已经趋于成熟，基于该工艺的短波红外(SWIR)和中波红外(MWIR)HgCdTe FPA器件已经具有较高的性能。然而，对于长波(LW)及甚长波(VLW)器件来说，为了获得相应谱段的光谱响应，必须将HgCdTe基底材料的禁带宽度进一步降低(＜90meV)。在这样窄的禁带宽度下，器件暗电流中的隧穿电流分量将变得十分显著。p-on-n型器件可以显著抑制隧穿电流、降低暗电流并减小光吸收层的串联电阻，在长波/甚长波以及大面积碲镉汞红外焦平面阵列探测器应用方面具有n-on-p型器件不可比拟的优势。p-on-n型探测器中的平面pn结工艺与台面pn结工艺相比，具有工艺易实现、表面钝化工艺简单、器件一致性好的优点。其核心技术之一就是p型杂质的离子注入技术，掺杂剂为V族元素，以砷元素最为常用。砷的原子质量大、扩散系数很小，为了将砷离子注入到满足器件性能要求的适合深度，必须采用高能量进行离子注入，注入能量高于300KeV。在这样高能量的重核离子轰击下，不仅碲镉汞材料表层会产生损伤缺陷，常规的光致抗蚀剂掩膜也无法承受，会发生变性和皲裂，从而导致工艺失败和注入后无法彻底去除掩膜的问题。
目前，在硅基半导体器件工艺中，为了避免光致抗蚀剂这样的软性掩膜在离子轰击下的变性和易残留的问题，一些半导体器件生产商提出了硬性掩膜方案，即以图形化的硬介质薄膜作为注入掩膜。如，京东方科技提出在基板表面制备石墨薄膜，通过一次构图工艺形成石墨掩膜层(参考文献：一种离子注入的方法.中国发明专利,CN103972062A)；华力微电子提出在衬底结构表面沉积非晶态碳层作为注入掩膜层，在其上沉积硬掩膜层，再覆盖光致抗蚀剂，通过光刻和多次图形化刻蚀，获得非晶态碳层掩膜(参考文献：一种离子注入阻挡层的制作方法.中国发明专利,CN102683184A)。虽然硬性掩膜避免了光致抗蚀剂掩膜受轰击变性及易残留的问题，但是其需要沉积额外的介质膜，并进行多步光刻及刻蚀，工艺复杂。硬性掩膜不适用于碲镉汞器件的原因为：1)硬性掩膜层的沉积温度远超过碲镉汞材料所能承受的温度范围(低于70℃)，而低温生长(＜100℃)的介质薄膜多为柱状多晶结构，表面存在针孔，严重影响薄膜的掩膜阻挡作用；2)现有工艺采用的硬性掩膜层(SiO2、石墨、非晶态碳等)与碲镉汞材料存在较大的晶格失配，薄膜的附着性较差；3)硬性掩膜需要多步光刻及图形化刻蚀，引入的图形尺寸工艺误差多，使小尺寸注入区的图形精度难以保证。因此，必须考虑采用现有技术以外的工艺方案来解决碲镉汞材料的高能离子注入掩膜的制备与去除问题。
发明内容
本发明的目的是提供一种用于碲镉汞高能离子注入的复合掩膜的制备方法。
本发明中掩膜包括注入阻挡层1，光致抗蚀剂掩膜层2，牺牲介质层3；其结构为：复合掩膜的底层为注入阻挡层1，中部为具有掩膜图形的光致抗蚀剂掩膜层2，上层为牺牲介质层3；
所述的注入阻挡层1为20～200nm厚的介质膜层，采用与碲镉汞材料晶格失配较小的材料：碲锌镉、碲化锌或碲化镉；
所述的牺牲介质层3为20～200nm厚的二氧化硅或硫化锌薄膜层。
本发明中所述的复合掩膜结构的制备方法是指在生长有注入阻挡层介质膜的碲镉汞芯片表面采用正性光致抗蚀剂曝光光刻后获得注入区掩膜图形，采用正负倾角沉积方法在注入区、光致抗蚀剂掩膜侧壁及顶部沉积牺牲介质膜，获得复合注入掩膜。本发明中所述的复合掩膜的去除方法是指依次采用湿法腐蚀、曝光显影、湿法腐蚀的方法依次去除牺牲介质膜、光致抗蚀剂以及注入阻挡层。
掩膜的制备方法的工艺步骤具体如下：
1)将已沉积注入阻挡层介质膜的芯片清洗干净并烘干，在芯片表面旋转涂覆一层正性光致抗蚀剂，用光刻掩膜版对芯片进行曝光显影及后烘坚膜，制备出光致抗蚀剂注入区掩膜图形；
2)将已经制备好掩膜图形的芯片装载在样品台上，首先以0°倾角旋转样品台，沉积总厚度20％～80％的牺牲介质膜；再以﹢20°～﹢50°倾角旋转样品台，沉积总厚度10％～40％的牺牲介质膜；最后以﹣20°～﹣50°倾角旋转样品台，沉积总厚度10％～40％的牺牲介质膜；最终获得厚度为20～200nm的牺牲介质膜。
掩膜的去除方法的工艺步骤具体如下：
1)将离子注入后的芯片用去离子水清洗干净，然后浸入牺牲介质层3腐蚀液中腐蚀，直至牺牲介质膜去除干净，用去离子水漂洗干净；
2)用紫外线光刻机对芯片无掩膜曝光60～120秒，然后用显影液浸泡1～3分钟，去除光致抗蚀剂掩膜层2，再用去离子水漂洗干净；
3)将芯片浸入注入阻挡层1腐蚀液中腐蚀，直至注入阻挡层介质膜去除干净，用去离子水漂洗干净。
本发明具有如下优点：
1.本发明制备的复合掩膜将软性光致抗蚀剂掩膜图形由正负倾角沉积方法沉积的牺牲介质膜进行保护，有效防止光致抗蚀剂掩膜表面，特别是边缘部分在高能离子轰击下的变性和皲裂现象的发生，避免了由此而引起的器件工艺失败及掩膜易残留的问题。
2.光致抗蚀剂掩膜采用曝光显影方法去除，缩短了去胶时间，掩膜去除完全，无残留。
附图说明
图1是复合掩膜的结构示意图。
图2是复合掩膜的制备及去除工艺流程图。
图3(1)和3(2)是采用常规的光致抗蚀剂掩膜离子注入后掩膜发生皲裂。图3(3)和3(4)分别是采用0°倾角沉积牺牲介质膜的芯片经离子注入后注入阻挡层去除前后的照片。图中，注入区边缘仍然发生明显的光致抗蚀剂掩膜变性现象，且无法去除干净。图3(5)是采用正负倾角沉积法沉积牺牲介质膜的芯片经离子注入后的表面，掩膜完好，未发生变性和皲裂。图3(6)是采用正负倾角沉积法沉积牺牲介质膜的芯片经离子注入并去除掩膜后的表面，无掩膜残留。
具体实施方式
下面结合附图，以像元尺寸为30微米、阵列规模为20×3的碲镉汞芯片为实例对本发明的实施方式做详细说明：
本发明的实施例采用已经沉积碲化镉注入阻挡层的碲镉汞外延材料芯片制备三明治结构的复合掩膜。本发明中所述的复合掩膜的制备方法是指在碲镉汞外延材料芯片上沉积特定厚度的注入阻挡层，然后利用正性光致抗蚀剂曝光显影后获得注入区掩膜图形，采用正负倾角沉积方法在注入区顶部、光致抗蚀剂掩膜侧壁及顶部沉积牺牲介质膜，获得具有三明治结构的复合掩膜，如附图1所示。
实施例1：
采用本发明中所述的掩膜制备方法，在碲镉汞外延材料芯片表面进行蒸发沉积、光刻和正负倾角蒸发沉积，制备工艺流程如附图2所示。首先在进行退火处理和表面腐蚀处理后的碲镉汞外延材料芯片表面热蒸发沉积～60nm厚的碲化镉注入阻挡层，将芯片清洗干净，在芯片表面旋转涂覆一层厚度2～3微米厚的正性光致抗蚀剂，用光刻版对芯片进行紫外光曝光，经过显影和定影后，获得光致抗蚀剂注入掩膜。
将已经制备好掩膜图形的芯片装载在高真空热蒸发设备的样品台上，首先以0°倾角旋转样品台，沉积～20nm厚的硫化锌薄膜；再以45°倾角旋转样品台，沉积～20nm厚的硫化锌薄膜；最后以﹣45°倾角旋转样品台，沉积～20nm厚的硫化锌薄膜；最终获得厚度为～60nm的硫化锌牺牲介质膜，获得具有三明治结构的复合掩膜。
对制备有该注入掩膜的碲镉汞芯片以300KeV的能量注入As+离子。对注入后的芯片进行显微镜镜检，掩膜完好，未发生掩膜变性和皲裂现象，如附图3(5)所示。采用本发明所述的掩膜去除方法，在离子注入后的碲镉汞芯片表面进行湿法腐蚀、紫外曝光和显影，掩膜去除工艺流程如附图2所示。将离子注入后的芯片用去离子水清洗干净，并用氮气吹干，然后浸入盐酸腐蚀液中腐蚀3～4秒，直至牺牲介质膜去除干净，用去离子水漂洗干净，并用氮气吹干。
用紫外线光刻机对芯片无掩膜曝光90～120秒，然后用显影液浸泡2～3分钟，去除光致抗蚀剂掩膜层，再用去离子水漂洗干净。将芯片浸入浓磷酸、过氧化氢的水溶液中，腐蚀4～5秒，直至碲化镉阻挡层介质膜去除干净，用去离子水漂洗干净。对芯片表面进行显微镜镜检，无掩膜残留，如附图3(6)所示。
实施例2：
采用本发明中所述的掩膜制备方法，在碲镉汞外延材料芯片表面进行蒸发沉积、光刻和正负倾角溅射沉积，制备工艺流程如附图2所示。首先在进行退火处理和表面腐蚀处理后的碲镉汞外延材料芯片表面热蒸发沉积～20nm厚的碲化镉注入阻挡层，将芯片清洗干净，在芯片表面旋转涂覆一层厚度2～3微米厚的正性光致抗蚀剂，用光刻版对芯片进行紫外光曝光，经过显影和定影后，获得光致抗蚀剂注入掩膜。
将已经制备掩膜图形的芯片装载在磁控溅射设备的样品台上，首先以0°倾角旋转样品台，溅射～10nm厚的二氧化硅薄膜；再以45°倾角旋转样品台，溅射～5nm厚的二氧化硅薄膜；最后以﹣45°倾角旋转样品台，溅射～5nm厚的二氧化硅薄膜；最终获得厚度为～20nm的二氧化硅牺牲介质膜，获得具有三明治结构的复合掩膜。
对制备有该注入掩膜的碲镉汞芯片以300KeV的能量注入As+离子。对注入后的芯片进行显微镜镜检，掩膜完好，未发生掩膜变性和皲裂现象。采用本发明所述的掩膜去除方法，在离子注入后的碲镉汞芯片表面进行湿法腐蚀、紫外曝光和显影，掩膜去除工艺流程如附图2所示。将离子注入后的芯片用去离子水清洗干净，并用氮气吹干，然后浸入HF缓冲腐蚀液中腐蚀6～8秒，直至牺牲介质膜去除干净，用去离子水漂洗干净。
用紫外线光刻机对芯片无掩膜曝光90～120秒，然后用显影液浸泡2～3分钟，去除光致抗蚀剂掩膜层，再用去离子水漂洗干净。将芯片浸入浓磷酸、过氧化氢的水溶液中，腐蚀4～5秒，直至碲化镉阻挡层介质膜去除干净，用去离子水漂洗干净。对芯片表面进行显微镜镜检，无掩膜残留。
实施例3：
采用本发明中所述的掩膜制备方法，在碲镉汞外延材料芯片表面进行蒸发沉积、光刻和正负倾角蒸发沉积，制备工艺流程如附图2所示。首先在进行退火处理和表面腐蚀处理后的碲镉汞外延材料芯片表面热蒸发沉积～200nm厚的碲化镉注入阻挡层，将芯片清洗干净，在芯片表面旋转涂覆一层厚度2～3微米厚的正性光致抗蚀剂，用光刻版对芯片进行紫外光曝光，经过显影和定影后，获得光致抗蚀剂注入掩膜。
将已经制备好掩膜图形的芯片装载在高真空热蒸发设备的样品台上，首先以0°倾角旋转样品台，沉积～80nm厚的硫化锌薄膜；再以45°倾角旋转样品台，沉积～60nm厚的硫化锌薄膜；最后以﹣45°倾角旋转样品台，沉积～60nm厚的硫化锌薄膜；最终获得厚度为～200nm的硫化锌牺牲介质膜，获得具有三明治结构的复合掩膜。
对制备有该注入掩膜的碲镉汞芯片以300KeV的能量注入As+离子。对注入后的芯片进行显微镜镜检，掩膜完好，未发生掩膜变性和皲裂现象。采用本发明所述的掩膜去除方法，在离子注入后的碲镉汞芯片表面进行湿法腐蚀、紫外曝光和显影，掩膜去除工艺流程如附图2所示。将离子注入后的芯片用去离子水清洗干净，并用氮气吹干，然后浸入盐酸腐蚀液中腐蚀5～7秒，直至牺牲介质膜去除干净，用去离子水漂洗干净。
用紫外线光刻机对芯片无掩膜曝光90～120秒，然后用显影液浸泡2～3分钟，去除光致抗蚀剂掩膜层，再用去离子水漂洗干净。将芯片浸入浓磷酸、过氧化氢的水溶液中，腐蚀4～5秒，直至碲化镉阻挡层介质膜去除干净，用去离子水漂洗干净。对芯片表面进行显微镜镜检，无掩膜残留。
图3(1)和3(2)是采用光致抗蚀剂掩膜直接进行离子注入后芯片表面的显微照片，从图中可以发现注入后的光致抗蚀剂掩膜发生严重变性和皲裂。后续工艺中掩膜去除困难，器件电学测试也表明掩膜皲裂处的探测器像元发生了串连，器件工艺失败。
图3(3)和3(4)是采用0°倾角沉积牺牲介质膜的三明治结构复合掩膜碲镉汞芯片经离子注入后，注入阻挡层去除前后的显微照片，从图中可见注入区边缘有明显的掩膜残留，且无法去除干净。

Claims (1)

1.一种用于碲镉汞的注入能量300KeV以上的高能离子注入复合掩膜的制备方法，所述的复合掩膜的结构为：复合掩膜底层为注入阻挡层(1)，中部为具有掩膜图形的光致抗蚀剂掩膜层(2)，上层为牺牲介质层(3)；其特征在于：复合掩膜的制备方法包括步骤如下：
1)将已沉积注入阻挡层(1)的芯片清洗干净并烘干，在芯片表面旋转涂覆一层正性光致抗蚀剂，用光刻掩膜版对芯片进行曝光显影及后烘坚膜，制备出具有掩膜图形的光致抗蚀剂掩膜层(2)；
2)将已经制备好光致抗蚀剂掩膜层(2)的芯片装载在样品台上，首先以0°倾角旋转样品台，沉积总厚度20％～80％的牺牲介质膜；再以﹢20°～﹢50°倾角旋转样品台，沉积总厚度10％～40％的牺牲介质膜；最后以﹣20°～﹣50°倾角旋转样品台，沉积总厚度10％～40％的牺牲介质膜；最终获得厚度为20～200nm的牺牲介质层(3)，牺牲介质层(3)完全覆盖注入区、光致抗蚀剂掩膜侧壁及顶端。
CN201510028928.5A 2015-01-21 2015-01-21 一种用于高能离子注入的复合掩膜的制备方法 Active CN104599958B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510028928.5A CN104599958B (zh) 2015-01-21 2015-01-21 一种用于高能离子注入的复合掩膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510028928.5A CN104599958B (zh) 2015-01-21 2015-01-21 一种用于高能离子注入的复合掩膜的制备方法

Publications (2)

Publication Number Publication Date
CN104599958A CN104599958A (zh) 2015-05-06
CN104599958B true CN104599958B (zh) 2017-08-15

Family

ID=53125654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510028928.5A Active CN104599958B (zh) 2015-01-21 2015-01-21 一种用于高能离子注入的复合掩膜的制备方法

Country Status (1)

Country Link
CN (1) CN104599958B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042803A (ja) * 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
CN102496559A (zh) * 2011-11-25 2012-06-13 中国科学院微电子研究所 一种三层复合离子注入阻挡层及其制备、去除方法
US8999625B2 (en) * 2013-02-14 2015-04-07 International Business Machines Corporation Silicon-containing antireflective coatings including non-polymeric silsesquioxanes

Also Published As

Publication number Publication date
CN104599958A (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
JP5261629B2 (ja) ストップ−オン−アルミニウム処理を含むウェーハ処理のためのシステム及び方法
EP2497106A1 (en) Self-aligned masking for solar cell manufacture
CN204680649U (zh) 用于高能离子注入的复合掩膜
CN103311097A (zh) 在蓝宝石衬底上制备微纳米图形的方法
CN112117351B (zh) 一种用于碲镉汞pn结电学性能引出的方法、探测器芯片
CN108133970A (zh) 一种InAs/GaSb超晶格红外探测器及其制作方法
CN104616974B (zh) 一种用于高能离子注入的复合掩膜的去除方法
US20120138139A1 (en) Dry etching method of surface texture formation on silicon wafer
CN109537049A (zh) 分子束外延用碲锌镉衬底预处理方法
CN104599958B (zh) 一种用于高能离子注入的复合掩膜的制备方法
Sivaramakrishnan Radhakrishnan et al. A novel silicon heterojunction IBC process flow using partial etching of doped a‐Si: H to switch from hole contact to electron contact in situ with efficiencies close to 23%
CN105762221B (zh) 一种碲镉汞器件埋结工艺
KR101161807B1 (ko) 플라즈마 도핑과 확산을 이용한 후면접합 태양전지의 제조방법 및 그 태양전지
CN107622940B (zh) 一种易去胶的高能离子注入多层掩膜的制备方法
CN108682622A (zh) HgCdTe器件钝化层的电学接触孔刻蚀方法
Liu Low temperature pure boron layer deposition for silicon diode and micromachining applications
CN106206284B (zh) 改进型蚀刻工艺
CN103236471B (zh) 一种图形化的太阳能电池用Ge衬底湿法化学制备方法
CN107799417B (zh) 晶体管的制造方法
Liu et al. Overcoming the Problem of Electrical Contact to Solar Cells Fabricated using Selective‐Area Silicon Nanopillars by Cesium Chloride Self‐Assembly Lithography as Antireflective Layer
Uddin Development of Simplified In Situ Processing Routes for Rear-Side Patterning of Silicon Heterojunction Interdigitated Back Contact (SHJ-IBC) Solar Cells
Radhakrishnan et al. Implementation of a novel silicon heterojunction IBC process flow using partial etching of doped a-Si: H with efficiencies close to 23%, accepted by in: Proceedings of the 35th Eur
MA et al. Fabrication of High‐Performance Devices on Water‐Soluble Lead Halide Perovskites Using Water‐Based Photolithography
Danielsen Fabrication of Diffractive Honeycomb Structures on Silicon Using Photolithography and Maskless Aligner and Investigation of Optical and Electrical Properties of the Structures
Yang et al. Residue defect study on amorphous silicon film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant