CN104461974B - 一种采用高速小型电脑系统传输接口的服务器系统 - Google Patents

一种采用高速小型电脑系统传输接口的服务器系统 Download PDF

Info

Publication number
CN104461974B
CN104461974B CN201310419370.4A CN201310419370A CN104461974B CN 104461974 B CN104461974 B CN 104461974B CN 201310419370 A CN201310419370 A CN 201310419370A CN 104461974 B CN104461974 B CN 104461974B
Authority
CN
China
Prior art keywords
pcie
connector
coffret
forms
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310419370.4A
Other languages
English (en)
Other versions
CN104461974A (zh
Inventor
韩应贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Yunjian Intelligent Technology Co ltd
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201310419370.4A priority Critical patent/CN104461974B/zh
Publication of CN104461974A publication Critical patent/CN104461974A/zh
Application granted granted Critical
Publication of CN104461974B publication Critical patent/CN104461974B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

一种采用高速小型电脑系统传输接口的服务器系统，包括位于主板部分的中央处理单元、编码器以及第一连接器，和位于背板部分的第二连接器、高速小型电脑系统传输接口以及解码器。中央处理单元输出一PCIE格式数据信号、一PCIE格式的第一控制信号以及一I2C格式的第二控制信号。编码器将PCIE格式的第一控制信号编码成I2C格式的第一控制信号。第一连接器耦接第二连接器。高速小型电脑系统传输接口接收PCIE格式数据信号以传输给外接硬盘。解码器解码I2C格式的第一控制信号和I2C格式的第二控制信号以控制硬盘。

Description

一种采用高速小型电脑系统传输接口的服务器系统
技术领域
本发明关于一种服务器系统，且特别是有关于一种采用高速小型电脑系统传输接口的服务器系统。
背景技术
现今的服务器所具有的功能可以说是非常强大，其不仅可帮助使用者处理大量繁杂事务，且可提供使用者休闲娱乐，特别是对于企业而言，服务器成为企业资讯处理系统架构中不可或缺的设备。
在现今的服务器系统中，中央处理单元的运算速度越来越快，而储存装置，例如：硬盘(Hard disk driver，HDD)，的储存容量亦越来越大。由于，服务器整体的效能会受到硬盘数据传输速度的影响，因此，当硬盘的储存容量越来越大时，为避免服务器整体效能受影响，实有必要提供一种采用更高传输速率接口的服务器系统。
发明内容
鉴于上述，本发明提供一种采用高速小型电脑系统传输接口的服务器系统，以PCIE总线作为主要的传输路径来提升服务器的整体处理效能。
本发明的一态样在提供一种采用高速小型电脑系统传输接口的服务器系统，包括位于主板部分的中央处理单元、编码器以及第一连接器，和位于背板部分的第二连接器、高速小型电脑系统传输接口以及解码器。中央处理单元输出一PCIE格式数据信号、一PCIE格式的第一控制信号以及一I2C格式的第二控制信号。编码器将PCIE格式的第一控制信号编码成I2C格式的第一控制信号。第一连接器耦接第二连接器。高速小型电脑系统传输接口接收PCIE格式数据信号以传输给外接硬盘。解码器解码I2C格式的第一控制信号和I2C格式的第二控制信号以控制硬盘。
在一实施例中，主板部分更具有一时钟信号产生器以及一南桥芯片，时钟信号产生器用以产生时钟信号给中央处理单元、高速小型电脑系统传输接口以及南桥芯片。
在一实施例中，至少第一连接器和第二连接器通过一缆线相互耦接，其中至少第一连接器和第二连接器为小串行式SCSI(mini SAS)连接器结构。
在一实施例中，PCIE格式数据信号更包括一第一PCIE格式数据信号以及一第二PCIE格式数据信号，此中央处理单元通过一第一PCIE总线路径传送第一PCIE格式数据信号给第一连接器，通过一第二PCIE总线路径传送第二PCIE格式数据信号该第一连接器，以及通过一第一I2C总线路径传送该I2C格式的第二控制信号给该第一连接器，其中第一PCIE总线路径和第二PCIE总线路径采用多传输通道的PCIE。
在一实施例中，此第二连接器通过一第四PCIE总线路径传送第一PCIE格式数据信号给高速小型电脑系统传输接口，通过一第五PCIE总线路径传送第二PCIE格式数据信号给高速小型电脑系统传输接口。其中第四PCIE总线路径以及第五PCIE总线路径采用多传输通道的PCIE版本。
在一实施例中，硬盘更包括一第一硬盘以及一第二硬盘，高速小型电脑系统传输接口更包括一第一高速小型电脑系统传输接口耦接该第四PCIE总线路径并外接该第一硬盘，以及一第二高速小型电脑系统传输接口耦接该第五PCIE总线路径并外接该第二硬盘。
在一实施例中，中央处理单元通过一第三PCIE总线路径传送该PCIE格式的第一控制信号给该编码器，编码器将PCIE格式的第一控制信号编码成I2C格式的第一控制信号后通过一第二I2C总线路径传送该I2C格式的第一控制信号给该第一连接器，，该第二连接器通过一第三I2C总线路径传送该I2C格式的第一控制信号给该解码器，以及通过一第四I2C总线路径传送该I2C格式的第二控制信号给该解码器。该第三PCIE总线路径采用单传输通道的PCIE。
在一实施例中，PCIE格式的第一控制信号为一PCIE格式的指示灯控制信号，以及该I2C格式的第二控制信号为一I2C格式的热插拔控制信号。指示灯控制信号用以控制背板部分上的指示灯，来根据外接硬盘的状态进行显示，热插拔控制信号来控制硬盘的启动、顺序切换和热插拔功能。
在一实施例中，背板部分更包括一个电源连接器用以提供至少三种电压，通过该高速小型电脑系统传输接口耦提供给该外接硬盘，其中一电压也用以提供给该解码器。
综上所述，本发明周边储存装置和中央处理器间的数据传送是以PCIE总线作为传输路径，因此在传输的速率上可大幅提升，进而提升服务器的整体处理效能。
附图说明
图1所示为根据本发明一实施例的一种采用高速小型电脑系统传输接口的服务器系统概略图示。
图2所示为根据本发明一实施例适用于背板部分的一电源连接器概略图示。
【符号说明】
10主机板部分
11背板部分
12缆线
100服务器系统
101第一连接器
111第二连接器
102第一中央处理器
103第二中央处理器
104时钟信号产生器
105编码器
106南桥芯片
112和113高速小型电脑系统传输接口
114解码器
1024第一I2C总线路径
1051第二I2C总线路径
1113第三I2C总线路径
1114第四I2C总线路径
1021第一PCIE总线路径
1022第二PCIE总线路径
1023第三PCIE总线路径
1111第四PCIE总线路径
1112第五PCIE总线路径
1041和1042时钟信号
具体实施方式
以下为本发明较佳具体实施例以所附图示加以详细说明，下列的说明及图示使用相同的参考数字以表示相同或类似元件，并且在重复描述相同或类似元件时则予省略。
周边元件连接接口(Peripheral Component Interconnect,PCI)是一种连接周边装置常使用的传输接口，不过随着服务器中央处理单元的处理速度越来越快，周边装置的传输速度也必须跟着加快，以避免服务器整体效能。因此，一种有别于PCI的高速周边元件连接接口(Peripheral Component Interconnect Express,PCIE)被发展出来，其中，PCIE是使用串行方式来传输，可让连接的每个装置不需共用频宽，因此可大幅提升传输速率，以PCIE的3.0版本为例，其额定的数据传输速率为8Gb/s。因此，本发明即是利用PCIE作为总线路径来传输周边储存装置，例如硬盘，的储存数据，藉以提高连接端口的数据传输速率。
图1所示为根据本发明一实施例的一种具有高速小型电脑系统传输接口的服务器系统概略图示。本发明的一种具有高速小型电脑系统传输接口的服务器系统100包括：一主机板部分10以及一背板部分11，其中主机板部分10具有一第一连接器101，和背板11的第二连接器111通过缆线12互相耦接，以进行信号的传递。在一实施例中，第一连接器101和连接器111均为具有68支接脚的小串行式SCSI(mini SAS)连接器结构，例如代号SFF-8087的内接连接器。连接器111可提供两高速小型电脑系统传输接口112和113以外接两硬盘。再者，本实施例中的主机板部分10仅外接一背板部分11，然而，在其他的实施例中，主机板部分10可外接背板部分11的数目不以1个为限，也就是说，单一的主机板部分10可外接多个背板部分11。以外接3个背板部分11为例，主机板部分10须配置3个第一连接器101，以与3个背板部分11所设置的第二连接器111耦接，而每个第二连接器111可提供两高速小型电脑系统传输接口112和113以外接两硬盘，因此共可外接6个硬盘。
此外，主机板部分10尚包括一第一中央处理器102、一第二中央处理器103、一时钟信号产生器104、一编码器105和一南桥芯片106。其中，第一中央处理器102和第二中央处理器103具有相同的功能。值得注意的是，在本实施例中，仅以两处理器，第一中央处理器102和第二中央处理器103，架构说明本发明的应用，然在其他的实施例中，处理器数目不以两个为限。此外，本发明亦可用于不具南桥芯片106的系统中。时钟信号产生器104用以产生时钟信号传输给第一中央处理器102、第二中央处理器103和第一连接器101，藉以让南桥芯片106、第一中央处理器102和第二中央处理器103依此时钟信号进行数据处理与传输。此外，时钟信号亦经由第一连接器101传输至高速小型电脑系统传输接口112和113，藉以让耦接高速小型电脑系统传输接口112和113的两硬盘可依此时钟信号配合第一中央处理器102进行数据的同步处理与传输。值得注意的是，因为在此实施例中，包括两高速小型电脑系统传输接口112和113，因此时钟信号产生器104传输给第一连接器101的时钟信号亦为两个，分别为时钟信号1041和1042，以分送给高速小型电脑系统传输接口112和113。
另一方面，第一中央处理器102通过第一PCIE总线路径1021和第二PCIE总线路径1022传输PCIE格式的数据信号至第一连接器101，藉以经由缆线12和连接器111将PCIE格式的数据信号传送给高速小型电脑系统传输接口112和113。在一实施例中，第一PCIE总线路径1021和第二PCIE总线路径1022，采用4传输通道的PCIE的3.0版本，每一传输通道的数据传输速率为8Gb/s，因此，每一第一PCIE总线路径1021和第二PCIE总线路径1022的理论传输数据速率可为32Gb/s。此外，第一中央处理器102亦通过第三PCIE总线路径1023传输PCIE格式的指示灯控制信号至编码器105，由编码器105将PCIE格式的指示灯控制信号编码成交互整合电路（Inter-Integrated Circuit,I2C）格式的指示灯控制信号后，通过第二I2C总线路径1051传送给第一连接器101。在一实施例中，编码器105是利用一现场可编程门阵列(Field-programmable gate array,FPGA)芯片来形成。而第三PCIE总线路径1023，是采用1传输通道的PCIE的2.0版本，每一传输通道的数据传输速率为4Gb/s。另一方面，第一中央处理器102亦通过第一I2C总线路径1024传送I2C格式的热插拔控制信号给第一连接器101。值得注意的是，在此实施例中，主机板部分10仅外接一背板部分11。若在其他的实施例中，主机板部分10外接多个背板部分11，此时第一中央处理器102通过第一PCIE总线路径1021和第二PCIE总线路径1022所传输的PCIE格式的数据信号，通过第三PCIE总线路径1023传输PCIE格式的指示灯控制信号，以及通过第一I2C总线路径1024传送I2C格式的热插拔控制信号，和时钟信号产生器104传输的时钟信号必须相应的加倍。也就是说，若外接3个背板部分11，此时第一中央处理器102所传输的上述信号即需变为原本的3倍，亦即第一中央处理器102所负担的处理负荷加大，当然，第二中央处理器103亦可支援此类功能，以主机板实际信号分配和布线要求为准。因此，主机板部分10可外接的背板部分11数目，会受第一中央处理器102和第二中央处理器103的处理效能限制。
背板部分11，包括有一第二连接器111、高速小型电脑系统传输接口112和113以及一解码器114。第二连接器111和高速小型电脑系统传输接口112间是以第四PCIE总线路径1111进行PCIE格式的数据信号传送。第二连接器111和高速小型电脑系统传输接口113间是以第五PCIE总线路径1112进行PCIE格式的数据信号传送。也就是说，通过缆线12由主机板部分10的第一连接器101传送过来的PCIE格式数据信号，会经由第二连接器111通过第四PCIE总线路径1111和第五PCIE总线路径1112传送至高速小型电脑系统传输接口112和113。其中，第四PCIE总线路径1111和第五PCIE总线路径1112，采用4传输通道的PCIE的3.0版本，每一传输通道的数据传输速率为8Gb/s，因此，每一第四PCIE总线路径1111和第五PCIE总线路径1112的理论传输数据速率可为32Gb/s。另一方面，第二连接器111和解码器114间是以第三I2C总线路径1113和第四I2C总线路径1114来分别传送I2C格式的指示灯控制信号和热插拔控制信号至解码器114。解码器114会解析此I2C格式的指示灯控制信号和热插拔控制信号，并根据解析后的指示灯控制信号控制背板部分11上的指示灯，来根据外接硬盘的状态进行显示，以及根据解析后热插拔控制信号来控制和高速小型电脑系统传输接口112和113耦接外接硬盘的启动、顺序切换和热插拔等功能。由于本案的第一连接器101和第二连接器111是采用具有68支接脚的小串行式SCSI(mini SAS)连接器结构，其所提供的旁带(sideband)信号位置比较少，而要传送的除PCIE格式的信号外尚包括其他的信号，例如，时钟信号。因此，本发明将用以控制外接硬盘的控制信号以I2C格式进行传送，因此会使用编码器105将第三PCIE总线路径1023传输PCIE格式的指示灯控制信号转换成I2C格式信号，并利用解码器114解析I2C格式的控制信号，藉以控制外接硬盘。
此外，如图2所示，本案的背板部分11更包括一电源连接器115，用以提供12伏、5伏和3伏3电压给高速小型电脑系统传输接口112和113以供外接硬盘使用。电源连接器115提供一3伏3电压给解码器114。而电源连接器115的电源则是来自于一电源供应器或主板(图中未画出)。值得注意的是，若主机板部分10外接多个背板部分11，此时电源连接器115可跨接多个背板部分11，以分别供电给每一背板部分11的高速小型电脑系统传输接口以及解码器。换言的，并不需在每一背板部分11均设置一电源连接器。
由于I2C的传输协议适用主从式架构，因此在编码器105和解码器114间是以I2C总线路径作为传输路径，例如以第一I2C总线路径1051和第四I2C总线路径1114进行指示灯控制信号的传送，以及以第二I2C总线路径1024和第三I2C总线路径1113进行和热插拔控制信号的传送。而另一方面，为了提升周边储存装置和第一中央处理器102间的数据传输速率，因此在周边储存装置和第一中央处理器102间是以PCIE总线路径作为传输路径，例如以第一PCIE总线路径1021和第四PCIE总线路径1111进行高速小型电脑系统传输接口112和第一中央处理器102间的数据传送，以及以第二PCIE总线路径1022和第五PCIE总线路径1112进行高速小型电脑系统传输接口113和第一中央处理器102间的数据传送。此外，由于本案是藉由将系统内部的数据改以PCIE总线路径进行传输，藉以提升传输速率，因此，对于背板部分11和主机板部分10间的第一连接器101和第二连接器111并不需进行重新设计。
综上所述，本发明周边储存装置和中央处理器间的数据传送是以PCIE总线作为传输路径，因此在传输的速率上可大幅提升，进而提升服务器的整体处理效能。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。

Claims (10)

1.一种采用高速小型电脑系统传输接口的服务器系统，至少包括：
一主板部分，其中该主板部分更包括：
一中央处理单元输出一PCIE格式数据信号、一PCIE格式的第一控制信号以及一I2C格式的第二控制信号；
一编码器耦接该中央处理单元；以及
至少一个第一连接器耦接该中央处理单元以及该编码器，其中该编码器将该PCIE格式的第一控制信号编码成一I2C格式的第一控制信号；以及
至少一背板部分耦接该主板部分，其中该至少一背板部分更包括：
一第二连接器耦接该至少一第一连接器；
一高速小型电脑系统传输接口耦接该第二连接器，用以外接一硬盘，其中该硬盘接收该PCIE格式数据信号；以及
一解码器耦接该第二连接器，解码该I2C格式的第一控制信号以及该I2C格式的第二控制信号，藉以控制该硬盘。
2.如权利要求1所述的一种采用高速小型电脑系统传输接口的服务器系统，其特征在于，更包括一时钟信号产生器以及一南桥芯片，其中该时钟信号产生器用以产生时钟信号给该中央处理单元、该高速小型电脑系统传输接口以及该南桥芯片。
3.如权利要求1所述的一种采用高速小型电脑系统传输接口的服务器系统，其特征在于，每一该第一连接器和相应的第二连接器通过一缆线相互耦接，其中该第一连接器和该第二连接器为小串行式SCSI连接器结构并且耦接该中央处理单元输出的该PCIE格式数据信号。
4.如权利要求1所述的一种采用高速小型电脑系统传输接口的服务器系统，其特征在于，每一该第一连接器和相应的第二连接器通过一缆线相互耦接，其中该第一连接器和该第二连接器为小串行式SCSI连接器结构并且耦接该I2C格式的第一控制信号和该I2C格式的第二控制信号。
5.如权利要求1所述的一种采用高速小型电脑系统传输接口的服务器系统，其特征在于，该PCIE格式数据信号更包括一第一PCIE格式数据信号以及一第二PCIE格式数据信号，该中央处理单元通过一第一PCIE总线路径传送该第一PCIE格式数据信号给该第一连接器，通过一第二PCIE总线路径传送该第二PCIE格式数据信号给该第一连接器，以及通过一第一I2C总线路径传送该I2C格式的第二控制信号给该第一连接器，其中第一PCIE总线路径和第二PCIE总线路径采用多传输通道的PCIE。
6.如权利要求5所述的一种采用高速小型电脑系统传输接口的服务器系统，其特征在于，该第二连接器通过一第四PCIE总线路径传送该第一PCIE格式数据信号给该高速小型电脑系统传输接口，以及通过一第五PCIE总线路径传送该第二PCIE格式数据信号给该高速小型电脑系统传输接口，其中该第四PCIE总线路径以及该第五PCIE总线路径采用多传输通道的PCIE。
7.如权利要求6所述的一种采用高速小型电脑系统传输接口的服务器系统，其特征在于，该硬盘更包括一第一硬盘以及一第二硬盘，该高速小型电脑系统传输接口更包括一第一高速小型电脑系统传输接口耦接该第四PCIE总线路径并外接该第一硬盘，以及一第二高速小型电脑系统传输接口耦接该第五PCIE总线路径并外接该第二硬盘。
8.如权利要求5所述的一种采用高速小型电脑系统传输接口的服务器系统，其特征在于，该中央处理单元通过一第三PCIE总线路径传送该PCIE格式的第一控制信号给该编码器，该编码器将该PCIE格式的第一控制信号编码成该I2C格式的第一控制信号后，通过一第二I2C总线路径传送该I2C格式的第一控制信号给该第一连接器，该第二连接器通过一第三I2C总线路径传送该I2C格式的第一控制信号给该解码器，以及通过一第四I2C总线路径传送该I2C格式的第二控制信号给该解码器，该第三PCIE总线路径采用单传输通道的PCIE。
9.如权利要求1所述的一种采用高速小型电脑系统传输接口的服务器系统，其特征在于，该PCIE格式的第一控制信号为一PCIE格式的指示灯控制信号，以及该I2C格式的第二控制信号为一I2C格式的热插拔控制信号。
10.如权利要求1所述的一种采用高速小型电脑系统传输接口的服务器系统，其特征在于，该至少一个背板部分更包括一个电源连接器用以提供至少三种电压通过该高速小型电脑系统传输接口耦提供给该外接硬盘，其中一电压用以提供给该解码器。
CN201310419370.4A 2013-09-13 2013-09-13 一种采用高速小型电脑系统传输接口的服务器系统 Expired - Fee Related CN104461974B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310419370.4A CN104461974B (zh) 2013-09-13 2013-09-13 一种采用高速小型电脑系统传输接口的服务器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310419370.4A CN104461974B (zh) 2013-09-13 2013-09-13 一种采用高速小型电脑系统传输接口的服务器系统

Publications (2)

Publication Number Publication Date
CN104461974A CN104461974A (zh) 2015-03-25
CN104461974B true CN104461974B (zh) 2017-07-25

Family

ID=52908055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310419370.4A Expired - Fee Related CN104461974B (zh) 2013-09-13 2013-09-13 一种采用高速小型电脑系统传输接口的服务器系统

Country Status (1)

Country Link
CN (1) CN104461974B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106020379A (zh) * 2016-05-24 2016-10-12 英业达科技有限公司 服务器系统
CN107577624A (zh) * 2017-09-15 2018-01-12 联想(北京)有限公司 一种数据处理方法及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866199A (zh) * 2009-04-16 2010-10-20 鸿富锦精密工业（深圳）有限公司 服务器
CN102520768A (zh) * 2011-12-29 2012-06-27 曙光信息产业股份有限公司 一种刀片服务器主板及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8225052B2 (en) * 2009-06-03 2012-07-17 Micron Technology, Inc. Methods for controlling host memory access with memory devices and systems
US20130048500A1 (en) * 2011-08-26 2013-02-28 Ut-Battelle, Llc Titanium and titanium alloy carbon composites for capacitive water purification and other applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866199A (zh) * 2009-04-16 2010-10-20 鸿富锦精密工业（深圳）有限公司 服务器
CN102520768A (zh) * 2011-12-29 2012-06-27 曙光信息产业股份有限公司 一种刀片服务器主板及系统

Also Published As

Publication number Publication date
CN104461974A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
US7562174B2 (en) Motherboard having hard-wired private bus between graphics cards
CN104283627B (zh) 双线通信协议引擎
CN103827841B (zh) 可配置带宽的io连接器
US7412554B2 (en) Bus interface controller for cost-effective high performance graphics system with two or more graphics processing units
US20070291039A1 (en) Graphics processing unit for cost effective high performance graphics system with two or more graphics processing units
US9043528B2 (en) Bridge between a peripheral component interconnect express interface and a universal serial bus 3.0 device
TWI464596B (zh) 促進可攜式電子裝置中之組件間之通訊之系統及方法與可攜式電子裝置
CN107992438A (zh) 一种服务器及在服务器内灵活配置PCIe拓扑的方法
JP5346978B2 (ja) インターフェイス装置、配線基板、及び情報処理装置
TWI603202B (zh) 具有通道資源重定向的設備及系統
CN108780430B (zh) 通过交替模式连接发送通用串行总线(usb)数据
CN108121412A (zh) 背板设备、信号互联方法及装置
CN104461974B (zh) 一种采用高速小型电脑系统传输接口的服务器系统
US20130124772A1 (en) Graphics processing
CN206274660U (zh) 一种视频处理系统
WO2017171997A1 (en) A method, apparatus and system for communicating between multiple protocols
TWI474182B (zh) 一種採用高速小型電腦系統傳輸介面的伺服器系統
US9928198B2 (en) Adapter card with a computer module form factor
CN201628957U (zh) 一种主机及一种服务器
JP2013099949A (ja) 画像形成装置及び接続装置
KR100775961B1 (ko) 프로세서의 유에스비 인터페이스 장치
CN202551059U (zh) 多功能usb网卡
JP2008171291A (ja) 高速シリアルインタフェース対応の配線方式
Murthy RTL Design of PCI Express Physical Link Layer Receive Logic
KR101121454B1 (ko) 블록간 분리 구조를 가지는 프로세서 칩

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191119

Address after: Room 101, entrepreneurship center, Hunan environmental protection science and Technology Industrial Park, No.199, Zhenhua Road, Yuhua District, Changsha City, Hunan Province

Patentee after: Hunan Yunjian Intelligent Technology Co.,Ltd.

Address before: 201114 Shanghai City, Minhang District Caohejing export processing zone of Shanghai Pu Xing Road No. 789

Co-patentee before: Yingda Co.,Ltd.

Patentee before: INVENTEC TECHNOLOGY Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170725