CN103973315B - 一种低密度奇偶校验码译码装置及其译码方法 - Google Patents

一种低密度奇偶校验码译码装置及其译码方法 Download PDF

Info

Publication number
CN103973315B
CN103973315B CN201310029749.4A CN201310029749A CN103973315B CN 103973315 B CN103973315 B CN 103973315B CN 201310029749 A CN201310029749 A CN 201310029749A CN 103973315 B CN103973315 B CN 103973315B
Authority
CN
China
Prior art keywords
code
bit
information
inform ation
word bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310029749.4A
Other languages
English (en)
Other versions
CN103973315A (zh
Inventor
张晓鹏
付华杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201310029749.4A priority Critical patent/CN103973315B/zh
Priority to PCT/CN2013/082668 priority patent/WO2013189458A2/zh
Publication of CN103973315A publication Critical patent/CN103973315A/zh
Application granted granted Critical
Publication of CN103973315B publication Critical patent/CN103973315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6519—Support of multiple transmission or communication standards

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明公开了一种低密度奇偶校验码LDPC译码装置译码方法，以填充为与统一母码矩阵对应的全码率的信道软信息初始化比特软信息，根据预设的旋转移位值计算新的比特软信息；在所述新的比特软信息码字比特硬判决结果满足译码输出条件或计算新的比特软信息次数达到预设最大值时，将所述新的比特软信息中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果输出。本发明同时还公开一种LDPC译码装置，本发明的技术方案对多码率译码的支持实现简单，硬件成本低，且配置灵活，适用于大吞吐量的应用场景。

Description

一种低密度奇偶校验码译码装置及其译码方法
技术领域
本发明涉及译码技术，特别涉及一种低密度奇偶校验码(LDPC，Low DensityParity Check Code)译码装置及其译码方法。
背景技术
随着多媒体、宽带移动、微波等通信业务的广泛应用，通信系统对传输容量和可靠性提出了更高的要求。基于LDPC技术的编码方案，以其强大的信道纠错编码能力，良好的传输可靠性，被广泛应用于许多通信系统，包括基于IEEE802.16e全球微波互联接入(WiMax，Worldwide Interoperability for Microwave Access)标准的移动宽带系统、基于DVB-S2标准的数字卫星广播系统和基于地面数字多媒体电视/手持广播(DMB-TH，TerrestrialDigital Multimedia TV/Handle Broadcasting)标准数字高清广播系统。
业界目前的LDPC译码器，在对多码率译码提供支持时，一般采用存储多个母码矩阵的方案，实现较为复杂、硬件成本高；并且，要根据多个母码矩阵对LDPC译码器中的信息处理单元分别进行配置，操作繁复，不能灵活变更并行度，因而无法适用于大吞吐量的应用场景。
发明内容
有鉴于此，本发明的主要目的在于提供一种LDPC译码装置及其译码方法，能使多码率译码实现简单，能灵活变更并行度，以适用于大吞吐量要求的应用场景。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供了一种LDPC译码装置，所述LDPC译码装置包括：比特软信息存储单元、旋转移位值存储单元、交织单元、校验节点存取单元和信息处理单元；其中，
所述比特软信息存储单元，用于在以接收的信道软信息初始化比特软信息时，根据存储的预设扩展因子的值z和预设统一母码矩阵的列数n，填充所述信道软信息，使所述信道软信息码率为与所述母码矩阵对应的全码率；还用于在存储的比特软信息的码字比特的硬判决结果满足译码输出条件或所述信息处理单元计算新的比特软信息次数达到预设最大值时，将存储的比特软信息中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果输出；
所述旋转移位值存储单元，用于存储预设的旋转移位值；
所述交织单元，用于根据从所述旋转移位值存储单元读取的旋转移位值，对从所述比特软信息存储单元读取的比特软信息进行交织，并将交织后的比特软信息发送至所述信息处理单元；
所述校验节点存取单元，用于存储与所述交织单元交织后的比特软信息对应的校验节点外信息；
所述信息处理单元，用于根据接收的交织后的比特软信息以及从所述校验节点存取单元读取的与所述交织后的比特软信息对应的校验节点外信息，计算新的比特软信息并发送至所述比特软信息存储单元。
优选地，所述比特软信息存储单元，具体用于在所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特；
所述信道软信息的母码矩阵相对所述统一母码矩阵删余校验位为b列时，在所述信道软信息的码字比特之后填充b×z个零值的码字比特；
所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列且删余检验位为b列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特，并在所述信道软信息的码字比特之后填充b×z个零值的码字比特。
优选地，所述比特软信息存储单元，还用于在所述信道软信息码率变化时，调整码率扩展因子z，使码率变化前后的信道软信息的码长一致。
优选地，所述码率变化前的信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列、删余校验位为b列、缩短信息位为a列且删余检验位为b列时，对应的码长分别为：(n-a)×z、(n-b)×z、(n-a-b)×z；
所述码率变化后的信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列、删余校验位为b列、缩短信息位为a列且删余检验位为b列时，对应的码长分别为：(n-a)×z′、(n-b)×z′、(n-a-b)×z′，其中z′为码率变化后调整的扩展因子；
所述比特软信息存储单元，具体用于在所述信道软信息码率变化时，将所述扩展因子的值z调整为z′，使码率变化后的信道软信息的码长(n-a)×z′、(n-b)×z′或(n-a-b)×z′与码率变化前的信道软信息的码长(n-a)×z、(n-b)×z或(n-a-b)×z一致。
优选地，所述信息处理单元，具体用于根据所述交织后的比特软信息以及从所述校验节点存取单元读取的校验节点外信息，计算变量节点外信息，将所述变量节点外信息中对应所述交织后的比特软信息填充码字比特的码字比特修正为位宽最大值，根据所述修正的变量节点外信息计算新的校验节点外信息，根据所述修正的变量节点外信息和新的校验节点外信息，计算新的比特软信息并存储至所述比特软信息存储单元。
优选地，所述信息处理单元，还用于在根据所述修正的变量节点外信息和新的校验节点外信息计算出新的比特软信息时，将所述新的比特软信息中与所述初始化比特软信息填充码字比特对应的码字比特修正为位宽最大值。
优选地，所述LDPC译码装置还包括：
输出缓冲单元，用于缓存接收的码字比特的硬判决结果，并输出所述硬判决结果中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果；
所述比特软信息存储单元，具体用于在存储的比特软信息的码字比特的硬判决结果满足译码输出条件或所述信息处理单元计算新的比特软信息次数达到预设最大值时，将存储的比特软信息码字比特的硬判决结果发送至所述输出缓冲单元。
本发明还提供了一种LDPC译码装置译码方法，应用于以上所述的LDPC译码装置中；所述方法包括：
在以接收的信道软信息初始化比特软信息时，根据预设扩展因子的值z和预设统一母码矩阵的列数n，填充所述信道软信息，使所述信道软信息码率为与所述母码矩阵对应的全码率；
根据预设的旋转移位值对所述比特软信息进行交织，根据交织后的比特软信息以及与所述交织后的比特软信息对应的校验节点外信息，计算新的比特软信息；
所述新的比特软信息的码字比特的硬判决结果满足译码输出条件或计算新的比特软信息次数达到预设最大值时，将所述新的比特软信息中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果输出。
优选地，所述根据预设扩展因子的值z和预设统一母码矩阵的列数n，填充所述信道软信息，使所述信道软信息码率为与所述母码矩阵对应的全码率，包括：
所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特；
所述信道软信息的母码矩阵相对所述统一母码矩阵删余校验位为b列时，在所述信道软信息的码字比特之后填充b×z个零值的码字比特；
所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列且删余检验位为b列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特，并在所述信道软信息的码字比特之后填充b×z个零值的码字比特。
优选地，所述方法还包括：
所述信道软信息码率变化时，调整所述扩展因子z，使码率变化前后的信道软信息的码长一致。
优选地，所述码率变化前的信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列、删余校验位为b列、缩短信息位为a列且删余检验位为b列时，对应的码长分别为：(n-a)×z、(n-b)×z、(n-a-b)×z；
所述码率变化后的信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列、删余校验位为b列、缩短信息位为a列且删余检验位为b列时，对应的码长分别为：(n-a)×z′、(n-b)×z′、(n-a-b)×z′，其中z′为码率变化后调整的扩展因子；
所述信道软信息码率变化时，所述调整所述扩展因子z，使码率变化前后的信道软信息的码长一致，包括：
在码率变化时将所述扩展因子z调整为z′，使码率变化后的信道软信息的码长(n-a)×z′、(n-b)×z′或(n-a-b)×z′与码率变化前的信道软信息的码长(n-a)×z、(n-b)×z或(n-a-b)×z一致。
优选地，所述根据交织后的比特软信息以及与所述交织后的比特软信息对应的校验节点外信息，计算新的比特软信息，包括：
根据所述交织后的比特软信息与所述交织后的比特软信息对应的校验节点外信息，计算变量节点外信息，将所述变量节点外信息中对应所述交织后的比特软信息填充码字比特的码字比特修正为位宽最大值，根据所述修正的变量节点外信息计算新的校验节点外信息，根据所述修正的变量节点外信息和新的校验节点外信息计算新的比特软信息。
优选地，所述计算新的比特软信息之后，所述方法还包括：
将所述新的比特软信息中与所述初始化比特软信息填充码字比特对应的码字比特修正为位宽最大值。
优选地，所述将新的比特软信息中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果输出，包括：
缓存所述新的比特软信息的码字比特的硬判决结果，并输出所述硬判决结果中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果。
本发明所提供的技术方案中，由于将多种码率的信道软信息填充为与统一母码矩阵对应的全码率的信道软信息并初始化比特软信息，因此初始化比特软信息码率相同，后续译码时不需要对比特软信息的码率进行区分，可根据应用场景吞吐量要求灵活选择并行度以调用信息处理单元，硬件实现简单；并且，根据预设的旋转移位值对所述比特软信息进行交织，避免了现有技术中的反交织处理，节省了实时计算旋转值时间，提高了译码效率；进一步地，通过调整扩展因子，能使码率变化前后的信道软信息的码长一致，进而使LDPC译码装置配置更加灵活。
附图说明
图1为本发明LDPC译码装置的组成结构示意图；
图2为本发明LDPC译码装置中比特软信息存储单元的组成结构示意图；
图3为本发明LDPC译码装置译码方法的实现流程示意图。
具体实施方式
本发明采用分层修正最小和置信度传播(BP，Belief Propagation)译码算法，所述算法基于LDPC奇偶校验矩阵H(m×z)×(n×z)，所述奇偶校验矩阵通过统一母码矩阵Hb(m×n)扩展得到，相应的扩展因子为z；其中，m×z为所述奇偶校验矩阵校验位的位数，n×z为与所述奇偶校验矩阵对应比特软信息的码长，相应的，与所述母码矩阵对应的全码率为s\n。
所述分层修正最小和BP译码算法具体为：
1、用信道软信息码字比特yn对比特软信息码字比特qn的对数似然比(LLR，(Log-Likelihood Ratio)进行初始化，同时初始化检验节点外信息码字比特rmn：
LLR(qn)＝yn(1)
LLR(rmn)＝0(2)
其中，信道软信息结构为基于LDPC的准循环结构。
2、迭代计算比特软信息码字比特qn：
For m＝0，…，M-1
For n∈N(m)
根据校验节点外信息码字比特rmn和比特软信息码字比特qn，计算对应的变量节点外信息码字比特qmn：
根据公式(3)中变量节点外信息码字比特qmn，计算新的校验节点外信息码字比特rmn：
end
For n∈N(m)
根据公式(4)中新的校验节点外信息码字比特rmn和公式(3)中变量节点外信息码字比特qmn，计算新的比特软信息码字比特qn：
end
end
其中，N{m}＝{n：Hmn＝1}表示参加第m个校验方程的所有码字比特的下标的集合。
3、迭代终止判断：
对LLR(qn)进行硬判，
如果比特软信息码字比特qn的硬判决结果x满足译码输出条件或达到最大迭代计算次数，则输出比特软信息码字比特qn的硬判决结果x作为译码结果输出，否则继续迭代计算。
下面结合附图及具体实施例对本发明再作进一步详细的说明。
图1为本发明LDPC译码装置的组成结构示意图，如图1所示，所述LDPC译码装置包括：比特软信息存储单元11、旋转移位值存储单元12、交织单元13、校验节点存取单元14和信息处理单元15；其中，
所述比特软信息存储单元11，用于在以接收的信道软信息初始化比特软信息时，根据存储的预设扩展因子的值z和预设统一母码矩阵的列数n，填充所述信道软信息，使所述信道软信息码率为与所述母码矩阵对应的全码率；还用于在存储的比特软信息的码字比特的硬判决结果满足译码输出条件或所述信息处理单元15计算新的比特软信息次数达到预设最大值时，将存储的比特软信息中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果输出；
所述旋转移位值存储单元12，用于存储预设的旋转移位值；
所述交织单元13，用于根据从所述旋转移位值存储单元12读取的旋转移位值，对从所述比特软信息存储单元11读取的比特软信息进行交织，并将交织后的比特软信息发送至所述信息处理单元15；
所述校验节点存取单元14，用于存储与所述交织单元13交织后的比特软信息对应的校验节点外信息；
所述信息处理单元15，用于根据接收的交织后的比特软信息以及从所述校验节点存取单元14读取的与所述交织后的比特软信息对应的校验节点外信息，计算新的比特软信息并发送至所述比特软信息存储单元11。
其中，所述交织单元13从比特软信息存储单元11读取比特软信息进行交织时，使用从所述旋转移位值存储单元12读取的预设的旋转移位值，节约了实时计算所述旋转移位值的时间；同时可避免现有技术中针对所述比特软信息的反交织处理。
优选地，所述比特软信息存储单元11，具体用于在所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特；
所述信道软信息的母码矩阵相对所述统一母码矩阵删余校验位为b列时，在所述信道软信息的码字比特之后填充b×z个零值的码字比特；
所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列且删余检验位为b列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特，并在所述信道软信息的码字比特之后填充b×z个零值的码字比特。
其中，所述信道软信息的码率与所述统一母码矩阵对应的全码率不一致时时，需要对所述信道软信息进行填充：
所述信道软信息对应的母码矩阵相对所述统一母码矩阵缩短信息位a列时，说明所述信道软信息码率为非全码率是由于缺少了信息位对应的码字比特导致，根据所述统一母码矩阵的列数n和扩展因子z得到所述统一母码矩阵对应的全码率信道软信息码长为n×z，对应的，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特可使所述信道软信息信息位对应的码字比特数量与全码率信道软信息信息位对应的码字比特数量一致；
所述信道软信息对应的母码矩阵相对所述统一母码矩阵删余校验位b列时，说明所述信道软信息码率为非全码率是由于缺少了校验位对应的码字比特导致，在所述信道软信息的码字比特之后填充b×z个零值的码字比特可使所述信道软信息校验位对应的码字比特数量与全码率信道软信息校验位对应的码字比特数量一致；
所述信道软信息对应的母码矩阵相对所述统一母码矩阵缩短信息位a列且删余校验位b列时，说明所述信道软信息码率为非全码率是由于缺少了信息位和校验位对应的码字比特导致，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特，并在所述信道软信息的码字比特之后填充b×z个零值的码字比特，可使所述信道软信息信息位对应的码字比特数量对应与全码率信道软信息信息位对应的码字比特数量一致，可使所述信道软信息校验位对应的码字比特数量与全码率信道软信息校验位对应的码字比特数量一致。
优选地，所述比特软信息存储单元11，还用于在所述信道软信息码率变化时，调整码率扩展因子z，使码率变化前后的信道比特软信息的码长一致。
所述码率变化前的信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列、删余校验位为b列、缩短信息位为a列且删余检验位为b列时，对应的码长分别为：(n-a)×z、(n-b)×z、(n-a-b)×z；
所述码率变化后的信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列、删余校验位为b列、缩短信息位为a列且删余检验位为b列时，对应的码长分别为：(n-a)×z′、(n-b)×z′、(n-a-b)×z′，其中z′为码率变化后调整的扩展因子；
优选地，所述比特软信息存储单元11，具体用于在所述信道软信息码率变化时，将所述扩展因子的值z调整为z′，使码率变化后的信道软信息的码长(n-a)×z′、(n-b)×z′或(n-a-b)×z′与码率变化前的信道软信息的码长(n-a)×z、(n-b)×z或(n-a-b)×z一致。
优选地，所述比特软信息存储单元11根据扩展因子z和并行度p存储填充为全码率的信道软信息以初始化比特软信息；具体为：所述比特软信息存储单元11每个存取子单元存储所述信道软信息的z个码字比特，每个子单元的深度为z\p，相应地，每个存取子单元每行存储所述信道软信息的p个码字比特。
图2为所述比特软信息存储单元11的组成结构示意图，如图2所示，所述比特软信息存储单元11包括n个存取子单元，n为所述统一母码矩阵的列数，具体地：
所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列时，所述信道软信息码字比特之前填充的a×z个任意值码字比特存储在存取子单元1～存取子单元a，存取子单元(a+1)～存取子单元n存储所述信道软信息非填充的码字比特；
所述信道软信息的母码矩阵相对所述统一母码矩阵删余校验位为b列时，存取子单元1～存取子单元(n-b)存储所述信道软信息非填充的码字比特，存取子单元(n-b+1)～存取子单元n存储所述信道软信息的码字比特之后填充的b×z个零值码字比特；
所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列且删余检验位为b列时，所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列时，所述信道软信息码字比特之前填充的a×z个任意值码字比特存储在存取子单元1～存取子单元a，存取子单元(n-b+1)～存取子单元n存储所述信道软信息的码字比特之后填充的b×z个零值码字比特，存取子单元a～存取子单元(n-b+1)存储所述信道软信息非填充的码字比特。
优选地，所述信息处理单元15，具体用于根据所述交织后的比特软信息以及从所述校验节点存取单元14读取的校验节点外信息，计算变量节点外信息，将所述变量节点外信息中对应所述交织后的比特软信息填充码字比特的码字比特修正为位宽最大值，根据所述修正的变量节点外信息计算新的校验节点外信息，根据所述修正的变量节点外信息和新的校验节点外信息计算新的比特软信息并存储至所述比特软信息存储单元11。
优选地，所述信息处理单元15，还用于在根据所述修正的变量节点外信息和新的校验节点外信息计算出新的比特软信息时，将所述新的比特软信息中与所述初始化比特软信息填充码字比特对应的码字比特修正为位宽最大值。
由于本发明采用的分层修正最小和BP译码算法，由公式(4)可知，所述信息处理单元15在计算校验节点外信息码字比特rmn时，存在求取最小值的处理，因此在利用公式(3)计算出变量节点信息码字比特qmn时，将根据初始化比特软信息填充的码字比特qn计算的变量节点信息码字比特qmn修正为位宽最大值，如此，在利用公式(4)计算校验节点外信息码字比特rmn时，可避免公式(3)中基于填充的比特软信息码字比特qn对计算结果产生影响；同时，将公式(5)基于初始化比特软信息填充的码字比特qn计算的新的qn修正为位宽最大值，以避免基于填充的qn代入公式(3)进行迭代计算时，对公式(4)的计算结果产生影响，并且后续将公式(5)计算的qn计代入公式(3)进行迭代计算时，仍要公式(3)计算出的变量节点信息码字比特qmn和公式(5)计算出的新的qn进行修正。
其中，所述位宽最大值为qmn能标识的最大数值，取决于LDPC译码器的位宽，例如LDPC位宽为n，则位宽最大值为2n-1。
其中，由于所述交织单元13从所述比特软信息处理单元11的存取子单元按行读取比特软信息码字比特，且所述比特软信息处理单元11存取子单元每行存储p个比特软信息码字比特，因此参与计算所述新的比特软信息的信息处理单元15的个数与并行度p一致。
优选地，所述LDPC译码装置还包括：
输出缓冲单元16，用于缓存所述比特软信息存储单元11发送的比特软信息的码字比特的硬判决结果，输出所述硬判决结果中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果；
所述比特软信息存储单元11，具体用于在存储的比特软信息的码字比特的硬判决结果满足译码输出条件或所述信息处理单元15计算新的比特软信息次数达到预设最大值时，将存储的比特软信息码字比特的硬判决结果中发送至所述输出缓冲单元。
其中，当所述统一母码矩阵的信息位位数为s时，所述输出缓冲单元16根据所述信道软信息码率和扩展因子z确定缓存的比特软信息非填充码字比特的起始读取地址和读取数据量，分为s路并行输出比特软信息码字比特。
图3为本发明LDPC译码方法的实现流程示意图，如图2所示，所述方法包括：
步骤301：在以接收的信道软信息初始化比特软信息时，根据预设扩展因子的值z和预设统一母码矩阵的列数n，填充所述信道软信息，使所述信道软信息码率为与所述母码矩阵对应的全码率；
优选地，所述根据预设扩展因子的值z和预设统一母码矩阵的列数n，填充所述信道软信息使所述信道软信息码率为与所述母码矩阵对应的全码率，包括：
所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特；
所述信道软信息的母码矩阵相对所述统一母码矩阵删余校验位为b列时，在所述信道软信息的码字比特之后填充b×z个零值的码字比特；
所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列且删余检验位为b列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特，并在所述信道软信息的码字比特之后填充b×z个零值的码字比特。
优选地，步骤301还包括：所述信道软信息码率变化时，调整所述扩展因子z，使码率变化前后的信道软信息的码长一致。
优选地，所述码率变化前的信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列、删余校验位为b列、缩短信息位为a列且删余检验位为b列时，对应的码长分别为：(n-a)×z、(n-b)×z、(n-a-b)×z；
所述码率变化后的信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列、删余校验位为b列、缩短信息位为a列且删余检验位为b列时，对应的码长分别为：(n-a)×z′、(n-b)×z′、(n-a-b)×z′，其中z′为码率变化后调整的扩展因子；
所述信道软信息码率变化时，所述调整所述扩展因子z，使码率变化前后的信道软信息的码长一致，包括：
在码率变化时将所述扩展因子z调整为z′，使码率变化后的信道软信息的码长(n-a)×z′、(n-b)×z′或(n-a-b)×z′与码率变化前的信道软信息的码长(n-a)×z、(n-b)×z或(n-a-b)×z一致。
步骤302：根据预设的旋转移位值对所述比特软信息进行交织，根据交织后的比特软信息以及与所述交织后的比特软信息对应的校验节点外信息，计算新的比特软信息；
优选地，所述根据交织后的比特软信息以及与所述交织后的比特软信息对应的校验节点外信息，计算新的比特软信息，包括：
根据所述交织后的比特软信息与所述交织后的比特软信息对应的校验节点外信息，计算变量节点外信息，将所述变量节点外信息中对应所述交织后的比特软信息填充码字比特的码字比特修正为位宽最大值，根据所述修正的变量节点外信息计算新的校验节点外信息，根据所述修正的变量节点外信息和新的校验节点外信息计算新的比特软信息。
优选地，所述计算新的比特软信息之后，所述方法还包括：将所述新的比特软信息中与所述初始化比特软信息填充码字比特对应的码字比特修正为位宽最大值。
步骤303：所述新的比特软信息的码字比特的硬判决结果满足译码输出条件或计算新的比特软信息次数达到预设最大值时，将所述新的比特软信息中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果输出。
优选地，所述将新的比特软信息中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果输出，包括：缓存所述新的比特软信息的码字比特的硬判决结果，并输出所述硬判决结果中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (14)

1.一种低密度奇偶校验码LDPC译码装置，其特征在于，所述LDPC译码装置包括：比特软信息存储单元、旋转移位值存储单元、交织单元、校验节点存取单元和信息处理单元；其中，
所述比特软信息存储单元，用于在以接收的信道软信息初始化比特软信息时，根据存储的预设扩展因子的值z和预设统一母码矩阵的列数n，填充所述信道软信息，使所述信道软信息码率为与所述母码矩阵对应的全码率；还用于在存储的比特软信息的码字比特的硬判决结果满足译码输出条件或所述信息处理单元计算新的比特软信息次数达到预设最大值时，将存储的比特软信息中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果输出；
所述旋转移位值存储单元，用于存储预设的旋转移位值；
所述交织单元，用于根据从所述旋转移位值存储单元读取的旋转移位值，对从所述比特软信息存储单元读取的比特软信息进行交织，并将交织后的比特软信息发送至所述信息处理单元；
所述校验节点存取单元，用于存储与所述交织单元交织后的比特软信息对应的校验节点外信息；
所述信息处理单元，用于根据接收的交织后的比特软信息以及从所述校验节点存取单元读取的与所述交织后的比特软信息对应的校验节点外信息，计算新的比特软信息并发送至所述比特软信息存储单元。
2.根据权利要求1所述的LDPC译码装置，其特征在于，
所述比特软信息存储单元，具体用于在所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特；
所述信道软信息的母码矩阵相对所述统一母码矩阵删余校验位为b列时，在所述信道软信息的码字比特之后填充b×z个零值的码字比特；
所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列且删余检验位为b列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特，并在所述信道软信息的码字比特之后填充b×z个零值的码字比特。
3.根据权利要求1所述的LDPC译码装置，其特征在于，
所述比特软信息存储单元，还用于在所述信道软信息码率变化时，调整码率扩展因子z，使码率变化前后的信道软信息的码长一致。
4.根据权利要求3所述的LDPC译码装置，其特征在于，
所述码率变化前的信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列、删余校验位为b列、缩短信息位为a列且删余检验位为b列时，对应的码长分别为：(n－a)×z、(n－b)×z、(n－a－b)×z；
所述码率变化后的信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列、删余校验位为b列、缩短信息位为a列且删余检验位为b列时，对应的码长分别为：(n－a)×z＇、(n－b)×z＇、(n－a－b)×z＇，其中z＇为码率变化后调整的扩展因子；
所述比特软信息存储单元，具体用于在所述信道软信息码率变化时，将所述扩展因子的值z调整为z＇，使码率变化后的信道软信息的码长(n－a)×z＇、(n－b)×z＇或(n－a－b)×z＇与码率变化前的信道软信息的码长(n－a)×z、(n－b)×z或(n－a－b)×z一致。
5.根据权利要求1、2、3或4所述的LDPC译码装置，其特征在于，
所述信息处理单元，具体用于根据所述交织后的比特软信息以及从所述校验节点存取单元读取的校验节点外信息，计算变量节点外信息，将所述变量节点外信息中对应所述交织后的比特软信息填充码字比特的码字比特修正为位宽最大值，根据修正的变量节点外信息计算新的校验节点外信息，根据所述修正的变量节点外信息和新的校验节点外信息，计算新的比特软信息并存储至所述比特软信息存储单元。
6.根据权利要求1、2、3或4所述的LDPC译码装置，其特征在于，
所述信息处理单元，还用于在根据修正的变量节点外信息和新的校验节点外信息计算出新的比特软信息时，将所述新的比特软信息中与所述初始化比特软信息填充码字比特对应的码字比特修正为位宽最大值。
7.根据权利要求1、2、3或4所述的LDPC译码装置，其特征在于，所述LDPC译码装置还包括：
输出缓冲单元，用于缓存接收的码字比特的硬判决结果，并输出所述硬判决结果中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果；
所述比特软信息存储单元，具体用于在存储的比特软信息的码字比特的硬判决结果满足译码输出条件或所述信息处理单元计算新的比特软信息次数达到预设最大值时，将存储的比特软信息码字比特的硬判决结果发送至所述输出缓冲单元。
8.一种LDPC译码装置译码方法，应用于权利要求1所述的LDPC译码装置中；其特征在于，所述方法包括：
在以接收的信道软信息初始化比特软信息时，根据预设扩展因子的值z和预设统一母码矩阵的列数n，填充所述信道软信息，使所述信道软信息码率为与所述母码矩阵对应的全码率；
根据预设的旋转移位值对所述比特软信息进行交织，根据交织后的比特软信息以及与所述交织后的比特软信息对应的校验节点外信息，计算新的比特软信息；
所述新的比特软信息的码字比特的硬判决结果满足译码输出条件或计算新的比特软信息次数达到预设最大值时，将所述新的比特软信息中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果输出。
9.根据权利要求8所述的方法，其特征在于，所述根据预设扩展因子的值z和预设统一母码矩阵的列数n，填充所述信道软信息，使所述信道软信息码率为与所述母码矩阵对应的全码率，包括：
所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特；
所述信道软信息的母码矩阵相对所述统一母码矩阵删余校验位为b列时，在所述信道软信息的码字比特之后填充b×z个零值的码字比特；
所述信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列且删余检验位为b列时，在所述信道软信息的码字比特之前填充a×z个任意值的码字比特，并在所述信道软信息的码字比特之后填充b×z个零值的码字比特。
10.根据权利要求8所述的方法，其特征在于，所述方法还包括：
所述信道软信息码率变化时，调整所述扩展因子z，使码率变化前后的信道软信息的码长一致。
11.根据权利要求10所述的方法，其特征在于，
所述码率变化前的信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列、删余校验位为b列、缩短信息位为a列且删余检验位为b列时，对应的码长分别为：(n－a)×z、(n－b)×z、(n－a－b)×z；
所述码率变化后的信道软信息的母码矩阵相对所述统一母码矩阵缩短信息位为a列、删余校验位为b列、缩短信息位为a列且删余检验位为b列时，对应的码长分别为：(n－a)×z＇、(n－b)×z＇、(n－a－b)×z＇，其中z＇为码率变化后调整的扩展因子；
所述信道软信息码率变化时，所述调整所述扩展因子z，使码率变化前后的信道软信息的码长一致，包括：
在码率变化时将所述扩展因子z调整为z＇，使码率变化后的信道软信息的码长(n－a)×z＇、(n－b)×z＇或(n－a－b)×z＇与码率变化前的信道软信息的码长(n－a)×z、(n－b)×z或(n－a－b)×z一致。
12.根据权利要求8、9、10或11所述的方法，其特征在于，所述根据交织后的比特软信息以及与所述交织后的比特软信息对应的校验节点外信息，计算新的比特软信息，包括：
根据所述交织后的比特软信息与所述交织后的比特软信息对应的校验节点外信息，计算变量节点外信息，将所述变量节点外信息中对应所述交织后的比特软信息填充码字比特的码字比特修正为位宽最大值，根据修正的变量节点外信息计算新的校验节点外信息，根据所述修正的变量节点外信息和新的校验节点外信息计算新的比特软信息。
13.根据权利要求8、9、10或11所述的方法，其特征在于，所述计算新的比特软信息之后，所述方法还包括：
将所述新的比特软信息中与所述初始化比特软信息填充码字比特对应的码字比特修正为位宽最大值。
14.根据权利要求8、9、10或11所述的方法，其特征在于，所述将所述新的比特软信息中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果输出，包括：
缓存所述新的比特软信息的码字比特的硬判决结果，并输出所述硬判决结果中与所述初始化比特软信息非填充码字比特对应的码字比特的硬判决结果。
CN201310029749.4A 2013-01-25 2013-01-25 一种低密度奇偶校验码译码装置及其译码方法 Active CN103973315B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310029749.4A CN103973315B (zh) 2013-01-25 2013-01-25 一种低密度奇偶校验码译码装置及其译码方法
PCT/CN2013/082668 WO2013189458A2 (zh) 2013-01-25 2013-08-30 一种低密度奇偶校验码译码装置及其译码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310029749.4A CN103973315B (zh) 2013-01-25 2013-01-25 一种低密度奇偶校验码译码装置及其译码方法

Publications (2)

Publication Number Publication Date
CN103973315A CN103973315A (zh) 2014-08-06
CN103973315B true CN103973315B (zh) 2019-01-18

Family

ID=49769595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310029749.4A Active CN103973315B (zh) 2013-01-25 2013-01-25 一种低密度奇偶校验码译码装置及其译码方法

Country Status (2)

Country Link
CN (1) CN103973315B (zh)
WO (1) WO2013189458A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9467170B2 (en) * 2013-05-17 2016-10-11 Marvell World Trade Ltd. NAND flash memory systems with efficient soft information interface
CN106301388B (zh) * 2015-05-14 2020-10-23 北京航空航天大学 多进制ldpc码译码方法
US10805893B2 (en) 2016-08-19 2020-10-13 Samsung Electronics Co., Ltd System and method for providing universal synchronization signals for new radio
CN108574491B (zh) * 2017-03-09 2020-02-21 华为技术有限公司 数据处理方法、数据处理装置和通信设备
CN108449090B (zh) * 2018-01-25 2020-06-16 西安电子科技大学 一种可配置多码长、多码率的ldpc译码器
CN110661593B (zh) * 2018-06-29 2022-04-22 中兴通讯股份有限公司 一种译码器、方法和计算机存储介质
CN111224673A (zh) 2018-11-26 2020-06-02 中兴通讯股份有限公司 译码方法、装置及译码器
CN115882873B (zh) * 2023-02-23 2023-05-23 成都星联芯通科技有限公司 低密度奇偶校验码译码方法、装置、通信设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1558556A (zh) * 2004-02-09 2004-12-29 清华大学 非规则低密度奇偶校验码的系统码设计方法及其通信系统
US20050289437A1 (en) * 2004-06-24 2005-12-29 Lg Electronics Inc. Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system
CN101094000A (zh) * 2007-06-20 2007-12-26 北京大学 一种基于peg算法的时不变ldpcc码的构造方法及其编译码器
CN101212277A (zh) * 2006-12-29 2008-07-02 中兴通讯股份有限公司 支持多协议标准的ldpc码译码装置
CN102340317A (zh) * 2010-07-21 2012-02-01 中国科学院微电子研究所 结构化ldpc码的高吞吐率译码器结构及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050193320A1 (en) * 2004-02-09 2005-09-01 President And Fellows Of Harvard College Methods and apparatus for improving performance of information coding schemes
JP4862657B2 (ja) * 2007-01-05 2012-01-25 ソニー株式会社 復号方法および復号装置、並びにプログラム
CN101325474B (zh) * 2007-06-12 2012-05-09 中兴通讯股份有限公司 Ldpc码的混合自动请求重传的信道编码及调制映射方法
JP5489552B2 (ja) * 2009-06-19 2014-05-14 三菱電機株式会社 復号方法及び復号装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1558556A (zh) * 2004-02-09 2004-12-29 清华大学 非规则低密度奇偶校验码的系统码设计方法及其通信系统
US20050289437A1 (en) * 2004-06-24 2005-12-29 Lg Electronics Inc. Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system
CN101212277A (zh) * 2006-12-29 2008-07-02 中兴通讯股份有限公司 支持多协议标准的ldpc码译码装置
CN101094000A (zh) * 2007-06-20 2007-12-26 北京大学 一种基于peg算法的时不变ldpcc码的构造方法及其编译码器
CN102340317A (zh) * 2010-07-21 2012-02-01 中国科学院微电子研究所 结构化ldpc码的高吞吐率译码器结构及方法

Also Published As

Publication number Publication date
WO2013189458A2 (zh) 2013-12-27
WO2013189458A3 (zh) 2014-02-20
CN103973315A (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
CN103973315B (zh) 一种低密度奇偶校验码译码装置及其译码方法
CN110932735B (zh) 发送设备及其交织方法
US9871621B2 (en) Transmitting apparatus and signal processing method thereof
US9577679B2 (en) Transmitting apparatus and signal processing method thereof
CN104521147B (zh) 数据处理设备和数据处理方法
ES2636371T3 (es) Aparato y método de decodificación para un código LDPC de 64K y tasa 2/3
EP3136608A1 (en) Method and system for providing low density parity check (ldpc) encoding and decoding
MX2014011899A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
CN108809512A (zh) 一种编译码的方法、装置及系统
MX2014011863A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
CN109391360A (zh) 数据编码方法及装置
BR112015018430B1 (pt) Dispositivo de processamento de dados, receptor de televisão, método de rocessamento de dados, e, meio de armazenamento não-transitório.
KR20160099265A (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102557432B1 (ko) 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 16-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
CN100589327C (zh) 编码、解码方法及编码器、解码器
KR20160100665A (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR20160099266A (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
CN104618072B (zh) Ngb‑w 系统中逻辑帧信令信道的编码与调制方法
KR20160092350A (ko) 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR20160101392A (ko) 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR20160100667A (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
RU2656725C2 (ru) Устройство обработки данных и способ обработки данных
KR20160092351A (ko) 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
RU2656723C2 (ru) Устройство обработки данных и способ обработки данных
CN102957436B (zh) 一种低密度奇偶校验码译码装置和译码方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221117

Address after: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518057 Ministry of justice, Zhongxing building, South Science and technology road, Nanshan District hi tech Industrial Park, Shenzhen, Guangdong

Patentee before: ZTE Corp.

TR01 Transfer of patent right