CN102890667A - 一种韦根数据处理装置及方法 - Google Patents
一种韦根数据处理装置及方法 Download PDFInfo
- Publication number
- CN102890667A CN102890667A CN2012103454721A CN201210345472A CN102890667A CN 102890667 A CN102890667 A CN 102890667A CN 2012103454721 A CN2012103454721 A CN 2012103454721A CN 201210345472 A CN201210345472 A CN 201210345472A CN 102890667 A CN102890667 A CN 102890667A
- Authority
- CN
- China
- Prior art keywords
- single data
- wei single
- host computer
- wei
- logic controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
本发明公开了一种韦根数据处理装置及方法，该装置包括：接收器、接收缓冲器、奇偶校验器、逻辑控制器、FIFO模块、寄存器、计时器、发送缓冲器、发送器、时钟系统及用于与上位机通信的USI接口，所述接收器的输出端通过接收缓冲器与奇偶校验器的输入端连接，所述逻辑控制器的输出端通过发送缓冲器与发送器的输入端连接，所述逻辑控制器通过总线分别与接收器、奇偶校验器、FIFO模块、寄存器、USI接口、计时器及发送器连接。本发明直接对根据韦根协议对韦根数据进行独立的读取、写入及校正处理，通信速度快且响应速度快。本发明作为性能优良的一种韦根数据处理装置及方法可广泛应用于通讯行业中。
Description
技术领域
本发明涉及一种数据处理装置及方法，特别是一种韦根数据处理装置及方法。
背景技术
韦根（Wiegand）协议是由摩托罗拉公司制定的一种通讯协议，它适用于涉及门禁控制系统的读卡器和卡片的许多特性，现已被广泛应用为非接触式IC卡读卡器（简称读卡器）的数据通信协议，如在在安防系统中，读卡器直接与主控芯片进行通信。
韦根协议主要定义的是数据传输方式：在数据的传输中只需两条数据线，一条为DATA0，另一条为DATA1，Data0和Data1两根数据线分别传输0和1。现在应用最多的是26bit，34bit，36bit，44bit 等数据格式。数据传输速率较慢，上限仅为500bit/S。
在安防系统应用中，系统均需要使用软件对韦根数据进行逐位读取、写入、校正处理，而且要求有较高的处理速度。由于韦根数据自身的特性，其通信速度慢，造成主控芯片产生较多的中断，造成系统中断资源的浪费，严重降低系统的响应速度，影响系统综合性能。
发明内容
为了解决上述的技术问题，本发明提供了一种通信速度快且响应速度快的韦根数据处理装置，本发明还提供了一种通信速度快且响应速度快的韦根数据处理方法。
本发明解决其技术问题所采用的技术方案是：
一种韦根数据处理装置，包括：接收器、接收缓冲器、奇偶校验器、逻辑控制器、FIFO模块、寄存器、计时器、发送缓冲器、发送器、时钟系统及用于与上位机通信的USI接口，所述接收器的输出端通过接收缓冲器与奇偶校验器的输入端连接，所述逻辑控制器的输出端通过发送缓冲器与发送器的输入端连接，所述逻辑控制器通过总线分别与接收器、奇偶校验器、FIFO模块、寄存器、USI接口、计时器及发送器连接，所述时钟系统为逻辑控制器、寄存器及计时器提供时序信号。
进一步，所述FIFO模块及寄存器集成在一RAM上。
进一步，还包括看门狗单元，所述看门狗单元通过总线与逻辑控制器连接。
进一步，还包括Flash单元，所述Flash单元通过总线与逻辑控制器连接。
本发明解决其技术问题所采用的另一技术方案是：
一种韦根数据处理方法，包括：
初始化；
当检测到输入韦根数据时，对韦根数据进行接收；
将接收到的韦根数据传送到上位机；
当检测到上位机的主动通信时，作出响应。
进一步，当检测到输入韦根数据时，对韦根数据进行接收这一步骤，其包括：
逻辑控制器触发定时器开始计算接收超时时间；
接收器通过移位操作对韦根数据进行接收，并将韦根数据存入接收缓冲器中；
根据接收超时时间判断接收是否超时，若超时，则执行下一步骤，反之，则继续执行上一步骤；
将接收缓冲器中的韦根数据发送到奇偶校验器；
当奇偶校验器对韦根数据进行接收后，奇偶校验器对韦根数据进行奇偶校验，并将校验结果及韦根数据发送到逻辑控制器；
逻辑控制器对接收的校验结果进行判断，若判断校验结果是正确的，则逻辑控制器将韦根数据压入FIFO模块，将存储在寄存器中的FIFO模块非空状态位置位，并清空接收缓冲器，重新等待接收韦根数据；，否则，则直接清空接收缓冲器，重新等待接收韦根数据。
进一步，将接收到的韦根数据传送到上位机这一步骤，其包括：
检查FIFO模块的非空状态位，若FIFO模块非空状态位是置位状态，则逻辑控制器置位上位机中断信号；
上位机响应上位机中断信号，发送取数据指令；
逻辑控制器提取存储在FIFO模块中的韦根数据，进而将该韦根数据传送到上位机；
逻辑控制器检查FIFO模块中是否还有韦根数据，若无韦根数据，则将存储在寄存器中的FIFO模块非空状态位复位，并复位上位机中断信号。
进一步，当检测到上位机的主动通信时，作出响应这一步骤，其包括：
当检测到上位机主动通信时，检查上位机的通信内容；
当检测到上位机主动通信时，检查上位机的通信内容；
若通信内容为发送数据指令，则逻辑控制器接收上位机发送的韦根数据，并将其发送出去。
进一步，若通信内容为发送数据指令，则逻辑控制器接收上位机发送的韦根数据，并将其发送出去这一步骤，其包括：
若通信内容为发送数据指令，逻辑控制器接收上位机发送的韦根数据并将其存储在寄存器中，同时标志数据发送标志位；
逻辑控制器从寄存器中将上位机发送的韦根数据提取出来并传送到发送缓冲器；
发送器通过移位操作，将发送缓冲器中的韦根数据逐步输出；
韦根数据发送完毕后，清除数据发送标志位。
本发明的有益效果是：本发明的一种韦根数据处理装置，无须使用其他辅助软件，可直接对根据韦根协议对韦根数据进行独立的读取、写入及校正处理，通信速度快且响应速度快。
本发明的另一有益效果是：本发明的一种韦根数据处理方法，无须使用其他辅助软件，直接对根据韦根协议对韦根数据进行独立的读取、写入及校正处理，通信速度快且响应速度快。
附图说明
下面结合附图和实施例对本发明作进一步说明。
图1是本发明的一种韦根数据处理装置的结构框图；
图2是本发明的一种韦根数据处理装置的实施例的结构框图；
图3是本发明的一种韦根数据处理方法的工作流程图；
图4是图3中的步骤当检测到输入韦根数据时，对韦根数据进行接收的详细流程图；
图5是图3中的步骤将接收到的韦根数据传送到上位机的详细流程图；
图6是图3中的步骤当检测到上位机的主动通信时，作出响应的详细流程图；
图7是图6中的步骤若通信内容为发送数据指令，则逻辑控制器接收上位机发送的韦根数据，并将其发送出去的详细流程图。
具体实施方式
为了方便下文的描述，首先给出以下名词解释：
USI：通用串行接口；
FIFO（First In First Out）：先进先出的数据缓存器；
RAM（ Random Access Memory）：随机存储器；
Flash：闪存；
SPI（Serial Peripheral Interface）：串行外设接口；
IIC（Inter-Integrated Circuit）：一种总线结构。
参照图1，本发明提供一种韦根数据处理装置，包括：接收器、接收缓冲器、奇偶校验器、逻辑控制器、FIFO模块、寄存器、计时器、发送缓冲器、发送器、时钟系统及用于与上位机通信的USI接口，所述接收器的输出端通过接收缓冲器与奇偶校验器的输入端连接，所述逻辑控制器的输出端通过发送缓冲器与发送器的输入端连接，所述逻辑控制器通过总线分别与接收器、奇偶校验器、FIFO模块、寄存器、USI接口、计时器及发送器连接，所述时钟系统为逻辑控制器、寄存器及计时器提供时序信号。
进一步作为优选的实施方式，所述FIFO模块及寄存器集成在一RAM上。
进一步作为优选的实施方式，还包括看门狗单元，所述看门狗单元通过总线与逻辑控制器连接。
进一步作为优选的实施方式，还包括Flash单元，所述Flash单元通过总线与逻辑控制器连接。
其中，接收器，用于通过移位操作来接收韦根数据，并将韦根数据存入接收缓冲器中；
接收缓冲器，用于存储接收器接收的韦根数据；
奇偶校验器，用于对韦根数据进行奇偶校验，并将校验结果及韦根数据发送到逻辑控制器；
FIFO模块，用于存储韦根数据；可采用4个64Bit的寄存器组成；
寄存器，用于存放状态位及标志位；
发送缓冲器，用于存储并缓冲要发送的韦根数据；
这里，接收缓冲器及发送缓冲器均采用64Bit的缓冲器，因为目前应用较多的韦根数据格式主要为26Bit、34Bit、36Bit及44Bit等，64Bit位的缓冲器可支持所有数据长度格式的韦根通信。
发送器，用于通过移位操作，输出发送缓冲器中的韦根数据；
USI接口指用于与上位机进行通信的通用串行接口；
逻辑控制器，用于协调完成韦根数据流的接收、控制和传输。
图2为本发明的优选实施例，USI接口采用SPI或IIC总线与上位机进行通信。图中各输入输出引脚的相关信号如下：
SCLK：SPI模式下的时钟输入/输出；
SCL/SDO：I2C模式下的时钟信号，SPI模式下的数据输出信号；
SDA/SDI ：I2C模式下的数据信号，SPI模式下的数据输入信号；
nIRQ ：韦根数据接收中断，低电平有效；
WG In DATA0：韦根数据输入信号线0；
WG In DATA1：韦根数据输入信号线1；
WG Out DATA0：韦根数据输出信号线0；
WG Out DATA1：韦根数据输出信号线1；
XIN：石英晶振输入端；
XOUT：石英晶振输出端。
如图3-图7所示，本发明还提供了一种韦根数据处理方法，包括：
初始化；
当检测到输入韦根数据时，对韦根数据进行接收；
将接收到的韦根数据传送到上位机；
当检测到上位机的主动通信时，作出响应。
进一步作为优选的实施方式，当检测到输入韦根数据时，对韦根数据进行接收这一步骤，其包括：
逻辑控制器触发定时器开始计算接收超时时间；
接收器通过移位操作对韦根数据进行接收，并将韦根数据存入接收缓冲器中；
根据接收超时时间判断接收是否超时，若超时，则执行下一步骤，反之，则继续执行上一步骤；
将接收缓冲器中的韦根数据发送到奇偶校验器；
当奇偶校验器对韦根数据进行接收后，奇偶校验器对韦根数据进行奇偶校验，并将校验结果及韦根数据发送到逻辑控制器；
逻辑控制器对接收的校验结果进行判断，若判断校验结果是正确的，则逻辑控制器将韦根数据压入FIFO模块，将存储在寄存器中的FIFO模块非空状态位置位，并清空接收缓冲器，重新等待接收韦根数据；否则，则直接清空接收缓冲器，重新等待接收韦根数据。
进一步作为优选的实施方式，将接收到的韦根数据传送到上位机这一步骤，其包括：
检查FIFO模块的非空状态位，若FIFO模块非空状态位是置位状态，则逻辑控制器置位上位机中断信号；
上位机响应上位机中断信号，发送取数据指令；
逻辑控制器提取存储在FIFO模块中的韦根数据，进而将该韦根数据传送到上位机；
逻辑控制器检查FIFO模块中是否还有韦根数据，若无韦根数据，则将存储在寄存器中的FIFO模块非空状态位复位，并复位上位机中断信号。
进一步作为优选的实施方式，当检测到上位机的主动通信时，作出响应这一步骤，其包括：
当检测到上位机主动通信时，检查上位机的通信内容；
若通信内容为发送数据指令，则逻辑控制器接收上位机发送的韦根数据，并将其发送出去。
进一步作为优选的实施方式，若通信内容为发送数据指令，则逻辑控制器接收上位机发送的韦根数据，并将其发送出去这一步骤，其包括：
若通信内容为发送数据指令，逻辑控制器接收上位机发送的韦根数据并将其存储在寄存器中，同时标志数据发送标志位；
逻辑控制器从寄存器中将上位机发送的韦根数据提取出来并传送到发送缓冲器；
发送器通过移位操作，将发送缓冲器中的韦根数据逐步输出；
韦根数据发送完毕后，清除数据发送标志位。
本发明的一种韦根数据处理方法的一具体实施例为：
S01、初始化；
S02、逻辑控制器触发定时器开始计算接收超时时间；
S03、接收器通过移位操作对韦根数据进行接收，并将韦根数据存入接收缓冲器中；
S04、根据接收超时时间判断接收是否超时，若超时，则执行步骤S05，反之，则继续执行步骤S03；
S05、将接收缓冲器中的韦根数据发送到奇偶校验器；
S06、当奇偶校验器对韦根数据进行接收后，奇偶校验器对韦根数据进行奇偶校验，并将校验结果及韦根数据发送到逻辑控制器；
S07、逻辑控制器对接收的校验结果进行判断，若判断校验结果是正确的，则逻辑控制器将韦根数据压入FIFO模块，将存储在寄存器中的FIFO模块非空状态位置位，并清空接收缓冲器，重新等待接收韦根数据；否则，则直接清空接收缓冲器，重新等待接收韦根数据；
S08、检查FIFO模块的非空状态位，若FIFO模块非空状态位是置位状态，则逻辑控制器置位上位机中断信号；
S09、上位机响应上位机中断信号，发送取数据指令；
S10、逻辑控制器提取存储在FIFO模块中的韦根数据，进而将该韦根数据传送到上位机；
S11、逻辑控制器提取存储在FIFO模块中的韦根数据，进而将该韦根数据传送到上位机；
S12、逻辑控制器检查FIFO模块中是否还有韦根数据，若无韦根数据，则将存储在寄存器中的FIFO模块非空状态位复位，并复位上位机中断信号；
S13、当检测到上位机主动通信时，检查上位机的通信内容；
S14、若通信内容为发送数据指令，逻辑控制器接收上位机发送的韦根数据并将其存储在寄存器中，同时标志数据发送标志位；
S15、逻辑控制器从寄存器中将上位机发送的韦根数据提取出来并传送到发送缓冲器；
S16、发送器通过移位操作，将发送缓冲器中的韦根数据逐步输出；
S17、韦根数据发送完毕后，清除数据发送标志位。
在使用中，步骤S13还包括以下两种情况：若上位机的通信内容为查询状态指令，则将寄存器存储的数据发送到上位机；若上位机的通信内容为寄存器配置指令，则根据寄存器配置指令配置寄存器。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。
Claims (9)
1.一种韦根数据处理装置，其特征在于，包括：接收器、接收缓冲器、奇偶校验器、逻辑控制器、FIFO模块、寄存器、计时器、发送缓冲器、发送器、时钟系统及用于与上位机通信的USI接口，所述接收器的输出端通过接收缓冲器与奇偶校验器的输入端连接，所述逻辑控制器的输出端通过发送缓冲器与发送器的输入端连接，所述逻辑控制器通过总线分别与接收器、奇偶校验器、FIFO模块、寄存器、USI接口、计时器及发送器连接，所述时钟系统为逻辑控制器、寄存器及计时器提供时序信号。
2.根据权利要求1所述的一种韦根数据处理装置，其特征在于，所述FIFO模块及寄存器集成在一RAM上。
3.根据权利要求2所述的一种韦根数据处理装置，其特征在于，还包括看门狗单元，所述看门狗单元通过总线与逻辑控制器连接。
4.根据权利要求3所述的一种韦根数据处理装置，其特征在于，还包括Flash单元，所述Flash单元通过总线与逻辑控制器连接。
5.一种韦根数据处理方法，其特征在于，包括：
初始化；
当检测到输入韦根数据时，对韦根数据进行接收；
将接收到的韦根数据传送到上位机；
当检测到上位机的主动通信时，作出响应。
6.根据权利要求5所述的一种韦根数据处理方法，其特征在于，当检测到输入韦根数据时，对韦根数据进行接收这一步骤，其包括：
逻辑控制器触发定时器开始计算接收超时时间；
接收器通过移位操作对韦根数据进行接收，并将韦根数据存入接收缓冲器中；
根据接收超时时间判断接收是否超时，若超时，则执行下一步骤，反之，则继续执行上一步骤；
将接收缓冲器中的韦根数据发送到奇偶校验器；
当奇偶校验器对韦根数据进行接收后，奇偶校验器对韦根数据进行奇偶校验，并将校验结果及韦根数据发送到逻辑控制器；
逻辑控制器对接收的校验结果进行判断，若判断校验结果是正确的，则逻辑控制器将韦根数据压入FIFO模块，将存储在寄存器中的FIFO模块非空状态位置位，并清空接收缓冲器，重新等待接收韦根数据；否则，则直接清空接收缓冲器，重新等待接收韦根数据。
7.根据权利要求5所述的一种韦根数据处理方法，其特征在于，将接收到的韦根数据传送到上位机这一步骤，其包括：
检查FIFO模块的非空状态位，若FIFO模块非空状态位是置位状态，则逻辑控制器置位上位机中断信号；
上位机响应上位机中断信号，发送取数据指令；
逻辑控制器提取存储在FIFO模块中的韦根数据，进而将该韦根数据传送到上位机；
逻辑控制器检查FIFO模块中是否还有韦根数据，若无韦根数据，则将存储在寄存器中的FIFO模块非空状态位复位，并复位上位机中断信号。
8.根据权利要求5所述的一种韦根数据处理方法，其特征在于，当检测到上位机的主动通信时，作出响应这一步骤，其包括：
当检测到上位机主动通信时，检查上位机的通信内容；
若通信内容为发送数据指令，则逻辑控制器接收上位机发送的韦根数据，并将其发送出去。
9.根据权利要求8所述的一种韦根数据处理方法，其特征在于，若通信内容为发送数据指令，则逻辑控制器接收上位机发送的韦根数据，并将其发送出去这一步骤，其包括：
若通信内容为发送数据指令，逻辑控制器接收上位机发送的韦根数据并将其存储在寄存器中，同时标志数据发送标志位；
逻辑控制器从寄存器中将上位机发送的韦根数据提取出来并传送到发送缓冲器；
发送器通过移位操作，将发送缓冲器中的韦根数据逐步输出；
韦根数据发送完毕后，清除数据发送标志位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012103454721A CN102890667A (zh) | 2012-09-17 | 2012-09-17 | 一种韦根数据处理装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012103454721A CN102890667A (zh) | 2012-09-17 | 2012-09-17 | 一种韦根数据处理装置及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102890667A true CN102890667A (zh) | 2013-01-23 |
Family
ID=47534174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012103454721A Pending CN102890667A (zh) | 2012-09-17 | 2012-09-17 | 一种韦根数据处理装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102890667A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107561432A (zh) * | 2017-07-27 | 2018-01-09 | 中国船舶重工集团公司第七二四研究所 | 一种基于奇偶校验的时序信号故障检测方法 |
| CN109887129A (zh) * | 2018-12-21 | 2019-06-14 | 广州市宏大欣电子科技有限公司 | 一种通信数据上传方法和一种通信数据下发方法 |
| CN110287136A (zh) * | 2019-05-29 | 2019-09-27 | 广东天波信息技术股份有限公司 | 能够兼容多种韦根信号机制的设备、方法及存储介质 |
| CN115061960A (zh) * | 2022-06-10 | 2022-09-16 | 睿云联(厦门)网络通讯技术有限公司 | 一种wiegend信号自适应处理方法及系统 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030028814A1 (en) * | 2001-05-04 | 2003-02-06 | Carta David R. | Smart card access control system |
| US20050127172A1 (en) * | 2003-06-16 | 2005-06-16 | Merkert Robert J.Sr. | Access system |
| CN1776706A (zh) * | 2005-12-05 | 2006-05-24 | 苏州精达毅力电子有限公司 | 韦根信号自动识别方法 |
| CN2789840Y (zh) * | 2005-04-20 | 2006-06-21 | 蔡冠群 | 智能型独立式身份验证器 |
| CN101414387A (zh) * | 2007-10-19 | 2009-04-22 | 汉王科技股份有限公司 | 嵌入式人脸识别门禁考勤机 |
| CN201247487Y (zh) * | 2008-08-19 | 2009-05-27 | 深圳达实智能股份有限公司 | 一种多路韦根信号输入装置 |
| CN101615287A (zh) * | 2009-08-06 | 2009-12-30 | 黄以华 | 一种基于Wishbone总线的图像处理IP核 |
-
2012
- 2012-09-17 CN CN2012103454721A patent/CN102890667A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030028814A1 (en) * | 2001-05-04 | 2003-02-06 | Carta David R. | Smart card access control system |
| US20050127172A1 (en) * | 2003-06-16 | 2005-06-16 | Merkert Robert J.Sr. | Access system |
| CN2789840Y (zh) * | 2005-04-20 | 2006-06-21 | 蔡冠群 | 智能型独立式身份验证器 |
| CN1776706A (zh) * | 2005-12-05 | 2006-05-24 | 苏州精达毅力电子有限公司 | 韦根信号自动识别方法 |
| CN101414387A (zh) * | 2007-10-19 | 2009-04-22 | 汉王科技股份有限公司 | 嵌入式人脸识别门禁考勤机 |
| CN201247487Y (zh) * | 2008-08-19 | 2009-05-27 | 深圳达实智能股份有限公司 | 一种多路韦根信号输入装置 |
| CN101615287A (zh) * | 2009-08-06 | 2009-12-30 | 黄以华 | 一种基于Wishbone总线的图像处理IP核 |
Non-Patent Citations (2)
| Title |
|---|
| SAMSUNG ELECTRONICS: "《S3C2440A 32-BIT CMOS MICROCONTROLLER USER’S MANUAL Revision 1》", 31 December 2004, article "S3C2440A 32-BIT CMOS MICROCONTROLLER USER’S MANUAL Revision 1" * |
| 邵明星: ""基于ARM的嵌入式门禁系统设计"", 《基于ARM的嵌入式门禁系统设计》, 30 September 2011 (2011-09-30) * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107561432A (zh) * | 2017-07-27 | 2018-01-09 | 中国船舶重工集团公司第七二四研究所 | 一种基于奇偶校验的时序信号故障检测方法 |
| CN109887129A (zh) * | 2018-12-21 | 2019-06-14 | 广州市宏大欣电子科技有限公司 | 一种通信数据上传方法和一种通信数据下发方法 |
| CN110287136A (zh) * | 2019-05-29 | 2019-09-27 | 广东天波信息技术股份有限公司 | 能够兼容多种韦根信号机制的设备、方法及存储介质 |
| CN115061960A (zh) * | 2022-06-10 | 2022-09-16 | 睿云联(厦门)网络通讯技术有限公司 | 一种wiegend信号自适应处理方法及系统 |
| CN115061960B (zh) * | 2022-06-10 | 2023-05-05 | 睿云联(厦门)网络通讯技术有限公司 | 一种wiegand信号自适应处理方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106209695B (zh) | 给加载/存储通信协议提供低功率物理单元 | |
| CN101788972B (zh) | 一种数据传输的系统与方法 | |
| EP1764703B1 (en) | A system for providing access to multiple data buffers of a data retaining and processing device | |
| US8200862B2 (en) | Low-power USB flash card reader using bulk-pipe streaming with UAS command re-ordering and channel separation | |
| US20070088874A1 (en) | Offload engine as processor peripheral | |
| US20090063717A1 (en) | Rate Adaptation for Support of Full-Speed USB Transactions Over a High-Speed USB Interface | |
| CN101819561A (zh) | 文件下载方法及系统 | |
| US7774508B2 (en) | Electronic apparatus, control method thereof, host device, and control method thereof | |
| CN102890667A (zh) | 一种韦根数据处理装置及方法 | |
| US8626963B2 (en) | Packet based data transfer system and method for host-slave interface | |
| CN213069787U (zh) | 记忆卡的读写控制系统 | |
| US9473273B2 (en) | Memory system capable of increasing data transfer efficiency | |
| CN104239097A (zh) | 一种通过移动终端升级配件的方法、系统及移动终端 | |
| CN110941578A (zh) | 一种具有dma功能的lio的设计方法及装置 | |
| US8001292B2 (en) | Data transfer controlling device and IC card | |
| US20240020246A1 (en) | Method for Generating Information Based on FIFO Memory and Apparatus, Device and Medium | |
| CN103870415A (zh) | 用于在总线上执行事务的方法及系统 | |
| CN108459981B (zh) | 多功能信号转换电路和转换器 | |
| CN110704341A (zh) | 一种串口单线升级代码的装置及其方法 | |
| US7822040B2 (en) | Method for increasing network transmission efficiency by increasing a data updating rate of a memory | |
| US20110271029A1 (en) | Host system and data transmission circuit thereof | |
| JP2009048444A (ja) | Ｕｓｂデバイスの制御方法、コントローラ及び電子機器 | |
| KR100423017B1 (ko) | 마이크로컴퓨터 | |
| CN213182727U (zh) | 记忆卡的读写控制系统 | |
| CN102568118A (zh) | 一种基于嵌入式pos机的usb数据下载接口 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130123 |