CN102843152B - 基于并行滤波的cmmb中ldpc编码器和编码方法 - Google Patents

Abstract

本发明涉及一种解决CMMB系统中2种不同码率QC-LDPC码编码的方案，其特征在于，所述系统的QC-LDPC码的编码器主要由共享寄存器、并行滤波器、循环右移器和并行循环左移累加器（并行CLSA）四部分组成，其核心技术是并行滤波。并行滤波器、循环右移器和并行CLSA共用41个b位寄存器。本发明提供的QC-LDPC编码器无需存储器，兼容多码率，能在明显提高编码速度的同时有效减少资源需求，具有编码速度快、资源消耗少、功耗小、成本低等优点。

Description

基于并行滤波的CMMB中LDPC编码器和编码方法

技术领域

本发明涉及移动多媒体广播领域，特别涉及一种CMMB系统中QC-LDPC码编码器的高效实现方法。

背景技术

由于在传输信道中存在的各种失真和噪声会对发送信号产生干扰，接收端不可避免地会出现数字信号产生误码的情况。为了降低误码率，需要采用信道编码技术。

低密度奇偶校验（Low-Density Parity-Check,LDPC）码以其逼近Shannon限的优异性能成为信道编码领域的研究热点。准循环LDPC码（Quasic-LDPC，QC-LDPC）码是一种特殊的LDPC码，其编码可采用移位寄存器加累加器（Shift-Register-Adder-Accumulator,SRAA）加以实现。

SRAA法是利用生成矩阵G_QC进行编码。QC-LDPC码的生成矩阵G_QC是由a×t个b×b阶循环矩阵G_i，j（1≤i≤a,1≤j≤t）构成的阵列，t=a+c。与信息向量对应的一部分生成矩阵是单位矩阵，与校验向量对应的其余部分生成矩阵是高密度矩阵。串行SRAA法完成一次编码需要ab+t个时钟周期，需要(t+c)b个寄存器、cb个二输入与门和cb个二输入异或门。此外，还需要acb比特ROM存储循环矩阵的首行。

CMMB标准采用了1/2和3/4两种不同码率η的LDPC码，通过行列交换，校验矩阵H可被变换为准循环形式H_QC，H_QC对应准循环生成矩阵G_QC。对于这两种QC-LDPC码，均有t=36和b=256。图1给出了不同码率η下的参数a和c。

CMMB标准中QC-LDPC编码的现有解决方案是采用串行SRAA法，2种码率所需的编码时间分别是4644和6948个时钟周期。逻辑资源需要13824个寄存器、4608个二输入与门和4608个二输入异或门，这是由码率η=1/2对应的参数决定的。此外，两种码率共需145,152比特ROM存储循环矩阵的首行。当采用硬件实现时，如此大的存储需求会增加设备成本，且编码时间较长。

发明内容

针对CMMB系统多码率QC-LDPC码编码的现有实现方案中存在的需要大容量存储器和编码速度慢缺点，本发明提供了一种基于并行滤波的高效编码方法，能有效提高编码速度，减少存储器需求。

如图5所示，基于并行滤波的CMMB标准中多码率QC-LDPC码的编码器主要由4部分组成：共享寄存器、并行滤波器、循环右移器和并行循环左移累加器（并行CLSA）。共享寄存器由41个b位寄存器R₁,R₂,…,R₄₁构成，其它3个功能模块共用这些寄存器。整个编码过程分8步完成：第1步，输入信息向量s，清零部分校验向量p_x；第2步，使用并行滤波器计算向量f；第3步，使用循环右移器计算部分校验向量p_y；第4步，使用并行滤波器计算向量q；第5步，使用并行CLSA计算部分校验向量p_x；第6步，重复第2步，计算向量f；第7步，重复第3步，计算部分校验向量p_y；第8步，并行输出码字v=(s,p_x,p_y)。

本发明提供的QC-LDPC编码器无需存储器，兼容多码率，能在明显提高编码速度的同时有效减少逻辑资源需求，从而达到降低硬件成本和功耗的目的。

关于本发明的优点与精神可通过接下来的发明详述及附图得到进一步的了解。

附图说明

图1给出了不同码率η下的参数a和t；

图2是行列交换后近似下三角校验矩阵H_QC的结构示意图；

图3是码率η=1/2时QC-LDPC码H_QC各块行中置换矩阵所在的块列号和循环右移位数；

图4是码率η=3/4时QC-LDPC码H_QC各块行中置换矩阵所在的块列号和循环右移位数；

图5是CMMB标准中兼容2种码率的QC-LDPC码编码器整体结构；

图6给出了码率η=1/2时各个多输入异或门与寄存器及其抽头的连接关系；

图7给出了码率η=3/4时各个多输入异或门与寄存器及其抽头的连接关系；

图8是并行滤波器计算向量f时的结构示意图；

图9是并行滤波器计算向量q时的结构示意图；

图10是循环右移器的结构示意图；

图11是并行CLSA的结构示意图；

图12是编码器各组成部分以及整个电路的硬件资源消耗；

图13是各编码步骤以及整个编码过程所需的处理时间；

图14比较了传统的串行SRAA法与本发明的编码速度和资源消耗。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，但不作为对本发明的限定。

QC-LDPC码是一类特殊的LDPC码，它的生成矩阵G_QC和校验矩阵H_QC都是由循环矩阵构成的阵列，具有分段循环特点，故被称为准循环LDPC码。从行的角度看，循环矩阵的每一行都是上一行（首行是末行）循环右移一位的结果；从列的角度看，循环矩阵的每一列都是前一列（首列是末列）循环下移一位的结果。循环矩阵的行向量构成的集合与列向量构成的集合完全相同，因此，循环矩阵完全可由它的首行或首列来表征。循环矩阵的行重和列重相同，记作w。如果w=0，那么该循环矩阵是全零矩阵。如果w=1，那么该循环矩阵是可置换的，称为置换矩阵，它可通过对单位矩阵I循环右移若干位得到。QC-LDPC码的校验矩阵H_QC是由c×t个b×b阶循环矩阵H_i，j（1≤i≤c,1≤j≤t）构成的如下阵列：

校验矩阵H_QC的连续b行和b列分别被称为块行和块列。

CMMB标准采用了1/2和3/4两种不同码率η的LDPC码，通过行列交换，校验矩阵H可被变换为近似下三角准循环形式H_QC。校验矩阵H_QC对应码字v=(s,p)，H_QC的前a块列对应的是信息向量s，后c块列对应的是校验向量p。以b比特为一段，信息向量s被等分为a段，即s=(s₁,s₂,…,s_a)；校验向量p被等分为c段，即p=(p₁,p₂,…,p_c)。CMMB标准采用了2种不同码率的QC-LDPC码，图1给出了不同码率η下的参数a和c。对于这2种QC-LDPC码，校验矩阵H_QC中的所有循环矩阵要么是全零矩阵(w=0)要么是置换矩阵(w=1)，且t=36和b=256。

对于CMMB标准，校验矩阵H_QC有近似下三角形状，如图2所示。在图2中，所有子矩阵的单位都是b比特而不是1比特。T是下三角矩阵，u反映了H_QC与下三角矩阵的接近程度，H_QC的每块行中有ρ个置换矩阵，图1给出了2种码率下的参数u和ρ。图3和4分别给出了η=1/2和3/4时H_QC各块行中置换矩阵所在的块列号和循环右移位数。

在图2所示的校验矩阵H_QC对应的码字v=(s,p)=(s,p_x,p_y)中，矩阵A和C对应信息向量s，矩阵B和D对应一部分校验向量p_x=(p₁,p₂,…,p_u)，矩阵T和E则对应余下的校验向量p_y=(p_u+1,p_u+2,…,p_c)。上述矩阵和向量满足如下关系：

p_x ^T=Φ(ET^-1As^T+Cs^T)                                          (2)

p_y ^T=T^-1(As^T+Bp_x ^T)                                       (3)

其中，Φ=(ET^-1B+D)^-1，上标^T和^-1分别表示转置和逆。众所周知，循环矩阵的逆、乘积、和仍然是循环矩阵。因此，Φ也是由循环矩阵构成的阵列。然而，虽然矩阵E、T、B和D都是稀疏矩阵，但Φ不再稀疏而是高密度的。

根据式(2)和(3)，可得到QC-LDPC码的一般编码流程，包括以下步骤：

(1)输入信息向量s，清零部分校验向量p_x。

(2)计算向量f^T=As^T+Bp_x ^T。

(3)计算部分校验向量p_y ^T=T^-1f^T。

(4)计算向量q^T=Cs^T+Ep_y ^T。

(5)计算部分校验向量p_x ^T=Φq^T。

(6)计算向量f^T=As^T+Bp_x ^T。

(7)计算部分校验向量p_y ^T=T^-1f^T。

(8)并行输出码字v=(s,p_x,p_y)。

根据上述编码流程，图5给出了适用于CMMB标准中2种码率QC-LDPC码的编码器，它是基于并行滤波机制，主要由共享寄存器、并行滤波器、循环右移器和并行循环左移累加器（并行CLSA）四个功能模块组成。共享寄存器由41个b位寄存器R₁～R₄₁构成，其它三个功能模块共用这些寄存器。并行滤波器用于计算向量f和q。循环右移器用于计算部分校验向量p_y。并行CLSA用于计算部分校验向量p_x。

并行滤波器主要由寄存器R₁～R₄₁和多输入异或门A_η,1～A_η，c组成，用于计算向量f和q。每个多输入异或门对应子矩阵[A B]或[C E]中的一个块行，每个输入端对应一个置换矩阵，该置换矩阵所在块列号等于寄存器的下标，其循环右移位数加1等于寄存器的抽头位。图6和7给出了不同码率下各个多输入异或门与寄存器及其抽头的连接关系。

图8是并行滤波器计算向量f时的结构示意图，它主要由寄存器R₁～R_t和多输入异或门A_η，1～A_η，c-u组成。初始时，信息向量s和部分校验向量p_x分别位于寄存器R₁～R_a和R_a+1～R_a+u中，R₁～R_a+u中的每个寄存器都有多个抽头。每个时钟到来时，寄存器R₁～R_a+u各自串行循环左移1次，多输入异或门A_η，1～A_η，c-u分别将计算结果串行左移入寄存器R_a+u+1～R_t。重复上述过程，经过b个时钟周期完成运算。此时，寄存器R_a+u+1～R_t存储的是向量f，而寄存器R₁～R_a和R_a+1～R_a+u存储的依然是信息向量s和部分校验向量p_x。

图9是并行滤波器计算向量q时的结构示意图，它主要由寄存器R₁～R_a、R_a+u+1～R₄₁和多输入异或门A_η，c-u+1～A_η，c组成。初始时，信息向量s和部分校验向量p_y分别位于寄存器R₁～R_a和R_a+u+1～R_t中，R₁～R_a和R_a+u+1～R_t中的每个寄存器都有多个抽头。每个时钟到来时，寄存器R₁～R_a和R_a+u+1～R_t各自串行循环左移1次，多输入异或门A_η，c-u+1～A_η，c分别将计算结果串行左移入寄存器R_t+1～R₄₁。重复上述过程，经过b个时钟周期完成运算。此时，寄存器R_t+1～R₄₁存储的是向量q，而寄存器R₁～R_a和R_a+u+1～R_t存储的依然是信息向量s和部分校验向量p_y。

图10是循环右移器的结构示意图，它对部分校验向量p_y=(p_u+1,p_u+2,…,p_c)的校验数据段进行循环右移，通过后向递推由向量q计算部分校验向量p_y ^T=T^-1f^T。p_y存储于寄存器R_a+u+1～R_t。T中置换矩阵的循环右移位数有0、65、236、249、254和255六种，故可用3比特来表示循环右移位数索引。

图11是并行CLSA的结构示意图，它主要由寄存器R_a+1～R_a+u、R_t+1～R₄₁、b位二输入与门M_i，j（1≤i,j≤5）和b位二输入异或门A_i，j（1≤i,j≤5）组成，用于计算部分校验向量p_x。初始时，寄存器R_t+1～R₄₁存储的是向量q。每个时钟到来时，寄存器R_t+1～R₄₁各自串行左移1次，b位二输入与门M_i，j进行标量与向量的乘法运算，M_i,1～M_i,5的乘积与寄存器R_a+i串行循环左移1次的结果相加，和存回寄存器R_a+i。重复上述过程，经过b个时钟周期完成运算。此时，寄存器R_a+1～R_a+u存储的是部分校验向量p_x。

本发明提供了一种可变码率QC-LDPC码的高效编码方法，结合CMMB标准中多码率QC-LDPC码的编码器（如图5所示），其编码步骤描述如下：

第1步，输入信息向量s，清零部分校验向量p_x；

第2步，使用并行滤波器计算向量f；

第3步，使用循环右移器计算部分校验向量p_y；

第4步，使用并行滤波器计算向量q；

第5步，使用并行CLSA计算部分校验向量p_x；

第6步，重复第2步，计算向量f；

第7步，重复第3步，计算部分校验向量p_y；

第8步，并行输出码字v=(s,p_x,p_y)。

图12总结了编码器各组成部分以及整个电路的硬件资源消耗。

图13总结了各编码步骤以及整个编码过程所需的处理时间。

图14比较了传统的串行SRAA法与本发明的编码速度和资源消耗。从图中可以清楚看到，无论是编码速度，还是逻辑资源，尤其是存储器，本发明的性能都优于串行SRAA法。本发明无需存储器，使用了较少的寄存器，耗费量是串行SRAA法的78%。对于η=1/2和3/4，本发明的编码速度分别是串行SRAA法的4.2和6.3倍。综上可见，与传统的串行SRAA法相比，本发明具有编码速度快、资源消耗少、功耗小、成本低等优点。

以上所述的实施例，只是本发明较优选的具体实施方式，本领域的技术人员在本发明技术方案范围内进行的通常变化和替换都应包含在本发明的保护范围内。

Claims (7)

1.一种适合于CMMB系统中2种不同码率QC-LDPC码的编码器，CMMB是中国移动多媒体广播行业标准的英文简称，英文全称是China Mobile Multimedia Broadcasting，QC-LDPC码的近似下三角校验矩阵H_QC是由c×t个b×b阶循环矩阵构成的阵列，u反映了H_QC与下三角矩阵的接近程度，其中，c、t、b和u皆为正整数，t＝a+c，2种不同码率η分别是1/2、3/4，对于这2种不同码率QC-LDPC码，均有t＝36和b＝256，2种不同码率对应的参数a分别是18、27，2种不同码率对应的参数c分别是18、9，2种不同码率对应的参数u分别是5、3，校验矩阵H_QC对应码字v＝(s,p)＝(s,p_x,p_y)，H_QC的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s＝(s₁,s₂,…,s_a)，校验向量p被等分为c段，即p＝(p₁,p₂,…,p_c)，p_x＝(p₁,p₂,…,p_u)，p_y＝(p_u+1,p_u+2,…,p_c)，其特征在于，所述编码器包括以下部件：

寄存器R₁～R₄₁，其余三个部件共享这t个b位寄存器；

并行滤波器，主要由寄存器R₁～R₄₁和多输入异或门A_η,1～A_η,c组成，用于计算向量f和q；

循环右移器，对部分校验向量p_y的校验数据段进行循环右移，通过后向递推由向量q计算部分校验向量p_y；

并行循环左移累加器，主要由寄存器R_a+1～R_a+u、R_t+1～R₄₁、b位二输入与门M_i,j和b位二输入异或门A_i,j组成，用于计算部分校验向量p_x，其中，1≤i,j≤5。

2.如权利要求1所述的编码器，其特征在于，所述并行滤波器计算向量f时涉及寄存器R₁～R_t和多输入异或门A_η,1～A_η,c-u，每个多输入异或门对应矩阵[A B]中的一个块行，每个输入端对应一个置换矩阵，该置换矩阵所在块列号等于寄存器R₁～R_t的下标，其循环右移位数加1等于寄存器的抽头位。

3.如权利要求1所述的编码器，其特征在于，所述并行滤波器计算向量f的步骤如下：

初始时，信息向量s和部分校验向量p_x分别位于寄存器R₁～R_a和R_a+1～R_a+u中，R₁～R_a+u中的每个寄存器都有多个抽头；

每个时钟到来时，寄存器R₁～R_a+u各自串行循环左移1次，多输入异或门A_η,1～A_η,c-u分别将计算结果串行左移入寄存器R_a+u+1～R_t；

重复上一段中的操作，经过b个时钟周期完成运算，寄存器R_a+u+1～R_t存储的是向量f，而寄存器R₁～R_a和R_a+1～R_a+u存储的依然是信息向量s和部分校验向量p_x。

4.如权利要求1所述的编码器，其特征在于，所述并行滤波器计算向量q时涉及寄存器R₁～R_a、R_a+u+1～R₄₁和多输入异或门A_η,c-u+1～A_η,c，每个多输入异或门对应矩阵[C E]中的一个块行，每个输入端对应一个置换矩阵，该置换矩阵所在块列号等于寄存器R₁～R_a和R_a+u+1～R₄₁的下标，其循环右移位数加1等于寄存器的抽头位。

5.如权利要求1所述的编码器，其特征在于，所述并行滤波器计算向量q的步骤如下：

初始时，信息向量s和部分校验向量p_y分别位于寄存器R₁～R_a和R_a+u+1～R_t中，R₁～R_a和R_a+u+1～R_t中的每个寄存器都有多个抽头；

每个时钟到来时，寄存器R₁～R_a和R_a+u+1～R_t各自串行循环左移1次，多输入异或门A_η,c-u+1～A_η,c分别将计算结果串行左移入寄存器R_t+1～R₄₁；

重复上述过程，经过b个时钟周期完成运算，寄存器R_t+1～R₄₁存储的是向量q，而寄存器R₁～R_a和R_a+u+1～R_t存储的依然是信息向量s和部分校验向量p_y。

6.如权利要求1所述的编码器，其特征在于，所述并行循环左移累加器用于计算部分校验向量p_x：

初始时，寄存器R_t+1～R₄₁存储的是向量q；

每个时钟到来时，寄存器R_t+1～R₄₁各自串行左移1次，b位二输入与门M_i,j进行标量与向量的乘法运算，M_i,1～M_i,5的乘积与寄存器R_a+i串行循环左移1次的结果相加，和存回寄存器R_a+i；

重复上述过程，经过b个时钟周期完成运算，寄存器R_a+1～R_a+u存储的是部分校验向量p_x。

7.一种适合于CMMB系统中2种不同码率QC-LDPC码的编码方法，CMMB是中国移动多媒体广播行业标准的英文简称，英文全称是China Mobile Multimedia Broadcasting，QC-LDPC码的近似下三角校验矩阵H_QC是由c×t个b×b阶循环矩阵构成的阵列，u反映了H_QC与下三角矩阵的接近程度，其中，c、t、b和u皆为正整数，t＝a+c，2种不同码率η分别是1/2、3/4，对于这2种不同码率QC-LDPC码，均有t＝36和b＝256，2种不同码率对应的参数a分别是18、27，2种不同码率对应的参数c分别是18、9，2种不同码率对应的参数u分别是5、3，校验矩阵H_QC对应码字v＝(s,p)＝(s,p_x,p_y)，H_QC的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s＝(s₁,s₂,…,s_a)，校验向量p被等分为c段，即p＝(p₁,p₂,…,p_c)，p_x＝(p₁,p₂,…,p_u)，p_y＝(p_u+1,p_u+2,…,p_c)，其特征在于，所述编码方法包括以下步骤：

第1步，输入信息向量s，清零部分校验向量p_x；

第2步，使用并行滤波器计算向量f；

第3步，使用循环右移器计算部分校验向量p_y；

第4步，使用并行滤波器计算向量q；

第5步，使用并行CLSA计算部分校验向量p_x；

第6步，重复第2步，计算向量f；

第7步，重复第3步，计算部分校验向量p_y；

第8步，并行输出码字v＝(s,p_x,p_y)。