CN102832951B - 一种基于概率计算的ldpc译码公式的实现方法 - Google Patents

Abstract

本发明公开了一种基于概率计算的低密度奇偶校验码译码公式的实现方法，特征是对低密度奇偶校验码译码中初始化公式进行坐标映射，将输入数据转换到概率域上，然后对该初始化公式进行线性近似，最后采用概率计算的方法实现计算；其主要操作步骤是：区间选择器对数据进行区间选择，数值变换器对数据进行变换，比特产生器将数据值转换为随机比特序列，运算器在概率域上进行运算，多路选择器选择输出的数据。采用本发明方法相对已有的存储器方法的优势在于：节省了硬件资源，降低了硬件复杂度，而译码性能保持基本相同。

Description

一种基于概率计算的LDPC译码公式的实现方法

技术领域

本发明属于数字通信技术领域，具体涉及基于概率计算的低密度奇偶校验码（LDPC）译码算法的实现方法。

背景技术

随着电路集成度、复杂度以及精准度要求的不断增加，电路面积会不断增大，功耗也随之增加，对于电路容错能力的要求也越来越高，这都将成为集成电路设计的瓶颈。如何提高电路计算的精准度及电路的容错能力，以及如何减少电路面积及电路功耗，将是未来电路设计要面临且亟待解决的问题。而概率计算的方法在这些方面具有明显的优势，因而在通信领域的应用越来越广泛，已先后有将概率计算应用于实现滤波器、正余弦信号产生器、复杂公式计算器以及LDPC译码器等且都取得了较好的效果。

目前已有的基于概率计算进行LDPC译码的方法主要有：《国际电子与电气工程师协会-信号处理》（IEEE Transactions on Signal Processing，vol.59,pp.5617-5626,2011）提出的运用概率计算实现迭代公式的计算，而其迭代步骤中的第一步将信号值转换为概率值公式的计算是运用存储器实现的，但采用存储器的方法会增加硬件的复杂度，尤其是在进行全并行电路实现LDPC译码时，所需要的存储器个数相当多，这就大大增加了电路的面积及功耗。

发明内容

本发明提出一种基于概率计算的低密度奇偶校验码（LDPC）译码公式的实现方法，将低密度奇偶校验码译码中初始化公式用概率计算来实现，避免使用存储器，以减低电路的复杂度。

本发明基于概率计算的低密度奇偶校验码译码公式的实现方法，其特征在于：首先将低密度奇偶校验码译码中的初始化公式进行坐标映射，将输入数据转换到概率域上，然后对该初始化公式进行线性近似，最后采用概率计算的方法实现计算；整个系统的构成方式为：系统的输入接区间选择器的输入端，区间选择器的输出端同时与数值变换器的输入端和多路选择器的输入端相连接，数值变换器的输出端和比特产生器的输入端相连接，比特产生器的输出端和运算器的输入端相连接，运算器的输出端和多路选择器的另一输入端相连接，多路选择器输出结果；其中：

所述区间选择器，由系统的输入接加法器的输入端，加法器的另一输入端接常数4，加法器的输出端和第一移位器的输入端相连接，第一移位器的输出端同时和两个比较器的输入端相连接，同时第一移位器的输出端接数值变换器的输入端，两个比较器的另一输入端分别接常数0.39和0.61，两个比较器的输出端接数值变换器及多路选择器的输入端，这样配置连结所组成；

所述数值变换器，将上述区间选择器中第一移位器输出的数据分别输入给数值变换器中第二移位器的一端及第一复用器的数据输入端，数值变换器中第二移位器的输出端和减法器的输入端相连接，减法器的另一输入端接常数1.5，减法器的输出端和所述第一复用器的另一个数据输入端相连接，将上述区间选择器中比较器输出的数据分别输入给一个异或门的两个输入端，异或门的输出端和所述第一复用器的选择端相连接，第一复用器的输出接比特产生器的输入端；

所述比特产生器，当中的随机数产生器的输出分别输入给三个比较器，将上述数值变换器中第一复用器的输出输给其中一个比较器的另一输入端，其他两个比较器的另一输入端分别接常数0.1463和1，三个比较器的输出端分别接运算器的输入端，这样配置连结所组成；

所述运算器：将上述比特产生器中与第一复用器输出端相连接的比较器的输出端分别和第一与门、第二与门以及非门的输入端相连接，所述第一与门和第二与门，这两个与门的另一输入端分别和上述比特产生器中输入端接常数0.1463和1的两个比较器的输出端相连接，所述非门的输出端和一个与非门的输入端相连接，与非门的另一输入端和上述比特产生器中输入端接常数0.1463的比较器的输出端相连接，所述两个与门以及与非门的输出端接多路选择器的输入端，这样配置连结所组成；

所述多路选择器，将上述运算器输出的三个数据分别输给第二复用器的数据输入端，第二复用器的选择端和上述区间选择器中两个比较器的输出端相连接，第二复用器的输出为该系统的输出。

由于本发明采用了概率计算的方法，将迭代步骤中初始化公式运用概率计算的方法来实现，只用到了结构简单的比较器及减法器，避免了使用存储器及结构复杂的乘法器，从而减低了硬件复杂度，同时又可以和后面的迭代步骤很好的衔接起来。

与现有采用存储器的方法相比，本发明由于对计算公式进行了线性近似，并且将计算直接转换到概率域上进行，简化了电路结构，使本发明的方法所需要的逻辑门个数减少了44%，而译码性能并没有太大损失；而不管采用什么方式当进行全并行LDPC译码时需要更多的计算电路，由于采用本发明方法简化了计算电路，大大减少了所需要的逻辑门个数，所以相比于现有采用存储器的方法，本发明采用概率计算的方法其优势愈加明显。采用本发明方法相对已有的存储器方法的优势在于：节省了硬件资源，降低了硬件复杂度，而译码性能保持基本相同。

附图说明

图1为LDPC译码初始化公式的准确曲线和本发明采用的近似曲线比较图。

图2为本发明基于概率计算的低密度奇偶校验码译码公式的实现方法的处理系统示意图。

图3为采用本发明方法与采用传统方法、存储器方法译码的性能曲线比较。

具体实施方式

下面结合附图通过具体实施例对本发明做进一步的详细描述。

实施例1：

低密度奇偶校验码（LDPC）译码初始化公式为x∈(-4,4)，经过坐标映射变换为x∈(0,1)，其中x为接收信号值，也为本系统的输入值，p_x为x取1的似然概率值。经过映射，就将公式中自变量的值转换到概率域上，为下一步概率计算的实现提供保证。为了实现概率计算，需要多计算公式进行线性近似，本发明采用的线性近似公式为：

$y=\left\{\begin{array}{cc}0.1463x& 0\&le;x<0.39\\ 4x-1.5& 0.39\&le;x<0.61\\ 0.1463x+0.8537& 0.61\&le;x\&le;1\end{array}\right.$

图1给出了LDPC译码初始化公式的准确曲线L1和本发明采用的近似曲线L2的比较图。经过线性近似之后，将0.1463x及0.1463x+0.8537运算在概率域上进行计算，对4x-1.5中的乘4采用移位的方式实现，从而避免了使用乘法器，并且在概率域上进行计算只需要使用少量的与门和非门，主要的操作步骤在于数据的区间选择及数值变换，但由于区间选择及数值变换主要由比较器及减法器组成，其占用的资源相对较少，因而采用本发明方法的处理系统在资源占用上比较少，并且基于置信传播的LDPC译码，数据表征的只是概率的大小，因而在具有较高置信度情况下的近似误码并不会太大的降低译码的性能。

图2给出了本发明基于概率计算的低密度奇偶校验码译码公式的实现方法的处理系统示意图。采用本发明方法的处理系统由区间选择器A1、数值变换器A2、比较产生器A3、运算器A4以及多路选择器A5按如下配置连结组成：系统的输入接区间选择器A1，区间选择器A1的输出端和数值变换器A2以及多路选择器A5的输入端相连接，数值变换器A2的输出端和比特产生器A3的输入端相连接，比特产生器A3的输出端和运算器A4的输入端相连接，运算器A4的输出端和多路选择器A5的另一输入端相连接，多路选择器A5的输出为系统输出。

其中区间选择器A1的结构为：系统的输入接加法器B1的输入端，加法器B1的另一输入端接存储值为4的寄存器的输出端，加法器B1输出端和第一移位器B4的输入端相连接，第一移位器B4的输出端同时和第一比较器B2及第二比较器B3的输入端相连接，同时第一移位器B4的输出接数值变换器A2的输入端，两个比较器的另一输入端分别接存储值为0.39及0.61的寄存器的输出端，两个比较器的输出接数值变换器A2及多路选择器A5的输入端；其中第一移位器B4的作用是将数据右移3位，相当于将数据除以8，从而得到0到1范围的数据值，当第一移位器B4输出的数据大于0.39，则第一比较器B2输出比特1，反之则输出比特0，当第一移位器B4输出的数据大于0.61，则第二比较器B3输出比特1，反之则输出比特0。

所述数值变换器A2的结构为：将上述区间选择器A1中第一移位器B4输出的数据分别输入给数值变换器A2中第二移位器C1的一端及第一复用器C4的数据输入端，数值变换器A2中第二移位器C1的输出端和减法器C2的输入端相连接，减法器C2的另一输入端接存储值为1.5的寄存器的输出端，减法器C2的输出和所述第一复用器C4的另一个数据输入端相连接，将上述区间选择器A1中第一比较器B2及第二比较器B3输出的数据分别输入给一个异或门C3的两个输入端，异或门C3的输出端和所述第一复用器C4的选择端相连接，第一复用器C4的输出接比特产生器A3的输入端；其中数值变换器A2中第二移位器C1是将数据左移2位，相当于将数据乘以4，减法器C2是将第二移位器C1的输出与存储在寄存器中的常数1.5进行相减，当异或门输出比特为1时，第一复用器C4输出减法器C2的输出结果；当异或门输出比特为0时，第一复用器C4输出上述区间选择器A1中第一移位器B4输出的数据。

所述比特产生器A3的结构为：其中的随机数产生器D1的输出分别输入给第三比较器D2、第四比较器D3以及第五比较器D4，将上述数值变换器A2中第一复用器C4的输出输给其中第三比较器D2的另一输入端，第四比较器D3及第五比较器D4的另一输入端分别接存储值为0.1463及1的寄存器的输出端，三个比较器的输出端分别接运算器A4的输入端；其中随机数产生器产生0到1之间的随机数，如果随机数产生器D1产生的数据大于上述数值变换器A2中第一复用器C4的输出数据，则第三比较器D2输出比特1，反之则输出比特0；如果随机数产生器D1产生的数据大于1，则第四比较器D3输出比特1，反之则输出比特0；如果随机数产生器D1产生的数据大于0.1463，则第五比较器D4输出比特1，反之则输出比特0。

所述运算器A4的结构为：将上述比特产生器A3中与第一复用器C4输出相连接的第三比较器D2的输出分别和第一与门E1、第二与门E2以及非门E3输入相连接，第一与门E1和第二与门E2的另一输入端和上述比特产生器A3中输入端接常数0.1463和1的两个比较器的输出端相连接，所述非门E3输出端和一个与非门E4的输入端相连接，与非门E4的另一输入端和上述比特产生器A3中输入端接常数0.1463的第五比较器D4的输出端相连接，所述第一与门E1、第二与门E2以及与非门E4的输出端接多路选择器A5的输入端。

所述多路选择器A5的结构为：将上述运算器A4中第一与门E1、第二与门E2以及与非门E4输出的三个数据分别接到一个第二复用器F1的数据输入端，第二复用器F1的选择端和区间选择器A1中第一比较器B2及第二比较器B3的输出端相连接，复用器F1的输出为该系统输出；其中如果区间选择器A1中第一比较器B2及第二比较器B3的输出分别为0和0，则复用器F1的输出为运算器A4中第一与门E1的输出；如果区间选择器A1中第一比较器B2及第二比较器B3的输出分别为1和0，则复用器F1的输出为运算器A4中第二与门E2的输出；如果区间选择器A1中第一比较器B2及第二比较器B3的输出分别为1和1，则复用器F1的输出为运算器A4中与非门E4的输出。

下表1为系统输入数据宽度为6比特、存储器输出数据宽度为7比特时，采用本发明方法同采用现有存储器方法的复杂度比较：

表1

从表1中可以看出，当系统输入的数据宽度为6比特时，采用本发明的方法所需要的逻辑门个数为119个，而采用存储器方法（输出数据为7比特）所需要的逻辑门个数为213个，采用本发明的方法所需要的逻辑门个数减少了约44%，节约了硬件资源，降低了硬件复杂度。

图3给出了采用本发明方法与采用传统方法、存储器方法译码的性能曲线，采用的是（16,8）LDPC码，其中传统方法的性能曲线G1，存储器方法的性能曲线G2，本发明方法的性能曲线G3，可以看出本发明方法的性能曲线G3与已有的存储器方法的性能曲线G2两条曲线非常接近，因而译码性能基本相同，而与传统方法的性能曲线G1平均相差0.3dB。采用本发明方法相对已有的存储器方法的优势在于：节省了硬件资源，降低了硬件复杂度，而译码性能保持基本相同。

Claims (1)

1.一种基于概率计算的低密度奇偶校验码译码公式的实现方法，其特征在于：首先将低密度奇偶校验码译码中的初始化公式进行坐标映射，将输入数据转换到概率域上，然后对该初始化公式进行线性近似，最后采用概率计算的方法实现计算；整个系统的构成方式为：系统的输入接区间选择器的输入端，区间选择器的输出端同时与数值变换器的输入端和多路选择器的输入端相连接，数值变换器的输出端和比特产生器的输入端相连接，比特产生器的输出端和运算器的输入端相连接，运算器的输出端和多路选择器的另一输入端相连接，多路选择器输出结果；其中：

所述区间选择器，由系统的输入接加法器的输入端，加法器的另一输入端接常数4，加法器的输出端和第一移位器的输入端相连接，第一移位器的输出端同时和两个比较器的输入端相连接，同时第一移位器的输出端接数值变换器的输入端，两个比较器的另一输入端分别接常数0.39和0.61，两个比较器的输出端接数值变换器及多路选择器的输入端；

所述数值变换器，将上述区间选择器中第一移位器输出的数据分别输入给数值变换器中第二移位器的一端及第一复用器的数据输入端，数值变换器中第二移位器的输出端和减法器的输入端相连接，减法器的另一输入端接常数1.5，减法器的输出端和所述第一复用器的另一个数据输入端相连接，将上述区间选择器中比较器输出的数据分别输入给一个异或门的两个输入端，异或门的输出端和所述第一复用器的选择端相连接，第一复用器的输出接比特产生器的输入端；

所述比特产生器，当中的随机数产生器的输出分别输入给三个比较器，将上述数值变换器中第一复用器的输出输给其中一个比较器的另一输入端，其他两个比较器的另一输入端分别接常数0.1463和1，三个比较器的输出端分别接运算器的输入端；

所述运算器：将上述比特产生器中与第一复用器输出端相连接的比较器的输出端分别和第一与门、第二与门以及非门的输入端相连接，所述第一与门和第二与门，这两个与门的另一输入端分别和上述比特产生器中输入端接常数0.1463和1的两个比较器的输出端相连接，所述非门的输出端和一个与非门的输入端相连接，与非门的另一输入端和上述比特产生器中输入端接常数0.1463的比较器的输出端相连接，所述两个与门以及与非门的输出端接多路选择器的输入端；

所述多路选择器，将上述运算器输出的三个数据分别输给第二复用器的数据输入端，第二复用器的选择端和上述区间选择器中两个比较器的输出端相连接，第二复用器的输出为该系统的输出。