CN102542191B - Rtl级ip核的保护方法 - Google Patents

Rtl级ip核的保护方法 Download PDF

Info

Publication number
CN102542191B
CN102542191B CN201010622157.XA CN201010622157A CN102542191B CN 102542191 B CN102542191 B CN 102542191B CN 201010622157 A CN201010622157 A CN 201010622157A CN 102542191 B CN102542191 B CN 102542191B
Authority
CN
China
Prior art keywords
rtl
core
fuzzy
kernel
rtl code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010622157.XA
Other languages
English (en)
Other versions
CN102542191A (zh
Inventor
李肯立
张智民
刘彦
唐卓
秦云川
肖德贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhengtong Electronics Co Ltd
Original Assignee
Shenzhen Zhengtong Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhengtong Electronics Co Ltd filed Critical Shenzhen Zhengtong Electronics Co Ltd
Priority to CN201010622157.XA priority Critical patent/CN102542191B/zh
Priority to US13/977,205 priority patent/US20130346928A1/en
Priority to PCT/CN2011/076361 priority patent/WO2012088856A1/zh
Publication of CN102542191A publication Critical patent/CN102542191A/zh
Application granted granted Critical
Publication of CN102542191B publication Critical patent/CN102542191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)

Abstract

一种RTL级IP核的保护方法,用以将一原始RTL级IP核转换成内嵌有保护措施的一目标RTL级IP核,该方法包括:步骤S1、针对该原始RTL级IP核,构建一个模式可控制的状态机,该状态机具有在输入一正确的预设密钥值后呈现的、对应于该IP核的正常功能的一个正常模式和在输入错误的密钥值后呈现的、对应于该IP核的非正常功能的模糊模式;步骤S2、对该原始RTL级IP核中的RTL代码的数据流进行修改,得到该IP核的模糊化的RTL代码;以及步骤S3、将该状态机和该模糊化的RTL代码组合成该目标RTL级IP核。通过将密钥控制与模糊数据流手段相结合,可以有效地防止RTL级IP核被盗用以及反向工程。

Description

RTL级IP核的保护方法
技术领域
本发明涉及集成电路设计,尤其涉及在芯片设计中采用IP核的保护方法。
背景技术
从20世纪90年代至今,IC设计能力正在发生一次质的飞跃,即由ASIC(Application Specific Integrated Circuits,专用集成电路),设计方法向SoC(System on a Chip,系统级芯片)设计方法转变。SoC设计方法使IC设计开始进一步分工细化。IP(Intellectual Property)核是具有知识产权的集成电路芯核的简称,其作用是把一组拥有知识产权的电路设计集合在一起,构成芯片的基本单位,以供设计时搭积木之用。
IP核可以分为:与工艺无关的VHDL(Very-Hi gh-Speed IntegratedCircuit Hardware Description Language甚高速集成电路硬件描述语言)程序称为软核,其通常表现为RTL(Register-Transfer-Level寄存器转移级)代码的文件;具有特定电路功能的集成电路版图称为硬核。
由于IP核的应用和交易日益频繁,出现了一些必要的技术手段来保证IP核交易的正常进行,如中国专利200810102069.X所公开的一种为集成电路IP市场服务的交易平台,包括授权申请和反馈监督两个子系统;授权申请子系统包括:IP提供者将加密的IP核及其基本信息上传至交易平台;IP申请者查找所需IP,向IP提供者提交申请;IP提供者收到授权请求,决定是否同意授权;IP申请者获得授权后,从平台下载IP核文件将其解密成半加密状态使用;反馈监督子系统包括:系统获得IP使用情况并和授权数据库中记录的情况进行比对;将与授权数据库的信息不符的IP使用情况生成非法使用IP报告;将非法使用IP报告返回给IP提供者;反馈监督子系统向公众网提供了举报非法使用的接口;反馈监督子系统有益于IP提供商对现有市场状况做出相应的决策。
为了防止IP核的非法使用,也相应地出现了一些必要的技术手段来对IP核或具有IP核的芯片进行保护,如中国专利200610072503.5所公开的一种可实现数据自保护的片上系统的IP核,涉及IP核内数据自保护装置,为解决现有IP核数据保护性不强而提出,该IP核包括有存储欲保护数据的IP核内存储单元,该IP核内存储单元通过总线连接于片上系统的处理器,所述IP核内还设置有用于生成逻辑控制信号的逻辑控制单元,该逻辑控制单元连接并受控于所述处理器,并通过其生成的逻辑控制信号控制IP核内存储单元的相应逻辑控制位,使所述IP核内存储单元处于锁定或解锁定状态。
对IP核的非法使用,主要包括两个方面:IP盗用和反向工程。针对这两种方式,有关IP核保护的方法目前主要有以下三种方向。
第一种:威慑(Deterrent)IP核拥有者通过法律的威慑力来阻止IP核的非法使用和传播,如专利(Patents)、版权(Copyrights)和商业秘密(Trade Secrets)等。
第二种:认证技术(Authentication based)在IP核中插入难以移除“数字水印”(digital watermark)或者“认证签名”(authenticationsignature)目前被广泛的研究。
然而水印技术仅仅证明了IP核的拥有关系,但是却不能防止IP核被盗用;而且目前大部分商用的IP核,都是以RTL代码文件的形式发放的。
第三种:基于模糊技术IP核供应商往往采用加密技术对RTL级IP核进行加密,来影响代码的可读性,所以经过加密后的代码,很难被反向工程。但是针对IP的加密技术的使用使得系统的灵活性较差,功能不易进行扩展。此外,一般来说加密后的代码需要特定的运行平台,亦不能有效的防止IP核的盗用:在现代大型SoC设计中一般使用多个IP核,而同时满足多个IP核的定制化运行平台的要求通常难以实现,并且SoC开发者也希望IP核提供足够的灵活性。
另外,软件模糊也是一种保护IP核不被反向工程的手段。然而,软件保护的方法不能直接应用到IP核,因为软件模糊要求一些不同的约束,比如代码大小,执行时间等。
与固IP核和/或硬IP核相比,RTL级的IP核具有较好的透明性及可携带性的特点,因此,对RTL级的IP核进行保护以防止盗用和反向工程可谓是难上加难。
发明内容
本发明要解决的技术问题在于克服上述现有技术的不足,而提出一种能够有效地防止RTL级IP核被盗用以及反向工程的保护方法。
本发明解决上述技术问题所采用的技术手段包括,提出一种RTL级IP核的保护方法,用以将一原始RTL级IP核转换成内嵌有保护措施的一目标RTL级IP核,该方法包括:
步骤S1、针对该原始RTL级IP核,构建一个模式可控制的状态机,该状态机具有在输入一正确的预设密钥值后呈现的、对应于该IP核的正常功能的一个正常模式和在输入错误的密钥值后呈现的、对应于该IP核的非正常功能的模糊模式;
步骤S2、对该原始RTL级IP核中的RTL代码的数据流进行修改,得到该IP核的模糊化的RTL代码;以及
步骤S3、将该状态机和该模糊化的RTL代码组合成该目标RTL级IP核。
在本发明中,该状态机是利用IP核内部的主寄存器构造的。
该状态机的工作模式是由该主寄存器的扩展位的值决定的。
该密钥值为该状态机的输入,只有在输入正确的预设密钥值,该主寄存器的扩展位的值正确,该状态机才能进入正常模式,进入到正常模式后,该主寄存器扩展位的值一直处于正常模式的值,直到复位信号有效为止;如果输入了错误的密钥值,该主寄存器扩展位的值为非正常模式的值,该状态机只能进入模糊模式。
在本发明中,该方法还可包括步骤S0:解析该原始RTL级IP核的RTL代码并构成一RTL代码树。
在本发明中,步骤S1具体包括:根据该RTL代码树对与该主寄存器相关的赋值语句的代码进行改写;
将除了IP核输入输出信号之外的、与该主寄存器相关的输入输出信号修改成与该主寄存器的位宽相当;
修改该RTL代码树的分支,得到模糊后的RTL代码树。
所述的修改该RTL代码树的分支的过程具体包括:在选定的赋值语句前加入控制语句,以使赋值语句的执行具有条件性,当且仅当正确地输入设定的密钥值,该状态机才能在该模糊后的RTL代码树中选择出的正确分支。
在本发明中,步骤S2具体包括:将该模糊后的RTL代码树转化为RTL代码。
所述的将该模糊后的RTL代码树转化为RTL代码的过程是按照深度优先的方式进行的。
在本发明中,步骤S3具体包括:对该模糊化的RTL代码进行综合,对模糊前后的代码进行功能一致性的验证,要求匹配率达到设定要求,再通过面积因素对模糊的效果进行评估,评估合格的,认可该模糊化的RTL代码。
与现有技术相比,本发明的RTL级IP核的保护方法,通过将密钥控制与模糊数据流手段相结合,可以有效地防止RTL级IP核被盗用以及反向工程。
附图说明
图1是本发明的RTL级IP核的保护方法实施例的流程图。
图2是本发明的RTL级IP核的保护方法实施例的工作原理图。
具体实施方式
为了进一步说明本发明的原理和结构,现结合附图对本发明的优选实施例进行详细说明。
本发明的RTL级IP核的保护方法,基于密钥控制与模糊数据流手段相结合,其包括:在RTL代码内部构建一个模式可控制的状态机,使得IP核工作在正常模式和多种伪装模式;通过输入正确的密钥key进入到正常工作的模式,这样可以防止IP核不被授权的非法使用;通过修改RTL代码的数据流实现模糊代码的效果,主要包括case、if、assign等语句的修改,以及模块间建立互联等,从而保证功能一致性的前提下,得到一个结构比较混乱的RTL代码,可以有效的防止IP核的反向工程,从而显著的提高了代码的保护能力。
本发明的RTL级IP核的保护方法,如图1所示,大致包括以下步骤:
步骤S0:解析RTL代码并建立一棵RTL代码树;所谓RTL代码树,即从RTL代码的最顶层模块为根节点,按照代码的层次结构,将RTL代码以一棵结构树的形式表现出来。
步骤S1:构建内部FSM(有限状态机)。选定IP核已有的主寄存器为FSM状态的控制寄存器,扩展控制寄存器位宽,以扩展位的值来控制FSM的状态转移;并按照RTL代码树,在控制寄存器的相关赋值语句,对代码进行对应改写。
同时将与寄存器相关的输入输出信号,除了IP核输入输出信号之外,修改成相应的宽度。
修改RTL代码树的分支。在一些较为重要的赋值语句前,加入控制语句,比如增加判断条件,使得语句的执行具有条件性,只有在正确的输入事先给定的密钥key,才能进入到正确的执行语句,即修改RTL代码树的分支。
步骤S2:生成模糊的RTL代码。得到模糊后的RTL代码树,按照深度优先的方式,将模糊后的RTL代码树转化为RTL代码。
步骤S3:得到模糊后的RTL代码,进行综合,利用Synopsys公司的Formality对模糊前后的代码进行功能一致性的验证,由于存在匹配率越低、说明模糊效果越好的关系,匹配率应该在小于一设定值。验证合格的,再通过Cadence公司的支持VHDL的Encounter RTL编译器对其面积进行评估,如果这个面积在可接受的范围内,即完成算法,否则返回到步骤S1。
本发明方法,如图2所示,主要针对大部分的商业IP核是使用RTL级代码形式发布的情况下,结合密钥技术与模糊数据流结构的方式提出了一种RTL级代码保护的技术。通过模式状态机控制方式,可以很好地防止IP核被盗用。只有在正确的输入事先给定的密钥key信息的情况下,系统才能进入到正常运行的模式中,这时该IP核和初始IP核功能一致,代码描述是未曾改变的;输入错误的密钥Key后,IP核不能工作了,其功能与初始IP核的功能基本上不相同,大部分情况下功能是完全不相同的。该种保护方法实现简单,可针对RTL级的代码进行保护。通过模糊RTL代码的数据流,打乱数据结构,使得程序结构混乱而难以厘清,从而可有效地防止系统的代码被反向工程;另外,本发明方法不需要特定的平台,适用于SoC开发、FPGA系统设计以及各种HDLs系统开发,具有较好的通用性。需要说明的是,密钥key是状态机的输入,只有输入正确的密钥key,主寄存器扩展位值正确,才能进入到正确的模式,进入到正常模式后,主寄存器扩展位的值就一直处于正常模式的值,直到复位(reset)信号有效;在模糊模式中,主寄存器扩展位的值是不可能为正常值的。对于不同的IP核,所预设的密钥key也不同,不同模糊程度的IP核,对应的密钥key也不同,优选地,密钥key可以是一个序列,这样安全性比较好。密钥key也可以是一个数值,但安全性较差。
本发明方法,从算法的时间复杂度来分析,模糊策略的可靠性与健壮性体现在FSM的主寄存器以及控制信号的使用数量上。举例来说,可以考虑这样一种情况:在一个模式可控的FSM中,植入了n个状态转移语句,在本发明中,n为扩展寄存器后,对应插入的阻塞和非阻塞赋值语句,为模糊模式时的赋值语句,一般大于或等于key序列的数目,密钥key序列也往往隐藏在这些赋值语句中;
并且有N个阻塞/非阻塞赋值,在本发明中,N是所有的阻塞/非阻塞赋值语句,是模糊态和正常态的阻塞/非阻塞赋值语句之和。
那么,对于攻击者而言,首先必须正确地找到植入到FSM中的状态转移语句,这个过程有种可能性。其次,对于每种的选择,具有K!种可能(以使得初始的密钥key序列正确)。因此,攻击者必须尝试种可能性。同时,攻击者必须找出模式的控制信号,设M是整个IP核的所有赋值语句,包括阻塞、非阻塞及数据流赋值,设m为修改信号池的大小,攻击者必须正确地从M个信号中选出m个修改信号,即种可能。将这两种因素联合起来,得到下面的表达式:
M obf = 1 Σ k = 1 n ( N k · k ! ) · M m
这里的Mobf表示复杂程度,计算次数越少,则Mobf越大,说明越易破解,相反,计算次数越多,则Mobf越小,说明越难破解。
可见,设计目标是以Mobf越小越好。比如,在一段RTL代码中,取N=30,M=100,参数n=3,m=20,那么Mobf=7.36×10-26。换句话说,攻击者要完成反向工程,必须尝试1027种可能。而实际的RTL代码中,n和M的值往往都是比较大的,从而,使得反向工程难度更大。
需要说明的是,模糊后的RTL代码是否结构比较混乱的判断依据,一个是上述的Mobf这个元素,其值越小,说明破解次数要越多,模糊也就好些;另一个依据则是利用Synopsys公司的Formality对模糊前后的代码进行功能一致性的验证,匹配率越低,说明模糊效果越好。
与现有技术相比,本发明虽然也是给IP核上锁,但是不同于现有技术的在IP核外部或者在IP核内部的头部加一个控制模块的方式,本发明是在IP核内部加,并且这把锁是通过扩展IP核本身已有的寄存器(主寄存器)实现的,另外,通过扩展位来判断IP核是否输出正确的值以及保持状态机所处的模式,从而,令攻击者更难找到这把锁的,破解起来更难,IP因而也就变得更加安全些。
以上仅为本发明的较佳可行实施例,并非限制本发明的保护范围,故凡运用本发明说明书及附图内容所做出的等效结构变化,均包含在本发明的保护范围内。

Claims (10)

1.一种RTL级IP核的保护方法,用以将一原始RTL级IP核转换成内嵌有保护措施的一目标RTL级IP核,其特征在于,该方法包括:
步骤S1、针对该原始RTL级IP核,构建一个模式可控制的状态机,该状态机具有在输入一正确的预设密钥值后呈现的、对应于该IP核的正常功能的一个正常模式和在输入错误的密钥值后呈现的、对应于该IP核的非正常功能的模糊模式;
步骤S2、对该原始RTL级IP核中的RTL代码的数据流进行修改,得到该IP核的模糊化的RTL代码;以及
步骤S3、将该状态机和该模糊化的RTL代码组合成该目标RTL级IP核。
2.依据权利要求1所述的保护方法,其特征在于,该状态机是利用IP核内部的主寄存器构造的。
3.依据权利要求2所述的保护方法,其特征在于,该状态机的工作模式是由该主寄存器的扩展位的值决定的。
4.依据权利要求3所述的保护方法,其特征在于,该密钥值为该状态机的输入,只有在输入正确的预设密钥值,该主寄存器的扩展位的值正确,该状态机才能进入正常模式,进入到正常模式后,该主寄存器扩展位的值一直处于正常模式的值,直到复位信号有效为止;如果输入了错误的密钥值,该主寄存器扩展位的值为非正常模式的值,该状态机只能进入模糊模式。
5.依据权利要求2至4任一所述的保护方法,其特征在于,该方法还包括步骤S0:解析该原始RTL级IP核的RTL代码并构成一RTL代码树。
6.依据权利要求5所述的保护方法,其特征在于,步骤S1具体包括:根据该RTL代码树对与该主寄存器相关的赋值语句的代码进行改写;
将除了IP核输入输出信号之外的、与该主寄存器相关的输入输出信号修改成与该主寄存器的位宽相当;
修改该RTL代码树的分支,得到模糊后的RTL代码树。
7.依据权利要求6所述的保护方法,其特征在于,所述的修改该RTL代码树的分支的过程具体包括:在选定的赋值语句前加入控制语句,以使赋值语句的执行具有条件性,当且仅当正确地输入设定的密钥值,该状态机才能在该模糊后的RTL代码树中选择出的正确分支。
8.依据权利要求6所述的保护方法,其特征在于,步骤S2具体包括:将该模糊后的RTL代码树转化为RTL代码。
9.依据权利要求8所述的保护方法,其特征在于,所述的将该模糊后的RTL代码树转化为RTL代码的过程是按照深度优先的方式进行的。
10.依据权利要求1所述的保护方法,其特征在于,步骤S3具体包括:对该模糊化的RTL代码进行综合,对模糊前后的代码进行功能一致性的验证,要求匹配率达到设定要求,再通过面积因素对模糊的效果进行评估,评估合格的,认可该模糊化的RTL代码。
CN201010622157.XA 2010-12-31 2010-12-31 Rtl级ip核的保护方法 Active CN102542191B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010622157.XA CN102542191B (zh) 2010-12-31 2010-12-31 Rtl级ip核的保护方法
US13/977,205 US20130346928A1 (en) 2010-12-31 2011-06-25 Method for protecting rtl ip core
PCT/CN2011/076361 WO2012088856A1 (zh) 2010-12-31 2011-06-25 Rtl级ip核的保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010622157.XA CN102542191B (zh) 2010-12-31 2010-12-31 Rtl级ip核的保护方法

Publications (2)

Publication Number Publication Date
CN102542191A CN102542191A (zh) 2012-07-04
CN102542191B true CN102542191B (zh) 2014-12-17

Family

ID=46349060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010622157.XA Active CN102542191B (zh) 2010-12-31 2010-12-31 Rtl级ip核的保护方法

Country Status (3)

Country Link
US (1) US20130346928A1 (zh)
CN (1) CN102542191B (zh)
WO (1) WO2012088856A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9904802B2 (en) * 2012-11-23 2018-02-27 Nxp Usa, Inc. System on chip
CN104580069B (zh) * 2013-10-12 2017-09-12 中国移动通信集团公司 一种基于nls负逻辑系统的安全防御方法、设备和系统
US9390292B2 (en) 2013-12-30 2016-07-12 Wisconsin Alumni Research Foundation Encrypted digital circuit description allowing circuit simulation
CN104615952A (zh) * 2014-12-22 2015-05-13 天津大学 基于路径延时的ip硬核知识产权保护方法及装置
US10032016B2 (en) 2015-05-19 2018-07-24 Anvaya Solutions, Inc. System and method to cause an obfuscated non-functional device to transition to a starting functional state using a specified number of cycles
US9813395B2 (en) 2015-05-19 2017-11-07 Anvaya Solutions, Inc. System and method for authenticating and enabling an electronic device in an electronic system
US9569601B2 (en) 2015-05-19 2017-02-14 Anvaya Solutions, Inc. System and method for authenticating and enabling functioning of a manufactured electronic device
CN106709116B (zh) * 2015-11-17 2019-12-10 深圳市博巨兴微电子科技有限公司 一种生成rtl级ip核方法及装置
CN105701294B (zh) * 2016-01-13 2018-12-25 盛科网络(苏州)有限公司 实现芯片复杂工程修改的方法及系统
US9960910B2 (en) 2016-02-25 2018-05-01 Wisconsin Alumni Research Foundation Encrypted digital circuit description allowing signal delay simulation
GB201609781D0 (en) * 2016-06-03 2016-07-20 Irdeto Bv Secured chip
WO2017218631A2 (en) * 2016-06-14 2017-12-21 University Of Florida Research Foundation, Incorporated A comprehensive framework for protecting intellectual property in the semiconductor industry
CN110148077B (zh) * 2018-02-12 2023-08-29 江苏洪旭德生科技有限公司 一种加速elbp-ip核的方法及mr智能眼镜
CN108737273B (zh) * 2018-05-10 2021-03-23 新华三技术有限公司 一种报文处理方法和装置
CN109946595B (zh) * 2019-03-25 2022-01-04 中国科学院微电子研究所 一种扫描测试执行方法、装置及系统
CN110110362B (zh) * 2019-03-29 2023-05-02 深圳市酷童小样科技有限公司 一种使用嵌入式命令设计芯片的方法
CN111880768B (zh) * 2020-07-23 2023-07-14 北京计算机技术及应用研究所 一种ip核代码级安全需求描述方法
CN114650246A (zh) * 2020-12-18 2022-06-21 中国移动通信有限公司研究院 Ip核调用的检测方法、装置及设备
CN113420311A (zh) * 2021-07-01 2021-09-21 湖南国科微电子股份有限公司 一种rtl文件加密方法、装置、电子设备及存储介质
CN115016997B (zh) * 2022-08-08 2022-11-18 南京芯驰半导体科技有限公司 慢时钟域lockstep模块中寄存器的快速诊断系统及方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940009697B1 (ko) * 1992-01-07 1994-10-15 주식회사건인 Fpga의 복사방지회로
US6625780B1 (en) * 2000-02-28 2003-09-23 Cadence Design Systems, Inc. Watermarking based protection of virtual component blocks
US7409652B1 (en) * 2004-06-04 2008-08-05 Altera Corporation Debuggable opaque IP
TW200719661A (en) * 2005-11-04 2007-05-16 Univ Nat Taiwan Digital rights management framework(DRM) for SOC IP
CN100568252C (zh) * 2006-04-11 2009-12-09 大唐移动通信设备有限公司 可实现数据自保护的片上系统的ip核
US7941769B1 (en) * 2007-03-28 2011-05-10 Guoan Hu Method and apparatus for integrated circuits design security
CN101246576A (zh) * 2008-03-17 2008-08-20 清华大学 一种为集成电路ip市场服务的交易平台
US8176448B2 (en) * 2009-06-05 2012-05-08 Empire Technology Development Llc Method for N-variant integrated circuit (IC) design, and IC having N-variant circuits implemented therein
US20110148457A1 (en) * 2009-10-13 2011-06-23 Miron Abramovici Protecting electronic systems from counterfeiting and reverse-engineering
US8402401B2 (en) * 2009-11-09 2013-03-19 Case Western University Protection of intellectual property cores through a design flow
US8581618B1 (en) * 2012-02-14 2013-11-12 Social Silicon, Inc. Apparatus for controlling the usability of intellectual property within a programmable device and method of using

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
吴晓成.AES加密IP软核的研制.《中国优秀硕士学位论文全文数据库(电子期刊)》.2007,(第6期),全文. *
温室Ethercat智能控制器的涉及;王书志 等;《工业仪表与自动化装置》;20060331(第3期);第36-45页 *

Also Published As

Publication number Publication date
CN102542191A (zh) 2012-07-04
US20130346928A1 (en) 2013-12-26
WO2012088856A1 (zh) 2012-07-05

Similar Documents

Publication Publication Date Title
CN102542191B (zh) Rtl级ip核的保护方法
Chakraborty et al. HARPOON: An obfuscation-based SoC design methodology for hardware protection
Pilato et al. TAO: Techniques for algorithm-level obfuscation during high-level synthesis
Shen et al. Double DIP: Re-evaluating security of logic encryption algorithms
Zhang A practical logic obfuscation technique for hardware security
Yasin et al. What to lock? Functional and parametric locking
Dofe et al. Novel dynamic state-deflection method for gate-level design obfuscation
Fyrbiak et al. On the difficulty of FSM-based hardware obfuscation
Guin et al. FORTIS: a comprehensive solution for establishing forward trust for protecting IPs and ICs
US8402401B2 (en) Protection of intellectual property cores through a design flow
Rostami et al. A primer on hardware security: Models, methods, and metrics
Rajendran et al. Fault analysis-based logic encryption
US8966660B2 (en) Methods and systems of digital rights management for integrated circuits
US8732468B2 (en) Protecting hardware circuit design by secret sharing
Yasin et al. Trustworthy hardware design: Combinational logic locking techniques
US20100284539A1 (en) Methods for Protecting Against Piracy of Integrated Circuits
US11611429B2 (en) Comprehensive framework for protecting intellectual property in the semiconductor industry
Alkabani et al. Active control and digital rights management of integrated circuit IP cores
Karmakar et al. A cellular automata guided finite-state-machine watermarking strategy for IP protection of sequential circuits
Anandakumar et al. Rethinking watermark: Providing proof of IP ownership in modern socs
Chang et al. Hardware IP watermarking and fingerprinting
Roy et al. Protecting bus-based hardware IP by secret sharing
Zhang et al. State encoding watermarking for field authentication of sequential circuit intellectual property
Ahmed et al. AutoMap: Automated Mapping of Security Properties Between Different Levels of Abstraction in Design Flow
Rahman et al. CAPEC: A Cellular Automata Guided FSM-based IP Authentication Scheme

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant