CN101859172B - 集成电路SoC芯片实现功耗降低的电路结构及其方法 - Google Patents
集成电路SoC芯片实现功耗降低的电路结构及其方法 Download PDFInfo
- Publication number
- CN101859172B CN101859172B CN2009100489267A CN200910048926A CN101859172B CN 101859172 B CN101859172 B CN 101859172B CN 2009100489267 A CN2009100489267 A CN 2009100489267A CN 200910048926 A CN200910048926 A CN 200910048926A CN 101859172 B CN101859172 B CN 101859172B
- Authority
- CN
- China
- Prior art keywords
- working field
- power
- soc chip
- power supply
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000003860 storage Methods 0.000 claims description 19
- 230000002618 waking effect Effects 0.000 claims description 9
- 238000011112 process operation Methods 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 11
- 239000007787 solid Substances 0.000 abstract description 3
- 238000005520 cutting process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 238000012356 Product development Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
Abstract
本发明涉及一种集成电路SoC芯片实现功耗降低的电路结构及方法，Soc芯片中具有至少一个在空闲时断电的工作域和至少一个始终不断电的实时域，工作域和实时域之间设置隔离器，工作域和实时域分别和外部供电电源连接。方法包括工作域断电处理操作和工作域唤醒上电处理操作。采用该种集成电路SoC芯片实现功耗降低的电路结构及方法，芯片空闲时，工作域处于断电态，实时域产生静态功耗，只要把实时域漏电做得足够小，芯片静态功耗就会降到足够低，有效降低了SoC芯片的静态功耗，结构简单实用，控制过程快捷方便，工作性能稳定可靠，适用范围广泛，为更高精度的集成电路工艺技术应用于便携设备以及促进便携式设备的进一步发展奠定了坚实的基础。
Description
技术领域
本发明涉及集成电路领域，特别涉及集成电路的功耗控制技术领域，具体是指一种集成电路SoC(System on Chip)芯片实现功耗降低的电路结构及其方法。
背景技术
在便携设备中，功耗问题一直占有重要的地位，甚至成为某些产品开发和推广的瓶颈。
在180纳米及其以下精度工艺的专用集成电路(ASIC)芯片中，芯片的漏电比较低，静态功耗并不大，通过关闭一些动态模块可以比较好的控制功耗。随着工艺的进一步发展，130纳米、90纳米、65纳米、45纳米等精度更高，体积更小的工艺越来越多的得到了应用。同时，也带来了新的问题。130纳米及其以上精度工艺的ASIC芯片漏电比较大，静态功耗也就比较大，享受更高精度工艺的同时也给芯片的开发带来了不小的负面影响。这种负面的影响需要加以控制。
比如，手机的待机时间受静态功耗影响就很明显。一块600毫安时的电池可以支持一个平均待机功耗3毫安的手机待机200小时，或者支持一个平均待机功耗6毫安的手机待机100小时。如果手机主板上的MCU单独的静态功耗在1毫安以下，加上一些外设等的功耗，能够把平局待机功耗控制在2毫安左右是比较理想的。但是130纳米以上的更高精度的工艺，现阶段的漏电控制不能达到理想的效果，单独MCU的静态功耗都在2毫安以上，这就给电池带来很大的压力。
现有条件下，一款手机的功能往往是受到电池的限制而不能扩展更多的应用。如果单纯的增大电池的容量会导致便携设备变得笨重，这显然不是我们愿意看到的。而且，受技术条件限制，电池的容量也不是能够随便增大的。现阶段，2000毫安时的锂电池的生产技术门槛已经很高。
在一定的工艺条件下，一定的电池能量下，如何有效的减少MCU的静态功耗，达到更长的待机时间成为手机行业的一个难点。同时，如何降低SoC芯片的静态功耗，也是ASIC行业需要面对的一个困难。
发明内容
本发明的目的是克服了上述现有技术中的缺点，提供一种能够有效降低SoC芯片的静态功耗、结构简单实用、控制过程快捷方便、工作性能稳定可靠、适用范围广泛的集成电路SoC芯片实现功耗降低的电路结构及其方法。
为了实现上述的目的，本发明的集成电路SoC芯片实现功耗降低的电路结构及其方法如下：
该集成电路SoC芯片实现功耗降低的电路结构，其主要特点是，所述的Soc芯片中具有至少一个在空闲时断电的工作域和至少一个始终不断电的实时域，所述的工作域和实时域之间设置有隔离器，所述的工作域和实时域分别和外部供电电源相连接。
该集成电路SoC芯片实现功耗降低的电路结构中的各个工作域之间也设置有隔离器。
该集成电路SoC芯片实现功耗降低的电路结构中的外部供电电源包括至少一个工作域电源和至少一个实时域电源，所述的工作域与对应的至少一个工作域电源相连接，所述的实时域与对应的实时域电源相连接。
该集成电路SoC芯片实现功耗降低的电路结构中的工作域中包括有工作域内部存储器，所述的实时域包括有实时域内部存储器。
该集成电路SoC芯片实现功耗降低的电路结构中的工作域中还包括有MCU处理单元，所述的MCU处理单元与所述的工作域内部存储器相连接。
该集成电路SoC芯片实现功耗降低的电路结构中的电路结构中还包括有外部存储模块，所述的外部存储模块分别与所述的实时域和工作域相连接。
该集成电路SoC芯片实现功耗降低的电路结构中的外部存储模块为SDRAM存储器。
该基于上述的电路结构实现集成电路SoC芯片功耗降低的方法，其主要特点是，所述的方法包括工作域断电处理操作和工作域唤醒上电处理操作，所述的工作域断电处理操作，包括以下步骤：
(1)所述的SoC芯片确认需要执行的任务已经处理完毕并可以进入空闲状态，且锁定中断；
(2)所述的SoC芯片保存现场，准备并保存启动断电过程和下次启动时要运行的代码信息；
(3)在所述的实时域中登记需要断电的工作域的断电信息，并设置需要断电的工作域的唤醒上电条件；
(4)设置需要断电的工作域和不断电的工作域、或者需要断电的工作域和实时域的接口信号；
(5)关闭与需要断电的工作域相连接的外部供电电源；
(6)所述的SoC芯片等待满足唤醒上电条件；
所述的工作域唤醒上电处理操作，包括以下步骤：
(1)所述的SoC芯片捕获到已经断电的工作域的唤醒上电条件；
(2)所述的SoC芯片打开与需要上电的工作域相连接的外部供电电源；
(3)所述的SoC芯片使该需要上电的工作域保持在复位状态；
(4)所述的SoC芯片恢复该需要上电的工作域的主时钟并等待其稳定；
(5)所述的SoC芯片打开隔离器，恢复该需要上电的工作域和实时域的连接，并等待隔离器稳定；
(6)所述的SoC芯片释放该需要上电的工作域的复位信号；
(7)所述的需要上电的工作域执行断电处理操作中所包括的下次启动时要运行的代码信息，并恢复到正常运行状态。
该实现集成电路SoC芯片功耗降低的方法中的工作域中的准备并保存启动断电过程和下次启动时要运行的代码信息，包括以下步骤：
(11)所述的SoC芯片准备好下次启动时要运行的启动代码，保存至所述的实时域内部存储器中；
(12)所述的SoC芯片准备好下次启动时要运行的主程序，保存至所述的外部存储模块中；
(13)所述的SoC芯片准备好启动断电过程所运行的相关代码，保存至所述的工作域内部存储器中，并将MCU处理单元的指令地址切换至工作域内部存储器中的该相关代码。
该实现集成电路SoC芯片功耗降低的方法中的步骤(12)后还包括以下步骤：
(121)所述的SoC芯片将SDRAM存储器的状态设置到自刷新态。
该实现集成电路SoC芯片功耗降低的方法中的设置需要断电的工作域和不断电的工作域、或者需要断电的工作域和实时域的接口信号，具体为：
将需要断电的工作域和不断电的工作域之间的隔离器的信号设置为0或1，或保存断电前的数据；或者将需要断电的工作域和实时域之间的隔离器的信号设置为0或1，或保存断电前的数据。
该实现集成电路SoC芯片功耗降低的方法中的关闭与需要断电的工作域相连接的外部供电电源，具体为：
按顺序关闭与需要断电的工作域相连接的各个工作域电源。
该实现集成电路SoC芯片功耗降低的方法中的打开与需要上电的工作域相连接的外部供电电源，具体为：
按顺序打开与需要上电的工作域相连接的各个工作域电源。
采用了该发明的集成电路SoC芯片实现功耗降低的电路结构及其方法，由于其中根据不同的功能，将SoC芯片划分成在空闲时能够断电的工作域和始终不断电的实时域，从而在芯片空闲时，由于工作域处于断电态，其静态功耗可以忽略不计，只有实时域产生静态功耗，从而只需要把实时域漏电做得足够小，芯片的静态功耗就会降到足够低，不仅能够有效降低SoC芯片的静态功耗，而且结构简单实用，控制过程快捷方便，工作性能稳定可靠，适用范围广泛，为更高精度的集成电路工艺技术应用于便携设备以及促进便携式设备的进一步发展奠定了坚实的基础。
附图说明
图1为本发明的集成电路SoC芯片实现功耗降低的电路结构原理示意图。
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。
请参阅图1所示，该集成电路SoC芯片实现功耗降低的电路结构，其中，所述的Soc芯片中具有至少一个在空闲时断电的工作域和至少一个始终不断电的实时域，所述的工作域和实时域之间设置有隔离器，所述的工作域和实时域分别和外部供电电源相连接。
其中，所述的各个工作域之间也设置有隔离器，所述的外部供电电源包括至少一个工作域电源和至少一个实时域电源，所述的工作域与对应的至少一个工作域电源相连接，所述的实时域与对应的实时域电源相连接；所述的工作域中包括有工作域内部存储器，所述的实时域包括有实时域内部存储器；所述的工作域中还包括有MCU处理单元，所述的MCU处理单元与所述的工作域内部存储器相连接。
同时，所述的电路结构中的电路结构中还包括有外部存储模块，所述的外部存储模块分别与所述的实时域和工作域相连接；所速的外部存储模块为SDRAM存储器。
在实际使用当中，本发明的基本思想是把芯片划分成多个电源域，只有其中某些电源域是一直不断电的，其他电源域在空闲时是可选择的断电的。
因此，根据不同的功能，可以把一颗SoC芯片划分成不同的电源域。在空闲时能够断电的电源域命名为工作域，工作域主要包含芯片的主体功能模块，这些模块工作时功耗比较大，但并不需要一直工作。一直不断电的电源域命名为实时域，其主要作用是保存需要实时记录的信息，比如系统时间，工作域断电时不能丢失的指令和数据等。
在芯片空闲时，工作域由于处于断电态，其静态功耗可以忽略不计，只有实时域产生静态功耗。所以，只需要把实时域漏电做得足够小，芯片的静态功耗就会降到足够低。
为了保证工作域断电时，实时域是安全的，工作域和实时域之间需要隔离器进行连接。同样的道理，当不同的工作域需要分别断电时，它们之间也需要隔离器进行连接，以保护没有断电模块。
请参阅图1所示，在本发明的具体实施方式中，包含有两个电源域，一个工作域和一个实时域。工作域和实时域由隔离器连接。两个给工作域供电的电源，电源1和电源2。一个给实时域供电的电源，电源3。两个主要的内部存储空间，实时域的内存1和工作域的内存2。一个外部存储空间，即SDRAM。一个产生唤醒条件的计数器。一个在工作域运行程序的MCU。
工作域的复位信号是实时域通过隔离器后提供的。信号1、信号2、信号3代表由实时域传向工作域的信号。信号4、信号5、信号6代表由工作域传向实时域的信号。
电源1和电源2给工作域供电，会根据需要断电。电源3给实时域供电，不断电。PWR_EN1和PWR_EN2是电源1和电源2的控制开关信号，由实时域提供。
内存1由实时域供电，不会断电。内存2由工作域供电，会跟随工作域断电。
SDRAM的控制信号和控制总线主要由工作域提供，但是信号线SDRAM_CKE由实时域提供。SDRAM_CKE主要作用是保持SDRAM在自刷新态，数据不丢失。
实时域的计数器用来产生唤醒条件。当计数器计数到某个数值时，唤醒条件满足，断电的工作域开始再次上电。
MCU在工作域，负责运行工作域的主程序。MCU也参与断电前的准备工作和上电后的初始化工作。
该基于上述的电路结构实现集成电路SoC芯片功耗降低的方法，其中包括工作域断电处理操作和工作域唤醒上电处理操作，所述的工作域断电处理操作，包括以下步骤：
(1)所述的SoC芯片确认需要执行的任务已经处理完毕并可以进入空闲状态，且锁定中断；
(2)所述的SoC芯片保存现场，准备并保存启动断电过程和下次启动时要运行的代码信息，包括以下步骤：
(a)所述的SoC芯片准备好下次启动时要运行的启动代码，保存至所述的实时域内部存储器中；
(b)所述的SoC芯片准备好下次启动时要运行的主程序，保存至所述的外部存储模块中，还包括以下步骤：
(i)所述的SoC芯片将SDRAM存储器的状态设置到自刷新态；
(c)所述的SoC芯片准备好启动断电过程所运行的相关代码，保存至所述的工作域内部存储器中，并将MCU处理单元的指令地址切换至工作域内部存储器中的该相关代码；
(3)在所述的实时域中登记需要断电的工作域的断电信息，并设置需要断电的工作域的唤醒上电条件；
(4)设置需要断电的工作域和不断电的工作域、或者需要断电的工作域和实时域的接口信号，具体为：
将需要断电的工作域和不断电的工作域之间的隔离器的信号设置为0或1，或保存断电前的数据；或者将需要断电的工作域和实时域之间的隔离器的信号设置为0或1，或保存断电前的数据；
(5)关闭与需要断电的工作域相连接的外部供电电源，具体为：
按顺序关闭与需要断电的工作域相连接的各个工作域电源；
(6)所述的SoC芯片等待满足唤醒上电条件；
所述的工作域唤醒上电处理操作，包括以下步骤：
(1)所述的SoC芯片捕获到已经断电的工作域的唤醒上电条件；
(2)所述的SoC芯片打开与需要上电的工作域相连接的外部供电电源，具体为：
按顺序打开与需要上电的工作域相连接的各个工作域电源；
(3)所述的SoC芯片使该需要上电的工作域保持在复位状态；
(4)所述的SoC芯片恢复该需要上电的工作域的主时钟并等待其稳定；
(5)所述的SoC芯片打开隔离器，恢复该需要上电的工作域和实时域的连接，并等待隔离器稳定；
(6)所述的SoC芯片释放该需要上电的工作域的复位信号；
(7)所述的需要上电的工作域执行断电处理操作中所包括的下次启动时要运行的代码信息，并恢复到正常运行状态。
在实际使用当中，本发明为了实现SoC芯片中电源域的安全断电，断电过程需要按照一定的规则和顺序进行。标准的断电步骤如下：
(1)MCU确认所有任务已经被处理完，系统可以进入空闲状态，并锁定中断；
(2)保存现场，准备好下次启动时要运行的代码，并保存在内存中。如果内存是RAM，需要特别保护数据不能丢失，比如内存是SDRAM，则需要设置其到自刷新态；
(3)在某实时域中登记需要断电的工作域的断电信息，并设置将要断电的工作域的唤醒条件。当唤醒条件满足时，断电的工作域将再次上电；
(4)处理需断电工作域和不断电电源域的接口信号，这里不断电的电源域可能是实时域，也可能是不需要同时断电的工作域。这些信号是通过隔离器连接的，在断电时需要根据不同的需求对它们进行置0、置1、置高阻或保存断电前的数据等处理；
(5)按顺序关闭需断电工作域的电源。由于需要断电的工作域可能有几个供电电源，断电时要注意这些电源断电的顺序；
(6)等待唤醒条件。
当断电的电源域需要再次上电时，上电过程需要按照一定的规则和顺序进行，标准的上电步骤如下：
(1)捕获到某断电工作域的唤醒条件；
(2)按顺序打开需上电工作域的电源；
(3)使再次上电的工作域保持在复位状态；
(4)恢复再次上电的工作域的主时钟，并等待其稳定；
(5)打开隔离器，恢复新上电工作域和实时域的连接，并等待隔离器稳定；
(6)释放再次上电的工作域的复位信号；
(7)启动MCU，执行断电时内部RAM保存的代码，使系统恢复到正常运行状态。
根据图1所示，本发明的具体实施方式中，相应的断电步骤如下：
(1)MCU确认所有任务已经被处理完，系统可以进入空闲状态，并锁定中断；
(2)保存现场，准备好下次启动时要运行的启动代码，并保存在内存1中。准备好下次启动时要运行的主程序，并保存SDRAM中。准备好启动断电过程用的相关代码，保存在内存2中，并将MCU的指令地址切换到内存2中的这段代码；
(3)在实时域中将工作域的唤醒条件设置成内部计数器，并设置唤醒条件为计数器的值等于10000。当计数器计到10000时，断电的工作域将再次上电；
(4)处理工作域和实时域的接口信号。这些信号是通过隔离器连接的。信号1、信号2、信号3是由实时域传向工作域的信号，应根据需要置0或置1。信号4、信号5、信号6是工作域传向实时域的信号，应根据需要置0、置1、或保存断电前的数据；
(5)按顺序关闭需断电工作域的电源。先关闭电源1，等待指定的时间后关闭电源2；
(6)等待唤醒条件。
本发明的具体实施方式中的上电步骤如下：
(1)捕获到实时域的内部计数器计数到10000，满足唤醒条件，启动上电过程；
(2)按顺序打开工作域的电源。先打开电源2，等待指定的时间后打开电源1。
(3)实时域通过复位信号使工作域保持在复位状态；
(4)恢复工作域的主时钟，并等待其稳定；
(5)打开隔离器，恢工作域和实时域的连接，并等待隔离器稳定；
(6)释放给工作域的复位信号；
(7)启动MCU，执行内存1保存的启动代码，使系统恢复到正常运行状态，启动代码激活SDRAM，MCU跳转到SDRAM中执行主程序。
在本发明的具体实施方式中，当MCU处理完当前任务进入空闲态时，就可以把工作域断电。当唤醒条件满足时，工作域再次上电，开始处理新的任务。一般情况下，MCU运行速度比较高，所以其执行任务需要的时间比较短，大部分时间都在空闲态。当把空闲态断电时，避免了不必要的漏电，使平均功耗大幅下降，效果显著。
采用了上述的集成电路SoC芯片实现功耗降低的电路结构及其方法，由于其中根据不同的功能，将SoC芯片划分成在空闲时能够断电的工作域和始终不断电的实时域，从而在芯片空闲时，由于工作域处于断电态，其静态功耗可以忽略不计，只有实时域产生静态功耗，从而只需要把实时域漏电做得足够小，芯片的静态功耗就会降到足够低，不仅能够有效降低SoC芯片的静态功耗，而且结构简单实用，控制过程快捷方便，工作性能稳定可靠，适用范围广泛，为更高精度的集成电路工艺技术应用于便携设备以及促进便携式设备的进一步发展奠定了坚实的基础。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
Claims (6)
1.一种基于集成电路SoC芯片实现功耗降低的电路结构实现集成电路SoC芯片功耗降低的方法，其中所述的Soc芯片中具有至少一个在空闲时断电的工作域和至少一个始终不断电的实时域，所述的工作域和实时域之间设置有隔离器，所述的工作域和实时域分别和外部供电电源相连接，其特征在于，所述的方法包括工作域断电处理操作和工作域唤醒上电处理操作，所述的工作域断电处理操作，包括以下步骤：
(1)所述的SoC芯片确认需要执行的任务已经处理完毕并可以进入空闲状态，且锁定中断；
(2)所述的SoC芯片保存现场，准备并保存启动断电过程和下次启动时要运行的代码信息；
(3)在所述的实时域中登记需要断电的工作域的断电信息，并设置需要断电的工作域的唤醒上电条件；
(4)设置需要断电的工作域和不断电的工作域、或者需要断电的工作域和实时域的接口信号；
(5)关闭与需要断电的工作域相连接的外部供电电源；
(6)所述的SoC芯片等待满足唤醒上电条件；
所述的工作域唤醒上电处理操作，包括以下步骤：
(1)所述的SoC芯片捕获到已经断电的工作域的唤醒上电条件；
(2)所述的SoC芯片打开与需要上电的工作域相连接的外部供电电源；
(3)所述的SoC芯片使该需要上电的工作域保持在复位状态；
(4)所述的SoC芯片恢复该需要上电的工作域的主时钟并等待其稳定；
(5)所述的SoC芯片打开隔离器，恢复该需要上电的工作域和实时域的连接，并等待隔离器稳定；
(6)所述的SoC芯片释放该需要上电的工作域的复位信号；
(7)所述的需要上电的工作域执行断电处理操作中所包括的下次启动时要运行的代码信息，并恢复到正常运行状态。
2.根据权利要求1所述的基于集成电路SoC芯片实现功耗降低的电路结构实现集成电路SoC芯片功耗降低的方法，其特征在于，所述的工作域中包括有工作域内部存储器和MCU处理单元，所述的MCU处理单元与所述的工作域内部存储器相连接，所述的实时域包括有实时域内部存储器，所述的电路结构中还包括有外部存储模块，所述的外部存储模块分别与所述的实时域和工作域相连接，所述的准备并保存启动断电过程和下次启动时要运行的代码信息，包括以下步骤：
(11)所述的SoC芯片准备好下次启动时要运行的启动代码，保存至所述的实时域内部存储器中；
(12)所述的SoC芯片准备好下次启动时要运行的主程序，保存至所述的外部存储模块中；
(13)所述的SoC芯片准备好启动断电过程所运行的相关代码，保存至所述的工作域内部存储器中，并将MCU处理单元的指令地址切换至工作域内部存储器中的该相关代码。
3.根据权利要求2所述的基于集成电路SoC芯片实现功耗降低的电路结构实现集成电路SoC芯片功耗降低的方法，其特征在于，所述的外部存储模块为SDRAM存储器，所述的步骤(12)后还包括以下步骤：
(121)所述的SoC芯片将SDRAM存储器的状态设置到自刷新态。
4.根据权利要求1所述的基于集成电路SoC芯片实现功耗降低的电路结构实现集成电路SoC芯片功耗降低的方法，其特征在于，所述的各个工作域之间也设置有隔离器，所述的设置需要断电的工作域和不断电的工作域、或者需要断电的工作域和实时域的接口信号，具体为：
将需要断电的工作域和不断电的工作域之间的隔离器的信号设置为0或1，或保存断电前的数据；或者将需要断电的工作域和实时域之间的隔离器的信号设置为0或1，或保存断电前的数据。
5.根据权利要求1所述的基于集成电路SoC芯片实现功耗降低的电路结构实现集成电路SoC芯片功耗降低的方法，其特征在于，所述的外部供电电源包括至少一个工作域电源，所述的工作域与对应的至少一个工作域电源相连接，所述的关闭与需要断电的工作域相连接的外部供电电源，具体为：
按顺序关闭与需要断电的工作域相连接的各个工作域电源。
6.根据权利要求5所述的基于集成电路SoC芯片实现功耗降低的电路结构实现集成电路SoC芯片功耗降低的方法，其特征在于，所述的打开与需要上电的工作域相连接的外部供电电源，具体为：
按顺序打开与需要上电的工作域相连接的各个工作域电源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100489267A CN101859172B (zh) | 2009-04-07 | 2009-04-07 | 集成电路SoC芯片实现功耗降低的电路结构及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100489267A CN101859172B (zh) | 2009-04-07 | 2009-04-07 | 集成电路SoC芯片实现功耗降低的电路结构及其方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101859172A CN101859172A (zh) | 2010-10-13 |
| CN101859172B true CN101859172B (zh) | 2012-02-08 |
Family
ID=42945124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100489267A Active CN101859172B (zh) | 2009-04-07 | 2009-04-07 | 集成电路SoC芯片实现功耗降低的电路结构及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101859172B (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2557480B1 (en) * | 2011-08-09 | 2017-05-17 | S-Printing Solution Co., Ltd. | Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller |
| CN103513746B (zh) * | 2012-06-26 | 2016-08-31 | 安凯(广州)微电子技术有限公司 | 一种超低功耗待机方法及电路 |
| CN102799260A (zh) * | 2012-07-31 | 2012-11-28 | 福州瑞芯微电子有限公司 | 基于时钟关断的低功耗模式管理soc芯片的电路及方法 |
| CN102902350A (zh) * | 2012-11-13 | 2013-01-30 | 江苏东大集成电路系统工程技术有限公司 | 一种具有极低待机功耗的芯片 |
| WO2015077981A1 (en) * | 2013-11-29 | 2015-06-04 | Intel Corporation | Power management in computing devices |
| US10048742B2 (en) * | 2014-01-16 | 2018-08-14 | Mediatek Inc. | Integrated circuit and electronic device |
| CN103884981B (zh) * | 2014-04-16 | 2016-11-02 | 威盛电子股份有限公司 | 隔离电路 |
| CN104317384A (zh) * | 2014-10-27 | 2015-01-28 | 中国科学院嘉兴微电子与系统工程中心 | 一种低功耗电源管理方法、系统及设备 |
| CN104484008B (zh) * | 2014-12-05 | 2016-08-24 | 大唐微电子技术有限公司 | 一种芯片低功耗处理方法及装置 |
| CN105991016B (zh) * | 2015-01-30 | 2019-03-08 | 京微雅格（北京）科技有限公司 | 芯片内部专用模块的电源切换开关装置和芯片 |
| CN107037870B (zh) * | 2016-02-04 | 2020-04-10 | 京微雅格（北京）科技有限公司 | 一种fpga电源控制电路及fpga芯片 |
| CN109961136B (zh) * | 2017-12-14 | 2020-05-19 | 中科寒武纪科技股份有限公司 | 集成电路芯片装置及相关产品 |
| CN109933846A (zh) * | 2019-01-29 | 2019-06-25 | 厦门码灵半导体技术有限公司 | 超低功耗的控制系统及其电源控制方法、电子装置 |
| CN110334445A (zh) * | 2019-07-05 | 2019-10-15 | 上海华虹集成电路有限责任公司 | 一种低功耗设计的控制方法 |
| CN112732068B (zh) * | 2019-10-14 | 2024-05-03 | 珠海格力电器股份有限公司 | 待机低功耗芯片、芯片进入及退出待机低功耗模式的方法 |
| CN112947738A (zh) * | 2019-12-10 | 2021-06-11 | 珠海全志科技股份有限公司 | 一种智能终端电源系统及智能终端待机、唤醒方法 |
| WO2021134200A1 (zh) * | 2019-12-30 | 2021-07-08 | 成都海光集成电路设计有限公司 | 芯片设计方法、芯片设计装置、芯片及电子设备 |
| CN111399615A (zh) * | 2020-02-29 | 2020-07-10 | 惠州市德赛西威汽车电子股份有限公司 | 一种soc电源管理系统及方法 |
| CN111741518A (zh) * | 2020-06-22 | 2020-10-02 | 湖南国科微电子股份有限公司 | 一种WiFi芯片电路及WiFi装置 |
| US11374486B2 (en) * | 2020-09-29 | 2022-06-28 | Monolithic Power Systems, Inc. | Power supply with flexible control and the method thereof |
| CN114698072B (zh) * | 2022-03-21 | 2024-04-26 | 沈阳中科奥维科技股份有限公司 | Wia-pa无线振动变送器的低功耗电路及控制方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5901023A (en) * | 1996-08-07 | 1999-05-04 | Ricoh Company, Ltd. | Semiconductor input/output circuit |
| CN101201690A (zh) * | 2006-12-14 | 2008-06-18 | 英业达股份有限公司 | 电脑主板电力供应管理系统 |
-
2009
- 2009-04-07 CN CN2009100489267A patent/CN101859172B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5901023A (en) * | 1996-08-07 | 1999-05-04 | Ricoh Company, Ltd. | Semiconductor input/output circuit |
| CN101201690A (zh) * | 2006-12-14 | 2008-06-18 | 英业达股份有限公司 | 电脑主板电力供应管理系统 |
Non-Patent Citations (1)
| Title |
|---|
| JP特開2002-368645A 2002.12.20 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101859172A (zh) | 2010-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101859172B (zh) | 集成电路SoC芯片实现功耗降低的电路结构及其方法 | |
| CN105717841B (zh) | 一种电动汽车中控系统电源电路及其实现方法 | |
| CN100442204C (zh) | 片上系统芯片及其功耗控制方法 | |
| CN101802750B (zh) | 用于降低片上系统的功耗的设备和方法 | |
| CN101578563B (zh) | 降低ic中的空闲泄漏功耗 | |
| CN102902350A (zh) | 一种具有极低待机功耗的芯片 | |
| CN106427835A (zh) | 一种新能源汽车电子vcu模块的低功耗休眠电路 | |
| CN206358095U (zh) | 一种新能源汽车电子vcu模块的低功耗休眠电路 | |
| CN102193765A (zh) | 计算机、显卡、显示设备及显示信息更新的方法 | |
| CN201867678U (zh) | 在休眠下可降低耗电量的计算机主机板 | |
| CN102799260A (zh) | 基于时钟关断的低功耗模式管理soc芯片的电路及方法 | |
| CN102200827A (zh) | 一种设备的睡眠、唤醒方法和系统 | |
| CN113765679B (zh) | 计算机网络唤醒方法及系统 | |
| CN115598406B (zh) | 一种基于状态机的低功耗电压监测方法及系统 | |
| KR102325453B1 (ko) | 반도체 장치의 동작 방법 | |
| CN102957811A (zh) | 一种具有定时唤醒功能的射频sim卡及实现方法 | |
| CN103237338B (zh) | 一种基于脉冲直流供电模式的非易失传感网节点系统 | |
| CN105487638A (zh) | 电子电路系统及其降低功耗的方法 | |
| CN203276161U (zh) | 一种低功耗嵌入式智能核心系统 | |
| CN111292716A (zh) | 语音芯片和电子设备 | |
| CN201690269U (zh) | 手持抄表终端电源控制电路 | |
| CN102929381A (zh) | 电子系统及其电源管理方法 | |
| CN103617475A (zh) | 一种用于微型远程追踪器的能效管理系统及方法 | |
| CN203310999U (zh) | 一种北斗一代与gps导航一体化手持机 | |
| CN101174176A (zh) | 基于有序控制的低功耗soc电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170626 Address after: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Chunxiao Road No. 439 Building No. 2 Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Address before: 201204, building 1, building 180, Zhang Heng Road, Pudong New Area, Shanghai, 4F Patentee before: Shanghai Mobilepeak Semiconductor Co.,Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20180408 Address after: The 300456 Tianjin FTA test area (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia Patentee after: Xinji Lease (Tianjin) Co.,Ltd. Address before: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Chunxiao Road No. 439 Building No. 2 Patentee before: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20101013 Assignee: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Assignor: Xinji Lease (Tianjin) Co.,Ltd. Contract record no.: 2018990000196 Denomination of invention: Integrated circuit SoC chip circuit structure capable of realizing power reduction and method thereof Granted publication date: 20120208 License type: Exclusive License Record date: 20180801 |
|
| EE01 | Entry into force of recordation of patent licensing contract | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221027 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288 Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Address before: 300456 1-1-1802-7, north area of financial and Trade Center, No. 6865, Asia Road, Tianjin pilot free trade zone (Dongjiang Bonded Port Area) Patentee before: Xinji Lease (Tianjin) Co.,Ltd. |
|
| TR01 | Transfer of patent right |