CN101771409B - 具有最佳状态反馈控制器的锁相环 - Google Patents

具有最佳状态反馈控制器的锁相环 Download PDF

Info

Publication number
CN101771409B
CN101771409B CN2009102241834A CN200910224183A CN101771409B CN 101771409 B CN101771409 B CN 101771409B CN 2009102241834 A CN2009102241834 A CN 2009102241834A CN 200910224183 A CN200910224183 A CN 200910224183A CN 101771409 B CN101771409 B CN 101771409B
Authority
CN
China
Prior art keywords
state
signal
estimation
grouping
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102241834A
Other languages
English (en)
Other versions
CN101771409A (zh
Inventor
卡姆兰·拉赫巴尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor ULC
Original Assignee
Zarlink Semiconductor AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zarlink Semiconductor AB filed Critical Zarlink Semiconductor AB
Publication of CN101771409A publication Critical patent/CN101771409A/zh
Application granted granted Critical
Publication of CN101771409B publication Critical patent/CN101771409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0664Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供了在本地接收机上经分组网络恢复定时信息的方法,每隔一段时间从远端源接收定时信息,并且与本地产生的时钟信号相比较以产生受到代表在源时钟信号和本地接收机时钟信号之间的相位差的噪声影响的输入信号y(k)。该输入信号施加于状态反馈控制器,最好是,包括卡尔曼滤波器,以产生具有减少的噪声的控制信号。该控制信号用于以使得减少相位差的方式控制振荡器,并且产生从动时钟。

Description

具有最佳状态反馈控制器的锁相环
发明领域
本发明涉及经分组网络的时钟恢复的领域,尤其是,涉及具有反馈控制器的锁相环和恢复定时信息的方法。
发明背景
锁相环可以被认为是反馈回路控制系统,其精密地跟踪基准时钟输入。典型的PLL结构在图1中示出。如可以在图中看到的,在基准时钟和数字控制的振荡器(DCO)之间的差值被反馈给环路滤波器,其主要地是比例/整数(PI)控制器。然后该环路滤波器的输出用于操纵DCO的输出相位,使得其精密地跟踪基准时钟输入相位。
该环路滤波器参数(P和I)被设计成能满足某些性能要求,诸如,带宽、初始锁定时间、动态跟踪等等。例如,当输入基准时钟被抖动和漂移损害的时候,设置该滤波器带宽以将抖动或者漂移对参考输入的影响减到最小。降低环路滤波器带宽以改善漂移和抖动消除将对PLL能多快地跟踪参考输入信号具有不利影响。实际上,在跟踪输入相位和拒绝漂移和抖动之间需要折衷方案。
近来在经分组网络的时钟同步方面存在很多的兴趣,其中,如图2所示,这里基准时钟相位信息由服务器在分组交换网络(PSN)上经由专用的定时分组传送。在网络的另一端上,客户使用定时分组使其时钟与服务器同步。这个方法可用于同步经由分组网络连接的系统,诸如无线基站连接。
在这个同步方法中的一个主要难题是定时分组很可能经受为任何分组交换网络所固有的分组延迟偏差(PDV)。因此,在客户侧上,取决于该分组延迟偏差,该恢复的基准时钟将具有高级抖动和漂移,其对于大多数应用来说将是不可接受的。
在这种情况下,传统的PLL系统不能消除抖动和漂移,因为在传统的PLL中的简单的环路滤波器不能处理高级的抖动和漂移。为了能够消除大的漂移量,环路滤波器将被设置为非常低的频率。这需要在服务器或者在客户侧上使用非常稳定的本地振荡器,其可能不是经济合算或者实用的。
此外,该网络PDV具有不稳定的本质,其导致在客户侧上恢复的相位的快速或者缓慢移动。传统的PLL没有被设计成能够处理不稳定噪声。
此外,用于经分组网络的定时恢复的系统实际上是随时间变化的。传统的PLL被设计成用于时间不变的系统,并且不适合于这种应用。
PLL是设计成能锁定其对单个输入时钟基准的输出相位的单输入单输出系统,并且不能直接适用于当多个定时分组流可追踪至相同的主基准时钟(PRC)的时候的情形。
为了能够处理用于经分组网络的定时恢复的典型的PLL的这些缺点的某些,现有技术提出了使用二级方案,并且第一级是仅仅选择具有最小的分组延迟偏差量的定时分组的分组滤波器,第二级是正常的PLL,诸如在图1中示出的那个。这个方法的主要问题是时钟恢复算法的性能大大依赖于滤除的定时分组的数目。当存在非常少或者没有这些所谓的可利用的最小延迟定时分组的时候,该算法未能恢复或者跟踪服务器时钟。还存在例如基于均分定时分组的其它的方法,但是,当处理较大的分组延迟偏差的时候,这些方法还遭受差的性能。
现有技术中没有任何一种提供了当存在两个或更多个定时分组流的时候可以采用分组网络的空间分集的最佳方案。
发明内容
本发明提供了一种用于经分组网络的定时恢复的新的方法,其基于被称为状态反馈控制器的控制理论中的强大的概念。
按照本发明的一个方面,提供了一种在本地接收机上经分组网络恢复定时信息的方法,包括:每隔一段时间接收有关远端源时钟信号的定时信息;借助于控制振荡器产生本地时钟信号;将本地定时信号与接收的定时信息进行比较,以产生代表在源时钟信号和本地接收机时钟信号之间的相位差的有噪声的输入信号y(k);将所述输入信号y(k)施加于状态反馈控制器,以产生具有减少的噪声的控制信号;和用所述控制信号控制所述控制振荡器以减少所述相位差,并且从所述远程时钟信号中产生从动的时钟信号。
在一个实施例中,被称为卡尔曼(Kalman)滤波器的最佳自适应的状态估算器用于估算定时恢复系统的内部状态。
与现有技术相比提出的方法的主要优点是较好的性能(相位跟踪、锁定时间等等),特别地对于高级的抖动和漂移。与传统的PPL方法相反,当前的方法可以适用于非时变的或者时变的系统,并且当存在两个或更多个可追踪至相同的PRC的定时分组流,而不是在流之间切换的时候,该提出的方法可以采用流的分集以提供最佳输出性能。
按照本发明的另一个方面,提供了一种用于在本地接收机上经分组网络恢复定时信息的锁相环,包括:用于响应控制信号以产生从动信号的控制振荡器;用于将从远端源接收的定时信息与从动信号比较,以产生有噪声的输入信号的相位比较器;和用于从有噪声的输入信号产生干净的控制信号的状态反馈控制器。
按照本发明的又一个方面,提供了一种用于在本地接收机上经分组网络恢复定时信息的定时恢复装置,包括:用于经分组网络从远端源接收远程时间戳分组的输入端;用于响应干净的控制信号以产生从动时钟的本地控制振荡器;用于基于所述从动时钟产生本地时间戳分组,并且与来自信源的时间戳分组的到达相符的发生器;用于将从信源接收的所述时间戳分组与本地产生的时间戳分组比较,以推导出所述输入信号的比较器;和用于从所述输入信号产生所述干净的控制信号的状态反馈控制器。
附图简要说明
现在将参考附图仅通过举例来更详细地描述本发明,其中:
图1是现有技术锁相环的方框图;
图2是用于分组网络的定时恢复系统的高级方框图;
图3是状态反馈控制器的方框图;
图4是按照本发明的一个实施例的定时恢复系统的高级方框图;和
图5是按照本发明的定时恢复系统的一个实施例的详细方框图。
优选实施例详细说明
本发明提供了一种用于当基准时钟相位信息经由分组交换网络传送的时候,相位和频率锁定的方法。该方法基于状态反馈控制的使用,其中线性系统的估算状态的线性组合被反馈进系统以控制其输出。该提出的方法的主要优点是处理在基准时钟上的高级漂移、更快地获取模式和更好的跟踪的能力。另外,其可以容易地扩展为当存在用于更好的输出性能的多个输入时钟流(可追踪至相同的主基准)的时候的情形。
如图3所示,在状态反馈控制器后面的基本概念是给出具有输入u和输出y的系统,通过将系统内部状态的线性组合馈送返回给系统的输入端,其可以控制输出y以满足期望的行为。实际上,系统的内部状态不是预先已知的,并且自适应的状态估算器用于计算该系统的内部状态。
图4是时钟恢复系统的高级方框图,时钟恢复系统包括自适应的状态估算器14、线性组合器15、数控振荡器(DCO)16和除法器17、本地振荡器18以及减法器19,减法器19作为将进来的时间戳与本地产生的时间戳进行比较的比较器。
对系统的输入是来自远端源的服务器时间戳,其是由服务器以规则的或者不规则的时间间隔传送的,并且基于在信源上的本地时钟。在客户侧上,由本地振荡器18驱动的该数控振荡器(DCO)硬件16基于服务器时间戳的到达时间产生本地时间戳。在减法器/比较器19中确定的在服务器和本地时间戳之间的差值代表在本地和服务器时钟之间的相位差。由于分组交换网络内在的分组延迟偏差,在客户侧上的测量的相位差将由于网络噪声而高度地被损害。该自适应的状态估算器14基于有噪声的输入数据y(k)估算在服务器和客户时钟之间的净相位差。其还估算在客户和服务器时钟之间的频偏。然后这两个估算的参数的线性组合用于控制客户DCO以将在客户和服务器输出时钟之间的相位差减到最小。
本发明的更多的详细说明将参考图5进行,图5包含许多的处理模块。这些处理模块可以直接以硬件,或者通过数字信号处理器或者通用计算机来实现。采用以下的标记:
n是分组号的索引。
Tx(n)代表用于分组n的服务器时间戳。
Tr(n)代表用于分组n的DCO的输出。
y(n)是传播时间,并且代表在服务器时间戳和用于分组n的DCO输出之间的差值。
dF(tn)代表在时间tn时的DCO更新值。
Figure G2009102241834D00071
代表在第n个分组抵达的时候在服务器和客户之间的估算的频偏。
Figure G2009102241834D00072
代表在第n个分组抵达的时候在服务器和客户之间的估算的相位偏移。
ΔTx(n)代表在两个连续的传送时间戳之间的差值,其定义为ΔTx(n)=Tx(n)-Tx(n-1)。
Vn代表由第n个分组经受的网络抖动量。
如以上讨论的,本发明基于状态反馈控制器的使用,其中由自适应的状态估算器估算的内部状态(相位和频偏)被反馈到DCO 16以控制本地从动时钟的输出相位。对于这个实施例的定时恢复系统的状态空间描述可以写成如下公式:
xn=Fn-1·xn-1+Gn·unn
y(n)=Hn·xn+vn
其中
y(n)是由以下公式给出的测量的传播时间:
y(n)=Tx(n)-Tr(n),
F n - 1 = 1 Δ T x ( n - 1 ) 0 1
是状态转换矩阵,
x n = Ω ( n ) α n
是定时恢复系统状态矢量,
Hn=[1ΔTx(n)]是用于这个系统的测量矩阵,并且
G n = Δ T x ( n ) 0 是输入矢量矩阵,以及
ωn是过程噪声的变化矢量。
估算状态矢量xn的优选的线性方法是卡尔曼滤波器。
在图5的实施例中,模块11、12和13构成卡尔曼滤波器,其基于8的输出的线性组合计算DCO 16的更新值,8的输出是卡尔曼滤波器的状态矢量xn的后验估计。模块6是抽取器,其控制在对DCO 16的输入采样速率和线性组合器7的输出采样速率之间的比。模块2是用于通过一个样值来延迟输入的延迟单元。
该组合器7的输出由以下表达式给出:
Δf=αxm1+βxm2
其中,0<α<<β<1是常数,xm1和xm2是该模块的输出,其按照以下的表达式计算:
xm1(n)=xp1(n-1)+ΔTx(n-1)xp2(n-1)-dF(tn)ΔTx(n)
xm2(n)=xp2(n-1)
其中,ΔTx(n)是在两个连续的服务器时间戳之间的差值,并且在模块11中计算,并且其输出由以下的表达式给出:
ΔTx(n)=Tx(n)-Tx(n-1)
xp1和xp2是模块9的输出,其是卡尔曼滤波器的状态矢量的先验估计,并且由以下公式给出:
xp1(n)=xm1(n)+K1(n)err
xp2(n)=xm2(n)+K2(n)err
err是模块10的输出,并且由以下表达式计算:
err=y(n)-xm1(n)-ΔTx(n)xm2(n)
K1和k2是卡尔曼滤波器增益,并且由模块4基于以下的公式计算:
K 1 ( n ) = ( P m 1 ( n ) + Δ T x ( n ) P m 2 ( n ) ) ( P m 1 ( n ) + Δ T x ( n ) [ P m 2 ( n ) + P m 3 ( n ) ] + Δ T 2 x ( n ) P m 4 ( n ) + σ )
K 2 ( n ) = ( P m 3 ( n ) + Δ T x ( n ) P m 4 ( n ) ) ( P m 1 ( n ) + Δ T x ( n ) [ P m 2 ( n ) + P m 3 ( n ) ] + Δ T 2 x ( n ) P m 4 ( n ) + σ )
σ>0是常数,并且可以基于网络PDV进行设置。Pm1,...,Pm4是由模块3基于以下的公式计算的卡尔曼滤波器的后验协方差矩阵的元素。
Pm1(n)=Pp1(n-1)+ΔTx(n-1)[Pp2(n-1)+Pp3(n-1)]+ΔT2 x(n-1)Pp4(n)+δ1
Pm2(n)=Pp2(n-1)+ΔTx(n-1)Pp4(n-1)
Pm3(n)=Pp3(n-1)+ΔTx(n-1)Pp4(n-1)
Pm4(n)=Pp4(n-1)+δ2
δ1>0和δ2>0是常数,其是基于卡尔曼滤波器的期望的跟踪行为设置的,并且PP1,...,PP4是由模块1基于以下的公式组计算的卡尔曼滤波器的先验的状态协方差矩阵的元素:
Pp1(n)=Pm1(n)-K1(n)(Pm1(n)+ΔTx(n)Pm3(n))
Pp2(n)=Pm2(n)-K1(n)(Pm2(n)+ΔTx(n)Pm4(n))
Pp3(n)=Pm3(n)-K2(n)(Pm1(n)+ΔTx(n)Pm3(n))
Pp4(n)=Pm4(n)-K2(n)(Pm2(n)+ΔTx(n)Pm4(n))
在一个供选择的实施例中,其中N个输入定时分组流是可利用的(来自可追踪至相同的主基准时钟的N个服务器)),本发明可以扩展以利用这些多流,并且提供更好的性能。用于N个时钟流的状态空间公式类似于以上对于具有以下差值的单个流给出的公式。
y n = y 1 ( n ) . . . y N ( n )
其中,y1(n)...yN(n)是从N个流采集的传播时间。
x n = Ω 1 ( n ) Ω 2 ( n ) . . . Ω N ( n ) α n
其中,Ω1(n)...ΩN(n)代表对于每个流的估算的相位,并且αn是在客户本地振荡器和主要基准时钟之间的频偏。
对于多个流定时分组,测量矩阵和状态转换矩阵分别是:
H n = 1 0 . . . 0 Δ T x 1 ( n ) 0 1 0 . . . Δ T x 2 ( n ) . . . . . . . . . . . . . . . 0 0 . . . 1 Δ T xN ( n )
F n - 1 = 1 0 . . . 0 Δ T x 1 ( n - 1 ) 0 1 0 . . . Δ T x 2 ( n - 1 ) . . . . . . . . . . . . . . . 0 0 . . . 1 Δ T xN ( n - 1 ) 0 0 0 . . . 1
基于这种新的系统模型,可以推导出卡尔曼滤波器公式,其可以递归地估算状态矢量xn。以类似于一个流情形的方式,估算的状态矢量的线性组合可用于控制DCO的输出相位。
因此,应该理解,本发明使用用于改善相位和频率锁定的状态反馈控制器采用经分组网络的用于时钟恢复的状态空间模型。本发明可以容易地扩展至多个输入时钟流。

Claims (10)

1.一种在本地接收机上经分组网络恢复定时信息的方法,包括:
每隔一段时间接收有关远端源时钟信号的定时信息;
借助于控制振荡器产生本地时钟信号;
将本地时钟信号与接收的定时信息进行比较,以产生代表在源时钟信号和本地接收机时钟信号之间的相位差的有噪声的输入信号y(k);
将所述输入信号y(k)施加于状态反馈控制器以产生具有减少的噪声的控制信号;利用自适应的状态估算器计算代表相位和频偏的所述状态反馈控制器的估算的内部状态,并且其中所述控制信号源自于所述估算的内部状态的一个组合;
其中,所述自适应的状态估算器计算基于具有下列状态空间描述的模块的估算的内部状态;
xn=Fn-1·xn-1+Gn·un+wn
y(n)=Hn·xn+vn
其中,y(n)是传播时间,并且代表在服务器时间戳和用于分组n的DCO输出之间的差值,Fn-1是状态转换矩阵,Xn是定时恢复系统状态矢量,Xn-1是第n-1流的定时恢复系统状态矢量,Hn是测量矩阵,Gn是输入矢量矩阵,un是从所述估算的内部状态的组合到所述自适应的状态估算器的输入,vn代表由第n个分组经受的网络抖动量,wn是过程噪声的变化矢量;和
用所述控制信号控制所述控制振荡器,以减少所述相位差,并且从远程时钟信号中产生从动的时钟信号。
2.根据权利要求1所述的方法,其中,所述组合是线性组合。
3.根据权利要求1所述的方法,其中,所述自适应的状态估算器是卡尔曼滤波器。
4.根据权利要求1~3任一所述的方法,其中,所述定时信息以时间戳分组的形式从信源抵达,所述本地接收机基于所述控制振荡器的输出产生时间戳分组,并且与来自信源的时间戳分组的到达相符,并且从信源接收的所述时间戳分组与本地产生的时间戳分组相比较以推导出所述输入信号。
5.一种在本地接收机上用于经分组网络恢复定时信息的锁相环,包括:
用于响应控制信号以产生从动信号的控制振荡器;
用于将从远端源接收的定时信息与从动信号比较,以产生有噪声的输入信号的相位比较器;和
用于从有噪声的输入信号产生干净的控制信号的状态反馈控制器;
其中,利用自适应的状态估算器计算代表相位和频偏的所述状态反馈控制器的估算的内部状态,和用于组合所述估算的内部状态,以产生所述控制信号的组合器;
其中,所述自适应的状态估算器计算基于具有下列状态空间描述的模块的估算的内部状态;
xn=Fn-1·xn-1+Gn·un+wn
y(n)=Hn·xn+vn
其中,y(n)是传播时间,并且代表在服务器时间戳和用于分组n的DCO输出之间的差值,Fn-1是状态转换矩阵,Xn是定时恢复系统状态矢量,Xn-1是第n-1流的定时恢复系统状态矢量,Hn是测量矩阵,Gn是输入矢量矩阵,un是从所述估算的内部状态的组合到所述自适应的状态估算器的输入,vn代表由第n个分组经受的网络抖动量,wn是过程噪声的变化矢量。
6.根据权利要求5所述的锁相环,其中,所述组合器是线性组合器。
7.根据权利要求5所述的锁相环,其中,所述自适应的状态估算器是卡尔曼滤波器。
8.一种用于在本地接收机上经分组网络恢复定时信息的定时恢复装置,包括:
用于经分组网络从远端源接收远程时间戳分组的输入端;
用于响应干净的控制信号以产生从动时钟的本地控制振荡器;
用于基于所述从动时钟产生本地时间戳分组,并且与来自信源的时间戳分组的到达相符的发生器;
用于将从信源接收的所述时间戳分组与本地产生的时间戳分组比较,以推导出输入信号的比较器;和
用于从所述输入信号产生所述干净的控制信号的状态反馈控制器;
其中,利用自适应的状态估算器计算代表相位和频偏的所述状态反馈控制器的估算的内部状态,和用于组合所述估算的内部状态以产生所述控制信号的组合器;
其中,所述自适应的状态估算器计算基于具有下列状态空间描述的模块的估算的内部状态;
xn=Fn-1·xn-1+Gn·un+wn
y(n)=Hn·xn+vn
其中,y(n)是传播时间,并且代表在服务器时间戳和用于分组n的DCO输出之间的差值,Fn-1是状态转换矩阵,Xn是定时恢复系统状态矢量,Xn-1是第n-1流的定时恢复系统状态矢量,Hn是测量矩阵,Gn是输入矢量矩阵,un是从所述估算的内部状态的组合到所述自适应的状态估算器的输入,vn代表由第n个分组经受的网络抖动量,wn是过程噪声的变化矢量。
9.根据权利要求8所述的定时恢复装置,其中,所述组合器是线性组合器。
10.根据权利要求8所述的定时恢复装置,其中,所述自适应的状态估算器是卡尔曼滤波器。
CN2009102241834A 2008-12-31 2009-11-26 具有最佳状态反馈控制器的锁相环 Active CN101771409B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0823690.3A GB2466650B (en) 2008-12-31 2008-12-31 Recovery of timing information
GB0823690.3 2008-12-31

Publications (2)

Publication Number Publication Date
CN101771409A CN101771409A (zh) 2010-07-07
CN101771409B true CN101771409B (zh) 2013-11-20

Family

ID=40352569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102241834A Active CN101771409B (zh) 2008-12-31 2009-11-26 具有最佳状态反馈控制器的锁相环

Country Status (5)

Country Link
US (1) US8599986B2 (zh)
CN (1) CN101771409B (zh)
DE (1) DE102009053580A1 (zh)
FR (1) FR2940725A1 (zh)
GB (1) GB2466650B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7912885B2 (en) * 2007-04-30 2011-03-22 Agilent Technologies, Inc. Method and system for filtering of networked, synchronized measurements
FI124040B (fi) 2011-04-04 2014-02-14 Tellabs Oy Menetelmä ja laite taajuustahdistuksen ohjaamiseksi
US9444566B1 (en) * 2014-03-07 2016-09-13 Integrated Device Technology, Inc. Methods of performing time-of-day synchronization in packet processing networks
GB2536827B (en) * 2014-05-09 2017-07-05 Imagination Tech Ltd Time stamp replication within a wireless network
EP3217555A1 (en) * 2016-03-07 2017-09-13 Nxp B.V. Data conversion
US10608647B1 (en) * 2018-12-14 2020-03-31 Silicon Laboratories Inc. Delay adjustment using frequency estimation
US11128742B2 (en) 2019-03-08 2021-09-21 Microsemi Storage Solutions, Inc. Method for adapting a constant bit rate client signal into the path layer of a telecom signal
US10727845B1 (en) * 2019-06-25 2020-07-28 Silicon Laboratories Inc. Use of a virtual clock in a PLL to maintain a closed loop system
US10972084B1 (en) 2019-12-12 2021-04-06 Microchip Technology Inc. Circuit and methods for transferring a phase value between circuits clocked by non-synchronous clock signals
US10908635B1 (en) 2019-12-24 2021-02-02 Silicon Laboratories Inc. Detection and management of frequency errors in a reference input clock signal
US10917097B1 (en) 2019-12-24 2021-02-09 Microsemi Semiconductor Ulc Circuits and methods for transferring two differentially encoded client clock domains over a third carrier clock domain between integrated circuits
US10992301B1 (en) 2020-01-09 2021-04-27 Microsemi Semiconductor Ulc Circuit and method for generating temperature-stable clocks using ordinary oscillators
US11239933B2 (en) 2020-01-28 2022-02-01 Microsemi Semiconductor Ulc Systems and methods for transporting constant bit rate client signals over a packet transport network
US11424902B2 (en) 2020-07-22 2022-08-23 Microchip Technology Inc. System and method for synchronizing nodes in a network device
CN112083664A (zh) * 2020-09-12 2020-12-15 哈尔滨理工大学 一种网络环境下的异步切换控制系统
US11838111B2 (en) 2021-06-30 2023-12-05 Microchip Technology Inc. System and method for performing rate adaptation of constant bit rate (CBR) client data with a variable number of idle blocks for transmission over a metro transport network (MTN)
US11916662B2 (en) 2021-06-30 2024-02-27 Microchip Technology Inc. System and method for performing rate adaptation of constant bit rate (CBR) client data with a fixed number of idle blocks for transmission over a metro transport network (MTN)
US11736065B2 (en) 2021-10-07 2023-08-22 Microchip Technology Inc. Method and apparatus for conveying clock-related information from a timing device
US11799626B2 (en) 2021-11-23 2023-10-24 Microchip Technology Inc. Method and apparatus for carrying constant bit rate (CBR) client signals
CN114337980B (zh) * 2021-12-23 2024-04-16 中国电建集团河南省电力勘测设计院有限公司 一种面向5g智能电网的高精度时钟同步方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2353437A (en) * 1999-08-17 2001-02-21 Fujitsu Ltd Diversity transmission means with phase adjustment depending upon a feedback signal supplied to the transmitter by the receiver
CN1361433A (zh) * 2000-12-23 2002-07-31 林清芳 运载体的全融合定位方法
CN1567165A (zh) * 2003-07-08 2005-01-19 胜华科技股份有限公司 触控面板的坐标预估与估测滤波方法
CN101078627A (zh) * 2007-06-28 2007-11-28 北京航空航天大学 一种基于陀螺全站仪-激光标靶的盾构机自动导向系统的在线标定方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5062123A (en) * 1989-08-16 1991-10-29 Cincinnati Electronics Corporation Kalman predictor for providing a relatively noise free indication of the phase of a carrier laden with noise
GB9414729D0 (en) * 1994-07-21 1994-09-07 Mitel Corp Digital phase locked loop
GB2369940B (en) * 2000-12-09 2004-10-20 Mitel Corp Multiple input phase lock loop with hitless reference switching
US7130368B1 (en) * 2002-09-19 2006-10-31 Nortel Network Limited Clock recovery using a direct smoothing process
CA2599365C (en) * 2005-03-02 2014-12-30 John Jamieson An inverted passive optical network/inverted passive electrical network (ipon/ipen) based data fusion and synchronization system
US7333468B1 (en) * 2005-05-16 2008-02-19 Sun Microsystems, Inc. Digital phase locked loops for packet stream rate matching and restamping
US7778179B2 (en) 2005-11-23 2010-08-17 Telefonaktiebolaget L M Ericsson (Publ) Using filtering and active probing to evaluate a data transfer path
WO2008051123A1 (en) * 2006-10-27 2008-05-02 Telefonaktiebolaget Lm Ericsson (Publ) Method for clock recovery using updated timestamps

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2353437A (en) * 1999-08-17 2001-02-21 Fujitsu Ltd Diversity transmission means with phase adjustment depending upon a feedback signal supplied to the transmitter by the receiver
CN1361433A (zh) * 2000-12-23 2002-07-31 林清芳 运载体的全融合定位方法
CN1567165A (zh) * 2003-07-08 2005-01-19 胜华科技股份有限公司 触控面板的坐标预估与估测滤波方法
CN101078627A (zh) * 2007-06-28 2007-11-28 北京航空航天大学 一种基于陀螺全站仪-激光标靶的盾构机自动导向系统的在线标定方法

Also Published As

Publication number Publication date
DE102009053580A1 (de) 2010-07-01
GB2466650A (en) 2010-07-07
FR2940725A1 (fr) 2010-07-02
US20100166130A1 (en) 2010-07-01
CN101771409A (zh) 2010-07-07
GB0823690D0 (en) 2009-02-04
US8599986B2 (en) 2013-12-03
GB2466650B (en) 2012-07-18

Similar Documents

Publication Publication Date Title
CN101771409B (zh) 具有最佳状态反馈控制器的锁相环
EP2254267B1 (en) Multi input timing recovery over packet networks
US9178637B2 (en) Method and devices for synchronization using linear programming
US7130368B1 (en) Clock recovery using a direct smoothing process
US7020791B1 (en) Clock recovery using a double-exponential smoothing process
JP5350787B2 (ja) タイムスタンプを用いたタイム同期方法及び装置
US9184861B2 (en) Method and devices for synchronization
CN101083523B (zh) 一种实现集成时间戳时钟同步锁相环的方法及装置
CN102013970B (zh) 时钟同步方法、装置及基站时钟设备
EP2360861B1 (en) Clock recovery method over packet switched networks based on network quiet period detection
EP3053287B1 (en) Method and devices for time and frequency synchronization using a phase locked loop
US20150092797A1 (en) Method and devices for time and frequency synchronization using a phase locked loop
CN106603183B (zh) 一种时间戳过滤方法及装置
EP3053286B1 (en) Method and devices for synchronization
EP2893656B1 (en) Method and system for clock offset and skew estimation
CN106160914B (zh) 一种基于干扰观测反馈控制技术的ieee1588时钟同步方法
CN106712885B (zh) 时钟同步方法、网络设备和网络系统
CN101795190B (zh) 用于调整时钟信号的方法和装置
US7639769B2 (en) Method and apparatus for providing synchronization in a communication system
Freire et al. Clock synchronization algorithms over PTP-unaware networks: Reproducible comparison using an FPGA testbed
EP3080933B1 (en) Method and devices for synchronization using linear programming
JP2007306497A (ja) パケット伝送におけるクロック同期方法及び回路
JP2004343770A (ja) 時分割多重化された映像信号の使用者クロックコードを用いたクロック復元方法及びその方法に使用される送/受信装置
EP2341649B1 (en) Frequency synchronization method and system in a communication network
EP3732806B1 (en) Method, device and system for estimating offset skew and drift

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: MICROSEMI SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: ZARLINK SEMICONDUCTOR AB

Owner name: MICROSEMI SEMICONDUCTOR ULC

Free format text: FORMER NAME: MICROSEMI SEMICONDUCTOR CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: K2K3H4, Ontario, Canada

Patentee after: MICROSEMI SEMICONDUCTOR ULC

Address before: K2K3H4, Ontario, Canada

Patentee before: Microsemi Semiconductor ULC

Address after: K2K3H4, Ontario, Canada

Patentee after: Microsemi Semiconductor ULC

Address before: K2K3H4, Ontario, Canada

Patentee before: Zarlink Semiconductor AB