CN101674272A

CN101674272A - 一种高速并行8psk载波恢复系统及恢复方法

Info

Publication number: CN101674272A
Application number: CN200910180339A
Authority: CN
Inventors: 谢耀菊; 杨新权; 杨光文; 李立; 平一帆
Original assignee: Xian Institute of Space Radio Technology
Current assignee: Xian Institute of Space Radio Technology
Priority date: 2009-10-26
Filing date: 2009-10-26
Publication date: 2010-03-17
Anticipated expiration: 2029-10-26
Also published as: CN101674272B

Abstract

一种高速并行8PSK载波恢复系统及恢复方法，系统包括并行匹配滤波器、并行鉴相环、环路滤波器、并行数控振荡器NCO；所述的载波恢复系统接收下变频后的信号，对信号中的I路、Q路并行信号分别进行处理：I路、Q路分别与并行数控振荡器NCO输出的恢复载波相乘，相乘后的结果分别采用并行匹配滤波器滤除二倍频分量；I路、Q路两路滤除二倍频分量后的结果进入并行鉴相环，由并行鉴相环生成鉴相误差，并输入给环路滤波器；环路滤波器滤出鉴相误差信号中的高频分量，输出控制信号控制并行数控振荡器NCO输出新的恢复载波，所述的I路、Q路与并行数控振荡器NCO输出新的恢复载波相乘，实现并行载波恢复环路。

Description

一种高速并行8PSK载波恢复系统及恢复方法

技术领域

本发明涉及数字通信领域，具体属于高速数字解调器领域，是指一种解调8PSK信号的并行实现载波恢复的方法。

背景技术

遥感卫星是国家制定环境保护政策、资源开发和利用中必不可少的技术支持，广泛应用于经济社会的诸多领域。它具有可重复覆盖、连续观测、视点高、视域广、获取数据快的特点。目前，遥感卫星已发展成为拥有气象、资源、雷达、海洋卫星等系列卫星的观测系统。

在遥感卫星系统中，为了在宝贵的星地链路上更有效的提高频带利用率，通常采用多元PSK调制方式。此时系统的频带利用率是随着M的增加而以Log2M系数倍增加，系统信号功率以M2系数倍增加，因此在功率受限的卫星链路中，M不可能无限的增大。从实际技术的应用和设备的复杂程度考虑，目前作为遥感卫星系统，其高速数据传输为了达到更好的频带利用率，在QPSK之外，8PSK是重点的考虑方案之一。

在卫星遥感系统中，能够高质量、实时、可靠地将卫星发往地球的数据接收下来，获得尽可能多的高质量遥感图片是十分重要的，因此，高速、高可靠性、性能优异的解调性能是对遥感卫星接收机的基本要求。所以，高速全数字接收机是卫星通信系统中的一个关键部分。

载波恢复环路是数字接收机中的一个重要组成部分。在卫星通信中，载波偏移主要是由调制器与解调器中，产生中频(射频)信号的晶体振荡器的频率偏差与相位偏差所引起的。载波恢复性能的优劣对于最后误码性能有着重要的影响，更严重的是当载波恢复不正常时，无法得到正确的解调数据。

由于卫星通信业务量的增加，卫星数据传输速率越来越高，串行结构的数字解调系统已经难以应付如此高的处理速度。因此，并行结构成为高速数字解调系统的首选，即用器件规模换取处理速度。

通过检索相关文章有：“一种基于软件无线电高速载波恢复方案”(2003年第33卷第8期无线电工程)和“高速数据传输载波恢复的原理与仿真”(2005年第35卷第5期无线电工程)，是针对QPSK信号解调的并行实现，均使用COSTAS环进行载波恢复，解调采用零中频采样的方法，解调器的性能受到90°公分器性能影响，解调性能比中频采样的方案要差。

“新一代卫星电视标准中解调算法的研究”2005年8月第39卷第8期浙江大学学报，针对8PSK调制信号的串行解调的方案，解调的码速率受到器件内部运行速率的限制，适用于低速的接收机系统中。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供一种高速并行8PSK载波恢复系统及恢复方法，该系统及方法能够对多进制调制系统实现载波恢复。

本发明的技术解决方案是：一种高速并行8PSK载波恢复系统，包括并行匹配滤波器、并行鉴相环、环路滤波器、并行数控振荡器NCO；所述的载波恢复系统接收下变频后的信号，对信号中的I路、Q路并行信号分别进行处理：I路、Q路分别与并行数控振荡器NCO输出的恢复载波相乘，相乘后的结果分别采用并行匹配滤波器滤除二倍频分量；I路、Q路两路滤除二倍频分量后的结果进入并行鉴相环，由并行鉴相环生成鉴相误差，并输入给环路滤波器；环路滤波器滤出鉴相误差信号中的高频分量，输出控制信号控制并行数控振荡器NCO输出新的恢复载波，所述的I路、Q路与并行数控振荡器NCO输出新的恢复载波相乘，实现并行载波恢复环路；所述的鉴相误差e(t)计算公式为：

e (t) = \{\begin{matrix} Σ_{i = 1}^{N} K \cdot Q_{i} (t) {sgnI}_{i} (t) - Σ_{i = 1}^{N} I_{i} (t) sgn Q_{i} (t) & | I_{i} (t) | &GreaterEqual; | Q_{i} (t) | \\ Σ_{i = 1}^{N} Q_{i} (t) {sgnI}_{i} (t) - Σ_{i = 1}^{N} K \cdot I_{i} (t) sgn Q_{i} (t) & | Q_{i} (t) | > | I_{i} (t) | \end{matrix}

式中，I_i(t)为I路信号滤除二倍频分量后的结果；

Q_i(t)为Q路信号滤除二倍频分量后的结果；

sgnI_i(t)、sgnQ_i(t)分别表示取I_i(t)、Q_i(t)的符号值；

N代表并行信号路数；

K为在多进制系统中基带信号的同相、正交分量的幅度修正值，取值范围

所述的多进制系统中基带信号的同相、正交分量的幅度修正值K为

本发明方法的技术解决方案是：一种高速并行8PSK载波恢复方法，对接收的下变频后信号中的I路、Q路并行信号分别进行处理，处理步骤如下：

(1)将所述的I路、Q路并行信号分别与载波恢复信号相乘，相乘后滤除二倍频分量；

(2)根据步骤(1)中输出的I路、Q路并行信号进行鉴相处理，生成一路鉴相误差，鉴相误差e(t)计算公式为：

e (t) = \{\begin{matrix} Σ_{i = 1}^{N} K \cdot Q_{i} (t) {sgnI}_{i} (t) - Σ_{i = 1}^{N} I_{i} (t) sgn Q_{i} (t) & | I_{i} (t) | &GreaterEqual; | Q_{i} (t) | \\ Σ_{i = 1}^{N} Q_{i} (t) {sgnI}_{i} (t) - Σ_{i = 1}^{N} K \cdot I_{i} (t) sgn Q_{i} (t) & | Q_{i} (t) | > | I_{i} (t) | \end{matrix}

式中，I_i(t)为I路信号滤除二倍频分量后的结果；

Q_i(t)为Q路信号滤除二倍频分量后的结果；

sgnI_i(t)、sgnQ_i(t)分别表示取I_i(t)、Q_i(t)的符号值；

N代表并行信号路数；

(3)对所述的鉴相误差采用环路滤波器进行滤波，滤除高频分量，并生成控制信号控制并行数控振荡器NCO输出的恢复载波，从步骤(1)开始循环执行。

本发明与现有技术相比有益效果为：

(1)本文采用并行的载波恢复方法，使用的载波恢复环路针对多进制调制系统提出，实现结构简单、入锁信噪比低、误码性能好，实现了高码速率的8PSK解调接收处理。

(2)本发明采用的鉴相误差e(t)计算公式为针对多进制调制系统中，基带信号I和Q的幅度不平衡性，分别对不同幅度进行误差计算，并根据理论和实际调试结果，对幅度采取修正的方法，再各路求和得到总的鉴相误差，这样减小了误差抖动，入锁性能好。

(3)本发明在鉴相误差计算中，引入了系数K对幅度进行修正，避免环路锁定过程中的延滞，能够及时准确提取载波。

附图说明

图1为本发明系统结构框图；

图2为COSTAS环的载波误差信号的收敛曲线

图3为COSTAS环锁定时的星座图；

图4为本发明载波误差信号的收敛曲线；

图5为载波环仿真锁定时的星座图；

图6为仿真锁定时的I、Q数据时域波形；

图7为环路滤波器原理框图；

图8为本发明载波环锁定后误差信号；

图9为本发明查表地址；

图10为本发明时钟环和载波环都锁定后的实际硬件调试出的星座图。

具体实施方式

如图1所示，本发明系统包括并行匹配滤波器、并行鉴相环、环路滤波器、并行数控振荡器NCO；所述的载波恢复系统接收下变频后的信号，对信号中的I路、Q路并行信号分别进行处理：I路、Q路分别与并行数控振荡器NCO输出的恢复载波相乘，相乘后的结果分别采用并行匹配滤波器滤除二倍频分量；I路、Q路两路滤除二倍频分量后的结果进入并行鉴相环，由并行鉴相环生成鉴相误差，并输入给环路滤波器；环路滤波器滤出鉴相误差信号中的高频分量，根据当前采样时刻并行鉴相环输入的鉴相误差、前一采样时刻并行鉴相环输入的鉴相误差和环路滤波器自身的输出，输出控制信号控制并行数控振荡器NCO输出新的恢复载波，所述的I路、Q路与并行数控振荡器NCO输出新的恢复载波相乘，实现并行载波恢复环路；所述的鉴相误差e(t)计算公式为：

e (t) = \{\begin{matrix} Σ_{i = 1}^{N} K \cdot Q_{i} (t) {sgnI}_{i} (t) - Σ_{i = 1}^{N} I_{i} (t) sgn Q_{i} (t) & | I_{i} (t) | &GreaterEqual; | Q_{i} (t) | \\ Σ_{i = 1}^{N} Q_{i} (t) {sgnI}_{i} (t) - Σ_{i = 1}^{N} K \cdot I_{i} (t) sgn Q_{i} (t) & | Q_{i} (t) | > | I_{i} (t) | \end{matrix}

式中，I_i(t)为I路信号滤除二倍频分量后的结果；

Q_i(t)为Q路信号滤除二倍频分量后的结果；

sgnI_i(t)、sgnQ_i(t)分别表示取I_i(t)、Q_i(t)的符号值；

N代表并行信号路数；

通过理论及实际硬件调试得出最优值是

以四路并行(N＝4)为例，详细说明本系统及方法的实现过程。

在Matlab中进行高速并行解调器的建模仿真，调试出合适的环路参数(

K = \sqrt{2} + 1,

g1、g2)，仿真得出的I、Q数据时域波形如图6所示，测试解调性能良好后，完成了VHDL设计和FPGA实现。用标准的矢量信号源作为调试源来发送8PSK调制信号，解调器采用自研的数字解调PCB板实现。

该PCB板主要包括前端AD芯片和FPGA芯片，AD芯片采用国家半导体公司采样率最高3.0Gsps的高端芯片，FPGA芯片采用Xilinx公司的Virtex4系列中的XC4VSX55。采用标准的矢量信号源输出8PSK中频信号，中频设在1.2GHz，码速率设为360Mbps，送给PCB板提供中频调制信号。利用VCXO提供采样时钟，采样率为480MHz。AD芯片接收到中频信号和采样时钟后，对中频模拟调制信号进行4倍采样输出，送给FPGA采样后的数字信号。

硬件实现时，其实现结构与图1所示的系统结构完全一致，所有运算采用有符号运算模式。

一、并行鉴相环

对于经过并行匹配滤波后输出的基带数据，I路并行四路，Q路并行四路，采样率四倍。取I路中第i路数据I_i(t)，并对其进行符号判决得到sgnI_i(t)的值，取Q路中第i路数据Q_i(t)，并对其进行符号判决得到sgnQ_i(t)的值，按照以下公式进行计算。

e (t) = \{\begin{matrix} Σ_{i = 1}^{N} K \cdot Q_{i} (t) {sgnI}_{i} (t) - Σ_{i = 1}^{N} I_{i} (t) sgn Q_{i} (t) & | I_{i} (t) | &GreaterEqual; | Q_{i} (t) | \\ Σ_{i = 1}^{N} Q_{i} (t) {sgnI}_{i} (t) - Σ_{i = 1}^{N} K \cdot I_{i} (t) sgn Q_{i} (t) & | Q_{i} (t) | > | I_{i} (t) | \end{matrix}

其中，

K = \sqrt{2} + 1,

N取4。

与之相对比的是，经典的改进载波恢复环——COSTAS环，其误差电压的计算公式为：

u_d＝u₂sgn[u₁(t)]-u₁(t)sgn[u₂(t)]，其中u₁(t)、u₂(t)分别为同相分量和正交分量，sgn表示符号判决，u_d(t)为相位误差的控制信号。

COSTAS环在解调QPSK系统时，具有入锁信噪比低、误码性能好的特点，但是对于高阶的调试，如8PSK调制信号。由于I、Q的幅度不平衡性，使计算出来的误差抖动很大，影响锁定时间和解调性能。这是通过图2、3和图4、5的比较得出的结论。同时从图4可以看出，本发明误差信号的收敛速度快、误差抖动小。

二、环路滤波器

环路滤波器是一个线形低通滤波器，它主要有两个功能：滤出误差信号中的高频分量和为锁相环提供短期的记忆。短期的记忆，因为环路滤波器用到延迟后上一采样时刻的数据，即上一采样时刻并行鉴相环输出的鉴相误差和环路滤波器自身输出的控制信号。环路滤波器的结构和性能对整个环路的性能起决定作用，如环路带宽、捕获时间和动态响应等。

本实施例中采用二阶环路滤波器，其传递函数如下所示：

F (Z) = g 1 + \frac{g 2}{1 - z^{- 1}}

环路滤波器原理框图如图7所示：

环路滤波器的输出与当前时刻和前一时刻的输入值有关。其中g1、g2的大小和比值影响滤波器的性能。增大g1、g2可以减小捕获时间，增大捕获带，但同时增大了锁定后的相位抖动。而g1与g2的比值主要影响锁定时间，比值越大锁定越快。在实际调试中，取g1、g2分别为0.8、0.007。

三、并行NCO

通过对误差信号滤波后，作取模处理，再查找cosx和sinx的值(此处x为环路滤波器的输出值)，实现NCO。

硬件调试时，利用Xilinx ChipScope Pro Analyzer 11软件对FPGA器件运行中特定的信号进行观测，图8为载波环锁定后误差信号，图9为查表地址，图10锁定后星座图。可见，经过与高速8PSK调制器的联试，验证了本发明的正确性，实现了8PSK的并行载波恢复，且硬件电路设计稳定可靠。

本发明一种高速并行8PSK载波恢复方法，对接收的下变频后信号中的I路、Q路并行信号分别进行处理，处理步骤如下：

e (t) = \{\begin{matrix} Σ_{i = 1}^{N} K \cdot Q_{i} (t) {sgnI}_{i} (t) - Σ_{i = 1}^{N} I_{i} (t) sgn Q_{i} (t) & | I_{i} (t) | &GreaterEqual; | Q_{i} (t) | \\ Σ_{i = 1}^{N} Q_{i} (t) {sgnI}_{i} (t) - Σ_{i = 1}^{N} K \cdot I_{i} (t) sgn Q_{i} (t) & | Q_{i} (t) | > | I_{i} (t) | \end{matrix}

式中，I_i(t)为I路信号滤除二倍频分量后的结果；

Q_i(t)为Q路信号滤除二倍频分量后的结果；

sgnI_i(t)、sgnQ_i(t)分别表示取I_i(t)、Q_i(t)的符号值；

N代表并行信号路数；

K为在多进制系统中基带信号的同相、正交分量的幅度修正值，取值范围所述的多进制系统中基带信号的同相、正交分量的幅度修正值K最优值为

本发明未详细说明部分属本领域技术人员公知常识。

Claims

1、一种高速并行8PSK载波恢复系统，其特征在于：包括并行匹配滤波器、并行鉴相环、环路滤波器、并行数控振荡器NCO；所述的载波恢复系统接收下变频后的信号，对信号中的I路、Q路并行信号分别进行处理：I路、Q路分别与并行数控振荡器NCO输出的恢复载波相乘，相乘后的结果分别采用并行匹配滤波器滤除二倍频分量；I路、Q路两路滤除二倍频分量后的结果进入并行鉴相环，由并行鉴相环生成鉴相误差，并输入给环路滤波器；环路滤波器滤出鉴相误差信号中的高频分量，输出控制信号控制并行数控振荡器NCO输出新的恢复载波，所述的I路、Q路与并行数控振荡器NCO输出新的恢复载波相乘，实现并行载波恢复环路；所述的鉴相误差e(t)计算公式为：

e (t) = \{\begin{matrix} Σ_{i = 1}^{N} K \cdot Q_{i} (t) sgn I_{i} (t) - Σ_{i = 1}^{N} I_{i} (t) sgn Q_{i} (t) | I_{i} (t) | &GreaterEqual; | Q_{i} (t) | \\ Σ_{i = 1}^{N} Q_{i} (t) sgn I_{i} (t) - Σ_{i = 1}^{N} K \cdot I_{i} (t) sgn Q_{i} (t) | Q_{i} (t) | > | I_{i} (t) | \end{matrix}

式中，I_i(t)为I路信号滤除二倍频分量后的结果；

Q_i(t)为Q路信号滤除二倍频分量后的结果；

sgnI_i(t)、sgnQ_i(t)分别表示取I_i(t)、Q_i(t)的符号值；

N代表并行信号路数；

2、根据权利要求1所述的一种高速并行8PSK载波恢复系统，其特征在于：所述的多进制系统中基带信号的同相、正交分量的幅度修正值K最优值是

3、一种高速并行8PSK载波恢复方法，其特征在于：对接收的下变频后信号中的I路、Q路并行信号分别进行处理，处理步骤如下：

e (t) = \{\begin{matrix} Σ_{i = 1}^{N} K \cdot Q_{i} (t) sgn I_{i} (t) - Σ_{i = 1}^{N} I_{i} (t) sgn Q_{i} (t) | I_{i} (t) | &GreaterEqual; | Q_{i} (t) | \\ Σ_{i = 1}^{N} Q_{i} (t) sgn I_{i} (t) - Σ_{i = 1}^{N} K \cdot I_{i} (t) sgn Q_{i} (t) | Q_{i} (t) | > | I_{i} (t) | \end{matrix}

式中，I_i(t)为I路信号滤除二倍频分量后的结果；

Q_i(t)为Q路信号滤除二倍频分量后的结果；

sgnI_i(t)、sgnQ_i(t)分别表示取I_i(t)、Q_i(t)的符号值；

N代表并行信号路数；

4、根据权利要求3所述的一种高速并行8PSK载波恢复方法，其特征在于：所述的多进制系统中基带信号的同相、正交分量的幅度修正值K为