CN101478785B - 资源池管理系统及信号处理方法 - Google Patents
资源池管理系统及信号处理方法 Download PDFInfo
- Publication number
- CN101478785B CN101478785B CN200910001996.7A CN200910001996A CN101478785B CN 101478785 B CN101478785 B CN 101478785B CN 200910001996 A CN200910001996 A CN 200910001996A CN 101478785 B CN101478785 B CN 101478785B
- Authority
- CN
- China
- Prior art keywords
- resource pool
- module
- data
- signal
- control module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明实施例提供一种资源池管理系统及信号处理方法,基于资源池,链路上所有滤波器共用一套运算资源和缓存资源,不但可以适应于支持混模时各载波速率(带宽)不等的应用场景,还可以适用于支持混模时各载波滤波阶数不等的应用场景,滤波器的资源可以按需分配;而且支持混模系统的各级滤波器共用一套乘加和缓存资源,实现资源统一在一个资源池调度,使资源利用率最大化;支持链路前后级关系、链路参数、载波速率等的参数化配置,滤波器结构的参数化程度高,而且可以使得资源利用率最高,提高系统的可扩展性。
Description
技术领域
本发明实施例涉及通信技术领域,尤其涉及一种资源池管理系统及信号处理方法。
背景技术
随着无线通信技术的快速发展,无线协议的不断演进决定了混模基站在未来市场的重要性,主要体现在以下几个方面:随着2G到3G的无线网络发展过程中,全球移动通信(Global System For Mobile Communication;以下简称:GSM)网络需要实现和3G网络的平滑过渡,要求所建的基站不但初期能够支持GSM制式,而且在网络切换过程中具有GSM到通用移动通信系统(Universal Mobile Telecommunications System;简称:UMTS)制式的载波在运营商的频段内共存的能力,最后完全切换到UMTS,这就需要基站具有不同制式混模的能力。3G协议的不断演进也对无线基站提出了不同制式混模的要求,如宽带码分多址(Wideband Code Division Multiple Access;简称:WCDMA)的基站随着协议的演进就会有切换到长期演进(Long TermEvolution;简称:LTE)的需求。另外,不同制式间的基站也会有切换的需求,例如支持CDMA2000的基站平滑切换到WCDMA制式或者直接升级到LTE的需求。图1为现有中频信号处理示意图,如图1所示,现有的中频信号处理芯片大都只支持单一通信制式的信号处理系统,不能构同时支持多种带宽模式的载波信号同时工作。
在实现本发明实施例过程中,发明人发现现有技术仅支持单一通信制式的中频信号处理系统应用主要存在以下缺陷:每一级滤波器即信号处理器中的移位寄存器数量固定,使得滤波器能支持的最大阶数固定;每一级滤波器中的乘法器数量固定,使得滤波器能支持的最大处理带宽固定;各级滤波器中的乘加资源和缓存资源无法共用,即某级滤波器的乘加和缓存资源无法被其它滤波器使用;链路关系变化例如前后级关系,链路参数变化例如滤波器阶数和载波数,或载波速率变化时,都会导致需要重新设计链路,通用性差。
发明内容
本发明实施例提供一种资源池管理系统及信号处理方法,用以解决现有技术信号处理系统中各级滤波器资源无法共享以及系统通用性差等缺陷。
本发明实施例提供一种资源池管理系统,包括:
节点缓存模块,包括用于缓存节点输入数据和节点中间数据的数个节点缓存通道,为控制模块对所述节点缓存通道缓存的数据进行读取调度提供参考信息,根据所述控制模块发送的映射选择信号获取对应节点缓存通道所缓存的数据,并根据所述控制模块发送的节点写使能信号在对应的节点缓存通道中缓存资源池模块输出的节点中间数据;
不同制式混模缓存模块,用于缓存和调度参与资源池模块处理的数据阵列,包括数个乘法器通道,根据所述控制模块发送的写地址信号,在所述数据阵列对应的所述乘法器通道中缓存所述控制模块所选取的所述节点缓存通道的数据;并根据所述控制模块发送的读地址信号获取所述数据阵列对应列中所缓存的数据;
资源池模块,用于根据所述控制模块发送的资源池选择信号、资源池缓存选择信号和输出选择信号,对所述不同制式混模缓存模块输出的所述数据阵列对应列中所缓存的数据进行滤波运算处理,并输出经过滤波运算处理获得的所述节点中间数据或结果数据;
控制模块,用于对所述节点缓存模块、所述不同制式混模缓存模块和所述资源池模块进行控制。
本发明实施例提供一种信号处理方法,包括:
节点缓存模块中数个节点缓存通道接收并缓存节点输入数据和节点中间数据,根据控制模块发送的映射选择信号读取对应节点缓存通道所缓存的数据;
不同制式混模缓存模块根据控制模块发送的写地址信号,在参与资源池模块处理的数据阵列对应的乘法器通道中缓存接收到的从所述节点缓存模块读出的数据;
所述资源池模块根据所述控制模块发送的资源池选择信号和资源池缓存选择信号,获取所述不同制式混模缓存模块根据所述控制模块发送的读地址信号而获得的所述数据阵列对应列中所缓存的数据,并对所述数据进行滤波运算处理,得到所述节点中间数据或结果数据;并根据所述控制模块发送的输出选择信号将所述节点中间数据发送给所述节点缓存模块。
本发明实施例提供的资源池管理系统及信号处理方法,基于资源池,链路上所有滤波器共用一套运算资源和缓存资源,不但可以适应于各载波速率不等的应用场景,还可以适用于各载波滤波阶数不等的应用场景,滤波器的资源可以按需分配;而且系统中各级滤波器共用一套乘加和缓存资源,实现资源统一在一个资源池调度,使资源利用率最大化,而且可以使得资源利用率最高,提高系统的可扩展性。
附图说明
图1为现有中频信号处理示意图;
图2为本发明资源池管理系统实施例一结构示意图;
图3为本发明资源池管理系统实施例二结构示意图;
图4为本发明资源池管理系统实施例三结构示意图;
图5为本发明实施例基于资源池的混模通道架构图;
图6为本发明实施例混模通道的通道优先级判断电路示意图;
图7为本发明信号处理方法实施例流程图。
具体实施方式
下面结合附图和具体实施例进一步说明本发明实施例的技术方案。
随着无线通信技术的不断发展,混模基站作为无线网络中较为重要的网络设备其对中频通道的多载波滤波器设计提出了新的需求,考虑到中频信号处理的特点,主要的资源消耗为乘加运算阵列和缓存资源,可以考虑链路上所有滤波器(以及其它信号处理器)共用一套运算资源和缓存资源,即将所有运算和缓存资源看作一个大的资源池,逻辑根据优先级配置和通道拥塞度自动分配资源池的使用,图2为本发明资源池管理系统实施例一结构示意图,如图2所示,资源池管理系统包括BUFFER、RAM和CALC三个功能模块,基于本发明实施例中资源池的实现思想,可以灵活地配置中频通道的带宽、阶数和载波数。节点可以理解为一个载波上的某个滤波器,外部节点表示链路输入、输出,内部节点表示滤波器间的接口连接;BUFFER表示节点输入后的缓存调度;RAM缓存有限持续时间冲激响应滤波器(FIR滤波器)的数据和系数;CALC为一个乘法器加法器阵列;控制模块保证每个时钟将所需计算的单元送入CALC内计算后送出。本发明各实施例主要以混模中频处理的专用集成电路(Application Specific Integrated Circuit;简称:ASIC)设计为例,介绍如何利用资源池的设计方法来完成混模信号的中频信号处理。
图3为本发明资源池管理系统实施例二结构示意图,如图3所示,该系统包括节点缓存模块1、不同制式混模缓存模块2、资源池模块3和控制模块4,其中控制模块4用于对节点缓存模块1、不同制式混模缓存模块2和资源池模块3进行统一控制。节点缓存模块1包括数个节点缓存通道,所述节点缓存通道用于缓存节点输入数据和节点中间数据;节点输入数据为外部直接输入到节点缓存模块1中的数据,而节点中间数据是指在对数据进行滤波处理时需要分多级进行,在完成全部多级处理之前,经过资源池模块3上一级处理结束后,重新缓存到节点缓存模块1中等待下一级处理,当轮询被处理时则从节点缓存模块1中输出,经过不同制式混模缓存模块2的数据匹配,再次输入到资源池模块3中进行下一级处理,若处理结束则直接从资源池模块3输出,若尚未结束,则还要进行下一次类似的循环处理,处理过程中的中间数据称为节点中间数据。节点缓存模块1还可以对各个节点缓存通道进行计数检测,将节点缓存通道的存储状态信息发送给控制模块4,为控制模块4对节点缓存通道缓存的数据进行读取调度提供参考信息;控制模块4根据参考信息生成从节点缓存模块1到不同制式混模缓存模块2的映射选择信号,指示节点缓存模块1此次要读取哪个节点的数据;节点缓存模块1根据控制模块4发送的映射选择信号获取对应节点缓存通道所缓存的数据;当资源池模块3输出节点中间数据时,控制模块4要向节点缓存模块1发送节点写使能信号指示将资源池模块3输出的节点中间数据缓存到对应的节点缓存通道中,节点缓存模块1根据节点写使能信号在对应的节点缓存通道中缓存节点中间数据。
不同制式混模缓存模块2用于缓存和调度参与资源池模块3处理的数据阵列,包括数个乘法器通道。控制模块4发送映射选择信号的同时,还要向不同制式混模缓存模块2发送写地址信号,不同制式混模缓存模块2根据控制模块4发送的写地址信号,在数据阵列对应的乘法器通道中缓存控制模块4所选取的节点缓存通道的数据;当数据阵列中的数据填写满足输出条件时,例如一列数据已经填满,则不同制式混模缓存模块2向控制模块4发送节点数据满的状态指示,控制模块4接收到状态指示后,向不同制式混模缓存模块2发送读地址信号;模缓存模块2该读地址信号获取数据阵列对应列中所缓存的数据,并准备输出给资源池模块3进行滤波处理。
资源池模块3用于根据控制模块4发送的资源池选择信号、资源池缓存选择信号和输出选择信号,对不同制式混模缓存模块2输出的数据阵列对应列中所缓存的数据进行滤波运算处理,并输出经过滤波运算处理获得的节点中间数据或结果数据。控制模块4向不同制式混模缓存模块2发送读地址信号的同时,还可以向资源池模块3发送资源池选择信号和资源池缓存选择信号,以及输出选择信号。不同制式混模缓存模块2输出的列数据在资源池选择信号的控制下,进行重组并找到对应的资源池模块3中的乘法器;经过乘法器阵列的处理后再在资源池缓存选择信号的控制下重组加法链;资源池模块3并在输出选择信号的控制下,对经过乘法阵列和加法阵列处理的数据按照规则输出,若还要进行下一级处理则输出给节点缓存模块1,若为最终结果信息则直接输出。
本实施例提供的资源池管理系统基于资源池,链路上所有滤波器(以及其它信号处理器)共用一套运算资源和缓存资源,不但可以适应于支持混模时各载波速率(带宽)不等的应用场景,还可以适用于支持混模时各载波滤波阶数不等的应用场景,滤波器的资源可以按需分配;而且支持混模系统的各级滤波器共用一套乘加和缓存资源,实现资源统一在一个资源池调度,使资源利用率最大化;支持链路前后级关系、链路参数、载波速率等的参数化配置,滤波器结构的参数化程度高,而且可以使得资源利用率最高,提高系统的可扩展性。
基于上述实施例,资源池模块3包括依次连接的乘加运算阵列子模块和输出逻辑子模块,其中,乘加运算阵列子模块包括乘法器阵列和加法器阵列,用于根据控制模块4发送的资源池选择信号和资源池缓存选择信号进行滤波运算;输出逻辑子模块包括输出寄存器组和多路选择器,用于根据控制模块4发送的输出选择信号,进行经过滤波运算处理获得的节点中间数据至节点缓存模块1中节点缓存通道的映射和输出。而且在节点缓存模块1中还设置有两个计数器,其中第一计数器用于在映射选择信号的控制下产生读地址,第二计数器用于在控制模块4发送的节点写使能信号的控制下产生写地址,节点缓存模块1根据两个计数器生成各节点缓存通道的拥塞度信息作为调度参考信息发送给控制模块4。控制模块4可以根据节点缓存模块1发送的各节点缓存通道的拥塞度信息,再结合预先设置的各节点缓存通道的优先级,选择拥塞度最高的节点数据进行调度,若两个节点的拥塞度相同,则选择其中优先级较高的节点数据先进行处理,生成映射选择信号指示节点缓存模块1输出对应节点号的数据到不同制式混模缓存模块2中。本实施例中,通过资源池模块3对节点数据进行滤波处理,图4为本发明资源池管理系统实施例三结构示意图,如图4所示,若有些处理过程在资源池模块3中处理实现较为复杂时,可以在资源池模块3的输出端与节点缓存模块1的输入端之间增设一个处理模块5,处理模块5用于对资源池模块输出的节点中间数据进行二次处理,例如相位均衡处理等。
图5为本发明实施例基于资源池的混模通道架构图,如图5所示,系统架构中,节点缓存模块1包括数个节点缓存通道用于缓存输入节点数据或链路上其它节点的中间运算数据,采用单口RAM电路来实现,即同一节点数据不会同时读写,单口RAM的数量取决于外部和内部节点的个数,而单口RAM的深度则取决于该节点的最大带宽和数据流量,即数据速率越高,缓存的深度越大。节点缓存通道的节点写使能信号由控制模块4产生,控制模块4可以根据“sel_out”状态,产生对应节点缓存模块1的节点写使能信号,从而将对应节点的运算数据缓存于对应的不同制式混模缓存模块中;节点缓存通道的读使能由控制模块4产生。读写地址均由计数器产生,两组计数器分别受控于读写使能信号,并同时产生空满标志和拥塞度信息(读写地址差值)反馈给控制模块4。控制模块4根据节点缓存模块1发送的“node_vol”信号,并结合各节点软件配置的优先级信息生成读使能信号“sel_nd2mul”信号,即从节点缓存模块1到不同制式混模缓存模块2的映射选择信号。
不同制式混模缓存模块2用于缓存和调度参与资源池运算的数据阵列,采用双口RAM实现,即各节点数据调度时,可能存在即读又写的操作,但读写不会操作同一RAM地址;双口RAM的数量取决于资源池模块3内乘法器的数量,双口RAM的深度则取决于节点的数目和资源池的最大瞬时带宽,即节点数越多、瞬时带宽越高,缓存量的需求越大。不同制式混模缓存模块2的写使能和写地址、读地址和读使能均有资源池控制模块产生。控制模块4根据不同制式混模缓存模块2当前的地址信息(二维指针)产生对应不同制式混模缓存模块2的写地址信号即“wr_mult”信号。控制模块4根据当前不同制式混模缓存模块2状态例如列满指示即“node_full”信号和优先级配置,产生对应乘法器通道的读地址信号即“rd_mult”信号。
资源池模块3用于完成节点数据的滤波运算和输出,主要组成为乘法器阵列、加法器阵列、输出寄存器组和多路选择器。乘加运算阵列用于完成主要的滤波运算,而寄存器组和多路器则完成输出数据至节点缓存通道的映射和输出。控制模块4根据软件配置的节点优先级信息和不同制式混模缓存模块2某列的满指示信号(不同不同制式混模缓存模块的同一地址均写入了数据,则上报该列满指示),动态产生资源池选择信号“sel_mul2pol”信号。控制模块4根据当前运算节点“sel_mul2pol”信息,产生资源池缓存选择信号即“sel_pol”信号;控制模块4将资源池模块3的运算输出数据缓存到对应节点的节点缓存模块1处(中间运算节点)或直接输出(链路输出节点)。
上述节点缓存模块至不同制式混模缓存模块的映射选择信号“sel_nd2mul”需要根据当前拥塞度做优先级判断,以32个节点为例简述优先级产生的逻辑,以两两比较为基本单元,这样经过5级的比较,便可以得到当前拥塞度最高的节点号。图6为本发明实施例混模通道的通道优先级判断电路示意图,优先级判断电路如图6所示,根据节点缓存通道NODE_RAM的空满情况判断作选择:首先根据每个NODE_RAM的读写指针产生5bit的容量指示v1~v32,然后里两两比较大小,最后得到最大v的节点号选择“sel”。
另外,构架中有些模块由于算法相对传统FIR滤波器可能比较特殊,或者运算资源的占用较小,将其运算放入资源池可能会加大控制和逻辑设计的复杂度,因此将其IP串联于运算链路,以简化资源池设计。而且上述实施例中的单口或双口RAM均可由寄存器资源取代,虽然资源会有所增加,但控制复杂性相对降低;非FIR滤波器运算也可以在资源池内同一完成,但会增加控制的复杂度;NODE_RAM的选择信号也可由NODE_RAM的拥塞度和MULT_RAM的状态联合判断。
图7为本发明信号处理方法实施例流程图,如图7所示,该方法包括:
步骤100,节点缓存模块中数个节点缓存通道接收并缓存节点输入数据和节点中间数据,根据控制模块发送的映射选择信号读取对应节点缓存通道所缓存的数据;
节点缓存模块对应的节点缓存通道缓存外部节点的输入数据或内部节点的中间数据,等待控制模块的调度进行后续的滤波运算处理。控制模块根据各节点缓存通道的拥塞度信息和软件设置的优先级信息,生成所述映射选择信号选择当前拥塞度和优先级最高的节点缓存通道内数据进行后续处理。
步骤101,不同制式混模缓存模块根据控制模块发送的写地址信号,在参与资源池模块处理的数据阵列对应的乘法器通道中缓存接收到的从节点缓存模块读出的数据;
不同制式混模缓存模块接收到控制模块的调度数据后,将数据按照规则缓存在对应的数据阵列的适当位置上,等待进行滤波处理。不同制式混模缓存模块接收节点缓存模块输出的数据,缓存在对应的乘法器通道内,当数据阵列满时,则向控制模块发送的数据阵列状态信号,控制模块根据所述数据阵列状态信号生成读地址信号返回给资源池模块,指示不同制式混模缓存模块输出哪一列的数据到资源池模块进行滤波处理。
步骤102,资源池模块根据控制模块发送的资源池选择信号和资源池缓存选择信号,获取不同制式混模缓存模块根据控制模块发送的读地址信号而获得的数据阵列对应列中所缓存的数据,并对数据进行滤波运算处理,得到节点中间数据或结果数据;并根据控制模块发送的输出选择信号将节点中间数据发送给节点缓存模块。
控制模块向资源池模块发送资源池选择信号和资源池缓存选择信号,将待处理数据按照滤波规则进行重构,资源池模块进行滤波运算,具体为资源池模块根据控制模块发送的资源池选择信号,获取数据;再根据控制模块发送的资源池缓存选择信号,对数据进行滤波运算处理。运算结束后,获得结果信息,若该结果是最终的滤波结果,则直接输出;若是滤波器各击毙处理中的一级则将结果信息发送回节点缓存模块,具体缓存位置由控制模块发送的输出选择信号控制。
本实施例提供的混模中频信号处理方法中,若某些运算由资源池模块完成较为复杂,则可以在资源池模块的输出端与节点缓存模块的输入端之间设置一处理模块,资源池模块根据控制模块发送的输出选择信号将节点中间数据发送给处理模块,处理模块对资源池模块输出的节点中间数据进行二次处理后,将经过二次处理的节点中间数据发送给节点缓存模块。
本实施例提供的混模中频信号处理方法基于资源池,链路上所有滤波器共用一套运算资源和缓存资源,既可以适应于支持混模时各载波速率不等的应用场景,也适用于支持混模时各载波滤波阶数不等的应用场景,滤波器的资源可以按需分配;而且实现资源统一在一个资源池调度,使资源利用率最大化;支持链路前后级关系、链路参数、载波速率等的参数化配置,滤波器结构的参数化程度高,而且可以使得资源利用率最高,提高系统的可扩展性。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储于一计算机可读取存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (12)
1.一种资源池管理系统,其特征在于,包括:
节点缓存模块,包括用于缓存节点输入数据和节点中间数据的数个节点缓存通道,为控制模块对所述节点缓存通道缓存的数据进行读取调度提供参考信息,根据所述控制模块发送的映射选择信号获取对应节点缓存通道所缓存的数据,并根据所述控制模块发送的节点写使能信号在对应的节点缓存通道中缓存资源池模块输出的节点中间数据;
不同制式混模缓存模块,用于缓存和调度参与资源池模块处理的数据阵列,包括数个乘法器通道,根据所述控制模块发送的写地址信号,在所述数据阵列对应的所述乘法器通道中缓存所述控制模块所选取的所述节点缓存通道的数据;并根据所述控制模块发送的读地址信号获取所述数据阵列对应列中所缓存的数据;
资源池模块,用于根据所述控制模块发送的资源池选择信号、资源池缓存选择信号和输出选择信号,对所述不同制式混模缓存模块输出的所述数据阵列对应列中所缓存的数据进行滤波运算处理,并输出经过滤波运算处理获得的所述节点中间数据或结果数据;
控制模块,用于对所述节点缓存模块、所述不同制式混模缓存模块和所述资源池模块进行控制。
2.根据权利要求1所述的资源池管理系统,其特征在于,所述资源池模块包括:
依次连接的乘加运算阵列子模块和输出逻辑子模块,其中,
所述乘加运算阵列子模块包括乘法器阵列和加法器阵列,用于根据所述控制模块发送的资源池选择信号和资源池缓存选择信号进行滤波运算;
所述输出逻辑子模块包括输出寄存器组和多路选择器,用于根据所述控制模块发送的输出选择信号,进行所述经过滤波运算处理获得的所述节点中间数据至所述节点缓存模块中所述节点缓存通道的映射和输出。
3.根据权利要求2所述的资源池管理系统,其特征在于,所述乘法器通道为双口随机存储器,所述双口随机存储器的数量与所述乘法器阵列中乘法器的数量相同。
4.根据权利要求2所述的资源池管理系统,其特征在于,所述节点缓存通道为单口随机存储器。
5.根据权利要求2所述的资源池管理系统,其特征在于,所述节点缓存模块还包括用于在所述映射选择信号的控制下产生读地址的第一计数器,和用于在所述节点写使能信号的控制下产生写地址的第二计数器,所述第一计数器和所述第二计数器还用于为所述控制模块提供所述参考信息,所述参考信息包括各节点缓存通道的拥塞度信息。
6.根据权利要求5所述的资源池管理系统,其特征在于,所述控制模块还用于根据所述各节点缓存通道的拥塞度信息和各节点缓存通道的优先级信息,生成所述映射选择信号。
7.根据权利要求1至6所述的任一资源池管理系统,其特征在于,还包括:
处理模块,设置在所述资源池模块的输出端与所述节点缓存模块的输入端之间,用于对所述资源池模块输出的所述节点中间数据进行二次处理。
8.一种信号处理方法,其特征在于,包括:
节点缓存模块中数个节点缓存通道接收并缓存节点输入数据和节点中间数据,根据控制模块发送的映射选择信号读取对应节点缓存通道所缓存的数据;
不同制式混模缓存模块根据控制模块发送的写地址信号,在参与资源池模块处理的数据阵列对应的乘法器通道中缓存接收到的从所述节点缓存模块读出的数据;
所述资源池模块根据所述控制模块发送的资源池选择信号和资源池缓存选择信号,获取所述不同制式混模缓存模块根据所述控制模块发送的读地址信号而获得的所述数据阵列对应列中所缓存的数据,并对所述数据进行滤波运算处理,得到所述节点中间数据或结果数据;并根据所述控制模块发送的输出选择信号将所述节点中间数据发送给所述节点缓存模块。
9.根据权利要求8所述的信号处理方法,其特征在于,所述资源池模块根据所述控制模块发送的资源池选择信号和资源池缓存选择信号,获取所述不同制式混模缓存模块根据所述控制模块发送的读地址信号而获得的所述数据阵列对应列中所缓存的数据,并对所述数据进行滤波运算处理包括:
所述资源池模块根据所述控制模块发送的资源池选择信号,获取所述数据;
所述资源池模块根据所述控制模块发送的资源池缓存选择信号,对所述数据进行滤波运算处理。
10.根据权利要求8或9所述的信号处理方法,其特征在于,所述方法还包括:
所述控制模块接收所述节点缓存模块发送的各节点缓存通道的拥塞度信息,并根据所述拥塞度信息和各节点缓存通道的优先级信息,生成所述映射选择信号。
11.根据权利要求8或9所述的信号处理方法,其特征在于,所述方法还包括:
所述控制模块接收所述不同制式混模缓存模块发送的所述数据阵列状态信号,并根据所述数据阵列状态信号生成所述读地址信号。
12.根据权利要求8所述的信号处理方法,其特征在于,所述资源池模块根据所述控制模块发送的输出选择信号将所述节点中间数据发送给所述节点缓存模块包括:
所述资源池模块根据所述控制模块发送的输出选择信号将所述节点中间数据发送给处理模块,所述处理模块对所述资源池模块输出的所述节点中间数据进行二次处理后,将经过二次处理的所述节点中间数据发送给所述节点缓存模块。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910001996.7A CN101478785B (zh) | 2009-01-21 | 2009-01-21 | 资源池管理系统及信号处理方法 |
US12/683,013 US8612686B2 (en) | 2009-01-21 | 2010-01-06 | Resource pool managing system and signal processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910001996.7A CN101478785B (zh) | 2009-01-21 | 2009-01-21 | 资源池管理系统及信号处理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101478785A CN101478785A (zh) | 2009-07-08 |
CN101478785B true CN101478785B (zh) | 2010-08-04 |
Family
ID=40839404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910001996.7A Active CN101478785B (zh) | 2009-01-21 | 2009-01-21 | 资源池管理系统及信号处理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8612686B2 (zh) |
CN (1) | CN101478785B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101720036B (zh) * | 2009-12-15 | 2011-11-16 | 青岛海信宽带多媒体技术有限公司 | 一种实现dvb数据多用户分发的系统 |
CN101778389B (zh) * | 2010-01-29 | 2012-05-23 | 华为技术有限公司 | 多制式数据处理方法及装置 |
CN101819596B (zh) * | 2010-04-28 | 2011-11-02 | 烽火通信科技股份有限公司 | 一种基于内存的xml脚本缓存容器 |
US20160157254A1 (en) * | 2014-11-26 | 2016-06-02 | Samsung Electronics Co., Ltd. | Methods and apparatus for control information resource allocation for d2d communications |
US10015719B2 (en) * | 2016-02-29 | 2018-07-03 | Alcatel-Lucent | Downlink packet routing in a system-on-a-chip base station architecture |
US10303636B2 (en) | 2016-02-29 | 2019-05-28 | Nokia Of America Corporation | Routing paging packets in a system-on-a-chip base station architecture |
US10205610B2 (en) | 2016-02-29 | 2019-02-12 | Alcatel Lucent | Uplink packet routing in a system-on-a-chip base station architecture |
CN108235342A (zh) * | 2016-12-21 | 2018-06-29 | 中兴通讯股份有限公司 | 一种通信装置和基站 |
CN106997325A (zh) * | 2017-04-10 | 2017-08-01 | 广东浪潮大数据研究有限公司 | 一种可配置的多输入端调度系统及实现方法 |
CN110647329A (zh) * | 2019-08-13 | 2020-01-03 | 平安科技(深圳)有限公司 | 代码混淆方法、装置、计算机设备和存储介质 |
CN112395083B (zh) * | 2020-09-30 | 2022-03-15 | 腾讯科技(深圳)有限公司 | 一种资源文件的释放方法、装置和计算机可读存储介质 |
CN112822783B (zh) * | 2020-12-31 | 2023-03-21 | 联想未来通信科技(重庆)有限公司 | 一种资源调度方法、装置和系统 |
CN115208845A (zh) * | 2021-04-09 | 2022-10-18 | 盛立安元科技(杭州)股份有限公司 | 发送数据包的方法、装置、设备、存储介质、程序产品 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4467414A (en) * | 1980-08-22 | 1984-08-21 | Nippon Electric Co., Ltd. | Cashe memory arrangement comprising a cashe buffer in combination with a pair of cache memories |
US4816993A (en) * | 1984-12-24 | 1989-03-28 | Hitachi, Ltd. | Parallel processing computer including interconnected operation units |
US5001665A (en) * | 1986-06-26 | 1991-03-19 | Motorola, Inc. | Addressing technique for providing read, modify and write operations in a single data processing cycle with serpentine configured RAMs |
US5325401A (en) * | 1992-03-13 | 1994-06-28 | Comstream Corporation | L-band tuner with quadrature downconverter for PSK data applications |
US5954811A (en) * | 1996-01-25 | 1999-09-21 | Analog Devices, Inc. | Digital signal processor architecture |
US5829028A (en) * | 1996-05-06 | 1998-10-27 | Advanced Micro Devices, Inc. | Data cache configured to store data in a use-once manner |
GB9707861D0 (en) * | 1997-04-18 | 1997-06-04 | Certicom Corp | Arithmetic processor |
US6002882A (en) * | 1997-11-03 | 1999-12-14 | Analog Devices, Inc. | Bidirectional communication port for digital signal processor |
JP3426223B2 (ja) * | 2000-09-27 | 2003-07-14 | 株式会社ソニー・コンピュータエンタテインメント | マルチプロセッサシステム、データ処理システム、データ処理方法、コンピュータプログラム |
US7333422B2 (en) * | 2003-09-12 | 2008-02-19 | Zarbana Digital Fund Llc | Optimized FFT/IFFT module |
US6813734B1 (en) * | 2001-01-26 | 2004-11-02 | Catamaran Communications Incorporated | Method and apparatus for data alignment |
US7249242B2 (en) * | 2002-10-28 | 2007-07-24 | Nvidia Corporation | Input pipeline registers for a node in an adaptive computing engine |
US7761688B1 (en) * | 2003-12-03 | 2010-07-20 | Redpine Signals, Inc. | Multiple thread in-order issue in-order completion DSP and micro-controller |
US7702712B2 (en) * | 2003-12-05 | 2010-04-20 | Qualcomm Incorporated | FFT architecture and method |
GB2420884B (en) * | 2004-12-03 | 2009-04-15 | Picochip Designs Ltd | Processor architecture |
CN101163240A (zh) * | 2006-10-13 | 2008-04-16 | 国际商业机器公司 | 一种滤波装置及其方法 |
US7797516B2 (en) * | 2007-03-16 | 2010-09-14 | Atmel Corporation | Microcontroller with low-cost digital signal processing extensions |
US20080288728A1 (en) * | 2007-05-18 | 2008-11-20 | Farooqui Aamir A | multicore wireless and media signal processor (msp) |
-
2009
- 2009-01-21 CN CN200910001996.7A patent/CN101478785B/zh active Active
-
2010
- 2010-01-06 US US12/683,013 patent/US8612686B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8612686B2 (en) | 2013-12-17 |
CN101478785A (zh) | 2009-07-08 |
US20100185818A1 (en) | 2010-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101478785B (zh) | 资源池管理系统及信号处理方法 | |
CN108805266B (zh) | 一种可重构cnn高并发卷积加速器 | |
CN102065309B (zh) | 一种dct实现方法及dct实现电路 | |
CN103166598A (zh) | 数字滤波器及其配置方法、电子设备及无线通信系统 | |
CN102279818B (zh) | 支持有限共享的向量数据访存控制方法及向量存储器 | |
CN101331464A (zh) | 存储区域分配系统及方法和控制装置 | |
CN101944364B (zh) | 音频处理方法及音频系统 | |
CN103984560A (zh) | 基于大规模粗粒度嵌入式可重构系统及其处理方法 | |
CN104102543A (zh) | 一种云计算环境中负载调整的方法和装置 | |
CN101625635B (zh) | 一种处理循环任务的方法、系统和设备 | |
CN103760525B (zh) | 一种补齐式原地矩阵转置方法 | |
CN105426918B (zh) | 归一化相关图像模板匹配高效实现方法 | |
CN101887130B (zh) | 一种可编程导航卫星扩频序列生成器 | |
CN103761072A (zh) | 一种粗粒度可重构层次化的阵列寄存器文件结构 | |
CN101188429B (zh) | 一种比特交织器和进行比特交织的方法 | |
CN204316468U (zh) | 一种多路数字滤波器 | |
CN105677582A (zh) | 基于可重构系统配置多模式传输的可控缓存实现系统 | |
CN102629238B (zh) | 支持向量条件访存的方法和装置 | |
CN109857190A (zh) | 一种时钟信号处理方法、装置、设备及可读存储介质 | |
CN105720944A (zh) | 通用fir滤波器及其配置方法 | |
KR20220107287A (ko) | 데이터 처리 장치, 방법, 기지국 및 저장 매체 | |
CN102184214B (zh) | 一种数据分组快速查找定位法 | |
CN201860303U (zh) | 数字滤波器电路 | |
CN103378820A (zh) | 可编程数字滤波实现方法、装置、基带芯片及其终端 | |
CN103546232A (zh) | 数据的处理方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210422 Address after: Unit 3401, unit a, building 6, Shenye Zhongcheng, No. 8089, Hongli West Road, Donghai community, Xiangmihu street, Futian District, Shenzhen, Guangdong 518040 Patentee after: Honor Device Co.,Ltd. Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd. |
|
TR01 | Transfer of patent right |