CN101315612A

CN101315612A - 非易失性存储器装置与数据的存取电路及其方法

Info

Publication number: CN101315612A
Application number: CNA2007101092725A
Authority: CN
Inventors: 解钧宇
Original assignee: Transcend Information Inc
Current assignee: Transcend Information Inc
Priority date: 2007-05-28
Filing date: 2007-05-28
Publication date: 2008-12-03
Anticipated expiration: 2027-05-28
Also published as: CN100552645C

Abstract

本发明在此公开一种非易失性存储器装置与数据的存取电路及其方法。非易失性存储器装置包括主控制器、多个子控制器与多个存储区块。子控制器耦接主控制器，其用以执行主控制器所分派的任务。存储区块分别对应耦接子控制器。此外，主控制器用以将接收到的主数据分割为多个子数据，并通过子控制器将第一子数据分别存储在存储区块中。如此一来，非易失性存储器装置的数据存取速度可大幅提升。

Description

非易失性存储器装置与数据的存取电路及其方法

技术领域

本发明是有关于一种数据存取技术，且特别是有关于一种非易失性存储器装置的数据存取技术。

背景技术

传统的半导体存储器(Memory)的种类，基本上可粗分为非易失性(Non-volatile)的存储器，以及易失性(Volatile)的随机存取存储器(RandomAccess Memory，“RAM”)两种。其中非易失性存储器意谓在电源中断后仍可保存原有存储的数据，例如只读存储器(Read Only Memory，简称ROM)、可编程只读存储器(Programmable ROM，简称PROM)、可擦可编程只读存储器(Erasable PROM，简称EPROM)、可电擦可编程只读存储器(Electrically Erasable PROM，简称EEPROM)、掩膜式只读存储器(Mask ROM)以及快闪存储器(Flash memory)…等等。

易失性存储器则是指所存储的数据会随电源的中断而消失。例如静态随机存取存储器(Static Random Access Memory，“SRAM”)，以及动态随机存取存储器(Dynamic Random Access Memory，“DRAM”)。

图1是传统的一种快闪存储器的示意图。请参照图1，快闪存储器10由主控制器20与多个存储区块，例如31、32和3n。当快闪存储器10接收到数据时，则会由主控制器20将数据存储于存储区块31中，直到存储区块31没有可用空间时，主控制器20则会将剩余的数据转存于存储区块32中，以此类推…在此不再赘述。然而传统的快闪存储器10不仅数据存取的速度慢，一旦有部分数据遗失或毁损，则会造成数据无法输出。

发明内容

本发明提供一种非易失性存储器装置，以增加非易失性存储器装置处理能力，进而加快数据的处理速度。

本发明提供一种数据的存取电路，以加速数据的存取速度。

本发明提供一种数据的存取方法，以加快数据的存取速度，并可避免数据毁损。

本发明提出一种非易失性存储器装置包括主控制器、多个子控制器与多个存储区块。各个子控制器耦接于主控制器，其用以执行主控制器所分派的任务。各个存储区块则分别对应耦接各个子控制器。其中主控制器用以将接收到的主数据分割为多个第一子数据，并通过各个子控制器将各个第一子数据分别存储在各个存储区块中。

在本发明的一实施例中，主控制器还将各个第一子数据的备份存储在部分的存储区块中。在另一实施例中，各个存储区块还包括多个子存储区块，其分别对应耦接各个子控制器。各个子控制器还将所接收到的第一子数据分割为多个第二子数据，并分别将第二子数据存储在对应的存储区块中的子存储区块。另外，各个控制器还将第二子数据的备份，存储在对应的存储区块中的子存储区块的部分。在又一实施例中，非易失性存储器装置为快闪存储器。

从另一角度来看，本发明提出一种数据的存取电路，其适用于非易失性存储器，而此非易失性存储器具有多个存储区块，且每一存储区块包括多个子存储区块。上述的数据存取电路包括主控制器与多个子控制器。各个子控制器分别对应耦接各个存储区块。此外，主控制器用以将接收到的主数据分割为多个第一子数据，并通过上述的子控制器而分别存储在各个存储区块中。

本发明提出一种数据的存取方法，其适用于非易失性存储器，而此非易失性存储器具有多个存储区块，且每一存储区块包括多个子存储区块。上述的数据的存取方法包括接收主数据，并将主数据分割为多个第一子数据，以将第一子数据分别存储在各个存储区块中。此外，并将第一子数据的备份存储于部分的存储区块中。

在本发明一实施例中，数据的存取方法还包括当第一子数据毁损时，以第一子数据的备份修复第一子数据。在另一实施例中，数据的存取方法还包括读取各个第一子数据，并将各个第一子数据组合成主数据，并输出主数据。

在本发明一实施例中，各个存储区块包括多个子存储区块，且数据的存取方法还包括分割各个第一子数据为多个第二子数据。第二子数据则分别存储于子存储区块中。另外，并将第二子数据的备份存储于部分的子存储区块中。在另一实施例中，数据的存取方法还包括当第二子数据毁损时，以第二子数据的备份修复第二子数据。在又一实施例中，数据的存取方法还包括读取第二子数据，以组合成为第一子数据。

本发明将接收到的主数据分割为多个第一子数据，并将第一子数据分别存储在多个存储区块中。因此，可大幅提升数据的存取速度。

为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明如下。

附图说明

图1是传统的一种非易失性存储器装置的示意图。

图2是依照本发明第一实施例的一种非易失性存储器装置的示意图。

图3是依照本发明第一实施例的一种数据的存取方法的流程图。

图4是依照本发明第二实施例的一种非易失性存储器装置的示意图。

具体实施方式

图2是依照本发明第一实施例的一种非易失性存储器装置的示意图。请参照图2，本发明所提供的非易失性存储器装置11，例如是快闪存储器，亦或是其他的存储器。本发明的非易失性存储器装置11可以包括数据存取电路40与多个存储区块，例如31、32和3n。在本实施例中，数据存取电路40耦接存储区块31、32和3n。数据存取电路40则可利用存储区块31、32和3n进行数据存取。

数据存取电路40包括主控制器20与多个子控制器，例如21、22和2n。其中，子控制器21、22和2n分别对应耦接存储区块31、32和3n。藉此，主控制器20就可以分别通过分派任务给子控制器21、22和2n，子控制器21、22和2n则可分别利用存储区块31、32和3n进行数据的存取。

图3是依照本发明第一实施例的一种数据的存取方法的流程图。请同时参照图2与图3，首先由步骤S301，主控制器20接收主数据D10。接着步骤S302，主控制器20将主数据D10分割为多个第一子数据(在此以D11～D12为例进行说明之)，并通过子控制器21、22将第一子数据D11、D12分别存储在存储区块31、32中。接着，主控制器20可将第一子数据D11、D12的备份通过子控制器2n存储于存储区块3n中(步骤S303)。因此，当存储区块31、32的第一子数据D11、D12遗失或毁损时，主控制器20则可利用存储区块3n中的第一子数据D11、D12的备份修复存储区块31、32的第一子数据D11、D12。如此一来，非易失性存储器装置11则不会因部分数据毁损或遗失而造成数据无法输出。

承上述，当主控制器20欲输出主数据D10时，则由子控制器21、22将第一子数据D11、D12分别从存储区块31、32中读出。再由主控制器20将第一子数据D11、D12组合为主数据D10，并输出主数据D10。由于子控制器21、22可同时独立运作，因此通过此多工方式则可加快非易失性存储器装置11的数据存取速度。

上述实施例中，虽然主控制器20只将主数据D10分割为第一子数据D11、D12两部分。但在其他实施例中，主控制器20也可将主数据D10分割更多部分，例如分割为10部分，藉以使十个子控制器可同时存取数据，以多工的方式使非易失性存储器装置11的数据存取速度大幅提升。

此外，上述实施例中，虽然主控制器20只将第一子数据D11、D12的备份存储于存储区块3n中。在其他实施例中，主控制器20也可以单一备份方式将第一子数据D11、D12的备份，分别存储于不同的存储区块中。不仅如此，主控制器20也可以多重备份方式将第一子数据D11、D12的备份，存储于多个存储区块中，一旦存储区块31、32的第一子数据D11、D12遗失或毁损时，则可利用存储于各存储区块的第一子数据D11、D12的备份进行修复。如此一来，使用者则无须担心非易失性存储器装置11的数据遗失或毁损。

图4是依照本发明第二实施例的一种非易失性存储器装置的示意图。请参照图4，在本实施例中主控制器20与各子控制器(例如以21～2n表示之)可参照上述实施例的实施方式，在此不再赘述。值得注意的是，各存储区块(例如以31～3n表示之)还包括多个子存储区块。例如，存储区块31包括了多个子存储区块(例如以311～31n表示之)，存储区块32包括了多个子存储区块(例如以321～32n表示之)，存储区块3n包括了多个子存储区块(例如以331～33n表示之)。

当主控制器20接收主数据D10时，主控制器20可将主数据D10分割为多个第一子数据(在此以D11、D12为例进行说明之)。接着，主控制器20则分别将第一子数据D11、D12输出给子控制器21、22。子控制器21则将第一子数据D11分割为多个第二子数据(例如以D111、D112表示之)，并将第二子数据D111、D112分别存储在子存储区块311、312中。另一方面，子控制器22则将第一子数据D12分割为多个第二子数据(例如以D121、D122表示之)，并将第二子数据D121、D122分别存储在子存储区块321、322中。

承上述，当主控制器20欲输出主数据D10时，则会分派任务给各个子控制器，藉以利用多工方式加速数据读取。举例来说，子控制器21可将第二子数据D111、D112分别从子存储区块311、312中读出，并将第二子数据D111、D112组合为第一子数据D11，再将第一子数据D11输出给主控制器20。另一方面，子控制器22可将第二子数据D121、D122分别从子存储区块321、322中读出，并将第二子数据D121、D122组合为第一子数据D12，再将第一子数据D12输出给主控制器20。主控制器20则将第一子数据D11、D12组合为主数据D10，并输出主数据D10。由于子控制器21、22可同时独立运作，因此通过此多工方式则可加快非易失性存储器装置12的数据存取速度。

此外，在上述实施例中，主控制器20或子控制器21也可将第二子数据D111、D112的备份存储于子存储区块31n中。主控制器20或子控制器22也可将第二子数据D121、D122的备份存储于子存储区块32n中。因此，当子存储区块311、312的第二子数据D111、D112遗失或毁损时，主控制器20或子控制器21则可利用子存储区块31n中的第二子数据D111、D112的备份修复子存储区块311、312的第二子数据D111、D112。

承上述，当子存储区块321、322的第二子数据D121、D122遗失或毁损时，主控制器20或子控制器22则可利用存储区块32n中的第二子数据D121、D122的备份修复子存储区块321、322的第二子数据D121、D122。另外，主控制器20也可通过子控制器2n，将数据D11、D12的备份，存储于存储区块3n中。其备份方式可参照第一实施例，在此则不再赘述。如此一来，非易失性存储器装置12则不会因部分数据毁损或遗失而造成数据无法输出。

值得一提的是，虽然上述诸实施例中已经对非易失性存储器装置描绘出了几种可能的型态，但所属技术领域中具有通常知识者应当知道，各厂商对于非易失性存储器装置的设计都不一样，因此本发明的应用当不限制于上述可能的型态。换言之，只要是此非易失性存储器装置具有多个子控制器藉以多工方式进行数据存取，就已经是符合了本发明的精神所在。

综上所述，本发明的实施例至少具有下列优点：

1.主控制器将接收的主数据分割为多个子数据，并通过多个子控制器以多工方式分别将各个子数据存于多个存储区块中。因此，可提升数据的写入速度。

2.主控制器通过多个子控制器以多工方式读出各个子数据，并由主控制器将各个子数据组合成主数据，并将主数据输出。因此，可提升数据的读取速度。

3.主控制器或子控制器将子数据的备份存储于多个存储区块中。因此，可防止部分的子数据遗失或损坏，并使非易失性存储器装置具有更高的错误容忍率。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims

1.一种非易失性存储器装置，包括：

一主控制器；

多个子控制器，耦接该主控制器，用以执行该主控制器所分派的任务；以及

多个存储区块，分别对应耦接该些子控制器，

其中该主控制器用以将接收到的一主数据分割为多个第一子数据，并通过该些子控制器将该些第一子数据分别存储在该些存储区块中。

2.如权利要求1所述的非易失性存储器装置，其特征在于，该主控制器还将该些第一子数据的备份存储在该些存储区块的部分中。

3.如权利要求1所述的非易失性存储器装置，其特征在于，各该存储区块还包括：

多个子存储区块，分别对应耦接该些子控制器，其中每一该些子控制器还将所接收到的第一子数据分割为多个第二子数据，并分别将该些第二子数据存储在对应的存储区块中的该些子存储区块。

4.如权利要求3所述的非易失性存储器装置，其特征在于，每一该些子控制器还将对应的第二子数据的备份，存储在对应的存储区块中的该些子存储区块的部分。

5.如权利要求1所述的非易失性存储器装置，其特征在于，该非易失性存储器装置为快闪存储器。

6.一种数据的存取电路，适用于一非易失性存储器，而该非易失性存储器具有多个存储区块，而该数据存取电路包括：

一主控制器；以及

多个子控制器，分别对应耦接该些存储区块，

其中该主控制器用以将接收到的一主数据分割为多个第一子数据，并通过该些子控制器而分别存储在该些存储区块中。

7.如权利要求6所述的数据的存取电路，其特征在于，该主控制器还将该些第一子数据的备份存储在该些存储区块的部分中。

8.如权利要求6所述的数据的存取电路，其特征在于，各该存储区块还包括：

9.如权利要求8所述的数据的存取电路，其特征在于，每一该些子控制器还将对应的第二子数据的备份，存储在对应的存储区块中的该些子存储区块的部分。

10.如权利要求6所述的数据的存取电路，其特征在于，该非易失性存储器装置为快闪存储器。

11.一种数据的存取方法，适用于一非易失性存储器，而该非易失性存储器具有多个存储区块，且每一存储区块包括多个子存储区块，而该数据的存取方法包括：

接收一主数据；

分割该主数据为多个第一子数据，以将该些第一子数据分别存储在该些存储区块中；以及

将该些第一子数据的备份存储于该些存储区块的部分。

12.如权利要求11所述的数据的存取方法，其特征在于，还包括：

当该些第一子数据毁损时，以该些第一子数据的备份修复该些第一子数据。

13.如权利要求11所述的数据的存取方法，其特征在于，还包括：

读取该些第一子数据；

组合该些第一子数据成为该主数据；以及

输出该主数据。

14.如权利要求11所述的数据的存取方法，其特征在于，该些存储区块包括多个子存储区块，该数据的存取方法还包括：

分割各该些第一子数据为多个第二子数据；

分别将该些第二子数据存储于对应的存储区块中的该些子存储区块；以及

分别将该些第二子数据的备份，存储在对应的存储区块中的该些子存储区块的部分。

15.如权利要求14所述的数据的存取方法，其特征在于，还包括：

当该些第二子数据毁损时，以该些第二子数据的备份修复该些第二子数据。

16.如权利要求14所述的数据的存取方法，其特征在于，还包括：

读取该些第二子数据；以及

组合该些第二子数据成为各该第一子数据。