CH640959A5

CH640959A5 - Dependable multi-computer system with high processing speed

Info

Publication number: CH640959A5
Application number: CH272179A
Authority: CH
Inventors: Helmut Uebel; Wolfgang Jacob; Hans-Juergen Krehle
Original assignee: Int Standard Electric Corp
Priority date: 1978-03-25
Filing date: 1979-03-23
Publication date: 1984-01-31
Also published as: DE2813079C3; DE2813079B2; DE2813079A1; ES478927A1

Description

Die Erfindung betrifft ein Mehrrechneranlage gemäss dem Oberbegriff des Patentanspruchs 1. The invention relates to a multi-computer system according to the preamble of patent claim 1.

Eine solche Rechneranlage wurde z.B. in der älteren DE-Anmeldung AZ P 27 25 922.9 vorgeschlagen. Der zeitliche Versatz im Ablauf der Rechnerprogramme wird hier absichtlich herbeigeführt, um die Eintrittswahrscheinlichkeit gleichartiger Störungen herabzudrücken. Such a computer system was e.g. proposed in the older DE application AZ P 27 25 922.9. The time offset in the course of the computer programs is deliberately brought about here in order to reduce the likelihood of occurrence of similar faults.

Zum Vergleich und Mehrheitsentscheid müssen die Rechnerausgaben synchronisiert werden. Dies bedeutet, dass die Rechner an jeder Stelle, an der ein Vergleich stattfinden soll, aufeinander warten müssen. Diese Wartezeiten sind nachteilig und der Grund dafür, dass die Kontrollstellen innerhalb der Programme, an denen ein Vergleich und Mehrheitsentscheid durchgeführt werden soll, nicht so dicht aufeinander folgen können, wie das im Interesse der Sicherheit wünschenswert wäre. For comparison and majority decision, the computer outputs must be synchronized. This means that the computers have to wait for each other at every point where a comparison is to take place. These waiting times are disadvantageous and the reason why the control posts within the programs, in which a comparison and majority decision is to be made, cannot follow each other as closely as would be desirable in the interest of security.

Es ist Aufgabe der Erfindung, die zur Synchronisation der Rechner erforderlichen Wartezeiten zu eliminieren und damit eine Möglichkeit zu schaffen, in viel kürzeren Abständen Rechnerergebnisse zu vergleichen und Mehrheitsentscheide durchzuführen. It is an object of the invention to eliminate the waiting times required for the synchronization of the computers and thus to create a possibility of comparing computer results and making majority decisions at much shorter intervals.

Die Aufgabe der Erfindung wird durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale gelöst. The object of the invention is achieved by the features specified in the characterizing part of patent claim 1.

Es wird damit eine Trennung zwischen dem Programmablauf des Rechnersystems und der Prüfung auf Verarbeitungsfehler möglich. Die Rechner geben ihre Ergebnisse in den Zwischenspeicher ein und rechnen sofort weiter, ohne das Ergebnis des Vergleichs und des Mehrheitsentscheides abzuwarten. This enables a separation between the program flow of the computer system and the check for processing errors. The computers enter their results in the clipboard and continue calculating immediately without waiting for the result of the comparison and majority decision.

Der Vergleich findet erst statt, wenn einander entsprechende Ergebnisse aller Rechner im Zwischenspeicher vorliegen. Da die Ausgabe der Ergebnisse nicht von den Rechnern direkt, sondern vom Zwischenspeicher aus nach Durchführung des Vergleichs und des Mehrheitsentscheides erfolgt, ist sichergestellt, dass kein ungeprüftes Ergebnis ausgegeben wird. Der gesamte, auf die Synchronisations- und Vergleichsvorgänge zurückführende Zeitverlust bei der Informationsverarbeitung, der bisher T=(ts+tv) • n betrug, wobei ts der Zeitversatz zwischen dem zuerst und dem zuletzt gestarteten Rechner, tv die zum Vergleich erforderliche Zeit und n die Anzahl der Vergleiche im Programm ist, kann damit auf The comparison only takes place when corresponding results from all computers are available in the buffer. Since the results are not output directly from the computers, but from the buffer after the comparison and majority decision has been made, it is ensured that no unchecked result is output. The total time loss due to the synchronization and comparison processes in information processing, which previously was T = (ts + tv) • n, where ts is the time offset between the first and the last computer started, tv the time required for the comparison and n the The number of comparisons in the program can be based on this

T1 = ts + tv reduziert und von der Anzahl der Vergleichsvor-gänge im Programm unabhängig gemacht werden. T1 = ts + tv reduced and made independent of the number of comparisons in the program.

Eine Ausgestaltung der Rechneranlage nach der Erfindung ist dadurch gekennzeichnet, dass der Zwischenspeicher 5 mehrstufig aufgebaut ist. Hierdurch wird es möglich, auch ganz dicht aufeinanderfolgende Zwischenergebnisse abzuspeichern und zu vergleichen, da noch während des Vergleichs bereits ein neues Ergebnis in die erste Stufe des Zwischenspeichers eingegeben werden kann. An embodiment of the computer system according to the invention is characterized in that the buffer store 5 is constructed in several stages. This makes it possible to store and compare intermediate results that are very close to one another, since a new result can already be entered into the first stage of the intermediate storage during the comparison.

io Anhand dreier Figuren soll nun ein Ausführungsbeispiel der Rechneranlage nach der Erfindung ausführlich beschrieben werden. An example of the computer system according to the invention will now be described in detail with reference to three figures.

Die Fig. 1 und 2 zeigten den Zeitablauf der Programmverarbeitung nach dem Stand der Technik (Fig. 1) und beim er-i5 findungsgemässen Rechnersystem (Fig. 2). 1 and 2 show the timing of the program processing according to the prior art (FIG. 1) and in the computer system according to the invention (FIG. 2).

Fig. 3 zeigt ein Blockschaltbild der erfindungsgemässen Rechneranlage. 3 shows a block diagram of the computer system according to the invention.

In Fig. 2 und 2 sind mit fettgedruckten Linien die Arbeitsphasen dreier Rechner RI, R2 und R3 und einer Vergleichs-20 und Mehrheitsentscheidungsschaltung VMS dargestellt. 2 and 2, the working phases of three computers RI, R2 and R3 and a comparison 20 and majority decision circuit VMS are shown in bold lines.

Fig. 1 bezieht sich dabei auf eine Mehrrechneranlage nach der Stand der Technik, Fig. 2 auf eine Rechnersystemanlage gemäss der Erfindung. 1 relates to a multi-computer system according to the prior art, FIG. 2 to a computer system system according to the invention.

Das von den Rechnern abzuarbeitende Programm ist in 25 etwa gleich lange Programmabschnitte eingeteilt, deren Bearbeitung die Verarbeitungszeit ta erfordert. Um den Zeitversatz zwischen den Rechnern zu erreichen, wird das Startsignal im Zeitpunkt ST zunächst zur einem Rechner zugeführt, die beiden anderen Rechner bekommen es um ts/2 bzw. ts verzö-30 gert. Hat in Fig. 1 der erste Rechner nach der Zeit ta einen Programmabschnitt abgearbeitet, so muss er warten, bis der später gestartete zweite Rechner nach der Zeit ts/2 und der noch später gestartete dritte Rechner nach der Zeit ts mit ihren Programmabschnitten fertig sind. Dann erst kann wäh-35 rend einer Zeitspanne tv der Vergleich und gegebenenfalls der Mehrheitsentscheid erfolgen. Erst nach Durchschaltung eines als richtig erkannten Rechnerergebnisses auf die Rechnerausgabe im Zeitpunkt EA ist das Rechnersystem bereit, den nächsten Programmabschnitt zu bearbeiten. The program to be processed by the computers is divided into 25 program sections of approximately the same length, the processing of which requires the processing time ta. In order to achieve the time offset between the computers, the start signal at time ST is first fed to one computer, the other two computers are delayed by ts / 2 or ts. If the first computer has processed a program section after the time ta in FIG. 1, it must wait until the second computer started later after the time ts / 2 and the third computer started even later after the time ts are finished with their program sections. Only then can the comparison and possibly the majority vote take place during a period of time tv. The computer system is only ready to process the next program section after switching through a computer result recognized as correct to the computer output at the time EA.

40 Bei der erfindungsgemässen Mehrrechneranlage in Fig. 2 erfolgt der Start der Rechner wie beim Stand der Technik. Wenn ein Rechner nach der Zeit ta mit einem Programmabschnitt fertig ist, wartet er jedoch nicht, sondern gibt sein Ergebnis auf einen Zwischenspeicher aus und beginnt sofort mit 45 der Bearbeitung des nächsten Programmabschnitts. Der Vergleich der Ergebnisse sowie die Durchschaltung eines als richtig erkannten Ergebnisses auf einen Ausgabepuffer AP erfolgt erst nachdem alle Ergebnisse oder eine Mehrheit der Ergebnisse eines Programmabschnittes im Zwischenspeicher 50 stehen. In the multi-computer system according to the invention in FIG. 2, the computers are started as in the prior art. However, if a computer has finished a program section after the time ta, it does not wait, but outputs its result to a buffer and immediately begins processing the next program section. The comparison of the results and the switching through of a result recognized as correct to an output buffer AP takes place only after all results or a majority of the results of a program section are in the buffer memory 50.

Auf diese Weise geht die zur Herstellung des Zeitversatzes erforderliche Verzögerungszeit ts sowie die für den Vergleich erforderliche Zeit tv nur ein einziges Mal in die Rechenzeit ein, ganz gleich, wieviele Programmabschnitte zur Ermittlung 55 eines Ergebnisses notwendig sind. Eine in Fig. 2 angegebene kurze Zeit tz ist zur Eingabe der Rechenergebnisse in den Zwischenspeicher erforderlich. Diese Eingabe kann jedoch während der Abarbeitung des nächsten Programmabschnittes erfolgen und braucht deshalb zeitlich nicht in Rechnung ge-60 stellt zu werden. In this way, the delay time ts required to produce the time offset and the time tv required for the comparison are included only once in the computing time, regardless of how many program sections are necessary to determine 55 a result. A short time tz indicated in FIG. 2 is required to enter the calculation results in the buffer. However, this entry can be made while the next program section is being processed and therefore does not need to be billed in time.

Wird durch Vergleich festgestellt, dass ein Rechner falsche Ergebnisse liefert, so wird eine weitere Beteiligung des betreffenden Rechners an der Erarbeitung des Ergebnisses verhindert. Ein kontrollierter Wiederanlauf dieses Rechners ist, 65 ohne die Rechenzeit der Gesamtanlage zu beeinflussen, möglich. If it is determined by comparison that a computer delivers incorrect results, further involvement of the computer in question in the development of the result is prevented. A controlled restart of this computer is possible without affecting the computing time of the entire system.

Fig. 3 zeigt eine Dreirechneranlage Rl, R2, R3 mit einer Ausgabeschaltung AS. Mittels eines Startimpulses, der an ei Fig. 3 shows a three-computer system R1, R2, R3 with an output circuit AS. By means of a start impulse sent to an egg

ner Stelle ST dem Rechner R1 direkt, dem Rechner R2 über eine Verzögerungsschaltung VZ1 um ts/2 verzögert und dem Rechner R3 über die Verzögerungsschaltungen VZ1 und VZ2 um ts verzögert zugeführt wird, werden die Rechner gestartet. Alle Rechner sind über einen Bus mit einem Zwischenspeicher ZS verbunden. Jeder Rechner speichert sein Ergebnis in den Zwischenspeicher ein, wenn er eine Stelle im Programm erreicht, an der ein Vergleich der Rechenergebnisse durchge3 640 959 ner point ST directly to the computer R1, the computer R2 is delayed by a delay circuit VZ1 by ts / 2 and the computer R3 is supplied by the delay circuits VZ1 and VZ2 delayed by ts, the computers are started. All computers are connected to a buffer store ZS via a bus. Each computer stores its result in the buffer when it reaches a point in the program at which a comparison of the calculation results is carried out3 640 959

führt werden soll. Er rechnet danach sofort weiter, ohne das Ergebnis des Vergleichs abzuwarten. Eine Vergleichs- und Mehrheitsentscheidungsschaltung VMS hat Zugriff zum Zwischenspeicher, führt den Vergleich durch und sorgt durch An-s Steuerung einer Durchschalteinrichtung DS für die Durchschaltung der gespeicherten Ergebnisse auf einen Ausgabepuffer P, wenn der Vergleich bzw. der Mehrheitsentscheid abgeschlossen ist. should be led. He then continues to calculate immediately without waiting for the result of the comparison. A comparison and majority decision circuit VMS has access to the buffer, carries out the comparison and, by controlling a switching device DS, ensures the switching of the stored results to an output buffer P when the comparison or the majority decision is completed.

C C.

1 Blatt Zeichnungen 1 sheet of drawings

Claims

640 959 PATENT CLAIMS

1. High-security multi-computer system in which all computers receive the same information and process them at different times and in which the results of the individual computers are fed to a comparison and majority decision circuit for checking processing errors, in particular for controlling track-bound means of transport, characterized in that the outputs of the individual computers (RI, R2 .., R3) are connected to an output circuit (AS) which consists of at least one intermediate memory (ZS) for storing the results of the individual computers, a switching device (DS) and an output buffer (AP) that the comparison and majority decision circuit (VMS) is connected to the buffer and the results of the computers stored in the buffer are fed to it, and that the switching of a computer results contained in the buffer to the output buffer only takes place if this computer result by Ve equal and possibly majority decision has been recognized as correct.

2. Multi-computer system according to claim 1, characterized in that the buffer (ZS) is constructed in several stages.