CH624497A5 - - Google Patents

Description

La présente invention est relative au domaine technique des terminaux informatiques à claviers et visualisation des textes sur

3

624 497

un écran cathodique permettant à un utilisateur, généralement au travers d'une ligne téléphonique, de communiquer et de dialoguer avec un ordinateur éloigné. L'invention concerne plus particulièrement un tel terminal utilisant un récepteur de télévision.

Typiquement, un terminal informatique est constitué par l'association d'une console à écran cathodique, d'un clavier d'édition des messages, des commandes et contrôles, d'un poste téléphonique et d'un ensemble d'organes électroniques assurant la gestion et le traitement des signaux électriques. Les applications potentielles de tels terminaux informatiques sont extrêmement nombreuses : interrogation des banques de données, diffusion et échange de messages de communication, dialogue avec un ordinateur, contrôle de processus, etc. Il est souhaitable que ces terminaux puissent être utilisés à poste fixe ou mobile et, d'une façon générale, soient aisément transportables.

La principale limitation à une large diffusion dans le public des terminaux informatiques résulte du coût d'acquisition élevé de ceux-ci. Dans le but d'abaisser le coût de ce genre d'équipement, il a été proposé d'utiliser un poste de télévision commercial, en tant qu'organe de visualisation de textes et de graphiques. Ces postes produits en grande quantité sont largement diffusés auprès des utilisateurs potentiels de systèmes informatiques.

Compte tenu de ce que la majorité de ces utilisateurs dispose d'un récepteur de télévision, d'un poste d'abonné téléphonique et que le coût d'acquisition d'un clavier à touches standard est acceptable, demeure le problème de réaliser, pour un coût abordable, les organes électroniques suffisamment performants pour conférer une grande souplesse d'exploitation des systèmes informatiques.

Actuellement, dans le domaine des organes électroniques capables de remplir les tâches essentielles d'un terminal, deux concepts se font jour. Le premier fait appel aux microprocesseurs universels, généralement connus sous les sigles anglosaxons MPU, CPU, etc. ; ces microprocesseurs associés à des composants standards peuvent être programmés, conférant une grande souplesse au système, aux dépens d'un coût important. Le second concept vise à réaliser un processeur spécialisé et spécifique de l'application envisagée; il est réalisé par la combinaison judicieuse de composants élaborés du type MSI (intégration à moyenne échelle), les performances étant limitées au profit du coût. La présente invention diffère notablement des deux concepts précédents en ce sens qu'elle fournit des moyens pour réaliser un processeur spécialisé mais performant qui, associé à un nombre restreint de composants MSI standards, est capable d'assurer les tâches indispensables à une exploitation souple d'un système de communication à visualisation par écran cathodique, les moyens tels que fournis autorisant l'intégration à grande échelle du processeur sous la forme d'un composant unique.

L'invention a pour objet un processeur de données pour terminal informatique selon la revendication 1. Un tel processeur permet d'intégrer la majorité des circuits électroniques et d'obtenir ainsi un coût de fabrication intéressant.

Ce processeur remplit les fonctions suivantes :

1) Il code et décode les signaux en provenance de la source de messages codés.

2) Il classe ces messages codés selon leur nature: caractères, contrôles, commandes.

Le processeur fournit les informations nécessaires pour:

— visualiser un très grand nombre de caractères par ligne de texte, un nombre important de lignes de caractères par page;

— visualiser les textes avec une cadence de rafraîchissement élevée sans phénomène de papillotement;

— visualiser un curseur d'écriture clignotant et déplacer celui-ci sur la totalité de l'écran;

— disposer d'un nombre de pages de texte chaînées ou non, de façon continue;

— décaler automatiquement le texte en fin de page (mode ROLL-UP);

— effacer partiellement ou complètement les rangées de caractères visualisées sur l'écran cathodique.

Grâce à la synchronisation entre le processeur et le balayage de la télévision mentionné à la revendication 1, les fonctions principales — écriture en mémoire et lecture/visualisation des données

— sont réalisées en temps partagé à la cadence de balayage de la ligne de télévision, autorisant un débit d'information élevé.

Dans une forme d'exécution, la base de temps contrôlant le balayage télévision et la base de temps de visualisation des caractères sont pseudo-synchrones, permettant notamment de modifier à volonté la largeur des caractères visualisés.

Dans une autre forme d'exécution, le processeur peut recevoir des mémoires vives à accès aléatoires (RAM) du type statique ou dynamique et, dans ce dernier, fournit des moyens de rafraîchissement du bloc mémoire de stockage des caractères.

Dans une autre forme d'exécution, l'architecture du processeur est telle qu'elle autorise son intégration à grande échelle, notamment par le choix des opérateurs logiques et la réduction des bornes entrée/sortie.

Les caractéristiques et avantages fournis par l'invention découleront dé la description qui va suivre, faite en regard des dessins annexés, et qui donnent, à titre explicatif, mais non limitatif, un mode de réalisation et de mise en œuvre de l'invention.

Sur ces dessins :

la fig. 1 représente les organes physiques constitutifs d'un système complet selon l'invention ;

la fig. 2 représente les sous-ensembles principaux constitutifs d'un processeur selon l'invention;

la fig. 3 représente le format de l'image du texte visualisé sur l'écran cathodique;

la fig. 4 représente les modes de visualisation du curseur d'écriture;

la fig. 5 illustre la visualisation de pages chaînées;

la fig. 6 illustre le décalage automatique du texte;

la fig. 7 représente, sous une forme synoptique, l'architecture du processeur selon l'invention;

la fig. 8 représente, sous une forme synoptique, les générateurs de base de temps et un chronogramme des formes d'ondes associées ;

la fig. 9 représente, sous une forme synoptique, les moyens d'adressage des mémoires dans le mode lecture/visualisation;

la fig. 10 représente, sous une forme synoptique, un mode de réalisation de reconnaisseurs temporels;

la fig. 11 représente un mode de réalisation du défilement d'une page de texte et les séquences de rangées de cases de caractères ;

la fig. 12 représente, sous une forme synoptique, l'ensemble des générateurs d'adressage des moyens de visualisation;

la fig. 13 représente, sous une forme synoptique, simplifiée, les circuits d'adressage des moyens d'écriture;

' la fig. 14 représente les organes générant d'un cycle simple d'écriture et un chronogramme des signaux associés ;

la fig. 15 représente les organes générant des cycles complexes d'écriture;

la fig. 16 représente, sous une forme synoptique, les organes permettant d'élaborer et de visualiser le curseur d'écriture;

la fig. 17 représente, sous une forme synoptique, les organes assurant le défilement du texte sur l'écran cathodique;

la fig. 18 représente, sous une forme synoptique, les organes de chaînage des pages de texte, illustre le mode de chaînage et donne un chronogramme des signaux associés;

la fig. 19 représente une variante d'exécution du mode de défilement d'une page de texte;

la fig. 20 représente l'architecture du processeur intégré ;

la fig. 21 donne un exemple d'application du processeur.

La fig. 1 représente, à titre illustratif, les organes physiques constitutifs d'un terminal selon l'invention, permettant à un utili5

10

15

20

25

30

35

40

45

50

55

60

65

624 497

4

sateur de communiquer et de dialoguer avec un système informatique. Un tel terminal comprend les organes suivants:

— un récepteur de télévision standard 1 d'un modèle largement commercialisé, du type noir et blanc ou couleurs, sur l'écran cathodique duquel seront visualisés les caractères, lettres, chiffres, ponctuations, signes, etc. Le choix de la dimension de l'écran cathodique est gouverné principalement par la distance entre l'opérateur et l'écran et, si celui-ci doit être transportable ou mobile, il peut être alimenté à partir du réseau électrique industriel ou par une batterie chimique;

— un poste d'abonné téléphonique 2 doté de son combiné 3 comprenant l'écouteur et le microphone, et un cordon de liaison 4 au réseau d'interconnexion;

— un coupleur acoustique 5 assurant la liaison entre le combiné téléphonqiue 3 et le processeur 7. Ce coupleur est optionnel si le processeur est directement connecté au poste téléphonique, ou au système avec lequel l'utilisateur souhaite dialoguer;

— un clavier standard 6 comportant par exemple 52 touches et comprenant un bloc électronique de codage, ce clavier permet l'édition des textes et des codes opération ;

— un processeur 7 se présentant sous la forme d'une carte qui est connectable aux autres organes par l'intermédiaire de la liaison R au récepteur de télévision 1 au travers d'un modulateur UHF 8 et la prise coaxiale d'antenne 9; de la liaison C au clavier 6 et la liaison T à l'ensemble téléphonique. Le modulateur UHF 8 est un organe optionnel si le récepteur de télévision 1 possède une entrée directe en vidéo ou est remplacé par une console de visualisation, tel qu'un moniteur vidéo professionnel opérant suivant les normes de la télévision commerciale.

D'autres configurations de terminaux sont possibles, notamment elles peuvent comporter, en plus d'écrans cathodiques, l'adjonction d'un crayon lumineux, d'un organe d'impression, etc.

La fig. 2 représente, sous une forme synoptique simplifiée, les sous-ensembles qui constituent le processeur 7 de la fig. 1. On peut considérer que le processeur comporte trois parties :

— La partie A qui rassemble les éléments de communications: un élément 10 de mise en parallèle ou en série des données véhiculées par les entrées/sorties (ou UART dans la littérature anglo-saxonne); il est constitué par un boîtier du type AY-5-1013 commercialisé par la firme General Instruments, il reçoit en outre les messages élaborés par le clavier, et il est associé d'une part à un modem 11 émission/réception constitué par un boîtier du type MC 14412 commercialisé par la firme Motorola et, d'autre part, à un circuit de cadencement 12 de transmission des messages codés, constitué par un boîtier du type MC 14411 commercialisé par la firme Motorola.

— La partie B qui rassemble les circuits de gestion des divers signaux, circuits qui seront largement décrits ultérieurement.

— La partie C qui comprend un bloc mémoire 20 de stockage des codes caractères, sous forme numérique, et un générateur de caractères 21.

La partie B, à l'exception d'un nombre réduit de composants, est constituée par un boîtier unique représenté en 10 sur la fig. 1. Les principales liaisons sont:

— le bus de sortie B.O du clavier;

— le bus d'entrée B.l des messages codés dans le processeur;

•— le bus d'adressage B.2 de la mémoire de stockage 20 des codes caractères;

— le bus d'adressage B.3 du générateur de caractère 21 ;

— le bus B.4 d'entrée des données dans la mémoire de stockage 20;

— le bus de liaison B.5 entre le bloc mémoire 20 et le générateur de caractères.

Les principaux signaux de sortie sont:

— le signal vidéo F(n) de visualisation des caractères sur l'écran cathodique;

— le signal de synchronisation SYNC du balayage de l'écran cathodique.

Avant d'aborder la description complète et détaillée des moyens fournis par l'invention, nous indiquerons les caractéristiques de l'image du texte visualisé sur l'écran cathodique et nous définirons les termes les plus usités par la suite.

La fig. 3 représente le format de l'image du texte visualisé sur l'écran cathodique. Sur la fig. 3a, le cadre T.V. délimite le domaine de balayage télévision du faisceau cathodique. Ce domaine de balayage comporte m lignes horizontales moins le nombre de lignes se produisant durant le retour de trame, et s trames par seconde. Le cadre P.T. délimite le format d'une page de texte qui comporte Xm colonnes de cases caractères et Yn rangées de cases caractères. La page de texte peut être cadrée électroniquement à l'intérieur du cadre T.V. par une marge CDG.H (cadrage horizontal) et une garde de haut de page CDG.V (cadrage vertical), comme il sera expliqué ultérieurement.

La fig. 3b représente, à plus grande échelle, le format d'une case caractère de rang Np correspondant à la colonne caractère de rang Xi et la rangée caractère de rang Yj. Une case caractère comporte 1 colonne de cases points D et p rangées de cases points qui sont inscriptibles, par illumination du faisceau cathodique du tube.

Nous avons les relations suivantes :

0<l<aM 0<p<pN 0<X<XM 0<Y<YN le rang de la case caractère Np est donné par

Np=(XM+l)Yj+Xi le rang de la dernière case caractère N(Xm,Yn) est N(Xm,Yn)=(Xm+1)Yn+XM

Dans l'exemple d'application choisi:

1m=7,Pn=11,Xm=63,Yn=15

ce qui correspond à une page de texte visualisé comportant 1024 cases caractères, et chacune des cases caractères est constituée de 96 points adressables par le faisceau du tube cathodique et donc inscriptibles.

Le format d'un caractère est une matrice de 35 points (5 x 7), les cases caractères sont jointives donc, dans l'exemple choisi, la séparation horizontale entre les caractères est de 3 points et la séparation verticale de 5 points.

Sur la fig. 3b ont été représentés, à titre illustratif, la lettre A de l'alphabet localisée entre les rangées points de rang 1 et 7 et un signe particulier, le curseur d'écriture, localisé dans la rangée points de rang 9, et constitué par un trait horizontal de 5 points.

Le nombre total de points selon l'abscisse de la page de texte est donc:

nx=8 (Xm+ 1) = 512 points.

Le nombre total de points selon l'ordonnée de la page de texte est donc:

ny= 12 (Yn+1)= 192 points ou lignes télévision.

Le nombre total n de points dans une page de texte est: n = 1 m+8 Xm + 512pn=6144Yn=98.304 points.

Dans l'exemple choisi, le nombre de lignes horizontales télévision, m, est de 315 lignes et le nombre d'images par seconde, s, ou fréquence de trames, est de 50 Hz. Dans ce type d'application d'un balayage télévision, il n'est pas nécessaire d'interligner les images de rang pair et impair.

Les niveaux des signaux de modulation du faisceau du tube cathodique sont binaires, le choix des niveaux haut et bas dépend, si les caractères sont visualisés en noir ou en blanc ou du standard télévision utilisé, européen ou non.

La fig. 4 illustre les modes de visualisation du curseur d'écriture. En A, dans le mode écriture d'un nouveau caractère, le curseur est normalement positionné dans la case adjacente au dernier caractère inscrit et, en B, le curseur est représenté à un instant

5

10

15

20

25

30

35

40

45

50

55

60

65

5

624 497

ultérieur. Dans ce mode, seul le curseur d'écriture clignote à basse cadence (2 Hz par exemple). Dans le mode modification de l'écriture d'un caractère, en C le curseur d'écriture est localisé dans la case où se trouve le caractère à modifier, le curseur et le caractère clignotent en opposition de phase, en D le curseur d'écriture est représenté à un instant ultérieur, après modification du caractère.

La fig. 5 est une représentation illustrant la visualisation de pages chaînées. L'écran cathodique CRT du tube cathodique du téléviseur se comporte comme une fenêtre qui se déplace continuellement sur un rouleau de pages contiguës.

La fig. 6 illustre le décalage automatique du texte en fin de page, ou mode «ROLL-UP». Pour éviter d'obtenir, en fin de page, le retour du curseur d'écriture en haut de la page et l'écriture d'un nouveau texte sur l'ancien:

a) le curseur d'écriture est maintenu bloqué sur la dernière rangée de caractères;

b) le texte monte progressivement et les nouvelles rangées de caractères arrivent par le bas, les rangées supérieures sont normalement effacées, sauf si l'on dispsoe en mémoire de plusieurs pages de texte vierges.

La fig. 6a illustre le fonctionnement en l'absence du mode ROLL-UP et la fig. 6b avec adjonction du mode ROLL-UP.

Une autre facilité fournie par l'invention est l'effacement partiel ou total des caractères d'une page de texte. Lors de l'écriture d'une rangée de caractères sur une rangée déjà inscrite, les nouveaux caractères prennent la place des anciens ; si la nouvelle rangée est plus courte que l'ancienne, nous pouvons trouver une situation gênante, d'où la nécessité de «blanchir» des parties de la page de texte, comme effacement complet d'une rangée de caractères, effacement d'une fin de rangée, ou la totalité de la page comme effacement de la page.

Nous décrirons maintenant l'architecture du processeur et les principaux moyens fournis par l'invention représentés à la fig. 7 sous la forme d'un schéma synoptique. L'architecture du processeur comprend deux parties:

— La partie localisée dans la portion inférieure de la fig. 7 qui rassemble les circuits de lecture des codes caractères dans la mémoire de stockage 100 et les circuits qui visualisent les caractères sur l'écran cathodique par l'intermédiaire du générateur de caractères 200.

— La partie localisée dans la portion supérieure de la figure qui rassemble les circuits d'écriture des codes caractères dans la mémoire de stockage et les circuits de commande des modes contrôles spécifiés par les codes d'écriture et d'effacement des caractères et les codes de mouvement du curseur d'écriture.

Ces deux parties fonctionnent en temps partagé, à la cadence du balayage ligne télévision, par multiplexage dans le temps au travers du multiplexeur 300 commandé par le signal de commande INI.

Les données d'entrée du processeur, qui sont fournies par le clavier ou transmises par la ligne téléphonique, sont des signaux numériques correspondant à des codes caractères ou des codes contrôle. Ces signaux Sin sont disponibles en parallèle sur 7 fils et sont accompagnés d'un signal temporel STR ou «Strobe» indiquant la présence d'un mot de code dans le code standard ASCII ou EBDIC. Les mots du code de 7 bits sont fournis à une mémoire 400 du type mémoire morte ROM qui permet d'élaborer un mot de 3 bits (Co, Ci, C2) qui spécifie le mode d'écriture. Les données d'entrée sont aussi dirigées vers la mémoire de stockage; dans l'exemple choisi seulement 6 bits parmi 7 sont retenus pour spécifier un code caractère permettant ainsi de disposer de 64 types de caractères visualisés.

La mémoire de stockage des codes caractères 100 est constituée par une mémoire vive RAM de U pages de 1024 mots de 6 bits. Elle est adressable de façon aléatoire et est du type statique ou avantageusement du type dynamique. L'entrée écriture de la mémoire est indiquée par le repère W. En amont de la mémoire 100 est disposé un opérateur 150 qui permet l'effacement de caractères par l'inscription de «blancs».

Le générateur de caractères 200 est constitué par une mémoire morte ROM permettant de générer 64 caractères différents selon un format 5x7 points, dans une matrice, 5x8 points, la rangée de points de rang 000 est vide. L'entrée des codes caractères transférés de la mémoire de stockage s'opère en parallèle, la sortie des points Fn, ou vidéo, s'effectue en série, par l'intermédiaire d'un convertisseur parallèle/série.

Le déroulement des opérations est contrôlé par deux bases de temps : la base de temps de cadence de visualisation des points et la base de temps de synchronisation du balayage télévision. La base de temps de cadencement des points est constituée par une horloge Hd pseudo-synchrone de la base de temps du balayage télévision, sa fréquence d'oscillation Fd est réglable pour permettre d'ajuster la largeur des caractères et conjointement la marge droite de la page de texte. La pseudo-synchronisation de l'horloge Hd est réalisée par le blocage de l'horloge par le signal INI et son redémarrage par les tops de cadrage horizontal CDG.H.

La base de temps de synchronisation du balayage télévision est constituée par une horloge Ho dont l'oscillation est continue. La fréquence de sortie Fo de cette horloge est divisée dans une série de compteurs chaînée, le compteur 510 délivre les tops de synchronisation Sh du balayage ligne télévision et les tops de cadrage horizontal CDG.H, le compteur 520 délivre les tops de synchronisation Sv du balayage trame télévision et les tops de cadrage vertical CDG.V, le compteur 530 délivre les signaux de contrôle Scl de l'effacement d'une rangée de caractères et enfin le compteur 540 délivre les signaux de contrôle Ses de l'effacement de l'écran cathodique.

Les circuits des adresses de visualisation qui permettent d'adresser la mémoire de stockage 100 et la mémoire de caractères 200 sont constitués par 4 compteurs : Y.CNT, X.CNT, p.CNT et 1 .CNT chaînés de façon que leur contenu autorise l'adressage des 98.304 points inscriptibles. Les compteurs l.CNT et X.CNT correspondant à l'abscisse de la page de texte ont une capacité de comptage modulo 512, et sont incrémentés pour chacune des lignes télévision, ce qui autorise l'emploi de mémoire de stockage du type RAM dynamique. Les compteurs p.CNT et Y.CNT, correspondant à l'ordonnée d'une page de texte ont une capacité de comptage modulo 192 et sont incrémentés pour chaque balayage de trame.

Les circuits des adresses d'écriture, ou pointeurs d'écriture, qui permettent d'adresser la mémoire de stockage 100 sont constitués par des registres PTx et PTy qui sont incrémentés par les ordres d'écriture.

Les circuits d'écriture comportent un circuit de décodage 600 des codes caractères qui élabore l'ordre d'écriture spécifié par le mot de code Co, Ci, C2, ce circuit permet d'incrémenter le pointeur d'écriture. Le circuit de contrôle d'écriture 700 comporte des générateurs de cycle d'écriture dont le fonctionnement est conditionné par la présence du signal de contrôle STR. Ce circuit permet de générer des codes simples, tels que : écriture d'un caractère dans la mémoire de stockage 100, incrémentation du pointeur d'écriture permettant le mouvement du curseur d'écriture; il permet aussi de générer des cycles complexes, tels que ceux correspondant à l'effacement partiel ou total de l'écran, soit sur commande, soit de façon automatique en mode ROLL-UP, lors de l'effacement de la dernière rangée de caractères visualisés.

Le circuit d'élaboration du curseur d'écriture 800 est constitué par un comparateur à 10 bits qui délivre un signal PT0 lorsque les contenus des circuits d'adresses de visualisation et d'écriture sont identiques, le signal de visualisation PT du curseur d'écriture est conditionné par le contenu du compteur p.CNT.

Le processeur comporte aussi des circuits 900 permettant de générer le mode de fonctionnement ROLL-UP et le chaînage des pages de texte.

5

10

15

20

25

30

35

40

45

50

55

60

65

624 497

La fig. 8 représente, sous une forme synoptique, les générateurs de base de temps au nombre de deux : la base de temps de balayage télévision et la base de temps de positionnement des points caractères à visualiser.

La base de temps de balayage télévision comprend une horloge Ho, constituée par un oscillateur dont la fréquence de sortie Fo est avantageusement contrôlée par un «quartz», une suite de diviseurs de fréquence constitués par les compteurs CNT1, CNT2, CNT3 et CNT4 dont les rangs de division sont respectivement 4,16, 5 et 63, et un compteur CNT5 dont la fonction sera explicitée ultérieurement. Le compteur CNT2 comporte deux sorties, l'une délivrant les tops de synchronisation Sh de la fréquence ligne télévision, l'autre les tops de cadrage horizontal CDG.H. Le compteur CNT4 comporte également deux sorties, l'une délivrant les tops de synchronisation verticale Sv de la fréquence de trame télévision, l'autre les tops de cadrage vertical CDG.V de la page de texte. Les tops de synchronisation Sh sont appliqués à un compteur CNT.5 permettant d'élaborer des signaux de contrôle des circuits d'effacement des caractères visualisés sur l'écran cathodique, circuits qui seront décrits ultérieurement. Le compteur CNT5 comporte deux sorties : Qs permettant une division de la cadence des tops Sh par un facteur 64 et Q9 permettant une division de la cadence des tops Sh par un facteur de 1024.

La base de temps de positionnement des points caractères comprend une horloge Hd, constituée par un oscillateur dont la fréquence de sortie Fd est réglable et rendue pseudo-synchrone en déclenchant l'oscillation de celui-ci par les tops de cadrage horizontal CDG.H. L'oscillateur est stoppé par les signaux de fin de rangée X.CNT des caractères visualisés. La combinaison des tops de cadrage CDG.H et des tops de fin de rangée de caractères,

dans un opérateur logique, donne naissance à un signal INI,

signal d'inhibition de l'horloge de points Hd. Conjointement, ce signal INI sera utilisé pour multiplexer, dans le temps, les périodes de lecture/visualisation des caractères et les périodes d'écriture des caractères dans la mémoire de stockage. La durée du signal INI occupe environ un tiers du temps de la période de ligne télévision et c'est la présence de ce signal qui gouverne le mode écriture des caractères dans le mémoire de stockage.

Sur la fig. 8b sont représentées les formes d'ondes associées aux circuits de base de temps. Les tops de synchronisation horizontale Sh ont une période égale à 64 To où To est la période de l'horloge Ho de fréquence Fo- Les tops de synchronisation verticale Sv ont une période Tv=mTH où m est le nombre de lignes télévision par trame égale à 315, dans l'exemple présent. La durée d'une période Tv est aussi égale à 20 millisecondes pour un standard télévision 50 Hz.

Les signaux en dents de scie du balayage B.L et B.T du faisceau cathodique comportent une période active ou période de trace Ta et une période de retour Ta. Les signaux de cadrage horizontal CDG.H sont décalés en retard d'un temps Ti par rapport aux tops de synchronisation horizontale Sh- Les signaux de fin de rangée de caractères X.CNT se produisent après une période Tc= 512 Td (où Td est la période de l'horloge de points HD), la période de Tc correspond au mode lecture/visualisation. La période Tw correspondant à la période disponible pour le mode écriture dans la mémoire de stockage des caractères est égale à Ti +T2+T3 contrôlé par le signal d'inhibition INI de l'horloge de points Hd-

Des chronogrammes de la fig. 8b on peut déduire que:

— la durée Tp de visualisation d'une page de caractères est égale à 192 Th= 12.228 T0;

— la durée d'une trame d'une image télévision est égale à

20.160 To = 20 ms,

d'où la fréquence Fo de l'horloge Ho de balayage télévision Fo= 1/To = 1,008 MHz et la période Th d'une ligne télévision est égale à environ 64 us. La durée Tc de visualisation d'une rangée de caractères est égale à:

Tc = TH — (T1 + T2+T3)

avec T3 =Ta temps de retour du balayage ~ 12 |is

1

Ti ~T2 égaux à environ 5 us, d'où la fréquence Fd de l'horloge de points Hd égale approximativement à 12 MHz. Les périodes de répétition des signaux Ses et Scl du compteur CNT.5 sont respectivement égales à 64 et 4 ms.

Nous décrirons maintenant les moyens permettant d'adresser la mémoire RAM de stockage des codes caractères et la mémoire ROM de génération des caractères dans le mode lecture/visualisation.

La fig. 9a représente, sous une forme synoptique, simplifiée, l'organisation du bloc d'adressage de la mémoire RAM 100 et de la mémoire ROM 200. Au cours d'un cycle de visualisation, le faisceau cathodique traverse séquentiellement tous les points n inscriptibles dans une page de texte 0<n<98.303. Pour ce faire, nous disposerons de 4 compteurs chaînés selon l'ordre suivant:

— un compteur 1 .CNT à 3 bits modulo 8 dont les sorties d'adresses correspondantes sont Lo, Li, L2;

— un compteur X.CNT à 6 bits modulo 64 dont les sorties d'adresses correspondantes sont Ao à A5 ;

— un compteur p.CNT à 4 bits modulo 12 dont les sorties d'adresses sont Ro, Ri, R2;

— un compteur Y.CNT à 4 bits modulo 16 dont les sorties d'adresses sont Ä6 à A9.

L'incrémentation du bloc des compteurs s'opère à la cadence des tops CKd délivrés par l'horloge de points Hd. Le chaînage des compteurs est tel que la valeur maximale reconnue sur le compteur précédent autorise l'incrémentation du compteur suivant. Dans l'organisation des mémoires et des circuits d'adressage telle que représentée à la fig. 9a, il est nécessaire de tenir compte de différents délais de transmission ou d'exécution: le temps d'accès de la mémoire RAM, le temps de traversée de la mémoire ROM et le temps de sélection de*la matrice 5x12 d'une case caractère; utilisant les composants résultant de la technologie actuelle, ces délais sont supérieurs à 0,8 p.s. Pour pallier cette limitation, on insère deux registres tampons 110 et 210 comme représenté à la fig. 9b. Le registre 110 est inséré entre la mémoire RAM et la mémoire ROM, le registre 210 est inséré entre la mémoire ROM et un registre de conversion 220 parallèle/série adressé par le compteur 1 .CNT. L'adressage des registres tampons 110 et 210 est effectué par les tops d'incrémentation du compteur X.CNT : l'enregistrement dans ces registres se produit, un court délai précédant la modification de leurs données, c'est-à-dire avant l'incrémentation du compteur X.CNT.

La configuration de chaînage des compteurs de visualisation représentée à la fig. 9b élimine l'effet des différents délais.

L'incrémentation du bloc des compteurs doit être rendue synchrone de la base de temps de télévision. Si nous considérons la visualisation horizontale des points caractères, le bloc des compteurs doit s'incrémenter de 512 unités par ligne de points, pour cela il est nécessaire de démarrer l'horloge de points Hd en synchronisant avec les tops de synchronisation Sh ou plus exactement avec les tops de cadrage CDG.H, lesquels indiquent le début d'une rangée de caractères d'une page de texte, puis de stopper l'horloge Hd dès que le bloc des compteurs a enregistré une incrémentation de 512 unités, le schéma correspondant au contrôle de l'horloge de points Hd est représenté à la fig. %■ Un opérateur logique, bascule ou porte, est actionné par les tops CDG.H et remis en l'état lorsque les compteurs l.CNT et X.CNT ont enregistré 512 incrémentations correspondant au contenu (512+16)— 16unités, du fait des délais de transfert des mémoires comme indiqué précédemment. La sortie de l'opérateur délivre un signal INI d'inhibition de l'horloge Hd qui sera utilisé conjointement pour activer le mode écriture.

La synchronisation verticale peut être réalisée d'une manière semblable à la synchronisation horizontale, toutefois il est préférable d'opérer différemment en vue d'autoriser l'utilisation d'une

6

5

10

15

20

25

30

35

40

45

50

55

60

65

7

624 497

mémoire de stockage des caractères du type RAM dynamique. En effet, l'inhibition de l'horloge de points Hd empêcherait l'adressage de la mémoire RAM pendant environ 8 ms. Pour stopper l'adressage des rangées de la mémoire RAM, il suffit d'inhiber l'entrée d'incrémentation du compteur p.CNT en fin de page du texte, jusqu'à l'instant d'arrivée du top de cadrage vertical CDG.V, comme représenté à la fig. 9.C.

Les signaux de sortie du compteur p.CNT qui adressent la mémoire ROM 200 de génération des caractères doivent être adaptés au type de mémoire ROM choisi. Si, par exemple, cette mémoire est du type 5 colonnes de points et 8 rangées de points, avec la rangée de rang, 0, non inscrite, il est nécessaire pour obtenir une séparation verticale de 5 points entre les caractères, d'insérer un circuit logique d'interface entre le compteur p.CNT et la mémoire ROM 200. Un exemple de réalisation d'un tel circuit d'interface est représenté à la fig. 9.d. Les niveaux des signaux po-P2 du compteur p.CNT sont inversés et appliqués à l'une des entrées de portes du type NON-OU, tandis que l'autre entrée des portes reçoit le signal p3. Les signaux de sortie R0-R2 de ces portes sont appliqués aux entrées adressage de la mémoire ROM 200, les signaux po-ps sont fournis aux reconnaisseurs d'état du compteur p.CNT. La fig. 9.e, sous une forme tabulaire, donne le diagramme des séquences d'adressage correspondantes.

Nous avons vu que l'état des compteurs des adresses de visualisation doit être reconnu; il est alors nécessaire d'insérer des dispositifs reconnaisseurs. Ces reconnaisseurs peuvent être réalisés par des portes qui élaborent la somme boléenne des sorties des compteurs. Une méthode différente, à base de reconnaisseurs temporels, est représentée sous forme synoptique à la fig. 10. Pour réaliser un reconnaisseur temporel de la valeur K d'un compteur modulo N, avec 0^K<N, on peut utiliser un reconnaisseur boléen de la valeur K' et retarder cette valeur d'une quantité K—K' modulo N. A titre illustratif, les sorties d'un compteur modulo 16 incrémenté par un signal S alimentent une porte 2 du type ET, associée à une série de bascules 3 déclenchées par ce même signal S qui retarde séquentiellement la sortie de la porte 2.

Nous aborderons maintenant la description des circuits qui permettent de décaler vers le haut la page de texte, c'est-à-dire assurent le fonctionnement du terminal en mode ROLL-UP.

Dans les configurations précédentes de chaînage des compteurs d'adresse de visualisation, chaque case caractère de rang Np est stocké de façon correspondante dans la mémoire de stockage des codes caractères. Pour pouvoir opérer en mode ROLL-UP, les rangées de caractères doivent pouvoir se déplacer vers le haut de l'écran cathodique.

Un moyen pour réaliser ce défilement est de conditionner l'incrémentation des compteurs p.CNT et Y.CNT à un registre dont le contenu correspond au numéro de la dernière rangée de caractères à inscrire.

La fig. 1 la représente un mode de réalisation de cette opéra- • tion de contrôle de l'incrémentation des compteurs p.CNT et Y.CNT. La sortie d'un registre FL dont le contenu K (0<K< Yn), est comparée dans un comparateur C avec le contenu du compteur Y.CNT. On remarquera que, lorsque le contenu du registre FL est « 1111 », on est alors ramené aux configurations précédentes.

La fig. ll.b représente un chronogramme des séquences associées au mode ROLL-UP, en (A) lorsque le contenu du registre FL est égal à 15 unités, en (B) lorsque le contenu du registre FL est égal à 4 unités.

La modification du contenu du registre FL est lié au mode d'écriture qui sera développé ultérieurement. La description partielle des éléments constituant le bloc d'élaboration des adresses de lecture/visualisation des caractères permet d'établir le schéma complet de ce bloc qui est représenté sous une forme synoptique à la fig. 12.

Nous décrivons maintenant les moyens d'écriture des caractères et tout d'abord les moyens d'adressage de la mémoire RAM de stockage des codes caractères. Ces moyens d'adressage représentés sous une forme synoptique très simplifiée, à la fig. 13, sont constitués par un pointeur d'écriture comprenant deux registres chaînés PTx et PTy d'une capacité de 10 bits, dont le contenu indique l'adresse du prochain caractère à écrire dans la mémoire RAM, caractère qui sera consécutivement visualisé. Une opération d'écriture comporte donc une inscription ou écriture dans la mémoire RAM de stockage des codes caractères, puis la modification du contenu du pointeur d'écriture. Une opération d'écriture est conditionnelle de la présence du signal STR, contraction du terme STROBE, qui est un signal de service validant le code caractère reçu, la nature de l'opération est spécifiée par le mot de 3 bits Co, Ci, C2 ou code d'écriture. Ces moyens d'écriture ne sont actifs que pendant la période de temps correspondant à la présence du signal INI d'inhibition de l'horloge de points Hd. Les mots d'adresses délivrés par les registres PTx et PTy sont multi-plexés dans le temps par le multiplexeur 300 contrôlé par le signal d'inhibition INI. Les opérations d'écriture spécifiées par le code d'écriture Co, Ci, C2 peuvent être réparties dans deux classes: l'une qui ne comporte qu'un cycle simple qui est exécuté pendant la présence du signal d'inhibition INI, l'autre qui comporte des cycles complexes exécutés sur plusieurs périodes du signal d'inhibition INI.

Une opération d'écriture selon un cycle simple commandera:

— l'écriture éventuelle dans la mémoire RAM de stockage d'un mot de code de caractère, et/ou

— un déplacement du curseur d'écriture +1, —1, +64, —64 correspondant respectivement à un décalage à droite, à gauche, la descente ou la montée d'une rangée de caractères.

La fig. 14a représente, sous une forme synoptique, les organes nécessaires à l'élaboration d'un cycle simple, ils comportent, par exemple, trois bascules S, W, P du type Maître-Esclave, la bascule Esclave recopiant la bascule Maître lorsque le niveau de l'horloge est au niveau bas. Le signal de synchronisation horizontal S h de balayage de télévision échantillonne, à l'aide de la bascule W, le signal de sortie Qs d'une bascule S positionnée par le signal STR. Le signal de sortie Wo de la bascule W est un signal autorisant une opération d'écriture spécifiée par le code d'écriture Co, Ci, C2. La sortie Qw de la bascule P est échantillonnée par le signal Sh permettant d'élaborer un signal CK.W d'incrémentation du pointeur d'écriture PTx, PTy et la remise à zéro des bascules W et S. La bascule P est remise à zéro par le signal de cadrage horizontal CDG.H complétant ainsi un cycle simple.

Selon le mot de code d'écriture Co, Ci, C2, soit le caractère à visualiser est écrit dans la mémoire RAM, soit le pointeur d'écriture est incrémenté.

La fig. 14b représente le chronogramme des signaux mis en jeu dans les circuits de la fig. 14a. Le front montant du signal Sh échantillonne la bascule W tandis que le front descendant échantillonne la bascule P. Le front avant du signal CDGH remet à zéro la bascule P, opération qui conclut un cycle simple d'écriture.

Les cycles complexes sont aussi conditionnés par la présence d'un signal STR, ils permettent:

— la remise à zéro du pointeur d'écriture, puis l'écriture dans la mémoire RAM de stockage des codes caractères de 1024 «blancs» dans le but d'effacer la totalité des caractères inscrits dans cette mémoire et, par voie de conséquence, de visualiser une page blanche de caractères sur l'écran cathodique;

— l'écriture de 64 «blancs» dans la mémoire RAM, sans changement du contenu du registre d'adresse écriture PTy, dans le but d'effacer une rangée complète de caractères;

— l'incrémentation du contenu du registre d'adresse écriture PTx et l'écriture de «blancs» dans la mémoire RAM jusqu'au moment où le contenu du registre PTx correspond au retour du curseur d'écriture en début de rangée de caractères.

5

10

15

20

25

30

35

40

45

50

55

60

65

624 497

8

La fig. 15 représente, sous forme synoptique, les organes permettant d'élaborer des cycles complexes d'écriture. Nous avons vu précédemment que l'entrée Dw de la bascule W permet d'élaborer, si elle est positionnée au niveau haut, un cycle d'écriture à la cadence du signal Sh de balayage ligne de l'écran cathodique. Si, alors, on maintient ce niveau haut à l'entrée Dw de la bascule W pendant une durée prédéterminée fonction du nombre de caractères (ou de «blancs») à inscrire, on pourra élaborer des cycles complexes; à cet effet, les signaux Ses et Scl délivrés par la base de temps de synchronisation de balayage télévision sont utilisés ; rappelons que la durée des signaux Ses et Scl sont respectivement de 1024 et 64 fois la période de répétition Th du signal de synchronisation horizontal Sh. On remarque que, pour ces cycles complexes, il est nécessaire d'inscrire des caractères «blancs» dans la mémoire RAM et que l'inscription de chaque caractère implique de générer un cycle simple d'écriture. Nous pouvons ajouter une autre remarque : lors des cycles effacement d'une rangée de caractères et effacement de la fin d'une rangée de caractères, il est nécessaire d'inhiber le report du registre PTx vers le registre PTy de manière à éviter tout changement de rangée du curseur d'écriture.

Les explications précédentes conjuguées aux remarques ci-dessus permettent de construire le schéma des circuits de génération des cycles complexes qui sont représentés sous une forme synoptique à la fig. 15. Lors d'un cycle complexe, un signal au niveau haut doit être présenté à l'une des entrées D des bascules RCi, CLi et CL2. L'arrivée d'un signal STR réalise un cycle simple d'écriture et le signal CKw mémorise la commande correspondante dans l'une des bascules. Si l'opération d'écriture spécifiée par le mot de code écriture Co, Ci, C2 est un «effacement de fin de rangée de caractères», alors la bascule RC2 est forcée au niveau haut jusqu'au moment où le contenu du registre PTx du pointeur d'écriture atteint une valeur nulle, à cet effet le contenu du registre PTx est détecté et appliqué à l'entrée CK de la bascule RC2. Pendant la totalité du cycle, le signal de sortie PB de la porte OU 401 est appliqué à un opérateur 402 qui force le code Co, Ci, C2 au code écriture caractère normal et conjointement à l'opérateur 150 placé en amont de la mémoire RAM de stockage des codes caractères qui va forcer le mot de code caractère au code «blanc».

Le fonctionnement des deux autres cycles complexes reste identique. Les bascules CLi et ELi mémorisent la commande correspondante jusqu'à ce que l'arrivée d'un front des tops Scl ou Ses mémorise le contenu de ces bascules dans les bascules CL2 et EL2. Dans tous les cas, le signal PB va forcer: le code Co, Ci, C2 au code 000 (code écriture caractère) et le code caractère au code «blanc». Les bascules CL2 et EL2 correspondant aux codes écritures effacement page et effacement rangée de caractères sont maintenues au niveau haut jusqu'à l'apparition du second front montant des signaux Ses et Scl- On notera aussi que l'insertion d'une porte ET entre les registres PTx et PTy permet d'inhiber le report du registre PTx vers le registre PTy pendant la durée des cycles complexes «effacement d'une rangée de caractères» et «effacement d'une fin de rangée de caractères».

L'élément 405 est une matrice de décodage permettant de traduire le mot de code selon les ordres opération récapitulés dans le tableau ci-après:

C

2

C c

W '-o

Ordre opération

0

0

0

Effacement page

0

0

1

Effacement fin rangée caractères

0

1

0

Descente d'une ligne

0

1

1

Inhibition caractère envoyé

1

0

0

Recul curseur

1

0

1

Effacement ou transfert rangée

1

1

0

Montée d'une ligne

1

1

1

Caractère normal

Dans ce qui suit, nous allons décrire les organes de visualisation du curseur d'écriture qui sont représentés sous une forme synoptique à la fig. 16. Le circuit permettant d'élaborer le curseur d'écriture est constitué par un comparateur 800 à 10 bits qui compare le contenu du pointeur d'écriture constitué par les registres PTx et PTy et le contenu des compteurs d'adresses de visualisation X.CNT et Y.CNT en se rappelant que le contenu du pointeur d'écriture correspond à l'adresse du prochain caractère à inscrire et que le curseur d'écriture est représenté sur l'écran cathodique par un trait horizontal de 5 points apparaissant sur la ligne de rang 9 de la matrice de points d'une case caractère. La visualisation du curseur d'écriture est obtenue pendant la phase de visualisation en forçant au niveau «un» l'entrée du registre tampon. Le signal de sortie PTo du comparateur 800 est retardé d'une période d'incrémentation du compteur X.CNT du fait de l'insertion du registre tampon 210, cette opération est effectuée par une bascule 810 contrôlée par les tops CKx d'incrémentation du compteur p.CNT.

Nous décrirons maintenant les organes nécessaires fournis pour assurer le mode de défilement du texte ou mode ROLL-UP représentés sous une forme synoptique à la fig. 17.

Rappelons que le registre FL est nécessaire à la visualisation pour le mode ROLL-UP et contient le numéro de la dernière ligne en bas de la page de texte (contenu de FL£{ 0,15} ). Par la suite, pour réaliser ce mode ROLL-UP, il suffit d'incrémenter le registre FL en même temps que la partie haute PTy du pointeur d'écriture. La comparaison du contenu du registre FL et de la partie haute PTy du pointeur d'écriture est effectuée par le comparateur C d'une capacité de 4 bits. Suite à l'incrémentation du registre FL, la nouvelle dernière ligne correspond à la ligne la plus ancienne de la page de texte. Celle-ci se trouve généralement inscrite par des codes caractères, il est donc nécessaire d'effectuer son effacement, ou blanchissement, de manière que les lignes apparaissant par le bas de l'écran cathodique apparaissent continuellement vierges de caractères (comme provenant d'un rouleau de papier). A cet effet, lors de l'incrémentation du registre FL, on déclenche automatiquement un cycle «effacement ligne», pour cela la bascule ELi d'enregistrement d'un ordre effacement de ligne est interfacce par une porte 601 logique du type OU. Lors d'un code contrôle «effacement de l'écran», l'ordre correspondant est enregistré par la bascule CLi et consécutivement par la bascule CL2, conjointement le contenu du pointeur d'écriture est annulé (RAZ) et le registre FL est forcé au code « 1111 » correspondant à la rangée caractères de rang 15 unités.

Nous décrirons maintenant le chaînage de plusieurs pages constitué dans la mémoire de stockage des codes caractères.

Lors du fonctionnement du processeur, en mode ROLL-UP, il peut être souhaitable de conserver les parties de textes écrites. La solution est de disposer d'une mémoire de stockage de U 1024 mots de 6 bits, organisée en U—2n pages. Il faut donc gérer l'écriture et la lecture de la page de rang Up. Un exemple de réalisation du chaînage des pages est représenté sous forme synoptique à la fig. 18a. Un compteur U.CNT indiquant le rang de la page en cours est incrémenté par le report RP du registre FL; l'adresse de la page réelle sera déduite de sa valeur, par soustraction d'une unité ou non, suivant que l'on se trouve en bas de la page précédente (haut de l'écran) ou en haut de la nouvelle page (bas de l'écran) ; ceci se déduit de la comparaison de l'adresse «rangée de la case caractère» avec la valeur du contenu du registre FL. Un additionneur ADD est inséré dans le bus des adresses de pages de la mémoire RAM 100 de stockage des codes caractères, cet additionneur est commandé par le signal RS de sortie du comparateur C. Le signal RS est au niveau bas lorsque la partie de la page de texte visualisée sur l'écran cathodique appartient à la page précédente et le signal RS est au niveau haut lorsque la partie de la page de texte visualisée appartient au haut de la page courante.

5

10

15

20

25

30

35

40

45

50

55

60

65

9

624 497

La fig. 18b représente en A la position de l'écran cathodique sur les pages de texte chaînées, et en B la position correspondante des rangées de cases caractères sur l'écran cathodique. Le fonctionnement du chaînage des pages de texte est indiqué sur la fig. 18c, sous la forme d'un chronogramme des rangées de cases caractères, en regard d'une part des tops de synchronisation verticale du balayage de télévision et, d'autre part, de la séquence des pages Ui, de rang Up et Up-i. Un moyen de chaînage tel qu'il vient d'être décrit n'est limité en nombre de pages de textes que par le coût de la mémoire 100 de stockage des codes caractères.

Nous avons vu précédemment que la mise en œuvre du mode ROLL-UP nécessitait deux comparateurs d'adresses: un premier comparateur entre le registre FL et l'adresse des rangées caractères visualisées permettant d'arrêter la visualisation lors de la visualisation de la dernière rangée de caractères sur le tube cathodique et un second comparateur entre le registre FL et l'adresse d'écriture pour savoir s'il est opportun d'incrémenter le registre FL. Il est possible de confondre ces deux comparateurs en un comparateur unique en multiplexant, dans le temps, les adresses visualisation et écriture. Toutefois, lors d'une écriture provoquant une incrémentation du registre FL, il se peut qu'une ligne parasite apparaisse en bas de l'écran cathodique, cela uniquement lors de la première trame. Pour éliminer ce phénomène, on est amené à doubler le registre FL, le premier, FLv, sera utilisé pour la visualisation, le second pour l'écriture, comme représenté sur la fig. 19. Le registre FLv ne sera modifié qu'au début du balayage trame télévision, phase pendant laquelle les moyens de visualisation sont inhibés; à cet effet, les tops de synchronisation verticale Sv du balayage télévision seront fournis au registre FLv. Les registres FL et FLv sont multiplexés par le multiplexeur 350 dont la sortie est comparée dans le comparateur C qui reçoit, d'autre part, le bus des signaux d'adressage de la mémoire RAM 100 de stockage des codes caractères.

Nous décrirons maintenant la manière d'intégrer à grande échelle un processeur selon l'invention. Toute mise en œuvre d'une intégration à grande échelle est sujette à diverses contraintes: le nombre maximal de bornes entrée/sortie d'un boîtier d'encapsulation du circuit, la capacité maximale de composants intégrables sur la pastille de silicium, la fréquence supérieure de fonctionnement, les composants non intégrables, la souplesse d'emploi du dispositif, le nombre de sources d'alimentation.

Il apparaît raisonnable de limiter le nombre de broches entrée/sortie à la valeur standard 28, la valeur standard suivante étant de 40 broches pour les boîtiers d'encapsulation largement commercialisée. Les mémoires de stockage des codes caractères, de génération des caractères, de détermination des codes de contrôle, ne peuvent être intégrées dans le boîtier si l'on veut conserver toute sa souplesse d'utilisation au processeur; de plus, ces dispositifs mémoires sont largement disponibles sur le marché. De ce fait, le bus des données d'entrée qui est fourni à la mémoire de stockage des codes caractères et à la mémoire d'identification des codes de contrôle conduit à placer l'opérateur de forçage à blanc des codes caractères à l'extérieur du boîtier. Etant donné la fréquence de fonctionnement de l'horloge de points Hd et du compteur de visualisation l.CNT, supérieur à 10 MHz, ces éléments seront avantageusement disposés à l'extérieur du boîtier. Le bloc de chaînage des pages, dont la capacité dépend de l'application envisagée, doit être placé à l'extérieur du boîtier. Le quartz qui contrôle la stabilité de fréquence de l'horloge Ho de la base de temps de balayage télévision sera placé extérieurement au boîtier.

Afin de limiter à 28 la valeur du nombre de broches du boîtier, il est judicieux de multiplexer certains des signaux d'entrée/sortie qui sont orthogonaux dans le temps, par exemple le signal PB qui est utilisé pour forcer les codes caractères au code blanc lorsque des opérations d'effacement des caractères utilisés pendant un cycle écriture peuvent être multiplexées avec le signal d'adresse R2 de la mémoire ROM, générateur de caractère utilisé seulement pendant la période de visualisation ; à cet effet, le signal d'inhibition INI peut être utilisé.

La fig. 20 représente un mode d'interconnexion entre le boîtier processeur et les éléments qui lui sont associés pour constituer l'ensemble processeur. Les signaux entrée/sortie sont récapitulés ci-après en regard des numéros de broches.

A0-A4

18 à 22

Adresses de la mémoire de stockage des codes caractères

A5-A9

8 à 4

A0-Aj-adresses délivrées par le compteur X.CNT «compte» en permanence pour permettre de rafraîchir éventuellement des mémoires RAM du type dynamique. La durée de cycle des mémoires doit être inférieure à 500 ns.

11-13

Adresses de la partie «ligne» de la mémoire ROM générateur de caractères. La ligne (000) doit être blanche pour tous les caractères. Le temps d'accès de la mémoire ROM doit être inférieur à 600 ns. L'adresse R2 est multi-plexée avec le signal de commande PB.

PT

15

Inscription curseur d'écriture fourni à la mémoire ROM générateur de caractères c0-c2

23 à 25

Entrées du code écriture, écriture caractère, déplacement du curseur, effacement (voir tableau page 24)

STR

16

Signal de validation des codes écritures

W

17

Signal d'écriture dans la mémoire RAM 4« stockage des codes caractères

CK. 1

9

Signal d'incrémentation des compteurs X.CNT, p.CNT, Y.CNT

INI

Sortie signal inhibition horloge de points Hd, durée 20 us environ - période de répétition 64 us.

Qi-Qo

1-2

Connexions au quartz de l'horloge H0 de balayage télévision

SYNC -

26

Signaux SH et Sy de synchronisation télévision multiplexés dans le temps

R.P. -

27

Sortie d'incrémentation d'un compteur de pages

R.S. -

3

Sortie d'identification de la page visualisée; page précédente ou page courante

VSS

14

Alimentation+5 V

VDD

28

Masse

Par exemple, un tel processeur peut être intégré dans une technologie N-MOS à grille silicium.

Pour compléter cette description de l'invention, nous décrirons un exemple d'application d'un processeur intégré sur une pastille de silicium encapsulée dans un boîtier de 28 broches connectées de façon similaire à celle indiquée ci-dessus. Le processeur et ses composants associés, représentés sous la forme de blocs fonctionnels à la fig. 21, permettent de visualiser 4 pages de texte de 1024 codes caractères de 6 bits, en utilisant une mémoire RAM de stockage du type dynamique et une mémoire ROM capable de générer un alphabet de 64 caractères. Les éléments associés à la partie intégrée J du processeur sont indiqués ci-après: A-B-C-D-E-F : Mémoires RAM dynamiques type 2107 B commercialisées par la firme Intel.

G: Etage tampon de type 74174 commercialisé par la firme

Thomson-CSF, Division Sescosem.

H : Mémoire ROM générateur de caractères du type RO-3-2513

commercialisée par la firme General Instruments. I : Convertisseur parallèle/série du type 74165 commercialisé par la firme Thomson-CSF, Division Sescosem.

K: Compteur du type DM 8556 commercialisé par la firme

National Semiconductors.

L: Mémoire ROM du type 71301 commercialisé par la firme Thomson-CSF, Division Sescosem.

5

10

15

20

25

30

35

40

45

50

55

60

65

624 497

10

M : Additionneur du type 7483 commercialisé par la firme Thomson-CSF, Division Sescosem.

N : Registre du type 74193 commercialisé par la firme Thomson-

CSF, Division Sescosem.

O : Opérateur du type 7400 commercialisé par la firme Thomson-

CSF, Division Sescosem.

P: Opérateur du type SFC.5452 commercialisé par la firme

Thomson-CSF, Division Sescosem.

Q : Opérateur du type 74132 commercialisé par la firme Thomson-CSF, Division Sescosem.

R: Inverseur du type 7404 commercialisé par la firme Thomson-

CSF, Division Sescosem.

S: UART du type AY-5-1013 commercialisé par la firme A.M.I. T : Cadenceur du type MC 14411 commercialisé par la firme Motorola.

U : Portes du type MC 1488 commercialisées par la firme Motorola.

V : Portes du type MC 1489 commercialisées par la firme Motorola.

W : Transistor NPN du type 2 N 2222 constituant l'étage de multiplexage de la vidéo des points caractères et des tops de synchronisation Sy et Sh du balayage télévision.

La liste des éléments indiqués ci-dessus n'est donnée qu'à titre indicatif; des éléments en provenance d'autres firmes peuvent parfaitement convenir.

Le mode de réalisation, les valeurs numériques des principaux paramètres, la nomenclature des éléments dans la description qui vient d'être faite ne sont donnés qu'à titre indicatif. En particulier,

le format des pages de texte peut être modifié, tant pour le nombre de rangées de cases caractères que pour le nombre de colonnes de caractères. Les caractéristiques du balayage télévision peuvent être adaptées à d'autres standards. La capacité de 5 mémoire RAM de stockage des codes caractères est seulement dictée par des conditions opérationnelles d'utilisation. La programmation de la mémoire ROM de décodage des ordres opération peut être changée pour accroître ou réduire les facilités d'exploitation du système.

io Le processeur selon l'invention trouve son application lorsqu'il est nécessaire de disposer d'un terminal de communication à écran cathodique afin qu'un utilisateur puisse dialoguer avec une machine. Si cette machine est située à proximité du terminal, les éléments du réseau téléphonique peuvent être éliminés, dans les 15 applications telles que les contrôleurs locaux, les pupitres de contrôle et, de façon générale, tout organe de dialogue homme-machine. Un terminal selon l'invention peut avantageusement remplacer un téléscripteur.

Les avantages fournis par l'invention, au regard de l'art anté-20 rieur sont importants, notamment la cadence d'écriture en mémoire des caractères, le réglage de la largeur des caractères visualisés, la possibilité d'utilisation d'une mémoire de stockage des codes caractères de plusieurs pages par la mise en œuvre de mémoires RAM chaînées du type dynamique, l'architecture des 25 moyens permettant une intégration à grande échelle des organes de traitement et de contrôle, une grande souplesse de mise en œuvre permettant d'adapter les moyens au niveau des tâches d'exploitation qui sont absolument nécessaires.

r

17 feuilles dessins

Claims (8)

1. 624 497

   2

   REVENDICATIONS

   1. Processeur de données pour terminal informatique connecté entre un bus de données d'entrée et un poste de télévision, ce poste de télévision opérant selon un balayage ayant m lignes par trames et s trames par seconde, ledit processeur de données permettant de visualiser, sur l'écran du poste de télévision, sous la forme de points discrets: une page de texte alphanumérique selon un alphabet de 2N caractères, cette page de texte comprenant Y rangées de cellules caractères, chaque rangée comprenant X cellules caractères, chaque cellule étant composée d'une matrice de L x P points, et un curseur d'écriture indiquant l'emplacement de la prochaine cellule dans laquelle sera ensuite un caractère; processeur caractérisé en ce qu'il comporte, d'une part,

   — une mémoire ROM (400) de décodage des données d'instruction portées par les données d'entrée, ladite mémoire ROM comportant N entrées connectées en correspondance au bus de données d'entrée, et des sorties;

   — un opérateur d'effacement (150) de N bits, ledit opérateur comportant N entrées connectées en correspondance au bus des données d'entrée, N sorties et une entrée de commande;

   — une mémoire RAM (100) de stockage des données caractères portées par les données d'entrée, ladite mémoire RAM incluant au moins une page de mémoire de X.Y mots de N bits et comportant N entrées de données connectées en correspondance aux sorties dudit opérateur d'effacement, des moyens d'adressage des points mémoires, une commande écriture/lecture et N sorties;

   — un registre (110) de N bits, ledit registre comportant N entrées connectées en correspondance aux sorties de ladite mémoire RAM de stockage, N sorties et une entrée de commande;

   — une mémoire ROM (200) de caractères, ladite mémoire comportant des entrées connectées en correspondance aux sorties du registre précédent, des moyens de balayage des lignes de points mémoires et des sorties en nombre égal ou inférieur au nombre L de points de la matière d'une cellule caractère;

   — un registre (220) de sérialisation, ledit registre comportant des entrées connectées en correspondance aux sorties de ladite mémoire ROM de caractères, une entrée de chargement, une entrée de décalage et une sortie reliée au poste de télévision, et d'autre part, un boîtier contenant une micropastille de semiconducteur sur laquelle sont intégrés, par une technique d'intégration à large échelle, les circuits suivants :

   — un générateur de synchronisation pemettant de synchroniser les circuits de balayage du poste de télévision et les circuits intégrés sur la micropastille, ce générateur de synchronisation comprenant une horloge à fréquence fixe incrémentant deux compteurs chaînés incluant des décodeurs d'état qui délivrent des signaux de synchronisation des circuits de balayage du poste de télévision et des signaux de cadrage de la page de texte visualisée sur l'écran du poste de télévision;

   — un générateur de signaux d'adresses de lecture, ce générateur comprenant une horloge de points déclenchée périodiquement à la fréquence des lignes télévision par ledit générateur de signaux de synchronisation et quatre compteurs chaînés: un compteur modulo L, un compteur modulo X, un compteur modulo P et un compteur modulo Y, ces quatre compteurs incluant des reconnaisseurs d'état;

   — un pointeur des adresses d'écriture dans ladite mémoire RAM de stockage des données caractères, ce pointeur comprenant deux registres chaînés à travers une porte d'inhibition, un premier registre (PTX) de X bits et un second registre (PTy) de Y bits;

   — un multiplexeur (300) des signaux d'adresses en écriture et en lecture dans ladite mémoire RAM de stockage des données caractères, ce multiplexeur comportant une première série d'entrées connectées en correspondance aux sorties du pointeur d'écriture, une seconde série d'entrée connectée en correspondance aux sorties du générateur des signaux d'adresses de lecture et des sorties connectées aux moyens d'adressage de la mémoire RAM de stockage des données caractères et une entrée de commande qui reçoit un signal synchrone du signal de déclenchement de l'hor-s loge de points;

   — une matrice de décodage (405), cette matrice étant connectée aux sorties de la mémoire ROM de décodage (400) par l'intermédiaire d'un opérateur de forçage (402), les sorties de cette matrice de décodage étant connectées en correspondance aux io entrées de commande des registres du pointeur d'écriture;

   — un générateur d'écriture (700) synchronisé par les signaux de synchronisation du balayage télévision, ce générateur comportant une sortie connectée à l'entrée de commande lecture/écriture de la mémoire RAM de stockage des données caractères;

   15 — un générateur d'effacement d'une fin de rangée de caractères, d'une rangée complète de caractères, d'une page de caractères, ce générateur d'effacement comportant des entrées connectées à la matrice de décodage (405), une sortie connectée à la porte d'inhibition du pointeur d'écriture, une sortie connectée à 20 l'entrée de commande des opérateurs d'effacement (150) et de forçage (402);

   — un générateur d'un curseur d'écriture, ce générateur comprenant, connectés en série, un comparateur (800) et une porte de sélection (104) commandée par un décodeur connecté au comp-

   25 teur modulo P; le comparateur étant connecté entre les sorties du pointeur d'écriture et les sorties des compteurs modulo X et modulo Y.
2. 2. Processeur de données selon la revendication 1, caractérisé en ce que l'horloge de points du générateur des adresses inclut des

   30 moyens permettant de modifier sa fréquence.
3. 3. Processeur de données selon la revendication 1, caractérisé en ce que la mémoire RAM de stockage des données caractères est du type dynamique.
4. 4. Processeur de données selon la revendication 1, caractérisé 35 en ce que l'horloge du générateur de synchronisation est un oscillateur stabilisé par un résonateur à quartz disposé extérieurement à la micropastille de semi-conducteur.
5. 5. Processeur de données selon la revendication 1, caractérisé en ce que l'horloge de points et le compteur modulo L du généra-

   40 teur des adresses sont disposés à l'extérieur du boîtier contenant la micropastille de semi-conducteur.
6. 6. Processeur de données selon la revendication 1, caractérisé en ce qu'il comprend un compteur modulo XY incrémenté par les signaux de synchronisation lignes du balayage télévision, ce

   45 compteur fournissant un premier signal de synchronisation du circuit d'effacement d'une rangée de caractères et un second signal de synchronisation du circuit d'effacement d'une page de caractères.
7. 7. Processeur de données selon la revendication 1, caractérisé so en ce que, dans le but d'assurer le Roll-Up de la page de texte visualisée, le reconnaisseur d'état du compteur modulo Y est du type programmable commandé par les signaux de sortie du registre Y du pointeur d'écriture.
8. 8. Processeur selon la revendication 1, caractérisé en ce qu'il 55 comporte une mémoire RAM de stockage des données comportant U pages de XY mots de N bits et des moyens d'adressage de ces pages comportant, connectés en série, un compteur de page et un additionneur disposés à l'extérieur du boîtier contenant la micropastille de semi-conducteur.

   60 9. Utilisation du processeur selon l'une des revendications précédentes dans un terminal de communication à écran cathodique pour visualiser une page de texte alphanumérique.