Verfahren und Zeitmultiplexanlage zur Übertragung von aus einer Vielzahl von Informationskanälen stammenden Informationen
Die Erfindung betrifft ein Verfahren und eine Zeit ;nultiplexanlage zur Ubertragung von aus einer Vielzahl von Informationskanälen stammenden Informationen über Zeitmultiplexkanäle mittels periodischer Abtastung der Informationskanäle und Impulscodemodulation der abgetasteten Kanalinformationsproben, wobei jedem Informationskanal eine Gruppe von Taktintervallen im Übertragungskanal zugeordnet ist, von denen jedes zur Übertragung je eines Kanalinformationsimpulses vorgesehen ist.
Beim Zeitmultiplexverfahren werden in einem Über- tragungskanal ausser der zu übertragenden Nutzinformation bestimmte Synchronisier- und Steuersignale zur Obenvachung und Steuerung des Betriebes der Anlage übertragen.
Bei den üblichen Zeitmultiplexanlagen werden die Informationskanäle periodisch abgetastet und die abgetasteten Informationsproben abschnittsweise in zeitlicher Staffelung im gemeinsamen Übertragungskanal übertragen, und zwar in Form von jedem Informationskanal zugeordneten Impulsgruppen. Jede Abtastperiode erhält ein besonderes Signal zur Synchronisierung des Durchlaufs der gestaffelten Information in der Sende- und Empfangsstation.
Zur Unterscheidung dieser Synchronisiersignale von den Signal- und Informationsimpulsen ist jeder Abtastperiode, auch Rahmen genannt, ein besonderer Rahmentaktintervall zugeordnet, in welchem ein Synchroni sierimpuls, im folgenden Rahmenimpuls genannt, übertragen wird. Die aufeinanderfolgenden Rahmenimpulse bilden eine alternierende Folge von Eins, und Null Impulsen. Eine solche alternierende Impulsfolge kann innerhalb der Nutzinformation in aufeinanderfolgenden Abtastperioden während einer längeren Zeitdauer bzw.
grösseren Aznahl von Abtastperioden nicht auftreten, da eine solche von Abtastperiode zu Abtastperiode alternierende Impulsfolge eine hohe ausserhalb der Bandbreite des betreffenden Kanals liegende Frequenz repräsentiert.
Ausserdem werden den Abtastperioden üblicherweise je ein besonderes Signaltaktintervall oder mehrere solche Intervalle zur Obertragung von Steuer- und Überwachungsinformationen für die betreffenden Kanäle angefügt. Im Falle der üblichen Verwendung eines einzigen Signaltaktintervalles pro Abtastperiode können pro Informationskanal nur zwei Signalinformationen übertragen werden. Besondere Sorge muss hierbei dafür getragen werden, dass die entsprechenden Signalimpulse nicht mit den Rahmenimpulsen zeitlich kollidieren und verwechselt werden. Wenn also eine grössere Anzahl von Signalinformationen übertragen werden soll, so ist gemäss der üblichen Technik eine entsprechend grosse Anzahl von zusätzlichen Signaltaktintervallen pro Abtastperiode bzw.
Kanal erforderlich, wodurch nicht nur der Schaltungsaufwand, sondern auch die Über- tragungszeit beträchtlich erhöht wird.
Aufgabe der Erfindung ist, ein Verfahren anzugeben, mit dem die oben genannten Schwierigkeiten überwunden werden können.
Das erfindungsgemässe Verfahren ist dadurch gekennzeichnet, dass zusätzlich zu den genannten Taktintervallen in jeder Abtastperiode ein Rahmentaktintervall für die Übertragung eines Impulses oder einer Im puislücke zur Synchronisierung des Empfängers hinzugefügt wird und dass während den Rahmentaktintervallen aufeinanderfolgender Abtastperioden abwechselnd Impulse und Impulslücken übertragen werden, dass weiter jeder zu einem Informationskanal gehörenden Gruppe von Informationstaktintervallen ein zusätzliches Signaltaktintervall hinzugefügt wird, um Signalinformationen zu übertragen, wobei Impulse oder Impulslücken während den Signaltaktintervallen eines Teils der Abtastperioden aufeinanderfolgender Gruppen von Abtast perioden derart eingegeben werden, dass in jedem Kanal während den Zeitlagen der hinzugefügten,
zusätzlichen Sitmaltaktintervalle das Auftreten einer alternierenden impuisfolge, me sie in den Rahmentaktintervallen iibertra;en wird, verhindert wird. und dass in den übri cn zutefü±ten. zusätzlichen Signaltaktintervallen der l cstlicllen Abtastperioden der genannten aufeinander 1cl'enden Gruppen von Abtastperioden von der Signal iii formation abhängige Impulse übertragen werden.
Die erfindungsgemässe Zeitmultiplexanlage ist dadurch gekennzeichnet, dass der Steuersender erste logi sche Schaltungen zum Einfügen eines Rahmenimpulses n jedes zweite Rahmentaktintervall enthält, dass Stromkreise zum Erzeugen des zusätzlichen Signaltaktinterfalles für jeden Informationskanal und zum Übertragen der Signalinformation zusammen mit der Kanalinformation vorgesehen sein, dass zweite logische Schaltun .n zum Einfügen von Impulskombinationen, die von den Signalinformationen abhängig sind. in die zusätzlichen Signaltaktinvervalle, und dass dritte logische Schaltungen zum Verhindern, dass eine Impulsfolge, wie sie in den Rahmentaktintervallen übertragen wird, in den zusätzlichen Signaltaktintervallen entsteht, vor versehen sind.
Eine bevorzugte Ausführungsform dieses Verfah rens ist dadurch gekennzeichnet, dass das Auftreten einer ;llternierenden Folge von Impulsen während den Signaltaktintervallen durch Eingeben gleicher Impulskombi n.ìtionen in die Signaltaktintervalle eines Teils von Abtastperioden einer Gruppe von Abtastperioden ausge ;c'llossen wird.
Weitere Vorteile gehen aus der folgenden Beschrei bting eines Ausführungsbeispieles der Erfindung hervor, das in den Zeichnungen veranschaulicht ist.
Fig. 1 zeigt den Aufbau einer Gruppe von vier Ab ta-;tperioden, wobei Null, > -Impulse in die Signaltaktintervalle der dritten und vierten Abtastperiode einge =tzt sind, wodurch das Auftreten unersvünschter Rah menimpulse verhindert wird;
Fig. 2 zeigt das Blockschema einer Zeitmultiplexanlage:
Fig. 3 zeigt ein Schaltbild einer logischen Schaltungsanordnung, die in der Anlage gemäss der Fig. 2 zur Erzeugung der Signalimpulse verwendet werden kann. und
Fig. 4 ein Schaltbild einer logischen Schaltungsanordnung, die in der Anlage nach der Fig. 2 in jedem Empfänger zur Decodierung der übertragenen Signalinformation verwendet werden kann.
Die Fig. 1 zeigt in der Zeile A einen Teil der Impulse. die in einer für die Übertragung von vierundzwanzig Informationskanälen dienenden Zeitmultiplexanlage erzeugt werden.
Dabei sind jeder der vier Abtastperioden 1, 2, 3 und 4 vierundzwanzig Kanäle zugeordnet. die der Reihe nach durch die Symbole CHi bis CH24 gekennzeichnet sind.
Der Einfachkeit halber sind nur die Rahmentaktintervalle FR zur Synchronisierung der Abtastperioden lind die Signaltaktintervalle D1 für die Kanäle CH1, CH2 und CHN für vier aufeinanderfolgende Abtastperioden dargestellt.
Hierbei ist ein Taktintervall. das einen Eins -Impuls enthält, als einfacher (leerer) Recht eckimpuls dargestellt, während ein Taktintervall, das einen gNulla-Impuls enthält, leer dargestellt ist und ein Taktintervall, das je nach dem zu übertragenden Signal ini;alt entweder einen < rEins -Impuls oder einen Null Impuls enthalten kann, durch einen schraffierten Recht eckimpuls wiedergegeben ist.
Gemäss der Zeile A in der Fig. 1 ist das erste Taktintervall FR einer jeden Abtastperiode für einen Rah r.lenimpuls vorgesehen. Als nächstes Taktintervall folgt ein dem letzten Kanal CH24 der unmittelbar vorher geltenden Abtastperiode zugeordnetes Signaltaktintervall D1. Es schliessen sich dann acht Taktintervalle des Kanals CHl und weiter je acht solcher Taktintervalle der Kanäle CH2 bis CH24 an. In jedem der Kanäle bis auf Kanal CH24 sind die sieben ersten Taktintervalle Informationstaktintervalle, während das Taktintervall D1 ein Signaltaktintervall ist. Im letzten Kanal CH24 einer jeden Abtastperiode tritt dagegen zwischen dem letzten Informationstaktintervall und dem Signaltaktintenrall ein Rahmentaktintervall FR auf.
In allen Kanälen sind die aufeinanderfolgenden Informationstaktintervalle in der Reihenfolge mit fallendem Stellenwert geordnet.
Die Rahmentaktintervalle FR aus der Zeile A sind in der Zeile B nochmals für sich allein dargestellt. Danach bilden die Rahmenimpulse eine alternierende Folge von Eins -Impulsen und Null -Impulsen. Bei ci- ner in der Praxis oft verwendeten Abtastperiodenfolgefrequenz von 8 kHz beträgt die Folgefrequenz der Rah menimpulse somit 4 kHz, weil nur in jedem zweiten Rahmentaktintervall FR ein Impuls erscheint.
Der Inhalt der Signaltaktintervalle aus der Zeile A ist für die einzelnen Kanäle CH1, CH2 und CH24 ge trenr.t in den Zeilen C bzw. D bzw. E dargestellt. Hieraus ist ersichtlich, dass jeweils in den beiden letzten Abtastperioden 3 und 4 einer Viererperiode die Signaltaktintervalle den Inhalt Null aufweisen. In den beiden ersten Abtastperioden 1 und 2 einer Viererperiode können dank der binären Eins und Null , welche durch die Signaltaktimpulse dargestellt werden können, vier verschiedene Bit-Kombinationen übertragen werden, welche eine gleiche Anzahl von Signalinformationen repräsentieren.
Durch die Einführung des Null Impulses in die Signaltaktintervalle D1 der beiden letzten Abtastperioden 3 und 4 einer Viererperiode ist es unmöglich, dass ein falscher 4-kHz-Rahmenimpuls in die Signaltaktintervalle irgendeines der Kanäle eindringt, und zwar unabhängig von den während den anderen Abtastperioden übertragenen Kombinationen von Signalimpulsen.
Durch die Anlage nach der Fig. 2 können 24 Sprechleitungen von zwei nicht dargestellten Fernsprechämtern oder einem Fernsprechamt und einer privaten Vermittlungsstelle miteinander verbunden werden. Die als einfache Linien dargestellten Leitungen L1 bis L24 in der Fig. 2 sind Fernsprechleitungen, die ausser der tonfrequenten Sprechinformation verschiedene Signalinformationen, wie Schleife offen , Schleife geschlossen , Batterie normal , Batterie umgepolt3 sowie das niederfrequente Weckersignal übertragen.
In der in der Fig. 2 auf der linken Seite dargestellten ersten Station 2 ist die Leitung L1 an einen auf Signale ansprechenden Signaldetektor 11 und einen nachgeschalteten Signalregenerator 12, welcher Detektor und Regenerator zum Kanal CHl gehören, sowie an einen Codeumsetzer 13 angeschlossen. Der Signaldetektor 11 und der Signalregenerator 12 sind in der Fig. 2 als getrennte Blöcke dargestellt, können jedoch als geschlossene Schaltungseinheit ausgebildet sein.
Der Sio aldetektor 11 spricht auf die von der angeschlos nen, nicht dargestellten Vermittlungseinrichtung des Xentralamtes auf die Leitung L1 abgegebenen Signale :ta und setzt diese in Eins -Impulse und Null -Im pulse auf dcn Ausgangsleitungen Ai und A um. Da zwei Ausgangsleitungen vorhanden sind, lassen sich dadurch . ier verschiedene Signale durch verschiedene Impuls aombinaticnen wiedergeben. Eine solche Kombination as hcint während jeder Abtastperiode in dem für den :lgellörigen Kanal CH1 vorgesehenen Zeitintervall.
Andererseits sprechen die Signalregeneratoren 12 aut die ihren Eingängen Bi und B in binärer Form zu 5fiihrten Impulskombinationen an und setzen diese ber nicht näher dargestellte Relaisschaltungen in Si nale für die Vermittlungseinrichtung des Zentralamtes m. An den Eingängen Bi und B erscheint die einem Signal entsprechende Impulskombination ebenfalls je .nmal pro Abtastperiode.
In dem Codeumsetzer 13 ist für jede Leitung eine Cabelschaltung vorgesehen, welche die beiden Dbertra- {.mgsrichtungen trennt und einem Sendekanal bzw.
mpfangskanal zuordnet. Der Codeumsetzer 13 enthält na für jede Leitung einen Abtaster, mittels welchem bis den aufeinanderfolgenden Leitungen L1-L24 h dem Zeitmultiplexverfahren die Informationen ab etastet und zeitlich gestaffelt werden.
Ferner enthält . r Codeumsetzer 13 in dem gemeinsamen Sendekanal einen nicht dargestellten Codierer sowie im gemeinsa nen Empfangskanal einen ebenfalls nicht dargestellten dekodierer zum Durchführen der Impulscodemodula -ion bzw. der Tmpulscodedemodulation. Endlich ist im Cocieumsetzer für jede Leitung ein Verteilergatter und n Tiefpass zur Wiederherstellung der ursprünglichen onfrequenten Information in Analogform vorgesehen.
Vom Codeumsetzer 13 der Fig. 2 gelangt die Infor kation in Impulsform über einen Sendekanal 14, der mit Impulsregeneratoren 15 und 16 versehen ist, zur auf 'cr rechten Seite der Fig. 2 dargestellten zweiten Station F. Hier überführt ein entsprechender Codeumsetzer 17 die eintreffenden Informationsimpulsfolgen wieder in die ursprüngliche analoge Form und verteilt diese auf die zugehörigen Leitungen L1 bis L24. Für die umgekehrte Übertragungsrichtung ist zwischen den beiden Ccdeumsetzern 17 und 13 ein weiterer Sendekanal 20 mit Impulsregeneratoren 21 und 22 vorgesehen. Zwischen den beiden Stationen W und E erfolgt die Über- tragung also über zwei getrennte, in gegenläufigen Rich tagen arbeitende Kanäle.
Der bisher beschriebene Teil der Zeitmultiplexanlage entspricht im wesentlichen dem bisher üblichen Aufbau solcher Anlagen.
Zur Einfügung der Rahmenimpulse FR und der codierten Signalimpulse zwischen die zu übertragenden Informationsimpulse entsprechend der Zeile A in der Fig. 1 ist gemäss der Fig. 2 in der Station W ein Steuer wender 23 vorgesehen, der ausgangsseitig zusammen mit dem Codeumsetzer 13 an den Sendekanal 14 angeschlossen ist. Für die gegenläufige Übertragungsrichtung ist ein entsprechender Steuersender 24 ausgangsseitig zu zusammen mit dem Codeumsetzer 17 der Station E an den Sendekanal 20 angeschlossen. Eingangsseitig sind die Steuersender 23 bzw. 24 an die Ausgänge At bzw. A der Signaldetektoren 11 bzw. 19 angeschlossen.
Zur Wiedergewinnung der Signale aus dem Informationsgemisch ist in der Station E ein gemeinsamer Steuerempfänger 25 vorgesehen, der eingangsseitig zusammen mit dem Codeumsetzer 17 an die Sendeleitung 14 angeschlossen ist. In der Station W ist ein bezüglich der Sendeleitung 20 und des Codeumsetzers 13 entsprechend angeordneter Steuerempfänger 26 vorgesehen.
Ausgangsseitig sind die Steuerempfänger 25 bw 26 an die Eingänge Bi und B der Signairegeneratoren 18 bzw.
12 angeschlossen. Beide Stationen W und E sind im übrigen in nicht näher dargestellter Weise mit Schaltungen zur Wiedergewinnung der in den Rahmentaktintervallen FR - enthaltenen Rahmenimpulse und zur entsprechenden Synchronisierung der Sende- mit der Empfangsseite versehen.
Die in der Fig. 3 vereinfacht dargestellten logische Schaltung ist der wesentliche Bestandteil der Steuersender 23 und 24. Zur Erläuterung der Wirkungsweise werden positive Impulse als binäre Einsen > , fehlende Impulse als binäre Nullen angenommen. Binärzähler 31 und 34 werden jeweils durch den ersten positiven Impuls in den dargestellten Zustand geschaltet.
Auf der linken Seite der logischen Schaltung nach der Fig. 3 wird der Eingang des Binärzählers 31 mit zur Railmenimpulsfolgefrequenz synchronisierten Rahmenimpulsen FR' angesteuert, die mit den Rahmentaktintervallen FR zusammenfallen. Der Binärzähler 31 hat zwei Ausgänge, von denen der obere, mit 1 bezeichnete durch den ersten Eingangsimpuls auf eine positive Ausgangsspannung geschaltet wird, während die Ausgangsspannung des unteren, mit 0 bezeichneten Ausganges gleichzeitig verschwindet. Dieser Zustand wird durch jeden folgenden Impuls umgekehrt. Während einer Dauer von vier aufeinanderfolgenden Abtastperioden führt also der Ausgang 1 des Binärzählers 31 die Impulsfolge F1, FO, F1, FO, wobei F1 eine für die Dauer einer Abtastperiode angelegte positive Spannung und FO eine für den gleichen Zeitraum angelegte Nullspannung ist.
Während der gleichen Dauer erscheint am Ausgang 0 des Binärzählers 31 die komplementäre Impulsfolge FO, F1, FO, F1.
Zur Erzeugung einer alternierenden Impulsfolge während den Rahmentaktintervallen FR sind der Ausgang 1 des Binärzählers 31 und dessen Eingang an je einem der Eingänge eines UND-Gatters 32 angeschlossen. Der die alternierende Impulsfolge führende Ausgang des UND-Gatters 32 ist mit einem Eingang eines ODER-Gatters 39 verbunden.
Die alternierende Impulsfolge am Ausgang des Binärzählers 31 wird ausser dem UND-Gatter 32 dem Eingang eines zweiten Binärzählers 34 sowie einem ersten Eingang eines UND-Gatters 35 zugeführt. Die komplementäre Impulsfolge am Ausgang 0 des Binärzählers 31 wird einem ersten Eingang eines weiteren UND-Gatters 36 zugeführt.
Der Ausgang 1 des Binärzählers 34 führt während einer Vierergruppe von Abtastperioden die Impulsfolge F1, Fl, FO, FO und ist mit den zweiten Eingängen der UND-Gatter 35 sowie 36 verbunden. Da der erste Eingang des UND-Gatters 35, wie erwähnt, mit der Impulsfolge F1, FO, F1, FO vom Binärzähler 31 beaufschlagt wird, führt der Ausgang des UND-Gatters 35 die Impulsfolge F1, FO, FO, FO. Das somit nur während der ersten Abtastperiode einer Vierergruppe positive Ausgangssignale des UND-Gatters 35 wird einem ersten Eingang eines weiteren UND-Gatters 37 zur Durchgabe der vom Ausgang At des Signaldetektors dem zugehörigen Steuersender zugeleiteten Signalinformationen zugeführt.
Entsprechend führt der Ausgang des UND-Gatters 36 die Impulsfolge FO, Fl, FO, FO, da der erste Eingang dieses UND-Gatters die Impulsfolge FO, F1, FO, F1 vom Binärzähler 31 erhält. Das Ausgangssignal des 'D-Gatters 36 ist also jeweils nur während der zweiten Abtastperiode einer Gruppe von vier aufeinander {ez1 enden Abtastperioden positiv; es wird einem letzten UND-Gatter 38 zur Steuerung der Weitergabe der Si nalinformationen vom Ausgang A des Signaldetektors 11 zugeführt.
Der Eingang des Steuersenders 23 der Fig. 3, wel scher Eingang mit dem Ausgang Ar des Signaldetektors verbunden ist, führt während der Abtastung einer jeden Leitung Ll-L24 durch den zugehörigen Signaldetektor gzmäss der Fig. 2 das binäre Signal Eins oder Null: > . Gemäss der Schaltung des Steuersenders nach der Fig. 3 ist der genannte Eingang mit dem zweiten Eingang des UND-Gatters 37 verbunden.
Der andere Eingang des Steuersenders ist mit dem zweiten Eingang des UND-Gatters 38 verbunden und führt ebenfalls während der Abtastzeit einer jeden Leitung das binäre Si Kanal Eins oder Null . Jedes der beiden UND-Gatter 37 und 3S besitzt noch einen dritten Eingang, welchem jeweils mit - den Signaltaktintervallen D1 zusammenfalende Signaltaktimpulse D1' zugeführt werden Die den UND-Gattern 37, 38 von den UND-Gattern 35,
36 zu geführten Impulsfolgen dienen also zur Begrenzung der von den Ausgängen A1 und A des Signaldetektors 11 an die beiden Eingänge des Steuersenders 23 gelangenden Signale auf die beiden ersten Abtastperioden einer \'iercrf ruDpe, während die Taktimpulse D1' die Kon entrierung der entsprechenden Signale auf die Signal taktintervalle D1 der zugehörigen Kanäle bewirken. Die Ausgänge der UND-Gatter 37 und 38 sind mit zwei verschiedenen Eingängen des ODER-Gatters 39 ver hunden. dessen Ausgangssignale dem in der Fig. 3 mit PCNI bezeichneten Informationsfluss aus dem Codeumsetzer 13 zugeführt wird.
Auf diese Weise können der empfangenden Station jeweils bis zu vier verschiedene Signale übermittelt werden. Die Rahmenimpulsfolge wird dem Informationsfluss, wie erwähnt, vom Ausgang des u'ND-Gatters 32 über einen eigenen Eingang des ODER-Gatters 39 zugeführt.
Die Impulsfolgen werden an den Ausgängen der UND-Gatter 35 und 36 weiterhin zur Einführung des hinären Signales Null in die Signaltaktintervalle D1 jeweils der beiden letzten Abtastperioden einer Vierergruppe verwendet. Hierdurch wird das fälschliche Auftreten einer alternierenden Impulsfolge mit der Abtastfrequenz verhindert. Die Ausgänge beider UND-Gatter führen während dieser Abtastperioden die Spannung Null und sperren dadurch die UND-Gatter 37 und 38 für die Durchgabe etwa auftretender binärer Signale Eins während den entsprechenden Signaltaktintervallen.
Die Und-Gatter 35 sowie 36 sind in der Schaltung nach der Fig. 3 als gesonderte Einheiten wiedergegeben.
Es versteht sich jedoch, dass diese beiden Gatter ebenso wie die Gatter 35 und 38 jeweils zu einer Schaltungseinheit vereinigt werden können.
Die logische Schaltung nach der Fig. 4 stellt in vereinfachter Weise den Aufbau der Steuerempfänger 25 und 26 gemäss der Fig. 2 dar. Bezüglich der Signalimpulse gelten die gleichen Annahmen wie bei Fig. 3.
Bezüglich der bistabilen Kippstufe 42 gilt die Annahme, dass der erste positive Impuls am Setzeingang S dieser Kippstufe in den dargestellten Zustand schaltet
An der linken Seite der Schaltung nach der Fg. 4 werden den zwei Eingängen eines UND-Gatters 412 der codierte Informationsfluss PCM einerseits und die mit der Abtastfrequenz synchronisierte und mit den Abtastperioden zusammenfallenden Rahmenimpulse FR' andererseits zugeführt. Dadurch werden am Ausgang des UND-Gatters 41 die in die Rahmentaktintervalle fallenden alternierenden Eins - und Nulla-R: men- impulse ausgesiebt.
Der Ausgang des UND-Gatters 41 ist mit dem Setzeingang S der bistabilen Kippstufe 42 verbunden, deren Rücksetzeingang R unmittelbar von den Rahmenimpulsen FR' beaufschlagt wird. Der Ausgang 1 der Kippstufe 42 wird durch einen Impuls am Setzeingang S auf eine positive Spannung und durch einen Impuls am Rücksetzeingang R auf die Spannung Null geschaltet. Der Ausgang 0 der Kippstufe 42 wird entsprechend gegenphasig geschaltet. An den Ausgängen 1 bzw. 0 erscheinen somit die Impulsfolgen Fl, FO, F1, FO bzw. FO, F1, FO, F1.
Zur Wiedergewinnung der Signalimpulse aller Kanäle sowie aller Rahmenimpulse aus dem in der Fig. 4 zugeführten, empfangsseitigen Informationsfluss PC'm wird dieser dem ersten Eingang eines weiteren UND Gatters zugeführt dessen zweiter Eingang die mit den Signaltaktintervallen D1 synchronisierten Signalimpulse D1' erhält. Die so während den Signaltaktintervallen abgetasteten Signalimpulse, welche nicht nur die wirk liegen Signale innerhalb der beiden ersten Abtastperioden einer Vierergruppe enthalten, sondern auch die innerhalb der beiden letzten Abtastperioden der Vierergruppe eingeprägten Nullimpulse werden dann je dem ersten Eingang zweier UND-Gatter 44 bzw. 45 zugeführt, welche die Aufteilung der Signale auf die Eingänge B1 und B des zugehörigen Signalregenerators 18 bewirken.
Das UND-Gatter 44 wird über seinen zweiten Eingang vom Ausgang 1 der Kippstufe 42 durch die Impulsfolge F1, FO, F1, FO gesteuert und gibt infolgedessen nur während der ersten Abtastperiode einer Vierergruppe ein Signal weiter. Die steuernde Impulsfolge ist zwar während der dritten Abtastperiode wieder positiv, das während dem entsprechenden Signaltaktintervall eingeprägte binäre Signal °Nullm sperrt jedoch das UND-Gatter 44.
In entsprechender Weise wird das UND-Gatter 45 durch die Impulsfolge FO, F1, FO, F1 vom Ausgang 0 der Kippstufe 42 gesteuert und kann somit ein binäres Signal Eins nur während der zweiten Abtastperiode einer Vierergruppe durchgeben. Das UND-Gatter 45 wird auch hier durch das eingeprägte binäre Signal Null während der vierten Abtastperiode einer Vierergruppe trotz der positiven Spannung der steuernden Impulsfolge gesperrt. Das UND-Gatter 43 kann mit dem UND-Gatter 44 oder 45 zu einem UND Gatter mit drei Eingängen kombiniert werden.
PATENTANSPRUCH 1
Verfahren zur Übertragung von aus einer Vielzahl von Informationskanälen stammenden Informationen über Zeitmultiplexkanäle mittels periodischer Abtastung der Informationskanäle und Impulscodemodulation der abgetasteten Kanalinformationsproben, wobei jedem Informationskanal eine Gruppe von Taktintervallen im Übertragungskanal zugeordnet ist, von denen jedes zur Übertragung je eines Kanalinformationsimpulses
**WARNUNG** Ende DESC Feld konnte Anfang CLMS uberlappen**.
Method and time division multiplex system for the transmission of information originating from a large number of information channels
The invention relates to a method and a time; multiplex system for the transmission of information originating from a plurality of information channels via time division multiplex channels by means of periodic scanning of the information channels and pulse code modulation of the scanned channel information samples, each information channel being assigned a group of clock intervals in the transmission channel, each of which is for transmission a channel information pulse is provided.
In the time division multiplex process, in addition to the useful information to be transmitted, certain synchronization and control signals for monitoring and controlling the operation of the system are transmitted in a transmission channel.
In conventional time division multiplex systems, the information channels are scanned periodically and the scanned information samples are transmitted in staggered portions in the common transmission channel in the form of pulse groups assigned to each information channel. Each sampling period receives a special signal to synchronize the passage of the staggered information in the transmitting and receiving station.
To distinguish these synchronizing signals from the signal and information pulses, each sampling period, also called frame, is assigned a special frame clock interval in which a synchronizing pulse, referred to below as frame pulse, is transmitted. The successive frame pulses form an alternating sequence of one and zero pulses. Such an alternating pulse sequence can be used within the useful information in successive sampling periods for a longer period of time or
larger number of sampling periods do not occur, since such a pulse sequence alternating from sampling period to sampling period represents a high frequency lying outside the bandwidth of the relevant channel.
In addition, a special signal clock interval or several such intervals for the transmission of control and monitoring information for the relevant channels are usually added to the sampling periods. In the case of the usual use of a single signal clock interval per sampling period, only two pieces of signal information can be transmitted per information channel. Special care must be taken here to ensure that the corresponding signal pulses do not collide with the frame pulses and are not confused. So if a larger number of signal information is to be transmitted, a correspondingly large number of additional signal clock intervals per sampling period or
Channel required, which not only increases the circuit complexity, but also the transmission time considerably.
The object of the invention is to provide a method with which the above-mentioned difficulties can be overcome.
The method according to the invention is characterized in that in addition to the said clock intervals in each sampling period, a frame clock interval for the transmission of a pulse or an impulse gap is added to synchronize the receiver and that during the frame clock intervals of successive sampling periods, alternating pulses and pulse gaps are transmitted, that further each an additional signal clock interval is added to the group of information clock intervals belonging to an information channel in order to transmit signal information, with pulses or pulse gaps during the signal clock intervals of a part of the sampling periods of successive groups of sampling periods being input in such a way that in each channel during the time slots of the added,
additional regular clock intervals, the occurrence of an alternating pulse sequence, with which it is transmitted in the frame clock intervals, is prevented. and that contribute to the rest. additional signal clock intervals of the actual sampling periods of said successive groups of sampling periods of the signal formation-dependent pulses are transmitted.
The time division multiplex system according to the invention is characterized in that the control transmitter contains first logical circuits for inserting a frame pulse n every second frame clock interval, that circuits are provided for generating the additional signal clock interval for each information channel and for transmitting the signal information together with the channel information, that second logical circuits .n for inserting pulse combinations that are dependent on the signal information. into the additional signal clock intervals, and that third logic circuits for preventing a pulse train, such as that transmitted in the frame clock intervals, from arising in the additional signal clock intervals, are provided.
A preferred embodiment of this method is characterized in that the occurrence of an alternating sequence of pulses during the signal clock intervals is excluded by entering the same pulse combinations into the signal clock intervals of a part of the sampling periods of a group of sampling periods.
Further advantages emerge from the following description of an exemplary embodiment of the invention which is illustrated in the drawings.
1 shows the structure of a group of four starting periods, where zero,> pulses are inserted into the signal clock intervals of the third and fourth sampling periods, whereby the occurrence of undesired frame pulses is prevented;
Fig. 2 shows the block diagram of a time division multiplex system:
FIG. 3 shows a circuit diagram of a logic circuit arrangement which can be used in the system according to FIG. 2 for generating the signal pulses. and
4 shows a circuit diagram of a logic circuit arrangement which can be used in the system according to FIG. 2 in each receiver for decoding the transmitted signal information.
Fig. 1 shows in line A part of the pulses. which are generated in a time division multiplex system serving for the transmission of twenty-four information channels.
Twenty-four channels are assigned to each of the four sampling periods 1, 2, 3 and 4. which are sequentially identified by the symbols CHi to CH24.
For the sake of simplicity, only the frame clock intervals FR for synchronizing the sampling periods and the signal clock intervals D1 for the channels CH1, CH2 and CHN for four successive sampling periods are shown.
Here is a clock interval. that contains a one pulse, shown as a simple (empty) rectangular pulse, while a clock interval that contains a gNulla pulse is shown empty and a clock interval that, depending on the signal to be transmitted, either a <rEins pulse or may contain a zero pulse, represented by a hatched rectangular pulse.
According to line A in FIG. 1, the first clock interval FR of each sampling period is provided for a frame pulse. The next clock interval is followed by a signal clock interval D1 assigned to the last channel CH24 of the sampling period that applied immediately before. There then follow eight clock intervals of the channel CH1 and further eight such clock intervals of the channels CH2 to CH24. In each of the channels except for channel CH24, the first seven clock intervals are information clock intervals, while the clock interval D1 is a signal clock interval. In contrast, in the last channel CH24 of each sampling period, a frame clock interval FR occurs between the last information clock interval and the signal clock interval.
In all channels, the successive information clock intervals are arranged in the order with decreasing significance.
The frame clock intervals FR from line A are shown again in line B by themselves. The frame pulses then form an alternating sequence of one-pulse and zero-pulse. With a sampling period repetition frequency of 8 kHz, which is often used in practice, the repetition frequency of the frame pulses is thus 4 kHz, because a pulse appears only in every second frame clock interval FR.
The content of the signal clock intervals from line A is shown separately for the individual channels CH1, CH2 and CH24 in lines C, D and E. It can be seen from this that in each of the last two sampling periods 3 and 4 of a four-period period, the signal clock intervals have the content zero. In the first two sampling periods 1 and 2 of a four-period period, thanks to the binary one and zero, which can be represented by the signal clock pulses, four different bit combinations can be transmitted which represent the same number of signal information items.
By introducing the zero pulse into the signal clock intervals D1 of the last two sampling periods 3 and 4 of a quadruple period, it is impossible that an incorrect 4 kHz frame pulse penetrates the signal clock intervals of any of the channels, regardless of the combinations transmitted during the other sampling periods of signal pulses.
With the system according to FIG. 2, 24 voice lines from two telephone exchanges (not shown) or from a telephone exchange and a private exchange can be connected to one another. Lines L1 to L24 shown as simple lines in FIG. 2 are telephone lines which, in addition to the audio-frequency voice information, transmit various signal information such as loop open, loop closed, battery normal, battery reversed3 and the low-frequency alarm signal.
In the first station 2 shown on the left in FIG. 2, the line L1 is connected to a signal detector 11 responsive to signals and a downstream signal regenerator 12, which detector and regenerator belong to the channel CH1, and to a code converter 13. The signal detector 11 and the signal regenerator 12 are shown as separate blocks in FIG. 2, but can be designed as a closed circuit unit.
The signal detector 11 responds to the signals emitted by the connected, not shown switching device of the Xentralamtes on the line L1: ta and converts these into one pulses and zero pulses on the output lines Ai and A. Since there are two output lines, this allows. ier can reproduce different signals using different impulses. Such a combination as hcint during each sampling period in the time interval provided for the lgellörigen channel CH1.
On the other hand, the signal regenerators 12 respond to their inputs Bi and B in binary form to form pulse combinations and set them to signals for the switching device of the central office via relay circuits not shown in detail. The pulse combination corresponding to a signal also appears at the inputs Bi and B, n times per sampling period.
In the code converter 13 a cable circuit is provided for each line, which separates the two transmission directions and a transmission channel or
receiving channel assigned. The code converter 13 contains a scanner for each line, by means of which the information is scanned and staggered in time up to the successive lines L1-L24 h using the time division multiplex method.
Also contains. r code converter 13 in the common transmission channel a coder, not shown, and a decoder, also not shown, in the common receiving channel for performing the pulse code modulation or the pulse code demodulation. Finally, a distributor gate and n low-pass filter for restoring the original onfrequent information in analog form are provided in the Cocie converter for each line.
From the code converter 13 of FIG. 2, the information arrives in pulse form via a transmission channel 14, which is provided with pulse regenerators 15 and 16, to the second station F shown on the right side of FIG. 2. Here, a corresponding code converter 17 transfers the incoming ones Information pulse trains back into their original analog form and distribute them to the associated lines L1 to L24. For the opposite direction of transmission, a further transmission channel 20 with pulse regenerators 21 and 22 is provided between the two converters 17 and 13. The transmission between the two stations W and E therefore takes place via two separate channels working in opposite directions.
The part of the time division multiplex system described so far corresponds essentially to the structure of such systems that has been customary up to now.
To insert the frame pulses FR and the coded signal pulses between the information pulses to be transmitted according to line A in FIG. 1, a control converter 23 is provided in station W according to FIG. 2, which on the output side together with the transcoder 13 to the transmission channel 14 connected. For the opposite direction of transmission, a corresponding control transmitter 24 is connected on the output side to the transmission channel 20 together with the code converter 17 of the station E. On the input side, the control transmitters 23 and 24 are connected to the outputs At and A of the signal detectors 11 and 19, respectively.
To recover the signals from the information mixture, a common control receiver 25 is provided in station E, which is connected to the transmission line 14 on the input side together with the code converter 17. In the station W, a control receiver 26 is provided which is appropriately arranged with respect to the transmission line 20 and the code converter 13.
On the output side, the control receivers 25 and 26 are connected to the inputs Bi and B of the signal generators 18 or
12 connected. Both stations W and E are provided, in a manner not shown, with circuits for recovering the frame pulses contained in the frame clock intervals FR and for synchronizing the transmitting and receiving sides accordingly.
The logic circuit shown in simplified form in FIG. 3 is the essential component of the control transmitters 23 and 24. To explain the mode of operation, positive pulses are assumed to be binary ones, missing pulses are assumed to be binary zeros. Binary counters 31 and 34 are each switched to the state shown by the first positive pulse.
On the left-hand side of the logic circuit according to FIG. 3, the input of the binary counter 31 is controlled with frame pulses FR 'which are synchronized with the rail pulse sequence frequency and which coincide with the frame clock intervals FR. The binary counter 31 has two outputs, of which the upper, labeled 1, is switched to a positive output voltage by the first input pulse, while the output voltage of the lower output, labeled 0, disappears at the same time. This state is reversed by each subsequent pulse. During a period of four consecutive sampling periods, the output 1 of the binary counter 31 carries the pulse sequence F1, FO, F1, FO, where F1 is a positive voltage applied for the duration of a sampling period and FO is a zero voltage applied for the same period.
During the same period, the complementary pulse sequence FO, F1, FO, F1 appears at the output 0 of the binary counter 31.
In order to generate an alternating pulse sequence during the frame clock intervals FR, the output 1 of the binary counter 31 and its input are each connected to one of the inputs of an AND gate 32. The output of the AND gate 32 leading the alternating pulse train is connected to an input of an OR gate 39.
The alternating pulse sequence at the output of the binary counter 31 is fed, in addition to the AND gate 32, to the input of a second binary counter 34 and a first input of an AND gate 35. The complementary pulse sequence at the output 0 of the binary counter 31 is fed to a first input of a further AND gate 36.
The output 1 of the binary counter 34 carries the pulse sequence F1, F1, FO, FO during a group of four scanning periods and is connected to the second inputs of the AND gates 35 and 36. Since the first input of the AND gate 35, as mentioned, is acted upon by the pulse sequence F1, FO, F1, FO from the binary counter 31, the output of the AND gate 35 carries the pulse sequence F1, FO, FO, FO. The output signal of the AND gate 35, which is positive only during the first sampling period of a group of four, is fed to a first input of a further AND gate 37 for passing on the signal information sent from the output At of the signal detector to the associated control transmitter.
Correspondingly, the output of the AND gate 36 carries the pulse sequence FO, F1, FO, FO, since the first input of this AND gate receives the pulse sequence FO, F1, FO, F1 from the binary counter 31. The output signal of the 'D gate 36 is therefore only positive during the second sampling period of a group of four consecutive {ez1 ending sampling periods; it is a final AND gate 38 for controlling the forwarding of the Si nal information from the output A of the signal detector 11 is supplied.
The input of the control transmitter 23 of FIG. 3, wel shear input is connected to the output Ar of the signal detector, carries the binary signal one or zero during the scanning of each line L1-L24 by the associated signal detector according to FIG. According to the circuit of the control transmitter according to FIG. 3, said input is connected to the second input of AND gate 37.
The other input of the control transmitter is connected to the second input of the AND gate 38 and also carries the binary Si channel one or zero during the sampling time of each line. Each of the two AND gates 37 and 3S also has a third input, to which signal clock pulses D1 'that coincide with the signal clock intervals D1 are fed to the AND gates 37, 38 from the AND gates 35,
36 to guided pulse trains are used to limit the signals coming from the outputs A1 and A of the signal detector 11 to the two inputs of the control transmitter 23 to the first two sampling periods of a 'iercrf ruDpe, while the clock pulses D1' on the con entration of the corresponding signals cause the signal clock intervals D1 of the associated channels. The outputs of the AND gates 37 and 38 are connected to two different inputs of the OR gate 39. the output signals of which are fed to the flow of information from the code converter 13 labeled PCNI in FIG. 3.
In this way, up to four different signals can be transmitted to the receiving station. As mentioned, the frame pulse sequence is fed to the information flow from the output of the U'ND gate 32 via a separate input of the OR gate 39.
The pulse trains are also used at the outputs of AND gates 35 and 36 to introduce the secondary signal zero in the signal clock intervals D1 of the last two sampling periods of a group of four. This prevents the erroneous occurrence of an alternating pulse train with the sampling frequency. The outputs of both AND gates carry the voltage zero during these sampling periods and thereby block the AND gates 37 and 38 for the transmission of any binary signals one that may occur during the corresponding signal clock intervals.
The AND gates 35 and 36 are shown in the circuit of FIG. 3 as separate units.
It goes without saying, however, that these two gates, like gates 35 and 38, can each be combined to form a circuit unit.
The logic circuit according to FIG. 4 represents in a simplified manner the structure of the control receivers 25 and 26 according to FIG. 2. The same assumptions apply to the signal pulses as in FIG. 3.
With regard to the bistable flip-flop 42, the assumption applies that the first positive pulse at the set input S of this flip-flop switches into the state shown
On the left side of the circuit according to FIG. 4, the two inputs of an AND gate 412 are supplied with the coded information flow PCM on the one hand and the frame pulses FR 'synchronized with the sampling frequency and coinciding with the sampling periods on the other. As a result, at the output of the AND gate 41, the alternating one and zero R: men pulses falling within the frame clock intervals are filtered out.
The output of the AND gate 41 is connected to the set input S of the bistable multivibrator 42, the reset input R of which is directly acted upon by the frame pulses FR '. The output 1 of the flip-flop 42 is switched to a positive voltage by a pulse at the set input S and to zero voltage by a pulse at the reset input R. The output 0 of the flip-flop 42 is switched accordingly in phase opposition. The pulse sequences F1, FO, F1, FO or FO, F1, FO, F1 appear at outputs 1 and 0.
To recover the signal pulses of all channels and all frame pulses from the receiving-side information flow PC'm supplied in FIG. 4, the latter is supplied to the first input of a further AND gate whose second input receives the signal pulses D1 'synchronized with the signal clock intervals D1. The signal pulses thus sampled during the signal clock intervals, which not only contain the actual signals within the first two sampling periods of a group of four, but also the zero pulses impressed within the last two sampling periods of the group of four are then each sent to the first input of two AND gates 44 and 45 which cause the signals to be divided between the inputs B1 and B of the associated signal regenerator 18.
The AND gate 44 is controlled via its second input from the output 1 of the flip-flop 42 by the pulse sequence F1, FO, F1, FO and consequently only passes on a signal during the first sampling period of a group of four. The controlling pulse sequence is positive again during the third sampling period, but the binary signal ° Nullm impressed during the corresponding signal clock interval blocks the AND gate 44.
In a corresponding manner, the AND gate 45 is controlled by the pulse sequence FO, F1, FO, F1 from the output 0 of the flip-flop 42 and can thus only pass a binary signal one through during the second sampling period of a group of four. The AND gate 45 is blocked by the applied binary signal zero during the fourth sampling period of a group of four, despite the positive voltage of the controlling pulse train. The AND gate 43 can be combined with the AND gate 44 or 45 to form an AND gate with three inputs.
PATENT CLAIM 1
Method for the transmission of information originating from a large number of information channels via time division multiplex channels by means of periodic sampling of the information channels and pulse code modulation of the sampled channel information samples, each information channel being assigned a group of clock intervals in the transmission channel, each of which is used to transmit a channel information pulse
** WARNING ** End of DESC field could overlap beginning of CLMS **.