<Desc/Clms Page number 1>
EMI1.1
"Pr'dé de récep es "Procédé de réception et de traitement de signaux prédéterminés au cours du fonctionnement d'un circuit d'économie de batterie dans un récepteur de recherche de personnes" Domaine de l'invention
La présente invention se rapporte à un récepteur de recherche de personnes, présentant un fonctionnement d'économie de batterie, plus particulièrement à un récepteur de recherche de personnes qui peut recevoir des données d'appel automatique même s'il manque le code d'une forme prédéterminée, comme par exemple un code de synchronisation de mots.
Arrière-plan technologique de l'invention
En général, lors d'une utilisation d'un récepteur de recherche de personnes, si un code de synchronisation de mots est omis dans une zone faible pour laquelle est produite une intensité de champ ou un phénomène d'évanouissement, etc, des données'd'appel automatique ne peuvent pas être reçues. En conséquence, des mesures ont été requises pour cela.
Des circuits d'économie de batterie ordinaires sont utilisés pour diminuer une consommation électrique en fournissant périodiquement, au lieu de continûment, du courant à un récepteur de radiofréquences (RF).
Entre temps, en tant que forme de code de données reçues par le récepteur de recherche de personnes, le code POCSAG (Post Office Code Standardization Advisory Group) est une forme de signal exclusive du récepteur de recherche de personnes, utilisée de façon courante dans le monde et il est précisé par le recomman- dation CCIR 584.
La fonction d'économie de batterie a été appliquée depuis longtemps selon la présence/absence d'un signal porteur RF.
Si le signal porteur est vérifié, le courant est fourni successivement au dispositif de réception RF pendant un temps prédéterminé afin de diminuer en conséquence en efficacité. Un procédé d'économie
<Desc/Clms Page number 2>
de batterie mieux développé consiste à recevoir individuellement un signal RF en réponse à un signal porteur.
Dans la procédure d'appel d'un récepteur de recherche de personnes précédent, si un code prédéterminé est omis, un code d'adresse subséquent est aussi omis. C'est-à-dire qu'au cours du fonctionnement d'une fonction d'économie de batterie, un premier code prédéterminé (données d'introduction) est recherché et si le premier code prédéterminé est vérifié, un deuxième code prédéterminé est recherché. Si le deuxième code prédéterminé est vérifié un code d'adresse spécifique subséquent est détecté. Ensuite, un deuxième code prédéterminé d'un groupe suivant doit être recherché. Si le deuxième code prédéterminé n'est pas vérifié en raison de la présence de l'erreur dans le deuxième code prédéterminé du groupe suivant, un mot de code d'adresse subséquent est aussi omis.
Ce type de récepteur de recherche de personnes est exposé dans le US-A-4.370. 753.
En se reportant à la figure 3, l'organigramme montre la procédure d'appel pour le format de code POCSAG, pour le US-A- 4.370. 753 et pour un récepteur ordinaire de recherche de personnes qui est actuellement sur le marché.
Dans un procédé antérieur où la fonction d'économie de batterie est appliquée, un premier code prédéterminé est recherché lorsqu'un récepteur est périodiquement enclenché et arrêté. Si le premier code prédéterminé est détecté, un deuxième code prédéterminé est recherché pendant un temps déterminé. Si le deuxième code prédéterminé n'est pas détecté dans un temps prédéterminé, la procédure d'appel est ramenée au sous-programme de recherche du premier code prédéterminé du début. Cependant, si le deuxième code prédéterminé est détecté pendant un temps prédéterminé, il est vérifié, en vérifiant des données de séquence automatique dans des données de groupe, si un code d'adresse automatique (un troisième code prédéterminé) est transmis ou non.
Ensuite, la procédure est ramenée au sous-programme qui détecte un deuxième code prédéterminé des données du groupe suivant.
De façon plus détaillée, en cours de fonctionnement de la fonction d'économie de batterie, le premier code prédéterminé
<Desc/Clms Page number 3>
EMI3.1
est recherché dans une étape 11 et le fait que le premier code prédéterminé soit détecté ou non est surveillé dans une étape 12. Si le e premier code prédéterminé n'est pas détecté, la procédure se met en boucle à l'étape 12 jusqu'à ce que le premier code prédéterminé soit détecté et, s'il est détecté, le fonctionnement passe à l'étape 13.
Dans cette étape 13, un compteur de vérification de deuxième code prédéterminé XI est initialisé pour rechercher le deuxième code prédéterminé pendant seulement un temps de préparation prédéterminé, pour la vérification du deuxième code prédéterminé, et la fonction d'économie de batterie devient un état hors service, c'est-à-dire que le récepteur est continuellement enclenché. Ceci est suivi par une étape 14 dans laquelle le fait que le deuxième code prédéterminé est détecté ou non est déterminé en vérifiant les données en cours de réception. Si le deuxième code prédéterminé n'est pas détecté à l'étape 14, le programme va à l'étape 19 pour incrémenter le compteur de vérification de deuxième code prédéterminé XI.
Dans l'étape suivante 20, on surveille si une valeur incrémentée du compteur de vérification de deuxième code prédéterminé XI de l'étape 19 dépasse ou non un temps prédéterminé. Si la valeur incrémentée dépasse le temps prédéterminé, le fonctionnement est ramené à l'étape 11 et si elle ne dépasse pas le temps prédéterminé, le fonctionnement est ramené à l'étape 14.
A l'étape 14, si le deuxième code prédéterminé est détecté, le fonctionnement passe à l'étape 15 pour amorcer un compteur de mots de code X2 afin de vérifier le nombre de mots de code reçus dans un groupe. Ensuite, il est vérifié dans une étape
16 si un mot de code d'un ensemble de 32 bits a été reçu ou non.
Si un mot de code a été reçu, le programme passe à une étape 17 pour rechercher le code d'adresse automatique (le troisième code prédéterminé) parmi les données de séquences automatiques prédé- terminées et pour incrémenter un compteur de mots de code X2.
Ceci est suivi par une étape 18 dans laquelle un moment pour recevoir le deuxième code prédéterminé en cours de réception est ensuite vérifié par une valeur incrémentée du compteur de mots de code
X2 : dans cette étape, que la valeur du compteur de mots de code
<Desc/Clms Page number 4>
X2 soit 16 ou non est vérifié puisque le nombre des mots de code, sauf le deuxième code prédéterminé, est 16 dans un groupe. Si c'est un moment pour recevoir le deuxième code prédéterminé du groupe suivant, c'est-à-dire si la valeur du compteur de mots de code X2 est 16, la procédure est ramenée à l'étape 13. Autrement, la procédure est ramenée à l'étape 16.
Dans le processus de retour de l'étape 18 à l'étape 13, si une erreur qui ne peut pas être corrigée est présente dans le deuxième code prédéterminé, c'est-à-dire si le deuxième code prédéterminé est omis, le programme ne peut pas être suivi par l'étape 14. En conséquence, le code d'adresse subséquent est aussi omis. En outre, lorsque le code de synchronisation de mot a été omis, un sous-programme de vérification est répété continuellement pendant un temps prédéterminé.
Comme décrit ci-dessus, lorsque, dans la procédure d'appel d'un récepteur de recherche de personnes antérieur, le code de synchronisation de mot a été omis, des données d'appel automatiques ne peuvent pas être reçues.
Résumé de l'invention
En conséquence, un objet de l'invention consiste à fournir un procédé pour recevoir des données d'appel automatique dans un récepteur de recherche de personnes même si un code prédéterminé, comme un code de synchronisation de mot, est omis.
Un autre objet de l'invention consiste à fournir un récepteur de recherche de personnes qui peut améliorer un rendement de réception même si le récepteur de recherche de personnes est utilisé dans une zone faible pour laquelle est produit une intensité de champ ou un phénomène d'évanouissement.
Suivant un aspect de la présente invention, si, dans la procédure d'appel des processus de recherche d'un deuxième code prédéterminé d'un groupe suivant, il se présente une erreur dans le deuxième code prédéterminé, ce n'est pas le deuxième code prédéterminé qui est recherché mais le décodage BCH (BoseChaudhum-Hocquenghem) est exécuté continuellement par l'algorithme de décodage BCH avec un mot de code suivant. Donc, si un mot
<Desc/Clms Page number 5>
de code d'absence d'erreur est détecté dans un mot de code prédéterminé, le deuxième code prédéterminé dans lequel s'est présenté précédemment une erreur est reconnu comme étant le deuxième code prédéterminé normal et un mot de code d'adresse subséquent est recherché.
En conséquence, même si le deuxième code prédéterminé est omis, dans la construction normale de groupe le deuxième code prédéterminé omis peut être compensé par le mot de code subséquent.
Courte description des dessins
D'autres détails et particularités de l'invention ressortiront de la description des dessins qui sont annexés au présent mémoire et qui illustrent, à titre d'exemples non limitatifs, le procédé suivant l'invention.
La figure 1 est un schéma fonctionnel d'un récepteur de recherche de personnes suivant une forme de réalisation de la présente invention.
La figure 2 est un schéma d'un format de code POCSAG à utiliser pour décrire la présente invention.
La figure 3 est un organigramme qui montre une procédure d'appel d'un récepteur de recherche de personnes suivant l'état antérieur de la technique.
Les figures 4A à 4C forment un organigramme qui montre une procédure d'appel d'un récepteur de recherche de personnes suivant la présente invention.
Les figures 5A et 5B sont des représentations dans le temps pour montrer les procédures d'appel respectivement de l'état antérieur de la technique et de la présente invention.
Dans les différentes figures, les mêmes notations de référence désignent des éléments identiques ou analogues.
Description détaillée d'une forme de réalisation préférée
A la figure l, une antenne 100 capte un signal
RF modulé et fournit le signal modulé à un récepteur 110. Le récep- teur 110 démodule le signal reçu de l'antenne 100 pour réaliser des données de niveau logique et un décodeur 130 qui reçoit la sortie de données de niveau logique en provenance du récepteur 110 traite les données. Une mémoire de code 190 stocke un code d'adresse
<Desc/Clms Page number 6>
automatique et est lue par le décodeur 130. Le décodeur 130 vérifie un code d'adresse dans une mémoire morte de codes CAP (Customer Administration Panel = liste administrative de clients), utilisée comme mémoire de code 190, et la sortie de signal en provenance du récepteur 110.
S'ils sont jugés comme étant un signal d'appel propre, le décodeur 130 affiche les messages reçus sur le LCD (Liquid Crystal Display = affichage à cristaux liquides) 120 et les stocke dans une mémoire à message du décodeur 130, la mémoire à message étant comprise dans ce cas dans un MPU (Micro Processor Unit = microprocesseur) 132 puisqu'un processeur à microplaquette de 4 bits est utilisé dans cette invention. Le décodeur 130 commande un circuit d'alarme 170 ou un vibreur 180, par l'intermédiaire d'un circuit de commande 140, en réponse à l'information d'appel reçu. Un indicateur d'appel 150 est commandé en réponse à une période alternée du signal d'alarme et une lampe 160 est prévue pour l'éclairage arrière du LCD 120.
Le décodeur 130 a aussi un commutateur de sélection de mode mémo- risé/normal 240 et un commutateur de lecture à clé 230 situé à l'extérieur.
Le mode mémorisé est un mode silencieux qui ne commande pas l'alarme 170 mais le vibreur 180 même si le signal d'appel est détecté. Le commutateur de lecture à clé 230 sert à rappeler les messages reçus stockés dans la mémoire du décodeur 130 et, lorsque l'alarme 170 ou le vibreur 180 est commandé, le commutateur arrête cela de force. Un convertisseur DC-DC 220 produit une source de courant, à utiliser dans le décodeur 130, en utilisant une batterie 200 qui présente une capacité de puissance limitée ; un commutateur 210 est prévu pour enclencher/couper la batterie 200.
En outre, la référence 111 indique une ligne de données de réception pour fournir au décodeur 130 la sortie de données en provenance du récepteur 110 et la référence 112 indique une ligne de signal d'économie de batterie pour fournir au récepteur 110 la sortie de signal en provenance du décodeur 130.
A la figure 2, un code PCSAG 245 comporte à titre d'exemple un signal d'introduction 250 qui détecte un signal reçu et qui est utilisé pour synchroniser un bit d'horloge avec le
<Desc/Clms Page number 7>
signal reçu. Le signal d'introduction 250 est appelé dans cette invention premier code prédéterminé. Un mot de code de synchronisation de mot 260 est utilisé pour régler la synchronisation de mot d'un mot de code qui consiste en une adresse, un message et un signal de mot de code d'attente, et il est appelé deuxième code prédéterminé dans cette invention. Le premier code prédéterminé 250 est un signal inversé de 101010 et sert à transmettre au moins 576 bits de la partie de transmission d'un signal standard POCSAG (CCIR 584-) de façon à actionner un circuit d'économie de batterie.
Ceci sert à recevoir le premier code prédéterminé en fournissant le signal d'économie de batterie (par exemple, 64 bits pour enclencher et 512 bits pour couper) au récepteur 110 lors d'une détection du premier code prédéterminé 250 dans le décodeur 130, même si le récepteur 110 est enclenché ou coupé.
Un code POCSAG 245 présente une structure de groupes 250 à 253 qui consiste en un mot de code de synchronisation de mot 260 (un deuxième code prédéterminé) de 32 bits et de huit séquences 270 à 277. Chaque séquence individuelle 270 à 277 est constituée par deux mots de code, c'est-à-dire un mot de code d'adresse 280 de 32 bits et un mot de code de message 290 de 32 bits.
Il est apprécié que la structure de groupes est composée de 17 mots de code de 32 ensembles de bits. Chaque groupe 270 à 277 comporte donc 544 bits. Chaque mot de code pour la synchronisation de mot 260, l'adresse 280, le message 290 et un mot de code d'attente consiste en un bit d'information 300 de 21 bits, un bit de parité BCH 310 de 10 bits, qui se présentent par un décodage BCH des données ci-dessus de 21 bits, et un bit de parité paire 320 de 1 bit pour les données ci-dessus de 31 bits (21 + 10). En conséquence, un mot de code comporte 32 bits.
Un algorithme d'encodage BCH précité est traité par la réalisation d'un mot de code [31. 21 BCH + parité] précisé dans le code POCSAG 245. Le procédé de traitement de cette expres- sion est brièvement décrit ci-après.
Chaque mot de code de respectivement 32 bits comporte un bit d'information de 21 bits qui est rattaché à un coef-
<Desc/Clms Page number 8>
EMI8.1
31 11 e ficient polynomial de X31 à x. Un tableau de syndrome est réalisé en divisant le coefficient polynomial par un polynome réalisant un syndrome prédéterminé (X10 +X+X+X+X+X + 1) au moyen d'un procédé modulo-2. Un tableau de syndrome calculé correspondant au bit d'information respectif de 21 bits est réalisé comme suit.
<Desc/Clms Page number 9>
Tableau 1
EMI9.1
<tb>
<tb> @
<tb> Bit <SEP> n <SEP> Valeur <SEP> de <SEP> syndrome
<tb> @
<tb> X31 <SEP> 1110110100
<tb> @
<tb> X30 <SEP> 1 <SEP> 0111011010
<tb> @
<tb> X29 <SEP> 0011101101
<tb> Il <SEP> 1 <SEP> Il
<tb> X28 <SEP> 1111000010
<tb> Il <SEP> 1 <SEP> Il
<tb> X27 <SEP> 0111100001
<tb> Il <SEP> 1 <SEP> Il
<tb> X26 <SEP> 1101000100
<tb> X25 <SEP> 0110100010
<tb> Il <SEP> 1 <SEP> Il
<tb> X24 <SEP> 1 <SEP> 0011010001
<tb> @
<tb> X23 <SEP> 1111011100
<tb> @
<tb> X22 <SEP> 0111101110
<tb> t)
<SEP> M
<tb> X21 <SEP> 0011110111
<tb> Il <SEP> X20 <SEP> 1 <SEP> 1111001111 <SEP> Il
<tb> X19 <SEP> 1001010011
<tb> X18 <SEP> 1010011101
<tb> @
<tb> X17 <SEP> 1011111010
<tb> 1 <SEP> 1 <SEP> Il
<tb> D <SEP> X16 <SEP> 1 <SEP> 0101111101 <SEP> n
<tb> g <SEP> 1 <SEP> Il
<tb> X15 <SEP> 1100001010
<tb> X14 <SEP> 0110000101
<tb> Il <SEP> 1 <SEP> Il
<tb> X13 <SEP> 1101110110
<tb> X12 <SEP> 0110111011
<tb> X11 <SEP> 1101101001
<tb>
<Desc/Clms Page number 10>
EMI10.1
La valeur de syndrome correspondant au bit d'information respectif peut produire 10 bits, à partir d'au maximum X9 jusqu'au minimum de X0 à cause de la division du polynome par 10 9 8 6 5 3 le polynome (X-+ X+ X+ X+ X + X-+ 1) au moyen du modulo-2.
Donc, le tableau de syndrome respectif est composé des données de 10 bits.
A l'émetteur, le bit d'information de 21 bits à transmettre est ajouté au bit de parité BCH de 10 bits en cours de production après un encodage BCH du bit d'information de 21 bits en utilisant le tableau de syndrome du tableau 1. Donc, les données de 31 bits sont réalisées et le bit de parité paire de 1 bit est ajouté en utilisant ces données de 31 bits. En conséquence, le le mot de code de 32 ensembles de bits est transmis en tant que structure de groupe. Cependant, au récepteur de recherche de personnes, la parité BCH est à nouveau réalisée par décodage BCH du mot de code reçu, en utilisant le tableau de syndrome du tableau 1. Alors, la présence/absence d'erreur et la nécessité de correction de celle-ci sont jugées sur la base du bit de parité BCH et du bit de parité reçu.
Le procédé de décodage BCH exécuté par le récepteur de recherche de personnes est divisé en deux classes principales.
L'une consiste en un décodage par le logiciel et l'autre en un décodage par le matériel informatique. Suivant la présente invention, puisque le microprocesseur à une microplaquette HD40L4808H 131 de 4 bits est utilisé dans le décodeur 130, le procédé de décodage par le logiciel est appliqué. En outre, l'erreur de différents bits peut être corrigée par la combinaison du tableau 1 ; cependant, dans cette invention l'erreur jusqu'à 2 bits (y compris celle qui est aléatoire ou en groupe) est corrigée.
Dans la forme préférée de réalisation de la présente invention décrite jusqu'ici, les données de groupe sont vérifiées en utilisant l'algorithme de décodage BCH. Puisque les mots de code de synchronisation de mots, d'adresse, de message et d'attente, du code POCSAG sont tous construits avec la structure BCH [31, 21 + parité], ce n'est pas le deuxième code prédéterminé (le mot
<Desc/Clms Page number 11>
de code de synchronisation de mot) qui est recherché comme cela est montré à la figure 3 mais la présence/absence d'erreur est vérifiée par l'algorithme de décodage BCH comme cela est montré aux figures 4.
Aux figures 4A à 4C, un compteur d'erreurs BCH X3 est ajouté pour vérifier le nombre d'erreurs BCH. En outre, il est apprécié que la fonction d'économie de batterie suivant la présente invention consiste à utiliser un code POCSAG, le code POCSAG étant construit à l'origine pour effectuer la fonction d'économie de batterie.
A la figure 4A, en cours de fonctionnement de la fonction d'économie de batterie, un premier code prédéterminé est recherché dans une étape 21 et le fait que le premier code prédéterminé soit détecté ou non est surveillé dans une étape 22. Si le premier code prédéterminé n'est pas détecté, la procédure se met en boucle à l'étape 22 jusqu'à ce que le premier code prédéterminé soit détecté et, s'il est détecté, le fonctionnement progresse jusqu'à l'étape 23. A l'étape 23, un compteur de vérification de deuxième code prédéterminé XI est initialisé pour rechercher le deuxième code prédéterminé pendant uniquement un temps de préparation, pour vérifier le deuxième code prédéterminé, et la fonction d'économie de batterie devient un état hors service, c'est-à-dire que leur récepteur est continuellement enclenché.
Ceci est suivi par une étape 24 dans laquelle le fait que le deuxième code prédéterminé soit détecté ou non est déterminé en vérifiant les données en cours de réception. Si le deuxième code prédéterminé n'est pas détecté à l'étape 24, le programme passe à une étape 29 pour incrémenter le compteur de vérification de deuxième code prédéterminé XI. A l'étape 30 suivante, il est surveillé si une valeur incrémentée du compteur de vérification de deuxième code prédéterminé XI, à l'étape 29, dépasse ou non un temps prédéterminé. Si la valeur incrémentée dépasse la valeur de temps prédéterminée, le fonction- nement est ramené à l'étape 21 et si elle n'excède pas la valeur de temps prédéterminée, le fonctionnement est ramené à l'étape
24.
<Desc/Clms Page number 12>
A l'étape 24, si le deuxième code prédéterminé est détecté, le fonctionnement passe à l'étape 25 pour initialiser un compteur de mots de code X2 afin de vérifier le nombre des mots de code reçus dans un groupe. Ensuite, le fait qu'un mot de code d'un ensemble de 32 bits a été reçu ou non est vérifié à l'étape 26. Si un mot de code a été reçu, le programme passe à l'étape 27 pour rechercher un code d'adresse automatique (un troisième code prédéterminé) parmi les données prédéterminées de séquence automatique et augmente le compteur de mots de code X2.
Ceci est suivi par une étape 28 où est vérifié, par la valeur incrémentée du compteur de mots de code X2. le fait qu'un moment pour. recevoir le deuxième code prédéterminé est en cours de réception ensuite ou non ; dans cette étape, le fait que la valeur du compteur de mots de code X2 soit 16 ou non est vérifié puisque le nombre des mots de code, à l'exception du deuxième code prédéterminé, est 16 dans le groupe. S'il y a un moment pour recevoir le deuxième code prédéterminé du groupe suivant, c'est-à-dire si la valeur du compteur de mots de code X2 est 16, la procédure est ramenée à l'étape 31 de la figure 4B. Autrement, la procédure est ramenée à l'étape 26 de la figure 4A.
Dans des systèmes précédents, si c'est le moment de recevoir le deuxième code prédéterminé du groupe suivant, l'étape 28 est suivie par l'étape 23 pour rechercher le deuxième code prédéterminé. Cependant, elle est suivie dans la présente invention par l'étape 31 pour surmonter les défauts des systèmes précédents. A partir de l'étape 31, les processus de recherche d'un code de synchronisation fictif sont exécutés en utilisant l'algorithme de décodage BCH précité.
A l'étape 31 est initialisé un compteur d'erreurs BCH X3 (X3 = 0) incrémenté de un chaque fois qu'une erreur inconnue, c'est-à-dire une erreur qui ne peut pas être corrigée, se présente après un décodage BCH d'un mot de code, et un drapeau d'absence d'erreur NEFLG qui indique la réception de données de mot de code d'absence d'erreur est mis à zéro (NEFLG = 0). Ceci est suivi par une étape 32 de la figure 4B dans laquelle est surveillé le fait
<Desc/Clms Page number 13>
qu'un mot de code de 32 bits a été reçu ou non. Si les données de 32 bits ont été reçues, la procédure progresse jusqu'à l'étape 33 de la figure 4B pour décoder en BCH le mot de code de 32 bits et s'ils ne sont pas reçus, la procédure est ramenée à l'étape 32.
Ensuite, dans une étape 34 de la figure 4B est vérifié, en tant que résultat d'un décodage BCH à l'étape 33, le fait que l'erreur qui ne peut pas être corrigée (erreur inconnue) se présente ou non. Si une erreur ne se présente pas ou s'il se présente une erreur qui peut être corrigée, le programme passe à une étape 42 pour régler le drapeau d'absence d'erreur NEFLG (NEFLG = 1) et passe alors à une étape 35 de la figure 4B. Si l'erreur qui ne peut pas être corrigée se présente à l'étape 34, la procédure est transférée à l'étape 35. A partir de l'étape 35 est exécuté un processus semblable aux systèmes antérieurs, en vérifiant des données de séquences automatiques dans les données de groupe.
A l'étape 35, le compteur de mots de code X2 pour compter le nombre de mots de code reçus dans les données de groupe est initialisé (X2 = 0). Ensuite, le fait qu'un mot de code d'un ensemble de 32 bits a été reçu ou non est déterminé à une étape 36 de la figure 4C. Si le mot de code de 32 bits est reçu, la procédure passe à une étape 37 de la figure 4C pour décoder en BCH le mot de code de 32 bits. Dans une étape 38 de la figure 4C, il est vérifié si l'erreur qui ne peut pas être corrigée (erreur inconnue) se présente ou non. Si l'erreur qui ne peut pas être corrigée se présente, la procédure passe à une étape
43 de la figure 4C pour vérifier le drapeau d'absence d'erreur NEFLG qui montre la réception de données sans erreur ou d'un mot de code à erreur qui peut être corrigé (NEFLG = 1 ? ).
Si des données sans
EMI13.1
erreur, ou un mot de code à erreur qui peut être corrigé, ont été erreur a erreur qu e e e reçues, la procédure passe à une étape 40 de la figure 4C. Sinon, la procédure passe à l'étape 44 de la figure 4C pour incrémenter le compteur d'erreurs BCH X3 de un. Ensuite, dans une étape 45 de la figure 4C, il est vérifié si la valeur incrémentée du compteur d'erreurs BCH X3 est supérieure à 3, c'est-à-dire si le mot de code qui ne peut pas être corrigé est continuellement reçu plus de trois fois ou non.
Si le mot de code qui ne peut pas être corrigé est conti-
<Desc/Clms Page number 14>
nullement reçu plus de trois fois, le fonctionnement est ramené à l'étape 23 de la figure 4A pour rechercher le deuxième code prédéterminé, sinon le fonctionnement passe à une étape 46 de la figure 4C pour vérifier si les données reçues de 32 bits sont en permanence
EMI14.1
de logique"haute"ou"basse". Si toutes les données sont jugées comme étant de logique"haute"ou"basse", le programme est ramené à l'étape 21 de la figure 4A pour rechercher le premier code prédéterminé puisqu'il a été jugé qu'il n'y a plus de données à recevoir de toute façon. Sinon, le programme passe alors à l'étape 40.
A l'étape 38, s'il se présente une absence d'erreur ou une erreur qui peut être corrigée, le fonctionnement passe à une étape 39 de la figure 4C pour régler le drapeau d'absence d'erreur NEFLG ; dans ce cas, il est confirmé que les données qui n'ont pas d'erreur ont été reçues. A l'étape 40, le code d'adresse automatique (le troisième code prédéterminé) parmi les données prédéterminées de séquence automatique prédéterminées est recherché et le compteur de mots de code X2 est incrémenté.
Ceci est suivi par une étape 41 de la figure 4C afin
EMI14.2
de voir de voir avec la valeur incrémentée du compteur de mot de code X2J s'il y a un moment pour recevoir le deuxième code prédéterminé en cours de réception ensuite ; dans l'étape, il est vérifié si la valeur du compteur de mots de code X2 est 16 ou non puisque le nombre de mots de code, à l'exception du deuxième code prédéterminé, est 16 dans le groupe. Si c'est le moment de recevoir le groupe suivant, la procédure est ramenée à l'étape 31 de la figure 4B. Sinon, la procédure est ramenée à l'étape 36 pour recevoir le mot de code suivant.
A l'étape 18 des systèmes antérieurs, comme cela est montré à la figure 3, si c'est le moment de recevoir le deuxième code prédéterminé du groupe suivant, le fonctionnement est ramené à l'étape 13 pour rechercher uniquement le deuxième code prédéterminé. Cependant, si le deuxième code prédéterminé n'est pas détecté, l'étape 15 n'est pas exécutée. En outre, suivant la présente invention comme cela est montré à la figure 4, si à l'étape 28 ce n'est pas le moment de recevoir le deuxième code prédéterminé du groupe suivant, le fonctionnement passe à l'étape 31 pour initialiser le comp-
<Desc/Clms Page number 15>
teur d'erreurs BCH X3 et pour mettre à zéro le drapeau d'absence d'erreur NEFLG.
Ensuite, ce n'est pas le code prédéterminé qui est recherché comme dans l'état antérieur de la technique mais la synchronisation de la séquence fictive est vérifiée en vérifiant une erreur par décodage BCH. En conséquence, si les données qui ne peuvent pas être décodées sont reçues, provoquées par un phénomène d'évanouissement dans le deuxième code prédéterminé du signal en cours de transmission, la procédure passe à l'étape 35 de la figure 4B pour vérifier le mot de code dans les données de groupe. Donc, si au moins l'un parmi trois mots de code des données de groupe est reçu sans une erreur comme cela est montré à l'étape 4-5 de la figure 4C, la procédure reconnaît que la synchronisation de séquence doit être réglée.
En conséquence, même si le deuxième code prédéterminé est omis, on peut résoudre le problème dû à ce que les données de groupe sont aussi omises.
Les figures 5A et 5B sont des représentations dans le temps pour montrer une différence entre la présente invention et l'état antérieur de la technique, suivant une forme de réception. Les figures 5A et 5B ont un même format de données transmises et montrent une différence lorsqu'un code qui ne peut pas être corrigé est réalisé aléatoirement dans un deuxième groupe de données et est transmis. Le tracé 600 représente le signal d'économie de batterie.
La figure 5A montre une représentation dans le temps d'une procédure d'appel suivant l'état antérieur de la technique. A la figure 5A, avant que des données d'introduction 250 soient reçues, pendant une exécution d'une fonction d'économie de batterie pour une période prédéterminée, les données sont reçues. Si un premier code prédéterminé 250 est vérifié en un de temps 510, un deuxième code prédé- terminé 260 (mot de code de synchronisation de mot) est recherché et le deuxième code prédéterminé est vérifié en un temps 511. Ensuite, des données de séquence automatique, parmi les séquences 270 à 27"r des données de groupe 251 sont reçues en un temps 512.
Après cela, les dernières données de séquence, c'est-à-dire le 16ème mot de code, sont vérifiées et le deuxième code prédéterminé 261 du groupe 252 suivant est recherché au temps 513. Dans ce cas, puisque
<Desc/Clms Page number 16>
le code inconnu (mot de code de synchronisation de mot) est transmis de force, le deuxième code prédéterminé 261 n'est pas détecté et la détection du deuxième code prédéterminé 261 est continuellement essayée pendant un temps prédéterminé. Ensuite, à un temps 514 la procédure progresse pour vérifier à nouveau le premier code prédéterminé. En conséquence, une adresse d'appel automatique transmise en séquence automatique dans le deuxième groupe ne peut pas être reçue.
EMI16.1
A la figure 5B, le traitement est le même que celui de la figure 5A, jusqu'au bout des données du premier groupe 251. Après vérification des dernières données de séquence du premier groupe 251, ce n'est pas le deuxième code prédéterminé 261 qui est recherché au point de départ des données du deuxième groupe 252 mais l'état d'erreur est vérifié par décodage BCH. Ensuite, puisqu'une erreur inconnue se présente dans le code de synchronisation de mots 261 du deuxième groupe 252 et puisqu'il n'y a pas d'erreur en tant que résultat du décodage BCH pour un mot de code du deuxième groupe 252, le traitement des données de groupe prédéterminées est exécuté au temps 524. En conséquence, le code d'adresse automatique transmis peut être reçu.
Comme décrit ci-dessus, au cas où le deuxième code prédéterminé est subitement omis par suite d'un phénomène d'évanouissement, etc, des données automatiques peuvent être reçues et une réception de signal d'appel peut être efficacement améliorée.
Il doit être entendu que l'invention n'est nullement limitée aux formes de réalisation décrites et que bien des modifications peuvent être apportées à ces dernières sans sortir du cadre de la présente invention.