<Desc/Clms Page number 1>
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur frequenz- und amplitudengere- gelten Ansteuerung eines Schallgebers für einen Werkstoff-Prüfling, bei welcher der Geber an einen Leistungsverstärker angeschlossen ist, der ein Eingangssignal von einem gesteuerten Oszil- lator erhält und mit einem Sensor zur Erfassung eines mit der Schwingungsamplitude des Prüflings korrelierten Sensorsignals, die über eine Phasenregeleinheit zur Nachregelung der Frequenz des gesteuerten Oszillators und über eine Amplitudenregeleinheit zur Regelung der Amplitude des Eingangssignals des Leistungsverstärkers herangezogen ist.
Eine solche Schaltungsanordnung ist aus dem Papier : Mayer "Fatigue crack growth and threshold measurements at very high frequencies ", International Material Reviews 1999, Vol. 44, No. 1, ISSN 0950-6608, bekannt geworden. In diesem Papier sind auch die unterschiedlichen Aspekte und Probleme beschrieben, die mit Ermüdungsprüfungen von Werkstoffen bei Anwendung von Ultraschall verbunden sind.
Bei der Prüfung der Ermüdungsfestigkeit (auch Schwingfestigkeit oder Wechselfestigkeit ge- nannt) von Werkstoffen wird eine Werkstoffprobe einer zeitlich veränderlichen Belastung unterwor- fen, welche je nach Art und Stärke der Belastung zu einer Schädigung der Probe, wie z. B. zur Bildung eines Ermüdungsrisses, zum Wachstum eines entstandenen Ermüdungsrisses und letzt- lich zum Bruch der Probe führt. Ein typischer Versuch zur Charakterisierung der Ermüdungsfestig- keit eines Werkstoffes ist der sogenannte Wöhler-Versuch, bei dem die Probe mit einer zumeist sinusförmig zeitlich variierenden Belastung mit konstantem minimalen und maximalen Belastungs- wert beansprucht wird.
Als Messgrösse wird die Zahl der Be- und Entlastungen (der sogenannten Lastspiele oder Lastwechsel) bis zum Bruch oder die Lastspielzahl ohne Bruch als Funktion der Belastungshöhe (meist charakterisiert durch die Dehnungsamplitude oder die Spannungsamplitu- de) ermittelt.
Die Ermüdungsschädigung des Werkstoff-Prüflings hängt wesentlich von der Belastung, cha- rakterisiert z. B. durch den minimalen und maximalen Spannungswert, ab, wogegen die Belas- tungsfrequenz, d. h. die Zahl der Lastwechselspiele je Sekunde, nur einen geringen, oft vernach- lässigbaren Einfluss auf das Ermüdungsverhalten hat. Dies berücksichtigend werden seit längerer Zeit Wöhler-Versuche und Rissausbreitungsversuche bei Schall- oder Ultraschallfrequenzen durchgeführt, um die Prüfzeit kurz zu halten. Verglichen mit herkömmlichen servohydraulischen Anlagen, die z. B. bei Wechselbiegeversuchen im Bereich von 20 bis 200 Hz arbeiten, ergibt sich bei Frequenzen von 10 bis 100 kHz eine Reduktion der Prüfzeit um einen Faktor 500. Wegen der oft verwendeten Frequenz im Bereich von 20 kHz ist für dieses Verfahren der Begriff "Ultraschall- verfahren" gebräuchlich.
Trotz der offensichtlichen Vorteile des Ultraschallverfahrens, wie einer Verminderung der Prüf- zeit um grössenordnungsmässig einen Faktor 500, wird das Verfahren in der industriellen Praxis nur wenig angewendet, da die Genauigkeit und Reproduzierbarkeit der Versuchskenngrössen, insbe- sondere der Belastungsstärke, schlechter als bei herkömmlichen Prüfverfahren ist. Je nach der vorgewählten Belastungshöhe, der Form der zu prüfenden Probe und dem untersuchten Werkstoff können Abweichungen zwischen der im Versuch erzielten Belastungshöhe und der vorgewählten Belastungshöhe auftreten, welche das Messergebnis verfälschen.
Dies liegt vor allem daran, dass bei Ultraschall-Materialprüfungen die Prüffrequenz so gewählt wird, dass sie zumindest im wesentlichen der Resonanzfrequenz des durch den Schallgeber anzuregenden Systems, bestehend im wesentlichen aus dem Prüfling und gegebenenfalls einem Horn, welches die Schallenergie von dem Schallgeber auf den Prüfling überträgt, entspricht. Ände- rungen im Probenstück, z. B. eine beginnende Rissbildung, führen zu einer Änderung der Reso- nanzfrequenz, die, auch wenn sie verhältnismässig gering ist, im Hinblick auf die hohe Güte des Schwingungssystems eine Verstimmung zur Folge hat, die zu einem drastischen Abfall der Schwingungsamplitude führt.
Es ist daher erforderlich, die Frequenz des gesteuerten Oszillators möglichst rasch auf die tat- sächliche Resonanzfrequenz nachzuführen, was mit üblichen Phasenregelschleifen, bei welchen eine hochkonstante Referenzfrequenz vorliegt, nicht möglich ist. Gleichzeitig muss aber die Ampli- tudenregelung auf die Nichtlinearität der Strecke Schallgeber - Prüfling Bedacht nehmen.
Es ist somit eine Aufgabe der Erfindung, eine Schaltungsanordnung zu schaffen, welche die oben aufgezeigten Probleme löst und damit eine Schwingungsamplitude des Prüflings, welche der vorgegebenen entspricht, sicherstellt.
<Desc/Clms Page number 2>
Diese Aufgabe wird mit einer Schaltungsanordnung der eingangs genannten Art gelöst, bei welcher erfindungsgemäss die Phasenregeleinheit einen Phasendetektor aufweist, dem einerseits ein aus dem Sensorsignal abgeleitetes erstes Messsignal mit ausgeprägten Flanken und anderer- seits ein aus dem Ausgangssignal des Oszillators abgeleitetes zweites Messsignal mit ausgepräg- ten Flanken zugeführt ist, und der dazu eingerichtet ist, periodisch die Zeitdifferenz zwischen korrespondierenden Flanken der beiden Signale zu ermitteln und während dieser Zeitdifferenz mittels eines Zeit/Spannungswandlers jeweils eine der Zeitdifferenz proportionale Spannung zu erzeugen, bis zu der nächsten Messung auf ihrem Wert zu halten und sodann auf einen, der neu gemessenen Zeitdifferenz entsprechenden Wert zu setzen.
Dank der Erfindung kann äusserst rasch, nämlich bereits innerhalb einer oder auch einer halben Schwingungsperiode die Anregungsfrequenz auf die Resonanzfrequenz nachgestellt werden und es ist möglich, die Belastung der Probe während der gesamten Prüfung äusserst genau, nämlich im Bereich von einigen Prozenten und weniger, einzuhalten.
Bei einer einfach realisierbaren Ausführungsform ist vorgesehen, dass der Phasendetektor ei- ne Konstantstromquelle aufweist, welche einen Kondensator während der Zeitdifferenz zur Erzeu- gung dieser proportionalen Spannung auflädt.
Im Sinne des erwünschten raschen Ermittelns der Phasendifferenz ist es weiters zweckmässig, wenn der Phasendetektor eine Übernahmeeinheit aufweist, welcher unmittelbar nach jeder Zeitdif- ferenzmessung die ermittelte Spannung zuführbar ist.
Falls der Phasendetektor je einen Zeit/Spannungswandler für die Messung abwechselnd zwi- schen aufeinanderfolgenden, z. B. steigenden und fallenden Flanken aufweist, ist ein besonders rasches Ermitteln der Phasendifferenz möglich, nämlich sogar innerhalb einer einzigen Halbwelle.
Um für den dem Phasendetektor vorgeschalteten Sinus/Rechteckwandler ein pegelunabhängi- ges Eingangssignal zu erhalten, ist zweckmässigerweise vorgesehen, dass das Sensorsignal einem Signalverstärker und dessen Ausgangssignal als verstärktes Sensorsignal einem Gleichrichter zugeführt ist und das verstärkte Sensorsignal sowie das gleichgerichtete Sensorsignal einem Di\idierer zugeführt sind, welcher ein dem Quotienten des verstärkten Sensorsignals und des gleichgerichteten Sensorsignals proportionales Ausgangssignal bildet, das als dividiertes Sensor- signal einem Sinus/Rechteckwandler zur Bildung des ersten Messsignals zugeführt ist.
Zur zweckmässigen Verknüpfung des Phasenregelkreises mit dem Amplitudenregelkreis kann vorgesehen sein, dass ein Regelverstärker vorgesehen ist, welchem einerseits ein gleichgerichte- tes Sensorsignal und andererseits ein Sollwert eines Sollwertgebers zugeführt ist, das Ausgangs- signal des Regelverstärkers als Regelsignal einem Eingang eines Multiplizierers zugeführt ist, an dessen anderem Eingang das Ausgangssignal des gesteuerten Oszillators liegt, und der das Eingangssignal des Leistungsverstärkers erzeugt.
Dabei ist es vorteilhaft, falls der Regelverstärker einen Operationsverstärker aufweist, dessen nicht invertierendem Eingang der Sollwert und dessen invertierendem Eingang über einen Wider- stand das gleichgerichtete Sensorsignal zugeführt ist, wobei der Gegenkoppelungszweig ein Serien RC-Glied enthält, da sich hierdurch eine rasche Übernahme des Sollwertes erreichen lässt.
Um jedoch insbesondere nach einer Belastungspause ein exzessives Überschwingen zu vermei- den, kann es ratsam sein, wenn der Sollwert dem Operationsverstärker über ein Verzögerungs- glied zugeführt ist.
Um bei dem Übergang in Belastungspausen eine Sättigung des Operationsverstärkers wegen eines Nachschwingens des Schallgebers und Prüflings zu verhindern, kann es angebracht sein, wenn der Gegenkoppelungszweig mittels eines von einem Pausensignal gesteuerten Schalters während der Impulspausen des Sollwertgebers überbrückbar ist.
Die Erfindung samt weiterer Vorteile ist im folgenden anhand beispielsweiser Ausführungsfor- men näher erläutert, die in der Zeichnung veranschaulicht sind. In dieser zeigen
Fig. 1 ein vereinfachtes Blockschaltbild einer Schaltungsanordnung nach der Erfindung,
Fig. 2 das bevorzugte Prinzipschaltbild eines Regelverstärkers in der Schaltung nach Fig. 1,
Fig. 3 eine bevorzugte Ausbildung eines Phasendetektors in der Schaltungsanordnung nach
Fig. 1,
Fig. 4 in einem Diagramm den zeitlichen Verlauf verschiedener Signale des Phasendetektors nach Fig. 2,
Fig. 5 eine mögliche Ausbildung der Logikeinheit des Phasendetektors gemäss Fig. 3, und
<Desc/Clms Page number 3>
Fig. 6 eine zweckmässige Ausbildung eines Phasenschiebers in der Schaltung nach Fig. 1.
Wie aus Fig. 1 ersichtlich, ist ein Schallgeber SCH an einen Leistungsverstärker LVS ange- schlossen, der auf noch näher zu beschreibende Weise den Schallgeber SCH mit einer vorzugs- weise sinusförmigen Spannung speist, deren Frequenz im Bereich von z. B. 5 bis 40 kHz liegen kann. Der Schallgeber kann z. B. ein piezoelektrischer oder magnetostriktiver Schwinger sein, wobei piezoelektrische Schallgeber wegen ihres hohen Wirkungsgrades bevorzugt werden. Die benötigte Leistung, die meist in der Grössenordnung von 100 bis 1000 W liegt, kann z. B. von herkömmlichen HiFi-Verstärkern geliefert werden. Bevorzugt werden Frequenzen oberhalb des Hörbereichs, z. B. 20 kHz, um die Umgebung nicht durch hörbaren Schall zu beeinträchtigen.
Die mechanische Schall leistung wird hier über ein Horn HOR in den eigentlichen Prüfling PSK eingeleitet, der auch in nicht näher gezeigter Weise gehaltert oder eingespannt ist. Typische Längsabmessungen von Prüflingen betragen 30 bis 100 mm, bei Querschnitten, die sich von 10 bis 20 mm auf 3 bis 8 mm einschnüren. Die gewählten Abmessungen hängen auch davon ab, ob man das Probestück bzw. den Prüfling zu Longitudinal- oder Torsionsschwingungen anregt.
Um die Schwingungen des Prüflings PSK zu messen, ist ein Sensor SEN vorgesehen, der nach Möglichkeit kontaktlos ein den Schwingungsamplituden proportionales Signal, nämlich ein Sensorsignal ss liefern soll. Als Sensoren kommen elektromagnetische Sensoren mit einer Sensor- spule in Betracht, doch haben sich auch andere Verfahren zum Erfassen der Schwingungen als brauchbar erwiesen, wie z. B. Dehnmessstreifen. Man kann in einigen Fällen als Sensor SEN letztlich auch einen Messwiderstand in der Leitung zwischen Leistungsverstärker LVS und Schall- geber SCH verwenden, da sich bei einer Änderung des Schwingungsverhaltens der Probe auch Amplitude und Phasenlage des Speisestroms ändern.
Das Sensorsignal S6 wird in einem Sensorverstärker SVS nach Bedarf verstärkt, um zur Rege- lung in einem Amplitudenregelkreis einerseits und einem Phasenregelkreis andererseits herange- zogen zu werden.
EMI3.1
nem Gleichrichter GLR gleichgerichtet und als gleichgerichtetes Sensorsignal Sg einem Eingang eines Regelverstärkers RVS zugeführt. Der andere Eingang dieses Verstärkers erhält ein Sollwert- signal SW von einem Sollwertgeber SWG, welcher die Schwingungsamplitude für den Prüfling PSK vorgibt. Eine Steuerung STE, im einfachsten Fall eine händische, kann dabei den zeitlichen Ablauf der Prüfungsbelastung vorgeben, z. B. ein Abwechseln von Belastungsphasen mit Pausen, trep- penförmig ansteigende bzw. abfallende Probenbelastung, etc.
Das Ausgangssignal Sa des Regelverstärkers RVS wird einem Eingang eines Multiplikators MUL zugeführt ; anderen Eingang dieses Multiplikators MUL ist das Ausgangssignal Sf eines gesteuerten Oszillators VCO zugeführt.
Eine praxisbewährte Prinzipschaltung des Regelverstärkers RVS ist Fig. 2 zu entnehmen. Dem nicht invertierenden Eingang eines Operationsverstärkers OPr ist das Sollwertsignal SW des Soll- wertgebers zugeführt, wogegen dem invertierenden Eingang des Operationsverstärkers OPr über einen Widerstand R, das gleichgerichtete Sensorsignal Sg zugeführt ist. Im Gegenkopplungszweig des Verstärkers liegt ein Serien-RC-Glied, bestehend aus einem Widerstand R und einem Kon- densator C1. Zweckmässigerweise sind der Widerstand R und/oder der Kondensator Q einstellbar ausgebildet, um die Charakteristik des Verstärkers RVS den jeweiligen Betriebsbedingungen optimal anpassen zu können.
EMI3.2
das Sollwertsignal SW1 was für ein rasches Erreichen der gewünschten Amplitude im gepulsten Betrieb besonders wichtig ist.
Allerdings kann ein Verzögerungsglied TGL vor den nicht invertie- renden Eingang geschaltet sein, um ein exzessives Überschwingen zu vermeiden, indem der Impulsanstieg des Sollwertsignals sw etwas abgeflacht wird. Ein einfaches RC-Glied ist in er Praxis als Verzögerungsglied TGL hinreichend.
Ein von einem Pausensignal Sb der Steuerung STE gesteuerter Schalter SWR überbrückt wäh- rend der Pausen zwischen Impulsen den Gegenkopplungszweig und entlädt den Kondensator C1 um gleich nach dem Beginn einer Pulspause das Anregungssignal für den Schallgeber SCH tat- sächlich auf Null zu bringen. Ohne den Schalter SWR wäre dies wegen des Nachschwingen des Systems Schallgeber-Prüfling nicht gewährleistet.
Wieder zu Fig. 1 zurückkehrend wird nun der Phasenregelkreis näher erläutert. Das verstärkte
<Desc/Clms Page number 4>
Sensorsignal ist zu einem Eingang eines Dividierers DIV geführt, an dessen anderem Eingang das gleichgerichtete Sensorsignal Sg liegt. Der Dividierer bildet ein Signal Sd1, welches gleich oder
EMI4.1
des Dividierers im wesentlichen immer die gleiche Amplitude, unabhängig von der tatsächlichen Amplitude des Sensorsignals Ss', Dies ist zweckmässig, da auf den Dividierer DIV ein Sinus/Recht- eckwandler SR1 folgt und bei einem solchen unabhängig von seinem Funktionsprinzip grosse Amplitudenschwankungen seiner Eingangsspannung zu Phasenfehlern führen.
Auch das Ausgangssignal des gesteuerten Oszillators VCO wird einem Snus/Rechteck-
EMI4.2
liegen an den Eingängen eines einstellbaren Phasenschiebers PHS, mit dessen Hilfe systembe- dingte Phasenverschiebungen korrigiert werden können. Eine praxisgerechte Realisierung eines
EMI4.3
NAND-Gatter G1, G2 und gegenläufig gekoppelt einstellbare Widerstände R1, R2, z. B. lineare Doppelpotentiometer zu Kondensatoren C1, C2 bzw. den Ausgängen geführt. An die anderen beiden Eingänge der Gatter G1, G2 kann ein Pausensignal Sb der Steuerung STE gelegt werden.
EMI4.4
schiebers PHS zugeführt. Das Ausgangssignal Sp des Phasendetektors PHD liegt an einem Steu- ereingang des gesteuerten Oszillators VCO. Frequenzeinstellungen des Oszillators VCO können gegebenenfalls über ein Einstellsignal Se von der Steuerung STE aus erfolgen.
Ein Anzeigesignal Sz des Phasendetektors PHD kann zu einer Anzeige ANZ geführt sein, welche die Phasenlage der beiden Signale e1, e2 anzeigt.
Die genauere Funktion des speziellen, im Rahmen der Erfindung zum Einsatz gelangenden Phasendetektors ist nun nachstehend unter Bezugnahme auf die Fig. 3 und 4 bzw. 5 erläutert.
In den ersten beiden Zeilen der Fig. 4 ist stark komprimiert ein möglicher Verlauf von zwei Ein-
EMI4.5
Signal 6] um eine Zeit At nach. Die Erfindung sieht nun vor, dass der Phasendetektor PHD diese
EMI4.6
Zeitdifferenz proportionales Signal S1' im allgemeinen eine Spannung, erzeugt. Diese Messung
EMI4.7
Spannungswert wird gehalten und bei der nächsten Messung auf einen Wert gesetzt, welchen der neu gemessenen Zeitdifferenz entspricht.
In Fig. 3 ist ein Block für eine Logik LOG dargestellt, der entsprechend der hier beschriebenen Vorgaben auf unterschiedliche Weise von einem Fachmann mit Hilfe bekannter Elemente, wie logischen Gattern und Flip-Flop s realisiert werden kann. Wenngleich der Aufbau der Logik LOG als solcher nicht Gegenstand der Erfindung ist, ist eine mögliche Realisierung in Fig. 5 gezeigt.
Bei dem in Fig. 3 dargestellten Ausführungsbeispiel eines Phasendetektors PHD steuert die Logik LOG eine Zeitschalteinheit ZSa für die Zeitmessung zwischen ansteigenden Flanken und eine Zeitschalteinheit ZSb für die Messung zwischen fallenden Flanken an. Diese Ausgestaltung führt, was die Geschwindigkeit der Messung anbelangt, zu der optimalsten Ermittlung der Phasen- lage. Die in den beiden Zeitschalteinheiten ZSa, ZSb oder Zeit/Spannungswandlern ermittelten Werte werden an eine gleichfalls von der Logik LOG gesteuerte Übernahmeeinheit UNE weiterge- leitet.
Jede der beiden Zeitschalteinheiten Zsa, ZSb enthält gesteuerte Schalter S1a, S1b bzw. S2a, S2b über die bei ihrem Schliessen ein positiver bzw. negativer fester Spannungswert +UR bzw. - UR über einen Widerstand Ra1 Rb einem Operationsverstärker Opa, OPb je an seinem invertierenden Eingang zugeführt wird. Im Gegenkopplungszweig jedes Operationsverstärkers Opa, OPb liegt ein Kondensator Ca, Cb, der von einem gesteuerten Schalter S3a bzw. S3b überbrückbar ist.
Die Ausgangspotentiale der beiden Operationsverstärker Opa, OPb können über gesteuerte Schalter S4a, S4b an einen Kondensator Q, in der Übernahmeeinheit UNE gelegt werden, wobei die Spannung an diesem Kondensator dem nicht invertierenden Eingang eines Operationsverstär- kers OPu zugeführt ist, in dessen Gegenkopplungszweig ein Kondensator C3 liegt. Der nicht inver- tierende Eingang des Operationsverstärkers OPu liegt über einen Widerstand R3 und einen ge- steuerten Schalter SWU an Masse. Der Schalter SWU kann durch ein von der Steuerung STE einlangendes Pausensignal Sb während Pulspausen geöffnet werden.
Bevor die Funktion des Phasendetektors PHD anhand insbesondere des Signalverlaufs nach
<Desc/Clms Page number 5>
Fig. 4 erklärt wird, sei vorangestellt, dass der Einfachheit halber jene Signale, welche die gesteuer- ten Schalter nach Fig. 3 öffnen bzw. schliessen, ebenso bezeichnet sind wie die jeweiligen Schalter.
Da die beiden Zeitschalteinheiten ZSa und ZSb de facto identisch aufgebaut sind, wird bei der folgenden Erläuterung in erster Linie die Einheit ZSa berücksichtigt, da dies zur Erklärung der Erfindung genügt.
Der Operationsverstärker Opa bildet mit dem Widerstand Rj und dem Kondensator Q in Ver- bindung mit den Schaltern S1a, S2a und S3a einen bipolaren Rampengenerator mit Speicherung.
Schliesst S1a oder S2a, so fliesst von der festen Spannung Ur ein konstanter Strom über den Wider- stand R1, da der Operationsverstärker OPa an dem invertierenden Eingang ebenso wie an dem nicht invertierenden Eingang, der auf Masse liegt, die gleiche Spannung einzustellen versucht.
Dazu muss der Ausgang des Operationsverstärkers OPa eine Gegenspannung der Grösse liefern, dass im Kondensator Ca der selbe Strom fliesst wie in dem Widerstand R1, wodurch entsprechend der Ladung des Kondensators C1 eine lineare Spannungsrampe entsteht. Öffnet der Schalter S1a oder S2a wieder, so fliesst über den Widerstand R1 kein Strom mehr, doch bleibt die Ladung des Kondensators Ca erhalten, d. h. der Ausgang des Operationsverstärkers OPa bleibt auf der zuletzt erreichten Rampenhöhe oder mit anderen Worten, dieser Wert wird gespeichert. Wird S1a einge- schaltet, so wird die Rampe negativ, erhält S2a einen Einschaltbefehl, so wird sie positiv. Schaltet S3a ein, so wird der Kondensator Ca kurzgeschlossen und der Ausgang des Operationsverstärkers OPa geht auf Null, was einem Löschen der Speicherung entspricht.
Aus Fig. 4 kann man erkennen, dass während der Zeitdifferenz At der Schalter S2a geschlos- sen ist und eine Rampe der Höhe St erzeugt wird, was in der ersten Zeile des zweiten Teils von Fig. 4 unter OPa ersichtlich ist. Hier soll angemerkt sein, dass die ersten 10 Zeilen der Fig. 4 digita- le Zustände beschreiben, wogegen die Spannungen in den letzten drei Zeilen der Fig. 4 analoge Zustände zeigen. Die Schaltzustände sind im Sinne einer positiven Logik zu verstehen, d. h. wenn das entsprechende Ansteuerungssignal "hoch" ist, ist der zugehörige Schalter eingeschaltet.
Schaltet nun der Schalter S4a in der Zeit zwischen dem Rampenaufbau (S1a oder S2a) und der Löschung (S3a), so wird die gespeicherte Spannung des Operationsverstärkerausganges dem
EMI5.1
s2a kann dazu verwendet werden, um den augenblicklichen Zustand an einer Anzeige sichtbar zu machen, was in Fig. 1 angedeutet ist.
Wie man weiters der Fig. 4 entnehmen kann, führt die Logik LOG des Phasendetektors PHD nicht wie üblich zu lediglich einem einzigen Ausgang, sondern zu vier bzw. 8 decodierten Befehlen für die Schalterfunktionen S1a bis S4b. Gleichheit der Eingangssignale e1 und e2 bedeutet Spei- chern (S4a, b) oder Löschen (S3a, b), eine Differenz dieser Signale einen Rampenaufbau. Dadurch erhält man bereits innerhalb jeder Halbwelle des Signals e1 eine der Phasenverschiebung des Signals e2 proportionale Spannung am Kondensator Cn
Wie bereits vermerkt, stellen die letzten drei Zeilen der Fig. 4 das Analogverhalten der Aus- gänge der Operationsverstärker OPa und OPb dar, sowie das Potential an dem Kondensator Q bei verschiedenen Phasenlagen.
Die senkrechten Pfeile in den letzten drei Zeilen der Fig. 4 weisen auf die Übertragung der Ausgangsspannungen der Operationsverstärker OPa, OPb auf den Kondensa- tor Cn hin.
Würde man das an dem Kondensator Cn anliegende Signal Sa direkt als Nachregelgrösse für den gesteuerten Oszillator VCO verwenden, so bekäme man zwar eine Frequenz- bzw. Phasen- korrektur, doch wäre diese, abhängig von dem Abstand des Eingangssignals e1 zur Leerlauffre- quenz des gesteuerten Oszillators VCO nur unvollständig. Möchte man den gesteuerten Oszillator VCO exakt, d. h. ohne Phasenverschiebung an die Eingangsfrequenz e1 heranführen, so benötigt man einen Integrator, welcher die Differenz kompensieren kann, vorzugsweise einen positiven Integrator, da ein solcher das eigentliche Korrektursignal sp nicht verzögert.
Ein solcher positiver Integrator ist in der Übernahmeeinheit UNE mit Hilfe des Operationsver- stärkers OPu realisiert. Der nicht invertierende Eingang dieses Operationsverstärkers liegt an dem Kondensator Ca und übernimmt somit dessen Spannung ohne Änderungen sofort an seinen Aus- gang sp. Da jedoch der invertierende Eingang des Operationsverstärkers OPu über den Widerstand R3 normalerweise mit Masse (Spannung 0) verbunden ist, ändert er gleitend mit der Ladezeit des Kondensators C3 im Verhältnis zu dem Widerstand R3 seine Ausgangsspannung, bis der gesteu- erte Oszillator VCO so korrigiert ist, dass der Phasendetektor keine Verschiebung mehr feststellt
<Desc/Clms Page number 6>
und das Ausgangssignal Sz sich auf Null befindet. Die Frequenz bzw.
Phasenkorrekturgrösse für den gesteuerten Oszillator VCO ist dann nur noch durch die Ladung des Kondensators C3 gege- ben, sodass das Ausgangssignal sp nicht nur eine Rückführungsgrösse ist, sondern auch ein direk- tes Mass für die Schwingfrequenzänderung der Probe während der Testzeit.
Im Pulspausebetrieb ginge in der Pause diese Grösse verloren und das System müsste sich je- weils neu einschwingen. Um dies zu verhindern, öffnet man während dieser Zeit den gesteuerten Schalter SWU, wodurch die Spannung am Kondensator C3 gespeichert bleibt, da durch den Wi- derstand R3 kein Strom mehr fliessen kann.
Die Ausgangsfrequenz des gesteuerten Oszillators VCO wird zweckmässigerweise bei Beginn eines Tests so gewählt, dass sie der Anfangsresonanzfrequenz der Anordnung Schallgeber-Horn- Prüfling entspricht, so dass beide Ausgänge Sz und Sp des Phasendetektors PHD sich auf Null befinden. Beispielsweise könnte man zu diesem Zweck zwischen dem Ausgang Sp und dem ge- steuerten Oszillator VCO einen Differenzverstärker anordnen, dessen positiver Zweig an eine einstellbare Referenzspannung führt, mit der man die Grundfrequenz des Oszillators bestimmt.
Das Signal Sp würde in diesem Fall dem negativen Zweig, d. h. dem nicht invertierenden Eingang des Differenzverstärkers zugeführt, sodass in die Grundfrequenz des gesteuerten Oszillators VCO die Korrekturspannung eingebracht wird. In Fig. 1 ist diese Frequenzeinstellung durch das Einstell- signal Se angedeutet.
Wie bereits erwähnt, zeigt Fig. 5 einen möglichen, aber keineswegs zwingenden Aufbau der Logik LOG für den Phasendetektor PHD. Im vorliegenden Fall wurde ein Aufbau unter ausschliess- licher Verwendung von NAND-Gattern gewählt, wobei einige dieser Gatter als einfache Inverter geschaltet, d. h. ihre beiden Eingänge miteinander verbunden sind. Die NAND-Gatter sind im folgenden mit n1 bis n16 bezeichnet, wobei n1, n2, n8 bis n12 und n15, n16 de facto Inverter sind.
Die Eingangssignale e1, e2 gelangen direkt an n8 und über n1 bzw. n2 an n5. Die Ausgänge von n5 und n8 sind zu den als Flip-Flop geschalteten n6 und n7 geführt. Dadurch sind, falls die Eingangssignale e1 und e2 tief sind, die Ausgänge von n1 und n2 hoch, was den Ausgang von n5 auf tief setzt und das Flip-Flop n6, n7 wird über n6 gekippt. Werden andererseits die Eingangssig- nale e1 und e2 hoch, so wird der Ausgang von n8 auf tief gesetzt und das Flip-Flop n6, n7 kippt über n7 zurück. Der Ausgang von n7 ist somit nur hoch, wenn die Eingangssignale e1 und e2 beide hoch waren. Berücksichtigend, dass der Ausgang von n7 mit je einem Eingang von n3 und n4 verbunden ist, sind diese aktiviert. Zu den beiden anderen Eingängen von n3 und n4 liegen - über n1 und n2 invertiert - die Eingangssignale e1, e2.
Somit werden die Gatter n3 und n4 deakti- viert, wenn die Eingangssignale e1, e2 hoch sind. Werden aber die Eingangssignale e1, e2 tief, so werden auch die Ausgänge der Gatter n3 oder n4 tief.
Da eine positive Logik bevorzugt wird, werden die Ausgänge der Gatter n3 und n4 über n10 und n9 invertiert. Folgt nun eines der beiden Eingangssignale e1 oder e2 dem anderen auf tief, so schaltet das Flip-Flop n6-n7 um und sperrt die Gatter n3, n4, wodurch nicht beide Ausgänge von n9 und n10, die zu den Schaltern S1a und S2a führen, hoch werden können. Somit wird nun der Übergang bzw. die Verzögerung eines Eingangssignals e2 oder e1 von hoch nach tief selektiert.
Die Gatter n13 und n14 sind in den nicht invertierenden Zweig geschaltet und selektieren daher nur die Verzögerung der beiden Eingangssignale von tief zu hoch. Die Ausgänge der Gatter n5 und n8, welche das Flip-Flop n6-n7 umschalten, dienen gleichzeitig zum Speichern - Schalter S4a, S4b - und zum Löschen - Schalter S3a, S3b. Auch sie müssen mit n11bzw. n12invertiert werden. Für die Schalter S3b und S4b müssen die Ausgänge von n11und n12 bloss vertauscht werden.
Es sollte klar sein, dass es für die Erfindung wesentlich ist, die beiden Signale ss, Sv hinsichtlich ihrer zeitlichen Differenz zu bewerten. Dazu wird diesen beiden Signalen und je ein Messsignal e1 bzw. e2 abgeleitet, dessen Flanken im wesentlichen mit den Null-Durchgängen der beiden Signale zusammenfallen. Der im Zusammenhang mit dem Ausführungsbeispiel verwendete Begriff "Recht- ecksignal" ist somit keineswegs einschränkend zu verstehen, vielmehr muss es sich um ein logisch interpretierbares Signal handeln, aus dem die zeitliche Verschiebung oder Phasenverschiebung zweier Signale bestimmbar ist, wozu ausgeprägte Flanken erforderlich sind, z. B. die steigende und fallende Flanken bei einem Rechtecksignal. Man könnte als Messsignal aber auch aus den Null- Durchgängen des Sensor- bzw. Oszillatorsignals abgeleitete "Spikes" verwenden.
<Desc / Clms Page number 1>
The invention relates to a circuit arrangement for frequency and amplitude-controlled control of a sound generator for a material test specimen, in which the transmitter is connected to a power amplifier which receives an input signal from a controlled oscillator and with a sensor for detecting a sensor signal correlated with the oscillation amplitude of the test object, which is used via a phase control unit for readjusting the frequency of the controlled oscillator and via an amplitude control unit for regulating the amplitude of the input signal of the power amplifier.
Such a circuit arrangement is from the paper: Mayer "Fatigue crack growth and threshold measurements at very high frequencies", International Material Reviews 1999, Vol. 44, No. 1, ISSN 0950-6608. This paper also describes the different aspects and problems associated with fatigue testing of materials using ultrasound.
When testing the fatigue strength (also known as vibration resistance or fatigue strength) of materials, a material sample is subjected to a load that changes over time. Depending on the type and strength of the load, the sample is damaged, such as. This leads, for example, to the formation of a fatigue crack, to the growth of a fatigue crack and ultimately to the sample breaking. A typical attempt to characterize the fatigue strength of a material is the so-called Wöhler test, in which the sample is subjected to a mostly sinusoidally temporally varying load with constant minimum and maximum load values.
The number of loading and unloading (the so-called load cycles or load changes) up to the break or the number of load cycles without a break as a function of the load level (usually characterized by the strain amplitude or the stress amplitude) is determined as the measured variable.
The fatigue damage of the material test object depends essentially on the load. B. from the minimum and maximum voltage value, whereas the load frequency, d. H. the number of load change cycles per second, has only a small, often negligible influence on fatigue behavior. Taking this into account, Wöhler tests and crack propagation tests at sound or ultrasonic frequencies have been carried out for a long time in order to keep the test time short. Compared to conventional servo-hydraulic systems, e.g. B. work with alternate bending tests in the range of 20 to 200 Hz, there is a reduction of the test time by a factor of 500 at frequencies of 10 to 100 kHz. Because of the often used frequency in the range of 20 kHz, the term "ultrasonic procedure "in use.
Despite the obvious advantages of the ultrasonic method, such as a reduction in the test time by a factor of 500, the method is only used to a small extent in industrial practice because the accuracy and reproducibility of the test parameters, especially the load, are worse than with conventional test methods is. Depending on the preselected load level, the shape of the sample to be tested and the investigated material, deviations between the load level achieved in the test and the preselected load level can occur, which falsify the measurement result.
This is mainly due to the fact that in ultrasonic material tests the test frequency is selected so that it is at least essentially the resonance frequency of the system to be excited by the sound generator, consisting essentially of the test object and possibly a horn that transmits the sound energy from the sound generator to the DUT transmits, corresponds. Changes in the sample, e.g. B. an incipient cracking, lead to a change in the resonance frequency, which, even if it is relatively low, results in a detuning with regard to the high quality of the vibration system, which leads to a drastic drop in the vibration amplitude.
It is therefore necessary to track the frequency of the controlled oscillator as quickly as possible to the actual resonance frequency, which is not possible with conventional phase-locked loops in which there is a highly constant reference frequency. At the same time, however, the amplitude control must take into account the non-linearity of the sounder-test piece route.
It is therefore an object of the invention to provide a circuit arrangement which solves the problems shown above and thus ensures an oscillation amplitude of the test specimen which corresponds to the predefined one.
<Desc / Clms Page number 2>
This object is achieved with a circuit arrangement of the type mentioned at the outset, in which, according to the invention, the phase control unit has a phase detector which on the one hand has a first measurement signal derived from the sensor signal with pronounced edges and on the other hand has a second measurement signal derived from the output signal of the oscillator Edges are supplied, and which is set up to periodically determine the time difference between corresponding edges of the two signals and to generate a voltage proportional to the time difference during this time difference by means of a time / voltage converter, to hold it until the next measurement and then set to a value corresponding to the newly measured time difference.
Thanks to the invention, the excitation frequency can be adjusted to the resonance frequency extremely quickly, namely already within one or even half an oscillation period, and it is possible to keep the load on the sample very precisely throughout the test, namely in the range of a few percent or less.
In an embodiment that is easy to implement, it is provided that the phase detector has a constant current source which charges a capacitor during the time difference in order to generate this proportional voltage.
In the sense of the desired rapid determination of the phase difference, it is furthermore expedient if the phase detector has a takeover unit which can be supplied with the determined voltage immediately after each time difference measurement.
If the phase detector has a time / voltage converter for the measurement alternately between successive, e.g. B. has rising and falling edges, a particularly rapid determination of the phase difference is possible, namely even within a single half-wave.
In order to obtain a level-independent input signal for the sine / square converter connected upstream of the phase detector, it is expediently provided that the sensor signal is fed to a signal amplifier and its output signal is fed to a rectifier as an amplified sensor signal, and the amplified sensor signal and the rectified sensor signal are fed to a diimeter which forms an output signal which is proportional to the quotient of the amplified sensor signal and the rectified sensor signal and which is fed as a divided sensor signal to a sine / square wave converter to form the first measurement signal.
To appropriately link the phase-locked loop to the amplitude control loop, it can be provided that a control amplifier is provided, which is supplied with a rectified sensor signal on the one hand and a setpoint value from a setpoint generator on the other, and the output signal of the control amplifier is fed as a control signal to an input of a multiplier whose other input is the output signal of the controlled oscillator, and which generates the input signal of the power amplifier.
It is advantageous if the control amplifier has an operational amplifier, the non-inverting input of the setpoint and the inverting input of the rectified sensor signal is fed via a resistor, the negative feedback branch containing a series RC element, since this results in a rapid acceptance of the Setpoint can be reached.
However, in order to avoid excessive overshoot, especially after a break in loading, it may be advisable for the setpoint to be fed to the operational amplifier via a delay element.
In order to prevent saturation of the operational amplifier due to a reverberation of the sound generator and test object during the transition into load breaks, it can be appropriate if the negative feedback branch can be bridged by means of a switch controlled by a break signal during the pulse breaks of the setpoint generator.
The invention and further advantages are explained in more detail below with the aid of exemplary embodiments which are illustrated in the drawing. In this show
1 is a simplified block diagram of a circuit arrangement according to the invention,
2 shows the preferred basic circuit diagram of a control amplifier in the circuit according to FIG. 1,
Fig. 3 shows a preferred embodiment of a phase detector in the circuit arrangement
Fig. 1,
4 in a diagram the time course of various signals of the phase detector according to FIG. 2,
5 shows a possible embodiment of the logic unit of the phase detector according to FIG. 3, and
<Desc / Clms Page number 3>
6 shows an expedient design of a phase shifter in the circuit according to FIG. 1.
As can be seen from FIG. 1, a sound generator SCH is connected to a power amplifier LVS, which in a manner to be described in more detail feeds the sound generator SCH with a preferably sinusoidal voltage, the frequency of which is in the range of e.g. B. 5 to 40 kHz. The sounder can e.g. B. be a piezoelectric or magnetostrictive vibrator, piezoelectric sounders are preferred because of their high efficiency. The power required, which is usually in the order of 100 to 1000 W, can, for. B. from conventional HiFi amplifiers. Frequencies above the listening area, e.g. B. 20 kHz, so as not to impair the environment by audible sound.
The mechanical sound power is introduced here via a HOR horn into the actual test object PSK, which is also held or clamped in a manner not shown. Typical longitudinal dimensions of test specimens are 30 to 100 mm, with cross sections that constrict from 10 to 20 mm to 3 to 8 mm. The selected dimensions also depend on whether the specimen or the specimen is excited to longitudinal or torsional vibrations.
In order to measure the vibrations of the test object PSK, a sensor SEN is provided which, if possible, is to provide a signal which is proportional to the vibration amplitudes, namely a sensor signal ss, without contact. Electromagnetic sensors with a sensor coil can be considered as sensors, but other methods for detecting the vibrations have also proven to be useful, such as, for example, B. strain gauges. In some cases, a measuring resistor in the line between the power amplifier LVS and the sounder SCH can ultimately be used as the sensor SEN, since the amplitude and phase of the feed current also change when the vibration behavior of the sample changes.
The sensor signal S6 is amplified in a sensor amplifier SVS as required in order to be used for regulation in an amplitude control loop on the one hand and in a phase control loop on the other hand.
EMI3.1
nem rectifier GLR rectified and supplied as a rectified sensor signal Sg to an input of a control amplifier RVS. The other input of this amplifier receives a setpoint signal SW from a setpoint generator SWG, which specifies the oscillation amplitude for the test object PSK. A control STE, in the simplest case a manual one, can specify the timing of the test load, e.g. B. alternating load phases with breaks, staircase rising or falling sample load, etc.
The output signal Sa of the control amplifier RVS is fed to an input of a multiplier MUL; another input of this multiplier MUL is the output signal Sf of a controlled oscillator VCO.
A tried and tested basic circuit of the RVS control amplifier can be seen in FIG. 2. The setpoint signal SW of the setpoint generator is fed to the non-inverting input of an operational amplifier OPr, whereas the inverting input of the operational amplifier OPr is fed via a resistor R, which is supplied with rectified sensor signal Sg. A series RC element, consisting of a resistor R and a capacitor C1, is located in the negative feedback branch of the amplifier. The resistor R and / or the capacitor Q are expediently designed to be adjustable in order to be able to optimally adapt the characteristic of the amplifier RVS to the respective operating conditions.
EMI3.2
the setpoint signal SW1, which is particularly important for quickly reaching the desired amplitude in pulsed operation.
However, a delay element TGL can be connected in front of the non-inverting input in order to avoid excessive overshoot by somewhat flattening the pulse increase in the setpoint signal sw. A simple RC element is sufficient in practice as a delay element TGL.
A switch SWR controlled by a pause signal Sb of the control STE bridges the negative feedback branch during the pauses between pulses and discharges the capacitor C1 in order to bring the excitation signal for the sound generator SCH to zero immediately after the start of a pulse pause. Without the SWR switch, this would not be guaranteed due to the reverberation of the sounder system.
Returning to FIG. 1, the phase locked loop will now be explained in more detail. That reinforced
<Desc / Clms Page number 4>
Sensor signal is led to an input of a divider DIV, at the other input of which is the rectified sensor signal Sg. The divider forms a signal Sd1, which is equal to or
EMI4.1
of the divider essentially always the same amplitude, regardless of the actual amplitude of the sensor signal Ss'. This is expedient since the divider DIV is followed by a sine / square converter SR1 and, with such a function, large amplitude fluctuations of its input voltage to phase errors regardless of its functional principle to lead.
The output signal of the controlled oscillator VCO is also sent to a snus / square wave
EMI4.2
are located at the inputs of an adjustable phase shifter PHS, with the help of which system-related phase shifts can be corrected. A practical implementation of a
EMI4.3
NAND gates G1, G2 and oppositely coupled adjustable resistors R1, R2, z. B. linear double potentiometers to capacitors C1, C2 and the outputs. A pause signal Sb of the control STE can be applied to the other two inputs of the gates G1, G2.
EMI4.4
slider PHS fed. The output signal Sp of the phase detector PHD is at a control input of the controlled oscillator VCO. Frequency settings of the oscillator VCO can optionally be made via a setting signal Se from the control STE.
A display signal Sz of the phase detector PHD can be led to a display ANZ which shows the phase position of the two signals e1, e2.
The more precise function of the special phase detector used in the context of the invention is now explained below with reference to FIGS. 3 and 4 and 5.
In the first two lines of FIG. 4, a possible course of two inputs is strongly compressed.
EMI4.5
Signal 6] by a time At. The invention now provides that the phase detector PHD this
EMI4.6
Time difference proportional signal S1 'generally generates a voltage. This measurement
EMI4.7
The voltage value is held and during the next measurement is set to a value which corresponds to the newly measured time difference.
FIG. 3 shows a block for a logic LOG, which can be implemented in various ways by a person skilled in the art using known elements, such as logic gates and flip-flops, in accordance with the specifications described here. Although the structure of the logic LOG as such is not the subject of the invention, a possible implementation is shown in FIG. 5.
In the exemplary embodiment of a phase detector PHD shown in FIG. 3, the logic LOG controls a time switch unit ZSa for the time measurement between rising edges and a time switch unit ZSb for the measurement between falling edges. As far as the speed of the measurement is concerned, this configuration leads to the most optimal determination of the phase position. The values determined in the two time switch units ZSa, ZSb or time / voltage converters are forwarded to a takeover unit UNE which is also controlled by the logic LOG.
Each of the two time switch units Zsa, ZSb contains controlled switches S1a, S1b or S2a, S2b via which, when closed, a positive or negative fixed voltage value + UR or - UR via a resistor Ra1 Rb to an operational amplifier Opa, OPb each on its inverting one Input is fed. In the negative feedback branch of each operational amplifier Opa, OPb is a capacitor Ca, Cb, which can be bridged by a controlled switch S3a or S3b.
The output potentials of the two operational amplifiers Opa, OPb can be applied to a capacitor Q, in the take-over unit UNE via controlled switches S4a, S4b, the voltage at this capacitor being fed to the non-inverting input of an operational amplifier OPu, in the negative feedback branch of which a capacitor C3 lies. The non-inverting input of the operational amplifier OPu is connected to ground via a resistor R3 and a controlled switch SWU. The switch SWU can be opened by a pause signal Sb arriving from the control STE during pulse pauses.
Before the function of the phase detector PHD, in particular based on the signal curve
<Desc / Clms Page number 5>
FIG. 4 is explained, for the sake of simplicity, that the signals which open or close the controlled switches according to FIG. 3 are designated in the same way as the respective switches.
Since the two time switch units ZSa and ZSb are in fact identical, the unit ZSa is primarily taken into account in the following explanation, since this is sufficient to explain the invention.
The operational amplifier Opa forms with the resistor Rj and the capacitor Q in conjunction with the switches S1a, S2a and S3a a bipolar ramp generator with storage.
If S1a or S2a closes, a constant current flows from the fixed voltage Ur through the resistor R1, since the operational amplifier OPa tries to set the same voltage at the inverting input as at the non-inverting input, which is at ground.
For this purpose, the output of the operational amplifier OPa must supply a counter voltage of the magnitude that the same current flows in the capacitor Ca as in the resistor R1, which results in a linear voltage ramp corresponding to the charge on the capacitor C1. If the switch S1a or S2a opens again, no more current flows through the resistor R1, but the charge on the capacitor Ca is retained, i. H. the output of the operational amplifier OPa remains at the last ramp height reached, or in other words, this value is saved. If S1a is switched on, the ramp becomes negative; if S2a receives a switch-on command, it becomes positive. If S3a switches on, the capacitor Ca is short-circuited and the output of the operational amplifier OPa goes to zero, which corresponds to a deletion of the storage.
It can be seen from FIG. 4 that during the time difference At the switch S2a is closed and a ramp of height St is generated, which can be seen in the first line of the second part of FIG. 4 under OPa. It should be noted here that the first 10 lines of FIG. 4 describe digital states, whereas the voltages in the last three lines of FIG. 4 show analog states. The switching states are to be understood in the sense of positive logic, i. H. if the corresponding control signal is "high", the associated switch is switched on.
If the switch S4a now switches between the ramp construction (S1a or S2a) and the deletion (S3a), the stored voltage of the operational amplifier output becomes the same
EMI5.1
s2a can be used to visualize the current state on a display, which is indicated in FIG. 1.
As can also be seen in FIG. 4, the logic LOG of the phase detector PHD does not lead to only a single output as usual, but to four or 8 decoded commands for the switch functions S1a to S4b. Equality of the input signals e1 and e2 means storing (S4a, b) or deleting (S3a, b), a difference between these signals means a ramp build-up. As a result, a voltage across the capacitor Cn proportional to the phase shift of the signal e2 is obtained within each half-wave of the signal e1
As already noted, the last three lines of FIG. 4 represent the analog behavior of the outputs of the operational amplifiers OPa and OPb, and the potential at the capacitor Q at different phase positions.
The vertical arrows in the last three lines of FIG. 4 indicate the transmission of the output voltages of the operational amplifiers OPa, OPb to the capacitor Cn.
If the signal Sa present at the capacitor Cn were used directly as a readjustment variable for the controlled oscillator VCO, one would get a frequency or phase correction, but this would be dependent on the distance between the input signal e1 and the idle frequency of the controlled one VCO oscillator incomplete. If you want the controlled oscillator VCO exactly, i. H. To get closer to the input frequency e1 without a phase shift, an integrator is required which can compensate for the difference, preferably a positive integrator, since such an integrator does not delay the actual correction signal sp.
Such a positive integrator is implemented in the UNE transfer unit with the help of the OPu operational amplifier. The non-inverting input of this operational amplifier is connected to the capacitor Ca and thus immediately takes over its voltage without changes to its output sp. However, since the inverting input of the operational amplifier OPu is normally connected to ground (voltage 0) via the resistor R3, it changes its output voltage with the charging time of the capacitor C3 in relation to the resistor R3 until the controlled oscillator VCO is corrected in this way that the phase detector no longer detects a shift
<Desc / Clms Page number 6>
and the output signal Sz is at zero. The frequency or
The phase correction quantity for the controlled oscillator VCO is then only given by the charge of the capacitor C3, so that the output signal sp is not only a feedback quantity, but also a direct measure of the oscillation frequency change of the sample during the test time.
During the pause, this size would be lost during the break and the system would have to settle in again. In order to prevent this, the controlled switch SWU is opened during this time, as a result of which the voltage across capacitor C3 remains stored, since current R3 can no longer flow through resistor R3.
The output frequency of the controlled oscillator VCO is expediently chosen at the start of a test so that it corresponds to the initial resonance frequency of the sounder-horn test device arrangement, so that both outputs Sz and Sp of the phase detector PHD are at zero. For example, for this purpose one could arrange a differential amplifier between the output Sp and the controlled oscillator VCO, the positive branch of which leads to an adjustable reference voltage with which the fundamental frequency of the oscillator is determined.
In this case, the signal Sp would go to the negative branch, i. H. fed to the non-inverting input of the differential amplifier, so that the correction voltage is introduced into the fundamental frequency of the controlled oscillator VCO. This frequency setting is indicated in FIG. 1 by the setting signal Se.
As already mentioned, FIG. 5 shows a possible, but by no means mandatory, structure of the logic LOG for the phase detector PHD. In the present case, a structure was selected using only NAND gates, with some of these gates being switched as simple inverters, i. H. their two inputs are connected. The NAND gates are designated in the following by n1 to n16, where n1, n2, n8 to n12 and n15, n16 are de facto inverters.
The input signals e1, e2 go directly to n8 and via n1 or n2 to n5. The outputs of n5 and n8 are led to the n6 and n7 connected as flip-flops. As a result, if the input signals e1 and e2 are low, the outputs from n1 and n2 are high, which sets the output from n5 to low and the flip-flop n6, n7 is flipped over n6. On the other hand, if the input signals e1 and e2 go high, the output is set from n8 to low and the flip-flop n6, n7 flips back via n7. The output of n7 is therefore only high if the input signals e1 and e2 were both high. Taking into account that the output of n7 is connected to an input of n3 and n4, these are activated. To the other two inputs of n3 and n4, inverted via n1 and n2, are the input signals e1, e2.
Thus, gates n3 and n4 are deactivated when the input signals e1, e2 are high. However, if the input signals e1, e2 become low, the outputs of the gates n3 or n4 also become low.
Since positive logic is preferred, the outputs of gates n3 and n4 are inverted via n10 and n9. If one of the two input signals e1 or e2 follows the other to low, flip-flop n6-n7 switches over and blocks gates n3, n4, which means that not both outputs of n9 and n10, which lead to switches S1a and S2a, can get high. The transition or delay of an input signal e2 or e1 from high to low is now selected.
The gates n13 and n14 are connected in the non-inverting branch and therefore only select the delay of the two input signals from low to high. The outputs of the gates n5 and n8, which switch the flip-flop n6-n7, serve at the same time for storage - switches S4a, S4b - and for erasing - switches S3a, S3b. You also have to use n11 or be inverted. For switches S3b and S4b, the outputs of n11 and n12 only have to be exchanged.
It should be clear that it is essential for the invention to evaluate the two signals ss, Sv with regard to their time difference. For this purpose, these two signals and a measurement signal e1 or e2 are derived, the edges of which essentially coincide with the zero crossings of the two signals. The term "square-wave signal" used in connection with the exemplary embodiment is therefore in no way to be understood as restrictive. Rather, it must be a signal that can be interpreted logically, from which the temporal shift or phase shift of two signals can be determined , B. the rising and falling edges of a square wave signal. However, "spikes" derived from the zero crossings of the sensor or oscillator signal could also be used as the measurement signal.