JPH0851426A

JPH0851426A - パルス発生率監視回路

Info

Publication number: JPH0851426A
Application number: JP18319094A
Authority: JP
Inventors: Kozo Odaka; 浩三小高; Kenji Kudo; 健司工藤; Yasuharu Kotoi; 康晴小樋; Shinichi Ezaka; 慎一江坂
Original assignee: Hitachi Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Hitachi Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1994-08-04
Filing date: 1994-08-04
Publication date: 1996-02-20

Abstract

(57)【要約】【目的】ｔ時間にｎ回以上パルスが発生するか否かを
監視する計数回路において、パルス発生率を常時算出
し、検出もれのない監視を行う。【構成】有効セルを受信時パルスを発生させるセル受
信回路１と、パルス発生時のタイマ値を格納するメモリ
２と、タイマがオーバフローした回数を管理するフラグ
３１および３２と、パルス発生率を算出する制御回路４
と、タイマ５と、パルス発生回数をカウントするＮ進カ
ウンタ６とからなるパルス発生率監視回路において、タ
イマ５はタイマオーバフロー時各フラグ３１，３２を交
互に“１”としてオーバフローした回数の管理を行い、
制御回路４は、パルス発生時そのタイマ値とメモリに格
納済みであるｎ回前のパルスが発生した時刻でのタイマ
値と、フラグの値によりパルス発生率を算出し監視を行
う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ網からセルを受
信し、時間ｔ当たりｎ個以上の有効セルを受信するか否
かでスループットを監視するなどのパルス発生率を監視
するシステムに係り、パルス発生率の監視を常時行える
計数回路に関する。例えば、通信網内のトラヒック制限
の正常性監視及びエラー監視回路に用い得るパルス発生
率監視回路に関する。

【０００２】

【従来の技術】例えば、ＡＴＭ網では、受信側の処理能
力を超える入力があったときには対応しえない。したが
って、受信側の処理能力を超えた入力があったことを監
視する必要がある。従来の回路は、特開昭５６−１１６
３３１号公報に記載のように、設定された時間ｔの間に
ｎ回以上のパルスがあるか否かを監視する場合、設定さ
れた時間ｔ毎のサンプリングを行いその間のパルス発生
回数を監視する構成になっていた。

【０００３】

【発明が解決しようとする課題】上記従来技術は、パル
ス発生率の監視を設定された一定時間毎のサンプリング
で行っていた。このためサンプリングとサンプリングと
の間にまたがる時間ｔ内に規定値を越える数のパルスが
発生した場合は、これを検出できないという問題があ
る。

【０００４】本発明は、パルス発生率を監視する回路に
おいて、一定時間毎のサンプリングするときに設定され
た一定の時間ｔ内に規定値を越える数のパルスが発生し
たときにこれを検出できるとともに、サンプリングとサ
ンプリングとの間にまたがる時間ｔ内に規定値を越える
数のパルスが発生してもこれを検出できる監視能力の高
い監視回路を提供することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、パルスを観測した時刻のタイマ値と、メ
モリに格納済みであるｎ回前のパルスが発生した時刻で
のタイマ値によって時間経過を算出し、これを基にパル
ス発生率を算出するようにした。すなわち、パルス発生
率が一定値を越えた事を検出するパルス発生率監視回路
において、パルス発生時刻を計時するタイマと、パルス
が発生した時刻での前記タイマ値を格納するメモリと、
パルス発生毎に前記タイマ値と前記メモリに格納済であ
るタイマ値によりパルス発生率を算出する制御回路を備
えた。

【０００６】しかし、この場合タイマ値がオーバフロー
するとパルス発生率を正確に算出できなくなる。このた
め、本発明は、タイマオーバフロー回数を管理する管理
情報を用いてタイマ値がメモリに格納された後発生した
タイマ値のオーバフロー回数を管理することによって、
観測中にタイマ値がオーバフローした場合でも発生率を
正確に監視する。すなわち、前記パルス発生率監視回路
において、タイマ値のオーバフロー回数を管理する管理
情報を前記タイマ値を格納するメモリに対応させて具備
することによって、タイマ値がオーバフローした場合に
おいても、前記管理情報にてパルス発生率を算出可能と
した。

【０００７】

【作用】本発明は、パルスが入力する毎に、パルスが発
生した時刻のタイマ値とメモリに格納済みであるｎ回前
のパルスが発生した時刻でのタイマ値を比較して時間を
算出し、パルス発生率の算出を常時行うので、従来例で
発生したサンプリング間の検出もれがなくなる。また、
タイマ値格納用メモリの各アドレスに対応させて２種類
のタイマオーバフロー管理用フラグを設け、タイマオー
バフロー時タイマは２種類の前記フラグを交互に“１”
とし、制御回路はパルス発生時タイマ値をメモリに格納
するのと同時に２種類のフラグを“０”とすることによ
りタイマ値がメモリに格納された後発生したタイマオー
バフロー回数（０，１，２回以上）の管理が可能とな
る。例えばタイマ値が格納されているメモリに対応する
フラグが“０”，“０”の場合は、タイマ値がメモリに
格納されてからタイマがオーバフローしていないことを
示す。フラグが“０”，“１”または“１”，“０”の
場合は、タイマが１回オーバフローしていることを示
す。フラグが“１”，“１”の場合は、タイマが２回以
上オーバフローしていることを示す。これによってタイ
マ値がメモリに格納されてからタイマがオーバフローし
た場合にもパルス発生率算出時に管理情報を参照するこ
とによりパルス発生率の監視を正確に行える。

【０００８】

【実施例】以下、本発明の１実施例を図１〜図３により
説明する。図１は、本発明のパルス発生率監視回路の１
実施例を示す構成図であり、ＡＴＭ網からセルを受信
し、時間ｔ当たりｎ個以上の有効セルを受信するか否か
でスループットを監視するパルス発生率監視回路の例を
示す。

【０００９】本発明に係るパルス発生率監視回路は、セ
ル受信回路１と、メモリ２と、第１のタイマオーバーフ
ロー回数監視フラグ３１および第２のタイマオーバーフ
ロー回数監視フラグ３２と、制御回路４と、Ｔ時間タイ
マ５と、Ｎ進カウンタ６と、警報回路７から構成され
る。

【００１０】セル受信回路１は、ＡＴＭ網から受信した
受信セルのうちに有効セルを検出したときに有効セルパ
ルスを発生させ、制御回路４に送る。受信したセルは図
示を省略した通信処理手段に送られ処理が行われる。

【００１１】メモリ２は、Ｎ（≧ｎ）個分の記憶エリア
を持ち、制御回路４の指令によって有効セルパルスが発
生した時刻のタイマ値を順次各記憶エリアに格納するタ
イマ値格納メモリの働きをする。

【００１２】二つのタイマオーバーフロー回数監視フラ
グ３１，３２は、各々タイマ値格納用メモリ２の各アド
レスに対応させてＮ個のフラグを有し、Ｔ時間タイマ５
がオーバーフローするとその信号を受けて第１のフラグ
または第２のフラグのいずれかが状態を変化させられ、
タイマ５のオーバフロー回数を管理する。なお、フラグ
３１，３２の初期値は、全て“１”にセットされる。

【００１３】制御回路４は、有効セルパルスが発生した
時刻のＴ時間タイマ５の値をメモリ２に格納すると同時
に、そのメモリに対応するフラグ３１，３２の値を
“０”とし、ｎ回前のパルス発生時刻のタイマ値と今回
のパルス発生時刻のタイマ値および、フラグ３１，３２
の値から両時刻間の時間を算出し、この時間とパルス発
生回数ｎから、パルス発生率を算出し、パルス発生率の
監視を行う。さらに、制御回路４には、パルスを受信す
る度に状態を変化するレジスタＡが設けられている。

【００１４】Ｔ時間タイマ５は、Ｔ（≧ｔ）時間カウン
トしオーバーフローした後初期値からカウントを再開す
る。Ｎ進カウンタ６は、有効セルパルス発生回数をカウ
ントし、Ｎまでカウントするとリセットされ初期値から
カウントを再開する。

【００１５】警報回路７は、パルス発生率が監視値を越
えた事を通知する警報回路である。

【００１６】以下、働きを説明する。ここで、Ｔ時間タ
イマの値をｔ［ｐ，ｑ］で示し、ｐはｐ番目のパルス入
力時を示している。セル受信回路１は、ＡＴＭ網から受
信したセル中に有効セルを検出すると、有効セルパルス
を制御回路４へ向けて送出する。制御回路４は、１番目
の有効セルパルスを受信すると、メモリ２のアドレス
（０）番地にＴ時間タイマ５の有効セルパルス受信時刻
の値ｔ［１，１］を格納させるとともにアドレス（０）
対応のフラグ３１，３２を“０”とし、さらにＮ進カウ
ンタ６を１歩進させて“１”とする。次ぎに、２番目の
有効セルパルスを受信すると、制御回路４は、Ｎ進カウ
ンタ６の内容“１”が示すメモリ２のアドレス（１）番
地にＴ時間タイマ５のその受信時刻の値ｔ［２，１］を
格納するとともにアドレス（１）対応のフラグ３１，３
２を“０”とし、さらにＮ進カウンタ６の値を１歩進さ
せて“２”とする。このように、有効セルパルスを受信
する度にその受信時刻のＴ時間タイマ５の値ｔ_mを順次
メモリ２に格納するとともにメモリアドレスに対応する
フラグ３１，３２を“０”とし、さらにＮ進カウンタ６
を順次歩進させる。

【００１７】Ｎ番目の有効セルパルスを受信すると、制
御回路４は、Ｎ進カウンタ６の内容“ｎ”が示すメモリ
２のアドレス（ｎ−１）番地にＴ時間タイマ５のその受
信時刻の値ｔ［ｎ，１」を格納するとともにメモリアド
レス（ｎ−１）に対応するフラグ３１，３２を“０”と
し、さらにＮ進カウンタ６の値を１歩進させて“ｎ”と
する。

【００１８】次いで、Ｎ＋１番目の有効セルパルスを受
信すると、制御回路４は、Ｎ進カウンタ６の内容“ｎ”
が示すメモリ２のアドレス（ｎ）番地に有効セルパルス
受信時刻のＴ時間タイマ５の値ｔ［ｎ＋１，１］を格納
するとともに、メモリ２の（０）番地に格納されたｎ個
前の有効セルパルス受信時刻のＴ時間タイマ５の値ｔ
［１，１］と現在のＴ時間タイマ５の値ｔ［ｎ＋１，
１］との差を用いて両時刻の間の時間ｔ［ｎ＋１，１］
−ｔ［１，１］を算出する。さらに、制御回路４は、算
出された両時刻間の時間ｔ［ｎ＋１，１］−ｔ［１，
１］を用いてパルス発生率Ｎ／ｔ［ｎ＋１，１］−ｔ
［１，１］を算出する。制御回路４は、このパルス発生
率を、例えば制御回路４自体内に格納された基準値と比
較して、基準値を超えたときに、その旨を警報回路７に
送出して、受信回路に対して適切な対応を行わせる。

【００１９】以下、順次有効セルパルスを受信すると、
制御回路４は、メモリ２に格納されているｎ個前の有効
セルパルス受信時刻のＴ時間タイマ５の値と、今回の有
効セルパルス受信時刻のＴ時間タイマ５の値のとの差を
算出して、パルス発生率を算出する。Ｎ進カウンタ６が
カウントアップするとその値は０に戻り、メモリ２のア
ドレスは再度（０）番地からカウントされる。

【００２０】ここで、有効セルパルスを受信してパルス
発生率を監視しているときに、時間Ｔが経過してタイマ
５がタイムアップしてオーバフローした時の処理を図２
の動作フローチャートを用いて説明する。

【００２１】フラグ３１および３２は前述のように初期
状態で全て“１”にセットされているとする。制御回路
４に設けられたレジスタＡは、Ｔ時間タイマ５がオーバ
ーフローしたことを示すパルスを受信する度にレジスタ
Ａの状態を“０”または“１”に変化させる。ここで、
レジスタＡの初期値は不定であって良い。

【００２２】いま、Ｔ時間タイマ５がオーバフローした
とすると（Ｓ１）、オーバーフローの情報を得た制御回
路４は、自身のレジスタＡが“０”であるか否かを判断
する（Ｓ２）。レジスタＡが“０”であるとき第１のフ
ラグ３１の（０）〜（ｎ−１）番目のフラグを全て
“１”とし（Ｓ３）、レジスタＡが“１”のときフラグ
３２の（０）〜（ｎ−１）番目のフラグを全て“１”と
する（Ｓ４）。次に、レジスタＡの内容を反転させたも
のをレジスタＡに格納する（Ｓ５）。

【００２３】いま、上述の状態からＴ時間タイマ５が２
回目のオーバフローしたとすると（Ｓ１）、オーバーフ
ローの情報を得た制御回路４は、自身のレジスタＡが
“０”であるか否かを判断する（Ｓ２）。レジスタＡが
“０”であるときフラグ３１の（０）〜（ｎ−１）番目
のフラグを全て“１”とし（Ｓ３）、レジスタＡが
“１”のときフラグ３２の（０）〜（ｎ−１）番目のフ
ラグを全て“１”とする（Ｓ４）。次に、レジスタＡの
内容を反転させたものをレジスタＡに格納する（Ｓ
５）。

【００２４】後で述べるように、メモリ１のアドレスに
対応したフラグ３１，３２は、初期値は“１”でメモリ
１にタイマ値が書き込まれたときに“０”となる。した
がって、メモリ１にタイマ値が書き込まれた後に発生し
たタイマオーバーフロー回数は、メモリ１に対応したフ
ラグ３１，３２のいずれも“０”の場合は０回、フラグ
３１，３２のいずれかが“１”の場合は１回、フラグ３
１，３２のいずれも“１”の場合は２回以上で示すこと
ができる。又、フラグ３１，３２のいずれも“１”の場
合は、メモリ１にタイマ値が何も格納されていない初期
値の場合もある。

【００２５】一方、パルスが発生したときの制御回路４
の処理を説明する。

【００２６】上に述べたように、メモリ２内には、パル
ス発生毎に制御回路４内のＮ進カウンタ６の示すアドレ
スにその時のタイマ値が格納され、パルス発生毎に前記
Ｎ進カウンタ６は歩進される。したがってパルス発生時
の前記Ｎ進カウンタ６の値をｘとし、パルス発生率算出
のためのパルス回数をｎとし、Ｔ時間タイマ５がオーバ
ーフローする時間をＴとし、Ｎ進カウンタ６のカウント
アップ値をＮすると、ｘ≧ｎの場合は、そのｎ回前のパ
ルス発生時のタイマ値はメモリ２のアドレス（ｘ−ｎ）
番地の内容Ｍ（ｘ−ｎ）で表され、ｘ＜ｎの場合はメモ
リ２のアドレス（ｘ−ｎ＋Ｎ）番地の内容Ｍ（ｘ−ｎ＋
Ｎ）で表わされる。また、そのｎ回の間のタイマオーバ
フロー回数（０，１，２回以上）は、ｘ≧ｎの場合は第
１のフラグ３１の（ｘ−ｎ）番目のフラグの値Ｆ１（ｘ
−ｎ）および第２のフラグ３２の（ｘ−ｎ）番目のフラ
グの値Ｆ２（ｘ−ｎ）から、Ｆ１（ｘ−ｎ）＋Ｆ２（ｘ
−ｎ）で表される。ｘ＜ｎの場合は第１のフラグ３１の
（ｘ−ｎ＋Ｎ）番目の値Ｆ１（ｘ−ｎ＋Ｎ）および第２
のフラグ３２の（ｘ−ｎ＋Ｎ）番目のフラグの値Ｆ１
（ｘ−ｎ＋Ｎ）から、Ｆ１（ｘ−ｎ＋Ｎ）＋Ｆ２（ｘ−
ｎ＋Ｎ）で表わされる。また、ｎ回前のパルス発生時の
タイマ値がメモリ２に格納されていない場合、つまりト
ータルのパルス発生回数がｎ回に満たない場合は、フラ
グＦ１（ｘ−ｎ＋Ｎ）及びＦ２（ｘ−ｎ＋Ｎ）は、初期
値の“１”、“１”がでありオーバーフロー回数２回以
上とみなす。

【００２７】よって制御回路４は、パルスの発生がある
と（Ｓ１１）、ｘ≧ｎの場合は、発生時刻＋Ｔ×（Ｆ１
（ｘ−ｎ）＋Ｆ２（ｘ−ｎ））−Ｍ（ｘ−ｎ）＜ｔの条
件が、ｘ≧ｎの場合は、発生時刻＋Ｔ×（Ｆ１（ｘ−ｎ
＋Ｎ）＋Ｆ２（ｘ−ｎ＋Ｎ））−Ｍ（ｘ−ｎ＋Ｎ）＜ｔ
の条件が満たされるか否か判断し（Ｓ１２）、この条件
が満たされた場合パルス発生率が規定値を越えたものと
して警報回路７へ通知する（Ｓ１３）。この後、およ
び、上記条件が満たされないときは、制御回路４は、メ
モリ２のＭ（ｘ）にパルス発生時のタイマ値を格納し、
第１のフラグ３１の（ｘ−１）番地のフラグＦ１（ｘ）
および第２のフラグ３２の（ｘ−１）番地のフラグＦ２
（ｘ）を“０”とし（Ｓ１４）、最後に内部のＮ進カウ
ンタ６を歩進させて終了する（Ｓ１５）。

【００２８】本実施例によれば、タイマ５の容量を小さ
くすることができるとともに、複数のタイマ及び制御回
路を持つことなくパルス発生率の常時監視が可能とな
る。

【００２９】また、本実施例では、タイマ値のオーバー
フロー回数の管理を２種類のフラグを用いて実現してい
るが、２ビット以上のカウンタを用いても実現可能であ
る。

【００３０】また、本実施例では、タイマ５がオーバフ
ローした場合を考慮し、フラグ３１，３２によりタイマ
５のオーバフロー回数管理を行っているが、タイマ５の
値Ｔが十分大きい場合フラグ３１，３２による処理なし
でも実現可能である。例えば、精度１秒のタイマ値が３
２ビットあった場合、１３６年間オーバフローしない。

【００３１】次ぎに、本発明の第２の実施例を図４を用
いて説明する。本実施例では、第１のフラグ３１および
第２のフラグ３２はメモリ２のアドレスに対応したフラ
グを有している。Ｔ時間タイマ５がオーバーフローする
までの間は、第１のフラグ３１および第２のフラグ３２
は、それぞれ全て“０”，“０”となっている。いま、
Ｋ番目のパルスの受信体勢にあるときに、Ｔ時間タイマ
５がオーバフローしたとすると（Ｓ２１）、オーバーフ
ローの情報を得た制御回路４は、自身のレジスタＡが
“０”であるか否かを判断する（Ｓ２２）。レジスタＡ
が“０”であるときフラグ３１のＫ番目のフラグ（ｋ）
を“１”とし（Ｓ２３）、レジスタＡが“１”のときフ
ラグ３２のＫ番目のフラグ（ｋ）を“１”とする（Ｓ２
４）。次に、レジスタＡの内容を反転させたものをレジ
スタＡに格納する（Ｓ２５）。次いで、新たなパルスが
入力されたか否かを判断し（Ｓ２６）、入力がなかった
ときはステップ（Ｓ２１）に戻ってＴ時間タイマ５のオ
ーバーフローを監視する。新たな、パルスが入力された
ときには、オーバーフロー監視フローを終了する。した
がって、レジスタＡが“０”であるとき第１のフラグ３
１はＫ番目のフラグ（ｋ）が“１”であり他は全て
“０”の状態にあり、第２のフラグ３２は全て“０”の
状態にある。レジスタＡが“１”であるとき第１のフラ
グ３１は全て“０”の状態にあり、第２のフラグ３２は
Ｋ番目のフラグ（ｋ）が“１”であり他は全て“０”の
状態にある。

【００３２】次いで、Ｋ番目のパルスの受信体勢にある
ときに、Ｔ時間タイマ５が２回目のオーバフローをした
とすると（Ｓ２１）、オーバーフローの情報を得た制御
回路４は、自身のレジスタＡが“０”であるか否かを判
断する（Ｓ２２）。レジスタＡが“０”であるとき第１
のフラグ３１のＫ番目のフラグ（ｋ）を“１”とし（Ｓ
３）、レジスタＡが“１”のとき第２のフラグ３２のＫ
番目のフラグ（ｋ）を“１”とする（Ｓ４）。次に、レ
ジスタＡの内容を反転させたものをレジスタＡに格納す
る（Ｓ５）。したがって、レジスタＡが“０”であると
き、前回のレジスタＡの状態は“１”であったから、第
２のフラグ３２のＫ番目のフラグ（ｋ）は既に“１”の
状態に変わっており、今回第１のフラグ３１のＫ番目の
フラグ（ｋ）が“１”に変わる。このとき第１のフラグ
３１および第２のフラグ３２他のフラグは全て“０”で
ある。レジスタＡの内容が“１”であるとき、前回のレ
ジスタＡの状態は“０”であったから、第１のフラグ３
１のＫ番目のフラグ（ｋ）は既に“１”の状態に変わっ
ており、今回第２のフラグ３２のＫ番目のフラグ（ｋ）
が“１”に変わる。このとき第１のフラグ３１および第
２のフラグ３２他のフラグは全て“０”である。

【００３３】したがって、本発明によれば、Ｋ番目のパ
ルス待機時にＴ時間タイマ５が１回オーバーフローした
ときには、第１のフラグ３１のＫ番目のフラグ（ｋ）か
第２のフラグ３２のＫ番目のフラグ（ｋ）のいずれかが
“１”となってオーバーフロー１回の状態を示し、Ｋ番
目のパルス待機中にさらにＴ時間タイマ６が２回目のオ
ーバーフローをしたときには、第１のフラグ３１のＫ番
目のフラグ（ｋ）および第２のフラグ３２のＫ番目のフ
ラグ（ｋ）のいずれも“１”となってオーバーフロー２
回の状態を示すことができる。

【００３４】同様に、Ｋ＋１番目のパルス待機時にＴ時
間タイマ５がオーバーフローしたときには、第１のフラ
グ３１か第２のフラグ３２のＫ＋１番目のフラグ（ｋ＋
１）のいずれかが“１”となってオーバーフロー１回の
状態を示し、Ｋ＋１番目のパルス待機中にさらにＴ時間
タイマ５が２回目のオーバーフローをしたときには、第
１のフラグ３１および第２のフラグ３２のＫ番目のフラ
グ（ｋ＋１）のいずれも“１”となってオーバーフロー
２回の状態を示すことができる。

【００３５】次ぎに、パルスが発生したときの制御回路
４の処理を説明する。

【００３６】上に述べたように、メモリ２内には、パル
ス発生毎に制御回路４内のＮ進カウンタ６の示すアドレ
スにその時のタイマ値が格納され、パルス発生毎に前記
Ｎ進カウンタ６は歩進される。したがってパルス発生時
の前記Ｎ進カウンタ６の値をｘとし、パルス発生率算出
のためのパルス回数をｎとし、Ｔ時間タイマ５がオーバ
ーフローする時間をＴとし、Ｎ進カウンタ６のカウント
アップ値をＮすると、ｘ≧ｎの場合は、そのｎ回前のパ
ルス発生時のタイマ値はメモリ２のアドレス（ｘ−ｎ）
番地の内容Ｍ（ｘ−ｎ）で表され、ｘ＜ｎの場合はメモ
リ２のアドレス（ｘ−ｎ＋Ｎ）番地の内容Ｍ（ｘ−ｎ＋
Ｎ）で表わされる。また、そのｎ回前からの間のタイマ
オーバフロー回数は、ｘ≧ｎの場合は第１のフラグ３１
の（ｘ−ｎ）番目から（ｎ）番目までの全てのフラグの
値の和ΣＦ１と第２のフラグ３２の（ｘ−ｎ）番目から
（ｎ）番目までの全てのフラグの値の和ΣＦ２との和Σ
Ｆ１＋ΣＦ２で表される。ｘ＜ｎの場合は第１のフラグ
３１の（ｘ−ｎ＋Ｎ）番目のから（ｎ）番目までの全て
のフラグの値の和ΣＦ１と第２のフラグ３２の（ｘ−ｎ
＋Ｎ）番目から（ｎ）番目までの全てのフラグの値の和
ΣＦ２との和ΣＦ１＋ΣＦ２で表される。

【００３７】よって制御回路４は、パルスの発生がある
と、ｘ≧ｎの場合は、発生時刻＋Ｔ×（ΣＦ１＋ΣＦ
２）−Ｍ（ｘ−ｎ）＜ｔの条件が、ｘ≧ｎの場合は、発
生時刻＋Ｔ×（ΣＦ１＋ΣＦ２）−Ｍ（ｘ−ｎ＋Ｎ）＜
ｔの条件が満たされるか否か判断し、この条件が満たさ
れた場合パルス発生率が規定値を越えたものとして警報
回路７へ通知する。この後、および、上記条件が満たさ
れないときは、制御回路４は、メモリ２のＭ（ｘ）にパ
ルス発生時のタイマ値を格納し、第１のフラグ３１の
（ｘ−１）番地のフラグＦ１（ｘ）および第２のフラグ
３２の（ｘ−１）番地のフラグＦ２（ｘ）を“０”とし
（Ｓ１４）、最後に内部のＮ進カウンタ６を歩進させて
終了する。

【００３８】また、実施例１および実施例２では、ハー
ドウェアによる実現例を示したが、ファームウェア処理
による実現も可能である。また、警報回路７は、パルス
発生率が監視値を越えた事を通知する警報回路とした
が、パルス発生率が監視値に達しないことを通知する警
報装置であってもよい。

【００３９】

【発明の効果】本発明によれば、パルス発生率の算出及
び監視を常時行えるため監視性能を向上させることがで
きる。

【００４０】例えば、パルスの発生が指数分布に従うも
のとすると従来の方法では、サンプリングとサンプリン
グとの間にまたがって一定時間内に規定値を越える数の
パルスが発生するため、見逃しを生じる場合があるが、
本発明においてはそのような見逃しがなくなる。

【図面の簡単な説明】

【図１】本発明に係る計数回路の構成を示すブロック
図。

【図２】本発明の第１の実施例におけるタイマオーバフ
ロー時のタイマの動作フローチャート。

【図３】本発明の第１の実施例におけるパルス発生時の
制御部の動作フローチャート。

【図４】本発明の第２の実施例におけるタイマオーバフ
ロー時のタイマの動作フローチャート。

【符号の説明】１セル受信回路２メモリ４制御回路５Ｔ時間タイマ６Ｎ進カウンタ７警報回路３１第１のフラグ３２第２のフラグ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｑ 3/00 (72)発明者小樋康晴神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所情報通信事業部内 (72)発明者江坂慎一東京都千代田区内幸町一丁目１番６号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】パルス発生率が一定値を越えた事を検出
するパルス発生率監視回路において、パルス発生時刻を
計時するタイマと、パルスが発生した時刻での前記タイ
マ値を格納するメモリと、パルス発生毎に前記タイマ値
と前記メモリに格納済であるタイマ値によりパルス発生
率を算出する制御回路を備えることを特徴とするパルス
発生率監視回路。
【請求項２】タイマ値のオーバフロー回数を管理する
管理情報を前記タイマ値を格納するメモリに対応させて
具備し、タイマ値がオーバフローした場合においても、
前記管理情報にてパルス発生率を算出可能としたことを
特徴とする請求項１に記載のパルス発生率監視回路。