WO2025239104A1 - 光検出装置および光検出システム - Google Patents

光検出装置および光検出システム

Info

Publication number
WO2025239104A1
WO2025239104A1 PCT/JP2025/014892 JP2025014892W WO2025239104A1 WO 2025239104 A1 WO2025239104 A1 WO 2025239104A1 JP 2025014892 W JP2025014892 W JP 2025014892W WO 2025239104 A1 WO2025239104 A1 WO 2025239104A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
transistor
voltage
pixel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/014892
Other languages
English (en)
French (fr)
Inventor
秀樹 長沼
泰二 池田
挙文 高塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of WO2025239104A1 publication Critical patent/WO2025239104A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • This disclosure relates to an optical detection device and an optical detection system.
  • a semiconductor device has been proposed that includes a pixel circuit having a control circuit that controls the photodiode PD between a standby state and a recharge state in response to a control signal, and a signal generation circuit that outputs a signal in response to the waveform of the control signal (Patent Document 1).
  • An optical detection device includes a pixel having a first light receiving element capable of receiving light and outputting a current, a first transistor, and a first generation circuit electrically connected to the first light receiving element via the first transistor and capable of generating a signal based on the current of the first light receiving element, and a cell having a second transistor capable of outputting a first voltage, a third transistor, and a second generation circuit electrically connected to the second transistor via the third transistor and capable of generating a first signal based on the first voltage.
  • a light detection system including a light source capable of irradiating light onto an object, and a light detection device configured to receive light from the object.
  • FIG. 1 is a block diagram illustrating an example of a schematic configuration of a light detection system according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of a layout of a photodetector according to an embodiment of the present disclosure.
  • FIG. 3 is a diagram illustrating an example of a circuit configuration of a pixel of a photodetector according to an embodiment of the present disclosure.
  • FIG. 4 is a timing chart illustrating an example of the operation of the photodetector according to the embodiment of the present disclosure.
  • FIG. 5 is a diagram illustrating an example of a circuit configuration of a monitor pixel of a photodetector according to an embodiment of the present disclosure.
  • FIG. 1 is a block diagram illustrating an example of a schematic configuration of a light detection system according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of a layout of a photodetector according to an embodiment of the present disclosure.
  • FIG. 3 is
  • FIG. 6 is a timing chart illustrating an example of the operation of the photodetector according to the embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a configuration example of a photodetector according to an embodiment of the present disclosure.
  • FIG. 8 is a diagram illustrating a configuration example of a photodetector according to an embodiment of the present disclosure.
  • FIG. 9 is a diagram illustrating a configuration example of a photodetector according to an embodiment of the present disclosure.
  • FIG. 10 is a diagram illustrating an example of a correction process performed by the photodetector according to the embodiment of the present disclosure.
  • FIG. 11 is a diagram illustrating an example of a correction process performed by the photodetector according to the embodiment of the present disclosure.
  • FIG. 11 is a diagram illustrating an example of a correction process performed by the photodetector according to the embodiment of the present disclosure.
  • FIG. 12 is a flowchart illustrating an example of the operation of the photodetector according to the embodiment of the present disclosure.
  • FIG. 13A is a diagram illustrating an example of a processing sequence of the photodetector according to the embodiment of the present disclosure.
  • FIG. 13B is a diagram illustrating an example of a processing sequence of the photodetector according to the embodiment of the present disclosure.
  • FIG. 13C is a diagram illustrating an example of a processing sequence of the photodetector according to the embodiment of the present disclosure.
  • FIG. 13D is a diagram illustrating an example of a processing sequence of the photodetector according to the embodiment of the present disclosure.
  • FIG. 13A is a diagram illustrating an example of a processing sequence of the photodetector according to the embodiment of the present disclosure.
  • FIG. 13B is a diagram illustrating an example of a processing sequence of the photodetector according to the embodiment of the present disclosure.
  • FIG. 13C is a diagram illustrating
  • FIG. 13E is a diagram illustrating another example of a processing sequence of the photodetector according to the embodiment of the present disclosure.
  • FIG. 13F is a diagram illustrating another example of a processing sequence of the photodetector according to the embodiment of the present disclosure.
  • FIG. 14 is a diagram illustrating a configuration example of a monitor pixel of a photodetector according to the first modification of the present disclosure.
  • FIG. 15A is a diagram illustrating an example of a processing sequence of the photodetector according to the first modification of the present disclosure.
  • FIG. 15B is a diagram illustrating an example of a processing sequence of the photodetector according to the first modification of the present disclosure.
  • FIG. 16 is a diagram illustrating a configuration example of a monitor pixel of a photodetector according to a second modification of the present disclosure.
  • FIG. 17A is a diagram illustrating a configuration example of a monitor pixel of a photodetector according to a third modification of the present disclosure.
  • FIG. 17B is a diagram illustrating a configuration example of a monitor pixel of a photodetector according to Modification 3 of the present disclosure.
  • FIG. 18 is a diagram illustrating a configuration example of a monitor pixel of a photodetector according to a fourth modification of the present disclosure.
  • FIG. 19 is a diagram illustrating a configuration example of a monitor pixel of a photodetector according to a fifth modification of the present disclosure.
  • FIG. 17A is a diagram illustrating a configuration example of a monitor pixel of a photodetector according to a third modification of the present disclosure.
  • FIG. 17B is a diagram illustrating a
  • FIG. 20 is a diagram illustrating a configuration example of a monitor pixel of a photodetector according to a fifth modification of the present disclosure.
  • FIG. 21 is a diagram illustrating a configuration example of a photodetector according to a sixth modification of the present disclosure.
  • FIG. 22A is a diagram for explaining a configuration example of a photodetector according to Modification 7 of the present disclosure.
  • FIG. 22B is a diagram for explaining a configuration example of a photodetector according to Modification 7 of the present disclosure.
  • FIG. 23 is a diagram illustrating an example layout of a photodetector according to Modification 8 of the present disclosure.
  • FIG. 24 is a diagram illustrating an example layout of a photodetector according to Modification 8 of the present disclosure.
  • FIG. 25 is a diagram illustrating an example layout of a photodetector according to Modification 8 of the present disclosure.
  • FIG. 26 is a diagram illustrating an example layout of a photodetector according to Modification 8 of the present disclosure.
  • FIG. 27 is a diagram illustrating a configuration example of a photodetector according to a ninth modification of the present disclosure.
  • FIG. 28 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 29 is an explanatory diagram showing an example of the installation positions of the outside-of-vehicle information detection unit and the imaging unit.
  • Embodiment 1 is a block diagram showing an example of a schematic configuration of a light detection system according to an embodiment of the present disclosure.
  • the light detection system 200 includes a light detection device 1, a light source control unit 210, and a light source 220.
  • the light detection device 1 is a device capable of detecting incident light.
  • the light detection device 1 has a plurality of pixels P1 including light receiving elements, and is configured to receive incident light and generate a signal.
  • the pixel P1 of the photodetector 1 includes, for example, an APD (Avalanche Photo Diode) as a light-receiving element, and is configured to receive light and output a current.
  • the light-receiving element (light-receiving unit) of each pixel P1 can be configured to generate a signal in response to receiving photons.
  • the photodetector 1 generates a signal by receiving light that has passed through an optical system (not shown) including, for example, an optical lens.
  • the photodetector 1 is constructed, for example, using a semiconductor substrate (e.g., a silicon substrate) on which the light-receiving elements of each pixel P1 are provided.
  • the photodetector 1 has an area (pixel section 100) in which multiple pixels P1 are provided.
  • the photodetector 1 is provided with a pixel section 100 in which multiple pixels P1 are arranged two-dimensionally in a matrix.
  • the pixel section 100 can also be considered a pixel array in which multiple pixels P1 are arranged.
  • the light-receiving element of each pixel P1 may be composed of a SPAD (single-photon avalanche diode).
  • the photodetector 1 captures incident light from the object to be measured via an optical system including an optical lens.
  • the light-receiving element receives light from the object to be measured (e.g., infrared light, visible light, etc.) and generates an electric charge through photoelectric conversion, thereby generating a photocurrent.
  • the optical detection device 1 can be configured as a distance measurement sensor, an image sensor, etc.
  • the optical detection device 1 is a device capable of performing distance measurement, and is configured to be able to perform distance measurement using the TOF (Time Of Flight) method, for example.
  • the optical detection device 1 is applied, for example, as a distance measurement sensor capable of measuring distance using the TOF method.
  • the light source 220 is configured to be capable of generating light (optical signals).
  • the light source 220 has, for example, one or more light-emitting elements, and is configured to be able to irradiate light onto the measurement object.
  • the light-emitting elements are LDs (Laser Diodes), LEDs (Light Emitting Diodes), etc., and can output light (infrared light, visible light, etc.) to the outside.
  • the light source 220 may, for example, generate laser light and emit the laser light to the outside.
  • the light source 220 may be configured using a semiconductor laser element, for example, a vertical cavity surface emitting laser (VCSEL).
  • VCSEL vertical cavity surface emitting laser
  • the light source control unit 210 is configured to be able to control the light source 220.
  • the light source control unit 210 is a drive unit (drive circuit) and is configured to drive the light source 220.
  • the light source control unit 210 is configured with multiple circuits including, for example, a DA conversion circuit (DAC: Digital to Analog Converter), an amplifier circuit, etc., and can control the operation of the light source 220.
  • DAC Digital to Analog Converter
  • the light source control unit 210 is configured to be able to control, for example, the current and voltage to the light-emitting elements of the light source 220.
  • the light source control unit 210 supplies the light source 220 with the current and voltage for driving the light-emitting elements of the light source 220, and can control the light emission by the light source 220 (for example, the timing and duration of light emission).
  • the light source control unit 210 can also be considered a light source driving unit configured to drive the light source 220 (or the light-emitting elements of the light source 220). Note that the light source 220 and the light source control unit 210 may be partially or entirely configured as an integrated unit. For example, the light source 220 and the light source control unit 210 may be partially or entirely configured as a light source device (light source unit).
  • the optical detection system 200 can irradiate the measurement object with light (e.g., laser light) using the light source 220 and receive the light reflected by the measurement object.
  • light e.g., laser light
  • reflected light (returned light) reflected by the measurement object is incident on the pixel unit 100, and an electrical signal corresponding to the received reflected light is detected.
  • the electrical signal generated by receiving the reflected light from the measurement object is a signal corresponding to the distance to the measurement object.
  • the optical detection system 200 which includes the optical detection device 1, transmits and receives light and can measure the distance to an object to be measured.
  • the optical detection device 1 is configured to detect the distance to the object (subject) to be measured for each pixel and generate image data (distance image data) related to the distance to the object.
  • the optical detection device 1 can generate, for example, a depth map.
  • the optical detection device 1 can also be applied as a sensor capable of detecting events, for example, an event-driven sensor (also known as an EVS (Event Vision Sensor), EDS (Event Driven Sensor), or DVS (Dynamic Vision Sensor)).
  • an event-driven sensor also known as an EVS (Event Vision Sensor), EDS (Event Driven Sensor), or DVS (Dynamic Vision Sensor)
  • the optical detection device 1 and the optical detection system 200 can be applied to a variety of electronic devices.
  • the photodetector 1 has a pixel unit 100, a pixel control unit 110, a signal processing unit 112, and a control unit 113, as shown in FIG. 1.
  • the photodetector 1 may also include a light source control unit 210.
  • the light source 220 may be mounted on the photodetector 1 or may be provided externally to the photodetector 1.
  • the pixel control unit 110 is configured to be able to control each pixel of the pixel unit 100.
  • the pixel control unit 110 is a control circuit and is configured from multiple circuits including, for example, a buffer, a shift register, an address decoder, etc.
  • the pixel control unit 110 (control circuit) has, for example, a pulse generation circuit.
  • the pixel control unit 110 generates signals for controlling the pixel P1 and outputs them to each pixel P1 of the pixel unit 100.
  • the pixel control unit 110 is controlled by the control unit 113 and controls the pixels of the pixel unit 100.
  • the pixel control unit 110 generates signals for controlling pixels, such as signals that control pixel readout circuits, and supplies these to each pixel.
  • the pixel control unit 110 can control the reading of pixel signals from each pixel.
  • the pixel control unit 110 can also be called a pixel drive unit (pixel drive circuit) configured to be able to drive each pixel.
  • the pixel control unit 110 and the control unit 113 can also be called the pixel control unit together.
  • the control unit 113 is configured to be able to control each unit of the photodetector 1.
  • the control unit 113 receives externally provided clocks, data instructing the operating mode, etc., and can also output data such as internal information of the photodetector 1.
  • the control unit 113 is a control circuit, and has, for example, a timing generator configured to be able to generate various timing signals.
  • the control unit 113 controls the driving of the pixel control unit 110 and signal processing unit 112, etc., based on various timing signals (pulse signals, clock signals, etc.) generated by the timing generator.
  • the control unit 113 may include circuits such as a PLL (Phase Locked Loop) and a DAC (Digital to Analog Converter).
  • the control unit 113 is also configured to supply a signal for controlling the light source control unit 210 to the light source control unit 210 and control the operation of the light source control unit 210.
  • the control unit 113 can be configured to be able to control the generation process of pixel signals by the pixels of the pixel unit 100, the timing of light irradiation by the light source 220, etc.
  • the signal processing unit 112 is a signal processing circuit configured to be able to perform signal processing.
  • the signal processing unit 112 is made up of circuits that perform various types of signal processing on signals output from each pixel.
  • the signal processing unit 112 is configured to include an arithmetic circuit, a memory circuit, etc., and can perform various types of signal processing such as noise reduction processing, TD (Time to Digital) conversion processing, and counting (accumulation) processing.
  • the signal processing unit 112 is configured to, for example, acquire a signal from each pixel P1 and generate a signal related to the distance to the measurement target.
  • the signal processing unit 112 can perform various signal processing on the signal from each pixel P1 and generate and output distance image data representing the distance to the measurement target.
  • the signal processing unit 112 and control unit 113 may be configured as an integrated unit.
  • the signal processing unit 112 and control unit 113 may include a processor and memory.
  • the signal processing unit 112 generates a signal (distance signal) related to the distance to the measurement object based on the pixel signal. For example, in the optical detection system 200, the light source 220 repeatedly emits and stops emitting light, and the pixel P1 repeatedly detects reflected light (returned light).
  • the signal processing unit 112 analyzes the pixel signals output sequentially from each pixel P1 through multiple distance measurements, and can generate and output image data (distance image data) including a distance signal for each pixel P1.
  • the signal processing unit 112 has a histogram generation unit and is configured to be able to generate a histogram of pixel signals.
  • the histogram generation unit (histogram generation circuit) is configured, for example, to generate, for each pixel, a histogram of count values corresponding to the signal values of the pixel signals, i.e., the round-trip time of light.
  • the histogram generation unit can generate histogram data that shows the correspondence between count values corresponding to the round-trip time of light and the frequency (number) of count values.
  • the histogram generation unit classifies count values into predetermined intervals (ranges), i.e., into bins (bins), and generates histogram data that shows the distribution of count values according to the distance to the measurement target.
  • the signal processing unit 112 is configured to be able to calculate the distance to the measurement target based on the peak value (maximum value) in a histogram of pixel signal values. For example, the signal processing unit 112 calculates (estimates) the difference between the start time of light irradiation and the arrival time of reflected light, i.e., the round-trip time (time of flight) of light, based on the pixel signal value (count value) whose frequency in the pixel signal histogram indicates a peak value.
  • the signal processing unit 112 is configured to calculate the distance between the light detection device 1 and the object to be measured, for example, using the calculated round-trip time.
  • the signal processing unit 112 calculates the distance to the object for each pixel and generates a distance signal related to the distance to the object.
  • the distance to the object to be measured is determined based on the time it takes for light emitted from the light source 220 to be reflected by the object to be measured and reach the light detection device 1.
  • the signal processing unit 112 can generate distance image data including the distance signal for each pixel and output it to the outside of the light detection device 1.
  • the pixel unit 100, pixel control unit 110, signal processing unit 112, control unit 113, etc. described above may be provided on a single substrate, or may be provided separately on multiple substrates.
  • the photodetector 1 may have a structure (layered structure) formed by stacking multiple semiconductor layers. Some or all of the pixel control unit 110, signal processing unit 112, and control unit 113 may be configured integrally.
  • FIG. 2 is a diagram showing an example layout of a photodetector according to an embodiment.
  • the pixel section 100 of the photodetector 1 has, for example, an area where multiple pixels P1 are provided (referred to as pixel area 101) and an area (OPB (Optical Black) area 102) provided around the pixel area 101.
  • pixel area 101 an area where multiple pixels P1 are provided
  • OPB Optical Black area 102
  • the direction of incidence of light from the object being measured is the Z-axis direction
  • the left-right direction on the paper surface perpendicular to the Z-axis direction is the X-axis direction
  • the up-down direction on the paper surface perpendicular to the Z-axis and X-axis directions is the Y-axis direction.
  • directions may be indicated based on the direction of the arrow in Figure 2.
  • the pixel region 101 for example, multiple pixels P1 are arranged in the horizontal direction (X-axis direction) and vertical direction (Y-axis direction).
  • the pixel region 101 can also be called an effective pixel region.
  • the OPB region 102 has, for example, a light-shielding member 90 arranged across the entire area of the OPB region 102, making it a light-shielded region.
  • the OPB region 102 can also be called a light-shielded pixel region in which multiple light-shielded pixels are arranged.
  • the pixel control unit 110 described above is provided around the pixel unit 100 (pixel array), and is configured to output signals that control the pixels. As shown schematically in Figure 2, the pixel control unit 110 (control circuit) has a signal output circuit 111 configured using a buffer.
  • the pixel control unit 110 is provided with multiple signal output circuits 111 corresponding to the number of signals to be transmitted.
  • the signal output circuits 111 are configured to be able to transmit signals that control the pixels.
  • the signal output circuits 111 are, for example, driver circuits including multiple stages of buffers, and are arranged corresponding to the wiring that transmits control signals.
  • the photodetector device 1 also has a cell (referred to as a monitor pixel P2) that can be used to correct the control signal.
  • the monitor pixel P2 is configured to have the same circuit elements (transistors, capacitors, etc.) as the pixel P1.
  • the monitor pixel P2 is provided, for example, on the opposite side of the pixel region 101 from the pixel control unit 110 in a planar view.
  • monitor pixel P2 is arranged in OPB region 102, as shown in the example in FIG. 2.
  • a light-shielding member 90 is provided so as to cover monitor pixel P2.
  • the light-shielding member 90 (light-shielding film) can be provided so as to cover the entire OPB region 102.
  • a light-shielding member 90 is provided to cover all monitor pixels P2 arranged in the OPB region 102.
  • the monitor pixels P2 have a light-shielding member 90, and become cells that are shielded from light by the light-shielding member 90. Note that the number and arrangement of the monitor pixels P2 are not limited to the example shown in the figure, and can be set as desired.
  • FIG. 3 is a diagram showing an example of the circuit configuration of a pixel of a photodetector according to an embodiment.
  • Pixel P1 of the photodetector 1 has a light-receiving element 10 and a readout circuit 20.
  • a readout circuit 20 is provided for each light-receiving element 10, for example.
  • the light-receiving element 10 is configured to receive light and generate a signal.
  • the light receiving element 10 is, for example, a SPAD (Single Photon Avalanche Diode), and has a multiplication region (multiplication section) capable of avalanche multiplication.
  • the light receiving element 10 can convert incident photons into electric charges and output a signal VK1, which is an electrical signal corresponding to the incident photons.
  • the light receiving element 10 can also be considered a photoelectric conversion element (photoelectric conversion section) configured to be able to photoelectrically convert light.
  • the readout circuit 20 is configured to be able to output a signal based on the current of the light-receiving element 10.
  • the readout circuit 20 includes circuits for reading out a signal based on the photocurrent flowing through the light-receiving element 10, such as a transistor M1, a connection circuit 30, and a generation circuit 40.
  • Transistor M1 is electrically connected between the light receiving element 10 and the connection circuit 30.
  • Transistor M1 is, for example, a MOS transistor (MOSFET) having gate, source, and drain terminals.
  • MOSFET MOS transistor
  • transistor M1 is configured as a P-type transistor (e.g., a PMOS transistor).
  • Transistor M1 is electrically connected in series between node N1, which is connected to light receiving element 10, and node N2, which is connected to connection circuit 30 and generation circuit 40.
  • Transistor M1 can be used as a voltage limiting transistor and is referred to as a clamp transistor.
  • Transistor M1 By providing transistor M1, the amplitude of the signal voltage input to the generation circuit 40 can be limited, and the generation circuit 40 can be configured using low-voltage transistors. Transistor M1 may also be configured as an NMOS transistor, if necessary.
  • Transistor M1 is supplied with a control signal, signal CLIP, by, for example, signal output circuit 111 of pixel control unit 110.
  • transistor M1 is controlled to a low resistance state (i.e., low impedance state) or a high resistance state (i.e., high impedance state) depending on the voltage of signal CLIP.
  • the connection circuit 30 is connected between the transistor M1 and the potential line L1.
  • the connection circuit 30 is electrically connected to the light receiving element 10 via the transistor M1.
  • the potential line L1 is a wiring line to which a predetermined potential (voltage) is applied.
  • the potential line L1 is a power supply line to which the power supply voltage VDD1 is applied.
  • the connection circuit 30 is controlled by a signal input from the pixel control unit 110.
  • the connection circuit 30 is configured, for example, using a transistor M2 as a switch, and is electrically connected in series between a node N2 connected to the transistor M1 and the potential line L1.
  • the transistor M2 is configured as a P-type transistor (e.g., a PMOS transistor).
  • One of the source and drain of transistor M2 is electrically connected to, for example, potential line L1.
  • the other of the source and drain of transistor M2 is electrically connected to light receiving element 10 via transistor M1.
  • Connection circuit 30 is controlled to an on state (conductive state) or an off state (non-conductive state) by signal output circuit 111 of pixel control unit 110.
  • connection circuit 30 is configured to electrically connect or disconnect the potential line L1 and the light receiving element 10 via the transistor M1, for example, based on the signal XHOLD input from the signal output circuit 111.
  • the connection circuit 30 is controlled by the signal XHOLD and is configured to be able to recharge the light receiving element 10.
  • connection circuit 30 is electrically connected to the potential line L1 (power line) to which the power supply voltage VDD1 is supplied, and can supply current and voltage to the light receiving element 10 via the transistor M1.
  • the connection circuit 30 can also be considered a supply circuit (supply unit) configured to be able to supply current and voltage.
  • the light receiving element 10 is electrically connected to the connection circuit 30 and the generation circuit 40, for example, via transistor M1.
  • one electrode of the light receiving element 10, the cathode is electrically connected to node N2, which is connected to the connection circuit 30 and the generation circuit 40, via transistor M1.
  • the other electrode of the light-receiving element 10, the anode is electrically connected to, for example, a wiring, electrode, etc. to which a relatively low voltage is supplied.
  • the anode of the light-receiving element 10 is electrically connected to potential line L2, which serves as a power supply line.
  • a voltage VRLD is applied to the anode of the light-receiving element 10 via potential line L2.
  • the voltage VRLD is, for example, a negative voltage.
  • a voltage that results in a potential difference greater than the breakdown voltage of the light receiving element 10 can be applied between the cathode and anode of the light receiving element 10, based on the voltage supplied via the connection circuit 30 and transistor M1 and the voltage VRLD supplied by the potential line L2.
  • the potential difference across the light receiving element 10 can be set to a potential difference greater than the breakdown voltage.
  • the photodetector 10 When a reverse bias voltage greater than the breakdown voltage is applied to the photodetector 10, it enters a state in which it can operate in Geiger mode. In Geiger mode, the photodetector 10 can undergo avalanche multiplication in response to incident photons, generating a pulsed current.
  • a signal VK1 corresponding to the photocurrent flowing through the light receiving element 10 due to the incidence of photons is output to node N1. Furthermore, a signal VK2 corresponding to signal VK1 is output to node N2 via transistor M1. In the example shown in FIG. 3, a signal VK2 at a level corresponding to the potential of signal VK1 and the potential of signal CLIP is transmitted to generation circuit 40.
  • connection circuit 30 can recharge the photodetector 10 and recharge the voltage of the photodetector 10.
  • generation circuit 40 has circuit portion 41 and circuit portion 42.
  • Circuit portion 41 of generation circuit 40 is a pulse generation circuit configured to be able to generate signal DET, which is a pulse signal, based on signal VK2 from light receiving element 10.
  • Circuit portion 41 can generate signal DET, which is a voltage signal based on the current of light receiving element 10, and output it to circuit portion 42.
  • Circuit portion 41 of generation circuit 40 can also be considered an output circuit capable of outputting signal DET.
  • the generation circuit 40 is electrically connected to the cathode of the light receiving element 10, for example, via transistor M1.
  • circuit portion 41 of the generation circuit 40 is electrically connected to node N2, which connects transistor M1 and connection circuit 30.
  • circuit portion 41 is configured using transistors M11, M12, and M13, which are electrically connected in series.
  • Transistors M11 to M13 are connected in series, for example, between potential line L11 and a reference potential line.
  • Potential line L11 is a wiring line to which a predetermined potential (voltage) is applied.
  • potential line L11 is a power supply line to which power supply voltage VDD2 is applied
  • the reference potential line is a ground line (earth line).
  • Transistors M11 and M12 are P-type transistors (PMOS transistors in FIG. 3).
  • Transistor M13 is an N-type transistor (NMOS transistor in FIG. 3). The gates of transistors M12 and M13 are electrically connected to each other.
  • a control signal, signal INIT is input to the gates of transistors M12 and M13 by signal output circuit 111 of pixel control unit 110.
  • the pixel control unit 110 outputs signal INIT, which is, for example, a pulse signal, to transistors M12 and M13, and controls the generation and output timing of signal DET.
  • Circuit portion 41 of generation circuit 40 is configured to output signal DET based on the current of light receiving element 10 in response to signal INIT.
  • circuit portion 41 generates and outputs signal DET in response to the voltage of signal VK2 during the period when signal INIT is at a low level.
  • Circuit portion 41 is controlled by signal INIT and can output signal DET, which is a pulse signal, to circuit portion 42.
  • Circuit portion 42 of generation circuit 40 is configured to generate signal OUT based on signal DET from circuit portion 41.
  • Circuit portion 42 can output signal OUT, which is a voltage signal based on the current of light receiving element 10.
  • Circuit portion 42 can also be considered an output circuit capable of outputting signal OUT.
  • circuit portion 42 is configured from an INV circuit (inverter circuit).
  • Circuit portion 42 is composed of an inverter (INV) and outputs an inverted signal of the input signal.
  • circuit portion 42 is composed of transistors M14 and M15 connected in series between potential line L11 and the reference potential line.
  • Transistor M14 is a PMOS transistor
  • transistor M15 is an NMOS transistor.
  • signal VK2 from light receiving element 10 is input to circuit portion 41 of generation circuit 40.
  • circuit portion 41 when the voltage of signal VK2 is lower than the threshold value of circuit portion 41, circuit portion 41 outputs a high-level signal DET. Circuit portion 41 outputs signal DET to circuit portion 42, which corresponds to the voltage of signal VK2 and a threshold value (e.g., the threshold voltage of transistor M11). Based on signal DET, circuit portion 42 can generate signal OUT, which is a pulse signal based on the current of light receiving element 10. Circuit portion 42 outputs signal OUT as a pixel signal to, for example, signal processing unit 112 (see Figure 1).
  • capacitance C1 is parasitic capacitance added to node N1, and includes, for example, the parasitic capacitance of light-receiving element 10, wiring capacitance, etc.
  • Capacitance C2, indicated by a dotted line is parasitic capacitance added to node N2, and includes, for example, the gate capacitance of transistor M11, wiring capacitance, etc.
  • the pixel control unit 110 outputs signals such as a CLIP signal that controls transistor M1 and an INIT signal that controls the generation circuit 40, and can control the readout of the signal from pixel P1.
  • the pixel control unit 110 outputs a CLIP signal that serves as a pulse signal to transistor M1, and outputs an INIT signal that serves as a pulse signal to the generation circuit 40, thereby controlling the generation and output timing of the signal DET (and signal OUT).
  • the pixel control unit 110 for example, repeatedly outputs the signals CLIP and INIT, which are pulse signals, and turns on the transistors M1 and M12 at predetermined cycles (time intervals).
  • the pixel control unit 110 can perform periodic signal readout by controlling the transistor M1 and the generation circuit 40.
  • the pixel control unit 110 supplies the signals CLIP, XHOLD, and INIT to the pixel P1, and can control the operation of the pixel P1.
  • the pixel control unit 110 is also configured to be able to change the drive capability (i.e., the driver capability of the signal output circuit 111), voltage amplitude, output timing, etc. of control signals such as the signals CLIP and INIT.
  • the pixel control unit 110 can adjust the drive capability (e.g., transition time or slew rate), voltage value (signal level), output timing, etc. of the control signals.
  • FIG. 4 is a timing chart showing an example of the operation of the photodetector according to the embodiment. An example of the operation of pixel P1 of the photodetector 1 will be described with reference to the timing chart of FIG. 4 and FIG. 3, etc.
  • FIG. 4 illustrates signals INIT, XHOLD, CLIP, VK2, VK1, DET, and OUT on the same time axis.
  • FIG. 4 also schematically illustrates the timing of photons (Photon) incident on the light receiving element 10 on the same time axis.
  • signal INIT is at low level
  • signal CLIP is also at low level.
  • transistor M1 is in a low resistance state, i.e., is in an on state.
  • transistor M1 is in an on state
  • nodes N1 and N2 are electrically connected.
  • generation circuit 40 transitions the voltage of signal DET from low to high. Furthermore, generation circuit 40 transitions the voltage of signal OUT from high to low in accordance with the voltage of signal DET.
  • the light receiving element 10 When the potential difference between the electrodes of the light receiving element 10 becomes greater than the breakdown voltage, the light receiving element 10 is again able to operate in Geiger mode. Furthermore, at time t3, the signal INIT goes high.
  • the generation circuit 40 changes the voltage of the signal DET from high to low. Furthermore, as the voltage of the signal DET decreases, the generation circuit 40 changes the voltage of the signal OUT from low to high.
  • FIG. 5 is a diagram showing an example of the circuit configuration of a monitor pixel of a photodetector device according to an embodiment.
  • Monitor pixel P2 is a cell that can be used to correct (adjust) control signals (e.g., signals CLIP, INIT, HOLD, etc.).
  • Monitor pixel P2 has, for example, a readout circuit 20 that includes circuit elements similar to those of pixel P1.
  • readout circuit 20 has, for example, a transistor M1, a connection circuit 30, and a generation circuit 40.
  • Monitor pixel P2 does not have a light-receiving element 10, for example.
  • Monitor pixel P2 has a transistor M21 that can output a predetermined voltage.
  • Transistor M21 is provided with respect to node N1.
  • Transistor M21 is electrically connected to, for example, potential line L3, and can supply voltage V1 to node N1.
  • Potential line L3 is a wiring that is supplied with a predetermined potential (voltage).
  • potential line L3 is a power supply line to which voltage Vbias is applied.
  • Voltage Vbias is supplied to potential line L3, for example, as a bias voltage that is a constant voltage.
  • Transistor M21 is controlled by signal RST and is configured to output voltage V1 based on voltage Vbias to node N1 and transistor M1.
  • Transistor M21 is configured to output voltage V1 as a voltage that simulates the avalanche multiplication of the light receiving element 10 described above, in response to the input signal RST.
  • Monitor pixel P2 may be configured, for example, so that the value (level) of voltage V1 supplied by transistor M21 is approximately equal to the value of the cathode voltage of light receiving element 10 that has dropped due to avalanche multiplication.
  • the value of voltage Vbias is set, for example, so that voltage V1 (or voltage Vbias) is approximately equal to the cathode voltage of the light receiving element 10 when avalanche multiplication stops (quenches).
  • the voltage value of voltage Vbias is determined according to the magnitude of the breakdown voltage of the light receiving element 10.
  • Capacitor C1' can be arranged so that the capacitance added to node N1 of pixel P1 is equal to the capacitance added to node N1 of monitor pixel P2.
  • capacitor C1' is provided to have a capacitance value equal to that of capacitor C1 in pixel P1.
  • Capacitor C1' is composed of, for example, wiring capacitance, diffusion capacitance, etc.
  • Capacitor C1' may be an MIM capacitance, a MOS capacitance, etc., and can be configured as a capacitive element.
  • Transistor M21 is controlled by signal RST to reset (discharge) the charge on capacitor C1' and reset the voltage at node N1.
  • the pixel control unit 110 can control transistor M21 of monitor pixel P2 to be turned on and set the voltage at node N1 to voltage V1. For example, after node N1 is recharged by connection circuit 30, transistor M21 is turned on, simulating avalanche multiplication (i.e., pseudo-avalanche multiplication is performed).
  • signal VK1 having voltage V1 simulating avalanche multiplication is output to node N1. Furthermore, signal VK2 corresponding to signal VK1 is output to node N2. In the example shown in FIG. 5, signal VK2, whose level corresponds to voltage V1 of signal VK1 and the voltage of signal CLIP, is output to generation circuit 40.
  • Circuit portion 41 of generation circuit 40 is configured to generate signal DET based on signal VK2 from transistor M21.
  • Circuit portion 41 is controlled by signal INIT and can output signal DET, which becomes a pulse signal based on signal VK2.
  • Circuit portion 42 generates signal OUT based on signal DET.
  • Readout circuit 20 of monitor pixel P2 can output signal OUT, which is based on voltage V1, as a pixel signal to signal processing unit 112 (see Figure 1).
  • the pixel control unit 110 outputs signals such as a signal RST that controls transistor M21, a signal CLIP that controls transistor M1, and a signal INIT that controls the generation circuit 40, and can control the readout of the signal from monitor pixel P2.
  • the pixel control unit 110 outputs, for example, the signals CLIP and INIT that serve as pulse signals, and controls the generation and output timing of the signal DET (and signal OUT).
  • FIG. 6 is a timing chart showing an example of the operation of a photodetector according to an embodiment. An example of the operation of monitor pixel P2 of photodetector 1 will be described with reference to the timing chart of FIG. 6 and FIG. 5, etc.
  • signals RST, INIT, XHOLD, CLIP, VK2, VK1, DET, and OUT are shown on the same time axis.
  • signal INIT is at low level
  • signal CLIP is also at low level.
  • transistor M1 is turned on.
  • nodes N1 and N2 are electrically connected.
  • signal XHOLD goes low.
  • transistor M2 of connection circuit 30 turns on. This causes the voltages of signals VK2 and VK1 to rise.
  • signal INIT goes high.
  • the generation circuit 40 transitions the voltage of signal DET from high to low, and transitions the voltage of signal OUT from low to high.
  • the photodetector device 1 has the monitor pixel P2 as described above.
  • the readout circuit 20 of the monitor pixel P2 is configured to generate and output a signal OUT in response to a voltage V1 that simulates avalanche multiplication. Therefore, by using the signal OUT, it is possible to estimate whether the control signals (signals CLIP, INIT, etc.) supplied by the pixel control unit 110 are appropriate.
  • a control signal in the form of a pulse signal must be properly transmitted to each pixel P1. If the amplitude or transition timing (rise timing or fall timing) of the control signal is insufficient due to PVT (Process Voltage Temperature) variations (i.e., characteristic variations caused by the process, voltage, and temperature), the pixel P1 may not operate properly.
  • PVT Process Voltage Temperature
  • FIGS. 7 and 8 are diagrams illustrating an example configuration of a photodetector according to an embodiment.
  • FIG. 7 illustrates a pixel P1 (a near-end pixel, referred to as pixel P1a) that is close to the signal output circuit 111 of the pixel control unit 110, and a pixel P1 (a far-end pixel, referred to as pixel P1b) that is far from the signal output circuit 111.
  • pixel P1a a near-end pixel
  • pixel P1b a far-end pixel
  • Pixel P1a and pixel P1b are, for example, located in the same column (or row) in pixel unit 100, and are given common control signals (signals CLIP, INIT, XHOLD, etc.) by signal output circuit 111 (driver circuit). Pixels P1a and P1b are, for example, pixels belonging to the same column, and control signals are supplied via a common control line Lc. A common control signal is also given to monitor pixel P2, which is electrically connected to the same control line Lc as pixels P1a and P1b.
  • the multiple control lines Lc for each column of the pixel unit 100 include a line for transmitting the signal CLIP, a line for transmitting the signal INIT, a line for transmitting the signal XHOLD, a line for transmitting the signal RST, etc.
  • the control lines Lc can also be considered drive lines (pixel drive lines) that transmit signals that drive the pixel P1 and the monitor pixel P2.
  • pixel P1a of pixel P1a and pixel P1b, as shown in the example of FIG. 8, the amplitude of signal CLIP is sufficient, and signal DET, which serves as a pulse signal, is generated in response to the reception of photons.
  • signal DET which serves as a pulse signal
  • the amplitude of signal CLIP is insufficient, and the voltage of signal VK2 does not reach the threshold voltage of generation circuit 40, which may result in the signal DET not being generated as a pulse signal.
  • the photodetector 1 is therefore configured to use the signal OUT output from the monitor pixel P2 to estimate the state of the control signals input to pixel P1 and monitor pixel P2, and to correct (adjust) the control signals. This makes it possible to appropriately generate the pulse signal DET (and signal OUT) in each pixel P1, thereby preventing count loss and improving detection performance.
  • the signal processing unit 112 of the photodetector 1 is configured to be able to correct the control signal supplied to pixel P1 and monitor pixel P2 by the pixel control unit 110, for example, based on the signal OUT output from monitor pixel P2. As an example, if the signal OUT of a pulse signal is not detected, the signal processing unit 112 determines that the drive capacity or voltage value of the control signal is insufficient, and performs processing to adjust the drive capacity of the control signal so that the signal OUT of a pulse signal is output.
  • the signal processing unit 112 has a voltage correction circuit 121 and a timing correction circuit 122, as shown in FIG. 9.
  • the voltage correction circuit 121 is configured to be able to correct the voltage (potential) of control signals such as the signal CLIP or the signal INIT.
  • the voltage correction circuit 121 can adjust, for example, the drive capability (e.g., transition time or slew rate) of the control signal and the voltage level (e.g., high level or low level) of the control signal.
  • the voltage correction circuit 121 is configured to be able to correct at least one of the driver capability and voltage of the control signal output by the pixel control unit 110, for example, based on the signal OUT output by the monitor pixel P2.
  • the voltage correction circuit 121 is a potential correction circuit, and can also be called a voltage adjustment circuit or voltage setting circuit.
  • FIGS. 10 and 11 are diagrams illustrating an example of correction processing by a photodetector according to an embodiment.
  • FIG. 10 shows an example in which a pulse signal CLIP is supplied
  • FIG. 11 shows an example in which a fixed-value signal CLIP is supplied.
  • FIGS. 10 and 11 show signals from pixel P1b and monitor pixel P2 (see also FIG. 7), which are located in the same column and to which common control signals (signals CLIP, INIT, XHOLD, etc.) are input.
  • the voltage correction circuit 121 performs processing to change the setting value of the drive capacity of the control signal (for example, the setting value of a register; in Figure 10, this is the driver setting register) so that the drive capacity of the control signal is increased.
  • the signal output circuit 111 changes, for example, the number or size of transistors that output the control signal based on the register setting value (i.e., the setting value of the driver setting register), and outputs a control signal with improved drive capability.
  • the register setting value i.e., the setting value of the driver setting register
  • the signal output circuit 111 generates a control signal based on the setting value of the driver setting register, and outputs a control signal with a changed voltage (or amplitude). This enables pixel P1 and monitor pixel P2 to generate and output signals DET and OUT, which are pulse signals, respectively.
  • the timing correction circuit 122 does not detect a signal OUT of a pulse signal resulting from pseudo avalanche multiplication, it performs processing to set a setting value (e.g., a register setting value) for the output timing of the control signal so that the pulse width of the control signal increases.
  • the signal output circuit 111 generates a control signal based on the register setting value, and is able to output a control signal with an altered pulse width.
  • the timing correction circuit 122 is configured to correct the transition timing of the signal CLIP (e.g., the falling edge of the signal CLIP), the transition timing of the signal INIT (e.g., the rising edge of the signal INIT), etc. For example, by adjusting the transition timing of the signals CLIP and INIT, etc., the pulse generation period of the signal DET can be secured, making it possible to output the signal OUT, which becomes a pulse signal.
  • CLIP transition timing of the signal CLIP
  • the transition timing of the signal INIT e.g., the rising edge of the signal INIT
  • the pulse generation period of the signal DET can be secured, making it possible to output the signal OUT, which becomes a pulse signal.
  • the voltage correction circuit 121 and timing correction circuit 122 are arranged adjacent to the pixel unit 100 and pixel control unit 110, for example, as shown in the example in FIG. 9. Note that the arrangement of the voltage correction circuit 121 and timing correction circuit 122 is not limited to the example shown in the figure and can be changed as appropriate.
  • At least one of the voltage correction circuit 121 and the timing correction circuit 122 may be provided within the pixel control unit 110 or the control unit 113.
  • the voltage correction circuit 121 and the timing correction circuit 122 may be configured as part of the pixel control unit 110.
  • the voltage correction circuit 121 and the timing correction circuit 122 may be configured as an integrated unit.
  • the monitor pixel P2 is provided on the opposite side from the pixel control unit 110, as in the example shown in Figure 2, for example. Because the monitor pixel P2 is located on the far end, the fall time (or rise time) of the control signal input to the monitor pixel P2 tends to be longer (duller). For this reason, by using the signal OUT output from the monitor pixel P2, it is possible to accurately estimate whether the control signal is being appropriately supplied to pixel P1 of the pixel unit 100, and to perform appropriate correction processing of the control signal.
  • the photodetector device 1 indirectly monitors whether the amplitude or settling time of the control signal is insufficient, and is able to automatically correct the driver capability and timing using correction circuits such as the voltage correction circuit 121 and timing correction circuit 122.
  • step S10 the signal processing unit 112 determines whether or not a pulse signal OUT has been output from monitor pixel P2. If the determination result in step S10 is negative ("No" in step S10), processing proceeds to step S11. Note that if the determination result in step S10 is positive ("Yes” in step S10), i.e., if a pulse signal OUT has been output from monitor pixel P2, the processing shown in the flowchart in FIG. 12 ends.
  • step S11 the signal processing unit 112 performs processing to adjust the driver capability of the signal output circuit 111.
  • step S12 the signal processing unit 112 determines whether or not a pulse signal OUT has been output from the monitor pixel P2. If the determination result in step S12 is negative ("No" in step S12), processing proceeds to step S13. If the determination result in step S12 is positive ("Yes" in step S12), the processing shown in the flowchart ends.
  • step S13 the signal processing unit 112 determines whether the setting value of the driver capability of the signal output circuit 111 is at its maximum value. If the determination result in step S13 is negative ("No" in step S13), processing returns to step S11. If the determination result in step S13 is positive ("Yes” in step S13), processing proceeds to step S14.
  • step S14 the signal processing unit 112 performs processing to adjust the timing of the control signal output from the signal output circuit 111.
  • step S15 the signal processing unit 112 determines whether or not a pulse signal OUT has been output from the monitor pixel P2. If the determination result in step S15 is negative ("No" in step S15), the processing proceeds to step S16. If the determination result in step S15 is positive ("Yes" in step S15), the processing shown in the flowchart ends.
  • step S16 the signal processing unit 112 determines whether the setting value for the timing of the control signal is the maximum value. If the determination result in step S16 is negative ("No" in step S16), processing returns to step S14. If the determination result in step S16 is positive ("Yes" in step S16), processing proceeds to step S17.
  • step S17 the signal processing unit 112 performs processing to adjust the voltage of the control signal output from the signal output circuit 111.
  • step S18 the signal processing unit 112 determines whether or not a pulse signal OUT has been output from the monitor pixel P2. If the determination result in step S18 is negative ("No" in step S18), the processing proceeds to step S19. If the determination result in step S18 is positive ("Yes" in step S18), the processing shown in the flowchart ends.
  • step S19 the signal processing unit 112 determines whether the set value of the voltage of the control signal is the maximum value. If the determination result in step S19 is negative ("No" in step S19), the process returns to step S17. If the determination result in step S19 is positive ("Yes" in step S19), the process shown in the flowchart in FIG. 12 ends.
  • step S120 the control unit 113 of the photodetector 1 sets various register setting values as initial settings, for example, based on a program stored in memory. For example, the setting values for the drive capacity of the control signal, the voltage amplitude of the control signal, and the output timing of the control signal are selected and set.
  • step S230 the signal processing unit 112 repeatedly detects the pulse of the signal OUT of the monitor pixel P2, for example, while changing the rising timing of the signal INIT.
  • step S240 the signal processing unit 112 determines the pulse width of the signal INIT, the pulse width of the signal CLIP, the period from the falling timing of the signal CLIP to the rising timing of the signal INIT, etc., and sets these as register setting values.
  • the signal processing unit 112 may also perform a process of calculating the voltage margin of the signal CLIP (step S215) and a process of calculating the pulse width margin (step S235).
  • the signal processing unit 112 can correct the control signal taking into account the voltage margin, pulse width margin, etc. of the signal CLIP.
  • FIGS. 13E and 13F are diagrams showing another example of the processing sequence of the photodetector according to the embodiment.
  • the photodetector 1 may be configured to perform exposure and readout processing as imaging processing and correction processing for each frame of imaging. Also, as in the example shown in FIG. 13F, the process of calculating the margin of the correction value may be performed for each frame.
  • the photodetector also includes a cell (monitor pixel P2) having a second transistor (transistor M21) capable of outputting a first voltage, a third transistor (transistor M1), and a second generation circuit (generation circuit 40) electrically connected to the second transistor via the third transistor and capable of generating a first signal based on the first voltage.
  • a cell monitoring pixel P2 having a second transistor (transistor M21) capable of outputting a first voltage, a third transistor (transistor M1), and a second generation circuit (generation circuit 40) electrically connected to the second transistor via the third transistor and capable of generating a first signal based on the first voltage.
  • the photodetector 1 is provided with a cell (monitor pixel P2) that includes a transistor M21 capable of outputting a voltage V1 and a generation circuit 40 capable of generating a signal DET and a signal OUT based on the voltage V1. Therefore, the signal OUT from the monitor pixel P2 can be used to correct the control signal. This makes it possible to realize a photodetector capable of improving detection performance.
  • Modified Examples (2-1. Modification 1) 14 is a diagram showing an example configuration of a monitor pixel of a photodetector device according to Modification 1 of the present disclosure.
  • the monitor pixel P2 (cell) may have a configuration including a light-receiving element 10.
  • the monitor pixel P2 has the light-receiving element 10 and is configured to be able to receive incident light and generate a signal.
  • the monitor pixel P2 can selectively generate a signal DET based on the current of the light-receiving element 10 and a signal DET based on the voltage V1 from the transistor M21.
  • monitor pixel P2 when transistor M21 is in the off state and the anode voltage of the light receiving element 10 is set low, monitor pixel P2 can output a signal OUT corresponding to the reception of photons by the light receiving element 10. Furthermore, when the anode voltage of the light receiving element 10 is set high so that avalanche multiplication does not occur in the light receiving element 10, monitor pixel P2 can output a signal OUT corresponding to the voltage V1 from transistor M21.
  • FIGS. 15A and 15B are diagrams showing an example of a processing sequence of a photodetector according to Variation 1.
  • the photodetector 1 has, for example, a correction mode and an imaging mode as its operating modes.
  • the correction mode for example, each monitor pixel P2 is controlled to generate a signal OUT based on the voltage V1 as described above, and the signal OUT output from each monitor pixel P2 is used to perform correction processing on the control signal.
  • each monitor pixel P2 is controlled to generate and output a signal OUT based on the current of the light receiving element 10 as described above.
  • the photodetector 1 can use the signal OUT of each pixel P1 and the signal OUT of each monitor pixel P2 to generate image data relating to the subject image (e.g., image data indicating the gradation value of each pixel), distance image data relating to the distance to the object, etc.
  • the signal processing unit 112 may perform processes such as calculating the voltage margin and pulse width of the signal CLIP.
  • the signal processing unit 112 can determine a correction value that takes into account the voltage margin, pulse width margin, etc. of the signal CLIP, and correct the control signal.
  • (2-2. Modification 2) 16 is a diagram showing an example of the configuration of a monitor pixel of a photodetector device according to Modification 2.
  • the monitor pixel P2 may have a resistor R as a substitute for the light receiving element 10.
  • the monitor pixel P2 may have a capacitor C3 connected between the resistor R and a reference potential line (e.g., a ground line).
  • monitor pixel P2 By configuring monitor pixel P2 in this way, the charge distribution time between node N1 and node N2 can be made the same as that of pixel P1. Using the signal OUT from monitor pixel P2, it becomes possible to accurately correct the control signal. This makes it possible to suppress count loss and improve detection performance.
  • FIGS. 17A and 17B are diagrams showing exemplary configurations of monitor pixels of a photodetector device according to Modification 3.
  • the generation circuit 40 may be configured as an amplifier circuit configured to amplify a signal.
  • the generation circuit 40 may be configured as, for example, a buffer (buffer amplifier) and generates the signal OUT, which is a voltage signal corresponding to the signal VK2.
  • the generation circuit 40 may output the signal OUT, which is an analog signal, to the signal processing unit 112 (see FIG. 1) as a pixel signal.
  • the generation circuit 40 may also be configured using an AD (Analog to Digital) conversion circuit.
  • the generation circuit 40 is configured to be able to convert an input analog signal into a digital signal with a predetermined number of bits.
  • the generation circuit 40 is configured as an ADC (Analog to Digital Converter).
  • the generation circuit 40 performs AD conversion processing on the input analog signal VK2.
  • the generation circuit 40 can output the signal OUT, which is a digital signal with a predetermined number of bits, to the signal processing unit 112 as a pixel signal.
  • the signal OUT which is a digital signal with a predetermined number of bits
  • (2-4. Modification 4) 18 is a diagram showing an example of the configuration of a monitor pixel of a photodetector device according to Modification 4.
  • Monitor pixel P2 can be configured to output signal OUT corresponding to the time it takes for signal DET, which is a pulse signal, to be generated.
  • Generation circuit 40 of monitor pixel P2 includes, for example, circuit portion 41, which is a pulse generation circuit, and circuit portion 42, which is a NAND circuit.
  • signal DET is input to one input of the NAND circuit in circuit portion 42, and signal MON_PULS, a pulse signal, is input to the other input of the NAND circuit from an external circuit.
  • Circuit portion 42 can generate and output signal OUT in accordance with signals DET and MON_PULS, i.e., signal OUT in accordance with the timing of generating the pulse of signal DET.
  • the signal processing unit 112 uses the signal OUT output from the monitor pixel P2 to determine whether the timing of generating the signal OUT is acceptable, and can perform correction processing on the control signal depending on the determination result. By understanding the timing of generating the signal OUT, it becomes possible to appropriately correct the control signal.
  • (2-5. Modification 5) 19 is a diagram showing an example configuration of a monitor pixel of a photodetector device according to Modification 5.
  • Monitor pixel P2 may have a voltage output circuit 50 electrically connected to node N1.
  • the voltage output circuit 50 includes, for example, a transistor M21, and is configured to be able to output a voltage to node N1 in accordance with the voltage of node N1.
  • the voltage output circuit 50 includes transistors M23, M24, and M25 connected between potential lines L1' and L3'.
  • Transistor M23 is controlled by signal XAQEN
  • transistor M25 is controlled by signal INITQ.
  • Voltage output circuit 50 is a quench circuit, and can also be called an active quench circuit.
  • the voltage output circuit 50 may have a transistor M26, as shown in the example in FIG. 19.
  • the transistor M26 is controlled by a signal PreCG.
  • the pixel control unit 110 controls the on/off state of the transistor M26 by, for example, supplying the signal PreCG to the transistor M26 via the signal output circuit 111.
  • the anode voltage of the light-receiving element 10 is set high to prevent avalanche multiplication in the light-receiving element 10, and transistors M23 and M25 are turned off. By turning on transistor M26, a low voltage is supplied to node N1 of monitor pixel P2 by transistor M21, simulating avalanche multiplication.
  • the same effects as those of the above-described embodiment can be obtained. It is possible to determine whether the control signals (signals CLIP, INIT, etc.) supplied by the pixel control unit 110 are appropriate, and to correct the control signals according to the determination result. This makes it possible to suppress the occurrence of count loss and improve detection performance.
  • the monitor pixel P2 may be configured without the light receiving element 10, as in the example shown in Figure 20.
  • (2-6. Modification 6) 21 is a diagram illustrating an example of the configuration of a photodetector according to Modification 6.
  • Fig. 21 shows an example of the layout of the photodetector 1.
  • the photodetector 1 may be provided with a plurality of monitor pixels P2 (monitor pixel P2a, monitor pixel P2b, and monitor pixel P2c in Fig. 21) each having a different threshold value of the generation circuit 40.
  • Monitor pixel P2a, monitor pixel P2b, and monitor pixel P2c are configured so that the threshold voltages of the generation circuit 40 are different.
  • the threshold voltage of the circuit portion 41 of the generation circuit 40 in monitor pixel P2a, the threshold voltage of the circuit portion 41 of the generation circuit 40 in monitor pixel P2b, and the threshold voltage of the circuit portion 41 of the generation circuit 40 in monitor pixel P2c are different from one another.
  • the signal processing unit 112 can, for example, acquire the signal OUT from each of the monitor pixels P2a, P2b, and P2c belonging to the same column through a single readout operation, and estimate the voltage of the signal VK2 and the state of the control signal. This makes it possible to speed up the correction process for the control signal.
  • the number and arrangement of the monitor pixels P2a, P2b, and P2c are not limited to the example shown in the figure, and can be changed as appropriate.
  • the photodetector 1 may include a counter 60.
  • the counter 60 is configured to be able to count the signal OUT of the monitor pixel P2.
  • the counter 60 may, for example, count the number of pulses of the signal OUT and output a signal CNOUT indicating the count value.
  • the counter 60 may be configured to output a signal CNOUT_L that is the data for the least significant bits (e.g., the lowest four bits) of the count value.
  • the photodetector 1 may have a selection circuit 65 configured to output the signal OUT or the signal CNOUT_L.
  • the selection circuit 65 is, for example, configured with a multiplexer.
  • the selection circuit 65 (selection unit) is controlled, for example, by the signal MON_SW, and can select and output the signal OUT or the signal CNOUT_L.
  • the selection circuit 65 is configured with a switch circuit, selector circuit, etc., and can also be called a switching circuit.
  • FIGS 23 to 26 are diagrams showing layout examples of a photodetector according to modified example 8.
  • the monitor pixels P2 may be provided in the pixel region 101. It can also be said that the monitor pixels P2 are arranged in the pixel region 101, replacing some of the pixels P1.
  • a plurality of monitor pixels P2 may be provided discretely across the entire pixel area 101 (effective pixel area). By using the signal OUT of each monitor pixel P2, it is possible to correct the control signal taking into account variations due to the placement of the monitor pixels P2. Furthermore, the photodetector 1 may not have an OPB area 102, which makes it possible to reduce the chip area of the photodetector 1.
  • monitor pixels P2 may be provided in an area close to the signal output circuit 111 of the pixel control unit 110 and an area far from the signal output circuit 111 of the pixel control unit 110. In this case, it is possible to check the state of the control signal in the near-end area and the state of the control signal in the far-end area.
  • a monitor pixel P2 may be arranged in an OPB region 102 (OPB region 102a in FIG. 24) close to the signal output circuit 111 of the pixel control unit 110, and in an OPB region 102 (OPB region 102b in FIG. 24) far from the signal output circuit 111.
  • multiple monitor pixels P2 may be provided along the outer periphery of the pixel region 101.
  • multiple monitor pixels P2 may be arranged so as to surround the periphery of the pixel region 101. In this case, it is possible to check the pulse delay (delay amount) of the control signal within the plane of the pixel section 100.
  • the pixel control unit 110 has a signal output circuit 111 (signal output circuit 111a in FIG. 26) provided on the upper end side of the pixel unit 100, and a signal output circuit 111 (signal output circuit 111b in FIG. 26) provided on the lower end side of the pixel unit 100.
  • signal output circuit 111a is located on the upper side of the pixel unit 100
  • signal output circuit 111b is located on the lower side of the pixel unit 100.
  • the output circuit 70 is configured with a NAND circuit.
  • the output circuit 70 is configured to output a signal OUT2 corresponding to the signal OUT output from each monitor pixel P2.
  • the signal processing unit 112 can collectively determine whether a control signal is being appropriately supplied to the monitor pixels P2 in each column, and determine whether correction of the control signal is necessary.
  • the above-described light detection device 1 and light detection system 200 can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-rays, for example, as described below.
  • - Devices for taking images for viewing such as digital cameras and mobile devices with camera functions.
  • - Devices for traffic purposes such as in-vehicle sensors that take images of the front, rear, surroundings, and interior of a vehicle for safe driving such as automatic stopping and for recognizing the driver's state, surveillance cameras that monitor moving vehicles and roads, and distance measuring sensors that measure distances between vehicles.
  • - Devices for home appliances such as televisions, refrigerators, and air conditioners that take images of users' gestures and operate the equipment according to those gestures.
  • - Devices for medical and healthcare purposes such as endoscopes and devices that take images of blood vessels by receiving infrared light.
  • - Devices for security purposes such as surveillance cameras for crime prevention and cameras for person authentication.
  • - Devices for beauty purposes such as skin measuring devices that take images of the skin and microscopes that take images of the scalp.
  • - Devices for sports such as action cameras and wearable cameras for sports.
  • - Devices for agriculture such as cameras to monitor the condition of fields and crops.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body, such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, or a robot.
  • Figure 28 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes multiple electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • the functional configuration of the integrated control unit 12050 also includes a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (interface) 12053.
  • the drivetrain control unit 12010 controls the operation of devices related to the vehicle's drivetrain in accordance with various programs.
  • the drivetrain control unit 12010 functions as a control device for a driveforce generating device such as an internal combustion engine or drive motor that generates vehicle driveforce, a driveforce transmission mechanism that transmits driveforce to the wheels, a steering mechanism that adjusts the vehicle's steering angle, and a braking device that generates vehicle braking force.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, backup lamps, brake lamps, turn signals, and fog lamps.
  • radio waves transmitted from a portable device that serves as a key or signals from various switches can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts these radio waves or signal inputs and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the outside vehicle information detection unit 12030 is connected to an imaging unit 12031.
  • the outside vehicle information detection unit 12030 causes the imaging unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle. Connected to the in-vehicle information detection unit 12040 is, for example, a driver state detection unit 12041 that detects the driver's state.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's level of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • Microcomputer 12051 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by external vehicle information detection unit 12030 or internal vehicle information detection unit 12040, and output control commands to drivetrain control unit 12010.
  • microcomputer 12051 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), including vehicle collision avoidance or impact mitigation, following based on inter-vehicle distance, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the vehicle's surroundings acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby enabling cooperative control aimed at autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • the microcomputer 12051 can output control commands to the body system control unit 12020 based on information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the vehicle exterior information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching from high beams to low beams.
  • the audio/video output unit 12052 transmits at least one audio and/or video output signal to an output device capable of visually or audibly notifying vehicle occupants or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • Figure 29 shows an example of the installation position of the imaging unit 12031.
  • vehicle 12100 has imaging units 12101, 12102, 12103, 12104, and 12105 as imaging unit 12031.
  • Imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, on the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle cabin of vehicle 12100.
  • Imaging unit 12101 provided on the front nose and imaging unit 12105 provided on the top of the windshield inside the vehicle cabin mainly capture images of the front of vehicle 12100.
  • Imaging units 12102 and 12103 provided on the side mirrors mainly capture images of the sides of vehicle 12100.
  • Imaging unit 12104 provided on the rear bumper or back door mainly captures images of the rear of vehicle 12100.
  • the forward images captured by imaging units 12101 and 12105 are mainly used to detect preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • Imaging range 12111 indicates the imaging range of imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of imaging unit 12104 provided on the rear bumper or back door.
  • At least one of the image capturing units 12101 to 12104 may have a function for acquiring distance information.
  • at least one of the image capturing units 12101 to 12104 may be a stereo camera consisting of multiple image capturing elements, or an image capturing element having pixels for phase difference detection.
  • the microcomputer 12051 can calculate the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100), thereby extracting as a preceding vehicle, in particular, the closest three-dimensional object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or higher). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on driver operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 can classify and extract three-dimensional object data regarding three-dimensional objects into categories such as motorcycles, standard vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, and use this data for automatic obstacle avoidance. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and a collision is possible, it can provide driving assistance to avoid a collision by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by performing forced deceleration or evasive steering via the drivetrain control unit 12010.
  • At least one of the image capturing units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize pedestrians by determining whether or not a pedestrian is present in the images captured by the image capturing units 12101 to 12104. Such pedestrian recognition is performed, for example, by extracting feature points in the images captured by the image capturing units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points that indicate the outline of an object to determine whether or not the object is a pedestrian.
  • the audio/video output unit 12052 controls the display unit 12062 to superimpose a rectangular outline on the recognized pedestrian for emphasis.
  • the audio/video output unit 12052 may also control the display unit 12062 to display an icon or the like indicating the pedestrian in a desired position.
  • the technology disclosed herein can be applied to, for example, the image capture unit 12031.
  • the light detection device 1 can be applied to the image capture unit 12031.
  • a photodetector includes a pixel having a first light-receiving element capable of receiving light and outputting a current, a first transistor, and a first generation circuit electrically connected to the first light-receiving element via the first transistor and capable of generating a signal based on the current of the first light-receiving element; and a cell having a second transistor capable of outputting a first voltage, a third transistor, and a second generation circuit electrically connected to the second transistor via the third transistor and capable of generating a first signal based on the first voltage.
  • An optical detection system includes a light source capable of irradiating light onto an object, and an optical detection device that receives light from the object.
  • the optical detection device includes a pixel including a first light receiving element capable of receiving light and outputting a current, a first transistor, and a first generation circuit electrically connected to the first light receiving element via the first transistor and capable of generating a signal based on the current of the first light receiving element, and a cell including a second transistor capable of outputting a first voltage, a third transistor, and a second generation circuit electrically connected to the second transistor via the third transistor and capable of generating a first signal based on the first voltage.
  • a pixel including a first light receiving element capable of receiving light and outputting a current, a first transistor, and a first generation circuit electrically connected to the first light receiving element via the first transistor and capable of generating a signal based on the current of the first light receiving element; a cell including a second transistor capable of outputting a first voltage, a third transistor, and a second generation circuit electrically connected to the second transistor via the third transistor and capable of generating a first signal based on the first voltage.
  • the first light receiving element is an avalanche photodiode
  • the photodetector according to (1) wherein the second transistor is capable of outputting the first voltage as a voltage that simulates avalanche multiplication.
  • the photodetector device according to any one of (1) to (4), wherein the second generation circuit is capable of generating the first signal based on a voltage at the second node.
  • the photodetector device (10) a plurality of the cells including a first cell and a second cell arranged in different columns;
  • the photodetector device according to any one of (1) to (9), further comprising: a first output circuit capable of outputting a signal based on the first signal generated by the first cell and the first signal generated by the second cell.
  • the second generating circuit has an amplifier circuit capable of outputting the first signal which is an analog signal, or an AD conversion circuit capable of outputting the first signal which is a digital signal.
  • the photodetector according to any one of (1) to (11), wherein the cell has a second output circuit capable of outputting a second signal corresponding to a pulse width of the first signal.
  • the cell has a second light receiving element capable of receiving light and outputting a current;
  • a first region having a plurality of the pixels; The photodetector according to any one of (1) to (16), wherein the cell is provided in the first region.
  • a light source capable of irradiating light onto an object; a light detection device that receives light from the object,
  • the photodetector device a pixel including a first light receiving element capable of receiving light and outputting a current, a first transistor, and a first generation circuit electrically connected to the first light receiving element via the first transistor and capable of generating a signal based on the current of the first light receiving element;
  • a photodetection system comprising: a cell including a second transistor capable of outputting a first voltage; a third transistor; and a second generation circuit electrically connected to the second transistor via the third transistor and capable of generating a first signal based on the first voltage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Light Receiving Elements (AREA)

Abstract

本開示の一実施形態の光検出装置は、光を受光して電流を出力可能な第１受光素子と、第１トランジスタと、前記第１トランジスタを介して前記第１受光素子に電気的に接続され、前記第１受光素子の電流に基づく信号を生成可能な第１生成回路とを有する画素と、第１電圧を出力可能な第２トランジスタと、第３トランジスタと、前記第３トランジスタを介して前記第２トランジスタに電気的に接続され、前記第１電圧に基づく第１信号を生成可能な第２生成回路とを有するセルとを備える。

Description

光検出装置および光検出システム
　本開示は、光検出装置および光検出システムに関する。
　制御信号に応じてフォトダイオードＰＤを待機状態とリチャージ状態とに制御する制御回路を有する画素回路と、制御信号の波形に応じた信号を出力する信号生成回路とを備えた半導体装置が提案されている（特許文献１）。
特開２０２３－６１５８５号公報
　光を検出する装置では、検出性能を改善できることが望ましい。
　検出性能を改善可能な光検出装置を提供することが望まれる。
　本開示の一実施形態の光検出装置は、光を受光して電流を出力可能な第１受光素子と、第１トランジスタと、第１トランジスタを介して第１受光素子に電気的に接続され、第１受光素子の電流に基づく信号を生成可能な第１生成回路とを有する画素と、第１電圧を出力可能な第２トランジスタと、第３トランジスタと、第３トランジスタを介して第２トランジスタに電気的に接続され、第１電圧に基づく第１信号を生成可能な第２生成回路とを有するセルとを備える。
　本開示の一実施形態の光検出システムは、対象物に対して光を照射可能な光源と、対象物からの光を受光する光検出装置とを備える。光検出装置は、光を受光して電流を出力可能な第１受光素子と、第１トランジスタと、第１トランジスタを介して第１受光素子に電気的に接続され、第１受光素子の電流に基づく信号を生成可能な第１生成回路とを含む画素と、第１電圧を出力可能な第２トランジスタと、第３トランジスタと、第３トランジスタを介して第２トランジスタに電気的に接続され、第１電圧に基づく第１信号を生成可能な第２生成回路とを含むセルとを有する。
図１は、本開示の実施の形態に係る光検出システムの概略構成の一例を示すブロック図である。 図２は、本開示の実施の形態に係る光検出装置におけるレイアウト例を示す図である。 図３は、本開示の実施の形態に係る光検出装置の画素の回路構成の一例を示す図である。 図４は、本開示の実施の形態に係る光検出装置の動作例を示すタイミングチャートである。 図５は、本開示の実施の形態に係る光検出装置のモニタ画素の回路構成の一例を示す図である。 図６は、本開示の実施の形態に係る光検出装置の動作例を示すタイミングチャートである。 図７は、本開示の実施の形態に係る光検出装置の構成例を説明するための図である。 図８は、本開示の実施の形態に係る光検出装置の構成例を説明するための図である。 図９は、本開示の実施の形態に係る光検出装置の構成例を説明するための図である。 図１０は、本開示の実施の形態に係る光検出装置による補正処理の一例を説明するための図である。 図１１は、本開示の実施の形態に係る光検出装置による補正処理の一例を説明するための図である。 図１２は、本開示の実施の形態に係る光検出装置の動作例を示すフローチャートである。 図１３Ａは、本開示の実施の形態に係る光検出装置の処理シーケンスの一例を示す図である。 図１３Ｂは、本開示の実施の形態に係る光検出装置の処理シーケンスの一例を示す図である。 図１３Ｃは、本開示の実施の形態に係る光検出装置の処理シーケンスの一例を示す図である。 図１３Ｄは、本開示の実施の形態に係る光検出装置の処理シーケンスの一例を示す図である。 図１３Ｅは、本開示の実施の形態に係る光検出装置の処理シーケンスの別の例を示す図である。 図１３Ｆは、本開示の実施の形態に係る光検出装置の処理シーケンスの別の例を示す図である。 図１４は、本開示の変形例１に係る光検出装置のモニタ画素の構成例を示す図である。 図１５Ａは、本開示の変形例１に係る光検出装置の処理シーケンスの例を示す図である。 図１５Ｂは、本開示の変形例１に係る光検出装置の処理シーケンスの例を示す図である。 図１６は、本開示の変形例２に係る光検出装置のモニタ画素の構成例を示す図である。 図１７Ａは、本開示の変形例３に係る光検出装置のモニタ画素の構成例を示す図である。 図１７Ｂは、本開示の変形例３に係る光検出装置のモニタ画素の構成例を示す図である。 図１８は、本開示の変形例４に係る光検出装置のモニタ画素の構成例を示す図である。 図１９は、本開示の変形例５に係る光検出装置のモニタ画素の構成例を示す図である。 図２０は、本開示の変形例５に係る光検出装置のモニタ画素の構成例を示す図である。 図２１は、本開示の変形例６に係る光検出装置の構成例を説明するための図である。 図２２Ａは、本開示の変形例７に係る光検出装置の構成例を説明するための図である。 図２２Ｂは、本開示の変形例７に係る光検出装置の構成例を説明するための図である。 図２３は、本開示の変形例８に係る光検出装置におけるレイアウト例を示す図である。 図２４は、本開示の変形例８に係る光検出装置におけるレイアウト例を示す図である。 図２５は、本開示の変形例８に係る光検出装置におけるレイアウト例を示す図である。 図２６は、本開示の変形例８に係る光検出装置におけるレイアウト例を示す図である。 図２７は、本開示の変形例９に係る光検出装置の構成例を説明するための図である。 図２８は、車両制御システムの概略的な構成の一例を示すブロック図である。 図２９は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
　１．実施の形態
　２．変形例
　３．使用例
　４．応用例
＜１．実施の形態＞
　図１は、本開示の実施の形態に係る光検出システムの概略構成の一例を示すブロック図である。光検出システム２００は、光検出装置１と、光源制御部２１０と、光源２２０とを含む。光検出装置１は、入射する光を検出可能な装置である。光検出装置１は、受光素子を含む複数の画素Ｐ１を有し、入射光を受光して信号を生成するように構成される。
　光検出装置１の画素Ｐ１は、例えば、受光素子としてＡＰＤ（Avalanche Photo Diode：アバランシェフォトダイオード）を含み、光を受光して電流を出力可能に構成される。各画素Ｐ１の受光素子（受光部）は、光子の受光に応じて信号を生成するように構成され得る。光検出装置１は、例えば、光学レンズを含む光学系（不図示）を透過した光を受光して信号を生成する。
　光検出装置１は、例えば、各画素Ｐ１の受光素子が設けられた半導体基板（例えばシリコン基板）を用いて構成される。光検出装置１は、複数の画素Ｐ１が設けられる領域（画素部１００）を有する。光検出装置１には、図１に示す例のように、複数の画素Ｐ１が行列状に２次元配置された画素部１００が設けられる。画素部１００は、複数の画素Ｐ１が配置される画素アレイともいえる。
　各画素Ｐ１の受光素子は、ＳＰＡＤ（単一光子アバランシェダイオード）により構成され得る。光検出装置１は、光学レンズを含む光学系を介して、計測対象からの入射光を取り込む。受光素子は、計測対象からの光（例えば赤外光、可視光等）を受光して、光電変換によって電荷を生じ、光電流を生成し得る。
　光検出装置１は、測距センサ、イメージセンサ等として構成され得る。光検出装置１は、測距を実行可能な装置であり、例えば、ＴＯＦ（Time Of Flight）方式の測距を実行可能に構成される。光検出装置１は、一例として、ＴＯＦ方式の距離計測が可能な測距センサとして適用される。
　光源２２０は、光（光信号）を生成可能に構成される。光源２２０は、例えば、１つ又は複数の発光素子を有し、計測対象に対して光を照射可能に構成される。発光素子は、ＬＤ（Laser Diode）、ＬＥＤ（Light Emitting Diode）等であり、外部へ光（赤外光、可視光等）を出力し得る。
　光源２２０（光源部）は、一例として、レーザ光を発生し、外部へレーザ光を出射し得る。光源２２０は、半導体レーザ素子、例えば垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）を用いて構成されてもよい。
　光源制御部２１０は、光源２２０を制御可能に構成される。光源制御部２１０は、駆動部（駆動回路）であり、光源２２０を駆動するように構成される。光源制御部２１０は、一例として、ＤＡ変換回路（ＤＡＣ：Digital to Analog Converter）、アンプ回路等を含む複数の回路によって構成され、光源２２０の動作の制御を行い得る。
　光源制御部２１０は、例えば、光源２２０の発光素子への電流、電圧を制御可能に構成される。光源制御部２１０は、光源２２０の発光素子を駆動するための電流及び電圧を光源２２０に供給し、光源２２０による発光（例えば発光タイミング、発光時間等）を制御し得る。
　光源制御部２１０は、光源２２０（又は光源２２０の発光素子）を駆動可能に構成された光源駆動部ともいえる。なお、光源２２０及び光源制御部２１０の一部又は全部は、一体的に構成されていてもよい。例えば、光源２２０と光源制御部２１０の一部又は全部は、光源装置（光源部）として構成されてもよい。
　光検出システム２００は、光源２２０によって計測対象に光（例えばレーザ光）を照射し、計測対象で反射された光を受光し得る。光検出装置１では、例えば、計測対象で反射された反射光（戻り光）が画素部１００に入射され、反射光の受光に応じた電気信号が検出される。計測対象からの反射光を受光して生成される電気信号は、計測対象までの距離に応じた信号となる。
　光検出装置１を含む光検出システム２００は、光の送受信を行い、計測対象物までの距離を計測し得る。光検出装置１は、一例として、画素毎に計測対象である物体（被写体）までの距離を検出し、物体までの距離に関する画像データ（距離画像データ）を生成可能に構成される。光検出装置１は、例えば、デプスマップ（深度マップ）を生成し得る。
　なお、光検出装置１は、イベントを検出可能なセンサ、例えば、イベント駆動型のセンサ（ＥＶＳ（Event Vision Sensor）、ＥＤＳ（Event Driven Sensor）、ＤＶＳ（Dynamic Vision Sensor）等と呼ばれる）としても適用され得る。光検出装置１及び光検出システム２００は、様々な電子機器に適用可能である。
　光検出装置１は、一例として、図１に示す例のように、画素部１００と、画素制御部１１０と、信号処理部１１２と、制御部１１３とを有する。なお、光検出装置１は、光源制御部２１０を含んで構成されてもよい。また、光源２２０は、光検出装置１に搭載されてもよいし、光検出装置１の外部に設けられてもよい。
　画素制御部１１０は、画素部１００の各画素を制御可能に構成される。画素制御部１１０は、制御回路であり、例えば、バッファ、シフトレジスタ、アドレスデコーダ等を含む複数の回路によって構成される。画素制御部１１０（制御回路）は、例えば、パルス生成回路を有する。画素制御部１１０は、画素Ｐ１を制御するための信号を生成し、画素部１００の各画素Ｐ１へ出力する。画素制御部１１０は、制御部１１３により制御され、画素部１００の画素の制御を行う。
　画素制御部１１０は、例えば、画素の読み出し回路を制御する信号など、画素を制御するための信号を生成し、各画素に供給する。画素制御部１１０は、各画素から、画素の信号を読み出す制御を行い得る。画素制御部１１０は、各画素を駆動可能に構成された画素駆動部（画素駆動回路）ともいえる。なお、画素制御部１１０と制御部１１３とを併せて、画素制御部ということもできる。
　制御部１１３は、光検出装置１の各部を制御可能に構成される。制御部１１３は、外部から与えられるクロック、動作モードを指令するデータ等を受け取り、また、光検出装置１の内部情報等のデータを出力し得る。制御部１１３は、制御回路であり、例えば、各種のタイミング信号を生成可能に構成されたタイミングジェネレータを有する。
　制御部１１３は、タイミングジェネレータで生成された各種のタイミング信号（パルス信号、クロック信号等）に基づき、画素制御部１１０及び信号処理部１１２等の駆動制御を行う。制御部１１３は、ＰＬＬ（Phase Locked Loop）、ＤＡＣ（Digital to Analog Converter）等の回路を含み得る。
　また、制御部１１３は、光源制御部２１０を制御する信号を光源制御部２１０に供給し、光源制御部２１０の動作を制御するように構成される。制御部１１３は、画素部１００の画素による画素信号の生成処理、光源２２０による光の照射タイミング等を制御可能に構成され得る。
　信号処理部１１２は、信号処理回路であり、信号処理を実行可能に構成される。信号処理部１１２は、各画素から出力される信号に対して各種の信号処理を施す回路により構成される。信号処理部１１２は、演算回路、メモリ回路等を含んで構成され、ノイズ低減処理、ＴＤ（Time to Digital）変換処理、計数（累積）処理等の各種の信号処理を行い得る。
　信号処理部１１２は、例えば、各画素Ｐ１の信号を取得し、計測対象までの距離に関する信号を生成可能に構成される。信号処理部１１２は、各画素Ｐ１の信号に対して各種の信号処理を行い、計測対象までの距離を表す距離画像データを生成して出力し得る。なお、信号処理部１１２及び制御部１１３は、一体的に構成されていてもよい。信号処理部１１２及び制御部１１３は、プロセッサ及びメモリを含んでいてもよい。
　信号処理部１１２は、画素信号に基づいて、計測対象物までの距離に関する信号（距離信号）を生成する。例えば、光検出システム２００では、光源２２０による光の照射と停止が繰り返し行われ、画素Ｐ１による反射光（戻り光）の検出が繰り返し行われる。信号処理部１１２は、複数回の測距によって各画素Ｐ１から順次出力される画素信号を解析することで、画素Ｐ１毎の距離信号を含む画像データ（距離画像データ）を生成して出力し得る。
　信号処理部１１２は、例えば、ヒストグラム生成部を有し、画素信号のヒストグラムを生成可能に構成される。ヒストグラム生成部（ヒストグラム生成回路）は、一例として、画素信号の信号値、即ち光の往復時間に応じたカウント値のヒストグラムを、画素毎に生成するように構成される。
　ヒストグラム生成部は、光の往復時間に対応するカウント値と、カウント値の頻度（数）との対応関係に関するデータを、ヒストグラムデータとして生成し得る。一例として、ヒストグラム生成部は、所定の区間（範囲）毎、即ち階級（ＢＩＮ）毎のカウント値に分類し、計測対象までの距離に応じたカウント値の分布を示すヒストグラムデータを生成する。
　信号処理部１１２は、画素信号の値のヒストグラムにおけるピーク値（極大値）に基づいて、計測対象までの距離を算出可能に構成される。信号処理部１１２は、例えば、画素信号のヒストグラムにおける頻度がピーク値を示す画素信号の値（カウント値）に基づいて、光の照射の開始時刻と反射光の到達時刻との差、即ち光の往復時間（飛行時間）を算出（推定）する。
　信号処理部１１２は、例えば、算出した往復時間を用いて、光検出装置１と計測対象物との距離を演算するように構成される。信号処理部１１２は、画素毎に対象物までの距離を算出し、対象物までの距離に関する距離信号を生成する。光源２２０から照射された光が計測対象物で反射して光検出装置１に到達する時間に基づき、計測対象物までの距離が求められる。信号処理部１１２は、画素毎の距離信号を含む距離画像データを生成し、光検出装置１の外部へ出力し得る。
　なお、上述した画素部１００、画素制御部１１０、信号処理部１１２、制御部１１３等は、１つの基板に設けられてもよく、複数の基板に分けて設けられてもよい。例えば、光検出装置１は、複数の半導体層を積層して構成された構造（積層構造）を有し得る。なお、画素制御部１１０、信号処理部１１２、及び制御部１１３の一部又は全部は、一体的に構成されていてもよい。
　図２は、実施の形態に係る光検出装置におけるレイアウト例を示す図である。光検出装置１の画素部１００は、例えば、複数の画素Ｐ１が設けられる領域（画素領域１０１と称する）と、画素領域１０１の周囲に設けられる領域（ＯＰＢ（Optical Black）領域１０２）とを有する。画素領域１０１では、複数の画素Ｐ１が２次元配置される。
　なお、図２に示すように、計測対象としての物体からの光の入射方向をＺ軸方向、Ｚ軸方向に直交する紙面左右方向をＸ軸方向、Ｚ軸方向及びＸ軸方向に直交する紙面上下方向をＹ軸方向とする。以降の図において、図２の矢印の方向を基準として方向を表記する場合もある。
　画素領域１０１には、一例として、水平方向（Ｘ軸方向）と垂直方向（Ｙ軸方向）とに並ぶように、複数の画素Ｐ１が設けられる。画素領域１０１は、有効画素領域ともいえる。ＯＰＢ領域１０２は、例えば、ＯＰＢ領域１０２の全域にわたって設けられる遮光部材９０を有し、遮光された領域となる。ＯＰＢ領域１０２は、複数の遮光画素が設けられる遮光画素領域ともいえる。
　光検出装置１では、例えば、画素部１００（画素アレイ）の周囲に、画素を制御する信号を出力可能に構成された上述の画素制御部１１０が設けられる。画素制御部１１０（制御回路）は、図２に模式的に示すように、バッファを用いて構成される信号出力回路１１１を有する。
　画素制御部１１０には、伝送する信号の数に対応して、複数の信号出力回路１１１が設けられる。信号出力回路１１１は、画素を制御する信号を伝送可能に構成される。信号出力回路１１１（信号出力部）は、例えば、複数段のバッファを含むドライバ回路であり、制御信号を伝送する配線に対応して配置される。
　また、光検出装置１は、制御信号の補正に利用可能なセル（モニタ画素Ｐ２と称する）を有する。モニタ画素Ｐ２は、画素Ｐ１と同様の回路素子（トランジスタ、容量等）を有するように構成される。モニタ画素Ｐ２は、例えば、平面視において、画素領域１０１に対して画素制御部１１０と反対側に設けられる。
　モニタ画素Ｐ２は、一例として、図２に示す例のように、ＯＰＢ領域１０２に配置される。ＯＰＢ領域１０２では、例えば、モニタ画素Ｐ２を覆うように遮光部材９０が設けられる。遮光部材９０（遮光膜）は、ＯＰＢ領域１０２の全体を覆うように設けられ得る。
　一例として、ＯＰＢ領域１０２に配置される全てのモニタ画素Ｐ２を覆うように、遮光部材９０が設けられる。モニタ画素Ｐ２は、遮光部材９０を有し、遮光部材９０により遮光されたセルとなる。なお、モニタ画素Ｐ２の数および配置は、図示した例に限られず、任意に設定可能である。
　図３は、実施の形態に係る光検出装置の画素の回路構成の一例を示す図である。光検出装置１の画素Ｐ１は、受光素子１０と読み出し回路２０を有する。読み出し回路２０は、例えば、受光素子１０毎に設けられる。受光素子１０は、光を受光して信号を生成するように構成される。
　受光素子１０は、例えば、ＳＰＡＤ（Single Photon Avalanche Diode）であり、アバランシェ増倍が可能な増倍領域（増倍部）を有する。受光素子１０は、入射する光子を電荷に変換し、入射した光子に応じた電気信号である信号ＶＫ１を出力し得る。なお、受光素子１０は、光を光電変換可能に構成された光電変換素子（光電変換部）ともいえる。
　読み出し回路２０は、受光素子１０の電流に基づく信号を出力可能に構成される。読み出し回路２０は、受光素子１０を流れる光電流に基づく信号を読み出すための回路、例えば、トランジスタＭ１、接続回路３０、生成回路４０等を含んで構成される。
　トランジスタＭ１は、受光素子１０と接続回路３０との間に電気的に接続される。トランジスタＭ１は、例えば、ゲート、ソース、ドレインの端子を有するＭＯＳトランジスタ（ＭＯＳＦＥＴ）である。トランジスタＭ１は、一例として、Ｐ型トランジスタ（例えばＰＭＯＳトランジスタ）により構成される。
　トランジスタＭ１は、受光素子１０に接続されるノードＮ１と、接続回路３０及び生成回路４０に接続されるノードＮ２との間に電気的に直列に接続される。トランジスタＭ１は、電圧制限用のトランジスタとして利用可能であり、クランプトランジスタと称される。
　トランジスタＭ１が設けられることで、生成回路４０に入力される信号電圧の振幅を制限することができ、生成回路４０を低耐圧のトランジスタを用いて構成することができる。なお、トランジスタＭ１は、必要に応じて、ＮＭＯＳトランジスタによって構成されてもよい。
　トランジスタＭ１のソース及びドレインの一方は、受光素子１０と電気的に接続される。また、トランジスタＭ１のソース及びドレインの他方は、接続回路３０と生成回路４０とに電気的に接続される。トランジスタＭ１は、画素制御部１１０から入力される信号によって制御される。
　トランジスタＭ１には、例えば、画素制御部１１０の信号出力回路１１１によって、制御信号である信号ＣＬＩＰが供給される。トランジスタＭ１は、一例として、信号ＣＬＩＰの電圧に応じて、低抵抗状態（即ち低インピーダンス状態）又は高抵抗状態（即ち高インピーダンス状態）に制御される。
　接続回路３０は、トランジスタＭ１と電位線Ｌ１との間に接続される。接続回路３０は、トランジスタＭ１を介して、受光素子１０と電気的に接続される。電位線Ｌ１は、所定の電位（電圧）が与えられる配線である。図３に示す例では、電位線Ｌ１は、電源電圧ＶＤＤ１が与えられる電源線である。接続回路３０は、画素制御部１１０から入力される信号によって制御される。
　接続回路３０は、例えば、スイッチとしてのトランジスタＭ２を用いて構成され、トランジスタＭ１に接続されるノードＮ２と電位線Ｌ１との間に電気的に直列に接続される。トランジスタＭ２は、一例として、Ｐ型トランジスタ（例えばＰＭＯＳトランジスタ）により構成される。
　トランジスタＭ２のソース及びドレインの一方は、例えば、電位線Ｌ１と電気的に接続される。トランジスタＭ２のソース及びドレインの他方は、トランジスタＭ１を介して、受光素子１０と電気的に接続される。接続回路３０は、画素制御部１１０の信号出力回路１１１により、オン状態（導通状態）又はオフ状態（非導通状態）に制御される。
　接続回路３０は、例えば、信号出力回路１１１から入力される信号ＸＨＯＬＤに基づき、トランジスタＭ１を介して電位線Ｌ１と受光素子１０とを電気的に接続または切断するように構成される。接続回路３０は、信号ＸＨＯＬＤにより制御され、受光素子１０をリチャージ可能に構成される。
　接続回路３０は、電源電圧ＶＤＤ１が供給される電位線Ｌ１（電源線）と電気的に接続され、トランジスタＭ１を介して、受光素子１０に電流及び電圧を供給し得る。なお、接続回路３０は、電流及び電圧を供給可能に構成された供給回路（供給部）ともいえる。
　画素制御部１１０（図１参照）は、トランジスタＭ１を制御する信号ＣＬＩＰ、接続回路３０を制御する信号ＸＨＯＬＤを出力し、受光素子１０に対するリチャージを制御し得る。画素制御部１１０は、一例として、パルス信号となる信号ＣＬＩＰをトランジスタＭ１へ出力し、またパルス信号となる信号ＸＨＯＬＤを接続回路３０へ出力して、受光素子１０へのリチャージのタイミングを制御する。
　画素制御部１１０は、例えば、パルス信号となる信号ＸＨＯＬＤを繰り返し出力し、所定の周期（時間間隔）毎に接続回路３０をオン状態とする。画素制御部１１０は、接続回路３０の制御によって、受光素子１０に対する周期的なリチャージを実行し得る。
　受光素子１０は、例えば、トランジスタＭ１を介して、接続回路３０及び生成回路４０と電気的に接続される。図３に示す例では、受光素子１０の一方の電極であるカソードは、トランジスタＭ１を介して、接続回路３０及び生成回路４０に接続されるノードＮ２と電気的に接続される。
　受光素子１０の他方の電極であるアノードは、例えば、相対的に低い電圧が供給される配線、電極等と電気的に接続される。図３に示す例では、受光素子１０のアノードは、電源線としての電位線Ｌ２と電気的に接続される。受光素子１０のアノードには、電位線Ｌ２を介して電圧ＶＲＬＤが与えられる。電圧ＶＲＬＤは、例えば負（マイナス）の電圧である。
　受光素子１０のカソード及びアノード間には、接続回路３０及びトランジスタＭ１を介して供給される電圧と、電位線Ｌ２によって供給される電圧ＶＲＬＤとによって、受光素子１０のブレークダウン電圧（降伏電圧）よりも大きい電位差となる電圧が印加され得る。即ち、受光素子１０の両端の電位差は、ブレークダウン電圧よりも大きい電位差に設定され得る。
　受光素子１０は、ブレークダウン電圧よりも大きい逆バイアス電圧が与えられた場合、ガイガーモードで動作可能な状態となる。ガイガーモード時の受光素子１０では、光子の入射に応じてアバランシェ増倍現象を生じ、パルス状の電流を生じ得る。
　画素Ｐ１では、光子の入射に起因して受光素子１０を流れる光電流に応じた信号ＶＫ１が、ノードＮ１へ出力される。また、トランジスタＭ１を介して、信号ＶＫ１に応じた信号ＶＫ２が、ノードＮ２へ出力される。図３に示す例では、信号ＶＫ１の電位と信号ＣＬＩＰの電位とに応じたレベルの信号ＶＫ２が、生成回路４０へ伝送される。
　アバランシェ増倍が生じて受光素子１０の電極間の電位差がブレークダウン電圧よりも小さくなった後、トランジスタＭ１と接続回路３０がオン状態になると、受光素子１０のリチャージによって、受光素子１０は再びガイガーモードでの動作が可能な状態となる。接続回路３０は、受光素子１０に電荷をリチャージし、受光素子１０の電圧をリチャージし得る。
　生成回路４０は、一例として、回路部分４１と回路部分４２を有する。生成回路４０の回路部分４１は、パルス生成回路であり、受光素子１０からの信号ＶＫ２に基づき、パルス信号となる信号ＤＥＴを生成可能に構成される。回路部分４１は、受光素子１０の電流に基づく電圧信号となる信号ＤＥＴを生成し、回路部分４２へ出力し得る。生成回路４０の回路部分４１は、信号ＤＥＴを出力可能な出力回路ともいえる。
　生成回路４０は、例えば、トランジスタＭ１を介して、受光素子１０のカソードと電気的に接続される。図３に示す例では、生成回路４０の回路部分４１は、トランジスタＭ１と接続回路３０とを接続するノードＮ２に電気的に接続される。回路部分４１は、一例として、電気的に直列に接続されたトランジスタＭ１１、トランジスタＭ１２及びトランジスタＭ１３を用いて構成される。
　トランジスタＭ１１～Ｍ１３は、例えば、電位線Ｌ１１と基準電位線との間に直列に接続される。電位線Ｌ１１は、所定の電位（電圧）が与えられる配線である。図３に示す例では、電位線Ｌ１１は、電源電圧ＶＤＤ２が与えられる電源線であり、基準電位線は、グランド線（接地線）である。
　トランジスタＭ１１及びトランジスタＭ１２は、それぞれ、Ｐ型トランジスタ（図３ではＰＭＯＳトランジスタ）である。また、トランジスタＭ１３は、Ｎ型トランジスタ（図３ではＮＭＯＳトランジスタ）である。トランジスタＭ１２及びトランジスタＭ１３の各々のゲートは、互いに電気的に接続される。
　トランジスタＭ１２及びトランジスタＭ１３の各々のゲートには、画素制御部１１０の信号出力回路１１１によって、制御信号である信号ＩＮＩＴが入力される。画素制御部１１０は、例えば、パルス信号となる信号ＩＮＩＴをトランジスタＭ１２，Ｍ１３へ出力し、信号ＤＥＴの生成および出力タイミングを制御する。
　生成回路４０の回路部分４１は、信号ＩＮＩＴに応じて、受光素子１０の電流に基づく信号ＤＥＴを出力するように構成される。回路部分４１は、一例として、信号ＩＮＩＴがローレベルとなる期間に、信号ＶＫ２の電圧に応じた信号ＤＥＴを生成し出力する。回路部分４１は、信号ＩＮＩＴにより制御され、パルス信号となる信号ＤＥＴを回路部分４２へ出力し得る。
　生成回路４０の回路部分４２は、回路部分４１からの信号ＤＥＴに基づく信号ＯＵＴを生成するように構成される。回路部分４２は、受光素子１０の電流に基づく電圧信号となる信号ＯＵＴを出力し得る。回路部分４２は、信号ＯＵＴを出力可能な出力回路ともいえる。回路部分４２は、一例として、ＩＮＶ回路（インバータ回路）により構成される。
　回路部分４２は、インバータ（ＩＮＶ）により構成され、入力された信号の反転信号を出力する。例えば、回路部分４２は、電位線Ｌ１１と基準電位線との間に直列に接続されたトランジスタＭ１４，Ｍ１５により構成される。トランジスタＭ１４は、ＰＭＯＳトランジスタであり、トランジスタＭ１５は、ＮＭＯＳトランジスタである。
　生成回路４０の回路部分４１には、上述のように、受光素子１０からの信号ＶＫ２が入力される。信号ＶＫ２の信号レベル、即ち信号ＶＫ２の電圧（電位）は、受光素子１０を流れる電流と信号ＣＬＩＰの電圧に応じて変化する。回路部分４１は、例えば、信号ＶＫ２の電圧が回路部分４１の閾値（即ち閾値電圧）よりも高い場合、ローレベルの信号ＤＥＴを出力する。
　また、回路部分４１は、信号ＶＫ２の電圧が回路部分４１の閾値よりも低い場合、ハイレベルの信号ＤＥＴを出力する。回路部分４１は、信号ＶＫ２の電圧と閾値（例えばトランジスタＭ１１の閾値電圧）とに応じた信号ＤＥＴを、回路部分４２へ出力する。回路部分４２は、信号ＤＥＴに基づき、受光素子１０の電流に基づくパルス信号となる信号ＯＵＴを生成し得る。回路部分４２は、信号ＯＵＴを画素信号として、例えば信号処理部１１２（図１参照）へ出力する。
　図３において点線で示す容量Ｃ１は、ノードＮ１に付加される寄生容量であり、例えば受光素子１０の寄生容量、配線容量等を含む。また、点線で示す容量Ｃ２は、ノードＮ２に付加される寄生容量であり、例えばトランジスタＭ１１のゲート容量、配線容量等を含む。
　画素制御部１１０は、トランジスタＭ１を制御する信号ＣＬＩＰ、及び、生成回路４０を制御する信号ＩＮＩＴ等を出力し、画素Ｐ１の信号の読み出しを制御し得る。画素制御部１１０は、例えば、パルス信号となる信号ＣＬＩＰをトランジスタＭ１へ出力し、またパルス信号となる信号ＩＮＩＴを生成回路４０へ出力して、信号ＤＥＴ（及び信号ＯＵＴ）の生成および出力タイミングを制御する。
　画素制御部１１０は、例えば、パルス信号となる信号ＣＬＩＰ及び信号ＩＮＩＴを繰り返し出力し、所定の周期（時間間隔）毎にトランジスタＭ１及びトランジスタＭ１２をオン状態とする。画素制御部１１０は、トランジスタＭ１及び生成回路４０の制御によって、周期的な信号読み出しを実行し得る。
　画素制御部１１０は、上述のように、信号ＣＬＩＰ、信号ＸＨＯＬＤ、及び信号ＩＮＩＴを画素Ｐ１に供給し、画素Ｐ１の動作の制御を行い得る。また、画素制御部１１０は、信号ＣＬＩＰ及び信号ＩＮＩＴ等の制御信号のドライブ能力（即ち、信号出力回路１１１のドライバ能力）、電圧振幅、出力タイミング等を変更可能に構成される。画素制御部１１０は、制御信号のドライブ能力（例えば遷移時間またはスルーレート）、電圧値（信号レベル）、出力タイミング等を調整し得る。
　図４は、実施の形態に係る光検出装置の動作例を示すタイミングチャートである。図４のタイミングチャート及び図３等を参照して、光検出装置１の画素Ｐ１の動作例について説明する。図４では、同一の時間軸上に、信号ＩＮＩＴ、信号ＸＨＯＬＤ、信号ＣＬＩＰ、信号ＶＫ２、信号ＶＫ１、信号ＤＥＴ、信号ＯＵＴを図示している。また、図４では、同一の時間軸上において、受光素子１０への光子（Ｐｈｏｔｏｎ）の入射タイミングを模式的に示している。
　時刻ｔ１～時刻ｔ２の期間において、受光素子１０に光子が入射してアバランシェ増倍が生じると、受光素子１０を流れる電流が増大し、受光素子１０のカソード及びアノード間の電位差が小さくなる。図３及び図４に示す例では、受光素子１０のカソード電圧、即ち信号ＶＫ１の電圧が低下する。そして、受光素子１０の電極間の電位差がブレークダウン電圧よりも小さくなることで、アバランシェ増倍が停止（クエンチ）される。
　時刻ｔ２～時刻ｔ３の期間では、信号ＩＮＩＴがローレベルとなり、また信号ＣＬＩＰがローレベルとなる。信号ＣＬＩＰがローレベルとなることで、トランジスタＭ１が低抵抗状態、即ちオン状態となる。トランジスタＭ１がオン状態になることで、ノードＮ１とノードＮ２とが電気的に接続される。
　ノードＮ１の容量Ｃ１とノードＮ２の容量Ｃ２との間で電荷の分配が行われ、生成回路４０に入力される信号ＶＫ２の電圧が低下する。生成回路４０は、信号ＶＫ２の電圧の低下に伴って、信号ＤＥＴの電圧をローレベルからハイレベルへ遷移させる。また、生成回路４０は、信号ＤＥＴの電圧に応じて、信号ＯＵＴの電圧をハイレベルからローレベルへ遷移させる。
　時刻ｔ３～時刻ｔ４の期間において、信号ＸＨＯＬＤがローレベルとなる。信号ＸＨＯＬＤがローレベルになることで、接続回路３０のトランジスタＭ２がオン状態となる。これにより、受光素子１０に接続回路３０からの電流（リチャージ電流）が供給され、受光素子１０の電極間の電位差は大きくなる。図３及び図４に示す例では、信号ＶＫ２の電圧と、受光素子１０のカソード電圧、即ち信号ＶＫ１の電圧とが上昇する。
　受光素子１０の電極間の電位差がブレークダウン電圧よりも大きくなることで、受光素子１０は、再びガイガーモードでの動作が可能な状態となる。また、時刻ｔ３では、信号ＩＮＩＴがハイレベルとなる。生成回路４０は、信号ＤＥＴの電圧をハイレベルからローレベルへ変化させる。また、生成回路４０は、信号ＤＥＴの電圧の低下に伴って、信号ＯＵＴの電圧をローレベルからハイレベルへ変化させる。
　図５は、実施の形態に係る光検出装置のモニタ画素の回路構成の一例を示す図である。モニタ画素Ｐ２は、制御信号（例えば信号ＣＬＩＰ、信号ＩＮＩＴ、信号ＨＯＬＤ等）の補正（調整）に利用可能なセルである。モニタ画素Ｐ２は、例えば、画素Ｐ１と同様の回路素子を含む読み出し回路２０を有する。読み出し回路２０は、画素Ｐ１の場合と同様に、一例として、トランジスタＭ１、接続回路３０、及び生成回路４０を有する。
　モニタ画素Ｐ２は、例えば、受光素子１０を有しない構成となる。モニタ画素Ｐ２は、所定の電圧を出力可能なトランジスタＭ２１を有する。トランジスタＭ２１は、ノードＮ１に対して設けられる。トランジスタＭ２１は、例えば、電位線Ｌ３と電気的に接続され、ノードＮ１に電圧Ｖ１を供給し得る。電位線Ｌ３は、所定の電位（電圧）が与えられる配線である。
　図５に示す例では、電位線Ｌ３は、電圧Ｖｂｉａｓが与えられる電源線である。電位線Ｌ３には、例えば、一定の電圧となるバイアス電圧として、電圧Ｖｂｉａｓが供給される。トランジスタＭ２１は、信号ＲＳＴにより制御され、電圧Ｖｂｉａｓに基づく電圧Ｖ１を、ノードＮ１及びトランジスタＭ１へ出力するように構成される。
　光検出装置１では、例えば、画素制御部１１０は、信号出力回路１１１によってトランジスタＭ２１へ信号ＲＳＴを供給して、トランジスタＭ２１をオンオフ制御する。図５に示す例では、例えば、トランジスタＭ１がオフ状態にされ、トランジスタＭ２１がオン状態にされた場合、モニタ画素Ｐ２のノードＮ１には、電圧Ｖｂｉａｓと同電圧となる電圧Ｖ１が与えられる。
　トランジスタＭ２１は、入力される信号ＲＳＴに応じて、上述した受光素子１０のアバランシェ増倍を模擬する電圧として、電圧Ｖ１を出力するように構成される。モニタ画素Ｐ２は、例えば、トランジスタＭ２１により供給する電圧Ｖ１の値（レベル）が、アバランシェ増倍によって低下した受光素子１０のカソード電圧の値と略等しくなるように構成されてよい。
　電圧Ｖｂｉａｓの値は、例えば、電圧Ｖ１（又は電圧Ｖｂｉａｓ）が、アバランシェ増倍が停止（クエンチ）した場合の受光素子１０のカソード電圧と略等しくなるように設定される。一例として、電圧Ｖｂｉａｓの電圧値は、受光素子１０のブレークダウン電圧の大きさに応じて定められる。
　モニタ画素Ｐ２は、図５に示す例のように、受光素子１０の代替としての容量Ｃ１’を有する。容量Ｃ１’は、例えば、画素Ｐ１のノードＮ１に付加される寄生容量を模擬する容量として、モニタ画素Ｐ２のノードＮ１に対して設けられる。図５に示す例では、容量Ｃ１’は、画素Ｐ１における受光素子１０の容量（例えば、受光素子１０のカソードの寄生容量）に対応するように形成される。
　画素Ｐ１のノードＮ１に付加される容量と、モニタ画素Ｐ２のノードＮ１に付加される容量とが等しくなるように、容量Ｃ１’が配置され得る。例えば、容量Ｃ１’は、画素Ｐ１における容量Ｃ１と等しい容量値を有するように設けられる。容量Ｃ１’は、例えば、配線容量、拡散容量等によって構成される。容量Ｃ１’は、ＭＩＭ容量、ＭＯＳ容量等であってよく、容量素子として構成され得る。
　トランジスタＭ２１は、信号ＲＳＴにより制御され、容量Ｃ１’の電荷をリセット（排出）し、ノードＮ１の電圧をリセットし得る。画素制御部１１０は、モニタ画素Ｐ２のトランジスタＭ２１をオン状態とし、ノードＮ１の電圧を電圧Ｖ１に設定する制御を行い得る。例えば、接続回路３０によるノードＮ１のリチャージ後、トランジスタＭ２１がオン状態となることで、アバランシェ増倍が模擬される（即ち、擬似的なアバランシェ増倍が行われる）。
　モニタ画素Ｐ２では、アバランシェ増倍を模擬した電圧Ｖ１を有する信号ＶＫ１が、ノードＮ１へ出力される。また、信号ＶＫ１に応じた信号ＶＫ２が、ノードＮ２へ出力される。図５に示す例では、信号ＶＫ１の電圧Ｖ１と信号ＣＬＩＰの電圧とに応じたレベルの信号ＶＫ２が、生成回路４０へ出力される。
　生成回路４０の回路部分４１は、トランジスタＭ２１からの信号ＶＫ２に基づく信号ＤＥＴを生成するように構成される。回路部分４１は、信号ＩＮＩＴにより制御され、信号ＶＫ２に基づいてパルス信号となる信号ＤＥＴを出力し得る。回路部分４２は、信号ＤＥＴに基づく信号ＯＵＴを生成する。モニタ画素Ｐ２の読み出し回路２０は、電圧Ｖ１に基づく信号ＯＵＴを画素信号として、信号処理部１１２（図１参照）へ出力し得る。
　画素制御部１１０は、トランジスタＭ２１を制御する信号ＲＳＴ、トランジスタＭ１を制御する信号ＣＬＩＰ、及び、生成回路４０を制御する信号ＩＮＩＴ等を出力し、モニタ画素Ｐ２の信号の読み出しを制御し得る。画素制御部１１０は、例えば、パルス信号となる信号ＣＬＩＰ及び信号ＩＮＩＴを出力して、信号ＤＥＴ（及び信号ＯＵＴ）の生成および出力タイミングを制御する。
　画素制御部１１０は、信号ＲＳＴ、信号ＣＬＩＰ、信号ＸＨＯＬＤ、及び信号ＩＮＩＴをモニタ画素Ｐ２に供給し、モニタ画素Ｐ２の動作の制御を行い得る。また、画素制御部１１０は、モニタ画素Ｐ２に供給する信号ＣＬＩＰ及び信号ＩＮＩＴ等の制御信号のドライブ能力、電圧振幅、出力タイミング等を変更（調整）可能に構成される。
　図６は、実施の形態に係る光検出装置の動作例を示すタイミングチャートである。図６のタイミングチャート及び図５等を参照して、光検出装置１のモニタ画素Ｐ２の動作例について説明する。図６では、同一の時間軸上に、信号ＲＳＴ、信号ＩＮＩＴ、信号ＸＨＯＬＤ、信号ＣＬＩＰ、信号ＶＫ２、信号ＶＫ１、信号ＤＥＴ、信号ＯＵＴを図示している。
　時刻ｔ１０～時刻ｔ１１の期間において、信号ＲＳＴはハイレベルであり、トランジスタＭ２１はオン状態となる。モニタ画素Ｐ２のノードＮ１には、アバランシェ増倍現象を模擬して電圧Ｖ１が与えられる。時刻ｔ１０～時刻ｔ１２の期間において、信号ＶＫ１の電圧は電圧Ｖ１となる。電圧Ｖ１は、例えば、図３に示す受光素子１０のアバランシェ増倍に起因して低下したカソード電圧に相当する電圧となる。
　時刻ｔ１２～時刻ｔ１３の期間では、信号ＩＮＩＴがローレベルとなり、また信号ＣＬＩＰがローレベルとなる。信号ＣＬＩＰがローレベルとなることで、トランジスタＭ１がオン状態となる。トランジスタＭ１がオン状態になることで、ノードＮ１とノードＮ２とが電気的に接続される。
　モニタ画素Ｐ２では、ノードＮ１の容量Ｃ１’とノードＮ２の容量Ｃ２との間で電荷の分配が行われ、生成回路４０に入力される信号ＶＫ２の電圧が低下する。生成回路４０は、信号ＶＫ２の電圧の低下に伴って、信号ＤＥＴの電圧をローレベルからハイレベルへ遷移させる。また、生成回路４０は、信号ＤＥＴの電圧に応じて、信号ＯＵＴの電圧をハイレベルからローレベルへ遷移させる。
　時刻ｔ１３～時刻ｔ１４の期間において、信号ＸＨＯＬＤがローレベルとなる。信号ＸＨＯＬＤがローレベルになることで、接続回路３０のトランジスタＭ２がオン状態になる。これにより、信号ＶＫ２の電圧と、信号ＶＫ１の電圧とが上昇する。また、時刻ｔ１３では、信号ＩＮＩＴがハイレベルとなる。生成回路４０は、信号ＤＥＴの電圧をハイレベルからローレベルへ遷移させ、信号ＯＵＴの電圧をローレベルからハイレベルへ遷移させる。
　本実施の形態に係る光検出装置１は、上述のようにモニタ画素Ｐ２を有する。モニタ画素Ｐ２の読み出し回路２０は、アバランシェ増倍を模擬した電圧Ｖ１に応じて、信号ＯＵＴを生成して出力するように構成される。このため、信号ＯＵＴを用いることで、画素制御部１１０により供給される制御信号（信号ＣＬＩＰ、信号ＩＮＩＴ等）が適切であるか否かを推定することが可能となる。
　画素制御部１１０は、例えば、モニタ画素Ｐ２の信号ＯＵＴに基づき、画素Ｐ１及びモニタ画素Ｐ２に供給される制御信号を補正可能に構成される。画素制御部１１０は、一例として、パルス信号の信号ＯＵＴが検出されない場合、信号出力回路１１１により出力する制御信号のドライブ能力、電圧値、出力タイミング等を調整する。
　画素部１００の各画素Ｐ１を制御するためには、パルス信号となる制御信号が各画素Ｐ１へ適切に伝達される必要がある。仮に、ＰＶＴ(Process Voltage Temperature)バラつき（即ちプロセス、電圧、温度に起因する特性バラつき）によって制御信号の振幅または遷移タイミング（立ち上がりタイミング、又は立ち下がりタイミング）が不十分な場合、画素Ｐ１が適切に動作しない可能性がある。
　特に、仮に画素Ｐ１に入力される信号ＣＬＩＰの信号レベル、パルス幅等が不十分な場合、画素Ｐ１のノードＮ１及びノードＮ２間における電荷分配が適切に行われず、アバランシェ増倍が発生しているにもかかわらずパルス信号の信号ＯＵＴが出力されないおそれがある。入射光に応じたカウントが行われず、カウントロスが発生し得る。
　図７及び図８は、実施の形態に係る光検出装置の構成例を説明するための図である。図７では、画素制御部１１０の信号出力回路１１１に近い画素Ｐ１（近端画素であり、画素Ｐ１ａと称する）と、信号出力回路１１１から遠い画素Ｐ１（遠端画素であり、画素Ｐ１ｂと称する）とを図示している。
　画素Ｐ１ａ及び画素Ｐ１ｂは、例えば、画素部１００において同じ列（或いは行）に位置し、信号出力回路１１１（ドライバ回路）によって共通の制御信号（信号ＣＬＩＰ、信号ＩＮＩＴ、信号ＸＨＯＬＤ等）が与えられる。画素Ｐ１ａ及び画素Ｐ１ｂは、例えば、同じ列に属する画素であり、共通の制御線Ｌｃによって制御信号が供給される。画素Ｐ１ａ及び画素Ｐ１ｂと同じ制御線Ｌｃに電気的に接続されるモニタ画素Ｐ２にも、共通の制御信号が与えられる。
　一例として、画素部１００の列ごとの複数の制御線Ｌｃには、信号ＣＬＩＰを伝送する配線、信号ＩＮＩＴを伝送する配線、信号ＸＨＯＬＤを伝送する配線、信号ＲＳＴを伝送する配線等が含まれる。制御線Ｌｃは、画素Ｐ１及びモニタ画素Ｐ２を駆動する信号を伝送する駆動線（画素駆動線）ともいえる。
　画素Ｐ１ａ及び画素Ｐ１ｂのうちの画素Ｐ１ａでは、図８に示す例のように、信号ＣＬＩＰの振幅が十分であり、光子の受光に応じて、パルス信号となる信号ＤＥＴが生成される。一方、画素Ｐ１ｂでは、図８に示す例のように、信号ＣＬＩＰの振幅が不十分となり、信号ＶＫ２の電圧が生成回路４０の閾値電圧まで達せず、パルス信号となる信号ＤＥＴが生成されないおそれがある。
　そこで、本実施の形態に係る光検出装置１では、モニタ画素Ｐ２から出力される信号ＯＵＴを利用して、画素Ｐ１及びモニタ画素Ｐ２に入力される制御信号の状態を推定し、制御信号の補正（調整）を実行するように構成される。このため、各画素Ｐ１において適切にパルス信号の信号ＤＥＴ（及び信号ＯＵＴ）を生成することが可能となり、カウントロスが生じることを抑制することができる。検出性能を改善させることが可能となる。
　光検出装置１の信号処理部１１２は、例えば、モニタ画素Ｐ２から出力される信号ＯＵＴに基づき、画素制御部１１０によって画素Ｐ１及びモニタ画素Ｐ２に供給される制御信号を補正可能なように構成される。信号処理部１１２は、一例として、パルス信号の信号ＯＵＴが検出されない場合、制御信号のドライブ能力又は電圧値等が不足していると判断し、パルス信号の信号ＯＵＴが出力されるように制御信号のドライブ能力等を調整する処理を行う。
　信号処理部１１２は、一例として、図９に示すように、電圧補正回路１２１とタイミング補正回路１２２を有する。電圧補正回路１２１は、信号ＣＬＩＰ又は信号ＩＮＩＴ等の制御信号の電圧（電位）を補正可能に構成される。電圧補正回路１２１は、例えば、制御信号のドライブ能力（例えば遷移時間またはスルーレート）と、制御信号の電圧レベル（例えばハイレベルまたはローレベル）とを調整し得る。
　電圧補正回路１２１は、例えば、モニタ画素Ｐ２により出力される信号ＯＵＴに基づき、画素制御部１１０により出力される制御信号のドライバ能力または電圧の少なくとも一方の補正を実行可能に構成される。なお、電圧補正回路１２１は、電位補正回路であり、電圧調整回路または電圧設定回路ともいえる。
　図１０及び図１１は、実施の形態に係る光検出装置による補正処理の一例を説明するための図である。図１０は、パルス信号の信号ＣＬＩＰを供給する場合の例を示し、図１１は、固定値の信号ＣＬＩＰを供給する場合の例を示している。また、図１０及び図１１では、同じ列に位置すると共に、共通の制御信号（信号ＣＬＩＰ、信号ＩＮＩＴ、信号ＸＨＯＬＤ等）が入力される画素Ｐ１ｂ及びモニタ画素Ｐ２（図７も参照）の信号を示している。
　電圧補正回路１２１は、一例として、図１０に示す例のように、擬似的なアバランシェ増倍に起因するパルス信号となるモニタ画素Ｐ２の信号ＯＵＴが検出されない場合、制御信号のドライブ能力が大きくなるように、制御信号のドライブ能力の設定値（例えばレジスタの設定値であり、図１０ではドライバ設定レジスタ）を変更する処理を行う。
　信号出力回路１１１は、レジスタ設定値（即ち、ドライバ設定レジスタの設定値）に基づいて、例えば制御信号を出力するトランジスタの数またはサイズ等を変更し、ドライブ能力が向上された制御信号を出力する。これにより、画素Ｐ１及びモニタ画素Ｐ２では、それぞれ、信号ＶＫ２の電圧が生成回路４０の閾値電圧以下まで低下し、パルス信号となる信号ＤＥＴ（及び信号ＯＵＴ）を生成可能となる。
　電圧補正回路１２１は、他の例として、図１１に示す例のように、擬似的なアバランシェ増倍時にパルス信号となるモニタ画素Ｐ２の信号ＯＵＴが検出されない場合、制御信号の電圧の設定値（例えばレジスタの設定値であり、図１１ではドライバ設定レジスタ）を変更する処理を行う。
　信号出力回路１１１は、図１１に示す例のように、例えば、ドライバ設定レジスタの設定値に基づいて制御信号を生成し、電圧（又は振幅）が変更された制御信号を出力する。これにより、画素Ｐ１及びモニタ画素Ｐ２は、それぞれ、パルス信号となる信号ＤＥＴ及び信号ＯＵＴを生成し出力することが可能となる。
　タイミング補正回路１２２（図９参照）は、信号ＣＬＩＰ又は信号ＩＮＩＴ等の制御信号の出力タイミング（立ち上がりタイミング、又は立ち下がりタイミング）を補正可能に構成される。タイミング補正回路１２２は、モニタ画素Ｐ２により出力される信号ＯＵＴに基づき、画素制御部１１０により出力される制御信号の出力タイミングの補正を行うように構成される。
　タイミング補正回路１２２は、例えば、擬似的なアバランシェ増倍に起因するパルス信号の信号ＯＵＴが検出されない場合、制御信号のパルス幅が大きくなるように、制御信号の出力タイミングの設定値（例えばレジスタ設定値）を設定する処理を行う。信号出力回路１１１は、レジスタ設定値に基づいて制御信号を生成し、パルス幅が変更された制御信号を出力可能となる。
　タイミング補正回路１２２は、一例として、信号ＣＬＩＰの遷移タイミング（例えば信号ＣＬＩＰの立ち下がりエッジ）、信号ＩＮＩＴの遷移タイミング（例えば信号ＩＮＩＴの立ち上がりエッジ）等を補正するように構成される。例えば、信号ＣＬＩＰ及び信号ＩＮＩＴ等の遷移タイミングの調整によって、信号ＤＥＴのパルス生成期間が確保され、パルス信号となる信号ＯＵＴを出力可能とすることができる。
　電圧補正回路１２１及びタイミング補正回路１２２は、例えば、図９に示す例のように、画素部１００及び画素制御部１１０に隣り合うように設けられる。なお、電圧補正回路１２１及びタイミング補正回路１２２の配置は、図示した例に限られず、適宜変更可能である。
　電圧補正回路１２１及びタイミング補正回路１２２の少なくとも一方は、画素制御部１１０内または制御部１１３内に設けられてもよい。例えば、電圧補正回路１２１及びタイミング補正回路１２２は、画素制御部１１０の一部として構成されてよい。また、電圧補正回路１２１及びタイミング補正回路１２２は、一体的に構成されていてもよい。
　光検出装置１では、モニタ画素Ｐ２は、例えば、図２に示す例のように、画素制御部１１０とは反対側に設けられる。モニタ画素Ｐ２は遠端側に位置し、モニタ画素Ｐ２に入力される制御信号の立ち下がり時間（又は立ち上がり時間）は長くなる（なまる）傾向となる。このため、モニタ画素Ｐ２から出力される信号ＯＵＴを利用することで、画素部１００の画素Ｐ１に適切に制御信号が供給されているか否かを精度よく推定することができ、適切に制御信号の補正処理を行うことが可能となる。
　また、モニタ画素Ｐ２は、アバランシェ増倍を模擬可能に構成され、遮光領域となるＯＰＢ領域１０２に配置される。このため、受光量やＳＰＡＤの欠陥等の影響を受けずに、画素制御部１１０により出力される各制御信号の良否を確認することが可能となる。制御信号の補正処理を適切に行うことができ、光検出の精度を向上させることが可能となる。
　本実施の形態に係る光検出装置１は、制御信号の振幅やセトリング時間が不足していないかを間接的にモニタリングし、電圧補正回路１２１及びタイミング補正回路１２２等の補正回路によってドライバ能力やタイミングを自動で補正することが可能となる。
　また、画素Ｐ１の回路構成を流用しつつ、少ない回路素子（例えば１つのトランジスタＭ２１のみ）の追加によってモニタ画素Ｐ２を構成することができ、回路面積の増大を防ぐことができる。光検出装置１の製造コストの増大を防ぐことが可能となる。
　図１２は、実施の形態に係る光検出装置の動作例を示すフローチャートである。この図１２のフローチャートを参照して、光検出装置１における補正処理の一例について説明する。
　ステップＳ１０において、信号処理部１１２は、モニタ画素Ｐ２からパルス信号の信号ＯＵＴが出力されたか否かを判定する。ステップＳ１０における判定結果が否定（ステップＳ１０の「Ｎｏ」）の場合、処理はステップＳ１１へ進む。なお、ステップＳ１０における判定結果が肯定（ステップＳ１０の「Ｙｅｓ」）、即ちモニタ画素Ｐ２からパルス信号の信号ＯＵＴが出力された場合、図１２のフローチャートに示す処理を終了する。
　ステップＳ１１において、信号処理部１１２は、信号出力回路１１１のドライバ能力を調整する処理を行う。ステップＳ１２において、信号処理部１１２は、モニタ画素Ｐ２からパルス信号の信号ＯＵＴが出力されたか否かを判定する。ステップＳ１２における判定結果が否定（ステップＳ１２の「Ｎｏ」）の場合、処理はステップＳ１３へ進む。ステップＳ１２における判定結果が肯定（ステップＳ１２の「Ｙｅｓ」）の場合は、フローチャートに示す処理を終了する。
　ステップＳ１３において、信号処理部１１２は、信号出力回路１１１のドライバ能力の設定値が最大値であるか否かを判定する。ステップＳ１３における判定結果が否定（ステップＳ１３の「Ｎｏ」）の場合、処理はステップＳ１１へ戻る。ステップＳ１３における判定結果が肯定（ステップＳ１３の「Ｙｅｓ」）の場合は、処理はステップＳ１４へ進む。
　ステップＳ１４において、信号処理部１１２は、信号出力回路１１１から出力する制御信号のタイミングを調整する処理を行う。ステップＳ１５において、信号処理部１１２は、モニタ画素Ｐ２からパルス信号の信号ＯＵＴが出力されたか否かを判定する。ステップＳ１５における判定結果が否定（ステップＳ１５の「Ｎｏ」）の場合、処理はステップＳ１６へ進む。ステップＳ１５における判定結果が肯定（ステップＳ１５の「Ｙｅｓ」）の場合は、フローチャートに示す処理を終了する。
　ステップＳ１６において、信号処理部１１２は、制御信号のタイミングの設定値が最大値であるか否かを判定する。ステップＳ１６における判定結果が否定（ステップＳ１６の「Ｎｏ」）の場合、処理はステップＳ１４へ戻る。ステップＳ１６における判定結果が肯定（ステップＳ１６の「Ｙｅｓ」）の場合は、処理はステップＳ１７へ進む。
　ステップＳ１７において、信号処理部１１２は、信号出力回路１１１から出力する制御信号の電圧を調整する処理を行う。ステップＳ１８において、信号処理部１１２は、モニタ画素Ｐ２からパルス信号の信号ＯＵＴが出力されたか否かを判定する。ステップＳ１８における判定結果が否定（ステップＳ１８の「Ｎｏ」）の場合、処理はステップＳ１９へ進む。ステップＳ１８における判定結果が肯定（ステップＳ１８の「Ｙｅｓ」）の場合は、フローチャートに示す処理を終了する。
　ステップＳ１９において、信号処理部１１２は、制御信号の電圧の設定値が最大値であるか否かを判定する。ステップＳ１９における判定結果が否定（ステップＳ１９の「Ｎｏ」）の場合、処理はステップＳ１７へ戻る。ステップＳ１９における判定結果が肯定（ステップＳ１９の「Ｙｅｓ」）の場合は、図１２のフローチャートに示す処理を終了する。
　次に、光検出装置１の処理シーケンスの例について説明する。図１３Ａは、実施の形態に係る光検出装置の処理シーケンスの一例を示す図である。ステップＳ１００において光検出装置１が電源オン状態になると、ステップＳ１１０において光検出装置１の各回路ブロック（例えば図１に示す画素制御部１１０及び信号処理部１１２等）が起動される。
　ステップＳ１２０において、光検出装置１の制御部１１３は、例えば、メモリに記憶されたプログラムに基づいて、初期設定となる各種のレジスタ設定値を設定する。一例として、制御信号のドライブ能力の設定値、制御信号の電圧振幅の設定値、制御信号の出力タイミングの設定値等が選択されて設定される。
　ステップＳ２００において、信号処理部１１２は、モニタ画素Ｐ２から読み出される信号ＯＵＴをモニタリングし、制御信号の良否の判定結果に応じて上述した制御信号の補正処理を行う。ステップＳ３００では、光検出装置１の各画素は、計測対象からの光を受光して画素信号を生成する。
　信号処理部１１２は、ステップＳ２００の補正処理として、図１３Ｂに示すように、信号ＯＵＴのモニタリング処理（ステップＳ２０１）と、補正マージンの決定処理（ステップＳ２０２）と、補正値の設定処理（ステップＳ２０３）を行うようにしてもよい。信号処理部１１２は、例えば、補正マージンを加味した補正値をレジスタ設定値として設定・更新することにより、制御信号のドライブ能力、電圧値、タイミング等を補正する。
　信号処理部１１２は、ステップＳ２００の補正処理において、図１３Ｃに示すように、信号ＣＬＩＰのＳＣＡＮ（ステップＳ２１０）、信号ＣＬＩＰの電圧決定処理（ステップＳ２２０）、信号ＩＮＩＴのＳＣＡＮ（ステップＳ２３０）、パルス幅の決定処理（ステップＳ２４０）を順に行うようにしてもよい。
　ステップＳ２１０において、信号処理部１１２は、例えば、信号ＣＬＩＰの電圧（電圧振幅）を変化させながら、モニタ画素Ｐ２の信号ＯＵＴのパルスの検出を繰り返し行う。ステップＳ２２０では、信号処理部１１２は、ステップＳ２１０におけるパルス検出結果に応じて、信号ＣＬＩＰの電圧の設定値を決定し、決定した電圧設定値をレジスタ設定値として設定する。
　ステップＳ２３０において、信号処理部１１２は、例えば、信号ＩＮＩＴの立ち上がりタイミングを変化させながら、モニタ画素Ｐ２の信号ＯＵＴのパルスの検出を繰り返し行う。ステップＳ２４０では、信号処理部１１２は、信号ＩＮＩＴのパルス幅、信号ＣＬＩＰのパルス幅、信号ＣＬＩＰの立ち下がりタイミングから信号ＩＮＩＴの立ち上がりタイミングまでの期間等を決定し、それらをレジスタ設定値として設定する。
　なお、図１３Ｄに示す例のように、信号処理部１１２は、信号ＣＬＩＰの電圧マージンの算出処理（ステップＳ２１５）、パルス幅マージンの算出処理（ステップＳ２３５）を実行するようにしてもよい。信号処理部１１２は、信号ＣＬＩＰの電圧マージン、パルス幅マージン等を考慮して、制御信号の補正を行うことができる。
　図１３Ｅ及び図１３Ｆは、実施の形態に係る光検出装置の処理シーケンスの別の例を示す図である。光検出装置１は、図１３Ｅに示す例のように、撮像処理としての露光・読み出し処理と、補正処理とを、撮像の１フレーム毎に実行するようにしてもよい。また、図１３Ｆに示す例のように、補正値のマージン算出処理を、各フレームにおいて行うようにしてもよい。
［作用・効果］
　本実施の形態に係る光検出装置は、光を受光して電流を出力可能な第１受光素子（受光素子１０）と、第１トランジスタ（トランジスタＭ１）と、第１トランジスタを介して第１受光素子に電気的に接続され、第１受光素子の電流に基づく信号を生成可能な第１生成回路（生成回路４０）とを有する画素（画素Ｐ１）を備える。光検出装置は、第１電圧を出力可能な第２トランジスタ（トランジスタＭ２１）と、第３トランジスタ（トランジスタＭ１）と、第３トランジスタを介して第２トランジスタに電気的に接続され、第１電圧に基づく第１信号を生成可能な第２生成回路（生成回路４０）とを有するセル（モニタ画素Ｐ２）を備える。
　本実施の形態に係る光検出装置１では、電圧Ｖ１を出力可能なトランジスタＭ２１と、電圧Ｖ１に基づく信号ＤＥＴ及び信号ＯＵＴを生成可能な生成回路４０とを有するセル（モニタ画素Ｐ２）が設けられる。このため、モニタ画素Ｐ２の信号ＯＵＴを利用して、制御信号の補正を行うことができる。検出性能を改善可能な光検出装置を実現することが可能となる。
　次に、本開示の変形例について説明する。以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
＜２．変形例＞
（２－１．変形例１）
　図１４は、本開示の変形例１に係る光検出装置のモニタ画素の構成例を示す図である。モニタ画素Ｐ２（セル）は、図１４に示す例のように、受光素子１０を有する構成であってもよい。モニタ画素Ｐ２は、受光素子１０を有し、入射光を受光して信号を生成可能に構成される。例えば、モニタ画素Ｐ２は、受光素子１０の電流に基づく信号ＤＥＴと、トランジスタＭ２１による電圧Ｖ１に基づく信号ＤＥＴとを選択的に生成し得る。
　図１４に示す例では、例えば、トランジスタＭ２１がオフ状態、且つ、受光素子１０のアノード電圧が低く設定された場合、モニタ画素Ｐ２は、受光素子１０における光子の受光に応じた信号ＯＵＴを出力可能となる。また、受光素子１０においてアバランシェ増倍が発生しないように受光素子１０のアノード電圧が高くされる場合、モニタ画素Ｐ２は、トランジスタＭ２１による電圧Ｖ１に応じた信号ＯＵＴを出力可能となる。
　図１５Ａ及び図１５Ｂは、変形例１に係る光検出装置の処理シーケンスの例を示す図である。光検出装置１は、例えば、動作モードとして、補正モードと撮像モードを有する。補正モードの場合、例えば、各モニタ画素Ｐ２が上述のように電圧Ｖ１に基づく信号ＯＵＴを生成するように制御され、各モニタ画素Ｐ２から出力される信号ＯＵＴを利用して制御信号の補正処理が行われる。
　撮像モードの場合、例えば、各モニタ画素Ｐ２が、上述のように受光素子１０の電流に基づく信号ＯＵＴを生成して出力するように制御される。光検出装置１は、各画素Ｐ１の信号ＯＵＴと各モニタ画素Ｐ２の信号ＯＵＴを用いて、被写体像に関する画像データ（例えば各画素の階調値を示す画像データ）、物体までの距離に関する距離画像データ等を生成し得る。
　なお、図１５Ｂに示す例のように、補正モードの場合、信号処理部１１２は、信号ＣＬＩＰの電圧マージンの算出処理、パルス幅の算出処理等を行うようにしてもよい。信号処理部１１２は、信号ＣＬＩＰの電圧マージン、パルス幅マージン等を加味した補正値を決定し、制御信号の補正を行うことができる。
（２－２．変形例２）
　図１６は、変形例２に係る光検出装置のモニタ画素の構成例を示す図である。モニタ画素Ｐ２は、図１６に示す例のように、受光素子１０の代替としての抵抗Ｒを有していてもよい。また、モニタ画素Ｐ２は、抵抗Ｒと基準電位線（例えばグランド線）との間に接続される容量Ｃ３を有していてもよい。
　このようにモニタ画素Ｐ２を構成することにより、ノードＮ１及びノードＮ２間の電荷の分配時間を、画素Ｐ１の場合と同等にすることができる。モニタ画素Ｐ２の信号ＯＵＴを利用して、精度よく制御信号の補正を行うことが可能となる。カウントロスが生じることを抑制し、検出性能を改善させることが可能となる。
（２－３．変形例３）
　上述した実施の形態および変形例では、生成回路４０の構成例について説明したが、あくまでも一例であって、生成回路４０の構成は図示した例に限られない。図１７Ａ及び図１７Ｂは、変形例３に係る光検出装置のモニタ画素の構成例を示す図である。
　生成回路４０は、図１７Ａに模式的に示すように、信号を増幅可能に構成された増幅回路により構成され得る。生成回路４０は、例えば、バッファ（バッファアンプ）により構成され、信号ＶＫ２に応じた電圧信号となる信号ＯＵＴを生成する。生成回路４０は、アナログ信号である信号ＯＵＴを、画素信号として信号処理部１１２（図１参照）に出力し得る。
　また、生成回路４０は、ＡＤ(Analog Digital)変換回路を用いて構成されてもよい。生成回路４０は、入力されるアナログ信号を、所定のビット数のデジタル信号に変換可能に構成される。図１７Ｂに示す例では、生成回路４０は、ＡＤＣ（Analog to Digital Converter）として構成される。
　生成回路４０は、入力されるアナログ信号である信号ＶＫ２に対して、ＡＤ変換処理を行う。生成回路４０は、所定のビット数のデジタル信号である信号ＯＵＴを、画素信号として信号処理部１１２に出力し得る。本変形例では、「０」又は「１」の２値の信号ＯＵＴを用いる場合と比較して、制御信号の状態を高精度に推定することが可能となる。
（２－４．変形例４）
　図１８は、変形例４に係る光検出装置のモニタ画素の構成例を示す図である。モニタ画素Ｐ２は、パルス信号の信号ＤＥＴが生成されるまでの時間に応じた信号ＯＵＴを出力可能に構成され得る。モニタ画素Ｐ２の生成回路４０は、一例として、パルス生成回路である回路部分４１と、回路部分４２としてのＮＡＮＤ回路を含んで構成される。
　図１８に示す例では、回路部分４２のＮＡＮＤ回路の一方の入力部には、信号ＤＥＴが入力され、ＮＡＮＤ回路の他方の入力部には、外部の回路からパルス信号である信号ＭＯＮ＿ＰＵＬＳが入力される。回路部分４２は、信号ＤＥＴと信号ＭＯＮ＿ＰＵＬＳとに応じた信号ＯＵＴ、即ち、信号ＤＥＴのパルスの生成タイミングに応じた信号ＯＵＴを生成して出力し得る。
　信号処理部１１２は、モニタ画素Ｐ２から出力される信号ＯＵＴを用いて、信号ＯＵＴの生成タイミングの良否を判定し、判定結果に応じて制御信号の補正処理を行い得る。信号ＯＵＴの生成タイミングを把握して、制御信号の補正を適切に行うことが可能となる。
（２－５．変形例５）
　図１９は、変形例５に係る光検出装置のモニタ画素の構成例を示す図である。モニタ画素Ｐ２は、ノードＮ１に電気的に接続される電圧出力回路５０を有し得る。電圧出力回路５０は、例えば、トランジスタＭ２１を含み、ノードＮ１の電圧に応じて、ノードＮ１へ電圧を出力可能に構成される。
　電圧出力回路５０は、一例として、電位線Ｌ１’と電位線Ｌ３’との間に接続されるトランジスタＭ２３、トランジスタＭ２４、及びトランジスタＭ２５を有する。トランジスタＭ２３は、信号ＸＡＱＥＮにより制御され、トランジスタＭ２５は、信号ＩＮＩＴＱにより制御される。
　電位線Ｌ１’及び電位線Ｌ３’は、それぞれ、所定の電圧が与えられる配線である。例えば、電位線Ｌ１’は、電源電圧ＶＤＤ１が与えられる電源線であってよい。また、電位線Ｌ３’は、電圧ＶＲＬＤが与えられる電源線であってよく、電圧Ｖｂｉａｓが与えられる電源線であってもよい。
　モニタ画素Ｐ２では、例えば、受光素子１０のアバランシェ増倍が生じてノードＮ１の電圧が変化すると、電圧出力回路５０のトランジスタＭ２４がオン状態となり、トランジスタＭ２１によってノードＮ１に電圧が供給される。これにより、アバランシェ増倍が停止（クエンチ）される。電圧出力回路５０は、クエンチ回路であり、アクティブクエンチ回路ともいえる。
　電圧出力回路５０は、図１９に示す例のように、トランジスタＭ２６を有し得る。トランジスタＭ２６は、信号ＰｒｅＣＧによって制御される。画素制御部１１０は、例えば、信号出力回路１１１によってトランジスタＭ２６へ信号ＰｒｅＣＧを供給して、トランジスタＭ２６をオンオフ制御する。
　例えば、受光素子１０においてアバランシェ増倍が発生しないように受光素子１０のアノード電圧が高く設定され、トランジスタＭ２３，Ｍ２５がオフ状態にされる。トランジスタＭ２６がオン状態にされることで、トランジスタＭ２１によって、モニタ画素Ｐ２のノードＮ１には低電圧が供給され、アバランシェ増倍を模擬することができる。
　本変形例の場合も、上記した実施の形態と同様の効果を得ることができる。画素制御部１１０により供給される制御信号（信号ＣＬＩＰ、信号ＩＮＩＴ等）が適切であるか否かを判定し、判定結果に応じて制御信号の補正を行うことができる。カウントロスが生じることを抑制することができ、検出性能を向上させることが可能となる。なお、モニタ画素Ｐ２は、図２０に示す例のように、受光素子１０を有しない構成であってもよい。
（２－６．変形例６）
　図２１は、変形例６に係る光検出装置の構成例を説明するための図である。図２１は、光検出装置１におけるレイアウト例を示している。光検出装置１では、生成回路４０の閾値が異なる複数のモニタ画素Ｐ２（図２１では、モニタ画素Ｐ２ａ、モニタ画素Ｐ２ｂ、モニタ画素Ｐ２ｃ）を設けてもよい。
　モニタ画素Ｐ２ａ、モニタ画素Ｐ２ｂ、及びモニタ画素Ｐ２ｃは、生成回路４０の閾値電圧が異なるように構成される。例えば、モニタ画素Ｐ２ａにおける生成回路４０の回路部分４１の閾値電圧と、モニタ画素Ｐ２ｂにおける生成回路４０の回路部分４１の閾値電圧と、モニタ画素Ｐ２ｃにおける生成回路４０の回路部分４１の閾値電圧とは、互いに異なっている。
　信号処理部１１２は、例えば、１回の読み出し動作によって、同じ列に属するモニタ画素Ｐ２ａ，Ｐ２ｂ，Ｐ２ｃの各々の信号ＯＵＴを取得し、信号ＶＫ２の電圧および制御信号の状態を推定することができる。このため、制御信号の補正処理を高速化させることが可能となる。なお、モニタ画素Ｐ２ａ，Ｐ２ｂ，Ｐ２ｃの数および配置は、図示した例に限られず、適宜変更可能である。
（２－７．変形例７）
　図２２Ａは、変形例７に係る光検出装置の構成例を説明するための図である。光検出装置１は、図２２Ａに示す例のように、カウンタ６０を有し得る。カウンタ６０は、モニタ画素Ｐ２の信号ＯＵＴをカウント可能に構成される。カウンタ６０は、例えば、信号ＯＵＴのパルス数をカウントし、カウント値を示す信号ＣＮＯＵＴを出力し得る。
　カウンタ６０は、カウント値の下位ビット（例えば下位４ビット）のデータとなる信号ＣＮＯＵＴ＿Ｌを出力するように構成されてもよい。上述した信号ＲＳＴ又は信号ＰｒｅＣＧによってモニタ画素Ｐ２を制御して擬似的なアバランシェ増倍を繰り返し行い、信号ＣＮＯＵＴ及び信号ＣＮＯＵＴ＿Ｌのカウント値を確認することで、カウンタ６０の動作テストを行うことが可能となる。
　なお、図２２Ｂに示すように、光検出装置１は、信号ＯＵＴまたは信号ＣＮＯＵＴ＿Ｌを出力するように構成された選択回路６５を有していてもよい。選択回路６５は、一例として、マルチプレクサにより構成される。選択回路６５（選択部）は、例えば、信号ＭＯＮ＿ＳＷにより制御され、信号ＯＵＴまたは信号ＣＮＯＵＴ＿Ｌを選択して出力し得る。なお、選択回路６５は、スイッチ回路、セレクタ回路等により構成され、切り換え回路ともいえる。
（２－８．変形例８）
　上述した実施の形態および変形例では、モニタ画素Ｐ２の配置例について説明したが、モニタ画素Ｐ２の配置は、上述した例に限られない。図２３～図２６は、変形例８に係る光検出装置におけるレイアウト例を示す図である。例えば、図２３に示すように、モニタ画素Ｐ２を、画素領域１０１に設けてもよい。モニタ画素Ｐ２は、画素領域１０１内において、一部の画素Ｐ１に置換して配置されるともいえる。
　画素領域１０１（有効画素領域）の全域にわたって、複数のモニタ画素Ｐ２が離散的に設けられてもよい。各モニタ画素Ｐ２の信号ＯＵＴを用いることで、モニタ画素Ｐ２の配置位置に起因するバラつきを加味して制御信号の補正を行うことが可能となる。また、光検出装置１ではＯＰＢ領域１０２を設けないようにしてもよく、光検出装置１のチップ面積を小さくすることが可能となる。
　図２４に示す例のように、光検出装置１では、モニタ画素Ｐ２を、画素制御部１１０の信号出力回路１１１に近い領域と、画素制御部１１０の信号出力回路１１１から遠い領域とに設けるようにしてもよい。この場合、近端側の領域における制御信号の状態と、遠端側の領域における制御信号の状態とを確認することが可能となる。
　例えば、画素制御部１１０の信号出力回路１１１に近いＯＰＢ領域１０２（図２４ではＯＰＢ領域１０２ａ）と、信号出力回路１１１から遠いＯＰＢ領域１０２（図２４ではＯＰＢ領域１０２ｂ）とに、それぞれ、モニタ画素Ｐ２を配置するようにしてもよい。
　また、図２５に示す例のように、画素領域１０１の外周に沿うように、複数のモニタ画素Ｐ２を設けてもよい。例えば、画素領域１０１の周囲を囲むように、複数のモニタ画素Ｐ２が配置され得る。この場合、画素部１００の面内における制御信号のパルス遅延（遅延量）を確認することが可能となる。
　図２６に示す例では、画素制御部１１０は、画素部１００の上端側に設けられる信号出力回路１１１（図２６では信号出力回路１１１ａ）と、画素部１００の下端側に設けられる信号出力回路１１１（図２６では信号出力回路１１１ｂ）とを有する。例えば、平面視において、信号出力回路１１１ａは、画素部１００の上側に位置し、信号出力回路１１１ｂは、画素部１００の下側に位置する。
　信号出力回路１１１ａから制御信号が供給されるＯＰＢ領域１０２ｂのモニタ画素Ｐ２の信号ＯＵＴ、及び、信号出力回路１１１ｂから制御信号が供給されるＯＰＢ領域１０２ａのモニタ画素Ｐ２の信号ＯＵＴを用いることで、信号出力回路１１１ａ，１１１ｂの各々の制御信号の補正を適切に行うことが可能となる。
（２－９．変形例９）
　図２７は、変形例９に係る光検出装置の構成例を説明するための図である。光検出装置１は、画素部１００の複数の列に対して設けられる出力回路７０を有する。例えば、図２７に模式的に示す例のように、出力回路７０には、画素部１００の複数列の各モニタ画素Ｐ２から信号ＯＵＴが入力される。
　出力回路７０は、一例として、ＮＡＮＤ回路により構成される。出力回路７０は、各モニタ画素Ｐ２から出力される信号ＯＵＴに応じた信号ＯＵＴ２を出力するように構成される。信号処理部１１２は、信号ＯＵＴ２を用いることで、各列のモニタ画素Ｐ２に適切に制御信号が供給されているかを一括して把握し、制御信号の補正が必要か否かを判断することが可能となる。
＜３．使用例＞
　上述した光検出装置１及び光検出システム２００は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョンや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜４．応用例＞
（移動体への応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２９は、撮像部１２０３１の設置位置の例を示す図である。
　図２９では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、例えば、光検出装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、高精細な撮影画像を得ることができ、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
　以上、実施の形態、変形例および使用例ならびに応用例を挙げて本開示を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば、上述した変形例は、上記実施の形態の変形例として説明したが、各変形例の構成を適宜組み合わせることができる。
　本開示の一実施形態の光検出装置は、光を受光して電流を出力可能な第１受光素子と、第１トランジスタと、第１トランジスタを介して第１受光素子に電気的に接続され、第１受光素子の電流に基づく信号を生成可能な第１生成回路とを有する画素と、第１電圧を出力可能な第２トランジスタと、第３トランジスタと、第３トランジスタを介して第２トランジスタに電気的に接続され、第１電圧に基づく第１信号を生成可能な第２生成回路とを有するセルとを備える。このため、検出性能を改善可能な光検出装置を実現することが可能となる。
　本開示の一実施形態の光検出システムは、対象物に対して光を照射可能な光源と、対象物からの光を受光する光検出装置とを備える。光検出装置は、光を受光して電流を出力可能な第１受光素子と、第１トランジスタと、第１トランジスタを介して第１受光素子に電気的に接続され、第１受光素子の電流に基づく信号を生成可能な第１生成回路とを含む画素と、第１電圧を出力可能な第２トランジスタと、第３トランジスタと、第３トランジスタを介して第２トランジスタに電気的に接続され、第１電圧に基づく第１信号を生成可能な第２生成回路とを含むセルとを有する。このため、検出性能を改善可能な光検出システムを実現することが可能となる。
　なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。また、本開示は以下のような構成をとることも可能である。
（１）
　光を受光して電流を出力可能な第１受光素子と、第１トランジスタと、前記第１トランジスタを介して前記第１受光素子に電気的に接続され、前記第１受光素子の電流に基づく信号を生成可能な第１生成回路とを有する画素と、
　第１電圧を出力可能な第２トランジスタと、第３トランジスタと、前記第３トランジスタを介して前記第２トランジスタに電気的に接続され、前記第１電圧に基づく第１信号を生成可能な第２生成回路とを有するセルと
　を備える光検出装置。
（２）
　前記第１受光素子は、アバランシェフォトダイオードであり、
　前記第２トランジスタは、アバランシェ増倍を模擬する電圧として、前記第１電圧を出力可能である
　前記（１）に記載の光検出装置。
（３）
　所定の電位が与えられる電位線をさらに備え、
　前記第２トランジスタは、前記電位線と前記第３トランジスタとの間に電気的に直列に接続され、前記第１電圧を出力可能である
　前記（１）または（２）に記載の光検出装置。
（４）
　前記第３トランジスタを制御するパルス信号を出力可能な制御回路をさらに備える
　前記（１）から（３）のいずれか１つに記載の光検出装置。
（５）
　前記第２トランジスタに接続される第１ノードと、
　前記第２生成回路に接続される第２ノードと
　をさらに備え、
　前記第３トランジスタは、前記第１ノードと前記第２ノードとの間に電気的に直列に接続され、
　前記第２生成回路は、前記第２ノードの電圧に基づく前記第１信号を生成可能である
　前記（１）から（４）のいずれか１つに記載の光検出装置。
（６）
　前記セルは、前記第１受光素子の代替として、前記第１ノードに付加される容量を有する
　前記（５）に記載の光検出装置。
（７）
　前記セルは、前記第１ノードに電気的に接続される電圧出力回路を有し、
　前記電圧出力回路は、前記第２トランジスタを含み、前記第１ノードの電圧に応じて、前記第１ノードへ前記第１電圧を出力可能である
　前記（５）または（６）に記載の光検出装置。
（８）
　前記電圧出力回路は、外部から入力される信号に応じて、前記第１ノードへ前記第１電圧を出力可能である
　前記（７）に記載の光検出装置。
（９）
　第１セル及び第２セルを含む複数の前記セルを備え、
　前記第１セルの前記第２生成回路の閾値と、前記第２セルの前記第２生成回路の閾値とは異なっている
　前記（１）から（８）のいずれか１つに記載の光検出装置。
（１０）
　互いに異なる列に設けられた第１セル及び第２セルを含む複数の前記セルと、
　前記第１セルにより生成される前記第１信号と、前記第２セルにより生成される前記第１信号とに基づく信号を出力可能な第１出力回路と
　をさらに備える
　前記（１）から（９）のいずれか１つに記載の光検出装置。
（１１）
　前記第２生成回路は、アナログ信号である前記第１信号を出力可能な増幅回路、または、デジタル信号である前記第１信号を出力可能なＡＤ変換回路を有する
　前記（１）から（１０）のいずれか１つに記載の光検出装置。
（１２）
　前記セルは、前記第１信号のパルス幅に応じた第２信号を出力可能な第２出力回路を有する
　前記（１）から（１１）のいずれか１つに記載の光検出装置。
（１３）
　複数の前記画素を有する第１領域と、
　前記第１領域の周囲に設けられ、前記画素及び前記セルを制御可能な制御回路と
　をさらに備え、
　前記セルは、平面視において、前記第１領域に対して前記制御回路と反対側に設けられている
　前記（１）から（１２）のいずれか１つに記載の光検出装置。
（１４）
　複数の前記画素を有する第１領域と、
　前記セルを有し、前記第１領域の周囲に設けられる第２領域と
　をさらに備える
　前記（１）から（１３）のいずれか１つに記載の光検出装置。
（１５）
　前記第２領域において前記セルを覆うように設けられる遮光部材をさらに備える
　前記（１４）に記載の光検出装置。
（１６）
　前記セルは、光を受光して電流を出力可能な第２受光素子を有し、
　前記第２生成回路は、前記第３トランジスタを介して前記第２受光素子に電気的に接続され、前記第２受光素子の電流に基づく信号を生成可能である
　前記（１）から（１５）のいずれか１つに記載の光検出装置。
（１７）
　複数の前記画素を有する第１領域を備え、
　前記セルは、前記第１領域に設けられている
　前記（１）から（１６）のいずれか１つに記載の光検出装置。
（１８）
　前記第３トランジスタを制御する信号を出力可能な制御回路をさらに備え、
　前記制御回路は、前記第２生成回路により生成される前記第１信号に基づいて、前記第３トランジスタを制御する信号のドライブ能力、電圧振幅、出力タイミングの少なくとも一つを変更可能である
　前記（１）から（１７）のいずれか１つに記載の光検出装置。
（１９）
　前記第１トランジスタを制御する信号を出力可能な制御回路をさらに備え、
　前記制御回路は、前記第２生成回路により生成される前記第１信号に基づいて、前記第１トランジスタを制御する信号のドライブ能力、電圧振幅、出力タイミングの少なくとも一つを変更可能である
　前記（１）から（１８）のいずれか１つに記載の光検出装置。
（２０）
　対象物に対して光を照射可能な光源と、
　前記対象物からの光を受光する光検出装置と
　を備え、
　前記光検出装置は、
　光を受光して電流を出力可能な第１受光素子と、第１トランジスタと、前記第１トランジスタを介して前記第１受光素子に電気的に接続され、前記第１受光素子の電流に基づく信号を生成可能な第１生成回路とを含む画素と、
　第１電圧を出力可能な第２トランジスタと、第３トランジスタと、前記第３トランジスタを介して前記第２トランジスタに電気的に接続され、前記第１電圧に基づく第１信号を生成可能な第２生成回路とを含むセルと
　を有する
　光検出システム。
　本出願は、日本国特許庁において２０２４年５月１７日に出願された日本特許出願番号２０２４－０８１１２１号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

  1. 　光を受光して電流を出力可能な第１受光素子と、第１トランジスタと、前記第１トランジスタを介して前記第１受光素子に電気的に接続され、前記第１受光素子の電流に基づく信号を生成可能な第１生成回路とを有する画素と、
    　第１電圧を出力可能な第２トランジスタと、第３トランジスタと、前記第３トランジスタを介して前記第２トランジスタに電気的に接続され、前記第１電圧に基づく第１信号を生成可能な第２生成回路とを有するセルと
    　を備える光検出装置。
  2. 　前記第１受光素子は、アバランシェフォトダイオードであり、
    　前記第２トランジスタは、アバランシェ増倍を模擬する電圧として、前記第１電圧を出力可能である
    　請求項１に記載の光検出装置。
  3. 　所定の電位が与えられる電位線をさらに備え、
    　前記第２トランジスタは、前記電位線と前記第３トランジスタとの間に電気的に直列に接続され、前記第１電圧を出力可能である
    　請求項１に記載の光検出装置。
  4. 　前記第３トランジスタを制御するパルス信号を出力可能な制御回路をさらに備える
    　請求項１に記載の光検出装置。
  5. 　前記第２トランジスタに接続される第１ノードと、
    　前記第２生成回路に接続される第２ノードと
    　をさらに備え、
    　前記第３トランジスタは、前記第１ノードと前記第２ノードとの間に電気的に直列に接続され、
    　前記第２生成回路は、前記第２ノードの電圧に基づく前記第１信号を生成可能である
    　請求項１に記載の光検出装置。
  6. 　前記セルは、前記第１受光素子の代替として、前記第１ノードに付加される容量を有する
    　請求項５に記載の光検出装置。
  7. 　前記セルは、前記第１ノードに電気的に接続される電圧出力回路を有し、
    　前記電圧出力回路は、前記第２トランジスタを含み、前記第１ノードの電圧に応じて、前記第１ノードへ前記第１電圧を出力可能である
    　請求項５に記載の光検出装置。
  8. 　前記電圧出力回路は、外部から入力される信号に応じて、前記第１ノードへ前記第１電圧を出力可能である
    　請求項７に記載の光検出装置。
  9. 　第１セル及び第２セルを含む複数の前記セルを備え、
    　前記第１セルの前記第２生成回路の閾値と、前記第２セルの前記第２生成回路の閾値とは異なっている
    　請求項１に記載の光検出装置。
  10. 　互いに異なる列に設けられた第１セル及び第２セルを含む複数の前記セルと、
    　前記第１セルにより生成される前記第１信号と、前記第２セルにより生成される前記第１信号とに基づく信号を出力可能な第１出力回路と
    　をさらに備える
    　請求項１に記載の光検出装置。
  11. 　前記第２生成回路は、アナログ信号である前記第１信号を出力可能な増幅回路、または、デジタル信号である前記第１信号を出力可能なＡＤ変換回路を有する
    　請求項１に記載の光検出装置。
  12. 　前記セルは、前記第１信号の生成タイミングに応じた第２信号を出力可能な第２出力回路を有する
    　請求項１に記載の光検出装置。
  13. 　複数の前記画素を有する第１領域と、
    　前記第１領域の周囲に設けられ、前記画素及び前記セルを制御可能な制御回路と
    　をさらに備え、
    　前記セルは、平面視において、前記第１領域に対して前記制御回路と反対側に設けられている
    　請求項１に記載の光検出装置。
  14. 　複数の前記画素を有する第１領域と、
    　前記セルを有し、前記第１領域の周囲に設けられる第２領域と
    　をさらに備える
    　請求項１に記載の光検出装置。
  15. 　前記第２領域において前記セルを覆うように設けられる遮光部材をさらに備える
    　請求項１４に記載の光検出装置。
  16. 　前記セルは、光を受光して電流を出力可能な第２受光素子を有し、
    　前記第２生成回路は、前記第３トランジスタを介して前記第２受光素子に電気的に接続され、前記第２受光素子の電流に基づく信号を生成可能である
    　請求項１に記載の光検出装置。
  17. 　複数の前記画素を有する第１領域を備え、
    　前記セルは、前記第１領域に設けられている
    　請求項１に記載の光検出装置。
  18. 　前記第３トランジスタを制御する信号を出力可能な制御回路をさらに備え、
    　前記制御回路は、前記第２生成回路により生成される前記第１信号に基づいて、前記第３トランジスタを制御する信号のドライブ能力、電圧振幅、出力タイミングの少なくとも一つを変更可能である
    　請求項１に記載の光検出装置。
  19. 　前記第１トランジスタを制御する信号を出力可能な制御回路をさらに備え、
    　前記制御回路は、前記第２生成回路により生成される前記第１信号に基づいて、前記第１トランジスタを制御する信号のドライブ能力、電圧振幅、出力タイミングの少なくとも一つを変更可能である
    　請求項１に記載の光検出装置。
  20. 　対象物に対して光を照射可能な光源と、
    　前記対象物からの光を受光する光検出装置と
    　を備え、
    　前記光検出装置は、
    　光を受光して電流を出力可能な第１受光素子と、第１トランジスタと、前記第１トランジスタを介して前記第１受光素子に電気的に接続され、前記第１受光素子の電流に基づく信号を生成可能な第１生成回路とを含む画素と、
    　第１電圧を出力可能な第２トランジスタと、第３トランジスタと、前記第３トランジスタを介して前記第２トランジスタに電気的に接続され、前記第１電圧に基づく第１信号を生成可能な第２生成回路とを含むセルと
    　を有する
    　光検出システム。
PCT/JP2025/014892 2024-05-17 2025-04-16 光検出装置および光検出システム Pending WO2025239104A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024-081121 2024-05-17
JP2024081121 2024-05-17

Publications (1)

Publication Number Publication Date
WO2025239104A1 true WO2025239104A1 (ja) 2025-11-20

Family

ID=97719816

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/014892 Pending WO2025239104A1 (ja) 2024-05-17 2025-04-16 光検出装置および光検出システム

Country Status (1)

Country Link
WO (1) WO2025239104A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300306A (ja) * 2006-04-28 2007-11-15 Nippon Telegr & Teleph Corp <Ntt> リーク電流低減回路
JP2016136658A (ja) * 2015-01-23 2016-07-28 株式会社メガチップス 画像センサ
WO2019111624A1 (ja) * 2017-12-06 2019-06-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2020121699A1 (ja) * 2018-12-11 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2023029438A (ja) * 2017-07-14 2023-03-03 株式会社半導体エネルギー研究所 撮像装置及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300306A (ja) * 2006-04-28 2007-11-15 Nippon Telegr & Teleph Corp <Ntt> リーク電流低減回路
JP2016136658A (ja) * 2015-01-23 2016-07-28 株式会社メガチップス 画像センサ
JP2023029438A (ja) * 2017-07-14 2023-03-03 株式会社半導体エネルギー研究所 撮像装置及び電子機器
WO2019111624A1 (ja) * 2017-12-06 2019-06-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2020121699A1 (ja) * 2018-12-11 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Similar Documents

Publication Publication Date Title
US11818481B2 (en) Solid-state image sensor and electronic device
JP7427613B2 (ja) 受光装置および測距システム
WO2021117359A1 (ja) 受光装置および受光回路
US12192657B2 (en) Solid-state image sensor and imaging device
US20250258283A1 (en) Photodetection device, distance measuring device, and electronic device
JP2019079968A (ja) フォトダイオード、画素回路、および、フォトダイオードの製造方法
CN120712786A (zh) 光检测装置
US11566939B2 (en) Measurement device, distance measurement device, electronic device, and measurement method
US12306345B2 (en) Distance measuring device
US12596183B2 (en) Sensing device and electronic device
WO2025177720A1 (ja) 光検出装置および光検出システム
US20250040269A1 (en) Photodetection device and distance measuring system
WO2025239104A1 (ja) 光検出装置および光検出システム
US20230228875A1 (en) Solid-state imaging element, sensing system, and control method of solid-state imaging element
US20230112018A1 (en) Solid-state imaging element and electronic device
WO2025204246A1 (ja) 光検出装置および光検出システム
WO2025018385A1 (en) Photodetector and photodetection system
WO2025263207A1 (ja) 電圧検出回路および光検出装置
WO2026014138A1 (ja) 光検出装置および光検出システム
WO2025187718A1 (en) Light detection device and electronic apparatus
WO2024075409A1 (en) Photodetection device
EP4166979B1 (en) Optical detection circuit and distance measurement device
WO2026014139A1 (ja) 光検出装置および光検出システム
TW202441209A (zh) 光檢測裝置及測距系統

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25803355

Country of ref document: EP

Kind code of ref document: A1