WO2025192048A1 - 電波反射装置 - Google Patents

電波反射装置

Info

Publication number
WO2025192048A1
WO2025192048A1 PCT/JP2025/002052 JP2025002052W WO2025192048A1 WO 2025192048 A1 WO2025192048 A1 WO 2025192048A1 JP 2025002052 W JP2025002052 W JP 2025002052W WO 2025192048 A1 WO2025192048 A1 WO 2025192048A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
substrate
patch
patch electrode
radio wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/002052
Other languages
English (en)
French (fr)
Inventor
光隆 沖田
幸哉 平林
大一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of WO2025192048A1 publication Critical patent/WO2025192048A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/14—Reflecting surfaces; Equivalent structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/44—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the electric or magnetic characteristics of reflecting, refracting, or diffracting devices associated with the radiating element
    • H01Q3/46—Active lenses or reflecting arrays

Definitions

  • One embodiment of the present invention relates to the structure of a radio wave reflecting device using liquid crystal.
  • Radio wave reflectors that use liquid crystals to electrically control the direction of radio wave reflection are currently being developed.
  • a radio wave reflector has been disclosed that has a structure in which reflective elements are arranged in a one- or two-dimensional direction, and that has a metasurface formed on it that can adjust the dielectric constant of the liquid crystal between a pair of patch electrodes of each reflective element using voltage to control the reflection phase, thereby allowing the direction of radio wave reflection to be set to any desired direction (see Patent Document 1).
  • the size of the patch electrode used in the reflective element depends on the wavelength of the radio waves, and can be as large as several millimeters in the frequency band used in 5G communications. As the size of the patch electrode increases, problems arise, such as insulation breakdown due to static electricity generated during the manufacturing process (for example, a charging phenomenon known as peeling electrification), causing short circuits between wiring and broken wiring, resulting in an increase in defective products.
  • one embodiment of the present invention aims to provide a radio wave reflecting device with a high yield rate that can suppress short circuits between wiring and wiring breaks caused by static electricity generated during the manufacturing process.
  • a radio wave reflection device comprises a first substrate, a second substrate facing the first substrate, a liquid crystal layer between the first substrate and the second substrate, a patch electrode between the first substrate and the liquid crystal layer, at least one capacitive electrode between the first substrate and the patch electrode, and a transistor electrically connected to the patch electrode between the first substrate and the patch electrode.
  • 1 is a plan view showing a reflecting element that constitutes a radio wave reflecting device according to an embodiment of the present invention.
  • 1 is a plan view showing a part of a reflecting element that constitutes a radio wave reflecting device according to an embodiment of the present invention.
  • 1 is a cross-sectional view showing a part of a reflecting element that constitutes a radio wave reflecting device according to one embodiment of the present invention.
  • 1 is a plan view showing a reflecting element that constitutes a radio wave reflecting device according to an embodiment of the present invention.
  • 1 is a cross-sectional view showing a part of a reflecting element that constitutes a radio wave reflecting device according to one embodiment of the present invention.
  • FIG. 1 shows a plan view of the reflecting element 101 that constitutes the radio wave reflecting device of this embodiment, as viewed from the front (the surface onto which radio waves are incident).
  • FIG. 2 shows an enlarged plan view of a portion of the reflecting element 101 that constitutes the radio wave reflecting device of this embodiment.
  • FIG. 3 shows a longitudinal cross-sectional view corresponding to line A-B shown in FIG. 2.
  • the reflective element 101 includes a patch electrode 102, a counter electrode 104 (also referred to as a "common electrode") arranged on the back of the patch electrode 102, a liquid crystal layer 110 between the patch electrode 102 and the counter electrode 104, a capacitance electrode 154, and a transistor 108.
  • the patch electrode 102 and the capacitance electrode 154 are provided on a first substrate 150, and the counter electrode 104 is provided on a second substrate 152.
  • the capacitance electrode 154 is arranged between the patch electrode 102 and the first substrate 150.
  • a first alignment film 112A is provided on the first substrate 150 so as to cover the patch electrode 102
  • a second alignment film 112B is provided on the second substrate 152 so as to cover the counter electrode 104.
  • the first substrate 150 and the second substrate 152 are arranged so that the patch electrode 102 and the counter electrode 104 face each other with a gap between them.
  • a liquid crystal layer 110 is provided to fill the gap between the first substrate 150 and the second substrate 152.
  • the transistor 108 is electrically connected to the transistor 108, control signal line 114, and selection signal line 116 provided on the first substrate 150.
  • the first substrate 150 and the second substrate 152 are bonded together with a sealant.
  • the distance (cell gap) between the first substrate 150 and the second substrate 152 is 20 to 100 ⁇ m, and is, for example, 50 ⁇ m.
  • a spacer may be provided between the first substrate 150 and the second substrate 152 to maintain a constant distance.
  • FIG. 1 shows an example in which the patch electrode 102 is square.
  • the shape of the patch electrode 102 in a planar view may be rectangular, circular, elliptical, or a polygon with more corners than a square.
  • the patch electrode 102 may have a rectangular shape in which some of the corners are cut out.
  • the patch electrode 102 has a first side 1021 and a third side 1023 that are in the same direction as the first direction (in other words, parallel or approximately parallel) and a second side 1022 and a fourth side 1024 that are in the same direction as the second direction (in other words, parallel or approximately parallel).
  • the lengths of these sides are set appropriately according to the frequency (wavelength) of the radio waves applied to the radio wave reflecting device.
  • first direction refers to the direction along the Y axis shown in FIG. 1
  • second direction refers to the direction along the X axis shown in FIG. 1. Therefore, the first direction and the second direction intersect (preferably perpendicular or nearly perpendicular).
  • the counter electrode 104 has a larger area than the patch electrode 102.
  • materials that can be used to form the patch electrode 102 and the counter electrode 104 and simple metals, alloys, and conductive metal compounds (e.g., conductive metal oxides) can be used.
  • the control signal line 114 extends along a first direction
  • the selection signal line 116 extends along a second direction.
  • the transistor 108 is disposed near the intersection of the control signal line 114 and the selection signal line 116.
  • the transistor 108 is, for example, a thin-film transistor. There are no limitations on the structure of the transistor 108, and various structures such as a top-gate type or a bottom-gate type can be applied. Note that in Figure 1, the transistor 108 is represented by a circuit symbol.
  • Transistor 108 has a control terminal (gate), a first input/output terminal (either the source or the drain), and a second input/output terminal (the other of the source and the drain).
  • the control terminal (gate) of transistor 108 is electrically connected to selection signal line 116, the first terminal (either the source or the drain) is connected to control signal line 114, and the second terminal (the other of the source and the drain) is connected to wiring 106.
  • FIG. 1 shows a structure in which one end of the wiring 106 is connected to the second side 1022 of the patch electrode 102, and the other end is connected to the transistor 108.
  • FIG. 2 is an enlarged view of the area 1541 surrounded by the dashed line in FIG. 1.
  • the wiring 106 includes a first straight portion 1061 extending in a first direction from the connection with the patch electrode 102, and a second straight portion 1062 extending in a second direction from the first straight portion 1061.
  • the first straight portion 1061 and the second straight portion 1062 are continuous conductive patterns.
  • the end of the first straight portion 1061 of the wiring 106 is connected to the second side 1022 of the patch electrode 102, and the end of the second straight portion 1062 is electrically connected to the transistor 108.
  • the length of the second straight portion 1062 of the wiring 106 is longer than the length of the first straight portion 1061.
  • the capacitance electrode 154 overlaps with the wiring 106 in a planar view. As shown in FIG. 1, the capacitance electrode 154 is spaced apart from the patch electrode 102 and overlaps with a portion of the wiring 106. The capacitance electrode 154 overlaps with the second straight portion 1062 of the wiring 106. The capacitance electrode 154 is formed within the reflecting element 101. The capacitance electrode 154 may be arranged spaced apart from the control signal line 114 and the selection signal line 116 in a planar view. The capacitance electrode 154 may be arranged spaced apart from the transistor 108 in a planar view.
  • the capacitance electrode 154 is arranged between the patch electrode 102 and the control signal line 114, or between the patch electrode 102 and the selection signal line 116, at least in a planar view.
  • the capacitance electrode 154 is electrically insulated from the transistor, signal line, ground line, etc., and is in an electrically floating state. By keeping the capacitance electrode 154 in a floating state, it is possible to prevent the charge accumulated in the capacitance electrode 154 from being discharged to other conductors. Furthermore, by making the capacitance electrode floating, it is possible to prevent it from becoming a capacitive load when writing a signal potential to the patch electrode.
  • the capacitive electrode 154 is arranged on a layer different from the layer on which the patch electrode 102 is arranged.
  • the patch electrode 102 is arranged on the second insulating layer 158 located on the liquid crystal layer 110 side
  • the capacitive electrode 154 is arranged on the first insulating layer 156 located on the first substrate 150 side.
  • at least the first insulating layer 156 and the second insulating layer 158 include the transistor 108 described below.
  • the wiring 106 is formed by extending from the patch electrode 102, and is therefore located on the second insulating layer 158.
  • the capacitive electrode 154 is arranged so as to overlap with the wiring 106 but not with the patch electrode 102. Because the capacitive electrode 154 does not overlap with the patch electrode 102, the capacitive electrode 154 can form a capacitance with the wiring 106 without affecting the reflection of radio waves from the patch electrode 102.
  • the second insulating layer 158 located between the first insulating layer 156 and the wiring 106 and patch electrode 102, has a thickness smaller than the thickness of the liquid crystal layer 110.
  • the second insulating layer 158 includes the layer in contact with the layer on which the capacitive electrode 154 is formed to the layer in contact with the wiring 106 and patch electrode 102.
  • the distance between the capacitance electrode 154 and the wiring 106 is smaller than the distance between the wiring 106 and the counter electrode 104.
  • the distance between the capacitance electrode 154 and the wiring 106 in a cross-sectional view is smaller than the distance between the wiring 106 and the counter electrode 104.
  • the distance between the opposing surfaces of the capacitance electrode 154 and the wiring 106 is smaller than the distance between the opposing surfaces of the wiring 106 and the counter electrode 104.
  • the distance D1 from the first surface 154S-1 of the capacitance electrode 154 opposing the wiring 106 to the first surface 106S-1 of the wiring 106 opposing the capacitance electrode 154 is smaller than the distance D2 from the second surface 106S-2 of the wiring 106 opposing the counter electrode 104 to the first surface 104S-1 of the counter electrode 104 opposing the wiring 106.
  • the distance D2 can be several hundred to several thousand times the distance D1.
  • the distances D1 and D2 can be several hundred nanometers and several tens of micrometers, respectively.
  • the capacitance between the capacitance electrode 154 and the wiring 106 or patch electrode 102 is made larger than the capacitance between the patch electrode 102 and the counter electrode 104. Because capacitance is easily formed between the capacitance electrode 154 and the wiring 106, static electricity due to peeling is less likely to be charged on the patch electrode 102, and can be charged on the capacitance electrode 154. Static electricity is reduced on the patch electrode 102, reducing damage to the reflecting element due to static electricity.
  • Figure 4 is a plan view showing a reflecting element that constitutes a radio wave reflecting device according to one embodiment of the present invention.
  • Figure 5 shows a longitudinal cross-sectional view corresponding to line C-D shown in Figure 4.
  • At least one capacitive electrode 154 overlaps the patch electrode 102 in a planar view.
  • the capacitive electrode 154 is located inside the outer edge of the patch electrode 102.
  • the capacitive electrode 154 is formed in an island-shaped pattern.
  • the at least one capacitive electrode 154 includes multiple capacitive electrodes 154.
  • the multiple capacitive electrodes 154 can be arranged so as to overlap the patch electrode 102.
  • the multiple capacitive electrodes 154 can be arranged in a scattered manner.
  • the capacitive electrode 154 is located between the first substrate 150 and the patch electrode 102.
  • the shape of the capacitance electrode 154 in a planar view may be rectangular, circular, elliptical, or a polygon with more corners than a square, and is not particularly limited as long as the area of the capacitance electrode 154 is smaller than the area of the patch electrode 102.
  • the area of the capacitance electrode 154 refers to the total area of the multiple capacitance electrodes 154.
  • the area of the capacitance electrode 154 refers to the area of one capacitance electrode 154.
  • the area of the capacitance electrode 154 is preferably 1/10 or less of the area of the patch electrode 102.
  • the length L1 of one side of the capacitance electrode 154 is shorter than the length L2 of one side of the patch electrode 102.
  • the length L1 of one side of the capacitance electrode 154 is preferably 1/20 or more and 1/10 or less of the length of one side of the patch electrode 102.
  • the capacitance electrode 154 is square as shown in FIG. 4, the length L1 of one side of one capacitance electrode 154 is 1/10 or less of the length L2 of one side of the patch electrode 102.
  • Four capacitance electrodes 154 are provided on the patch electrode 102, and the area of each capacitance electrode 154 is 1/25 of the area of the patch electrode 102.
  • the capacitive electrode 154 can be provided on the patch electrode 102 with little effect on the radio wave reflection characteristics of the reflecting element.
  • the capacitive electrode 154 is located between the first substrate 150 and the patch electrode 102 and overlaps the patch electrode 102. As described above, the capacitive electrode 154 is disposed on the first insulating layer 156, and the patch electrode 102 is disposed on the second insulating layer 158.
  • the distance between the capacitive electrode 154 and the patch electrode 102 in a cross-sectional view is smaller than the distance between the patch electrode 102 and the counter electrode 104.
  • the distance between the opposing surfaces of the capacitive electrode 154 and the patch electrode 102 is smaller than the distance between the opposing surfaces of the patch electrode 102 and the counter electrode 104.
  • the distance D1 from the first surface 154S-1 of the capacitive electrode 154 opposing the patch electrode 102 to the first surface 102S-1 of the patch electrode 102 opposing the capacitive electrode 154 is smaller than the distance D2 from the second surface 102S-2 of the patch electrode 102 opposing the counter electrode 104 to the first surface 104S-1 of the counter electrode 104 opposing the patch electrode 102.
  • the distance D2 can be several hundred to several thousand times the distance D1.
  • distance D1 and distance D2 can be several hundred nanometers and several tens of micrometers, respectively.
  • the capacitance between the capacitive electrode 154 and the patch electrode 102 can be made larger than the capacitance between the patch electrode 102 and the counter electrode 104.
  • the capacitive electrode 154 is sufficiently small compared to the patch electrode 102 and is arranged so as to overlap the patch electrode 102, it can reduce damage to the reflecting element caused by static electricity without significantly affecting the radio wave reflection characteristics of the patch electrode 102.
  • a control signal that controls the alignment state of the liquid crystal molecules in the liquid crystal layer 110 is applied to the control signal line 114, and a selection signal that switches the transistor 108 to an on or off state is applied to the selection signal line 116.
  • a predetermined voltage based on the control signal is applied from the control signal line 114 to the patch electrode 102 via the transistor 108.
  • the control signal applied to the patch electrode 102 is a DC voltage signal or a polarity inversion signal in which positive and negative DC voltages alternate.
  • the counter electrode 104 is either grounded or has an intermediate level voltage of the polarity inversion signal applied to it.
  • Application of the control signal to the patch electrode 102 changes the orientation state of the liquid crystal molecules contained in the liquid crystal layer 110.
  • a liquid crystal material with dielectric anisotropy is used for the liquid crystal layer 110.
  • nematic liquid crystal, smectic liquid crystal, cholesteric liquid crystal, or discotic liquid crystal may be used for the liquid crystal layer 110.
  • the liquid crystal layer 110 has dielectric anisotropy, which causes the dielectric constant to change depending on the orientation state of the liquid crystal molecules.
  • the radio wave reflection device individually changes the dielectric constant of the liquid crystal layer 110 using control signals applied to multiple patch electrodes 102 arranged in a matrix, thereby changing the phase of the reflected wave and controlling the direction of its propagation.
  • the radio wave frequency bands reflected by the radio wave reflecting device are the very high frequency (VHF) band, the ultra-high frequency (UHF) band, the super high frequency (SHF) band, the tremendously high frequency (THF) band, the extra high frequency (EHF) band, and the terahertz wave band.
  • VHF very high frequency
  • UHF ultra-high frequency
  • SHF super high frequency
  • THF tremendously high frequency
  • EHF extra high frequency
  • terahertz wave band The liquid crystal molecules in the liquid crystal layer 110 change their orientation in response to a control signal applied to the patch electrode 102. However, they barely follow the frequency of the radio waves incident on the patch electrode 102. Therefore, the radio wave reflecting device can control the direction of the reflected wave without being affected by the radio waves themselves.
  • FIG. 6 shows a radio wave reflecting device 100 in which reflecting elements 101 are arranged in a matrix in a first direction and a second direction.
  • the radio wave reflecting device 100 has a structure in which a first substrate 150 on which patch electrodes 102 are arranged and a second substrate 152 on which counter electrodes 104 are arranged are arranged facing each other, with a liquid crystal layer 110 (not shown) provided between them.
  • Transistors 108, control signal lines 114, and selection signal lines 116 are provided on the first substrate 150.
  • the control signal lines 114 and selection signal lines 116 are arranged to intersect with an insulating layer (not shown) sandwiched between them, and transistors 108 are provided at the intersections.
  • the first substrate 150 and second substrate 152 are bonded together by a sealant arranged to surround the area in which the multiple patch electrodes 102 are arranged.
  • the liquid crystal layer 110 (not shown) is sealed in the area surrounded by the sealant 118.
  • the radio wave reflecting device 100 has a radio wave reflecting surface 120.
  • the radio wave reflecting surface 120 has a structure in which multiple patch electrodes 102 are arranged on the radio wave incident side, and an opposing electrode 104 is arranged on the back surface of the multiple patch electrodes 102, with a liquid crystal layer 110 (not shown) sandwiched between them.
  • the first substrate 150 is provided with a first drive circuit 122, a second drive circuit 124, and a terminal section 126 in an area outside the reflecting surface 120.
  • the first drive circuit 122 outputs a selection signal to the selection signal line 116, and the second drive circuit 124 outputs a control signal to the control signal line 114.
  • the terminal section 126 is an area for forming connections with an external circuit.
  • Multiple terminal electrodes 127 are arranged along the edge of the first substrate 150.
  • a flexible printed circuit board (not shown) is connected to the terminal section 126, and signals and power for driving the first drive circuit 122 and second drive circuit 124 are input from the external circuit.
  • the patch electrodes 102 are electrically connected to the transistors 108 via wiring 106.
  • the connection between the patch electrodes 102 and wiring 106 is the same as the configuration shown in Figure 1.
  • the capacitive electrodes 154 are arranged so as to overlap with the wiring 106 connected to each patch electrode 102.
  • the switching of the transistors 108 is controlled by a selection signal applied to a selection signal line 116.
  • a voltage based on a control signal is applied to the patch electrode 102 from the control signal line 114.
  • a voltage based on the control signal is applied to each of the multiple patch electrodes 102 via the transistors 108.
  • radio waves (linearly polarized waves) incident on the reflective surface 120 can be reflected left and right as viewed in the drawing, centered on a reflection axis VR that is in the same direction as the first direction (in other words, parallel or approximately parallel) as the first direction, and can also be reflected up and down as viewed in the drawing, centered on a reflection axis HR that is in the same direction as the second direction (in other words, parallel or approximately parallel).
  • the radio wave reflecting device 100 has a reflection axis VR that is in the same direction as the first direction (in other words, parallel or approximately parallel) and a reflection axis VH that is in the same direction as the second direction (in other words, parallel or approximately parallel), it is possible to control the reflection angle in the direction about the reflection axis VR as the rotation axis, the direction about the reflection axis HR as the rotation axis, and also in an oblique direction that is a combination of these.
  • Figure 7 shows an example of the cross-sectional structure of a radio wave reflecting device 100 in which a transistor 108 is connected to a patch electrode 102.
  • the transistor 108 and patch electrode 102 are provided on a first substrate 150, and a counter electrode 104 is provided on a second substrate 152.
  • the transistor 108 has a structure in which a first gate electrode 132, a first gate insulating layer 133, a semiconductor layer 134, a second gate insulating layer 137, and a second gate electrode 138 are stacked.
  • a base insulating layer 130 may be provided between the first gate electrode 132 and the first substrate 150.
  • a first input/output electrode 135 and a second input/output electrode 136 in contact with the semiconductor layer 134 are provided between the first gate insulating layer 133 and the second gate insulating layer 137.
  • a first interlayer insulating layer 139 is provided to cover the transistor 108.
  • a control signal line 114 is provided on the first interlayer insulating layer 139.
  • the control signal line 114 is connected to the first input/output electrode 135 via a contact hole that penetrates the first interlayer insulating layer 139 and the second gate insulating layer 137.
  • a connection wiring 140 is provided on the first interlayer insulating layer 139 and is connected to the second input/output electrode 136.
  • the first gate electrode 132 is connected to a selection signal line 116 (not shown) formed from the same conductive layer.
  • the second gate electrode 138 is connected to the first gate electrode 132 in a region that does not overlap with the semiconductor layer 134.
  • a second interlayer insulating layer 141 is provided to cover the control signal line 114 and the connection wiring 140.
  • a planarization layer 142 is further provided to fill in the step formed by the transistor 108.
  • a passivation layer 143 is provided on the planarization layer 142, and the patch electrode 102 and wiring 106 are provided on top of that (in the example shown in Figures 3 and 5, it is provided on the second insulating layer 158).
  • the patch electrode 102 and wiring 106 are formed in the same conductive layer.
  • Figure 4 shows a structure in which the wiring 106 continues from the patch electrode 102.
  • the wiring 106 extends from the patch electrode 102 toward the transistor 108 and is connected to the connection wiring 140 via a contact hole that penetrates the passivation layer 143, the planarization layer 142, and the second interlayer insulating layer 141.
  • the wiring 106 is provided on the same insulating layer as the patch electrode 102 and is connected to the transistor 108 via the contact hole.
  • the capacitance electrode 154 can be formed using an electrode that is part of the transistor 108 or a wiring that connects to the transistor 108.
  • Figure 7 shows an example of a capacitance electrode 154 formed using the same process as the connection wiring 140.
  • the capacitance electrode 154 is provided on the first interlayer insulating layer 139.
  • the first insulating layer 156 on which the capacitance electrode 154 shown in Figures 3 and 5 is formed corresponds to the base insulating layer 130, the first gate insulating layer 133, the second gate insulating layer 137, and the first interlayer insulating layer 139.
  • the capacitance electrode 154 is formed using the same material as the connection wiring 140, which will be described later.
  • the capacitance electrode 154 can be formed in the same process as the first gate electrode 132, first input/output electrode 135, second input/output electrode 136, or second gate electrode 138, which are other parts of the transistor 108, or the control signal line 114 connected to the transistor 108.
  • the material used for the capacitance electrode 154 is the same as the material used for the electrodes or wiring formed in the same process.
  • the first insulating layer 156 on which the capacitance electrode 154 is formed corresponds to the layer made of insulating material on which each component is formed, as described above.
  • the process for forming the second input/output electrode 136 is used to form the capacitance electrode 154. Since the second input/output electrode 136 is formed on the first gate insulating layer 133 and the base insulating layer 130, the first insulating layer 156 corresponds to the first gate insulating layer 133 and the base insulating layer 130.
  • a counter electrode 104 is provided on the second substrate 152.
  • a first alignment film 112A is provided on the patch electrode 102 and wiring 106, and a second alignment film 112B is provided on the counter electrode 104.
  • a liquid crystal layer 110 is provided between the first substrate 150 and the second substrate 152.
  • the layers formed on the first substrate 150 are formed using the following materials.
  • the base insulating layer 130 is formed, for example, from a silicon oxide film.
  • the first gate insulating layer 133 and the second gate insulating layer 137 are formed, for example, from a silicon oxide film or a laminate of a silicon oxide film and a silicon nitride film.
  • the semiconductor layer 134 is formed from an oxide semiconductor containing a silicon semiconductor such as amorphous silicon or polycrystalline silicon, or a metal oxide such as indium oxide, zinc oxide, or gallium oxide.
  • the first gate electrode 132 and the second gate electrode 138 may be formed, for example, from molybdenum (Mo), tungsten (W), or an alloy thereof.
  • the first input/output electrode 135, the second input/output electrode 136, the control signal line 114, and the connection wiring 140 are formed from a metal material such as titanium (Ti), aluminum (Al), or molybdenum (Mo).
  • a metal material such as titanium (Ti), aluminum (Al), or molybdenum (Mo).
  • Ti titanium
  • Al aluminum
  • Mo molybdenum
  • it may be configured with a titanium (Ti)/aluminum (Al)/titanium (Ti) layered structure or a molybdenum (Mo)/aluminum (Al)/molybdenum (Mo) layered structure.
  • the first interlayer insulating layer 139 and the second interlayer insulating layer 141 are formed of a silicon oxide film, a silicon oxynitride film, or the like, and the passivation layer 143 is formed of a silicon nitride film.
  • the planarization layer 142 is formed of a resin material such as acrylic or polyimide.
  • the patch electrode 102, wiring 106, and counter electrode 104 are formed of a metal film such as aluminum (Al) or copper (Cu), or a transparent conductive film such as indium tin oxide (ITO).
  • applying a selection signal to the first gate electrode 132 and the second gate electrode 138 to turn on the transistor 108 can establish electrical continuity between the control signal line 114 and the patch electrode 102 via the transistor 108. Then, a voltage based on a control signal is applied from the control signal line 114 to the patch electrode 102, thereby controlling the orientation of the liquid crystal molecules in the liquid crystal layer 110. As a result, the dielectric constant of the liquid crystal layer 110 in the region sandwiched between the patch electrode 102 and the counter electrode 104 can be changed, and the phase of the reflected wave relative to the radio wave (linearly polarized wave) incident from the first substrate 150 side can be controlled.
  • the radio wave reflecting device 100 has been described as reflecting linearly polarized waves (vertically polarized waves, horizontally polarized waves), but the same effects as those described above can also be obtained when reflecting circularly polarized waves.
  • the radio wave reflecting device 100 provides a capacitance electrode 154 between the patch electrode 102 and the first substrate 150, thereby increasing the capacitance added by the structure including the patch electrode 102, TFT (transistor 108), and wiring formed on the first substrate 150. Because the capacitance added by the structure including the patch electrode 102, TFT, and wiring formed on the first substrate 150 is increased, an increase in voltage applied to the patch electrode 102 can be suppressed even if charge generated by peeling electrification enters the patch electrode. As a result, wiring shorts and the like caused by dielectric breakdown between the patch electrode 102 and the transistor 108 or wiring electrically connected thereto are less likely to occur. In this way, suppressing the occurrence of dielectric breakdown reduces element defects in the reflecting element 101, thereby increasing the yield of the radio wave reflecting device 100.
  • 100 Radio wave reflecting device, 101: Reflecting element, 102: Patch electrode, 102S-1: First surface, 102S-2: Second surface, 104: Counter electrode, 104S-1: First surface, 106: Wiring, 106S-1: First surface, 106S-2: Second surface, 108: Transistor, 110: Liquid crystal layer, 112A: First alignment film, 112B: Second alignment film, 114: Control signal line, 116: Selection signal line, 118: Sealing material, 120: Reflecting surface, 122: First driving circuit, 124: Second driving circuit, 126: Terminal portion, 127: Terminal electrode, 130: Base insulating layer, 132: First gate electrode, 133: First Gate insulating layer, 134: semiconductor layer, 135: first input/output electrode, 136: second input/output electrode, 137: second gate insulating layer, 138: second gate electrode, 139: first interlayer insulating layer, 140: connection wiring, 141: second interlayer insulating layer, 142: planar

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Aerials With Secondary Devices (AREA)

Abstract

電波反射装置は、第１基板と、第１基板と対向する第２基板と、第１基板と前記第２基板との間の液晶層と、第１基板と液晶層との間のパッチ電極と、第１基板と前記パッチ電極との間の少なくとも一つの容量電極と、第１基板とパッチ電極との間のパッチ電極と電気的に接続されるトランジスタと、を有する。第１基板とパッチ電極との間に第１絶縁層および第２絶縁層と、をさらに有し、少なくとも一つの容量電極は、第１絶縁層上に位置し、パッチ電極は、第２絶縁層上に位置し、第２絶縁層の膜厚は、液晶層の膜厚より小さくともよい。

Description

電波反射装置
　本発明の一実施形態は、液晶を用いた電波反射装置の構造に関する。
　液晶を利用した電気的に電波の反射方向を制御できる電波反射板の開発が行われている。例えば、電波反射板は、反射素子を一次元または二次元方向に並べた構造であり、各反射素子の一対のパッチ電極間の液晶誘電率を電圧により調整して反射位相を制御することで電波の反射方向を任意の方向に設定することができるメタサーフェスが形成された電波反射板が開示されている。（特許文献１参照）。
特表２０１９－５３０３８７号公報
　反射素子に用いられるパッチ電極の大きさは電波の波長に依存し、５Ｇ通信で使用されている周波数帯では数ミリメートルと大きくなる。パッチ電極のサイズが大きくなると、製造工程において発生する静電気（例えば、剥離帯電と呼ばれる帯電現象）により絶縁破壊が生じ、配線間のショート、配線の断線が発生して不良品が増えるといった問題がある。
　本発明の一実施形態は、上記問題に鑑み製造工程において発生する静電気による配線間のショート、配線の断線の発生を抑制できる、歩留まりの高い電波反射装置を提供することを目的とする。
　本発明の一実施形態に係る電波反射装置は、第１基板と、第１基板と対向する第２基板と、第１基板と第２基板との間の液晶層と、第１基板と液晶層との間のパッチ電極と、第１基板とパッチ電極との間の少なくとも一つの容量電極と、第１基板とパッチ電極との間のパッチ電極と電気的に接続されるトランジスタと、を有する。
本発明の一実施形態に係る電波反射装置を構成する反射素子を示す平面図である。 本発明の一実施形態に係る電波反射装置を構成する反射素子の一部を示す平面図である。 本発明の一実施形態に係る電波反射装置を構成する反射素子の一部を示す断面図である。 本発明の一実施形態に係る電波反射装置を構成する反射素子を示す平面図である。 本発明の一実施形態に係る電波反射装置を構成する反射素子の一部を示す断面図である。 本発明の一実施形態に係る電波反射装置の構成を示す平面図である。 本発明の一実施形態に係る電波反射装置の構成を示す断面図である。
　以下、本発明の実施の形態について図面を参照しながら説明する。但し本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態に限定して解釈されるべきものではない。図面は説明をより明確にするため、実際の態様に比べて各部の長さ、幅、形状などが模式的に表される場合がある。しかしこれは説明のための一例であって本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号（又は数字の後にａ、ｂなどを付した符号）を付して、詳細な説明を適宜省略することがある。さらに各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有しない。
　本明細書において、ある部材又は領域が他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上（又は直下）にある場合のみでなく他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。
　図１は、本実施形態に係る電波反射装置を構成する反射素子１０１を正面（電波が入射する面）からみたときの平面図を示す。図２は、本実施形態に係る電波反射装置を構成する反射素子１０１の一部を拡大した平面図を示す。図３は、図２に示すＡ－Ｂ線に対応する縦断面図を示す。
　図１～図３に示すように、反射素子１０１は、パッチ電極１０２、パッチ電極１０２の背面に配置された対向電極１０４（「コモン電極」ともいう）、パッチ電極１０２と対向電極１０４との間の液晶層１１０、容量電極１５４、及びトランジスタ１０８を含む。パッチ電極１０２および容量電極１５４は第１基板１５０に設けられ、対向電極１０４は第２基板１５２に設けられる。容量電極１５４は、パッチ電極１０２と第１基板１５０との間に配置される。第１基板１５０にはパッチ電極１０２を覆うように第１配向膜１１２Ａが設けられ、第２基板１５２には対向電極１０４を覆うように第２配向膜１１２Ｂが設けられる。第１基板１５０と第２基板１５２とは、パッチ電極１０２と対向電極１０４とが対向し、両者の間に間隙を有するように配置される。第１基板１５０と第２基板１５２との間隙を充填するように液晶層１１０が設けられる。また、トランジスタ１０８は、第１基板１５０に設けられるトランジスタ１０８、制御信号線１１４、及び選択信号線１１６と電気的に接続される。
　なお、図３には示されないが、第１基板１５０と第２基板１５２とはシール材により貼り合わされる。第１基板１５０と第２基板１５２との間隔（セルギャップ）は２０～１００μｍであり、例えば、５０μｍの間隔（セルギャップ）を有する。第１基板１５０と第２基板１５２との間には間隔を一定に保つためのスペーサが設けられていてもよい。
　図１は、パッチ電極１０２が正方形である一例を示す。しかし、パッチ電極１０２の平面視における形状に限定はなく、矩形、円形、楕円形、四角形より角数の多い多角形であってもよい。例えば、パッチ電極１０２は、矩形の角部のうち、一部の角部が切り欠かれた形状を有していてもよい。
　図１に示すように、パッチ電極１０２は、第１方向と同じ方向（別言すれば、平行又は略平行な方向）にある第１辺１０２１及び第３辺１０２３、第２方向と同じ方向（別言すれば、平行又は略平行な方向）にある第２辺１０２２及び第４辺１０２４を有する。これらの辺の長さは、電波反射装置に適用される電波の周波数（波長）に合わせて適宜設定される。
　なお、説明の便宜上、第１方向とは図１に示すＹ軸に沿った方向を指し、第２方向とは図１に示すＸ軸に沿った方向を指すものとする。したがって第１方向と第２方向とは交差（好ましくは、直交又は略直交）する関係にある。
　対向電極１０４はパッチ電極１０２より大きな面積を有する。パッチ電極１０２及び対向電極１０４を形成する材料に限定はなく、金属単体、合金、導電性を有する金属化合物（例えば、導電性を有する金属酸化物）を用いることができる。
　制御信号線１１４は第１方向に沿って延びており、選択信号線１１６は第２方向に沿って延びている。トランジスタ１０８は、制御信号線１１４と選択信号線１１６が交差する部分の近傍に配置される。トランジスタ１０８は、例えば、薄膜トランジスタである。トランジスタ１０８の構造に限定はなく、トップゲート型やボトムゲート型などさまざまな構造を適用可能である。なお、図１では、トランジスタ１０８が回路記号で示されている。
　トランジスタ１０８は、制御端子（ゲート）と、第１入出力端子（ソース及びドレインの一方）、第２入出力端子（ソース及びドレインの他方）を有する。トランジスタ１０８は、制御端子（ゲート）が選択信号線１１６と電気的に接続され、第１端子（ソース及びドレインの一方）が制御信号線１１４と接続され、第２端子（ソース及びドレインの他方）が配線１０６と接続される。
　なお、ソース及びドレインの一方、又は他方というとき、一方がソースに対応するとき他方はドレインに対応し、一方がドレインに対応するとき他方はソースに対応するものとする。
　配線１０６は、パッチ電極１０２から延びる細線状の導電パターンで形成される。図１は、配線１０６の一端がパッチ電極１０２の第２辺１０２２に接続され、他端がトランジスタ１０８に接続された構造を示す。図２は、図１に示す破線で囲んだ部分１５４１の拡大図である。図２に示すように、配線１０６は、パッチ電極１０２との接続部から第１方向に延びる第１直線部分１０６１と、第１直線部分１０６１から第２方向に延びる第２直線部分１０６２を含む。第１直線部分１０６１と第２直線部分１０６２は連続する導電パターンである。配線１０６は、第１直線部分１０６１の端部がパッチ電極１０２の第２辺１０２２に接続され、第２直線部分１０６２の端部でトランジスタ１０８と電気的に接続される。配線１０６の第２直線部分１０６２の長さは、第１直線部分１０６１の長さより長くされている。
　容量電極１５４は、平面視において配線１０６と重畳する。容量電極１５４は、図１に示すように、パッチ電極１０２と離隔し、配線１０６の一部と重畳する。容量電極１５４は、配線１０６の第２直線部分１０６２と重畳する。容量電極１５４は、反射素子１０１内に形成される。容量電極１５４は、平面視において制御信号線１１４および選択信号線１１６と離隔して配置されてもよい。容量電極１５４は、平面視においてトランジスタ１０８と離隔して配置されてもよい。容量電極１５４は、少なくとも平面視においてパッチ電極１０２と制御信号線１１４との間、または、パッチ電極１０２と選択信号線１１６との間に配置される。容量電極１５４は、トランジスタ、信号線、グランド線等に電気的に絶縁されている状態であり、電気的にフローティング状態である。容量電極１５４がフローティング状態であることで、容量電極１５４から帯電した電荷を他の導体に放電することを抑制することができる。また、容量電極をフローティングとすることで、パッチ電極に信号電位を書き込む際に容量負荷とならないようにすることができる。
　容量電極１５４は、パッチ電極１０２が配置される層と異なる層上に配置される。例えば、図３に示すように、第１基板１５０、第１絶縁層１５６、第２絶縁層１５８の順で積層されるアレイ基板において、液晶層１１０側に位置する第２絶縁層１５８上にパッチ電極１０２は配置され、第１基板１５０側に位置する第１絶縁層１５６上に容量電極１５４は配置される。ここで、少なくとも第１絶縁層１５６および第２絶縁層１５８には、後述するトランジスタ１０８が含まれる。配線１０６は、パッチ電極１０２から延長して形成されているため、第２絶縁層１５８上に位置する。容量電極１５４は、配線１０６と重畳し、パッチ電極１０２と重畳しないように配置される。容量電極１５４がパッチ電極１０２と重畳しないことにより、パッチ電極１０２の電波の反射に影響を与えることなく、容量電極１５４は配線１０６との間に容量を形成することができる。
　第１絶縁層１５６と配線１０６およびパッチ電極１０２との間に位置する第２絶縁層１５８の膜厚は、液晶層１１０の膜厚より小さい。ここで、第２絶縁層１５８は、容量電極１５４が形成される層と接する層から配線１０６およびパッチ電極１０２と接する層までを含むものとする。
　断面視にて容量電極１５４と配線１０６との間の距離は、配線１０６と対向電極１０４との間の距離より小さい。
　容量電極１５４と配線１０６が重畳する領域において、断面視にて容量電極１５４と配線１０６との間の距離は、配線１０６と対向電極１０４との間の距離より小さい。容量電極１５４と配線１０６の対向する面の間の距離は、配線１０６と対向電極１０４が対向する面の間の距離より小さい。具体的には、図３に示すように、配線１０６と対向する容量電極１５４の第１面１５４Ｓ－１から容量電極１５４に対向する配線１０６の第１面１０６Ｓ－１までの距離Ｄ１は、対向電極１０４と対向する配線１０６の第２面１０６Ｓ－２から配線１０６と対向する対向電極１０４の第１面１０４Ｓ－１までの距離Ｄ２より小さい。例えば、距離Ｄ２は、距離Ｄ１の数百から数千倍の距離とすることができる。具体的には、距離Ｄ１と距離Ｄ２は、それぞれ数百ｎｍと数十μｍとすることができる。
　容量電極１５４と配線１０６またはパッチ電極１０２との間の距離を配線１０６またはパッチ電極１０２と対向電極１０４との間の距離より小さくすることで、容量電極１５４と配線１０６との間の静電容量がパッチ電極１０２と対向電極１０４との間の静電容量より大きく形成される。容量電極１５４と配線１０６との間に容量が形成されやすいことより、剥離帯電による静電気は、パッチ電極１０２に帯電しにくくなり、容量電極１５４に帯電することができる。パッチ電極１０２には静電気の帯電が軽減され、静電気による反射素子の破壊が低減される。
　図２と図３では、容量電極１５４がパッチ電極１０２と重畳しないように設けることで、剥離帯電による静電気を容量電極１５４に帯電させる例を挙げた。しかし、容量電極１５４の面積がパッチ電極１０２の面積に対し十分に小さい場合、容量電極１５４をパッチ電極１０２と重畳するように設けることができる。
　図４および図５を参照し、容量電極１５４がパッチ電極１０２と重畳する構成について説明する。図４は、本発明の一実施形態に係る電波反射装置を構成する反射素子を示す平面図である。図５は、図４に示すＣ－Ｄ線に対応する縦断面図を示す。
　パッチ電極１０２には、平面視において少なくとも一つの容量電極１５４が重畳する。容量電極１５４は、パッチ電極１０２の外縁より内側に位置する。容量電極１５４は、アイランド状パターンで形成される。少なくとも一つの容量電極１５４は、複数の容量電極１５４を含む。複数の容量電極１５４は、パッチ電極１０２に重畳するように配置することができる。複数の容量電極１５４は、点在して配置することができる。容量電極１５４は、第１基板１５０とパッチ電極１０２との間に位置する。
　容量電極１５４の平面視における形状は、矩形、円形、楕円形、四角形より角数の多い多角形であってもよく、容量電極１５４の面積がパッチ電極１０２の面積より小さければ特に限定されない。パッチ電極１０２上に複数の容量電極１５４が形成される場合、容量電極１５４の面積は複数の容量電極１５４の総面積を示す。パッチ電極１０２上に一つの容量電極１５４が形成される場合、容量電極１５４の面積は一つの容量電極１５４の面積を示す。容量電極１５４の面積は、好ましくはパッチ電極１０２の面積の１／１０以下である。
　図４を参照し、パッチ電極１０２に重畳し、パッチ電極１０２の面積より小さい構成の容量電極１５４について、具体的に説明をする。
　容量電極１５４の一辺の長さＬ１は、パッチ電極１０２の一辺の長さＬ２より短い。容量電極１５４の一辺の長さＬ１は、好ましくはパッチ電極１０２の一辺の長さの１／２０以上１／１０以下である。図４に示すように容量電極１５４が正方形である場合、一つの容量電極１５４の一辺の長さＬ１は、パッチ電極１０２の一辺の長さＬ２の１／１０以下である。パッチ電極１０２上に４つの容量電極１５４が設けられており、容量電極１５４の面積は、パッチ電極１０２の面積の１／２５である。
　上述したように容量電極１５４の面積がパッチ電極１０２の面積に対して十分に小さい場合、反射素子の電波反射特性にほとんど影響を与えずに、パッチ電極１０２上に容量電極１５４を設けることができる。
　容量電極１５４は、第１基板１５０とパッチ電極１０２との間に位置し、パッチ電極１０２と重畳する。容量電極１５４は、上述したように、第１絶縁層１５６上に配置され、パッチ電極１０２は第２絶縁層１５８上に配置される。
　容量電極１５４とパッチ電極１０２とが重畳する領域において、断面視における容量電極１５４とパッチ電極１０２との間の距離は、パッチ電極１０２と対向電極１０４との間の距離より小さい。容量電極１５４とパッチ電極１０２の対向する面の間の距離は、パッチ電極１０２と対向電極１０４が対向する面の間の距離より小さい。具体的には、図５に示すように、パッチ電極１０２と対向する容量電極１５４の第１面１５４Ｓ－１から容量電極１５４に対向するパッチ電極１０２の第１面１０２Ｓ－１までの距離Ｄ１は、対向電極１０４と対向するパッチ電極１０２の第２面１０２Ｓ－２からパッチ電極１０２と対向する対向電極１０４の第１面１０４Ｓ－１までの距離Ｄ２より小さい。距離Ｄ２は、上述したように、距離Ｄ１の数百から数千倍の距離とすることができる。具体的には、距離Ｄ１と距離Ｄ２は、それぞれ数百ｎｍと数十μｍとすることができる。
　容量電極１５４とパッチ電極１０２との間の距離をパッチ電極１０２と対向電極１０４との間の距離より小さくすることで、容量電極１５４とパッチ電極１０２との間の静電容量がパッチ電極１０２と対向電極１０４との間の静電容量より大きくすることができる。容量電極１５４とパッチ電極１０２との間に容量が形成されやすくなることにより、剥離帯電による静電気は、パッチ電極１０２に帯電しにくくなり、容量電極１５４に帯電することができる。パッチ電極１０２に対して十分に小さい容量電極１５４は、パッチ電極１０２に重畳するように設けても、パッチ電極１０２の電波反射特性に大きな影響を与えずに、静電気による反射素子の破壊を低減することができる。
　制御信号線１１４には液晶層１１０の液晶分子の配向状態を制御する制御信号が印加され、選択信号線１１６にはトランジスタ１０８をオン状態及びオフ状態にする選択信号が印加される。選択信号線１１６の選択信号によってトランジスタ１０８がオン状態になったとき、制御信号線１１４から制御信号に基づく所定の電圧がトランジスタ１０８を介してパッチ電極１０２に印加される。
　パッチ電極１０２に印加される制御信号は、直流電圧の信号又は正の直流電圧と負の直流電圧が交互に反転する極性反転信号である。対向電極１０４は接地されるか又は極性反転信号の中間レベルの電圧が印加される。パッチ電極１０２に制御信号が印加されることで液晶層１１０に含まれる液晶分子の配向状態が変化する。液晶層１１０には誘電異方性を有する液晶材料が用いられる。例えば、液晶層１１０として、ネマチック液晶、スメクチック液晶、コレステリック液晶、ディスコティック液晶が用いられる。
　液晶層１１０が誘電率異方性を有することで、液晶分子の配向状態により誘電率が変化する。電波反射装置は、マトリクス状に配列された複数のパッチ電極１０２に印加する制御信号によって液晶層１１０の誘電率を個々に変化させ、それによって反射波の位相を変化させて反射波の進行方向を制御している。
　電波反射装置が反射する電波の周波数帯は、超短波（ＶＨＦ：Very High Frequency）帯、極超短波（ＵＨＦ：Ultra-High Frequency）帯、マイクロ波（ＳＨＦ：Super High Frequency）帯、サブミリ波（ＴＨＦ：Tremendously high frequency）、ミリ波（ＥＨＦ：Extra High Frequency）帯、及びテラヘルツ波帯である。液晶層１１０の液晶分子は、パッチ電極１０２に印加される制御信号に応答して配向状態が変化する。しかし、パッチ電極１０２に入射する電波の周波数にはほとんど追従しない。したがって、電波反射装置は、電波の影響を受けずに反射波の進行方向を制御することができる。
　図６は、反射素子１０１が第１方向及び第２方向にマトリクス状に配列された電波反射装置１００を示す。電波反射装置１００は、パッチ電極１０２が配列された第１基板１５０と、対向電極１０４が配置された第２基板１５２とが対向するように配置され、その間に液晶層１１０（図示されず）が設けられた構造を有する。第１基板１５０には、トランジスタ１０８、制御信号線１１４、及び選択信号線１１６が設けられる。制御信号線１１４と選択信号線１１６とは図示されない絶縁層を挟んで交差して配置され、交差部にトランジスタ１０８が設けられる。第１基板１５０と第２基板１５２とは、複数のパッチ電極１０２が配列された領域を囲むように配置されるシール材によって張り合わされる。液晶層１１０（図示されず）は、シール材１１８に囲まれた領域に封入される。
　電波反射装置１００は、電波の反射面１２０を有する。電波の反射面１２０は、複数のパッチ電極１０２が電波の入射側に配置され、液晶層１１０（図示されず）を挟んで対向電極１０４が複数のパッチ電極１０２の背面に配置された構造を有する。第１基板１５０には、反射面１２０の外側の領域に第１駆動回路１２２、第２駆動回路１２４、及び端子部１２６が設けられる。第１駆動回路１２２は選択信号線１１６に選択信号を出力し、第２駆動回路１２４は制御信号線１１４に制御信号を出力する。端子部１２６は外部回路との接続を形成する領域である。複数の端子電極１２７は第１基板１５０の端部に沿って配置されている。端子部１２６には、図示されないフレキシブルプリント回路基板が接続され、外部回路より、第１駆動回路１２２及び第２駆動回路１２４を駆動するための信号、電力が入力される。
　パッチ電極１０２は、配線１０６によってトランジスタ１０８と電気的に接続される。パッチ電極１０２と配線１０６との接続は、図１に示す構成と同様である。容量電極１５４は、上述したように、それぞれのパッチ電極１０２に接続する配線１０６と重畳するように配置される。トランジスタ１０８のスイッチング（オン状態及びオフ状態の切り替え）は、選択信号線１１６に印加される選択信号により制御される。トランジスタ１０８がオン状態になると制御信号線１１４から制御信号に基づく電圧がパッチ電極１０２に印加される。複数のパッチ電極１０２は、トランジスタ１０８を介して個々に制御信号に基づく電圧が印加される。
　複数のパッチ電極１０２のそれぞれに、所定の制御信号に基づく電圧が印加されることで、反射面１２０を形成する反射素子１０１ごとに液晶の配向状態を制御することが可能となる。その結果、反射面１２０に入射した電波（直線偏波）を第１方向と同じ方向（別言すれば、平行又は略平行）にある反射軸ＶＲを中心として、図面に向かって左右方向に反射することができ、第２方向と同じ方向（別言すれば、平行又は略平行な方向）にある反射軸ＨＲを中心として図面に向かって上下方向へも反射することができる。すなわち、電波反射装置１００は、第１方向と同じ方向（別言すれば、平行又は略平行な方向）にある反射軸ＶＲと、第２方向と同じ方向（別言すれば、平行又は略平行な方向）にある反射軸ＶＨを有するため、反射軸ＶＲを回転軸とした方向、反射軸ＨＲを回転軸とした方向、さらにこれらを組み合わせた斜め方向に反射角を制御することができる。
　図７は、パッチ電極１０２にトランジスタ１０８が接続された電波反射装置１００の断面構造の一例を示す。第１基板１５０にトランジスタ１０８及びパッチ電極１０２が設けられ、第２基板１５２に対向電極１０４が設けられる。トランジスタ１０８は、第１ゲート電極１３２、第１ゲート絶縁層１３３、半導体層１３４、第２ゲート絶縁層１３７、及び第２ゲート電極１３８が積層された構造を有する。第１ゲート電極１３２と第１基板１５０との間には、下地絶縁層１３０が設けられていてもよい。第１ゲート絶縁層１３３と第２ゲート絶縁層１３７との間に半導体層１３４と接触する第１入出力電極１３５及び第２入出力電極１３６が設けられる。
　トランジスタ１０８を覆うように第１層間絶縁層１３９が設けられる。第１層間絶縁層１３９の上に制御信号線１１４が設けられる。制御信号線１１４は、第１層間絶縁層１３９及び第２ゲート絶縁層１３７を貫通するコンタクトホールによって第１入出力電極１３５と接続される。また、第１層間絶縁層１３９の上に接続配線１４０が設けられ、第２入出力電極１３６と接続される。図示されないが、第１ゲート電極１３２は、同じ導電層で形成される選択信号線１１６（図示されず）と接続されている。また、第２ゲート電極１３８は、半導体層１３４と重ならない領域で第１ゲート電極１３２と接続されている。
　制御信号線１１４及び接続配線１４０を覆うように第２層間絶縁層１４１が設けられる。さらにトランジスタ１０８により形成される段差を埋めるように平坦化層１４２が設けられる。平坦化層１４２の上にパッシベーション層１４３が設けられ、その上にパッチ電極１０２及び配線１０６が設けられる（図３及び図５に示す例では、第２絶縁層１５８の上に設けられる）。パッチ電極１０２と配線１０６は同じ導電層で形成される。図４は、パッチ電極１０２から配線１０６が連続する構造を示す。配線１０６は、パッチ電極１０２からトランジスタ１０８の方に延伸され、パッシベーション層１４３、平坦化層１４２、及び第２層間絶縁層１４１を貫通するコンタクトホールにより接続配線１４０と接続される。別言すれば、配線１０６は、パッチ電極１０２と同じ絶縁層の上に設けられ、コンタクトホールを介してトランジスタ１０８と接続される。
　容量電極１５４は、トランジスタ１０８の構成の一部である電極やトランジスタ１０８に接続する配線を用いて形成することができる。図７は、接続配線１４０と同様の工程で形成された容量電極１５４の例を示す。容量電極１５４は、接続配線１４０と同様に、第１層間絶縁層１３９の上に設けられる。ここで、図３及び図５に示す容量電極１５４が形成される第１絶縁層１５６は、下地絶縁層１３０、第１ゲート絶縁層１３３、第２ゲート絶縁層１３７、および第１層間絶縁層１３９に相当する。容量電極１５４は、後述する接続配線１４０と同様の材料を用いて形成される。
　容量電極１５４は、トランジスタ１０８の構成の他の一部である第１ゲート電極１３２、第１入出力電極１３５、第２入出力電極１３６、または第２ゲート電極１３８やトランジスタ１０８に接続する制御信号線１１４等と同様の工程にて形成することができる。容量電極１５４に用いられる材料は、同様の工程で形成される電極または配線と同様の材料を用いられる。
　容量電極１５４が形成される第１絶縁層１５６は、上述したように各構成が形成される絶縁材料を用いられた層に相当する。例えば、容量電極１５４の形成に第２入出力電極１３６の工程を用いる。第２入出力電極１３６は第１ゲート絶縁層１３３および下地絶縁層１３０上に形成されることから、第１絶縁層１５６は、第１ゲート絶縁層１３３および下地絶縁層１３０に相当する。
　第２基板１５２には、対向電極１０４が設けられる。第１配向膜１１２Ａがパッチ電極１０２及び配線１０６の上に設けられ、第２配向膜１１２Ｂが対向電極１０４の上に設けられる。第１基板１５０と第２基板１５２との間に液晶層１１０が設けられる。
　第１基板１５０に形成される各層は以下のような材料を用いて形成される。下地絶縁層１３０は、例えば、シリコン酸化膜で形成される。第１ゲート絶縁層１３３、第２ゲート絶縁層１３７は、例えば、酸化シリコン膜、又は酸化シリコン膜と窒化シリコン膜の積層体で形成される。半導体層１３４は、アモルファスシリコン、多結晶シリコンのようなシリコン半導体、酸化インジウム、酸化亜鉛、酸化ガリウムなどの金属酸化物を含む酸化物半導体で形成される。第１ゲート電極１３２及び第２ゲート電極１３８は、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）又はこれらの合金で構成されてもよい。第１入出力電極１３５、第２入出力電極１３６、制御信号線１１４、接続配線１４０は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）などの金属材料を用いて形成される。例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）の積層構造、又はモリブデン（Ｍｏ）／アルミニウム（Ａｌ）／モリブデン（Ｍｏ）の積層構造で構成される。第１層間絶縁層１３９及び第２層間絶縁層１４１は、酸化シリコン膜、酸窒化シリコン膜などで形成され、パッシベーション層１４３は窒化シリコン膜で形成される。平坦化層１４２は、アクリル、ポリイミドなどの樹脂材料で形成される。パッチ電極１０２、配線１０６、及び対向電極１０４は、アルミニウム（Ａｌ）、銅（Ｃｕ）などの金属膜、酸化インジウムスズ（ＩＴＯ）などの透明導電膜で形成される。
　図６に示すように、第１ゲート電極１３２及び第２ゲート電極１３８に選択信号を印加してトランジスタ１０８をオン状態とすることで、トランジスタ１０８を介して制御信号線１１４とパッチ電極１０２とを導通させることができる。そして、制御信号線１１４から制御信号に基づく電圧がパッチ電極１０２に印加されることで、液晶層１１０における液晶分子の配向状態を制御することができる。その結果、パッチ電極１０２と対向電極１０４とに挟まれた領域における液晶層１１０の誘電率を変化させることができ、第１基板１５０側から入射した電波（直線偏波）に対する反射波の位相を制御することができる。
　なお、本実施形態では、電波反射装置１００が直線偏波（垂直偏波、水平偏波）を反射する場合について説明したが、円偏波を反射する場合でも上記で説明したことと同様の効果を得ることができる。
　以上のように、本発明の一実施形態に係る電波反射装置１００は、パッチ電極１０２と第１基板１５０との間に容量電極１５４を設けることで、第１基板１５０上に形成されるパッチ電極１０２、ＴＦＴ（トランジスタ１０８）、配線を含む構造体によって付加される容量を大きくすることができる。第１基板１５０上に形成されるパッチ電極１０２、ＴＦＴ、配線を含む構造体によって付加される容量が大きくなっていることで、剥離帯電により生じた電荷がパッチ電極に突入しても、パッチ電極１０２に印加される電圧の上昇を抑制することができる。その結果、パッチ電極１０２と電気的に接続するトランジスタ１０８や配線との間の絶縁破壊に基づく配線ショート等が発生しにくくなる。このように、絶縁破壊の発生を抑制することで反射素子１０１の素子欠陥は低減され、電波反射装置１００の歩留まりを高くすることができる。
　本発明の一実施形態として例示した電波反射装置の各種構成は相互に矛盾しない限り適宜組み合わせることができる。また、本明細書及び図面に開示された電波反射装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
　本明細書に開示された実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
　１００：電波反射装置、１０１：反射素子、１０２：パッチ電極、１０２Ｓ－１：第１面、１０２Ｓ－２：第２面、１０４：対向電極、１０４Ｓ－１：第１面、１０６：配線、１０６Ｓ－１：第１面、１０６Ｓ－２：第２面、１０８：トランジスタ、１１０：液晶層、１１２Ａ：第１配向膜、１１２Ｂ：第２配向膜、１１４：制御信号線、１１６：選択信号線、１１８：シール材、１２０：反射面、１２２：第１駆動回路、１２４：第２駆動回路、１２６：端子部、１２７：端子電極、１３０：下地絶縁層、１３２：第１ゲート電極、１３３：第１ゲート絶縁層、１３４：半導体層、１３５：第１入出力電極、１３６：第２入出力電極、１３７：第２ゲート絶縁層、１３８：第２ゲート電極、１３９：第１層間絶縁層、１４０：接続配線、１４１：第２層間絶縁層、１４２：平坦化層、１４３：パッシベーション層、１５０：第１基板、１５２：第２基板、１５４：容量電極、１５４Ｓ－１：第１面、１５６：第１絶縁層、１５８：第２絶縁層、１０２１：第１辺、１０２２：第２辺、１０２３：第３辺、１０２４：第４辺、１０６１：第１直線部分、１０６２：第２直線部分、１５４１：部分

Claims (10)

  1. 　第１基板と、
    　前記第１基板と対向する第２基板と、
    　前記第１基板と前記第２基板との間の液晶層と、
    　前記第１基板と前記液晶層との間のパッチ電極と、
    　前記第１基板と前記パッチ電極との間の少なくとも一つの容量電極と、
    　前記第１基板と前記パッチ電極との間の前記パッチ電極と電気的に接続されるトランジスタと、を有する、
    　電波反射装置。
  2. 　前記第１基板と前記パッチ電極との間に第１絶縁層および第２絶縁層と、をさらに有し、
    　前記少なくとも一つの容量電極は、前記第１絶縁層上に位置し、
    　前記パッチ電極は、前記第２絶縁層上に位置し、
    　前記第２絶縁層の膜厚は、前記液晶層の膜厚より小さい、請求項１に記載の電波反射装置。
  3. 　前記第２基板上に前記パッチ電極に対向する対向電極と、をさらに有し、
    　前記少なくとも一つの容量電極に対向する前記パッチ電極の第１面から前記パッチ電極に対向する前記少なくとも一つの容量電極の第１面までの距離は、前記対向電極に対向する前記パッチ電極の第２面から前記パッチ電極に対向する前記対向電極の第１面までの距離より小さい、請求項１に記載の電波反射装置。
  4. 　前記パッチ電極と前記トランジスタとを電気的に接続する配線と、をさらに有し、
    　前記少なくとも一つの容量電極は、平面視において前記配線と重畳する、請求項１に記載の電波反射装置。
  5. 　前記少なくとも一つの容量電極は、平面視において前記パッチ電極と離隔し、前記配線の一部と重畳する、請求項４に記載の電波反射装置。
  6. 　前記少なくとも一つの容量電極は、平面視において前記パッチ電極と重畳する、請求項１に記載の電波反射装置。
  7. 　前記少なくとも一つの容量電極の一辺の長さは、前記パッチ電極の一辺の長さより短い、請求項６に記載の電波反射装置。
  8. 　前記少なくとも一つの容量電極は、平面視において前記パッチ電極の外縁より内側に位置する、請求項１に記載の電波反射装置。
  9. 　前記少なくとも一つの容量電極は、複数の容量電極を含み、
    　前記複数の容量電極は、平面視において前記パッチ電極と重畳する、請求項１に記載の電波反射装置。
  10. 　前記少なくとも一つの容量電極は、電気的にフローティング状態である、請求項１に記載の電波反射装置。
PCT/JP2025/002052 2024-03-14 2025-01-23 電波反射装置 Pending WO2025192048A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024039870 2024-03-14
JP2024-039870 2024-03-14

Publications (1)

Publication Number Publication Date
WO2025192048A1 true WO2025192048A1 (ja) 2025-09-18

Family

ID=97063309

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/002052 Pending WO2025192048A1 (ja) 2024-03-14 2025-01-23 電波反射装置

Country Status (1)

Country Link
WO (1) WO2025192048A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218966A (ja) * 2008-03-11 2009-09-24 Nec Tokin Corp Ｅｂｇ構造体の製造方法、ｅｂｇ構造体、ｅｂｇ構造シート及びアンテナ装置
WO2020262394A1 (ja) * 2019-06-25 2020-12-30 京セラ株式会社 アンテナ、無線通信モジュール及び無線通信機器
WO2021059738A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 アンテナモジュールおよびその製造方法、ならびに、集合基板
WO2023140243A1 (ja) * 2022-01-24 2023-07-27 株式会社ジャパンディスプレイ リフレクトアレイ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218966A (ja) * 2008-03-11 2009-09-24 Nec Tokin Corp Ｅｂｇ構造体の製造方法、ｅｂｇ構造体、ｅｂｇ構造シート及びアンテナ装置
WO2020262394A1 (ja) * 2019-06-25 2020-12-30 京セラ株式会社 アンテナ、無線通信モジュール及び無線通信機器
WO2021059738A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 アンテナモジュールおよびその製造方法、ならびに、集合基板
WO2023140243A1 (ja) * 2022-01-24 2023-07-27 株式会社ジャパンディスプレイ リフレクトアレイ

Similar Documents

Publication Publication Date Title
US20240364008A1 (en) Reflect array
US20240243484A1 (en) Reflect array
US20250015508A1 (en) Reflect array
US20250149800A1 (en) Reflecting device
US20250253898A1 (en) Intelligent reflecting surface
WO2025192048A1 (ja) 電波反射装置
US20260011928A1 (en) Intelligent reflecting surface
US20250266865A1 (en) Intelligent reflecting surface
US20260005436A1 (en) Reflecting element for intelligent reflecting surface
US20250379617A1 (en) Intelligent reflecting surface
US12578599B2 (en) Reflecting device having liquid crystal material
US20250379367A1 (en) Intelligent reflecting surface
US20250226588A1 (en) Intelligent reflecting surface
WO2024180881A1 (ja) 電波反射板
US20260003234A1 (en) Intelligent reflecting surface
US20250210880A1 (en) Reflecting device
US20250309559A1 (en) Intelligent reflecting surface
US20250309554A1 (en) Intelligent reflecting surface
WO2024176879A1 (ja) 電波反射板及び電波反射装置
US20250093708A1 (en) Reflecting device
WO2025192577A1 (ja) 液晶メタサーフェス反射板
WO2025192578A1 (ja) 液晶メタサーフェス反射板
WO2025089192A1 (ja) 電波吸収装置及び電波吸収装置を備えた電波吸収システム
WO2026088586A1 (ja) 電波反射装置
WO2025142111A1 (ja) 電波反射板および電波反射装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25771631

Country of ref document: EP

Kind code of ref document: A1