WO2025148402A1 - 显示基板和显示装置 - Google Patents

显示基板和显示装置

Info

Publication number
WO2025148402A1
WO2025148402A1 PCT/CN2024/120404 CN2024120404W WO2025148402A1 WO 2025148402 A1 WO2025148402 A1 WO 2025148402A1 CN 2024120404 W CN2024120404 W CN 2024120404W WO 2025148402 A1 WO2025148402 A1 WO 2025148402A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
hole
isolation dam
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/CN2024/120404
Other languages
English (en)
French (fr)
Other versions
WO2025148402A9 (zh
Inventor
高肖肖
邓雷
安旭东
唐霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of WO2025148402A1 publication Critical patent/WO2025148402A1/zh
Publication of WO2025148402A9 publication Critical patent/WO2025148402A9/zh
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes

Definitions

  • the present disclosure relates to, but is not limited to, the field of display devices, and in particular to a display substrate and a display device.
  • OLED Organic Light Emitting Diode
  • QLED Quantum-dot Light Emitting Diode
  • TFT thin film transistors
  • the first electrode layer covering the driving circuit layer is peeled off, which affects the yield rate of the product.
  • the first electrode layer 50 may cover the surface of the wiring layer 207 away from the substrate 10, that is, the first electrode layer 50 is located on the side of the third wiring layer 207 away from the second wiring layer 207, and the first electrode layer 50 also covers the side of the driving circuit layer 20 away from the substrate 10 and in the driving circuit area 10d and the display area 10a.
  • the first electrode layer 50 may be made of a conductive material, and the first electrode layer 50 may be arranged in the same layer as the anode of the light-emitting device.
  • the first electrode layer 50 also covers the other surfaces of the first isolation dam 205 except the surface facing the wiring layer 207, so that the first isolation dam 205 is wrapped.
  • the orthographic projection of the first electrode layer 50 on the substrate 10 may overlap with the isolation dam area 10e, and the orthographic projection of the first electrode layer 50 on the substrate 10 may overlap with the driving circuit area 10d.
  • the low voltage (VSS) required by the pixel driving circuit in the display area 10a is introduced from the binding pad of the binding area 10c and is transmitted to the second power line VSS of each pixel driving circuit through the power line. Since the power line needs to be transmitted through the first electrode layer 50, the impedance of the first electrode layer 50 is high, and there is a voltage drop in the voltage signal transmission. The voltage loss of the power line reduces the display brightness uniformity of the display area 10a, affecting the high-quality display.
  • At least one first through hole 501 is provided on the first electrode layer 50, and the first through hole 501 extends along the first direction and penetrates the first electrode layer 50, and the orthographic projection of the at least one first through hole 501 on the substrate 10 is located within the orthographic projection of the wiring layer 207 on the substrate 10, and one end of the first through hole 501 close to the substrate 10 extends to the third wiring layer 210.
  • the orthographic projection of the at least one first through hole 501 on the substrate 10 may be located between the orthographic projection of the first isolation dam 205 on the substrate 10 and the driving circuit area 10d.
  • the multiple first through holes 501 are rectangular holes and are arranged linearly on a plane parallel to the substrate 10.
  • the multiple first through holes 501 are arranged at equal intervals along the second direction, and the second direction is parallel to the substrate 10 and perpendicular to the first direction, but is not limited to this.
  • the multiple first through holes 501 are arranged at non-equal intervals along the second direction.
  • the multiple first through holes 501 are staggered in the third direction.
  • the multiple first through holes 501 are arranged in an array or irregularly, and the third direction is parallel to the substrate 10 and perpendicular to the second direction.
  • the hole shapes of multiple first through holes 501 are inconsistent, and some of the first through holes 501 can be circular holes, and the other part of the first through holes 501 can be rectangular holes.
  • Multiple first through holes 501 are circular and linearly arranged on a plane parallel to the substrate 10 (a plane formed by the second direction and the third direction), but not limited to this, for example, multiple first through holes 501 are irregularly arranged on a plane parallel to the substrate 10 (a plane formed by the second direction and the third direction).
  • a plurality of first through holes 501 are provided, and the orthographic projections of the plurality of first through holes 501 on the substrate 10 are all located between the orthographic projections of the first isolation dam 205 on the substrate 10 and the driving circuit area 10 d, and the total area of the orthographic projections of the plurality of first through holes 501 on the substrate 10 is set to be no less than 10% of the total area of the isolation dam area 10 e.
  • FIG8 is a schematic diagram of another display substrate of the present exemplary embodiment
  • FIG9 is a partially enlarged schematic diagram of point C in FIG8
  • the display substrate may include a breathable insulating layer 60
  • the insulating layer 60 may be located in the first through hole 501, so that the insulating layer 60 fills the first through hole 501.
  • the insulating layer 60 may be made of polyimide (PI) glue.
  • PI glue has good air permeability and can pass water vapor, so that water vapor can pass through the insulating layer 60 and be discharged from the first through hole.
  • PI glue is a polymer material with excellent comprehensive performance.
  • Insulating layer 6 0 fills each first through hole 501, one end of the insulating layer 60 close to the substrate 10 is attached to the third wiring layer 210, and the end of the insulating layer 60 away from the substrate 10 protrudes from the first through hole 501.
  • the edge of the first through hole 501 away from the substrate 10 is set as the first edge 502, and the insulating layer 60 wraps the first edge 502, so that the first electrode layer 50 is not easy to warp at the edge of the first through hole 501.
  • the insulating layer 60 is set to be the same material as the pixel definition layer in the light emitting structure layer 30, and is set at the same layer as the pixel definition layer.
  • the insulating layer 60 can be made by the patterning process of the pixel definition layer.
  • FIG10 is a schematic diagram of another display substrate of the exemplary embodiment.
  • a plurality of first through holes 501 are provided, and the orthographic projections of all the first through holes 501 on the substrate 10 may be located within the orthographic projection of the wiring layer 207 on the substrate 10, but the plurality of first through holes 501 are respectively located on both sides of the second direction of the first isolation dam 205.
  • the orthographic projections of a portion of the first through holes 501 on the substrate 10 may be located between the orthographic projection of the first isolation dam 205 on the substrate 10 and the driving circuit area 10d, and the other portion of the first through holes 501 are located between the first isolation dam 205 and the second isolation dam 206, so that there is at least one first through hole 501 whose orthographic projection on the substrate 10 is located between the orthographic projection of the first isolation dam 205 on the substrate 10 and the orthographic projection of the second isolation dam 206 on the substrate 10.
  • the orthographic projection of the at least one first through hole 501 on the substrate 10 may be located between the orthographic projection of the first isolation dam 205 on the substrate 10 and the driving circuit area 10d.
  • an insulating layer 60 is provided in the first through hole 501.
  • the second through hole 503 is arranged corresponding to the first isolation dam 205, and the second through hole 503 extends to the surface of the first isolation dam 205, so that water vapor can be discharged from the second through hole 503, and the orthographic projection of the second through hole 503 on the substrate 10 is located within the orthographic projection of the first isolation dam 205 on the substrate 10.
  • the hole shape and size of the multiple second through holes 503 are consistent, the multiple second through holes 503 are circular holes, but not limited thereto, for example, the second through holes 503 can be rectangular holes, trapezoidal holes, triangular holes, diamond holes, polygonal holes, irregular holes, etc., and the multiple second through holes 503 can be arranged linearly.
  • the third through hole 504 is located at the portion of the first electrode layer 50 covering the driving circuit area 10d, and the third through hole 504 extends in a direction perpendicular to the substrate 10 and extends to the end surface of the driving circuit layer 20 away from the substrate 10, that is, extends to the end surface of the third flat layer 203 away from the substrate 10, so that water vapor can be discharged from the third through hole 504, and the orthographic projection of the third through hole 504 on the substrate 10 is within the driving circuit area 10d.
  • a plurality of third through holes 504 are provided, and the hole shape and size of the plurality of third through holes 504 are consistent.
  • the plurality of third through holes 504 are circular holes, but are not limited thereto.
  • the third through holes 504 may be rectangular holes, trapezoidal holes, triangular holes, diamond holes, polygonal holes, irregular holes, etc.
  • the plurality of third through holes 504 may be arranged in an array.
  • FIG12 is a first schematic diagram of the preparation of the display substrate of the exemplary embodiment
  • FIG13 is a second schematic diagram of the preparation of the display substrate of the exemplary embodiment.
  • a preparation method may include preparing a driving circuit layer 20 on a substrate 10, preparing a first electrode layer 50 on the driving circuit layer 20, and preparing an insulating layer 60.
  • it is necessary to prepare a first flat layer 201, a second flat layer 202, a third flat layer 203, a wiring layer 207, etc.
  • the mask used in the patterning process of the first electrode layer 50 needs to match the first electrode layer 50 having the first through hole 501, the second through hole 503, and the third through hole 504.
  • the processes such as pre-baking, post-baking, and etching all require a high temperature environment. In this environment, water vapor can be removed from the first through hole 501, the second through hole 503, and the third through hole 504 in time to avoid peeling.
  • the insulating layer 60 can be made by the patterning process of the pixel definition layer in the light-emitting structure layer 30.
  • an insulating film is deposited on the electrode layer pattern 506, and then a photoresist is coated on the insulating film, exposed, developed, etched, and debonded to obtain a pixel definition layer pattern.
  • the pixel definition layer pattern includes the insulating layer 60.
  • the mask used in this process needs to match the insulating layer 60.
  • the preparation of the light-emitting structure layer 30 and the encapsulation structure layer 40 is continued to complete, and the display substrate is completed.
  • the organic light-emitting layer in the light-emitting structure layer 30 can be a tandem OLED structure.
  • a display device includes the above-mentioned display substrate, and the display device can be an OLED display device.
  • the display device provided in the embodiment of the present disclosure can be applied to electronic devices, and the electronic devices can be mobile phones, tablet computers, televisions, monitors, laptop computers, digital photo frames, navigators, car displays, and any products or components with display functions such as wearable devices, such as smart watches, smart bracelets, smart glasses, smart headphones, smart clothing, head-mounted displays, etc.
  • the display device is a mobile phone.
  • the display substrate of this example adds a first through hole 501 on the first electrode layer 50, so that water vapor can be released from the first through hole 501 in time during the preparation process of the display substrate, thereby preventing the first electrode layer 50 from detaching.
  • the position of the first through hole 501 is covered with an insulating layer 60, so that the first through hole 501 is closed, preventing the upper structure from being directly connected to the wiring layer, and the insulating layer 60 is breathable and does not affect the permeation of water vapor.
  • the insulating layer 60 can wrap the edge of the first through hole 501 to prevent the edge of the first through hole 501 from warping.
  • Such software may be distributed on a computer-readable medium, which may include a computer storage medium (or a non-transitory medium) and a communication medium (or a temporary medium).
  • a computer storage medium includes volatile and non-volatile, removable and non-removable media implemented in any method or technology for storing information (such as computer-readable instructions, data structures, program modules or other data).
  • Computer storage media include, but are not limited to, RAM, ROM, EEPROM, flash memory or other memory technology, CD-ROM, digital versatile disk (DVD) or other optical disk storage, magnetic cassette, magnetic tape, disk storage or other magnetic storage device, or any other medium that can be used to store desired information and can be accessed by a computer.
  • communication media typically embodies computer readable instructions, data structures, program modules, or other data in a modulated data signal such as a carrier wave or other transport mechanism, and may include any information delivery media.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板和显示装置。显示基板包括基底(10)和第一电极层(50)，所述第一电极层(50)上设有至少一个第一通孔(501)，所述第一通孔(501)在垂直于所述基底(10)方向贯穿所述第一电极层(50)，所述第一通孔(501)在所述基底(10)上的正投影处于所述隔离坝区(10e)内且设置为与所述隔离坝(204)在所述基底(10)上的正投影不交叠。显示装置包括上述的显示基板。

Description

显示基板和显示装置
本申请要求于2024年01月09日提交的、申请号为202410032875.3、发明名称为“显示基板和显示装置”的中国专利申请的优先权，其内容应理解为通过引用的方式并入本申请中。
技术领域
本公开涉及但不限于显示设备领域，尤其涉及一种显示基板和显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
目前，覆盖在驱动电路层的第一电极层存在剥离的情况，影响产品的良品率。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供了一种显示基板，其中，包括：
基底，所述基底包括显示区、驱动电路区和隔离坝区，所述驱动电路区位于所述显示区和所述隔离坝区之间；
驱动电路层，所述驱动电路层设置在所述基底上，所述驱动电路层包括隔离坝，所述隔离坝在所述基底上的正投影位于所述隔离坝区内；
第一电极层，所述第一电极层位于所述驱动电路层远离所述基底的一侧，所述第一电极层在所述基底上的正投影至少位于所述隔离坝区内；
所述第一电极层设有至少一个第一通孔，所述第一通孔在垂直于所述基底方向贯穿所述第一电极层，所述第一通孔在所述基底上的正投影处于所述隔离坝区内，所述第一通孔在所述基底上的正投影设置为与所述隔离坝在所述基底上的正投影不交叠。
在一些示例性实施例中，还包括透气的绝缘层，所述绝缘层设置在所述第一通孔内。
在一些示例性实施例中，所述绝缘层远离所述基底的一端突出所述第一通孔，所述绝缘层包裹所述第一通孔远离所述基底一侧的边沿。
在一些示例性实施例中，所述绝缘层的材料包括聚酰亚胺胶。
在一些示例性实施例中，所述隔离坝包括第一隔离坝和第二隔离坝，所述第一隔离坝位于所述第二隔离坝靠近所述显示区的一侧，至少一个所述第一通孔在所述基底上的正投影设置在所述第一隔离坝在所述基底上的正投影和所述驱动电路区之间。
在一些示例性实施例中，所述驱动电路层包括走线层，所述走线层在所述基底上的正投影位于所述隔离坝区内；
所述第一电极层覆盖所述走线层远离所述基底的表面，所述第一通孔在所述基底上的 正投影位于所述走线层在所述基底上的正投影内，所述第一通孔靠近所述基底的一端延伸至所述走线层。
在一些示例性实施例中，所述走线层包括沿远离所述基底方向依次层叠设置的第一走线层、第二走线层和第三走线层，所述第一电极层位于所述第三走线层远离所述第二走线层的一侧。
在一些示例性实施例中，所述第一隔离坝设置在所述走线层远离所述基底的端面，所述第一电极层设置为覆盖所述第一隔离坝；
所述第一电极层设有第二通孔，所述第二通孔在所述基底上的正投影与所述第一隔离坝在所述基底上的正投影至少部分交叠。
在一些示例性实施例中，所述第一通孔设有多个，至少一个所述第一通孔在所述基底上的正投影设置在所述第一隔离坝在所述基底上的正投影和所述第二隔离坝在所述基底上的正投影之间。
在一些示例性实施例中，所述第一通孔设有多个，多个所述第一通孔设置为在平行于所述基底的平面上呈线性排列、阵列排布或不规则排列。
在一些示例性实施例中，所述第一通孔设置为沿垂直于所述基底方向延伸，所述第一通孔平行于所述基底方向上的截面设置为矩形、圆形、椭圆形、三角形、菱形或不规则图形。
在一些示例性实施例中，所述第一通孔在所述基底的正投影的总面积设置为不小于所述隔离坝区的面积的10％。
在一些示例性实施例中，所述第一电极层设有第三通孔，所述第一电极层在所述基底上的正投影至少位于所述驱动电路区内，所述第三通孔在所述基底上的正投影至少位于所述驱动电路区内。
本公开实施例提供了一种显示装置，其中，包括上述的显示基板。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图概述
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为一种显示装置的结构示意图；
图2为一种显示基板的平面结构示意图；
图3为一种显示基板的剖面结构示意图；
图4为本示例性实施例的一种显示基板示意图；
图5为图4中的A处剖面示意图；
图6为图5中的B-B向剖视图；
图7为本示例性实施例的又一种显示基板示意图；
图8为本示例性实施例的另一种显示基板示意图；
图9为图8中的C处局部放大示意图；
图10为本示例性实施例的又一种显示基板示意图；
图11为本示例性实施例的另一种显示基板示意图；
图12为本示例性实施例的显示基板的第一制备示意图；
图13为本示例性实施例的显示基板的第二制备示意图。
详述
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线状成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线状成的 角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
本公开实施例中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括像素驱动电路，像素驱动电路与扫描信号线、发光信号线和数据信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以单元行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。在示例性实施方式中，像素阵列可以设置在显示基板上。
图2为一种显示基板的平面结构示意图。如图2所示，显示基板可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3。每个子像素可以均包括电路单元和发光器件，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、发光信号线和数据信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。每个子像素中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3可以是出射绿色光线的绿色子像素(G)。在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，三个子像素可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。
在示例性实施方式中，像素单元可以包括四个子像素，四个子像素可以采用水平并列、竖直并列或正方形等方式排列，本公开在此不做限定。
图3为一种显示基板的剖面结构示意图，如图3所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底10上的驱动电路层20、设置在驱动电路层20远离基底10一侧的发光结构层30以及设置在发光结构层30远离基底10一侧的封装结构层40。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。
在示例性实施方式中，基底10可以是柔性基底，或者可以是刚性基底。驱动电路层20可以包括多个电路单元，每个电路单元可以至少包括由多个晶体管和存储电容构成的像素驱动电路。发光结构层30可以包括多个发光器件，每个发光器件可以至少包括阳极、像素定义层、有机发光层和阴极，阳极与像素驱动电路连接，有机发光层与阳极连接，阴极与有机发光层连接，有机发光层在阳极和阴极驱动下出射相应颜色的光线，有机发光层可以是串联式OLED结构。封装结构层40可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层30，但不限于此，例如第一封装层、第二封装层和第三封装层均为无机材料或均为有机材料。
目前，处于边框区域的第一电极层存在剥离的情况，即覆盖在驱动电路层的第一电极层具有部分脱离了驱动电路层，这种情况增加了电阻，影响了第一电极层的导电效果，降低了产品的良品率。申请人经研究和实验发现了第一电极层剥离的原因，第一电极层进行图案化工艺过程中，通常处于高温环境，高温使水汽释放，第一电极层阻挡了水汽，因此第一电极层被水汽顶起，引起第一电极层剥离。
图4为本示例性实施例的一种显示基板示意图，图5为图4中的A处剖面示意图，图6为图5中的B-B向剖视图，在一些示例性实施例中，一种显示基板，如图4至图6所示，显示基板包括基底10、驱动电路层20、第一电极层50，其中，基底10包括显示区10a、驱动电路区10d和隔离坝区10e，驱动电路区10d位于显示区10a和隔离坝区10e之间。驱动电路层20设置在基底10上，驱动电路层20包括隔离坝，隔离坝204在基底10上的正投影位于隔离坝区10e内。第一电极层50位于驱动电路层20远离基底10的一侧，第一电极层50在基底10上的正投影至少位于隔离坝区10e内。第一电极层50设有至少一个第一通孔501，第一通孔501在垂直于基底10方向(即第一方向)贯穿第一电极层50，第一通孔501在基底10上的正投影处于隔离坝区10e内且设置为与隔离坝204在基底10上的正投影不交叠。由此，本示例的显示基板，通过在第一电极层50上增加第一通孔501，使得水汽可以从第一通孔501及时释放，从而避免第一电极层50脱离。
在一些示例性实施例中，如图4至图6所示，基底10可以包括显示区10a和非显示区，非显示区可以包括位于显示区10a一侧的绑定区10c和位于显示区10a其它侧的边框区10b。在示例性实施方式中，显示区10a可以包括以矩阵方式排布的多个子像素，子像素可以包括像素驱动电路和发光器件，绑定区10c可以至少包括隔离坝和将多个子像素的信号线连接至外部驱动装置的绑定电路，边框区10b可以至少包括隔离坝、栅极驱动电路(Gate Driver on Array，简称GOA)和向多个子像素传输电压信号的电源线，绑定区10c和边框区10b的隔离坝形成环绕显示区10a的环形结构。在平行于基底10的平面内，边框区10b包括沿着远离显示区10a的方向依次设置的驱动电路区10d和隔离坝区10e，使得驱动电路区10d位于隔离坝区10e和显示区10a之间。
在一些示例性实施例中，如图6所示，驱动电路层20可以设置在基底10在第一方向 的一侧，驱动电路层20可包括在远离基底10方向依次层叠设置的第一平坦层201、第二平坦层202和第三平坦层203，驱动电路层20在隔离坝区10e内设有第四通孔211。驱动电路层20可以包括走线层207，走线层207可设置在第四通孔211内，使得走线层207在基底10上的正投影位于隔离坝区10e内。走线层207可以包括沿远离基底10方向依次层叠设置的第一走线层208、第二走线层209和第三走线层210，第一走线层208、第二走线层209和第三走线层210均采用导电材料。驱动电路层20在驱动电路区10d至少包括栅极驱动电路，栅极驱动电路可与处于显示区10a中的像素驱动电路的第一扫描线和第二扫描线连接。驱动电路层20在隔离坝区10e至少包括电源线，电源线可与处于显示区10a中的像素驱动电路的第二电源线VSS连接。
在一些示例性实施例中，如图6所示，隔离坝204可以包括第一隔离坝205和第二隔离坝206，第一隔离坝205和第二隔离坝206可均沿着平行于显示区10a边缘的方向延伸，第一隔离坝205和第二隔离坝206配置为阻隔从边框区10b进入显示区10a的水汽。在第二方向上，第一隔离坝205与显示区10a边缘的距离小于第二隔离坝206与显示区10a边缘的距离，即第一隔离坝205位于所述第二隔离坝206靠近显示区10a的一侧。第一隔离坝205可布置在走线层207远离基底10的端面，即处于第三走线层210远离第二走线层209的表面，而且第二隔离坝206突出第三走线层210远离第二走线层209的表面。
在一些示例性实施例中，如图6所示，第一电极层50可以覆盖走线层207远离基底10的表面，即第一电极层50位于第三走线层207远离第二走线层207的一侧，第一电极层50还覆盖了驱动电路层20远离基底10一侧且处于驱动电路区10d和显示区10a的部分。第一电极层50可采用导电材料，第一电极层50可与发光器件的阳极同层布置。第一电极层50还覆盖了第一隔离坝205的表面中除面向走线层207的表面外的其他表面，使得第一隔离坝205被包裹。由此，第一电极层50在基底10上的正投影可以和隔离坝区10e部分交叠，而且第一电极层50在基底10上的正投影可以和驱动电路区10d重叠。显示区10a中像素驱动电路所需的低电压(VSS)从绑定区10c的绑定焊盘引入，经过电源线输送给每个像素驱动电路的第二电源线VSS，由于电源线需要通过第一电极层50输送，第一电极层50的阻抗高，电压信号传输就存在压降，电源线的电压损失降低了显示区10a域的显示亮度均一性，影响高品质显示。
在一些示例性实施例中，如图6所示，第一电极层50上设有至少一个第一通孔501，第一通孔501沿第一方向延伸，而贯穿第一电极层50，至少一个第一通孔501在基底10上的正投影位于走线层207在基底10上的正投影内，第一通孔501靠近基底10的一端延伸至第三走线层210。至少一个第一通孔501在基底10上的正投影可位于第一隔离坝205在基底10上的正投影和驱动电路区10d之间。
在一些示例性实施例中，如图5和图6所示，第一通孔501设有多个，多个第一通孔501在基底10上的正投影都位于第一隔离坝205在基底10上的正投影和驱动电路区10d之间，多个第一通孔501的孔型和尺寸一致，多个第一通孔501平行于基底10方向上的截面设置为矩形，使得第一通孔501为矩形孔，但是不限于此，例如第一通孔501可为圆孔、梯形孔、三角形孔、菱形孔、多边形孔、不规则形孔等。多个第一通孔501为矩形孔且在平行于基底10的平面上呈线性排列，多个第一通孔501沿第二方向等间隔布置，第二方向平行于基底10且垂直于第一方向，但不限于此，例如多个第一通孔501沿第二方向非等间隔布置，又例如多个第一通孔501在第三方向交错，又例如多个第一通孔501呈阵列排布或不规则排列，第三方向平行于基板10且垂直于第二方向。
图7为本示例性实施例的又一种显示基板示意图，在一些示例性实施例中，如图5和图7所示，第一通孔501设有多个，多个第一通孔501的孔型和尺寸一致，多个第一通 孔501平行于基底10方向上的截面设置为圆形，使得第一通孔501为圆孔，但是不限于此，例如第一通孔501可为梯形孔、三角形孔、菱形孔、多边形孔、不规则形孔等，又例如多个第一通孔501孔型不一致，一部分第一通孔501可为圆孔，另一部分第一通孔501可为矩形孔。多个第一通孔501为圆形且在平行于基底10的平面(第二方向和第三方向构成的平面)上呈线性排列，但不限于此，例如多个第一通孔501在平行于基底10的平面(第二方向和第三方向构成的平面)上不规则排列。
在一些示例性实施例中，如图5和图6所示，第一通孔501设有多个，多个第一通孔501在基底10上的正投影都位于第一隔离坝205在基底10上的正投影和驱动电路区10d之间，多个第一通孔501在基底10的正投影的总面积设置为不小于隔离坝区10e总面积的10％。
图8为本示例性实施例的另一种显示基板示意图，图9为图8中的C处局部放大示意图，在一些示例性实施例中，如图8和图9所示，显示基板可以包括透气的绝缘层60，绝缘层60可位于第一通孔501内，使得绝缘层60填充了第一通孔501。另外，绝缘层60可采用聚酰亚胺((Polyimide，简写为PI)胶，PI胶具有良好的透气性，可透过水汽，使得水汽可从绝缘层60穿过而从第一通孔排除。PI胶是一种综合性能优秀的高分子材料，是目前工程塑料中耐热性最好的品种之一，具有极高的耐高温性能，可以达到400℃以上，而且其长期使用温度范围在-200℃至300℃之间，PI胶还表现出良好的电气绝缘性能和阻燃等级，因此被广泛应用在各种领域。绝缘层60填充满每一个第一通孔501，绝缘层60靠近基底10的一端贴在第三走线层210上，绝缘层60远离基底10的一端突出第一通孔501。第一通孔501远离基底10一侧的边沿设置为第一边沿502，绝缘层60包裹第一边沿502，使得第一电极层50在第一通孔501的边沿不易翘起。绝缘层60设置为与发光结构层30中的像素定义层的材质相同，且与像素定义层同层设置，绝缘层60可通过像素定义层的图案化工艺制作而成。
图10为本示例性实施例的又一种显示基板示意图，在一些示例性实施例中，如图10所示，第一通孔501设有多个，所有的第一通孔501在基底10上的正投影可都位于走线层207在基底10上的正投影内，但是多个第一通孔501分别在第一隔离坝205的第二方向的两侧。其中，一部分的第一通孔501在基底10上的正投影可位于第一隔离坝205在基底10上的正投影和驱动电路区10d之间，另一部分的第一通孔501位于第一隔离坝205和第二隔离坝206之间，使得存在至少一个第一通孔501在基底10上的正投影位于第一隔离坝205在基底10上的正投影和第二隔离坝206在基底10上的正投影之间。位于第一隔离坝205的第二方向的两侧第一通孔501的孔型、开口尺寸、排布方式可相同，也可位于第一隔离坝205的第二方向的两侧第一通孔501的孔型、开口尺寸、排布方式中至少一项不同，例如位于第一隔离坝205一侧的第一通孔501为矩形孔，另一侧的第一通孔501为圆孔，但是两侧的第一通孔501的开口尺寸和排布方式都一致。
图11为本示例性实施例的另一种显示基板示意图，在一些示例性实施例中，如图11所示，第一电极层50除了设有第一通孔501外，还可开设有第二通孔503和第三通孔504，第二通孔503和第三通孔504都贯穿第一电极层50。第一电极层50上设有至少一个第一通孔501，至少一个第一通孔501在基底10上的正投影位于走线层207在基底10上的正投影内，第一通孔501靠近基底10的一端延伸至走线层207。至少一个第一通孔501在基底10上的正投影可位于第一隔离坝205在基底10上的正投影和驱动电路区10d之间。另外，第一通孔501内设有绝缘层60。第二通孔503对应第一隔离坝205布置，第二通孔503延伸到第一隔离坝205的表面，使得水汽可从第二通孔503排出，第二通孔503在基底10上的正投影位于第一隔离坝205在基底10上的正投影内。另外，第二通孔503 设有多个，多个第二通孔503的孔型和尺寸一致，多个第二通孔503为圆孔，但是不限于此，例如第二通孔503可为矩形孔、梯形孔、三角形孔、菱形孔、多边形孔、不规则形孔等，多个第二通孔503可线性排布。第三通孔504位于第一电极层50覆盖在驱动电路区10d的部分，第三通孔504沿垂直于基底10方向延伸且延伸到驱动电路层20远离基底10的端面，即延伸到第三平坦层203远离基底10的端面，使得水汽可从第三通孔504排出，第三通孔504在基底10上的正投影处于驱动电路区10d内。另外，第三通孔504设有多个，多个第三通孔504的孔型和尺寸一致，多个第三通孔504为圆孔，但是不限于此，例如第三通孔504可为矩形孔、梯形孔、三角形孔、菱形孔、多边形孔、不规则形孔等，多个第三通孔504可按照阵列排布。
图12为本示例性实施例的显示基板的第一制备示意图，图13为本示例性实施例的显示基板的第二制备示意图，在一些示例性实施例中，如图11、图12和图13所示，一种制备方法，应用于如图10所示的显示基板，一种制备方法可包括在基底10上制备驱动电路层20，在驱动电路层20上制备第一电极层50，制备绝缘层60。在基底10上制备驱动电路层20过程中，需要在基底10通过涂敷、沉积和刻蚀等工艺制备出第一平坦层201、第二平坦层202和第三平坦层203、走线层207等，构成驱动电路层20，驱动电路层20覆盖在基底10上，第一隔离坝205和第二隔离坝206也在此过程中形成。在驱动电路层20上制备第一电极层50的过程中，需要先在驱动电路层20上沉积一层电极薄膜505，正如图12所示；然后在电极薄膜505上涂覆光刻胶，前烘后采用掩模板通过紫外光曝光，显影后只在第一电极层50位置保留光刻胶图案，之后经过后烘、刻蚀、剥离光刻胶后，得到电极层图案506，正如图13所示，电极层图案506包括具有第一通孔501、第二通孔503和第三通孔504的第一电极层50，获得电极层图案506的过程为第一电极层50的图案化工艺。第一电极层50的图案化工艺中使用的掩模板需要和具有第一通孔501、第二通孔503和第三通孔504的第一电极层50相匹配。第一电极层50的图案化工艺中，前烘、后烘、刻蚀等过程都需要高温环境，在此环境下，水汽可从第一通孔501、第二通孔503和第三通孔504及时排除，避免出现剥离的情况。在制备绝缘层60的过程中，绝缘层60可通过发光结构层30中像素定义层的图案化工艺制作而成，先在电极层图案506沉积绝缘薄膜，再在绝缘薄膜上涂覆光刻胶、曝光，显影、刻蚀、除胶，得到像素定义层图案，像素定义层图案包括绝缘层60，此过程中使用的掩模板需要和绝缘层60相匹配。随后，继续完成发光结构层30和封装结构层40的制备，完成显示基板的制作，其中，发光结构层30中的有机发光层可为串联式OLED结构。
在一些示例性实施例中，一种显示装置，显示装置包括上述的显示基板，显示装置可以为OLED显示装置。本公开实施例提供的显示装置可应用于电子设备中，电子设备可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、车载显示，还可以为可穿戴设备等任何具有显示功能的产品或部件，例如智能手表、智能手环、智能眼镜、智能耳机、智能服饰、头戴式显示器等，本示例中，显示装置为手机。
结合上述实施例，本示例的显示基板，通过在第一电极层50上增加第一通孔501，使得显示基板在制备过程中水汽可以从第一通孔501及时释放，从而避免第一电极层50脱离。第一通孔501的位置覆盖有绝缘层60，使得第一通孔501被封闭，避免上层的结构直接接处到走线层，绝缘层60可透气，并不影响水汽透出。另外，绝缘层60可包裹第一通孔501的边沿，避免第一通孔501的边沿出现翘边的情况。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一 个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (14)

  1. 一种显示基板，其中，包括：
    基底，所述基底包括显示区、驱动电路区和隔离坝区，所述驱动电路区位于所述显示区和所述隔离坝区之间；
    驱动电路层，所述驱动电路层设置在所述基底上，所述驱动电路层包括隔离坝，所述隔离坝在所述基底上的正投影位于所述隔离坝区内；
    第一电极层，所述第一电极层位于所述驱动电路层远离所述基底的一侧，所述第一电极层在所述基底上的正投影至少位于所述隔离坝区内；
    所述第一电极层设有至少一个第一通孔，所述第一通孔在垂直于所述基底方向贯穿所述第一电极层，所述第一通孔在所述基底上的正投影处于所述隔离坝区内，所述第一通孔在所述基底上的正投影设置为与所述隔离坝在所述基底上的正投影不交叠。
  2. 根据权利要求1所述的显示基板，其中，还包括透气的绝缘层，所述绝缘层设置在所述第一通孔内。
  3. 根据权利要求2所述的显示基板，其中，所述绝缘层远离所述基底的一端突出所述第一通孔，所述绝缘层包裹所述第一通孔远离所述基底一侧的边沿。
  4. 根据权利要求2所述的显示基板，其中，所述绝缘层的材料包括聚酰亚胺胶。
  5. 根据权利要求1所述的显示基板，其中，所述隔离坝包括第一隔离坝和第二隔离坝，所述第一隔离坝位于所述第二隔离坝靠近所述显示区的一侧，至少一个所述第一通孔在所述基底上的正投影设置在所述第一隔离坝在所述基底上的正投影和所述驱动电路区之间。
  6. 根据权利要求5所述的显示基板，其中，所述驱动电路层包括走线层，所述走线层在所述基底上的正投影位于所述隔离坝区内；
    所述第一电极层覆盖所述走线层远离所述基底的表面，所述第一通孔在所述基底上的正投影位于所述走线层在所述基底上的正投影内，所述第一通孔靠近所述基底的一端延伸至所述走线层。
  7. 根据权利要求6所述的显示基板，其中，所述走线层包括沿远离所述基底方向依次层叠设置的第一走线层、第二走线层和第三走线层，所述第一电极层位于所述第三走线层远离所述第二走线层的一侧。
  8. 根据权利要求6所述的显示基板，其中，所述第一隔离坝设置在所述走线层远离所述基底的端面，所述第一电极层设置为覆盖所述第一隔离坝；
    所述第一电极层设有第二通孔，所述第二通孔在所述基底上的正投影与所述第一隔离坝在所述基底上的正投影至少部分交叠。
  9. 根据权利要求5所述的显示基板，其中，所述第一通孔设有多个，至少一个所述第一通孔在所述基底上的正投影设置在所述第一隔离坝在所述基底上的正投影和所述第二隔离坝在所述基底上的正投影之间。
  10. 根据权利要求5所述的显示基板，其中，所述第一通孔设有多个，多个所述第一通孔设置为在平行于所述基底的平面上呈线性排列、阵列排布或不规则排列。
  11. 根据权利要求5所述的显示基板，其中，所述第一通孔设置为沿垂直于所述基底方向延伸，所述第一通孔平行于所述基底方向上的截面设置为矩形、圆形、椭圆形、三角 形、菱形或不规则图形。
  12. 根据权利要求5所述的显示基板，其中，所述第一通孔在所述基底的正投影的总面积设置为不小于所述隔离坝区的面积的10％。
  13. 根据权利要求1至12任一所述的显示基板，其中，所述第一电极层设有第三通孔，所述第一电极层在所述基底上的正投影至少位于所述驱动电路区内，所述第三通孔在所述基底上的正投影至少位于所述驱动电路区内。
  14. 一种显示装置，其中，包括如权利要求1至13任一所述的显示基板。
PCT/CN2024/120404 2024-01-09 2024-09-23 显示基板和显示装置 Pending WO2025148402A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202410032875.3 2024-01-09
CN202410032875.3A CN117641980A (zh) 2024-01-09 2024-01-09 显示基板和显示装置

Publications (2)

Publication Number Publication Date
WO2025148402A1 true WO2025148402A1 (zh) 2025-07-17
WO2025148402A9 WO2025148402A9 (zh) 2025-12-04

Family

ID=90030669

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2024/120404 Pending WO2025148402A1 (zh) 2024-01-09 2024-09-23 显示基板和显示装置

Country Status (2)

Country Link
CN (1) CN117641980A (zh)
WO (1) WO2025148402A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117641980A (zh) * 2024-01-09 2024-03-01 京东方科技集团股份有限公司 显示基板和显示装置
WO2025213418A1 (zh) * 2024-04-11 2025-10-16 京东方科技集团股份有限公司 显示面板和显示装置
WO2026090984A1 (zh) * 2024-10-31 2026-05-07 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863903A (zh) * 2020-07-23 2020-10-30 上海天马有机发光显示技术有限公司 显示面板及其制作方法、显示装置
CN112310318A (zh) * 2020-10-30 2021-02-02 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN116456772A (zh) * 2023-04-28 2023-07-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN117641980A (zh) * 2024-01-09 2024-03-01 京东方科技集团股份有限公司 显示基板和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863903A (zh) * 2020-07-23 2020-10-30 上海天马有机发光显示技术有限公司 显示面板及其制作方法、显示装置
CN112310318A (zh) * 2020-10-30 2021-02-02 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN116456772A (zh) * 2023-04-28 2023-07-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN117641980A (zh) * 2024-01-09 2024-03-01 京东方科技集团股份有限公司 显示基板和显示装置

Also Published As

Publication number Publication date
CN117641980A (zh) 2024-03-01
WO2025148402A9 (zh) 2025-12-04

Similar Documents

Publication Publication Date Title
JP7608656B2 (ja) 発光装置及び発光装置の作製方法
US11903281B2 (en) Array substrate and manufacturing method thereof, display panel, display device and pixel driving circuit
US12293691B2 (en) Display device and computer readable media
US9831461B2 (en) Display substrate and manufacturing method thereof, display panel and mask
CN113921585B (zh) 显示面板及其制备方法
CN105655376B (zh) 显示装置、电气光学装置、电气设备、金属掩膜以及像素阵列
CN105895664B (zh) 一种显示面板、制作方法以及电子设备
US20170250236A1 (en) Display panel, fabrication method and electronic device
WO2021139660A1 (zh) 显示基板、其制作方法及显示面板、显示装置
US20240379062A1 (en) Display Substrate, Manufacturing Method Therefor, and Display Apparatus
CN105514140A (zh) 像素阵列、电气光学装置、电气设备及像素渲染方法
WO2025148402A9 (zh) 显示基板和显示装置
CN113241040B (zh) 显示基板及显示装置
CN110581160A (zh) 一种显示基板及其制备方法、显示装置
CN110192282A (zh) 显示基板、显示设备和制造显示基板的方法
TWI424237B (zh) 顯示裝置及製造其之方法
CN111524937A (zh) 一种oled显示面板及显示装置
US20250393400A1 (en) Display substrate and preparation method therefor, and display apparatus
WO2025123819A1 (zh) 显示面板及其制备方法、显示装置
JP2007184229A (ja) 有機電界発光表示素子の製造方法及び有機電界発光表示素子
CN106972032B (zh) 阵列基板及包含其的显示面板
CN117794294A (zh) 一种显示基板及其制备方法、显示装置
CN113471218B (zh) 显示面板及其制作方法、以及显示装置
CN113690248B (zh) 阵列基板的制备方法、阵列基板和显示装置
CN112530978B (zh) 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24916454

Country of ref document: EP

Kind code of ref document: A1