WO2025062887A1 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
WO2025062887A1
WO2025062887A1 PCT/JP2024/028974 JP2024028974W WO2025062887A1 WO 2025062887 A1 WO2025062887 A1 WO 2025062887A1 JP 2024028974 W JP2024028974 W JP 2024028974W WO 2025062887 A1 WO2025062887 A1 WO 2025062887A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
light emitting
wirings
emitting device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2024/028974
Other languages
English (en)
French (fr)
Inventor
大輔 廣野
俊輔 酒詰
隼人 上水流
義生 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202480058974.7A priority Critical patent/CN121866443A/zh
Publication of WO2025062887A1 publication Critical patent/WO2025062887A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G01B11/25—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures by projecting a pattern, e.g. one or more lines, moiré fringes on the object
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/484—Transmitters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Definitions

  • This disclosure relates to a light emitting device.
  • a type of semiconductor laser is a surface-emitting laser, such as a VCSEL (Vertical Cavity Surface Emitting Laser).
  • VCSEL Vertical Cavity Surface Emitting Laser
  • multiple light-emitting elements are arranged in a two-dimensional array on the front or back surface of a substrate.
  • the pulse width during emission is limited by the drive voltage of the drive circuit that drives the light-emitting element used in the VCSEL, so the pulse cannot be shortened and distance measurement accuracy in the time direction cannot be improved.
  • the present disclosure provides a light-emitting device that has low impedance for the light-emitting element and high distance measurement accuracy.
  • a light emitting device includes a plurality of light emitting elements arranged in a two-dimensional array, each having a first and second terminal, M first wirings (M is an integer of 2 or more) extending in a first direction, and N second wirings (N is an integer of 2 or more) extending in a second direction intersecting the first direction and electrically connected to each of the M first wirings, and further includes a plurality of first terminal wirings electrically connected to the first terminals of the light emitting elements, a plurality of second terminal wirings electrically connected to the second terminals of the light emitting elements and each electrically connected to P (P is an integer of 2 or more) of the light emitting elements, and a plurality of first terminal wirings and a plurality of second terminal wirings.
  • the light emitting diode includes a plurality of selection circuits electrically connected to one of the plurality of first terminal wirings and the plurality of second terminal wirings, and a plurality of drive circuits electrically connected to the other of the plurality of first terminal wirings and the plurality of second terminal wirings, and a plurality of light emitting pulse control mechanisms electrically connected to the gates of the plurality of drive circuits and controlling the output of light emitting pulses of the plurality of light emitting elements, or a charge pump circuit electrically connected to a capacitor that accumulates electric charge to be supplied to the light emitting elements and boosts an applied voltage, where N is an integer that is the same as or different from M, and P is an integer that is the same as or different from at least one of M and N.
  • the light emission pulse control mechanism is a delay circuit that receives an input of a trigger signal TRIG_O that drives the drive circuit, and generates a delay signal Delay that is a delayed signal of the trigger signal TRIG_O. This allows, for example, the light emitting device to change the light emission period of the light emitting element, and correct the light emission pulse width to be shorter.
  • the light emission pulse control mechanism is a light emission timing adjustment circuit that generates a timing adjustment signal TA by adjusting the output timing of a trigger signal TRIG_O that drives the drive circuit. This allows, for example, the light emitting device to vary the light emission timing of the light emitting element.
  • the light emission timing adjustment circuit is an inverter chain circuit. This allows, for example, the light emitting device to vary the light emission timing of the light emitting element.
  • the light emitting pulse control mechanism is an LDD capacity switching circuit that corrects a peak value Ipeak of an LDD output current I, which is an output current of the light emitting element, based on an LDD capacity switching signal. This allows the light emitting device to correct the peak value Ipeak of the LDD output current I, for example.
  • the LDD capability switching circuit includes one or more selective drive circuits connected in parallel with the drive circuit on the cathode side of the light emitting element, and the one or more selective drive circuits are driven by the LDD capability switching signal. This allows, for example, the light emitting device to correct a peak value Ipeak of an LDD output current IDLF .
  • the LDD capability switching circuit includes a pre-driver that varies an output voltage based on the LDD capability switching signal, whereby, for example, the light emitting device can correct a peak value Ipeak of the LDD output current IDLF .
  • the LDD capacity switching circuit includes a current mirror circuit that amplifies a current output from a control current source IDAC, the current value of which is controlled by the LDD capacity switching signal, and supplies the amplified current to the cathode side of the light emitting element. This allows, for example, the light emitting device to correct a peak value Ipeak of the LDD output current IDLF .
  • a light emitting device includes a plurality of light emitting elements arranged in a two-dimensional array, each having a first and second terminal, M first wirings (M is an integer of 2 or more) extending in a first direction, and N second wirings (N is an integer of 2 or more) extending in a second direction intersecting the first direction and electrically connected to each of the M first wirings, and includes a plurality of first terminal wirings electrically connected to the first terminals of the light emitting elements, a plurality of second terminal wirings electrically connected to the second terminals of the light emitting elements and each electrically connected to P (P is an integer of 2 or more) of the light emitting elements, and a plurality of first terminal wirings and the plurality of second terminal wirings.
  • the light emitting device 1 includes a plurality of selection circuits electrically connected to one of a plurality of second terminal wirings and configured to select the light emitting element to be emitted, a plurality of drive circuits electrically connected to one of the plurality of first terminal wirings and the plurality of second terminal wirings and configured to drive the plurality of light emitting elements, and a feedback circuit including an operational amplifier, the output side of the operational amplifier being connected to a gate of the drive circuit, the non-inverting input terminal side of the operational amplifier being connected to a source of the drive circuit, and controlling a current flowing through the light emitting element, wherein the N is an integer that is the same as or different from the M, and the P is an integer that is the same as or different from at least one of the M or the N. This allows the light emitting device 1 to correct, for example, a peak value Ipeak of the LDD output current IDLF .
  • the feedback circuit further includes a first resistor connected to the inverting input terminal side and a second resistor connected to the non-inverting input terminal side, and controls a value of a current flowing through the second resistor according to a value of a current flowing through the first resistor by a control current source IDAC.
  • a control current source IDAC This allows, for example, the light emitting device to correct a peak value Ipeak of the LDD output current IDLF .
  • a light emitting device includes a plurality of light emitting elements arranged in a two-dimensional array, each having a first and second terminal, M first wirings (M is an integer of 2 or more) extending in a first direction, and N second wirings (N is an integer of 2 or more) extending in a second direction intersecting the first direction and electrically connected to each of the M first wirings, and further includes a plurality of first terminal wirings electrically connected to the first terminals of the light emitting elements, a plurality of second terminal wirings electrically connected to the second terminals of the light emitting elements and each electrically connected to P (P is an integer of 2 or more) of the light emitting elements, a plurality of selection circuits electrically connected to one of the plurality of first terminal wirings and the plurality of second terminal wirings and selecting the light emitting elements to be light emitting, and a plurality of drive circuits electrically connected to the other of the plurality of first terminal wirings and the plurality of second terminal
  • the LDD capability switching circuit provided in the light-emitting device corrects the peak value Ipeak of the LDD output current IDLF based on a value of a light-receiving level due to reflected light of light irradiated to a measurement object. This makes it possible to change the LDD capability setting based on the measurement of the light-receiving level, for example, and to correct the peak value Ipeak of the LDD output current IDLF for each channel of the light-emitting element.
  • the LDD capacity switching circuit lowers the LDD capacity setting by one step when the value of the light receiving level exceeds a set reference amount, and raises the LDD capacity setting by one step when the value of the light receiving level does not exceed the set reference amount. This makes it possible to change the LDD capacity setting based on the measurement of the light receiving level, for example, and to correct the peak value Ipeak of the LDD output current I for each channel of the light-emitting element.
  • a light emitting device is a part of a distance measuring device, and the light emission timing adjustment circuit provided in the light emitting device corrects the light emission timing of the light emitting element based on the bin positions of a histogram generated from the reflected light of light irradiated to a measurement object. This makes it possible to change the light emission timing setting based on the measurement of the bin positions, for example, and to correct the light emission timing for each channel of the light emitting element.
  • the light emission timing adjustment circuit delays the light emission timing setting by one step when the Bin position is earlier than the setting reference, and advances the light emission timing setting by one step when the Bin position is not earlier than the setting reference. This makes it possible to change the light emission timing setting based on the measurement of the Bin position, for example, and to correct the light emission timing for each channel of the light emitting element.
  • the delay circuit provided in the light emitting device corrects the pulse width W of the LDD output current I DLF based on the bin width of a histogram generated from the reflected light of the light irradiated to the object to be measured. This makes it possible to change the light emission pulse width setting based on the measurement of the bin width, for example, and to correct the light emission pulse width for each channel of the light emitting element 23.
  • the delay circuit lengthens the light emission pulse width setting by one step when the bin width is shorter than the setting reference, and shortens the light emission pulse width setting by one step when the bin width is not shorter than the setting reference. This makes it possible to change the light emission pulse width setting based on the measurement of the bin width, for example, and to correct the light emission pulse width for each channel of the light emitting element 23.
  • the light emission timing adjustment circuit provided in the light emitting device corrects the light emission timing of the light emitting element based on the bin number of a histogram generated from the reflected light of the light irradiated to the measurement object.
  • the LDD capacity setting and the light emission timing setting can be changed based on the measurement of the light receiving level and the measurement of the bin number, and the peak value Ipeak and the light emission timing can be corrected for each channel of the light emitting element 23.
  • the light emission timing adjustment circuit delays the light emission timing setting by one step when the Bin number satisfies the setting criterion, and advances the light emission timing setting by one step when the Bin number does not satisfy the setting criterion. This makes it possible to change the LDD capability setting and the light emission timing setting based on the measurement of the light receiving level and the measurement of the Bin number, and to correct the peak value Ipeak and the light emission timing for each channel of the light emitting element 23.
  • 1 is a cross-sectional view of a light emitting device 1a according to a first embodiment.
  • 1 is a block diagram showing an example of the configuration of a distance measuring device 100 as an implementation example of the light emitting device 1 according to a first embodiment.
  • 1 is a circuit diagram of a light emitting device 1 according to a first embodiment.
  • 1 is an example of a circuit diagram showing the connection relationship between selection circuits 37, 38, 39, a light-emitting element 23, a drive circuit E, and a light-emitting pulse control mechanism 70 according to the first embodiment.
  • 4A to 4C are diagrams illustrating the operation of the light emitting device 1 according to the first embodiment.
  • FIG. 4 is a graph for explaining the performance of the light emitting device 1a according to the first embodiment.
  • 5A to 5C are diagrams illustrating the operation of the delay circuit 50 in the light emitting device 1 of the first embodiment.
  • 2 is a circuit diagram of a delay circuit 50 according to the first embodiment.
  • 13A to 13C are diagrams illustrating the operation of a timing adjustment circuit 64 according to the second embodiment.
  • FIG. 11 is a circuit diagram of a timing adjustment circuit 64 according to a second embodiment.
  • FIG. 11 is a circuit diagram showing a structure of a light emitting device 1 according to a modified example of the second embodiment.
  • 13 is a diagram illustrating the operation of the LDD capability switching circuit 65 of the light emitting device 1 according to the third embodiment.
  • FIG. 13 is a circuit diagram of an LDD capability switching circuit 65 according to a third embodiment.
  • FIG. 13 is a circuit diagram of an LDD capability switching circuit 65 according to a first modified example of the third embodiment.
  • FIG. 13 is a circuit diagram of the light emitting device 1 according to a second modified example of the third embodiment.
  • 13 is an example of a flowchart of a distance measuring device 100 according to a fourth embodiment.
  • 13 is an example of a flowchart of a distance measuring device 100 according to a fifth embodiment.
  • 13 is an example of a flowchart of the distance measuring device 100 according to the sixth embodiment.
  • 23 is an example of a flowchart of the distance measuring device 100 according to the seventh embodiment.
  • FIG. 13 is a circuit diagram of an LDD capability switching circuit 65 according to a third embodiment.
  • FIG. 13 is a circuit diagram of an LDD capability switching circuit 65 according to a first modified example of the third embodiment.
  • FIG. 13 is a circuit diagram of the light emitting device 1
  • FIG. 13 is a circuit diagram showing a structure of a light emitting device 1a according to an eighth embodiment.
  • FIG. 23 is a circuit diagram showing a structure of a light emitting device 1a according to a first modified example of the eighth embodiment.
  • FIG. 23 is a circuit diagram showing a structure of a light emitting device 1a according to a second modified example of the eighth embodiment.
  • FIG. 23 is a circuit diagram showing a structure of a light emitting device 1a according to a third modified example of the eighth embodiment.
  • FIG. 23 is a circuit diagram showing a structure of a light emitting device 1a according to a fourth modified example of the eighth embodiment.
  • FIG. 23 is another circuit diagram showing the structure of the light emitting device 1a according to the fourth modified example of the eighth embodiment.
  • FIG. 13A to 13C are circuit diagrams showing various examples of the structure of the light emitting device 1a according to the fifth modified example of the eighth embodiment.
  • FIG. 23 is a circuit diagram showing a structure of a light emitting device 1a according to a sixth modified example of the eighth embodiment. 23 is a timing chart showing the operation of the light emitting device 1a according to the sixth modified example of the eighth embodiment.
  • FIG. 13 is a circuit diagram showing a structure of a light emitting device 1a according to a ninth embodiment.
  • FIG. 1 is a block diagram showing an example of the configuration of a vehicle control system.
  • 32 is a diagram showing an example of a sensing area of an external recognition sensor of the vehicle control system of FIG. 31.
  • the light emitting device 1 can be used, for example, in a distance measuring device (also called a distance measuring module) that measures the distance to an object in a non-contact manner.
  • a distance measuring device also called a distance measuring module
  • a light emitting signal from the light emitting device 1 is reflected by an object, and a light receiving device is required to receive the reflected light signal.
  • the light emitting device 1 and the light receiving device may be disposed separately or on a common support member.
  • FIG. 1 is a cross-sectional view of a light-emitting device 1a.
  • the light-emitting device 1a in FIG. 1 comprises an LD (Laser Diode) chip 11 including the above-mentioned light-emitting unit 2, an LDD (Laser Diode Driver) substrate 12 including the above-mentioned drive unit 3, a mounting substrate 13, a heat dissipation substrate 14, a correction lens holding portion 15, one or more correction lenses 16, and wiring 17.
  • the LD chip 11 is also called a VCSEL substrate.
  • FIG. 1 shows an X-axis, a Y-axis, and a Z-axis that are perpendicular to each other.
  • the +Z direction corresponds to the upward direction
  • the -Z direction corresponds to the downward direction. Note that the -Z direction may or may not strictly coincide with the direction of gravity.
  • the LD chip 11 is disposed on the mounting substrate 13 via the heat dissipation substrate 14, and the LDD substrate 12 is also disposed on the mounting substrate 13.
  • the mounting substrate 13 is, for example, a printed circuit board.
  • a light receiving section and a signal processing section may also be disposed on the mounting substrate 13.
  • the heat dissipation substrate 14 is, for example, a ceramic substrate such as an aluminum oxide substrate or an aluminum nitride substrate.
  • the correction lens holding portion 15 is disposed on the heat dissipation substrate 14 so as to surround the LD chip 11, and holds one or more correction lenses 16 above the LD chip 11. These correction lenses 16 are included in the light-emitting side optical system described below. The light emitted from the light-emitting portion 2 in the LD chip 11 is corrected by these correction lenses 16, and then irradiated onto the subject S described above.
  • Figure 1 shows two correction lenses 16 held by the correction lens holding portion 15 as an example.
  • the wiring 17 is provided on the front, back, inside, etc. of the mounting substrate 13, and electrically connects the LD chip 11 and the LDD substrate 12.
  • the wiring 17 is, for example, a printed wiring provided on the front or back of the mounting substrate 13, or a via wiring that penetrates the mounting substrate 13. In this embodiment, the wiring 17 also passes inside or near the heat dissipation substrate 14.
  • FIG. 2 is a block diagram showing an example of the configuration of a distance measuring device 100 as an implementation example of the light emitting device 1 according to this embodiment.
  • the distance measuring device 100 includes a light emitting unit 101, a driving unit 102, a power supply circuit 103, a light emitting optical system 104, a light receiving optical system 105, a light receiving unit 106, a signal processing unit 107, a control unit 108, and a temperature detection unit 109.
  • the light-emitting unit 101 emits light from multiple light sources.
  • the light-emitting unit 101 and the light-emitting optical system 104 correspond to the light-emitting device 1 described above.
  • the light-emitting unit 101 in this example has light-emitting elements using VCSELs as each light source, and these light-emitting elements are arranged in a predetermined manner, such as in a matrix.
  • the driving unit 102 is configured with a power supply circuit 103 for driving the light emitting unit 101.
  • the power supply circuit 103 generates a power supply voltage for the driving unit 102 based on an input voltage from, for example, a battery (not shown) provided in the distance measuring device 100.
  • the driving unit 102 drives the light emitting unit 101 based on the power supply voltage.
  • the light receiving unit 106 is a light receiving element such as a CCD (Charge Coupled Device) sensor or a CMOS (Complementary Metal Oxide Semiconductor) sensor, and receives reflected light from the subject S that enters through the light receiving optical system 105 as described above, converts it into an electrical signal, and outputs it.
  • CCD Charge Coupled Device
  • CMOS Complementary Metal Oxide Semiconductor
  • the signal processing unit 107 is configured as a signal processor, for example, a DSP (Digital Signal Processor).
  • the signal processing unit 107 performs various types of signal processing on the digital signal input from the light receiving unit 106.
  • the control unit 108 is configured with, for example, a microcomputer having a CPU (Central Processing Unit), ROM (Read Only Memory), RAM (Random Access Memory), etc., or an information processing device such as a DSP, and controls the drive unit 102, which controls the light emission operation by the light emitting unit 101, and controls the light receiving operation by the light receiving unit 106.
  • a microcomputer having a CPU (Central Processing Unit), ROM (Read Only Memory), RAM (Random Access Memory), etc., or an information processing device such as a DSP, and controls the drive unit 102, which controls the light emission operation by the light emitting unit 101, and controls the light receiving operation by the light receiving unit 106.
  • the control unit 108 functions as a distance measurement unit 108a.
  • the distance measurement unit 108a detects the distance to the subject S based on a signal input via the signal processing unit 107 (i.e., a signal obtained by receiving reflected light from the subject S). In this example, the distance measurement unit 108a detects the distance to each part of the subject S in order to enable identification of the three-dimensional shape of the subject S.
  • the specific distance measurement method used by the distance measuring device 100 will be explained later.
  • the temperature detection unit 109 detects the temperature of the light emitting unit 101.
  • the temperature detection unit 109 can be configured to detect temperature using, for example, a diode.
  • the temperature information detected by the temperature detection unit 109 is supplied to the drive unit 102, which enables the drive unit 102 to drive the light emitting unit 101 based on the temperature information.
  • (1.2) Distance Measurement Method As a distance measurement method in the distance measuring device 100, for example, a distance measurement method based on the STL (Structured Light) method or the ToF (Time of Flight) method can be adopted.
  • STL Structured Light
  • ToF Time of Flight
  • the STL method is a method for detecting distance based on an image of a subject S illuminated with light having a predetermined light/dark pattern, such as a dot pattern or a grid pattern.
  • FIG. 3 is a diagram for explaining the STL method of the first embodiment.
  • FIG. 3A is an explanatory diagram of the STL method.
  • pattern light Lp with a dot pattern as shown in FIG. 3A is irradiated onto a subject S.
  • the pattern light Lp is divided into multiple blocks BL, and each block BL is assigned a different dot pattern (dot patterns are prevented from overlapping between blocks B).
  • Figure 3B is an explanatory diagram of the distance measurement principle of the STL method.
  • a wall W and a box BX placed in front of it are treated as subject S, and pattern light Lp is irradiated onto subject S.
  • "G” in the figure shows a schematic representation of the angle of view of the light receiving unit 106.
  • BLn in the figure refers to the light of a certain block BL in the pattern light Lp
  • dn refers to the dot pattern of block BLn projected on the light receiving image by the light receiving unit 106.
  • the dot pattern of block BLn in the received light image is projected at the position "dn'" in the figure.
  • the position at which the pattern of block BLn is projected in the received light image differs depending on whether or not there is a box BX; specifically, the pattern is distorted.
  • the STL method uses the fact that the irradiated pattern is distorted by the object shape of the subject S to determine the shape and depth of the subject S. Specifically, it is a method that determines the shape and depth of the subject S from the way the pattern is distorted.
  • the distance measuring unit 108a controls the driving unit 102 so that the light emitting unit 101 emits pattern light, detects distortion of the pattern in the image signal obtained via the signal processing unit 107, and calculates the distance based on the way the pattern is distorted.
  • the ToF method detects the distance to an object by detecting the flight time (time difference) of light emitted from the light-emitting unit 101, reflected by the object, and reaching the light-receiving unit 106.
  • the distance measuring unit 108a calculates the time difference between the light emitted by the light emitting unit 101 and received by the light receiving unit 106 based on a signal input via the signal processing unit 107, and calculates the distance to each part of the subject S based on the time difference and the speed of light.
  • a light receiving unit capable of receiving, for example, IR light is used as the light receiving unit 106.
  • FIG. 4 is a circuit diagram of the light emitting device 1 according to the first embodiment.
  • the light emitting device 1 includes a plurality of light emitting elements 23 arranged in a two-dimensional array, and a plurality of transistors 24 electrically connected to these light emitting elements 23.
  • These transistors 24 are, for example, N-type MOS (Metal-Oxide-Semiconductor) transistors.
  • FIG. 4 shows an example in which the light emitting device 1 according to the first embodiment includes 9 ⁇ 9 light emitting elements 23 and 9 ⁇ 9 transistors 24.
  • the light emitting device 1 shown in FIG. 4 includes a 9ch ⁇ 9ch light emitting element array.
  • the number of channels in the light emitting element array is arbitrary.
  • the light emitting device 1 further includes a first anode wiring 31, a second anode wiring 32, a third anode wiring 33, a plurality of first capacitors 34, a plurality of second capacitors 35, a plurality of third capacitors 36, a first selection circuit 37, a second selection circuit 38, a third selection circuit 39, a plurality of cathode wirings 41, and a plurality of gate wirings 42.
  • the first to third anode wirings 31 to 33 are an example of the first terminal wiring of the present disclosure
  • the cathode wiring 41 is an example of the second terminal wiring of the present disclosure.
  • the first to third capacitors 34 to 36 are examples of the first to Mth capacitors of the present disclosure
  • the first to third selection circuits 37 to 39 are examples of the first to Mth selection circuits of the present disclosure (M is an integer of 2 or more).
  • FIG. 4 shows an example where M is 3.
  • the first terminal wiring includes M first wirings (M is an integer of 2 or more) 31a, 32a, 33a extending in a first direction X, and N second wirings (N is an integer of 2 or more) 31b, 32b, 33b extending in a second direction Y intersecting the first direction X and electrically connected to the M first wirings 31a, 32a, 33a, respectively.
  • the first terminal wiring is electrically connected to the first terminals of a plurality of light-emitting elements 23.
  • the first wiring 31a and the second wiring 31b connected to each other are called the first anode wiring
  • the second wiring 32a and the second wiring 32b connected to each other are called the second anode wiring 32
  • the third wiring 33a and the third wiring 33b connected to each other are called the third anode wiring 33.
  • the first direction X may be called the horizontal direction
  • the second direction Y may be called the vertical direction.
  • the first terminal wiring and one of the multiple second terminal wirings may be referred to as the anode wiring
  • the other of the first terminal wiring and the multiple second terminal wirings may be referred to as the cathode wiring.
  • the light-emitting device 1 according to the first embodiment includes L (L is an integer equal to or greater than 1) sets of the first to third anode wirings 31 to 33, with the first to third anode wirings 31 to 33 being one set.
  • the five sets of first anode wirings 31 each have a plurality (e.g., five) of first wirings 31a each extending in the first direction X (horizontal direction) and arranged along the second direction Y (vertical direction), and a plurality (e.g., five) of second wirings 31b each extending in the second direction Y (vertical direction) and arranged along the first direction X (horizontal direction).
  • first wirings 31a may be referred to as first horizontal wirings 31a
  • the second wirings 31b may be referred to as first vertical wirings 31b.
  • the five sets of second anode wirings 32 each include a plurality (e.g., five) of first wirings 32a each extending in the first direction X (horizontal direction) and arranged along the second direction Y (vertical direction), and a plurality (e.g., five) of second wirings 32b each extending in the second direction Y (vertical direction) and arranged along the first direction X (horizontal direction).
  • first wirings 32a may be referred to as second horizontal wirings 32a
  • the second wirings 32b may be referred to as second vertical wirings 32b.
  • the five sets of third anode wirings 33 each have a plurality (e.g., five) of first wirings 33a each extending in the first direction X (horizontal direction) and arranged along the second direction Y (vertical direction), and a plurality (e.g., five) of second wirings 33b each extending in the second direction Y (vertical direction) and arranged along the first direction X (horizontal direction).
  • first wirings 33a may be referred to as third horizontal wirings 33a
  • the second wirings 33b may be referred to as third vertical wirings 33b.
  • FIG. 4 shows an example in which the light-emitting device 1 according to the first embodiment includes five first horizontal wires 31a, five first vertical wires 31b, five second horizontal wires 32a, five second vertical wires 32b, five third horizontal wires 33a, and five third vertical wires 33b.
  • FIG. 4 shows an example in which L sets of M first wires and N second wires are provided.
  • the number of light-emitting elements 23 shown in FIG. 4, represented by N and L, is M(L-2) ⁇ N(L-2).
  • the light-emitting element 23 at the top left is close to the first capacitor 34 above but far from the first capacitor 34 below.
  • the light-emitting element 23 at the bottom right is close to the third capacitor 36 on the right but far from the third capacitor 36 on the left. Therefore, the average distance between the light-emitting element 23 at the top left and the four first capacitors 34 is close to the average distance between the light-emitting element 23 at the bottom right and the four third capacitors 36.
  • the discharge current of the first capacitor 34 flows between the anode and cathode of the light-emitting element 23a connected to the first capacitor 34 and the drive circuit Ea, causing the light-emitting element 23a to emit light.
  • the drive circuit Ea drives the light-emitting element 23b or 23c to emit light.
  • the drive circuit Eb controls the driving of the light-emitting elements 23 (light-emitting elements 23d, 23e, and 23f in FIG. 5) connected to the drive circuit Eb by lowering the cathode (Cathode 2) voltage.
  • the drive circuit Eb has a transistor 24b.
  • the transistor 24b is connected between the cathodes of the light-emitting elements 23d, 23e, and 23f and a reference voltage (e.g., ground voltage) node.
  • the operation of the drive circuit Ea is controlled by a light emission pulse control mechanism 70a.
  • the drive circuit Ea is driven by a trigger signal TRIG_O output from the light emission pulse control mechanism 70a, and the transistor 24a turns on. This controls the output of the light emission pulse generated by the light emission of the light emitting element 23a.
  • the operation of the drive circuit Eb is controlled by a light emission pulse control mechanism 70b.
  • FIG. 6 is a diagram illustrating the operation of the light-emitting device 1 according to the first embodiment.
  • FIGS. 6A and 6B show, as an example, the operation when the light-emitting element 23a emits light.
  • the light-emitting element 23a to be emitted has an anode (Anode1) connected to the first capacitor 34 and the first selection circuit 37 via the anode wiring 31.
  • the light-emitting element 23a has a cathode (Cathode1) connected to the drive circuit Ea.
  • FIG. 6A is a diagram showing the charging of the first capacitor 34.
  • the transistor 37a is turned on and the transistor 37b is turned off. This causes charge to be supplied from the power supply wiring (VDD) to the first capacitor 34, which is then charged.
  • the transistor 24a is turned off. This causes the cathode voltage of the light-emitting element 23a to not drop, and no current flows between the anode and cathode of the light-emitting element 23a.
  • FIG. 6B is a diagram showing the emission of light-emitting element 23a.
  • transistor 24a is turned on based on the operation of light-emitting pulse control mechanism 70a. This reduces the cathode voltage of light-emitting element 23a. Charge is discharged from first capacitor 34, and current flows between the anode and cathode of light-emitting element 23a, causing light-emitting element 23a to emit light. Since the operation of light-emitting element 23a and light-emitting element 23b is similar, the operation of light-emitting element 23a will be mainly described below.
  • FIG. 7 is a graph for explaining the performance of the light-emitting device 1a according to the first embodiment.
  • Fig. 7 represents the LDD (Laser Diode Driver) output current (output current from the LDD substrate to each light emitting element 23), and the horizontal axis of Fig. 7 represents time.
  • Fig. 7 shows the waveform of the LDD output current (light emitting pulse waveform).
  • Fig. 7 further shows the peak value Ipeak of the LDD output current IDLF , the pulse width W of the LDD output current IDLF , and the half width W' of the LDD output current IDLF .
  • a light-emitting device 1a having a delay circuit that makes the pulse width W variable is described.
  • FIG. 8 is a diagram illustrating the operation of the delay circuit 50 in the light emitting device 1 of the first embodiment.
  • FIG. 8A is a circuit diagram showing the connection relationship mainly of the first capacitor 34, parasitic inductor L1, light-emitting element 23a, transistor 24a, logical product 60, and delay circuit 50 for the light-emitting device 1 of the first embodiment.
  • the light-emitting device 1 of this embodiment includes a delay circuit 50 as a light-emitting pulse control mechanism 70, which generates a delay signal Delay that is a delayed signal of the trigger signal TRIG_O based on the trigger signal TRIG_O output from the control unit 108.
  • a delay circuit 50 is provided for each channel.
  • the light-emitting device 1 applies a control signal Vg to the gate wiring 42 of the transistor 24 of the drive circuit E based on the trigger signal TRIG_O and the delay signal Delay.
  • the logical product 60 receives the trigger signal TRIG_O and the logical negation of the delay signal Delay as inputs, and outputs the control signal Vg.
  • the control signal Vg is at a high level when the trigger signal TRIG_O is at a high level and the delay signal Delay is at a low level, and is at a low level when the trigger signal TRIG_O is at a high level and the delay signal Delay is at a high level.
  • the logical product 60 accepts as inputs the trigger signal TRIG_O and the logical negation of the delay signal Delay, but the circuit configuration of the drive circuit Ea is not limited to this. For example, it may accept as inputs the logical negation of the trigger signal TRIG_O and the delay signal Delay, or various circuit configurations may be used, such as using a negative logical product instead of a logical product.
  • FIG. 8B is an example of a waveform diagram of the circuit shown in FIG. 8A.
  • the control signal Vg becomes high level when the trigger signal TRIG_O becomes high level, the source and drain of the transistor 24a become conductive, and a current flows to the light-emitting element 23.
  • the control signal Vg becomes low level when the delay signal Delay becomes high level, the source and drain of the transistor 24 become non-conductive, and the current to the light-emitting element 23 is cut off.
  • tw in FIG. 8B indicates the time when the transistor 24a is turned on. In this way, the delay signal Delay cuts off the current of the light-emitting element 23, so that the pulse width W of the LDD output current I DLF can be corrected to be shorter.
  • FIG. 9 is a circuit diagram of the delay circuit 50 according to the first embodiment.
  • Figure 9A shows an inverter chain circuit 55
  • Figure 9B shows an RC circuit 58
  • Figure 9C shows a delay locked loop (DLL) circuit 59.
  • DLL delay locked loop
  • the inverter chain circuit 55 receives the trigger signal TRIG_O in parallel from the gate wiring 42 of the transistor 24a as an input, and generates a delay signal Delay whose output timing is delayed from the trigger signal TRIG_O according to the number of stages of the inverter circuit 57.
  • the delay signal Delay is generated based on the pulse width control signal output from the control unit 108.
  • the light emission timing pulse is an example of the trigger signal TRIG_O.
  • the decoder 56 outputs a high-level selection signal to the inverter circuit 57 of the corresponding stage according to the delay time determined by the pulse width control signal.
  • the inverter circuit 57 calculates the logical product of the selection signal and the trigger signal TRIG_O input in parallel. Furthermore, the inverter circuit 57 generates an output signal to the next stage of the high-level signal calculated by the logical product with the high-level signal from the inverter circuit 53 of the previous stage. In this way, the inverter chain circuit 55 can output the delay signal Delay with variable timing by inputting a selection signal to the inverter circuit 53 of the stage corresponding to the delay time.
  • the inverter chain circuit 55 includes a 64-stage inverter chain.
  • the decoder 56 outputs a 6-bit selection signal and outputs a delay signal Delay corresponding to this selection signal.
  • the number of inverter stages is not limited to this, and any number of inverters can be included.
  • the inverter chain circuit 55 may variably control the value of the selection signal to be output using the temperature monitoring results from the temperature detection unit 109. This allows the inverter chain circuit 55 to suppress variations in the operation of the circuit elements due to the operating temperature.
  • FIG. 9B shows an RC circuit 58 as an example of the delay circuit 50.
  • the RC circuit 58 inputs the trigger signal TRIG_O in parallel from the gate wiring 42 of the transistor 24a, and outputs a delay signal Delay whose output timing is delayed from that of the trigger signal TRIG_O according to the time constant of the resistor R and the capacitor C.
  • the light emitting device 1 outputs the delay signal Delay using the RC circuit 58, so that a simple circuit configuration can be achieved.
  • the time constant can be changed arbitrarily, and the delay signal Delay can be output with variable timing.
  • FIG. 9C shows a delay locked loop circuit 59 as an example of the delay circuit 50.
  • the delay locked loop circuit 59 includes multiple stages of delay buffer circuits, receives the trigger signal TRIG_O in parallel from the gate wiring 42 of the transistor 24a, and outputs a delay signal Delay whose output timing is delayed a certain amount of time from the trigger signal TRIG_O.
  • the delay locked loop circuit 59 can operate any number of delay buffer circuits based on the input of a pulse width control signal, and outputs the delay signal Delay with variable timing.
  • the light emitting device 1 can suppress the variation in the delay amount more than the two circuits described above, and can control the delay time with greater precision.
  • the light emitting device 1 includes a delay circuit 50 that is connected in parallel to the gate wiring 42 of the transistor 24a and can variably control the gate of the transistor 24a. This allows the light emitting device 1 to change the light emitting period of the light emitting element 23 and correct the light emitting pulse width W to be shorter.
  • the distance measuring device 100 has a shorter light emission pulse width W, which improves the eye-safe margin and also improves the distance measurement.
  • FIG. 10 is a diagram for explaining the operation of the timing adjustment circuit 64 according to the second embodiment.
  • FIG. 10A is a circuit diagram showing the connection relationship between the first capacitor 34, the parasitic inductor L1, the light emitting element 23a, the transistor 24a, the pre-driver preDRV, and the timing adjustment circuit 64 in the light emitting device 1 of the first embodiment.
  • the light emitting device 1 of this embodiment includes, as the light emitting pulse control mechanism 70, a timing adjustment circuit 64 that generates a timing adjustment signal TA by adjusting the output timing of the trigger signal TRIG_O output from the control unit 108.
  • FIG. 10B is an example of a waveform diagram of the circuit shown in FIG. 10A.
  • the timing adjustment circuit 64 adjusts the light emission timing of the control signal Vg, and the control signal Vg goes high with a delay.
  • a timing adjustment circuit 64 is provided for each channel.
  • the light emitting device 1 varies the light emission timing of the light emitting element 23a based on the operation of the timing adjustment circuit 64.
  • FIG. 11 is a circuit diagram of a timing adjustment circuit 64 according to the second embodiment.
  • the inverter chain circuit 55 inputs the trigger signal TRIG_O in parallel from the gate wiring 42 of the transistor 24a, and delays the output timing of the trigger signal TRIG_O according to the number of stages of the inverter circuit 57.
  • the decoder 56 outputs a high-level selection signal to the inverter circuit 57 of the corresponding stage according to the delay time of the trigger signal TRIG_O.
  • the inverter circuit 57 calculates the logical product of the selection signal and the trigger signal TRIG_O input in parallel.
  • the inverter circuit 57 generates the logical sum of the high-level signal from the inverter circuit 53 of the previous stage and the high-level signal calculated by the logical product as an output signal to the next stage.
  • the inverter chain circuit 55 can output a timing adjustment signal TA in which the output timing of the trigger signal TRIG_O is adjusted by inputting a selection signal to the inverter circuit 53 of the stage corresponding to the delay time.
  • the inverter chain circuit 55 includes a 64-stage inverter chain.
  • the decoder 56 outputs a 6-bit selection signal based on a pulse delay control signal output from the control unit 108, and outputs a timing adjustment signal TA corresponding to this selection signal.
  • the number of inverter stages is not limited to this, and any number of inverters can be included.
  • the circuit configuration of the timing adjustment circuit 64 is not limited to this, and other circuit configurations are possible.
  • FIG. 12 is a circuit diagram showing the structure of a light-emitting device 1 according to a modified example of the second embodiment.
  • the light emitting device 1 instead of including a light emission pulse control mechanism 70, the light emitting device 1 reduces the timing difference between channels by making the wiring for the pulse signal supplied to each light emitting element 23 in the light emitting element array equal in length.
  • the gate wiring 42 connected to the pre-driver preDRV has a tree-like structure.
  • the gate wiring 42 has a binary tree structure.
  • the light emitting device 1 generates a light emission timing pulse by the control unit 108 and causes each light emitting element 23 to emit light. As a result, each wiring has the same length, making it possible to reduce the light emission timing difference between channels.
  • the light emitting device 1 includes a timing adjustment circuit 64 that is connected in parallel to the gate wiring 42 of the transistor 24a and can variably control the gate of the transistor 24a. This allows the light emitting device 1 to correct the light emission timing of the light emitting element 23.
  • the gate wiring 42 of each light-emitting element 23 arranged in the light-emitting device 1 is wired to be equal in length, so that the variation in the light-emitting timing between the light-emitting elements 23 can be reduced.
  • FIG. 13 is a diagram illustrating the operation of the LDD capability switching circuit 65 of the light emitting device 1 according to the third embodiment.
  • the light emitting device 1 includes, as the light emitting pulse control mechanism 70, an LDD capability switching circuit 65 that corrects the peak value Ipeak of the LDD output current IDLF based on an LDD capability switching signal output from the control unit 108.
  • the LDD capability switching circuit 65 is provided for each channel.
  • Fig. 13B is an example of a waveform diagram of the circuit shown in Fig. 13A.
  • the light emitting device 1 can correct the peak value Ipeak of the LDD output current IDLF by the LDD capacity switching circuit 65.
  • the light emitting device 1 by providing the light emitting device 1 with both the LDD capacity switching circuit 65 and the light emission timing adjustment circuit 64, it is possible to correct the peak value Ipeak and make the light emission timing of the light emitting element 23a variable.
  • FIG. 14 is a circuit diagram of an LDD capability switching circuit 65 according to the third embodiment.
  • FIG. 14A shows an example in which the LDD capability switching circuit 65 switches the number of transistors connected in parallel with the transistor 24a
  • FIG. 14B shows an example in which the LDD capability switching circuit 65 switches the output voltage of the pre-driver preDRV
  • FIG. 14C shows an example in which the LDD capability switching circuit 65 switches the output current of the light-emitting element 23.
  • the LDD capability switching circuit 65 includes a selective drive circuit 67 that varies the LDD output current I DLF based on the light emission timing pulse and the LDD capability switching signal output from the control unit 108.
  • the selective drive circuit 67 also includes a transistor that is turned on based on the light emission timing pulse and the LDD capability switching signal.
  • the LDD capability switching circuit 65 also includes a logical AND 68 that performs an operation to turn on the transistor when the light emission timing pulse and the LDD capability switching signal are both at high level.
  • the drive circuit Ea is also called a constant drive circuit, and the constant drive circuit and the selective drive circuit 67 are connected in parallel to the cathode side of the light emitting element 23a.
  • Variations in the LDD output current I DLF may occur due to variations in the on-resistance of the transistor 24.
  • the light emitting device 1 operates the selective drive circuit 67 in addition to the constant drive circuit.
  • the light emitting device 1 can correct the peak value I peak of the LDD output current I DLF by driving the constant drive circuit and the selective drive circuit 67 .
  • the number of parallel selective drive circuits 67 is not limited to one.
  • the LDD capability switching circuit 65 may include multiple selective drive circuits 67, or may have other circuit configurations.
  • the LDD capability switching circuit 65 includes a pre-driver preDRV that varies the output voltage in response to an LDD capability switching signal, thereby enabling the LDD capability switching circuit 65 to correct the peak value Ipeak of the LDD output current IDLF .
  • the LDD capability switching circuit 65 includes a control current source IDAC that generates a reference current, and a current mirror circuit.
  • the current mirror circuit also includes transistors 75, 76, and 77, with one source or drain of transistor 75 connected to the output side of the control current source IDAC, and the other source or drain connected to transistor 77.
  • One source or drain of transistor 76 is connected to the cathode side of light-emitting element 23a, and the other source or drain is connected to the drain of transistor 24a.
  • the gates of transistors 75 and 76 are connected to each other.
  • one source or drain of transistor 77 is connected to the other source or drain of transistor 77, and the other source or drain is grounded. Also, the gate of transistor 77 is connected to the gate of transistor 24a.
  • the control current source IDAC is controlled by the control unit 108, and the current value is controlled by the LDD capability switching signal, outputting a variable current.
  • the current mirror circuit outputs a current that is X times (X is a positive value) the output current output from the control current source IDAC, based on the variable current. In this example, the current mirror circuit outputs a current that is 100 times the current output from the control current source IDAC.
  • transistor 77 and transistor 24a are turned on when the light emission timing pulse becomes high level.
  • the current output from the control current source IDAC is amplified by a current mirror circuit, thereby making it possible to vary the LDD output current I DLF and correct the peak value I peak of the LDD output current I DLF .
  • FIG. 15 is a circuit diagram of an LDD capability switching circuit 65 according to a first modified example of the third embodiment.
  • the transistor 24a is a P-type MOS transistor, and its drain is connected to the anode side of the light-emitting element 23a.
  • the output side of the LDD capability switching circuit 65 is connected to the gate of the transistor 24a.
  • the LDD capability switching circuit 65 includes resistors 78 and 79, an operational amplifier 80, and a control current source IDAC. Resistors 78, 79, and the operational amplifier 80 form a feedback circuit, with resistor 78 connected to the inverting input terminal side of the operational amplifier 80 and the control current source IDAC, and resistor 79 connected to the non-inverting input terminal side of the operational amplifier 80 and the source of transistor 24a. Resistor 78 is also called the first resistor, and resistor 79 is also called the second resistor.
  • the feedback circuit controls the value of the current flowing through the transistor 24a according to the ratio between the first resistor and the second resistor.
  • the current value of the control current source IDAC is controlled by the LD drive capability control signal from the control unit 108, and a variable current is output. This controls the value of the current flowing through the first resistor, and a current value corresponding to this value flows through the second resistor.
  • the ratio between the first resistor and the second resistor is 1:100, and the value of the LDD output current I DLF is controlled so that a value 100 times the value of the current flowing through the control current source IDAC flows through the source of the transistor 24a.
  • the light emitting device 1 can correct the peak value Ipeak of the LDD output current IDLF by controlling the value of the current flowing from the control current source IDAC.
  • FIG. 16 is a circuit diagram of the light-emitting device 1 in a second modified example of the third embodiment.
  • the light emitting device 1 includes a charge pump circuit 90, instead of the light emission pulse control mechanism 70, that is connected between the power supply wiring (VDD) and the first capacitor 34 and that boosts the voltage applied to the first capacitor 34.
  • a charge pump circuit 90 may also be provided between the power supply wiring (VDD) and the second capacitor 35 and between the power supply wiring (VDD) and the third capacitor 36. In that case, the operation will be the same, so the operation of the charge pump circuit 90 provided between the power supply wiring (VDD) and the first capacitor 34 will be described.
  • the first selection circuit 37 is omitted, and for example, the charge pump circuit 90 is disposed between the power supply wiring (VDD) and the source of the transistor 37a.
  • the light emitting device 1 uses the charge pump circuit 90 to boost the output voltage from the power supply line (VDD) and adjust the amount of charge stored in the first capacitor 34. This allows the light emitting device 1 to control the LDD output current I DLF and correct the peak value I peak of the LDD output current I DLF .
  • the light emitting device 1 includes an LDD capability switching circuit 65 that is connected to the cathode side of the light emitting element 23 and controls the LDD output current I DLF . This allows the light emitting device 1 to correct the peak value I peak of the LDD output current I DLF .
  • the light emitting device 1 includes an LDD capability switching circuit 65 that is connected to the anode side of the light emitting element 23 and controls the LDD output current I DLF . This allows the light emitting device 1 to correct the peak value I peak of the LDD output current I DLF .
  • the light emitting device 1 includes a charge pump circuit 90 between the power supply wiring (VDD) and the first capacitor 34, which boosts the output voltage from the power supply wiring (VDD) and adjusts the amount of charge stored in the first capacitor 34. This makes it possible to make the LDD output current I variable and to correct the peak value Ipeak of the LDD output current IDLF .
  • FIG. 17 is an example of a flowchart of the distance measuring device 100 according to the fourth embodiment.
  • a process flow will be described for correcting the peak value Ipeak of the LDD output current IDLF in the distance measuring device 100 including the light emitting device 1 according to the third embodiment, using the LDD capability switching circuit 65.
  • the distance measuring device 100 according to this embodiment corrects the peak value Ipeak based on the light reception level of the reflected light of the light irradiated to the object to be measured.
  • the peak value Ipeak may be corrected, for example, by the control unit 108 providing a calibration period before use of the distance measuring device 100. Moreover, the peak value Ipeak is corrected under a condition where the distance to the object to be measured is known to the distance measuring device 100. Moreover, since the reflectance differs depending on the type of object to be measured, it is desirable that the type of object to be measured is also known to the distance measuring device 100.
  • step S11 the control unit 108 first sets an arbitrary channel of the O channels (O is an integer equal to or greater than 1) of light-emitting elements 23 arranged in a two-dimensional array as a correction channel, and starts measurement.
  • the correction of the peak value Ipeak is performed under the condition that the distance to the object is a known distance, so the control unit 108 may include a process of accepting an input of the distance to the object in advance from the user via a user interface or the like.
  • step S12 the control unit 108 controls the drive unit 102 to drive the light-emitting unit 101 and start irradiating the object with light.
  • the light-emitting element 23 of the channel selected in step S11 is used to irradiate the object with light.
  • step S13 the control unit 108 controls the drive unit 102 to drive the light receiving unit 106, which receives the reflected light from the object to be measured.
  • step S14 the control unit 108 measures the level of received light based on the signal input via the signal processing unit 107. The measurement of the level of received light is realized by the control unit 108 having the function of a light receiving level measuring unit.
  • step S15 the control unit 108 determines whether the measured light receiving level exceeds the set reference amount. This determination is realized by the control unit 108 having the function of a light receiving level measurement unit, as described above.
  • the set reference amount is determined based on the light receiving level according to a known distance. For example, the set reference amount may be the average light receiving level due to reflected light from the measured object when the measured object is at a known distance. If the control unit 108 does not determine in step S15 that the light receiving level exceeds the set reference amount (No in step S15), in step S16, the control unit 108 controls the drive unit 102 to drive the LDD capacity switching circuit 65 and increase the LDD capacity setting by one step.
  • the control unit 108 controls the drive unit 102 to perform LDD capability switching control, and operates one selective drive circuit 67 with the LDD capability switching signal at a high level. Also, in the example of FIG. 14B, the control unit 108 increases the output voltage of the pre-driver preDRV by one step based on the LDD capability switching signal. Also, in the example of FIG. 14C, the control unit 108 controls the drive unit 102 to increase the current value of the control current source IDAC by one step based on the LDD drive capability switching signal. Also, in the example of FIG. 15 or 16, the control unit 108 controls the drive unit 102 to operate the control current source IDAC or the charge pump circuit 90, thereby increasing the LDD capability setting by one step.
  • step S17 the control unit 108 controls the drive unit 102 to drive the LDD capacity switching circuit 65 and lower the LDD capacity by one level. As in the above example, the control unit 108 drives the drive unit 102 to switch the LDD capacity.
  • the control unit 108 again controls the irradiation of the object with light, the reception of reflected light, and the measurement of the light reception level through the operations of steps S12 to S14.
  • step S18 the control unit 108 determines whether the light reception level measured again exceeds the set reference amount based on the switched LDD capacity.
  • step S18 determines in step S18 that the light receiving level exceeds the set reference amount (Yes in step S18)
  • the process returns to step S17, where the control unit 108 controls the drive unit 102 to drive the LDD capacity switching circuit 65 and lower the LDD capacity by one step. If the control unit 108 does not determine in step S18 that the light receiving level exceeds the set reference amount (No in step S18), in step S19, the control unit 108 performs an operation to lower the LDD capacity setting by one step.
  • step S20 the control unit 108 determines whether there is an unmeasured channel among the N-channel light-emitting elements 23. If the control unit 108 determines that there is an unmeasured channel in step S20 (Yes in step S20), in step S21, the control unit 108 sets another channel for correcting the peak value Ipeak among the unmeasured channels, and returns to S11 again. If the control unit 108 determines that there is no unmeasured channel in step S20 (No in step S20), the distance measuring device 100 ends the correction of the peak value Ipeak of the LDD output current IDLF .
  • the distance measuring device 100 can change the LDD capability setting based on the measurement of the received light level, and can correct the peak value Ipeak of the LDD output current IDLF for each channel of the light emitting element 23.
  • FIG. 18 is an example of a flowchart of the distance measuring device 100 according to the fifth embodiment.
  • a process flow will be described for correcting the light emission timing of the LDD output current I DLF in the distance measuring device 100 including the light emitting device 1 according to the second embodiment, using the timing adjustment circuit 64.
  • the distance measuring device 100 according to this embodiment corrects the light emission timing based on the bin positions of a histogram generated from the reflected light of light irradiated onto the measurement object.
  • the light emission timing may be corrected, for example, by the control unit 108 setting a calibration period before the distance measuring device 100 is used.
  • the light emission timing is also corrected under conditions where the distance to the object is known to the distance measuring device 100.
  • step S31 the control unit 108 first sets any one of the O channels of light-emitting elements 23 arranged in a two-dimensional array as a correction channel and starts measurement.
  • the control unit 108 may include a process of accepting input of the distance to the object in advance from the user via a user interface or the like.
  • step S32 the control unit 108 controls the drive unit 102 to drive the light-emitting unit 101 and start irradiating the object with light.
  • the light-emitting element 23 of the channel selected in step S31 is used to irradiate the object with light.
  • step S33 the control unit 108 controls the drive unit 102 to drive the light receiving unit 106, which receives the reflected light from the object.
  • step S34 the control unit 108 measures the bin positions of the histogram generated based on the irradiated light.
  • the bin position may be determined, for example, as the position on the time axis of the generated histogram where the occurrence frequency contained in a certain bin exceeds a predetermined threshold for the first time.
  • the measurement of the bin position is realized by the control unit 108 having the function of a bin position measurement unit.
  • the histogram is a graph showing the detection frequency as a degree for each detection timing indicated by the digital signal.
  • the signal processing unit 107 generates a histogram showing the intensity of the irradiated light for each time in units of macro pixels.
  • the histogram is generated with the horizontal axis representing the light reception timing on the time axis and the vertical axis representing the frequency of occurrence of that light reception timing.
  • the generation of the histogram is realized by the signal processing unit 107 having the function of a histogram generation unit.
  • the bin position refers to the bin position on the time axis.
  • step S35 the control unit 108 determines whether the measured Bin position is earlier than the set reference. This determination is realized by the control unit 108 having the function of a Bin position measurement unit, as described above.
  • the set reference is determined based on a known distance. For example, the set reference may be the average light reception timing of light irradiated onto the measurement object when the measurement object is at a known distance. If the control unit 108 does not determine in step S35 that the Bin position is earlier on the time axis than the set reference (No in step S35), in step S36, the control unit 108 controls the drive unit 102 to drive the timing adjustment circuit 64 and advance the light emission timing setting by one step.
  • control unit 108 controls the drive unit 102 to perform pulse delay control and transmits a selection signal for changing the number of operations of the inverter circuit 57.
  • control unit 108 changes the number of "1" bits in the selection signal to reduce the number of operations of the inverter circuit 57. This allows the control unit 108 to advance the light emission timing setting by one step.
  • step S37 the control unit 108 controls the drive unit 102 to drive the timing adjustment circuit 64 and delay the light emission timing setting by one stage.
  • the control unit 108 drives the drive unit 102 to switch the timing adjustment circuit 64.
  • the control unit 108 again controls the irradiation of light to the measurement object, the reception of reflected light, and the measurement of the Bin position through the operations of steps S32 to S34.
  • step 38 the control unit 108 determines whether the Bin position measured again with the switched light emission timing setting is earlier on the time axis than the set reference.
  • step S38 determines in step S38 that the Bin position is earlier than the set reference (Yes in step S38)
  • the process returns to step S37, where the control unit 108 controls the drive unit 102 to drive the timing adjustment circuit 64 and delay the light emission timing setting by one step. If the control unit 108 does not determine in step S38 that the Bin position is earlier on the time axis than the set reference (No in step S38), in step S39, the control unit 108 performs an operation to return the light emission timing setting by one step.
  • step S40 the control unit 108 determines whether any unmeasured channels still exist among the N-channel light-emitting elements 23. If the control unit 108 determines in step S40 that any unmeasured channels still exist (Yes in step S40), in step S41 the control unit 108 sets another channel among the unmeasured channels for which the light emission timing is to be corrected, and returns to S31 again. If the control unit 108 determines in step S40 that any unmeasured channels still exist (No in step S40), the distance measuring device 100 ends the correction of the light emission timing.
  • the distance measuring device 100 can change the light emission timing settings based on the measurement of the Bin position, and can correct the light emission timing for each channel of the light emitting element 23.
  • FIG. 19 is an example of a flowchart of the distance measuring device 100 according to the sixth embodiment.
  • a process flow will be described for correcting the pulse width W of the LDD output current I DLF using the delay circuit 50 in the distance measuring device 100 including the light emitting device 1 according to the first embodiment.
  • the distance measuring device 100 according to this embodiment corrects the pulse width W based on the bin width of a histogram generated from the reflected light of light irradiated onto the object.
  • the pulse width W can be corrected, for example, by the control unit 108 setting a calibration period before using the distance measuring device 100. Furthermore, the light emission timing is corrected under conditions where the distance to the object is known to the distance measuring device 100.
  • step S51 the control unit 108 first sets any one of the O channels of light-emitting elements 23 arranged in a two-dimensional array as a correction channel and starts measurement.
  • the correction of the pulse width W is performed under the condition that the distance to the object is known, so the control unit 108 may include a process of accepting input of the distance to the object in advance from the user via a user interface or the like.
  • step S52 the control unit 108 controls the drive unit 102 to drive the light-emitting unit 101 and start irradiating the object with light.
  • the light-emitting element 23 of the channel selected in step S51 is used to irradiate the object with light.
  • step S53 the control unit 108 controls the drive unit 102 to drive the light receiving unit 106, which receives the reflected light from the object to be measured.
  • the measurement of the pulse width W is achieved by the control unit 108 having the function of a pulse width measurement unit.
  • step S54 the control unit 108 measures the bin width of the histogram generated based on the reflected light.
  • the bin width is expressed as the width of a certain bin, or the total width of bins from one bin to another.
  • the bin width is expressed, for example, as the total width of bins from the bin where the occurrence frequency value of the light reception timing in the generated histogram first exceeds a specified threshold value to the bin where it falls below that threshold value.
  • step S55 the control unit 108 determines whether the measured bin width is shorter than the set reference. This determination is achieved by the control unit 108 having the function of a pulse width measurement unit, as described above.
  • the set reference may also be the average value of the bin width obtained when the object to be measured is irradiated with light when the object to be measured is at a known distance. If the control unit 108 does not determine in step S55 that the bin width is shorter than the set reference (No in step S55), in step S56, the control unit 108 drives the drive unit 102 to drive the delay circuit 50, and shortens the light emission pulse width setting by one step.
  • the control unit 108 controls the driving unit 102, performs pulse width control, and transmits a selection signal for changing the number of operations of the inverter circuit 57.
  • the control unit 108 changes the number of "1" bits in the selection signal to reduce the number of operations of the inverter circuit 57.
  • a delay signal Delay corresponding to the number of operations of the inverter circuit 57 is output.
  • the control unit 108 controls the driving unit 102 and outputs a delay signal Delay corresponding to the value of the time constant by changing the values of the resistor R and the capacitor C. Also, in the example of FIG.
  • the control unit 108 controls the driving unit 102, performs pulse width control, and transmits a pulse width control signal for changing the number of operations of the delay buffer circuit. As a result, a delay signal Delay corresponding to the number of operations of the delay buffer circuit is output. As a result, the control unit 108 can shorten the pulse width setting of the light emitting device 1 by one step.
  • step S57 the control unit 108 controls the drive unit 102 to drive the delay circuit 50 and lengthen the light emission pulse width setting by one step.
  • the control unit 108 drives the drive unit 102 to switch the delay circuit 50.
  • the control unit 108 again controls the irradiation of light to the object, the reception of reflected light, and the measurement of the bin width through the operations of steps S52 to S54.
  • step S58 the control unit 108 determines whether the bin width measured again using the switched light emission pulse width setting is shorter than the set reference.
  • step S58 determines in step S58 that the Bin width is shorter than the set reference (Yes in step S58)
  • the process returns to step S57, where the control unit 108 controls the drive unit 102 to drive the delay circuit 50 and lengthen the light emission pulse width setting by one step. If the control unit 108 does not determine in step S58 that the Bin width is shorter than the set reference (No in step S58), in step S59, the control unit 108 returns the light emission pulse width by one step.
  • step S60 the control unit 108 judges whether or not there is an unmeasured channel among the N-channel light-emitting elements 23. If the control unit 108 judges that there is an unmeasured channel in step S60 (Yes in step S60), in step S61, the control unit 108 sets another channel for correcting the peak value Ipeak among the unmeasured channels, and returns to S51 again. If the control unit 108 judges that there is no unmeasured channel in step S60 (No in step S60), the distance measuring device 100 ends the correction of the light emission timing.
  • the distance measuring device 100 can change the light emission pulse width setting based on the measurement of the Bin width, and can correct the light emission pulse width for each channel of the light emitting element 23.
  • FIG. 20 is an example of a flowchart of the distance measuring device 100 according to the seventh embodiment.
  • a process flow for correcting the light emission timing and peak value Ipeak of the LDD output current IDLF using these circuits will be described.
  • steps S71 to S79 is a flow for correcting the peak value Ipeak , but since it is similar to the process from steps S11 to S19, a description thereof will be omitted.
  • the process from steps S80 to S85 is a flow for correcting the light emission timing.
  • the distance measuring device 100 corrects the light emission timing according to the total number of bins measured. In other words, the distance measuring device 100 corrects the light emission timing so that the number of bins is the same between each light emitting element 23.
  • the light emission timing correction flow may be performed in a similar manner to the flow from steps S34 to S39.
  • step S80 the control unit 108 measures the number of bins (Bin No.) included in the histogram generated based on the irradiated light.
  • step S81 the control unit 108 judges whether the measured total number of bins meets a criterion. As described above, this measurement and this judgment are realized by the control unit 108 having the function of a bin number measurement unit.
  • the setting criterion is determined based on a known distance. For example, the setting criterion may be determined according to the number of bins that can be taken when the measured object is at a known distance.
  • step S82 the control unit 108 drives the drive unit 102, drives the timing adjustment circuit 64, and advances the light emission timing setting by one step. If the control unit 108 determines in step S81 that the bin number meets the criteria (Yes in step S81), then in step S83 the control unit 108 controls the drive unit 102, drives the timing adjustment circuit 64, and delays the light emission timing setting by one step.
  • the control unit 108 again controls the irradiation of light to the object, the reception of reflected light, and the measurement of the bin position through the operations of steps S72 to S73 and step S80.
  • step S84 the control unit 108 again determines whether the measured bin number meets the criterion. If the control unit 108 determines in step S84 that the bin number meets the criterion (Yes in step S84), the process returns to step S83, where the control unit 108 controls the drive unit 102 to drive the timing adjustment circuit 64 and delay the light emission timing setting by one step. If the control unit 108 does not determine in step S84 that the bin number meets the criterion (No in step S84), in step S85, the control unit 108 performs an operation to return the light emission timing setting by one step.
  • step S86 the control unit 108 judges whether or not there is an unmeasured channel among the N-channel light-emitting elements 23. If the control unit 108 judges that there is an unmeasured channel in step S86 (Yes in step S86), in step S87, the control unit 108 sets another channel for which the peak value Ipeak and the light emission timing are to be corrected among the unmeasured channels, and returns to S71 again. If the control unit 108 judges that there is no unmeasured channel in step S86 (No in step S86), the distance measuring device 100 ends the correction of the peak value Ipeak and the light emission timing.
  • the distance measuring device 100 can change the LDD capability setting and the light emission timing setting based on the measurement of the received light level and the measurement of the Bin number, and can correct the peak value Ipeak and the light emission timing for each channel of the light-emitting element 23.
  • FIG. 21 is a circuit diagram showing the structure of a light emitting device 1a according to the eighth embodiment.
  • the light-emitting device 1a shown in FIG. 21 has the same structure as the light-emitting device 1a shown in FIG. 4.
  • the light-emitting element 23 indicated by the symbol P1 is electrically connected to the first anode wiring 31 and the cathode wiring 41 at the upper left.
  • first selection circuit 37 of the first to third selection circuits 37 to 39 is turned on, and only the drive circuit E for the cathode wiring 41 at the upper left is turned on.
  • charge is stored only in the first capacitor 34 of the first to third capacitors 34 to 36, and only the three light-emitting elements 23 electrically connected to the cathode wiring 41 at the upper left are driven.
  • the light-emitting elements 23 indicated by symbols P2 to P4 are electrically connected to the first anode wiring 31 and are electrically connected to different cathode wirings 41.
  • first selection circuit 37 of the first to third selection circuits 37 to 39 is turned on, and only the drive circuit E for these cathode wirings 41 is turned on.
  • charge is stored only in the first capacitor 34 of the first to third capacitors 34 to 36, and only the nine light-emitting elements 23 electrically connected to these cathode wirings 41 are to be driven.
  • the light-emitting elements 23 indicated by symbols P5 and P6 are electrically connected to the first and second anode wirings 31 and 32, respectively, and are also electrically connected to the same single cathode wiring 41.
  • first and second selection circuits 37 and 38 of the first to third selection circuits 37 to 39 are turned on, and only the drive circuit E for this cathode wiring 41 is turned on.
  • charge is stored only in the first and second capacitors 34 and 35 of the first to third capacitors 34 to 36, and only the three light-emitting elements 23 electrically connected to this cathode wiring 41 are driven.
  • the individual driving of the light-emitting element 23 indicated by reference symbol P1 can also be applied to the other 80 light-emitting elements 23.
  • the above-mentioned individual driving and simultaneous driving can also be applied to the light-emitting device 1a described in the first to third embodiments or their modified examples.
  • these controls are performed by the control unit 9 shown in FIG. 1.
  • FIG. 22 is a circuit diagram showing the structure of a light emitting device 1a according to a first modified example of the eighth embodiment.
  • Each light-emitting element 23 in this modified example includes a cathode electrically connected to one of the first to third cathode wirings 31' to 33' and an anode electrically connected to one of the multiple anode wirings 41'.
  • the light emitting device 1a of this modified example further includes first to third transistors 61 to 63 at the positions of the first to third capacitors 34 to 36 shown in FIG. 4, respectively.
  • the first to third transistors 61 to 63 are, for example, N-type MOS transistors.
  • the gates of the first to third transistors 61 to 63 are electrically connected to the first to third gate wirings 164 to 166, respectively.
  • Each of the first to third transistors 61 to 63 has a drain electrically connected to one of the first to third cathode wirings 31' to 33' and a source electrically connected to a ground wiring.
  • Each of the first to third transistors 61 to 63 forms a drive circuit E.
  • the drive circuits E including the first to third transistors 61 to 63 are examples of the first to Mth drive circuits, respectively.
  • the light emitting device 1a of this modified example further includes a plurality of capacitors 167 at the positions of the plurality of transistors 24 shown in FIG. 4.
  • Each of these capacitors 167 has one electrode electrically connected to one of the plurality of anode wirings 41' and the other electrode electrically connected to a ground wiring.
  • the light emitting device 1a of this modified example further includes a plurality of selection circuits 168 instead of the first to third selection circuits 37 to 39.
  • Each selection circuit 168 is electrically connected to a corresponding one anode wiring 41'.
  • Each selection circuit 168 includes a transistor 168a having a source electrically connected to the power supply wiring, and a transistor 168b having a source electrically connected to the ground wiring.
  • the drain of the transistor 168a and the drain of the transistor 168b are electrically connected to the cathode wiring 41.
  • Each selection circuit 168 is electrically connected to a corresponding one capacitor 167 via the anode wiring 41'.
  • the transistor 168a is, for example, a P-type MOS transistor.
  • the transistor 168b is, for example, an N-type MOS transistor.
  • the transistor 168a is an example of a first switch of the present disclosure.
  • the transistor 168b is an example of a second switch of the present disclosure.
  • the functions of the capacitor 167, the transistor 168a, and the transistor 168b are similar to those of the first to third capacitors 34 to 36, the transistors 37a to 39a, and the transistors 37b to 39b, respectively.
  • the transistor 168a can store charge in the corresponding capacitor 167.
  • the transistor 168b can discharge charge from the corresponding capacitor 167.
  • the capacitor 167 can supply charge to the light-emitting element 23 via the anode wiring 41', thereby causing a current to flow through the light-emitting element 23.
  • first to third transistors 61 to 63 and their drive circuit E are similar to those of the transistor 24 and its drive circuit E.
  • the first to third transistors 61 to 63 can drive the light-emitting element 23 electrically connected to the first to third cathode wirings 31' to 33', respectively.
  • the light emission pulse control mechanism 70 is electrically connected to the first to third gate wirings 164 to 166.
  • the first to third transistors 61 to 63 included in the drive circuit E are turned on based on the operation of the light emission pulse control mechanism 70.
  • the light emitting device 1a of this modified example can also be applied to light emitting devices 1a including other light emission pulse control mechanisms 70 described in the first to third embodiments or their modified examples.
  • the light emitting device 1a of this modification can also be applied to the structure of the light emitting device 1 according to the modification of the second embodiment, which does not include the light emitting pulse control mechanism 70.
  • the light emitting device 1a can be structured so that the gate wirings are equal in length, instead of being provided with the light emitting pulse control mechanism 70.
  • the light emitting device 1a of this modification can also be applied to the structure of the light emitting device 1 according to the second modification of the third embodiment, which does not include the light emitting pulse control mechanism 70.
  • the light emitting device 1 can be provided with a charge pump circuit 90, instead of the light emitting pulse control mechanism 70, which is connected between the power supply wiring (VDD) and the capacitors 167 and boosts the voltage applied to each capacitor 167.
  • VDD power supply wiring
  • the light emitting device 1a of this modified example has a different structure from that of the light emitting device 1a of the first embodiment, but it is possible to achieve the same control as that of the light emitting device 1a of the first embodiment.
  • FIG. 23 is a circuit diagram showing the structure of a light emitting device 1a according to a second modified example of the eighth embodiment.
  • the anode wiring 41' is an example of the second terminal wiring of the present disclosure.
  • Each light emitting element 23 of this modification includes a cathode electrically connected to any one of the first to third cathode wirings 31' to 33' and an anode electrically connected to any one of the plurality of anode wirings 41'.
  • Each transistor 24 of this modification includes a gate electrically connected to any one of the plurality of gate wirings 42', a drain electrically connected to any one of the plurality of anode wirings 41', and a source electrically connected to a power supply wiring.
  • Each transistor 24 of this modification is, for example, a P-type MOS transistor.
  • the first to third capacitors 34 to 36 and the first to third selection circuits 37 to 39 of this modification are electrically connected to the first to third cathode wirings 31' to 33', respectively.
  • the light emission pulse control mechanism 70 is electrically connected to each gate wiring 42'. As in the above example, the transistor 24 included in the drive circuit E is turned on based on the operation of the light emission pulse control mechanism 70.
  • the light emission device 1a of this modified example can also be applied to light emission devices 1a including other light emission pulse control mechanisms 70 described in the first to third embodiments or their modified examples.
  • the light emitting device 1a of this modification can also be applied to the structure of the light emitting device 1 according to the modification of the second embodiment, which does not include the light emitting pulse control mechanism 70.
  • the light emitting device 1a can be structured so that the gate wirings are equal in length, instead of being provided with the light emitting pulse control mechanism 70.
  • the light emitting device 1a of this modification can also be applied to the structure of the light emitting device 1 according to the second modification of the third embodiment, which does not include the light emitting pulse control mechanism 70.
  • the light emitting device 1 can be provided with a charge pump circuit 90, instead of the light emitting pulse control mechanism 70, which is connected between the power supply wiring (VDD) and the capacitors 34, 35, or 36 and boosts the voltage applied to each of the capacitors 34, 35, or 36.
  • VDD power supply wiring
  • the light emitting device 1a of this modified example has a different structure from that of the light emitting device 1a of the first embodiment, but it is possible to achieve the same control as that of the light emitting device 1a of the first embodiment.
  • FIG. 24 is a circuit diagram showing the structure of a light emitting device 1a according to a third modified example of the eighth embodiment.
  • the light emitting device 1a of this modified example has six sets of first to third capacitors 34 to 36 instead of the four sets of first to third capacitors 34 to 36 shown in FIG. 4.
  • the first to third capacitors 34 to 36 of this modified example are disposed within the LD chip 11 (or within the LDD substrate 12), and are therefore disposed near the light emitting element 23.
  • each first capacitor 34 is electrically connected to one of the horizontal wirings 31a
  • each second capacitor 35 is electrically connected to one of the horizontal wirings 32a
  • each third capacitor 36 is electrically connected to one of the horizontal wirings 33a.
  • the light emission pulse control mechanism 70 is electrically connected to each gate wiring 42. As in the above example, the transistor 24 included in the drive circuit E is turned on based on the operation of the light emission pulse control mechanism 70.
  • the light emission device 1a of this modified example can also be applied to light emission devices 1a including other light emission pulse control mechanisms 70 described in the first to third embodiments or their modified examples.
  • the light emitting device 1a of this modification can also be applied to the structure of the light emitting device 1 according to the modification of the second embodiment, which does not include the light emitting pulse control mechanism 70.
  • the light emitting device 1a can be structured so that the gate wirings are equal in length, instead of being provided with the light emitting pulse control mechanism 70.
  • the light emitting device 1a of this modification can also be applied to the structure of the light emitting device 1 according to the second modification of the third embodiment, which does not include the light emitting pulse control mechanism 70.
  • the light emitting device 1 can be provided with a charge pump circuit 90, instead of the light emitting pulse control mechanism 70, which is connected between the power supply wiring (VDD) and the capacitors 34, 35, or 36 and boosts the voltage applied to each of the capacitors 34, 35, or 36.
  • VDD power supply wiring
  • the light emitting device 1a of this modified example has a different structure from that of the light emitting device 1a of the first embodiment, but it is possible to achieve the same control as that of the light emitting device 1a of the first embodiment.
  • FIG. 25 is a circuit diagram showing the structure of a light emitting device 1a according to a fourth modified example of the eighth embodiment.
  • the light emitting device 1a of this modified example does not include the first to third capacitors 34 to 36.
  • the light emitting device 1a of this modified example stores the electric charge to be supplied to each light emitting element 23 in a parasitic capacitance, which will be described later, instead of the first to third capacitors 34 to 36.
  • FIG. 26 is another circuit diagram showing the structure of a light-emitting device 1a according to a fourth modified example of the eighth embodiment.
  • FIG. 26 shows a pair of light-emitting elements 23 and transistors 24 included in the light-emitting device 1a of this modified example.
  • FIG. 26 further shows the parasitic capacitance 23' of the light-emitting element 23 and the parasitic capacitance 24' of the transistor 24.
  • the light-emitting device 1a of this modified example stores charge to be supplied to each light-emitting element 23 in these parasitic capacitances 23', 24'. This allows current to flow through each light-emitting element 23, making it possible for each light-emitting element 23 to emit light.
  • the storage in the parasitic capacitances 23', 24' is controlled by first to third selection circuits 37 to 39.
  • the light emission pulse control mechanism 70 is electrically connected to each gate wiring 42. As in the above example, the transistor 24 included in the drive circuit E is turned on based on the operation of the light emission pulse control mechanism 70.
  • the light emission device 1a of this modified example can also be applied to light emission devices 1a including other light emission pulse control mechanisms 70 described in the first to third embodiments or their modified examples.
  • the light emitting device 1a of this modification is also applicable to the structure of the light emitting device 1 according to the modification of the second embodiment, which does not include the light emitting pulse control mechanism 70.
  • the light emitting device 1a may have a structure in which the gate wirings are equal in length, instead of having the light emitting pulse control mechanism 70.
  • the light emitting device 1a of this modification is also applicable to the structure of the light emitting device 1 according to the second modification of the third embodiment, which does not include the light emitting pulse control mechanism 70.
  • the light emitting device 1 may have a charge pump circuit 90, instead of the light emitting pulse control mechanism 70, connected between the power supply wiring (VDD) and the parasitic capacitance 23' or 24', which boosts the voltage applied to each parasitic capacitance 23' or 24'.
  • VDD power supply wiring
  • the light emitting device 1a of this modified example has a different structure from that of the light emitting device 1a of the first embodiment, but it is possible to achieve the same control as that of the light emitting device 1a of the first embodiment.
  • FIG. 27 is a circuit diagram showing various examples of the structure of a light emitting device 1a according to a fifth modified example of the eighth embodiment.
  • the light emitting device 1a of this modified example has the structure shown in FIG. 4, similar to the light emitting device 1a of the first embodiment.
  • each drive circuit E of the first embodiment has the structure shown in FIG. 27A
  • each drive circuit E of this modified example has the structure shown in any one of FIG. 27B to D.
  • the driving circuit E shown in FIG. 27B includes three transistors 24 electrically connected to a cathode wiring 41, and three transistors 25 electrically connected to these transistors 24.
  • the transistors 24 and 25 shown in FIG. 27B are, for example, N-type MOS transistors.
  • the gates of these transistors 24 are electrically connected to a common gate wiring 42, and the gates of these transistors 25 are electrically connected to a common gate wiring 43.
  • the transistors 24 and 25 are examples of the first and second transistors of the present disclosure, respectively.
  • Each transistor 24 is used to select the light-emitting element 23 that generates light.
  • Each transistor 25 is used as a current source. For example, when light is generated from a certain light-emitting element 23, a predetermined signal is applied to the gate wiring 42 of the drive circuit E for this light-emitting element 23, and a predetermined signal (DC bias voltage) is applied to the gate wiring 43 of the drive circuit E for this light-emitting element 23. This causes the source and drain of each transistor 24 in this drive circuit E to be conductive, and the source and drain of each transistor 25 in this drive circuit E to be conductive, making it possible to pass a current through this light-emitting element 23. At this time, each transistor 25 functions as a current source.
  • the pulse control mechanism 70 may be connected to either the gate wiring 42 or the gate wiring 43, or may be connected to each of the gate wiring 42 and the gate wiring 43.
  • the drive circuit E shown in FIG. 27C includes three transistors 24 electrically connected to a cathode wiring 41.
  • the transistors 24 shown in FIG. 27C are, for example, NPN-type bipolar transistors.
  • the wiring 42 is the "base wiring” rather than the "gate wiring.”
  • the operation of the drive circuit E shown in FIG. 27C is the same as that of the drive circuit E shown in FIG. 27A.
  • the pulse control mechanism 70 is electrically connected to the wiring 42, which is the base wiring.
  • the drive circuit E shown in FIG. 27D includes three transistors 24 electrically connected to a cathode wiring 41, and three transistors 25 electrically connected to these transistors 24.
  • the transistors 24 and 25 shown in FIG. 27D are, for example, NPN-type bipolar transistors.
  • the wirings 42 and 43 are "base wirings” rather than "gate wirings”.
  • the operation of the drive circuit E shown in FIG. 27D is the same as that of the drive circuit E shown in FIG. 27B.
  • the pulse control mechanism 70 may be connected to either the wiring 42 or the wiring 43, which are the base wirings, or may be connected to both the wiring 42 and the wiring 43.
  • the light emitting device 1a of this modified example has a different structure from that of the light emitting device 1a of the first embodiment, but it is possible to achieve the same control as that of the light emitting device 1a of the first embodiment.
  • FIG. 28 is a circuit diagram showing the structure of a light emitting device 1a according to a sixth modified example of the eighth embodiment.
  • the light emitting device 1a of this modified example includes, in addition to the components shown in FIG. 4, first to third voltage detection circuits 71 to 73.
  • the first voltage detection circuit 71 is electrically connected to the first horizontal wiring 31a of the first anode wiring 31 and the gate of the transistor 37a.
  • the second voltage detection circuit 72 is electrically connected to the second horizontal wiring 32a of the second anode wiring 32 and the gate of the transistor 38a.
  • the third voltage detection circuit 73 is electrically connected to the third horizontal wiring 33a of the third anode wiring 33 and the gate of the transistor 39a.
  • the first voltage detection circuit 71 detects the voltage of the first anode wiring 31 from the first horizontal wiring 31a of the first anode wiring 31. This voltage indicates the amount of charge stored in the four first capacitors 34. Therefore, the first voltage detection circuit 71 controls the gate voltage of the transistor 37a based on the voltage detected from the first anode wiring 31. For example, if the detected voltage is lower than a predetermined voltage, the transistor 37a is turned on to start storing charge. On the other hand, if the detected voltage is higher than the predetermined voltage, the transistor 37a is turned off to end storing charge. According to this modified example, it is possible to change the output power of the light emitting device 1a by changing the value of this predetermined voltage. The value of this predetermined voltage is adjusted, for example, by the control unit 9 shown in FIG. 1.
  • the second voltage detection circuit 72 detects the voltage of the second anode wiring 32 and controls the gate voltage of the transistor 38a based on the detected voltage.
  • the third voltage detection circuit 73 detects the voltage of the third anode wiring 33 and controls the gate voltage of the transistor 39a based on the detected voltage.
  • the light emission pulse control mechanism 70 is electrically connected to each gate wiring 42. As in the above example, the transistor 24 included in the drive circuit E is turned on based on the operation of the light emission pulse control mechanism 70.
  • the light emission device 1a of this modified example can also be applied to light emission devices 1a including other light emission pulse control mechanisms 70 described in the first to third embodiments or their modified examples.
  • the light emitting device 1a of this modification can also be applied to the structure of the light emitting device 1 according to the modification of the second embodiment, which does not include the light emitting pulse control mechanism 70.
  • the light emitting device 1a can be structured so that the gate wirings are equal in length, instead of being provided with the light emitting pulse control mechanism 70.
  • the light emitting device 1a of this modification can also be applied to the structure of the light emitting device 1 according to the second modification of the third embodiment, which does not include the light emitting pulse control mechanism 70.
  • the light emitting device 1 can be provided with a charge pump circuit 90, instead of the light emitting pulse control mechanism 70, which is connected between the power supply wiring (VDD) and the capacitors 34, 35, or 36 and boosts the voltage applied to each of the capacitors 34, 35, or 36.
  • VDD power supply wiring
  • FIG. 29 is a timing chart showing the operation of the light emitting device 1a according to the sixth modified example of the eighth embodiment.
  • Curves A1 and A2 show the gate voltage of the anode-side PMOS, i.e., transistors 37a to 39a.
  • Curve B shows the gate voltage of the anode-side NMOS, i.e., transistors 37b to 39b.
  • Curve C shows the gate voltage of the cathode-side NMOS, i.e., transistor 24.
  • Curves D1 and D2 show the voltages (anode voltages) of the first to third anode wirings 31 to 32.
  • Curves E1 and E2 show the output currents (LDD output currents) from the LDD substrate 12 to each light-emitting element 23.
  • Curve A1 shows the case where the pulse width of the gate voltage of transistors 37a to 39a is short. In this case, transistors 37a to 39a are turned off at a low anode voltage (curve D1), resulting in low-power emission (curve E1).
  • Curve A2 shows the case where the pulse width of the gate voltage of transistors 37a to 39a is long. In this case, transistors 37a to 39a are turned off at a high anode voltage (curve D2), resulting in high-power emission (curve E2).
  • FIG. 30 is a circuit diagram showing the structure of a light emitting device 1a according to the ninth embodiment.
  • the light emitting device 1a of this embodiment includes, in addition to the components shown in FIG. 4, a fourth anode wiring 81, a plurality of fourth capacitors 82, and a fourth selection circuit 83.
  • the fourth anode wiring 81 includes a plurality of fourth horizontal wirings 81a and a plurality of fourth vertical wirings 81b.
  • the fourth selection circuit 83 includes transistors 83a and 83b.
  • the first to fourth selection circuits 37, 38, 39, and 83 are examples of the first to Mth selection circuits of this disclosure.
  • FIG. 30 shows an example where M is 4.
  • the first anode wiring 31 is shown by a thick solid line
  • the second anode wiring 32 is shown by a thick dashed line
  • the third anode wiring 33 is shown by a thin solid line
  • the fourth anode wiring 81 is shown by a thin dashed line.
  • the light emitting device 1a of this embodiment includes 8 ⁇ 8 light emitting elements 23 arranged in a two-dimensional array. Therefore, the first to fourth anode wirings 31, 32, 33, 81 of this embodiment include four sets of first to fourth horizontal wirings 31a, 32a, 33a, 81a and first to fourth vertical wirings 31b, 32b, 33b, 81b. These are examples of the first to Mth horizontal wirings and first to Nth vertical wirings of P sets of this disclosure.
  • Figure 30 shows an example where P is 4.
  • the number of light emitting elements 23 shown in Figure 30 is M(P-2) ⁇ N(P-2).
  • the light emitting device 1a of this embodiment further includes 8 ⁇ 8 transistors 24 electrically connected to these light emitting elements 23.
  • the first to fourth capacitors 34, 35, 36, 82 of this embodiment include four sets of the first to fourth capacitors 34, 35, 36, 82.
  • the first to fourth capacitors 34, 35, 36, 82 of each set are arranged in order near one side of the square light-emitting element array. Therefore, the first to fourth capacitors 34, 35, 36, 82 of this embodiment are also arranged symmetrically with respect to this square.
  • the first to fourth capacitors 34, 35, 36, 82 are examples of the first to Mth capacitors of K sets of the present disclosure.
  • Figure 30 shows an example where K is 4.
  • the structures and functions of the fourth anode wiring 81, fourth capacitor 82, and fourth selection circuit 83 of this embodiment are similar to those of the first to third anode wirings 31 to 33, the first to third capacitors 34 to 36, and the first to third selection circuits 37 to 39, respectively.
  • the structures and functions of the cathode wiring 41 and gate wiring 42 of this embodiment are also similar to those of the cathode wiring 41 and gate wiring 42 of the first embodiment, respectively.
  • the value of M in this embodiment is 4 instead of 3
  • each cathode wiring 41 is electrically connected to four light-emitting elements 23, and each gate wiring 42 is electrically connected to four transistors 24.
  • M it is desirable to set the value of M to an appropriate value depending on the usage of the light emitting device 1a. For example, reducing the value of M has the advantage of reducing the inductance of the wiring for each light emitting element 23 and reducing the number of capacitors and selection circuits. On the other hand, increasing the value of M has the advantage of reducing the number of cathode wirings 41 and gate wirings 42 and increasing the number of common cathode wirings 41 connected to transistors 24, thereby increasing the driving capacity of transistors 24.
  • the light emission pulse control mechanism 70 is electrically connected to each gate wiring 42. As in the above example, the transistor 24 included in the drive circuit E is turned on based on the operation of the light emission pulse control mechanism 70.
  • the light emission device 1a of this modified example can also be applied to light emission devices 1a including other light emission pulse control mechanisms 70 described in the first to third embodiments or their modified examples.
  • the light emitting device 1a of this modification can also be applied to the structure of the light emitting device 1 according to the modification of the second embodiment, which does not include the light emitting pulse control mechanism 70.
  • the light emitting device 1a can be structured so that the gate wirings are equal in length, instead of being provided with the light emitting pulse control mechanism 70.
  • the light emitting device 1a of this modification can also be applied to the structure of the light emitting device 1 according to the second modification of the third embodiment, which does not include the light emitting pulse control mechanism 70.
  • the light emitting device 1 can be provided with a charge pump circuit 90, instead of the light emitting pulse control mechanism 70, which is connected between the power supply wiring (VDD) and the capacitors 34, 35, or 36 and boosts the voltage applied to each of the capacitors 34, 35, or 36.
  • VDD power supply wiring
  • FIG. 31 is a block diagram showing an example configuration of a vehicle control system 111, which is a non-limiting example of a mobility device control system to which the present technology is applied.
  • the vehicle control system 111 is provided in the vehicle 10 and performs processing related to the driving automation of the vehicle 10.
  • This driving automation includes driving automation levels 1 to 5, as well as remote driving and/or remote assistance of the vehicle 10 by a remote driver.
  • the level of driving automation may refer to the Society of Automotive Engineers (SAE) J3016TM APL2021 Levels of Driving Automation, with SAE Level 0 meaning the lowest level of driving automation and SAE Level 5 meaning the highest level of driving automation.
  • SAE Level 1 driving automation may consist of driver assistance functions that provide steering or braking/acceleration support to the driver
  • SAE Level 5 driving automation may consist of autonomous driving functions that can drive the vehicle under all conditions.
  • the vehicle control system 111 includes a vehicle control ECU (Electronic Control Unit) 121, a communication unit 122, a map information storage unit 123, a location information acquisition unit 124, an external recognition sensor 125, an in-vehicle sensor 126, a vehicle sensor 127, a memory unit 128, a driving automation control unit 129, a DMS (Driver Monitoring System) 130, an HMI (Human Machine Interface) 131, and a vehicle control unit 132.
  • a vehicle control ECU Electronic Control Unit
  • a communication unit 122 includes a vehicle control ECU (Electronic Control Unit) 121, a communication unit 122, a map information storage unit 123, a location information acquisition unit 124, an external recognition sensor 125, an in-vehicle sensor 126, a vehicle sensor 127, a memory unit 128, a driving automation control unit 129, a DMS (Driver Monitoring System) 130, an HMI (Human Machine Interface) 131, and a vehicle control unit 132
  • the communication network 141 is composed of an in-vehicle communication network or bus that complies with a digital two-way communication standard such as CAN (Controller Area Network), LIN (Local Interconnect Network), LAN (Local Area Network), FlexRay (registered trademark), or Ethernet (registered trademark).
  • the communication network 141 may have two or more types of communication networks, and different types of communication networks may be used depending on the type of data to be transmitted. For example, CAN may be applied to data related to vehicle control, and Ethernet may be applied to large-capacity data.
  • two or more (or possibly all) units of the vehicle control system 111 may be directly connected using wireless communication (e.g., communication at a relatively short distance) without going through the communication network 141.
  • the wireless communication may use a short-range wireless communication technology.
  • Non-limiting examples of short-range wireless communication technologies include near field communication (NFC) and Bluetooth (registered trademark).
  • two or more (or possibly all) units of the vehicle control system 111 may be connected using the communication network 141 and a wireless communication technology (e.g., a short-range wireless communication technology).
  • the description of the communication network 141 will be omitted.
  • the vehicle control ECU 121 and the communication unit 122 communicate via the communication network 141, it will simply be described as the vehicle control ECU 121 and the communication unit 122 communicating with each other.
  • the vehicle control ECU 121 is composed of various processors, such as a CPU (Central Processing Unit) and an MPU (Micro Processing Unit).
  • the vehicle control ECU 121 controls all or part of the functions of the vehicle control system 111.
  • the communication unit 122 communicates with various devices inside the vehicle 10 (hereinafter referred to as in-vehicle devices), various devices outside the vehicle 10 (hereinafter referred to as external devices), other vehicles, base stations, etc., and transmits and receives various types of data.
  • the communication unit 122 may communicate using multiple communication technologies.
  • the communication unit 122 may communicate with a server (hereinafter referred to as an external server) on an external network via a base station or an access point using wireless communication technology.
  • a server hereinafter referred to as an external server
  • Non-limiting examples of wireless communication technology include 5G (5th Generation Mobile Communication System), LTE (Long Term Evolution), DSRC (Dedicated Short Range Communications), etc.
  • External networks with which the communication unit 122 can communicate include, for example, the Internet, a cloud network, or an operator-specific network.
  • the communication technology used by the communication unit 122 to communicate with an external network is not particularly limited as long as it is a wireless communication technology that enables digital two-way communication at a communication speed equal to or higher than a predetermined distance.
  • the communication unit 122 may use P2P (Peer To Peer) technology to communicate with a terminal in the vicinity of the vehicle.
  • the terminal in the vicinity of the vehicle may be, for example, a terminal attached to a mobile object moving at a relatively slow speed, such as a pedestrian or a bicycle, a terminal installed at a fixed position in a store, etc., and/or an MTC (Machine Type Communication) terminal.
  • the communication unit 122 may perform V2X (Vehicle to Everything) communication.
  • V2X communication generally refers to communication between the vehicle and another entity.
  • Non-limiting examples of V2X communication include vehicle-to-vehicle communication with another vehicle, vehicle-to-infrastructure communication with a roadside unit, etc., vehicle-to-home communication with a home, and vehicle-to-pedestrian communication with a terminal carried or attached by a pedestrian, etc.
  • the communication unit 122 may receive electromagnetic waves transmitted by a road traffic information communication system.
  • the electromagnetic waves may be transmitted using a radio beacon, an optical beacon, FM multiplex broadcasting, etc.
  • the communication unit 122 may communicate with the in-vehicle devices using wireless communication.
  • the communication unit 122 may communicate with the in-vehicle devices using wireless communication technology that allows digital two-way communication at a communication speed equal to or higher than a predetermined communication speed.
  • wireless communication technology include wireless LAN, Bluetooth, NFC, and WUSB (Wireless USB).
  • the communication unit 122 may communicate with the in-vehicle devices using wired communication (in addition to or as an alternative to wireless communication).
  • the communication unit 122 may communicate with the in-vehicle devices using wired communication via a cable connected to a connection terminal not shown.
  • the communication unit 122 may communicate with the in-vehicle devices using wired communication technology that allows digital two-way communication at a communication speed equal to or higher than a predetermined communication speed.
  • wired communication technologies include Universal Serial Bus (USB), High-Definition Multimedia Interface (HDMI) (registered trademark), and Mobile High-definition Link (MHL).
  • in-vehicle devices refer to, for example, devices inside the vehicle 10 that are not connected to the communication network 141.
  • In-vehicle devices are divided into devices that form the vehicle control system 111 and devices that do not.
  • Non-limiting examples of in-vehicle devices that do not form part of the vehicle control system 111 include mobile devices and wearable devices carried by the user of the vehicle 10 (e.g., the driver or passengers), and information devices that are temporarily installed inside the vehicle 10. These devices can, for example, be moved outside the vehicle 10 and become external devices.
  • the map information storage unit 123 stores maps acquired from an external device or an external network and/or maps created by the vehicle 10.
  • the map information storage unit 123 may store a three-dimensional high-precision map, a global map that is less accurate than a high-precision map and covers a wide area, etc.
  • the high-precision map may be, for example, a dynamic map, a point cloud map, a vector map, etc.
  • the dynamic map may be, for example, a map consisting of four layers of dynamic information, semi-dynamic information, semi-static information, and static information, and may be provided to the vehicle 10 from an external server, etc.
  • the point cloud map may be a map composed of a point cloud (point cloud data).
  • the vector map may be, for example, a map adapted for driving automation by associating traffic information, such as the positions of lanes and traffic lights, with the point cloud map.
  • the point cloud map and vector map may be provided, for example, from an external server, or may be created by the vehicle 10 based on sensing results from the camera 151, radar 152, LiDAR 153, etc. as a map for matching with a local map described later, and stored in the map information storage unit 123.
  • map data of, for example, an area of several hundred meters square regarding the planned route along which the vehicle 10 will travel may be acquired from an external server, etc., in order to reduce communication capacity.
  • the location information acquisition unit 124 acquires location information of the vehicle 10.
  • the acquired location information may be supplied to the driving automation control unit 129.
  • the location information acquisition unit 124 may receive GNSS signals from Global Navigation Satellite System (GNSS) satellites.
  • GNSS Global Navigation Satellite System
  • the location information acquisition unit 124 may receive signals from a beacon or the like.
  • the external recognition sensor 125 includes various sensors used to recognize the situation outside the vehicle 10, and supplies sensor data from one or more (or, in some cases, all) sensors to one or more (or, in some cases, all) units of the vehicle control system 111.
  • the type and number of sensors included in the external recognition sensor 125 are arbitrary.
  • the external recognition sensor 125 may include a camera 151, a radar 152, a LiDAR (Light Detection and Ranging, Laser Imaging Detection and Ranging) 153, and an ultrasonic sensor 154.
  • the external recognition sensor 125 may be configured to include one or more types of sensors among the camera 151, the radar 152, the LiDAR 153, and the ultrasonic sensor 154.
  • the number of the cameras 151, the radar 152, the LiDAR 153, and the ultrasonic sensor 154 is not particularly limited as long as it is a number that can be realistically installed on the vehicle 10.
  • the type of sensor included in the external recognition sensor 125 is not limited to this example, and the external recognition sensor 125 may include other types of sensors. Examples of the sensing areas of each sensor included in the external recognition sensor 125 will be described later.
  • Camera 151 may use any suitable imaging method.
  • camera 151 may use an imaging method capable of measuring distances.
  • imaging methods capable of measuring distances include a Time Of Flight (ToF) camera, a stereo camera, a monocular camera, and an infrared camera.
  • ToF Time Of Flight
  • stereo camera stereo camera
  • monocular camera stereo camera
  • infrared camera infrared camera
  • the external recognition sensor 125 may include an environmental sensor for detecting characteristics of the environment around the vehicle 10.
  • environmental characteristics include weather, climate, brightness, etc.
  • the environmental sensor may include various sensors such as a rain sensor, a fog sensor, a sunlight sensor, a snow sensor, an illuminance sensor, etc.
  • the external recognition sensor 125 may include a microphone that is used to detect sounds around the vehicle 10 and the location of sound sources.
  • the in-vehicle sensor 126 includes various sensors for detecting information inside the vehicle 10, and supplies sensor data from one or more (or, in some cases, all) sensors to one or more (or, in some cases, all) units of the vehicle control system 111.
  • sensor data from one or more (or, in some cases, all) sensors to one or more (or, in some cases, all) units of the vehicle control system 111.
  • the in-vehicle sensor 126 may include one or more of a camera, radar, seat sensor, microphone, and biometric sensor.
  • the camera included in the in-vehicle sensor 126 may use an imaging method capable of measuring distances.
  • Non-limiting examples of cameras using imaging methods capable of measuring distances include a ToF camera, a stereo camera, a monocular camera, and an infrared camera.
  • the camera included in the in-vehicle sensor 126 may simply be for acquiring captured images, regardless of distance measurement.
  • the biometric sensor included in the in-vehicle sensor 126 may be provided, for example, on a seat or steering wheel, and may detect various biometric information of the user.
  • the vehicle sensor 127 includes various sensors for detecting the state of the vehicle 10, and supplies sensor data from one or more (or, in some cases, all) sensors to one or more (or, in some cases, all) units of the vehicle control system 111.
  • the vehicle sensor 127 may include a speed sensor, an acceleration sensor, an angular velocity sensor (gyro sensor), and/or an inertial measurement unit (IMU) that integrates them.
  • the vehicle sensor 127 may include a steering angle sensor that detects the steering angle of the steering wheel, a yaw rate sensor, an accelerator sensor that detects the amount of operation of the accelerator pedal (e.g., pedal force, pedal stroke), and/or a brake sensor that detects the amount of operation of the brake pedal (e.g., pedal force, pedal stroke).
  • the vehicle sensor 127 may include a rotation sensor that detects the number of rotations of the engine or motor, an air pressure sensor that detects the air pressure of the tires, a slip ratio sensor that detects the slip ratio of the tires, and/or a wheel speed sensor that detects the rotation speed of the wheels.
  • the vehicle sensor 127 may include a battery sensor that detects the remaining charge and temperature of the battery, and/or an impact sensor that can detect an impact from the outside.
  • the storage unit 128 includes at least one of a non-volatile storage medium and a volatile storage medium, and stores data and programs.
  • Non-limiting examples of storage media include magnetic storage devices such as an EEPROM (Electrically Erasable Programmable Read Only Memory), a RAM (Random Access Memory) and/or a HDD (Hard Disc Drive), a semiconductor storage device, an optical storage device, and a magneto-optical storage device.
  • the storage unit 128 stores various programs and data used by one or more (or in some cases all) units of the vehicle control system 111.
  • the storage unit 128 includes an EDR (Event Data Recorder) and/or a DSSAD (Data Storage System for Automated Driving), and may store information about the vehicle 10 before and after an event such as an accident, and information obtained by the in-vehicle sensor 126.
  • EDR Event Data Recorder
  • DSSAD Data Storage System for Automated Driving
  • the driving automation control unit 129 controls the driving automation function of the vehicle 10.
  • the driving automation control unit 129 may include an analysis unit 161, an action planning unit 162, and an operation control unit 163.
  • the analysis unit 161 performs analysis processing of the vehicle 10 and/or the surrounding conditions.
  • the analysis unit 161 includes a self-position estimation unit 171, a sensor fusion unit 172, and a recognition unit 173.
  • the self-position estimation unit 171 may estimate the self-position of the vehicle 10 based on sensor data from the external recognition sensor 125 and a high-precision map stored in the map information storage unit 123. For example, the self-position estimation unit 171 may generate a local map based on sensor data from the external recognition sensor 125, and estimate the self-position of the vehicle 10 by matching the local map with the high-precision map. The position of the vehicle 10 may be based on, for example, the center of the rear wheel pair axle.
  • the local map may be a three-dimensional high-precision map, an occupancy grid map, or the like, created using a technique such as SLAM (Simultaneous Localization and Mapping).
  • the three-dimensional high-precision map may be, for example, the point cloud map described above.
  • the occupancy grid map may be a map in which the three-dimensional or two-dimensional space around the vehicle 10 is divided into grids of a predetermined size, and the occupancy state of an object is indicated on a grid-by-grid basis.
  • the occupancy state of an object may be indicated, for example, by the presence or absence of an object or the probability of its existence.
  • the local map may also be used, for example, in detection processing and/or recognition processing of the situation outside the vehicle 10 by the recognition unit 173.
  • the self-position estimation unit 171 may estimate the self-position of the vehicle 10 based on the position information acquired by the position information acquisition unit 124 and/or sensor data from the vehicle sensor 127.
  • the sensor fusion unit 172 performs sensor fusion processing to obtain information by combining multiple different types of sensor data (e.g., image data supplied from the camera 151 and sensor data supplied from the radar 152). Methods for combining different types of sensor data include, but are not limited to, compounding, integration, fusion, and association.
  • the recognition unit 173 performs a detection process to detect the situation outside the vehicle 10 and/or a recognition process to recognize the situation outside the vehicle 10.
  • the recognition unit 173 may perform detection processing and/or recognition processing of the situation outside the vehicle 10 based on information from the external recognition sensor 125, information from the self-position estimation unit 171, information from the sensor fusion unit 172, etc.
  • the recognition unit 173 may perform detection processing and/or recognition processing of objects around the vehicle 10.
  • the object detection processing may be, for example, processing to detect the presence or absence, size, shape, position, movement, etc. of an object.
  • the object recognition processing may be, for example, processing to recognize attributes such as the type of object, or to identify a specific object.
  • the detection processing and the recognition processing are not necessarily clearly separated, and there may be at least a partial overlap.
  • the recognition unit 173 may detect objects around the vehicle 10 by performing clustering to classify a point cloud based on sensor data from the radar 152 and/or the LiDAR 153, etc. into clusters of points. This makes it possible to detect the presence, size, shape, and position of objects around the vehicle 10.
  • the recognition unit 173 may detect the movement of objects around the vehicle 10 by tracking the movement of the clusters of the point cloud classified by clustering. This makes it possible to detect the speed and/or traveling direction (movement vector) of the objects around the vehicle 10.
  • the recognition unit 173 may detect and/or recognize vehicles (including bicycles), people, obstacles, structures, roads, traffic lights, traffic signs, road markings, etc. based on image data provided by the camera 151. In some embodiments, the recognition unit 173 may recognize the types of objects around the vehicle 10 by performing recognition processing such as semantic segmentation.
  • the recognition unit 173 may perform recognition processing of traffic rules around the vehicle 10 based on the map stored in the map information storage unit 123, the result of self-location estimation by the self-location estimation unit 171, and/or the result of recognition of objects around the vehicle 10 by the recognition unit 173. Through this processing, the recognition unit 173 may recognize the position and/or state of traffic lights, the contents of traffic signs and/or road markings, the contents of traffic regulations, and/or lanes on which travel is permitted, etc.
  • the recognition unit 173 may perform recognition processing of the environment around the vehicle 10. In some embodiments, the recognition unit 173 may recognize weather characteristics (temperature, humidity, brightness) and/or road surface conditions, etc.
  • the behavior planning unit 162 creates a behavior plan for the vehicle 10.
  • the behavior planning unit 162 may create a behavior plan by performing route planning and route following.
  • path planning may include global path planning and local path planning.
  • Global path planning may include planning a rough path from a start to a goal.
  • Local path planning also known as trajectory planning, may include generating a trajectory that allows safe and smooth progression along a planned path in the vicinity of the vehicle 10, taking into account the motion characteristics of the vehicle 10 and the presence of any obstacles.
  • path following may involve planning an action to travel safely and accurately along a route planned by a route plan within a planned time.
  • the action planning unit 162 may, for example, calculate a target speed and/or a target angular velocity of the vehicle 10 based on the results of this path following process.
  • the operation control unit 163 controls the operation of the vehicle 10 to realize the action plan created by the action planning unit 162.
  • the operation control unit 163 may control the steering control unit 181, the brake control unit 182, and/or the drive control unit 183 included in the vehicle control unit 132 described later to perform lateral vehicle motion control and/or longitudinal vehicle motion control so that the vehicle 10 proceeds along the trajectory calculated by the trajectory plan.
  • the operation control unit 163 may perform one or more driver assistance functions and/or control for driving automation (e.g., lateral vehicle motion control, longitudinal vehicle motion control).
  • driver assistance functions include collision avoidance or impact mitigation, vehicle distance control (e.g., control to maintain a specific distance from a vehicle traveling in front of the vehicle 10), vehicle speed control (e.g., control to maintain a specific speed), vehicle collision warning, and lane departure warning.
  • driving automation include driving without the operation of the driver or a remote driver.
  • the DMS 130 may perform authentication processing of the driver and/or recognition processing of the driver's state based on sensor data from the in-vehicle sensor 126 and/or input data input to the HMI 131 described below.
  • Non-limiting examples of the driver's state that may be recognized include physical condition, alertness, concentration, fatigue, gaze direction, level of intoxication, driving operation, posture, etc.
  • the DMS 130 may perform authentication processing of a user other than the driver (e.g., a passenger) and/or recognition processing of the state of the user. In some embodiments, the DMS 130 may perform recognition processing of the internal situation of the vehicle 10 based on sensor data from the in-vehicle sensor 126. Non-limiting examples of characteristics of the internal situation of the vehicle 10 that may be recognized include temperature, humidity, brightness, odor, etc.
  • HMI131 receives various data and instructions as input and presents various data to the user.
  • the HMI 131 includes an input device for a person to input data, instructions, etc.
  • the HMI 131 generates an input signal based on the data, instructions, etc. input by the input device, and supplies the input signal to one or more (or in some cases, all) units of the vehicle control system 111.
  • the HMI 131 may include a touch panel, a button, a switch, and/or a lever as an input device.
  • the HMI 131 may include an input device that allows information to be input by a method other than manual operation, such as voice or gesture.
  • the HMI 131 may include an input device such as a remote control device using infrared rays and/or radio waves, or an external connection device corresponding to the operation of the vehicle control system 111.
  • an input device such as a remote control device using infrared rays and/or radio waves
  • an external connection device corresponding to the operation of the vehicle control system 111.
  • external connection devices include mobile devices (e.g., smartphones) and wearable devices (e.g., smart watches).
  • the HMI 31 generates visual information, auditory information, and/or tactile information for the user and/or people outside the vehicle 10.
  • the HMI 31 may also perform output control to control the output, output content, output timing, and/or output method of each piece of generated information.
  • Non-limiting examples of visual information that may be generated and output by the HMI 31 include information displayed by images or lights such as an operation screen, a status display of the vehicle 10, a warning display, and a monitor image showing the situation around the vehicle 10.
  • Non-limiting examples of auditory information that may be generated and output by the HMI 31 include voice guidance, warning sounds, warning messages, etc.
  • Non-limiting examples of tactile information that may be generated and output by the HMI 31 include information provided to the user's sense of touch by force, vibration, movement, etc.
  • the HMI 131 may include, as an output device capable of outputting visual information, a display device that presents visual information by displaying an image itself, or a projector device that presents visual information by projecting an image.
  • the display device may be a device that displays visual information within the user's field of vision, such as a head-up display, a transparent display, or a wearable device with an AR (Augmented Reality) function, in addition to or as an alternative to a normal display device.
  • the HMI 131 may include, as an output device capable of outputting visual information, a display device provided in a navigation device, an instrument panel, a CMS (Camera Monitoring System), an electronic mirror, a lamp, etc., provided in the vehicle 10.
  • a display device provided in a navigation device
  • an instrument panel provided in a navigation device
  • CMS Carrier Monitoring System
  • an electronic mirror provided in the vehicle 10.
  • the HMI 131 may include an audio speaker, headphones, or earphones as output devices capable of outputting auditory information.
  • the HMI 131 may include a haptic element using haptic technology as an output device capable of outputting haptic information.
  • the haptic element may be provided in a part of the vehicle 10 that the user comes into contact with, such as the steering wheel or the seat.
  • the vehicle control unit 132 controls one or more (or in some cases, all) units of the vehicle 10.
  • the vehicle control unit 132 includes a steering control unit 181, a brake control unit 182, a drive control unit 183, a body control unit 184, a light control unit 185, and a horn control unit 186.
  • the steering control unit 181 detects and/or controls the state of the steering system of the vehicle 10.
  • the steering system includes, for example, a steering mechanism including a steering wheel, an electric power steering, etc.
  • the steering control unit 181 includes, for example, a steering ECU that controls the steering system, an actuator that drives the steering system, etc.
  • the brake control unit 182 detects and/or controls the state of the brake system of the vehicle 10.
  • the brake system includes, for example, a brake mechanism including a brake pedal, an ABS (Antilock Brake System), a regenerative brake mechanism, etc.
  • the brake control unit 182 includes, for example, a brake ECU that controls the brake system, and an actuator that drives the brake system, etc.
  • the drive control unit 183 detects and/or controls the state of the drive system of the vehicle 10.
  • the drive system includes, for example, an accelerator pedal, a drive force generating device for generating drive force such as an internal combustion engine or a drive motor, and a drive force transmission mechanism for transmitting the drive force to the wheels.
  • the drive control unit 183 includes, for example, a drive ECU for controlling the drive system, and an actuator for driving the drive system.
  • the body system control unit 184 detects and/or controls the state of the body system of the vehicle 10.
  • the body system includes, for example, a keyless entry system, a smart key system, a power window device, a power seat, an air conditioning system, an airbag, a seat belt, a shift lever, etc.
  • the body system control unit 184 includes, for example, a body system ECU that controls the body system, an actuator that drives the body system, etc.
  • the light control unit 185 detects and/or controls the status of various lights of the vehicle 10.
  • Non-limiting examples of lights that can be controlled by the light control unit 185 include headlights, backlights, fog lights, turn signals, brake lights, projector lights, bumper displays, etc.
  • the light control unit 185 includes a light ECU that controls the lights, an actuator that drives the lights, etc.
  • the horn control unit 186 detects and/or controls the state of the car horn of the vehicle 10.
  • the horn control unit 186 includes, for example, a horn ECU that controls the car horn, an actuator that drives the car horn, etc.
  • FIG. 32 is a diagram showing an example of a sensing area by the camera 151, radar 152, LiDAR 153, ultrasonic sensor 154, etc. of the external recognition sensor 125 in FIG. 31.
  • FIG. 32 a schematic view of the vehicle 10 as seen from above is shown.
  • Sensing area 101F and sensing area 101B show examples of sensing areas of ultrasonic sensors 154.
  • Sensing area 101F e.g., sensing area of multiple ultrasonic sensors 154 covers the periphery of the front end of vehicle 10.
  • Sensing area 101B e.g., sensing area of multiple ultrasonic sensors 154) covers the periphery of the rear end of vehicle 10.
  • sensing results in sensing area 101F and/or sensing area 101B may be used, for example, for parking assistance for vehicle 10.
  • Sensing area 102F, sensing area 102B, sensing area 102L, and sensing area 102R show examples of sensing areas of a short-range or medium-range radar 152.
  • Sensing area 102F covers a position farther in front of the vehicle 10 than sensing area 101F.
  • Sensing area 102B covers a position farther in the rear of the vehicle 10 than sensing area 101B.
  • Sensing area 102L covers the surroundings behind the left side of the vehicle 10.
  • Sensing area 102R covers the surroundings behind the right side of the vehicle 10.
  • the sensing results in sensing area 102F may be used, for example, to detect vehicles, pedestrians, etc., present in front of the vehicle 10.
  • the sensing results in sensing area 102B may be used, for example, for a collision prevention function behind the vehicle 10.
  • the sensing results in sensing area 102L and/or sensing area 102R may be used, for example, to detect one or more objects in blind spots on the left and/or right sides of the vehicle 10.
  • Sensing area 103F, sensing area 103B, sensing area 103L, and sensing area 103R are examples of sensing areas sensed by camera 151.
  • Sensing area 103F covers a position farther in front of vehicle 10 than sensing area 102F.
  • Sensing area 103B covers a position farther in the rear of vehicle 10 than sensing area 102B.
  • Sensing area 103L covers the periphery on the left side of vehicle 10.
  • Sensing area 103R covers the periphery on the right side of vehicle 10.
  • the sensing results in sensing area 103F may be used, for example, for recognition of traffic lights and traffic signs, a lane departure prevention support system, and an automatic headlight control system.
  • the sensing results in sensing area 103B may be used, for example, for parking assistance and/or a surround view system.
  • the sensing results in sensing area 103L and/or sensing area 103R may be used, for example, for a surround view system.
  • Sensing area 1104 shows an example of the sensing area of LiDAR 153. Sensing area 1104 covers a position farther in front of vehicle 10 than sensing area 103F. On the other hand, sensing area 1104 has a narrower range in the left-right direction of vehicle 10 than sensing area 103F.
  • the sensing results in the sensing area 1104 may be used, for example, to detect objects such as nearby vehicles.
  • Sensing area 1105 shows an example of the sensing area of long-range radar 152. Sensing area 1105 covers a position farther ahead of vehicle 10 than sensing area 1104. On the other hand, sensing area 1105 has a narrower range in the left-right direction of vehicle 10 than sensing area 1104.
  • the sensing results in the sensing area 1105 may be used, for example, for ACC (Adaptive Cruise Control), emergency braking, collision avoidance, etc.
  • ACC Adaptive Cruise Control
  • emergency braking braking
  • collision avoidance etc.
  • each of the external recognition sensors 125 may have various configurations other than the configuration shown in FIG. 32.
  • the ultrasonic sensor 154 may also sense the sides of the vehicle 10, and the LiDAR 153 may sense the rear of the vehicle 10.
  • the installation position of each sensor is not limited to the examples described above.
  • the number of each sensor may be one or more.
  • the present disclosure can be configured as follows:
  • the light emitting pulse control mechanism is a delay circuit that receives an input of a trigger signal TRIG_O that drives the drive circuit, and generates a delay signal Delay that is a delayed signal of the trigger signal TRIG_O.
  • the delay circuit is an inverter chain circuit, a delay locked loop circuit, or an RC circuit.
  • the light emission pulse control mechanism is a light emission timing adjustment circuit that generates a timing adjustment signal TA by adjusting an output timing of a trigger signal TRIG_O that drives the drive circuit.
  • the light emitting pulse control mechanism is an LDD capacity switching circuit that corrects a peak value Ipeak of an LDD output current IDLF , which is an output current of the light emitting element, based on an LDD capacity switching signal.
  • the LDD capability switching circuit includes: one or more selective drive circuits connected in parallel to the drive circuit on the cathode side of the light emitting element; The one or more selective drive circuits are driven by the LDD capability switching signal.
  • the LDD capability switching circuit includes: one or more selective drive circuits connected in parallel to the drive circuit on the cathode side of the light emitting element; The one or more selective drive circuits are driven by the LDD capability switching signal.
  • the LDD capability switching circuit includes a pre-driver that varies an output voltage based on the LDD capability switching signal.
  • the LDD capacity switching circuit includes a current mirror circuit that amplifies a current output from a control current source IDAC, the current value of which is controlled by the LDD capacity switching signal, and supplies the amplified current to the cathode side of the light-emitting element.
  • the feedback circuit includes: a first resistor connected to an inverting input terminal side and a second resistor connected to the non-inverting input terminal side; a control current source IDAC controls a value of a current flowing through the second resistor in accordance with a value of a current flowing through the first resistor; (10) A light-emitting device according to (10).
  • a light emitting device that is part of a distance measuring device, The light emitting device according to (6), wherein the LDD capability switching circuit provided in the light emitting device corrects the peak value Ipeak of the LDD output current IDLF based on a light reception level value of reflected light of light irradiated to a measurement object.
  • the LDD capability switching circuit includes: When the value of the light receiving level exceeds a set reference amount, the LDD capacity setting is lowered by one level; When the value of the light receiving level does not exceed the set reference amount, the LDD capacity setting is increased by one level. (13) A light-emitting device according to (13).
  • a light emitting device that is part of a distance measuring device, The light emitting device according to (4), wherein the light emission timing adjustment circuit provided in the light emitting device corrects the light emission timing of the light emitting element based on a bin position of a histogram generated from reflected light of light irradiated onto a measurement object.
  • the light emission timing adjustment circuit includes: When the Bin position is earlier than the set reference, the light emission timing setting is delayed by one step; When the Bin position is not earlier than the set reference, the light emission timing setting is advanced by one step.
  • a light-emitting device according to (15).
  • a light emitting device that is part of a distance measuring device, The light emitting device according to (2), wherein the delay circuit provided in the light emitting device corrects a pulse width W of an LDD output current I DLF based on a bin width of a histogram generated from reflected light of light irradiated onto a measurement object.
  • the delay circuit includes: When the Bin width is shorter than the set reference width, the light emission pulse width is increased by one step. When the Bin width is not shorter than the set reference width, the light emission pulse width setting is shortened by one step. (17) A light-emitting device according to (17).
  • a light emitting device that is part of a distance measuring device, The light emitting device according to (4), wherein the light emission timing adjustment circuit provided in the light emitting device corrects the light emission timing of the light emitting element based on the number of bins of a histogram generated from reflected light of light irradiated onto a measurement object.
  • the light emission timing adjustment circuit includes: When the number of bins satisfies a set criterion, the light emission timing setting is delayed by one step; When the number of bins does not satisfy a set criterion, the light emission timing setting is advanced by one step. (19) A light-emitting device according to (19).

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Measurement Of Optical Distance (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

［課題］発光素子用のインピーダンスが小さく、また測距精度の高い発光装置を提供する。 ［解決手段］本開示の発光装置は、２次元アレイ状に配置され、各々が第１および第２端子を有する複数の発光素子と、第１方向に延びるＭ本の第１配線と、第２方向に延び、Ｍ本の第１配線にそれぞれ電気的に接続されるＮ本の第２配線とを含み、発光素子の第１端子に電気的に接続される複数の第１端子配線と、発光素子の第２端子に電気的に接続され、各々が発光素子のうちのＰ個に電気的に接続される複数の第２端子配線と、複数の第１端子配線および複数の第２端子配線の一方に電気的に接続され、発光対象の発光素子を選択する複数の選択回路と、複数の第１端子配線および複数の第２端子配線の他方に電気的に接続され、複数の発光素子を駆動させる複数の駆動回路と、複数の駆動回路のゲートに電気的に接続され、発光パルスを制御する複数の発光パルス制御機構とを備える。

Description

発光装置
　本開示は、発光装置に関する。
　半導体レーザーの一種として、ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）等の面発光レーザーが知られている。一般に、面発光レーザーを利用した発光装置では、基板の表面または裏面に複数の発光素子が２次元アレイ状に設けられる。
特開２０２０－９６１６９号公報
　ＶＣＳＥＬの発光素子を個別に発光させる場合、発光素子の個数が多くなると、発光素子用の配線が長くなる。その結果、各配線のインピーダンスが大きくなることや、配線間のインピーダンスの差が大きくなることが問題となる。
　また、ＶＣＳＥＬで用いられる発光素子を駆動する駆動回路の駆動電圧によって、発光時のパルス幅が制限されるため、短パルス化することができず、時間方向における測距制度が向上できない。
　また、発光素子を含む複数のチャネル間で比較すると、駆動回路におけるトランジスタのオン抵抗のばらつきに加え、動作温度や電源電圧にばらつきがあるため、発光素子の発光タイミング、パルス幅および駆動回路の駆動能力がチャネル毎にばらついてしまう。これにより複数のチャネルの間において、どの測定結果が正しいか分からなくなり、測距精度が低下してしまう。
　そこで、本開示はこれらの問題に鑑み、発光素子用のインピーダンスが小さく、また測距精度の高い発光装置を提供する。
　本開示の第１の側面の発光装置は、２次元アレイ状に配置され、各々が第１および第２端子を有する複数の発光素子と、第１方向に延びるＭ本の第１配線（Ｍは２以上の整数）と、前記第１方向に交差する第２方向に延び、前記Ｍ本の第１配線にそれぞれ電気的に接続されるＮ本の第２配線（Ｎは２以上の整数）とを含み、前記発光素子の前記第１端子に電気的に接続される複数の第１端子配線と、前記発光素子の前記第２端子に電気的に接続され、各々が前記発光素子のうちのＰ個（Ｐは２以上の整数）に電気的に接続される複数の第２端子配線と、前記複数の第１端子配線および前記複数の第２端子配線の一方に電気的に接続され、発光対象の前記発光素子を選択する複数の選択回路と、前記複数の第１端子配線および前記複数の第２端子配線の他方に電気的に接続され、前記複数の発光素子を駆動させる複数の駆動回路と、前記複数の駆動回路のゲートに電気的に接続され、前記複数の発光素子の発光パルスの出力を制御する複数の発光パルス制御機構または、前記発光素子に供給する電荷を蓄積するキャパシタに電気的に接続され、印加電圧を昇圧するチャージポンプ回路とを備え、前記Ｎは、前記Ｍと同じ又は異なる整数であり、前記Ｐは、前記Ｍ又は前記Ｎの少なくとも一方と同じ又は異なる整数である。これにより例えば、各配線のインピーダンスや、配線間のインピーダンスの差を小さくすることにより、ピーク値Ｉpeakを高くすることや、パルス幅Ｗ（または半値幅Ｗ’）を短くすることが可能となる。
　また、この第１の側面において、前記発光パルス制御機構は、前記駆動回路を駆動させるトリガ信号ＴＲＩＧ＿Ｏの入力を受け付けて、前記トリガ信号ＴＲＩＧ＿Ｏの遅延信号であるディレイ信号Ｄｅｌａｙを生成する遅延回路である。これにより例えば、発光装置は、発光素子の発光期間を変更することができ、発光パルス幅を短く補正することができる。
　また、この第１の側面において、前記遅延回路は、インバータチェーン回路、遅延ロックループ回路またはＲＣ回路である。これにより例えば、発光装置は、発光素子の発光期間を変更することができ、発光パルス幅Ｗを短く補正することができる。
　また、この第１の側面において、前記発光パルス制御機構は、前記駆動回路を駆動させるトリガ信号ＴＲＩＧ＿Ｏの出力タイミングを調整したタイミング調整信号ＴＡを生成する発光タイミング調整回路である。これにより例えば、発光装置は、発光素子の発光タイミングを可変とすることができる。
　また、この第１の側面において、前記発光タイミング調整回路は、インバータチェーン回路である。これにより例えば、発光装置は、発光素子の発光タイミングを可変とすることができる。
　また、この第１の側面において、前記発光パルス制御機構は、ＬＤＤ能力切替信号に基づいて、前記発光素子の出力電流であるＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正するＬＤＤ能力切替回路である。これにより例えば、発光装置は、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　また、この第１の側面において、前記ＬＤＤ能力切替回路は、前記発光素子のカソード側に前記駆動回路と並列に接続される、１または複数の選択的駆動回路とを含み、前記ＬＤＤ能力切替信号によって、前記１または複数の選択的駆動回路が駆動する。これにより例えば、発光装置は、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　また、この第１の側面において、前記ＬＤＤ能力切替回路は、前記ＬＤＤ能力切替信号に基づいて、出力電圧を可変とするプリドライバを含む。これにより例えば、発光装置は、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　また、この第１の側面において、前記ＬＤＤ能力切替回路は、前記ＬＤＤ能力切替信号により電流値が制御される制御用電流源ＩＤＡＣから出力される電流を増幅し、前記発光素子のカソード側に流すカレントミラー回路を含む。これにより例えば、発光装置は、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　本開示の第２の側面の発光装置は、２次元アレイ状に配置され、各々が第１および第２端子を有する複数の発光素子と、第１方向に延びるＭ本の第１配線（Ｍは２以上の整数）と、前記第１方向に交差する第２方向に延び、前記Ｍ本の第１配線にそれぞれ電気的に接続されるＮ本の第２配線（Ｎは２以上の整数）とを含み、前記発光素子の前記第１端子に電気的に接続される複数の第１端子配線と、前記発光素子の前記第２端子に電気的に接続され、各々が前記発光素子のうちのＰ個（Ｐは２以上の整数）に電気的に接続される複数の第２端子配線と、前記複数の第１端子配線および前記複数の第２端子配線の一方に電気的に接続され、発光対象の前記発光素子を選択する複数の選択回路と、前記複数の第１端子配線および前記複数の第２端子配線の一方に電気的に接続され、前記複数の発光素子を駆動させる複数の駆動回路と、オペアンプを含み、前記オペアンプの出力側が前記駆動回路のゲートに接続され、前記オペアンプの非反転入力端子側が前記駆動回路のソースに接続され、前記発光素子に流れる電流を制御するフィードバック回路とを備え、前記Ｎは、前記Ｍと同じ又は異なる整数であり、前記Ｐは、前記Ｍ又は前記Ｎの少なくとも一方と同じ又は異なる整数である。これにより例えば、発光装置１は、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　また、この第２の側面において、前記フィードバック回路は、反転入力端子側に接続される第１抵抗および前記非反転入力端子側に接続される第２抵抗をさらに含み、制御用電流源ＩＤＡＣによって前記第１抵抗を流れる電流値に応じて、前記第２抵抗を流れる電流値を制御する。これにより例えば、発光装置は、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　本開示の第３の側面の発光装置は、２次元アレイ状に配置され、各々が第１および第２端子を有する複数の発光素子と、第１方向に延びるＭ本の第１配線（Ｍは２以上の整数）と、前記第１方向に交差する第２方向に延び、前記Ｍ本の第１配線にそれぞれ電気的に接続されるＮ本の第２配線（Ｎは２以上の整数）とを含み、前記発光素子の前記第１端子に電気的に接続される複数の第１端子配線と、前記発光素子の前記第２端子に電気的に接続され、各々が前記発光素子のうちのＰ個（Ｐは２以上の整数）に電気的に接続される複数の第２端子配線と、前記複数の第１端子配線および前記複数の第２端子配線の一方に電気的に接続され、発光対象の前記発光素子を選択する複数の選択回路と、前記複数の第１端子配線および前記複数の第２端子配線の他方に電気的に接続され、前記複数の発光素子を駆動させる複数の駆動回路とを備え、前記複数の駆動回路に接続されるそれぞれのゲート配線の配線長は、等長であり、前記Ｎは、前記Ｍと同じ又は異なる整数であり、前記Ｐは、前記Ｍ又は前記Ｎの少なくとも一方と同じ又は異なる整数である。これにより例えば、発光素子間における発光タイミングのばらつきを低減することができる。
　また、この第１の側面において、測距装置の一部となっている発光装置であって、前記発光装置に備えられる前記ＬＤＤ能力切替回路は、測定物へ照射した光の反射光による受光レベルの値に基づいて、前記ＬＤＤ出力電流ＩDLFの前記ピーク値Ｉpeakを補正する。これにより例えば、受光レベルの測定に基づいて、ＬＤＤ能力設定を変更することができ、発光素子の各チャネルについて、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　また、この第１の側面において、前記ＬＤＤ能力切替回路は、前記受光レベルの値が設定の基準量を超えた場合に、ＬＤＤ能力設定を１段階下げ、前記受光レベルの値が設定の基準量を超えなかった場合に、前記ＬＤＤ能力設定を１段階上げる。これにより例えば、受光レベルの測定に基づいて、ＬＤＤ能力設定を変更することができ、発光素子の各チャネルについて、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　また、この第１の側面において、測距装置の一部となっている発光装置であって、前記発光装置に備えられる前記発光タイミング調整回路は、測定物へ照射した光の反射光から生成されるヒストグラムのＢｉｎ位置に基づいて、前記発光素子の発光タイミングを補正する。これにより例えば、Ｂｉｎ位置の測定に基づいて、発光タイミング設定を変更することができ、発光素子の各チャネルについて、発光タイミングを補正することができる。
　また、この第１の側面において、前記発光タイミング調整回路は、前記Ｂｉｎ位置が設定の基準よりも早い場合に、発光タイミング設定を１段階遅らせ、前記Ｂｉｎ位置が設定の基準よりも早くない場合に、前記発光タイミング設定を１段階早める。これにより例えば、Ｂｉｎ位置の測定に基づいて、発光タイミング設定を変更することができ、発光素子の各チャネルについて、発光タイミングを補正することができる。
　また、この第１の側面において、測距装置の一部となっている発光装置であって、前記発光装置に備えられる前記遅延回路は、測定物へ照射した光の反射光から生成されるヒストグラムのＢｉｎ幅に基づいて、ＬＤＤ出力電流ＩDLFのパルス幅Ｗを補正する。これにより例えば、Ｂｉｎ幅の測定に基づいて、発光パルス幅設定を変更することができ、発光素子２３の各チャネルについて、発光パルス幅を補正することができる。
　また、この第１の側面において、前記遅延回路は、前記Ｂｉｎ幅が設定の基準よりも短い場合に、発光パルス幅設定を１段階長くし、前記Ｂｉｎ幅が設定の基準よりも短くない場合に、前記発光パルス幅設定を１段階短くする。これにより例えば、Ｂｉｎ幅の測定に基づいて、発光パルス幅設定を変更することができ、発光素子２３の各チャネルについて、発光パルス幅を補正することができる。
　また、この第１の側面において、測距装置の一部となっている発光装置であって、前記発光装置に備えられる前記発光タイミング調整回路は、測定物へ照射した光の反射光から生成されるヒストグラムのＢｉｎ数に基づいて、前記発光素子の発光タイミングを補正する。これにより例えば、受光レベルの測定およびＢｉｎ数の測定に基づいて、ＬＤＤ能力設定および発光タイミング設定を変更することができ、発光素子２３の各チャネルについて、ピーク値Ｉpeakおよび発光タイミングを補正することができる。
　また、この第１の側面において、前記発光タイミング調整回路は、前記Ｂｉｎ数が設定の基準を満たす場合に、発光タイミング設定を１段階遅らせ、前記Ｂｉｎ数が設定の基準を満たさない場合に、前記発光タイミング設定を１段階早める。これにより例えば、受光レベルの測定およびＢｉｎ数の測定に基づいて、ＬＤＤ能力設定および発光タイミング設定を変更することができ、発光素子２３の各チャネルについて、ピーク値Ｉpeakおよび発光タイミングを補正することができる。
第１実施形態に係る発光装置１ａの断面図である。 第１実施形態に係る発光装置１の一実装例としての測距装置１００の構成例を示すブロック図である。 第１実施形態のＳＴＬ（Structured Light）方式を説明するための図である。 第１実施形態に係る発光装置１の回路図である。 第１実施形態に係る選択回路３７、３８、３９、発光素子２３、駆動回路Ｅおよび発光パルス制御機構７０の接続関係を示す回路図の例である。 第１実施形態に係る発光装置１の動作を説明する図である。 第１実施形態に係る発光装置１ａの性能について説明するためのグラフである。 第１実施形態の発光装置１に係る遅延回路５０の動作を説明する図である。 第１実施形態に係る遅延回路５０の回路図である。 第２実施形態に係るタイミング調整回路６４の動作を説明する図である。 第２実施形態に係るタイミング調整回路６４の回路図である。 第２実施形態の変形例に係る発光装置１の構造を示す回路図である。 第３実施形態に係る発光装置１のＬＤＤ能力切替回路６５の動作を説明する図である。 第３実施形態に係るＬＤＤ能力切替回路６５の回路図である。 第３実施形態の第１変形例に係るＬＤＤ能力切替回路６５の回路図である。 第３実施形態の第２変形例における発光装置１の回路図である。 第４実施形態に係る測距装置１００のフローチャートの例である。 第５実施形態に係る測距装置１００のフローチャートの例である。 第６実施形態に係る測距装置１００のフローチャートの例である。 第７実施形態に係る測距装置１００のフローチャートの例である。 第８実施形態の発光装置１ａの構造を示す回路図である。 第８実施形態の第１変形例の発光装置１ａの構造を示す回路図である。 第８実施形態の第２変形例の発光装置１ａの構造を示す回路図である。 第８実施形態の第３変形例の発光装置１ａの構造を示す回路図である。 第８実施形態の第４変形例の発光装置１ａの構造を示す回路図である。 第８実施形態の第４変形例の発光装置１ａの構造を示す別の回路図である。 第８実施形態の第５変形例の発光装置１ａの構造の種々の例を示す回路図である。 第８実施形態の第６変形例の発光装置１ａの構造を示す回路図である。 第８実施形態の第６変形例の発光装置１ａの動作を示すタイミングチャートである。 第９実施形態の発光装置１ａの構造を示す回路図である。 車両制御システムの構成例を示すブロック図である。 図３１の車両制御システムの外部認識センサのセンシング領域の例を示す図である。
　以下、図面を参照して、発光装置の実施形態について説明する。以下では、発光装置の主要な構成部分を中心に説明するが、発光装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
　（第１実施形態）
　（１）第１実施形態の測距装置
　（１．１）測距装置の構成
　本実施形態による発光装置１は、例えば、非接触で物体までの距離を計測する測距装置（測距モジュールとも呼ばれる）で用いることができる。測距装置では、発光装置１の発光信号が対象物で反射されて、その反射光信号を受光する受光装置が必要となる。発光装置１と受光装置は、別個に配置してもよいし、共通の支持部材上に配置してもよい。
　図１は、発光装置１ａの断面図である。図１における発光装置１ａは、上述の発光部２を含むＬＤ（Laser Diode）チップ１１と、上述の駆動部３を含むＬＤＤ（Laser Diode Driver）基板１２と、実装基板１３と、放熱基板１４と、補正レンズ保持部１５と、１つ以上の補正レンズ１６と、配線１７とを備えている。ＬＤチップ１１は、ＶＣＳＥＬ基板とも呼ばれる。
　図１は、互いに垂直なＸ軸、Ｙ軸、およびＺ軸を示している。＋Ｚ方向は上方向に相当し、－Ｚ方向は下方向に相当する。なお、－Ｚ方向は、厳密に重力方向に一致していてもよいし、厳密には重力方向に一致していなくてもよい。
　ＬＤチップ１１は、放熱基板１４を介して実装基板１３上に配置され、ＬＤＤ基板１２も、実装基板１３上に配置されている。実装基板１３は、例えばプリント基板である。実装基板１３にはさらに、受光部および信号処理部が配置されていてもよい。放熱基板１４は、例えば酸化アルミニウム基板や窒化アルミニウム基板等のセラミック基板である。
　補正レンズ保持部１５は、ＬＤチップ１１を囲むように放熱基板１４上に配置されており、ＬＤチップ１１の上方に１つ以上の補正レンズ１６を保持している。これらの補正レンズ１６は、後述の発光側光学系に含まれている。ＬＤチップ１１内の発光部２から発光された光は、これらの補正レンズ１６により補正された後、上述の被写体Ｓに照射される。図１は、一例として、補正レンズ保持部１５に保持された２つの補正レンズ１６を示している。
　配線１７は、実装基板１３の表面、裏面、内部等に設けられており、ＬＤチップ１１とＬＤＤ基板１２とを電気的に接続している。配線１７は例えば、実装基板１３の表面や裏面に設けられたプリント配線や、実装基板１３を貫通するビア配線である。本実施形態の配線１７はさらに、放熱基板１４の内部または付近を通過している。
　図２は本実施形態に係る発光装置１の一実装例としての測距装置１００の構成例を示すブロック図である。
　図示のように測距装置１００は、発光部１０１、駆動部１０２、電源回路１０３、発光側光学系１０４、受光側光学系１０５、受光部１０６、信号処理部１０７、制御部１０８、および温度検出部１０９を備えている。
　発光部１０１は、複数の光源により光を発する。発光部１０１と発光側光学系１０４は、上述した発光装置１に対応する。後述するように、本例の発光部１０１は、各光源としてＶＣＳＥＬによる発光素子を有しており、それら発光素子が例えばマトリクス状等の所定態様により配列されて構成されている。
　駆動部１０２は、発光部１０１を駆動するための電源回路１０３を有して構成される。電源回路１０３は、例えば測距装置１００に設けられた不図示のバッテリ等からの入力電圧に基づき、駆動部１０２の電源電圧を生成する。駆動部１０２は、該電源電圧に基づいて発光部１０１を駆動する。
　発光部１０１より発せられた光は、発光側光学系１０４を介して測距対象としての被写体（対象物）Ｓに照射される。そして、このように照射された光の被写体Ｓからの反射光は、受光側光学系１０５を介して受光部１０６の受光面に入射する。
　受光部１０６は、例えばＣＣＤ（Charge Coupled Device）センサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサ等の受光素子とされ、上記のように受光側光学系１０５を介して入射する被写体Ｓからの反射光を受光し、電気信号に変換して出力する。
　受光部１０６は、受光した光を光電変換して得た電気信号について、例えばＣＤＳ(Correlated Double Sampling)処理、ＡＧＣ(Automatic Gain Control)処理等を実行し、さらにＡ／Ｄ(Analog/Digital)変換処理を行う。そしてデジタルデータとしての信号を、後段の信号処理部１０７に出力する。
　また、本例の受光部１０６は、フレーム同期信号Ｆｓを駆動部１０２に出力する。これにより駆動部１０２は、発光部１０１における発光素子を受光部１０６のフレーム周期に応じたタイミングで発光させることが可能とされる。
　信号処理部１０７は、例えばＤＳＰ（Digital Signal Processor）等により信号処理プロセッサとして構成される。信号処理部１０７は、受光部１０６から入力されるデジタル信号に対して、各種の信号処理を施す。
　制御部１０８は、例えばＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を有するマイクロコンピュータ、或いはＤＳＰ等の情報処理装置を備えて構成され、発光部１０１による発光動作を制御するための駆動部１０２の制御や、受光部１０６による受光動作に係る制御を行う。
　制御部１０８は、測距部１０８ａとしての機能を有する。測距部１０８ａは、信号処理部１０７を介して入力される信号（つまり被写体Ｓからの反射光を受光して得られる信号）に基づき、被写体Ｓまでの距離を検出する。本例の測距部１０８ａは、被写体Ｓの三次元形状の特定を可能とするために、被写体Ｓの各部について距離の検出を行う。
　ここで、測距装置１００における具体的な測距の手法については後に改めて説明する。
　温度検出部１０９は、発光部１０１の温度を検出する。温度検出部１０９としては、例えばダイオードを用いて温度検出を行う構成を採ることができる。
　本例では、温度検出部１０９により検出された温度の情報は駆動部１０２に供給され、これにより駆動部１０２は該温度の情報に基づいて発光部１０１の駆動を行うことが可能とされる。
（１．２）測距手法
　測距装置１００における測距手法としては、例えばＳＴＬ（Structured Light：構造化光）方式やＴｏＦ（Time of Flight：光飛行時間）方式による測距手法を採用することができる。
　ＳＴＬ方式は、例えばドットパターンや格子パターン等の所定の明／暗パターンを有する光を照射された被写体Ｓの画像に基づいて距離を検出する方式である。
　図３は、第１実施形態のＳＴＬ方式を説明するための図である。
　図３Ａは、ＳＴＬ方式の説明図である。ＳＴＬ方式では、例えば図３Ａに示すようなドットパターンによるパターン光Ｌｐを被写体Ｓに照射する。パターン光Ｌｐは、複数のブロックＢＬに分割されており、各ブロックＢＬにはそれぞれ異なるドットパターンが割当てられている（ブロックＢ間でドットパターンが重複しないようにされている）。
　図３Ｂは、ＳＴＬ方式の測距原理についての説明図である。
　ここでは、壁Ｗとその前に配置された箱ＢＸとが被写体Ｓとされ、該被写体Ｓに対してパターン光Ｌｐが照射された例としている。図中の「Ｇ」は受光部１０６による画角を模式的に表している。
　また、図中の「ＢＬｎ」はパターン光Ｌｐにおける或るブロックＢＬの光を意味し、「ｄｎ」は受光部１０６による受光画像に映し出されるブロックＢＬｎのドットパターンを意味している。
　ここで、壁Ｗの前の箱ＢＸが存在しない場合、受光画像においてブロックＢＬｎのドットパターンは図中の「ｄｎ’」の位置に映し出される。すなわち、箱ＢＸが存在する場合と箱ＢＸが存在しない場合とで、受光画像においてブロックＢＬｎのパターンが映し出される位置が異なるものであり、具体的には、パターンの歪みが生じる。
　ＳＴＬ方式は、このように照射したパターンが被写体Ｓの物体形状によって歪むことを利用して被写体Ｓの形状や奥行きを求める方式となる。具体的には、パターンの歪み方から被写体Ｓの形状や奥行きを求める方式である。
　ＳＴＬ方式を採用する場合、受光部１０６としては、例えばグローバルシャッタ方式によるＩＲ（Infrared：赤外線）受光部が用いられる。そして、ＳＴＬ方式の場合、測距部１０８ａは、発光部１０１がパターン光を発光するように駆動部１０２を制御すると共に、信号処理部１０７を介して得られる画像信号についてパターンの歪みを検出し、パターンの歪み方に基づいて距離を計算する。
　続いて、ＴｏＦ方式は、発光部１０１より発された光が対象物で反射されて受光部１０６に到達するまでの光の飛行時間（時間差）を検出することで、対象物までの距離を検出する方式である。
　ＴｏＦ方式として、いわゆるダイレクトＴｏＦ(dTOF)方式を採用する場合、受光部１０６としてはＳＰＡＤ（Single Photon Avalanche Diode）を用い、また発光部１０１はパルス駆動する。この場合、測距部１０８ａは、信号処理部１０７を介して入力される信号に基づき、発光部１０１より発せられ受光部１０６により受光される光について発光から受光までの時間差を計算し、該時間差と光の速度とに基づいて被写体Ｓの各部の距離を計算する。
　なお、ＴｏＦ方式として、いわゆるインダイレクトＴｏＦ(iTOF)方式（位相差法）を採用する場合、受光部１０６としては例えばＩＲを受光することのできる受光部が用いられる。
　（２）第１実施形態の発光装置１
　図４は第１実施形態に係る発光装置１の回路図である。
　図４に示すように、第１実施形態に係る発光装置１は、２次元アレイ状に配置された複数の発光素子２３と、これらの発光素子２３に電気的に接続される複数のトランジスタ２４とを備える。これらのトランジスタ２４は、例えばＮ型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタである。図４は、第１実施形態に係る発光装置１が９×９個の発光素子２３と９×９個のトランジスタ２４とを備える例を示す。よって、図４に示す発光装置１は、９ｃｈ×９ｃｈの発光素子アレイを備える。なお、発光素子アレイのチャネル数は任意である。
　第１実施形態に係る発光装置１はさらに、図４に示すように、第１アノード配線３１と、第２アノード配線３２と、第３アノード配線３３と、複数の第１キャパシタ３４と、複数の第２キャパシタ３５と、複数の第３キャパシタ３６と、第１選択回路３７と、第２選択回路３８と、第３選択回路３９と、複数のカソード配線４１と、複数のゲート配線４２とを備える。第１～第３アノード配線３１～３３は、本開示の第１端子配線の一例であり、カソード配線４１は、本開示の第２端子配線の一例である。また、第１～第３キャパシタ３４～３６は、本開示の第１～第Ｍキャパシタの例であり、第１～第３選択回路３７～３９は、本開示の第１～第Ｍ選択回路の例である（Ｍは２以上の整数）。図４は、Ｍが３である例を示す。
　第１端子配線は、第１方向Ｘに延びるＭ本の第１配線（Ｍは２以上の整数）３１ａ、３２ａ、３３ａと、第１方向Ｘに交差する第２方向Ｙに延びてＭ本の第１配線３１ａ、３２ａ、３３ａにそれぞれ電気的に接続されるＮ本の第２配線（Ｎは２以上の整数）３１ｂ、３２ｂ、３３ｂとを含む。図４は、Ｍ＝３、Ｎ＝３の例を示す。第１端子配線は、複数の発光素子２３の第１端子に電気的に接続される。本明細書では、互いに接続される第１配線３１ａと第２配線３１ｂを第１アノード配線３１と呼び、互いに接続される第２配線３２ａと第２配線３２ｂを第２アノード配線３２と呼び、互いに接続される第３配線３３ａと第３配線３３ｂを第３アノード配線３３と呼ぶ。また、本明細書では、第１方向Ｘを横方向、第２方向Ｙを縦方向と呼ぶことがある。また、以下では、第１端子配線および前記複数の第２端子配線の一方のことをアノード配線と呼ぶことがあり、第１端子配線および前記複数の第２端子配線の他方のことをカソード配線と呼ぶことがある。
　第１実施形態に係る発光装置１は、第１～第３アノード配線３１～３３を一組とするＬ（Ｌは１以上の整数）組の第１～第３アノード配線３１～３３を備える。図４はＬ＝５の例を示す。
　５組の第１アノード配線３１は、それぞれが第１方向Ｘ（横方向）に延びて第２方向Ｙ（縦方向）に沿って配置される複数（例えば５本）の第１配線３１ａと、それぞれが第２方向Ｙ（縦方向）に延びて第１方向Ｘ（横方向）に沿って配置される複数（例えば５本）の第２配線３１ｂとを有する。本明細書では、第１配線３１ａを第１横配線３１ａと呼び、第２配線３１ｂを第１縦配線３１ｂと呼ぶことがある。
　５組の第２アノード配線３２は、それぞれが第１方向Ｘ（横方向）に延びて第２方向Ｙ（縦方向）に沿って配置される複数（例えば５本）の第１配線３２ａと、それぞれが第２方向Ｙ（縦方向）に延びて第１方向Ｘ（横方向）に沿って配置される複数（例えば５本）の第２配線３２ｂとを有する。本明細書では、第１配線３２ａを第２横配線３２ａと呼び、第２配線３２ｂを第２縦配線３２ｂと呼ぶことがある。
　５組の第３アノード配線３３は、それぞれが第１方向Ｘ（横方向）に延びて第２方向Ｙ（縦方向）に沿って配置される複数（例えば５本）の第１配線３３ａと、それぞれが第２方向Ｙ（縦方向）に延びて第１方向Ｘ（横方向）に沿って配置される複数（例えば５本）の第２配線３３ｂとを有する。本明細書では、第１配線３３ａを第３横配線３３ａと呼び、第２配線３３ｂを第３縦配線３３ｂと呼ぶことがある。
　図４は、第１実施形態に係る発光装置１が、５本の第１横配線３１ａと、５本の第１縦配線３１ｂと、５本の第２横配線３２ａと、５本の第２縦配線３２ｂと、５本の第３横配線３３ａと、５本の第３縦配線３３ｂとを備える例を示す。図４は、Ｍ本の第１配線およびＮ本の第２配線がＬ組設けられる例を示す。図４に示す発光素子２３の個数は、ＮおよびＬで表すと、Ｍ（Ｌ－２）×Ｎ（Ｌ－２）個である。
　なお、第１～第３アノード配線３１～３３は、Ｌａ組の第１～第Ｍ横配線と、Ｌｂ組の第１～第Ｎ縦配線とを含んでいてもよい（ＬａおよびＬｂは、Ｌａ≠Ｌｂを満たす２以上の整数）。この場合、発光装置１の発光素子２３の個数は、Ｍ（Ｌａ－２）×Ｎ（Ｌｂ－２）個となる。
　第１選択回路３７は、直列に接続されるトランジスタ３７ａ、３７ｂを含む。同様に、第２選択回路３８は、直列に接続されるトランジスタ３８ａ、３８ｂを含む。同様に、第３選択回路３９は、直列に接続されるトランジスタ３９ａ、３９ｂを含む。トランジスタ３７ａ、３８ａ、３９ａは、例えばＰ型のＭＯＳトランジスタである。トランジスタ３７ｂ、３８ｂ、３９ｂは、例えばＮ型のＭＯＳトランジスタである。トランジスタ３７ａ、３８ａ、３９ａは、本開示の第１スイッチの例である。トランジスタ３７ｂ、３８ｂ、３９ｂは、本開示の第２スイッチの例である。
　［第１～第３アノード配線３１～３３］
　図４は、第１～第３アノード配線３１～３３を互いに区別するため、第１アノード配線３１を太い実線で示し、第２アノード配線３２を太い破線で示し、第３アノード配線３３を細い実線で示す。
　第１アノード配線３１は、複数の第１横配線３１ａおよび複数の第１縦配線３１ｂがメッシュ状に配置された構造を有する。これらの第１横配線３１ａおよび第１縦配線３１ｂは、第１横配線３１ａと第１縦配線３１ｂとが交差する箇所で、互いに電気的に接続される。同様に、第２アノード配線３２は、互いに電気的に接続される複数の第２横配線３２ａおよび複数の第２縦配線３２ｂを含み、第３アノード配線３３は、互いに電気的に接続される複数の第３横配線３３ａおよび複数の第３縦配線３３ｂを含む。一方、第１～第３アノード配線３１～３３は、互いに電気的に絶縁されている。
　第１～第３横配線３１ａ～３３ａは、第１方向Ｘ（横方向）に延び、第２方向Ｙ（縦方向）に互いに隣接している。第１～第３横配線３１ａ～３３ａは、図４では第１方向Ｘに直線状に延びているが、第１方向Ｘに曲線状に延びていてもよい。即ち、第１～第３横配線３１ａ～３３ａは、折れ曲がり部分を含んでいてもよい。
　一方、第１～第３縦配線３１ｂ～３３ｂは、第２方向Ｙに延び、第１方向Ｘに互いに隣接している。第１～第３縦配線３１ｂ～３３ｂは、図４では第２方向Ｙに直線状に延びているが、第２方向Ｙに曲線状に延びていてもよい。即ち、第１～第３縦配線３１ｂ～３３ｂも、折れ曲がり部分を含んでいてもよい。
　図４は、５組の第１～第３横配線（第１配線）３１ａ～３３ａを示す。図４では、１組目、２組目、３組目、４組目、および５組目の第１～第３横配線３１ａ～３３ａが、上から下に順に並んでいる。各組では、第１横配線３１ａと、第２横配線３２ａと、第３横配線３３ａが、上から下に順に並んでいる。１組目の第１～第３横配線３１ａ～３３ａと、５組目の第１～第３横配線３１ａ～３３ａは、９×９個の発光素子２３を挟むように配置されている。２～４組目の第１～第３横配線３１ａ～３３ａの各々は、１行（９個）の発光素子２３に沿って配置されている。
　図４はさらに、５組の第１～第３縦配線（第２配線）３１ｂ～３３ｂを示す。図４では、１組目、２組目、３組目、４組目、および５組目の第１～第３縦配線３１ｂ～３３ｂが、左から右に順に並んでいる。各組では、第１縦配線３１ｂと、第２縦配線３２ｂと、第３縦配線３３ｂが、左から右に順に並んでいる。１組目の第１～第３縦配線３１ｂ～３３ｂと、５組目の第１～第３縦配線３１ｂ～３３ｂは、９×９個の発光素子２３を挟むように配置されている。２～４組目の第１～第３縦配線３１ｂ～３３ｂの各々は、１列（９個）の発光素子２３に沿って配置されている。
　各発光素子２３のアノードは、第１～第３縦配線３１ｂ～３３ｂのいずれかに電気的に接続される。例えば、最も左の列の発光素子２３は、２組目の第１～第３縦配線３１ｂ～３３ｂ内の第１縦配線３１ｂに電気的に接続される。また、最も右の列の発光素子２３は、４組目の第１～第３縦配線３１ｂ～３３ｂ内の第３縦配線３３ｂに電気的に接続される。なお、各発光素子２３のアノードは、第１～第３縦配線３１ｂ～３３ｂのいずれかに電気的に接続される代わりに、第１～第３横配線３１ａ～３３ａのいずれかに電気的に接続されてもよい。アノードは、本開示の第１端子の例である。
　［カソード配線４１］
　各カソード配線４１は、第１方向Ｘに延びており、３つの発光素子２３のカソードに電気的に接続される。具体的には、各カソード配線４１は、第１縦配線３１ｂに電気的に接続される１つの発光素子２３と、第２縦配線３２ｂに電気的に接続される１つの発光素子２３と、第３縦配線３３ｂに電気的に接続される１つの発光素子２３とに電気的に接続される。これら３つの発光素子２３は、第１方向Ｘに互いに隣接している。図４は、８１個の発光素子２３用の２７本のカソード配線４１を示す。カソードは、本開示の第２端子の例である。各カソード配線４１に接続される発光素子２３の数は、３つに限定されない。各カソード配線４１には、Ｐ個（Ｐは２以上の整数）の発光素子２３のカソードが電気的に接続されていればよい。
　上述した説明では、複数の発光素子２３が、第１～第Ｍ横配線と、第１～第Ｎ縦配線と、Ｐ個に電気的に接続された複数の第２端子配線とに接続される例を説明したが、本開示に係る発光装置は、第１～第Ｍ横配線と、第１～第Ｎ縦配線と、Ｐ個に電気的に接続された複数の第２端子配線とのすべてを備えている必要はない。例えば、複数の発光装置が、第１～第Ｍ横配線と、単一の縦配線と、単一の第２端子配線に接続される構成等も取り得る。
　各発光素子２３は、対応するアノード配線、即ち、第１～第３アノード配線３１～３３のうちのいずれか１本と、対応するカソード配線、即ち、複数のカソード配線４１のうちのいずれか１本との間に設けられている。各発光素子２３は、対応するアノード配線と対応するカソード配線との間に電流が流れることで、光を出射する。
　［ゲート配線４２］
　各ゲート配線４２は、第１方向Ｘに延びており、３つのトランジスタ２４のゲートに電気的に接続される。これら３つのトランジスタ２４のソースは、接地配線（ＧＮＤ）に電気的に接続されており、これら３つのトランジスタ２４のドレインは、同じ１本のカソード配線４１に電気的に接続される。これら３つのトランジスタ２４は、１つの駆動回路Ｅを形成している。図４は、８１個のトランジスタ２４用の２７本のゲート配線４２を示す。
　各駆動回路Ｅは、１本のカソード配線４１を介して、３つの発光素子２３のカソードに電気的に接続される。各駆動回路Ｅ（出力段）Ｅは、発光素子２３を駆動させて、発光素子２３から光を発生（出力）させるために用いられる。例えば、ある発光素子２３から光を発生させる場合には、この発光素子２３用の駆動回路Ｅのゲート配線４２に所定の信号を印加する。これにより、この駆動回路Ｅ内の各トランジスタ２４のソースとドレインとが導通し、この発光素子２３に電流を流すことが可能となる。この発光素子２３に電流が流れると、この発光素子２３から光が発生する。図４に示す発光装置１は、８１個の発光素子２３用に２７個の駆動回路Ｅを備える。
　［第１～第３選択回路３７～３９］
　第１～第３選択回路３７～３９はそれぞれ、第１～第３アノード配線３１～３３の第１～第３横配線３１ａ～３３ａに電気的に接続される。第１選択回路３７は、第１アノード配線３１に電気的に接続される発光素子２３を、光を発生させる発光素子２３として選択するために用いられる。第２選択回路３８は、第２アノード配線３２に電気的に接続される発光素子２３を、光を発生させる発光素子２３として選択するために用いられる。第３選択回路３９は、第３アノード配線３３に電気的に接続される発光素子２３を、光を発生させる発光素子２３として選択するために用いられる。第１～第３選択回路３７～３９はそれぞれ、第１～第３アノード配線３１～３３の第１～第３横配線３１ａ～３３ａの代わりに、第１～第３アノード配線３１～３３の第１～第３縦配線３１ｂ～３３ｂに電気的に接続されていてもよい。
　第１選択回路３７は、電源配線（ＶＤＤ）に電気的に接続されるソースを有するトランジスタ３７ａと、接地配線に電気的に接続されるソースを有するトランジスタ３７ｂとを含む。トランジスタ３７ａのドレインと、トランジスタ３７ｂのドレインは、第１アノード配線３１に電気的に接続される。第１選択回路３７は、第１アノード配線３１を介して、各第１キャパシタ３４に電気的に接続される。
　トランジスタ３７ａは、各第１キャパシタ３４に電荷を蓄積するために用いられる。トランジスタ３７ｂは、各第１キャパシタ３４から電荷を放電するために用いられる。トランジスタ３７ａのゲートに所定の信号を印加すると、各第１キャパシタ３４に電荷が蓄積される。トランジスタ３７ｂのゲートに所定の信号を印加すると、各第１キャパシタ３４から電荷が放電される。よって、本実施形態によれば、第１選択回路３７により第１～第３キャパシタ３４～３６のうちの第１キャパシタ３４に電荷を選択的に蓄積することで、第１アノード配線３１に電気的に接続される各発光素子２３に電流を流すことができる。
　第２および第３選択回路３８、３９の構造は、図４に示すように、第１選択回路３７の構造と同様である。よって、本実施形態によれば、第２選択回路３８により各第２キャパシタ３５に電荷を蓄積することで、第２アノード配線３２に電気的に接続される各発光素子２３に電流を流すことができる。さらに、本実施形態によれば、第３選択回路３９により各第３キャパシタ３６に電荷を蓄積することで、第３アノード配線３３に電気的に接続される各発光素子２３に電流を流すことができる。
　［第１～第３キャパシタ３４～３６］
　第１～第３キャパシタ３４～３６はそれぞれ、第１～第３アノード配線３１～３３に電気的に接続される。各第１キャパシタ３４は、第１アノード配線３１と電気的に接続される発光素子２３に供給する電荷を蓄積する。各第２キャパシタ３５は、第２アノード配線３２と電気的に接続される発光素子２３に供給する電荷を蓄積する。各第３キャパシタ３６は、第３アノード配線３３と電気的に接続される発光素子２３に供給する電荷を蓄積する。本実施形態によれば、第１～第３キャパシタ３４～３６から各発光素子２３に電荷を供給することで、各発光素子２３に電流を流すことができる。第１～第３キャパシタ３４～３６の各々は、第１～第３アノード配線３１～３３のいずれかに電気的に接続される一方の電極と、接地配線に電気的に接続される他方の電極とを備える。
　図４に示す発光装置１は、２次元アレイ状に配置された９×９個の発光素子２３を含む発光素子アレイを備える。この発光素子アレイの形状は、図４に示すように、平面視でおおむね正方形となっている。図４に示す発光装置１は、この正方形の４辺の付近に、４組の第１～第３キャパシタ３４～３６を備える。具体的には、図４に示す発光装置１は、正方形の上辺付近に１組目の第１～第３キャパシタ３４～３６を備え、正方形の右辺付近に２組目の第１～第３キャパシタ３４～３６を備え、正方形の下辺付近に３組目の第１～第３キャパシタ３４～３６を備え、正方形の左辺付近に４組目の第１～第３キャパシタ３４～３６を備える。これらの第１～第３キャパシタ３４～３６は、本開示のＫ組の第１～第Ｍキャパシタの例である（Ｋは２以上の整数）。図４は、Ｋが４である例を示す。
　１組目や３組目の第１～第３キャパシタ３４～３６はそれぞれ、第１～第３アノード配線３１～３３の第１～第３横配線３１ａ～３３ａに電気的に接続される。一方、２組目や４組目の第１～第３キャパシタ３４～３６はそれぞれ、第１～第３アノード配線３１～３３の第１～第３縦配線３１ｂ～３３ｂに電気的に接続される。その結果、図４に示す第１～第３キャパシタ３４～３６はそれぞれ、第１～第３アノード配線３１～３３に電気的に接続される。
　各組では、第１～第３キャパシタ３４～３６が、時計周りに順に並んでいる。例えば、１組目の第１キャパシタ３４、第２キャパシタ３５、および第３キャパシタ３６はそれぞれ、正方形の上辺付近で左側、中央、および右側に配置されている。また、２組目の第１キャパシタ３４、第２キャパシタ３５、および第３キャパシタ３６はそれぞれ、正方形の右辺付近で上側、中央、および下側に配置されている。その結果、図４に示す４組の第１～第３キャパシタ３４～３６は、正方形の中心に対し対称に配置されている。正方形の中心はおおむね、９×９個の発光素子２３のうちの５行目かつ５列目の発光素子２３の位置に位置している。図４では、４組の第１～第３キャパシタ３４～３６の配置が、４回回転対称（９０度回転対称）となっている。
　本実施形態によれば、各発光素子２３と、対応する４つキャパシタとの平均距離を、別の発光素子２３と、対応する４つのキャパシタとの平均距離と近い値に設定することが可能となる。
　例えば、左上端の発光素子２３は、上側の第１キャパシタ３４には近いが、下側の第１キャパシタ３４からは遠い。一方、右下端の発光素子２３は、右側の第３キャパシタ３６には近いが、左側の第３キャパシタ３６からは遠い。よって、左上端の発光素子２３と４つの第１キャパシタ３４との平均距離は、右下端の発光素子２３と４つの第３キャパシタ３６との平均距離と近い値となる。これは、その他の７９個の発光素子２３についても同様である。これにより、各発光素子２３と、対応する４つのキャパシタとの間のアノード配線に関し、異なる発光素子２３の配線間のインピーダンスの差を小さくすることが可能となる。
　本実施形態の発光装置１は、正方形の４辺のうちの１辺、２辺、または３辺付近のみに、第１～第３キャパシタ３４～３６を備えていてもよい。ただし、この場合の第１～第３キャパシタ３４～３６も、正方形の中心に対し対称または対称に近い形状に配置することが望ましい。そのため、本実施形態の発光装置１は、正方形の４辺のうちの２辺以上に、第１～第３キャパシタ３４～３６を備えることが望ましい。例えば、正方形の上辺および下辺付近に２組の第１～第３キャパシタ３４～３６を配置することで、２回回転対称（１８０度回転対称）の配置を実現することが可能となる。
　また、本実施形態の発光装置１は、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeak、ＬＤＤ出力電流ＩDLFのパルス幅Ｗ、またはＬＤＤ出力電流ＩDLFの出力タイミング（つまり発光素子２３の発光タイミング）を制御し、発光パルスの出力を制御する発光パルス制御機構７０を有する。この例では、発光パルス制御機構７０は、各駆動回路Ｅのゲートに電気的に接続され、駆動回路の印加電圧を制御する。発光パルス制御機構７０の詳細については後述する。
　図５は、第１実施形態に係る選択回路３７、３８、３９、発光素子２３、駆動回路Ｅおよび発光パルス制御機構７０の接続関係を示す回路図の例である。
　図５は、第２方向Ｙ（縦方向）に配置される３つの選択回路３７、３８、３９と、第１方向Ｘ（横方向）に配置される２つの駆動回路Ｅａ、Ｅｂのそれぞれに接続される複数の発光素子２３ａ、２３ｂ、２３ｃ、２３ｄ、２３ｅ、２３ｆと、２つの駆動回路Ｅａ、Ｅｂのそれぞれに接続される発光パルス制御機構７０ａ、７０ｂを示す。２つの駆動回路Ｅａ、Ｅｂのそれぞれは、トランジスタ２４ａ、２４ｂを有する。
　図５では、第１アノード配線３１をＡｎｏｄｅ１、第２アノード配線３２をＡｎｏｄｅ２、第３アノード配線３３をＡｎｏｄｅ３と呼ぶ。Ａｎｏｄｅ１に流れる電流は第１選択回路３７とキャパシタ３４により制御され、Ａｎｏｄｅ２に流れる電流は第２選択回路３８とキャパシタ３５により制御され、Ａｎｏｄｅ３に流れる電流は第３選択回路３９とキャパシタ３６により制御される。また、図５では駆動回路Ｅａに接続されるカソード配線４１をＣａｔｈｏｄｅ１、駆動回路Ｅｂに接続されるカソード配線４１をＣａｔｈｏｄｅ２と呼ぶ。
　図５に示すように、第１選択回路３７には第１キャパシタ３４が接続され、第２選択回路３８には第２キャパシタ３５が接続され、第３選択回路３９には第３キャパシタ３６が接続される。図４に示すように、第１選択回路３７には複数の複数の第１キャパシタ３４が接続されることがあるが、図５では簡略化のために第１選択回路３７に１個の第１キャパシタ３４が接続される例を示す。同様に、図５では第２選択回路３８、第３選択回路３９にも、第２キャパシタ３５、第３キャパシタ３６がそれぞれ１つずつ接続されている。
　第１選択回路３７は、第１キャパシタ３４の充電および放電を制御する。第１キャパシタ３４に充電された電荷は、第１キャパシタ３４に接続される行のすべての発光素子２３（図５では、発光素子２３ａ、２３ｄ）を発光させるために用いられる。より具体的には、第１キャパシタ３４の放電電流は、第１キャパシタ３４に接続される発光素子２３ａ、２３ｄのアノード（Ａｎｏｄｅ１）に供給される。同様に、第２キャパシタ３５の放電電流は、第２キャパシタ３５に接続される行のすべての発光素子２３（図５では、発光素子２３ｂ、２３ｅ）のアノード（Ａｎｏｄｅ２）に供給される。また、第３キャパシタ３６の放電電流は、第３キャパシタ３６に接続される行のすべての発光素子２３（図５では、発光素子２３ｃ、２３ｆ）のアノード（Ａｎｏｄｅ３）に供給される。
　駆動回路Ｅａは、接続された発光素子２３（図５では、発光素子２３ａ、２３ｂ、２３ｃ）の駆動を制御する。駆動回路Ｅａはトランジスタ２４ａを有する。トランジスタ２４ａは、発光素子２３ａ、２３ｂ、２３ｃのカソードと基準電圧（例えば接地電圧）ノードとの間に接続される。トランジスタ２４ａがオンすると、トランジスタ２４ａのドレインに接続された発光素子２３（２３ａ、２３ｂおよび２３ｃ）のカソード（Ｃａｔｈｏｄｅ１）電圧が基準電圧（例えば、ＧＮＤ）まで低下する。例えば第１キャパシタ３４が充電されていた場合、第１キャパシタ３４の放電電流が、第１キャパシタ３４と駆動回路Ｅａとに接続されている発光素子２３ａのアノード－カソード間を流れて、発光素子２３ａが発光する。同様に、第２キャパシタ３５又は第３キャパシタ３６が充電されている場合、駆動回路Ｅａは、発光素子２３ｂ又は２３ｃを駆動させ、発光させることができる。また、駆動回路Ｅｂは、駆動回路Ｅａと同様に、カソード（Ｃａｔｈｏｄｅ２）電圧を低下させることで、駆動回路Ｅｂに接続された発光素子２３（図５では、発光素子２３ｄ、２３ｅおよび２３ｆ）の駆動を制御する。駆動回路Ｅｂはトランジスタ２４ｂを有する。トランジスタ２４ｂは、発光素子２３ｄ、２３ｅ、２３ｆのカソードと基準電圧（例えば接地電圧）ノードとの間に接続される。
　また、駆動回路Ｅａの動作は、発光パルス制御機構７０ａによって制御される。駆動回路Ｅａは、発光パルス制御機構７０ａから出力されるトリガ信号ＴＲＩＧ＿Ｏによって駆動し、トランジスタ２４ａがオンとなる。これにより、発光素子２３ａの発光によって生成される発光パルスの出力が制御される。また、駆動回路Ｅａと同様に、駆動回路Ｅｂの動作は、発光パルス制御機構７０ｂによって制御される。
　図６は、第１実施形態に係る発光装置１の動作を説明する図である。
　図６Ａ～図６Ｂでは、一例として、発光素子２３ａが発光するときの動作を示す。発光対象の発光素子２３ａは、アノード（Ａｎｏｄｅ１）がアノード配線３１を介して第１キャパシタ３４および第１選択回路３７に接続されている。発光素子２３ａは、カソード（Ｃａｔｈｏｄｅ１）が駆動回路Ｅａに接続されている。
　図６Ａは、第１キャパシタ３４の充電を示す図である。第１選択回路３７において、トランジスタ３７ａがオンされ、トランジスタ３７ｂがオフされる。これにより、電源配線（ＶＤＤ）から第１キャパシタ３４に電荷が供給され、第１キャパシタ３４が充電される。また、駆動回路Ｅａにおいて、トランジスタ２４ａはオフされている。これにより、発光素子２３ａのカソード電圧が低下せず、発光素子２３ａのアノード－カソード間に電流は流れない。
　図６Ｂは、発光素子２３ａの発光を示す図である。図６Ａで第１キャパシタ３４が充電された後、駆動回路Ｅａにおいて、発光パルス制御機構７０aの動作に基づいて、トランジスタ２４ａがオンされる。これにより、発光素子２３ａのカソード電圧が低下する。第１キャパシタ３４から電荷が放電されて、発光素子２３ａのアノード－カソード間に電流が流れることにより、発光素子２３ａが発光する。発光素子２３ａと、発光素子２３ｂとの動作は同様であるため、以下、主に発光素子２３ａの動作について説明する。
　図７は、第１実施形態に係る発光装置１ａの性能について説明するためのグラフである。
　図７の縦軸は、ＬＤＤ（Laser Diode Driver）出力電流（ＬＤＤ基板から各発光素子２３への出力電流）を表しており、図７の横軸は、時間を表している。図７は、ＬＤＤ出力電流の波形（発光パルス波形）を示している。図７はさらに、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakと、ＬＤＤ出力電流ＩDLFのパルス幅Ｗと、ＬＤＤ出力電流ＩDLFの半値幅Ｗ’とを示している。
　測距装置１００の性能を向上させるためには、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを高くし、パルス幅Ｗ（または半値幅Ｗ’）を短くすることが望ましい。本実施形態によれば、各配線のインピーダンスや、配線間のインピーダンスの差を小さくすることにより、ピーク値Ｉpeakを高くすることや、パルス幅Ｗ（または半値幅Ｗ’）を短くすることが可能となる。
　本実施形態では、パルス幅Ｗを可変とする遅延回路を有する発光装置１ａについて説明する。
　図８は、第１実施形態の発光装置１に係る遅延回路５０の動作を説明する図である。
　図８Ａは、第１実施形態の発光装置１について、主に第１キャパシタ３４、寄生インダクタＬ１、発光素子２３ａ、トランジスタ２４ａ、論理積６０および遅延回路５０の接続関係を示す回路図である。本実施形態に係る発光装置１は、発光パルス制御機構７０として、制御部１０８から出力されるトリガ信号ＴＲＩＧ＿Ｏに基づいて、トリガ信号ＴＲＩＧ＿Ｏの遅延信号であるディレイ信号Ｄｅｌａｙを生成する遅延回路５０を備える。また、遅延回路５０は、チャネル毎に備えられる。発光装置１は、トリガ信号ＴＲＩＧ＿Ｏおよびディレイ信号Ｄｅｌａｙに基づいて、駆動回路Ｅのトランジスタ２４のゲート配線４２に制御信号Ｖｇを印加する。論理積６０は、トリガ信号ＴＲＩＧ＿Ｏと、ディレイ信号Ｄｅｌａｙの論理否定とを入力として受け付けて、制御信号Ｖｇを出力する。制御信号Ｖｇは、トリガ信号ＴＲＩＧ＿Ｏがハイレベルであり、ディレイ信号Ｄｅｌａｙがローレベルである時に、ハイレベルとなり、トリガ信号ＴＲＩＧ＿Ｏがハイレベルであり、ディレイ信号Ｄｅｌａｙがハイレベルとなった時に、ローレベルとなる。
　この例では、論理積６０は、トリガ信号ＴＲＩＧ＿Ｏと、ディレイ信号Ｄｅｌａｙの論理否定とを入力として受け付けているが、駆動回路Ｅａの回路構成はこれに限定されない。例えば、トリガ信号ＴＲＩＧ＿Ｏの論理否定と、ディレイ信号Ｄｅｌａｙとを入力として受け付けてもよく、または論理積ではなく、否定論理積を用いる等、種々の回路構成としてもよい。
　図８Ｂは、図８Ａに示した回路の波形図の例である。上述の通り、制御信号Ｖｇは、トリガ信号ＴＲＩＧ＿Ｏがハイレベルとなった時にハイレベルとなり、トランジスタ２４ａにおけるソースとドレインとが導通し、発光素子２３に電流が流れる。発光素子２３に電流が流れると、光が発生する。また、制御信号Ｖｇは、ディレイ信号Ｄｅｌａｙがハイレベルとなった時にローレベルとなり、トランジスタ２４におけるソースとドレインとが非導通となり、発光素子２３への電流を遮断する。図８Ｂのｔｗは、トランジスタ２４ａがオンとなる時間を指している。このように、ディレイ信号Ｄｅｌａｙにより、発光素子２３の電流を遮断することで、ＬＤＤ出力電流ＩDLFのパルス幅Ｗを短く補正することができる。
　図９は、第１実施形態に係る遅延回路５０の回路図である。
　本実施形態では、ディレイ信号Ｄｅｌａｙを生成する遅延回路５０の例として、図９Ａ～図９Ｃの回路を取り上げる。図９Ａは、インバータチェーン回路５５を示しており、図９Ｂは、ＲＣ回路５８を示しており、図９Ｃは、遅延ロックループ（ＤＬＬ：delay locked loop）回路５９を示している。
　図９Ａは、遅延回路５０の例として、インバータチェーン回路５５を示している。インバータチェーン回路５５は、入力として、トランジスタ２４ａのゲート配線４２から、並列にトリガ信号ＴＲＩＧ＿Ｏを受け付けて、インバータ回路５７の段数に応じて、トリガ信号ＴＲＩＧ＿Ｏよりも出力タイミング遅延させたディレイ信号Ｄｅｌａｙを生成する。ディレイ信号Ｄｅｌａｙは、制御部１０８から出力されるパルス幅制御信号に基づいて生成される。発光タイミングパルスは、トリガ信号ＴＲＩＧ＿Ｏの例である。デコーダ５６は、パルス幅制御信号によって定められた遅延時間に応じて、対応する段のインバータ回路５７にハイレベルの選択信号を出力する。インバータ回路５７は、選択信号と、並列入力されたトリガ信号ＴＲＩＧ＿Ｏとの論理積を演算する。さらにインバータ回路５７は、前段のインバータ回路５３からのハイレベル信号と、論理積によって演算されたハイレベル信号の次段への出力信号を生成する。このように、インバータチェーン回路５５は、遅延時間に応じた段のインバータ回路５３に選択信号を入力することで、可変のタイミングでディレイ信号Ｄｅｌａｙを出力することができる。
　この例では、インバータチェーン回路５５は、６４段のインバータチェーンを含んでいる。デコーダ５６は、６ｂｉｔ分の選択信号を出力し、この選択信号に応じたディレイ信号Ｄｅｌａｙを出力する。インバータの段数はこれに限定されず、任意の数のインバータを含むことができる。
　例えば、インバータチェーン回路５５では、温度検出部１０９による温度モニタ結果等を用いて、出力する選択信号の値を可変制御することが考えられる。これにより、インバータチェーン回路５５は、動作温度に伴う回路素子の動作のばらつき等を抑制することができる。
　図９Ｂは、遅延回路５０の例として、ＲＣ回路５８を示している。ＲＣ回路５８は、トリガ信号ＴＲＩＧ＿Ｏをトランジスタ２４ａのゲート配線４２から並列に入力し、抵抗ＲおよびキャパシタＣの時定数に応じて、トリガ信号ＴＲＩＧ＿Ｏよりも出力タイミングを遅延させたディレイ信号Ｄｅｌａｙを出力する。この例では、発光装置１は、ＲＣ回路５８を用いてディレイ信号Ｄｅｌａｙを出力するため、シンプルな回路構成とすることができる。また、抵抗ＲおよびキャパシタＣを可変抵抗値および容量値を可変とすることで、任意に時定数を変更することができ、可変のタイミングでディレイ信号Ｄｅｌａｙを出力することができる。
　図９Ｃは、遅延回路５０の例として、遅延ロックループ回路５９を示している。遅延ロックループ回路５９は、複数段の遅延バッファ回路を含み、トリガ信号ＴＲＩＧ＿Ｏをトランジスタ２４ａのゲート配線４２から並列に入力し、トリガ信号ＴＲＩＧ＿Ｏよりも出力タイミングを一定時間分遅延させたディレイ信号Ｄｅｌａｙを出力する。ディレイ信号Ｄｅｌａｙの生成にあたり、遅延ロックループ回路５９は、パルス幅制御信号の入力に基づいて、任意の数の遅延バッファ回路を動作させることができ、可変のタイミングでディレイ信号Ｄｅｌａｙを出力する。発光装置１は、遅延ロックループ回路５９を用いることで、上述した２つの回路よりも、遅延量のばらつきを抑えることができ、精度よく遅延時間を制御することができる。
　本実施形態によれば、発光装置１はトランジスタ２４ａのゲート配線４２に並列に接続され、トランジスタ２４ａのゲートを可変制御可能な遅延回路５０を備える。これにより、発光装置１は、発光素子２３の発光期間を変更することができ、発光パルス幅Ｗを短く補正することができる。
　また、本実施形態によれば、測距装置１００は、発光パルス幅Ｗが短くなるため、アイセーフのマージンが向上し、また、測距距離を向上させることができる。
　（第２実施形態）
　図１０は、第２実施形態に係るタイミング調整回路６４の動作を説明する図である。
　図１０Ａは、第１実施形態の発光装置１について、主に第１キャパシタ３４、寄生インダクタＬ１、発光素子２３ａ、トランジスタ２４ａ、プリドライバｐｒｅＤＲＶおよびタイミング調整回路６４の接続関係を示す回路図である。本実施形態に係る発光装置１は、発光パルス制御機構７０として、制御部１０８から出力されるトリガ信号ＴＲＩＧ＿Ｏの出力タイミングを調整したタイミング調整信号ＴＡを生成するタイミング調整回路６４を備える。
　図１０Ｂは、図１０Ａに示した回路の波形図の例である。上述の通り、制御信号Ｖｇは、発光タイミングパルスＶｐｕｌｓｅがハイレベルとなった後、タイミング調整回路６４によって発光タイミングが調整され、遅れてハイレベルとなる。
　また、タイミング調整回路６４は、チャネル毎に備えられる。発光装置１は、タイミング調整回路６４の動作に基づいて、発光素子２３ａの発光タイミングを可変とする。
　図１１は、第２実施形態に係るタイミング調整回路６４の回路図である。
　図１１は、タイミング調整回路６４として、インバータチェーン回路５５を示している。インバータチェーン回路５５は、トリガ信号ＴＲＩＧ＿Ｏをトランジスタ２４ａのゲート配線４２から並列に入力し、インバータ回路５７の段数に応じて、トリガ信号ＴＲＩＧ＿Ｏの出力タイミングを遅延させる。デコーダ５６は、トリガ信号ＴＲＩＧ＿Ｏの遅延時間に応じて、対応する段のインバータ回路５７にハイレベルの選択信号を出力する。インバータ回路５７は、選択信号と、並列入力されたトリガ信号ＴＲＩＧ＿Ｏとの論理積を演算する。さらにインバータ回路５７は、前段のインバータ回路５３からのハイレベル信号と、論理積によって演算されたハイレベル信号の論理和を次段への出力信号として生成する。このように、インバータチェーン回路５５は、遅延時間に応じた段のインバータ回路５３に選択信号を入力することで、トリガ信号ＴＲＩＧ＿Ｏの出力タイミングを調整したタイミング調整信号ＴＡを出力することができる。
　この例では、インバータチェーン回路５５は、６４段のインバータチェーンを含んでいる。デコーダ５６は、制御部１０８から出力されるパルス遅延制御信号により、６ｂｉｔ分の選択信号を出力し、この選択信号に応じたタイミング調整信号ＴＡを出力する。インバータの段数はこれに限定されず、任意の数のインバータを含むことができる。また、タイミング調整回路６４の回路構成もこれに限定されず、その他の回路構成とすることができる。
　例えば、インバータチェーン回路５５では、温度検出部１０９による温度モニタ結果等を用いて、出力する選択信号の値を可変制御することが考えられる。これにより、インバータチェーン回路５５は、動作温度に伴う回路素子の動作のばらつき等を抑制することができる。
　図１２は、第２実施形態の変形例に係る発光装置１の構造を示す回路図である。
　本変形例では、発光装置１は、発光パルス制御機構７０を備える代わりに、発光素子アレイにおいて、各発光素子２３に供給するパルス信号の配線を等長とすることにより、チャネル間のタイミング差を低減する。例えば、プリドライバｐｒｅＤＲＶに接続されるゲート配線４２をツリー状構造とすることが考えられる。この例では、ゲート配線４２は、二分木構造となっている。また、本変形例では、発光装置１は、制御部１０８によって発光タイミングパルスを生成し、各発光素子２３を発光させる。これにより、各配線が等長となり、チャネル間の発光タイミング差を低減することができる。
　本実施形態によれば、発光装置１はトランジスタ２４ａのゲート配線４２に並列に接続され、トランジスタ２４ａのゲートを可変制御可能なタイミング調整回路６４を備える。これにより、発光装置１は、発光素子２３の発光タイミングを補正とすることができる。
　また、本実施形態の変形例によれば、発光装置１に配置される各発光素子２３は、ゲート配線４２が等長で配線されるため、発光素子２３間における発光タイミングのばらつきを低減することができる。
　（第３実施形態）
　図１３は、第３実施形態に係る発光装置１のＬＤＤ能力切替回路６５の動作を説明する図である。
　図１３Ａは、第１実施形態の発光装置１について、主に第１キャパシタ３４、寄生インダクタＬ１、発光素子２３ａ、トランジスタ２４ａおよびＬＤＤ能力切替回路６５の接続関係を示す回路図である。本実施形態に係る発光装置１は、発光パルス制御機構７０として、制御部１０８から出力されるＬＤＤ能力切替信号に基づいて、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正するＬＤＤ能力切替回路６５を備える。また、ＬＤＤ能力切替回路６５は、チャネル毎に備えられる。
　図１３Ｂは、図１３Ａで示した回路の波形図の例である。上述の通り、発光装置１は、ＬＤＤ能力切替回路６５によって、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。また、後述するように、発光装置１と、ＬＤＤ能力切替回路６５および発光タイミング調整回路６４の両方を備えることにより、ピーク値Ｉpeakを補正し、発光素子２３ａの発光タイミングを可変とすることができる。
　図１４は、第３実施形態に係るＬＤＤ能力切替回路６５の回路図である。
　図１４Ａは、ＬＤＤ能力切替回路６５がトランジスタ２４ａと並列に接続されるトランジスタの数を切り替える例であり、図１４Ｂは、ＬＤＤ能力切替回路６５がプリドライバｐｒｅＤＲＶの出力電圧を切り替える例であり、図１４Ｃは、ＬＤＤ能力切替回路６５が発光素子２３の出力電流を切り替える例である。
　図１４Ａでは、ＬＤＤ能力切替回路６５は、制御部１０８から出力される発光タイミングパルスおよびＬＤＤ能力切替信号に基づいて、ＬＤＤ出力電流ＩDLFを可変とする選択的駆動回路６７を含む。また、選択的駆動回路６７は、発光タイミングパルスおよびＬＤＤ能力切替信号に基づいて、オンとなるトランジスタを含む。また、この例では、ＬＤＤ能力切替回路６５は、発光タイミングパルスおよびＬＤＤ能力切替信号がいずれもハイレベルの時に、トランジスタがオンとなる演算を行う論理積６８を含む。この例では、駆動回路Ｅａは常時駆動回路とも呼ばれ、常時駆動回路と、選択的駆動回路６７とは、発光素子２３ａのカソード側に並列に接続される。
　トランジスタ２４のオン抵抗のばらつき等により、ＬＤＤ出力電流ＩDLFにばらつきが生じる場合がある。そのような場合に、発光装置１は、常時駆動回路に加えて、選択的駆動回路６７を動作させる。
　発光装置１は、常時駆動回路および選択的駆動回路６７を駆動させることにより、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　また、選択的駆動回路６７の並列数は１つに限定されない。ＬＤＤ能力切替回路６５は、複数の選択的駆動回路６７を含んでいてもよく、その他の回路構成とすることができる。
　図１４Ｂでは、ＬＤＤ能力切替回路６５は、ＬＤＤ能力切替信号によって、出力電圧を可変とするプリドライバｐｒｅＤＲＶを含む。これにより、ＬＤＤ能力切替回路６５は、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　図１４Ｃでは、ＬＤＤ能力切替回路６５は、基準電流を生成する制御用電流源ＩＤＡＣおよびカレントミラー回路を含む。また、カレントミラー回路は、トランジスタ７５、７６および７７を含み、トランジスタ７５の一方のソースまたはドレインは、制御用電流源ＩＤＡＣの出力側に接続され、他方のソースまたはドレインは、トランジスタ７７に接続される。また、トランジスタ７６の一方のソースまたはドレインは、発光素子２３ａのカソード側に接続され、他方のソースまたはドレインは、トランジスタ２４ａのドレインに接続される。また、トランジスタ７５およびトランジスタ７６のゲートは互いに接続される。
　また、トランジスタ７７の一方のソースまたはドレインは、トランジスタ７７の他方のソースまたはドレインに接続され、他方のソースまたはドレインは接地される。また、トランジスタ７７のゲートはトランジスタ２４ａのゲートに接続される。
　制御用電流源ＩＤＡＣは、制御部１０８によって制御され、ＬＤＤ能力切替信号により電流値が制御され、可変の電流を出力する。カレントミラー回路は可変電流に基づいて、制御用電流源ＩＤＡＣから出力される出力電流をＸ倍（Ｘは正の値）に増幅した電流を出力する。この例では、カレントミラー回路の出力電流として、制御用電流源ＩＤＡＣから出力される電流の１００倍の電流を出力する。
　また、トランジスタ７７およびトランジスタ２４ａは、発光タイミングパルスがハイレベルとなった時にオンされる。
　発光装置１は、制御用電流源ＩＤＡＣから出力される電流をカレントミラー回路によって増幅することにより、ＬＤＤ出力電流ＩDLFを可変とすることができ、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　図１５は、第３実施形態の第１変形例に係るＬＤＤ能力切替回路６５の回路図である。
　本変形例では、トランジスタ２４ａは、Ｐ型のＭＯＳトランジスタであり、ドレインが発光素子２３ａのアノード側に接続される。また、ＬＤＤ能力切替回路６５の出力側は、トランジスタ２４ａのゲートに接続される。
　ＬＤＤ能力切替回路６５は、抵抗７８、抵抗７９、オペアンプ８０および制御用電流源ＩＤＡＣを含む。抵抗７８と、抵抗７９と、オペアンプ８０とは、フィードバック回路を構成しており、抵抗７８は、オペアンプ８０の反転入力端子側および制御用電流源ＩＤＡＣに接続され、抵抗７９は、オペアンプ８０の非反転入力端子側およびトランジスタ２４ａのソースに接続されている。抵抗７８を第１抵抗とも呼び、抵抗７９を第２抵抗とも呼ぶ。
　この例では、フィードバック回路は、第１抵抗と、第２抵抗との比率に応じて、トランジスタ２４ａの流れる電流値を制御する。具体的には、制御用電流源ＩＤＡＣの電流値は、制御部１０８によるＬＤ駆動能力制御信号によって制御され、可変の電流を出力する。これにより、第１抵抗を流れる電流値が制御され、この値に応じた電流値が第２抵抗を流れる。この例では、第１抵抗と、第２抵抗との比率は、１対１００となっており、制御用電流源ＩＤＡＣを流れる電流の値の１００倍の値がトランジスタ２４ａのソースに流れるように、ＬＤＤ出力電流ＩDLFの値が制御される。
　発光装置１は、制御用電流源ＩＤＡＣから流れる電流値を制御することにより、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　図１６は、第３実施形態の第２変形例における発光装置１の回路図である。
　本変形例では、発光装置１は、発光パルス制御機構７０の代わりに、電源配線（ＶＤＤ）と、第１キャパシタ３４との間に接続され、第１キャパシタ３４への印加電圧を昇圧するチャージポンプ回路９０を備える。電源配線（ＶＤＤ）と、第２キャパシタ３５との間および電源配線（ＶＤＤ）と、第３キャパシタ３６との間にも同様にチャージポンプ回路９０が備えられてもよい。その場合、同様の動作となるため、電源配線（ＶＤＤ）と、第１キャパシタ３４との間に備えられるチャージポンプ回路９０の動作について説明する。
　この例では、第１選択回路３７の記載は省略されており、例えば、チャージポンプ回路９０は、電源配線（ＶＤＤ）と、トランジスタ３７ａのソースとの間に配置される。
　発光装置１は、チャージポンプ回路９０によって、電源配線（ＶＤＤ）からの出力電圧を昇圧し、第１キャパシタ３４に蓄積する電荷量を調整する。これにより、発光装置１は、ＬＤＤ出力電流ＩDLFを制御することができ、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　本実施形態によれば、発光装置１は、発光素子２３のカソード側に接続され、ＬＤＤ出力電流ＩDLFを制御するＬＤＤ能力切替回路６５を備える。これにより、発光装置１は、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　また、本実施形態の第１変形例によれば、発光装置１は、発光素子２３のアノード側に接続され、ＬＤＤ出力電流ＩDLFを制御するＬＤＤ能力切替回路６５を備える。これにより、発光装置１は、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　また、本実施形態の第２変形例によれば、発光装置１は、電源配線（ＶＤＤ）と、第１キャパシタ３４との間に電源配線（ＶＤＤ）からの出力電圧を昇圧し、第１キャパシタ３４に蓄積する電荷量を調整するチャージポンプ回路９０を備える。これにより、ＬＤＤ出力電流ＩDLFを可変とすることができ、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　（第４実施形態）
　図１７は、第４実施形態に係る測距装置１００のフローチャートの例である。
　本実施形態では、第３実施形態に係る発光装置１を含む測距装置１００において、ＬＤＤ能力切替回路６５を用いてＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正する際の処理フローについて説明する。本実施形態に係る測距装置１００は、測定物へ照射した光の反射光による受光レベルの値に基づいて、ピーク値Ｉpeakを補正する。
　ピーク値Ｉpeakの補正は、例えば、測距装置１００の使用前に制御部１０８がキャリブレーション期間を設けて補正を行うことが考えられる。また、ピーク値Ｉpeakの補正は、測定物までの距離が測距装置１００にとって既知距離である条件下で行われる。また、測定物の種類によって、反射率が異なるため、測定物の種類も測距装置１００にとって既知であることが望ましい。
　ステップＳ１１では、制御部１０８は、２次元アレイ状に配置されたＯチャネル分（Ｏは１以上の整数）の発光素子２３のうち、まず、任意の１チャネルを補正用チャネルとして設定し、測定を開始する。上述の通り、ピーク値Ｉpeakの補正は、対象物までの距離が既知距離の条件下で行われるため、制御部１０８がユーザインターフェース等を介して、あらかじめ測定物までの距離の入力をユーザから受け付ける処理を含んでいてもよい。ステップＳ１２では、制御部１０８は、駆動部１０２を制御し、発光部１０１を駆動させ測定物への光の照射を開始する。測定物への光の照射は、ステップＳ１１で選択されたチャネルの発光素子２３を用いて行われる。
　ステップＳ１３では、制御部１０８は、駆動部１０２を制御し受光部１０６駆動させ、受光部１０６が測定物からの反射光を受光する。ステップＳ１４では、制御部１０８は、信号処理部１０７を介して入力される信号に基づき、受光レベルの測定を行う。受光レベルの測定は、制御部１０８が受光レベル測定部の機能を有することにより実現される。
　ステップＳ１５では、制御部１０８は、測定した受光レベルが設定の基準量を超えるか否かを判定する。この判定は、上記と同様に制御部１０８が受光レベル測定部の機能を有することにより実現される。また、設定の基準量は、既知距離に応じた受光レベルに基づいて決められる。例えば、設定の基準量は、測定物が既知距離である場合における測定物の反射光による平均の受光レベルとしてもよい。ステップＳ１５で、制御部１０８により、受光レベルが設定の基準量を超えると判断されなかった場合（ステップＳ１５のＮｏ）、ステップＳ１６では、制御部１０８は、駆動部１０２を制御し、ＬＤＤ能力切替回路６５を駆動させ、ＬＤＤ能力設定を１段階上げる。
　図１４Ａの例では、制御部１０８は、駆動部１０２を制御し、ＬＤＤ能力切替制御を行い、ＬＤＤ能力切替信号をハイレベルとして、選択的駆動回路６７を１つ動作させる。また、図１４Ｂの例では、制御部１０８は、ＬＤＤ能力切替信号に基づいて、プリドライバｐｒｅＤＲＶの出力電圧を１段階上昇させる。また、図１４Ｃの例では、制御部１０８は、駆動部１０２を制御し、ＬＬＤ駆動能力切替信号に基づいて、制御用電流源ＩＤＡＣの電流値を１段階上昇させる。また、図１５または１６の例についても同様に、制御部１０８が、駆動部１０２を制御し、制御用電流源ＩＤＡＣまたはチャージポンプ回路９０を動作させることで、ＬＤＤ能力設定を１段階上げることができる。
　ステップＳ１５で、制御部１０８により、受光レベルが設定の基準量を超えると判断された場合（ステップＳ１５のＹｅｓ）、ステップＳ１７では、制御部１０８は、駆動部１０２を制御し、ＬＤＤ能力切替回路６５を駆動させ、ＬＤＤ能力を１段階下げる。上述の例と同様に、ＬＤＤ能力の切替は、制御部１０８が駆動部１０２を駆動して行う。このフローチャートでは説明を省略しているが、制御部１０８は、ステップＳ１２～Ｓ１４の動作により、再び測定物への光の照射、反射光の受光および受光レベルの測定制御を行っている。ステップＳ１８では、制御部１０８は、切り替えたＬＤＤ能力により、再び測定した受光レベルが設定の基準量を超えるか否かを判定する。
　ステップＳ１８で、制御部１０８により、受光レベルが設定の基準量を超えると判断された場合（ステップＳ１８のＹｅｓ）、再びステップＳ１７に戻り、制御部１０８は、駆動部１０２を制御し、ＬＤＤ能力切替回路６５を駆動させ、ＬＤＤ能力を１段階下げる。ステップＳ１８で、制御部１０８により、受光レベルが設定の基準量を超えると判断されなかった場合（ステップＳ１８のＮｏ）、ステップＳ１９では、制御部１０８は、ＬＤＤ能力設定を１段階戻す動作を行う。
　ステップＳ２０では、制御部１０８は、Ｎチャネルの発光素子２３の中で、まだ未測定のチャネルが存在するかを判定する。ステップＳ２０で、制御部１０８がまだ未測定のチャネルが存在すると判定した場合（ステップＳ２０のＹｅｓ）、ステップＳ２１では、制御部１０８は、未測定チャネルのうち、ピーク値Ｉpeakを補正する別のチャネルを設定し、再びＳ１１に戻る。ステップＳ２０で、制御部１０８が未測定のチャネルが存在しないと判定した場合（ステップＳ２０のＮｏ）、測距装置１００は、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakの補正を終了する。
　本実施形態によれば、測距装置１００は、受光レベルの測定に基づいて、ＬＤＤ能力設定を変更することができ、発光素子２３の各チャネルについて、ＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正することができる。
　（第５実施形態）
　図１８は、第５実施形態に係る測距装置１００のフローチャートの例である。
　本実施形態では、第２実施形態に係る発光装置１を含む測距装置１００において、タイミング調整回路６４を用いて、ＬＤＤ出力電流ＩDLFの発光タイミングを補正する際の処理フローについて説明する。本実施形態に係る測距装置１００は、測定物へ照射した光の反射光から生成されるヒストグラムのＢｉｎ位置に基づいて、発光タイミングを補正する。
　発光タイミングの補正は、例えば、測距装置１００の使用前に制御部１０８がキャリブレーション期間を設けて補正を行うことが考えられる。また、発光タイミングの補正は、測定物までの距離が測距装置１００にとって既知距離である条件下で行われる。
　ステップＳ３１では、制御部１０８は、２次元アレイ状に配置されたＯチャネル分の発光素子２３のうち、まず、任意の１チャネルを補正用チャネルとして設定し、測定を開始する。上述の通り、発光タイミングの補正は、対象物までの距離が既知距離の条件下で行われるため、制御部１０８がユーザインターフェース等を介して、あらかじめ測定物までの距離の入力をユーザから受け付ける処理を含んでいてもよい。ステップＳ３２では、制御部１０８は、駆動部１０２を制御し、発光部１０１を駆動させ測定物への光の照射を開始する。測定物への光の照射は、ステップＳ３１で選択されたチャネルの発光素子２３を用いて行われる。
　ステップＳ３３では、制御部１０８は、駆動部１０２を制御し受光部１０６駆動させ、受光部１０６が測定物からの反射光を受光する。ステップＳ３４では、制御部１０８は、照射光に基づいて生成されるヒストグラムのＢｉｎ位置を測定する。Ｂｉｎ位置は、例えば、生成されたヒストグラムの時間軸上において、あるＢｉｎに含まれる出現頻度が所定の閾値を初めて超えた位置をＢｉｎ位置として決定してもよい。Ｂｉｎ位置の測定は、制御部１０８がＢｉｎ位置測定部の機能を有することにより実現される。
　ここで、ヒストグラムは、デジタル信号の示す検出タイミングごとに、検出頻度を度数として示すグラフである。信号処理部１０７は、時間ごとの照射光の強さを示すヒストグラムをマクロピクセル単位で生成する。また、ヒストグラムは、横軸を時間軸上における受光タイミングとし、縦軸をその受光タイミングの出現頻度として生成される。ヒストグラムの生成は、信号処理部１０７がヒストグラム生成部の機能を有することにより実現される。以下、Ｂｉｎ位置とは、時間軸上におけるＢｉｎの位置のことを指す。
　ステップＳ３５では、制御部１０８は、測定したＢｉｎ位置が、設定の基準よりも早いか否かを判定する。この判定は、上記と同様に制御部１０８がＢｉｎ位置測定部の機能を有することにより実現される。また、設定の基準は、既知距離に基づいて決められる。例えば、設定の基準は、測定物が既知距離である場合における測定物への照射光による平均の受光タイミングとしてもよい。ステップＳ３５で、制御部１０８により、Ｂｉｎ位置が時間軸上において、設定の基準よりも早いと判断されなかった場合（ステップＳ３５のＮｏ）、ステップＳ３６では、制御部１０８は、駆動部１０２を制御し、タイミング調整回路６４を駆動させ、発光タイミング設定を１段階早める。
　図１１の例では、制御部１０８は、駆動部１０２を制御しパルス遅延制御を行い、インバータ回路５７の動作数を変更するための選択信号を送信する。例えば、制御部１０８は、選択信号の「１」のｂｉｔの数を変更して、インバータ回路５７を動作数を減少させる。これにより、制御部１０８は、発光タイミング設定を１段階早めることができる。
　ステップＳ３５で、制御部１０８により、Ｂｉｎ位置が時間軸上において、設定の基準よりも早いと判断された場合（ステップＳ３５のＹｅｓ）、ステップＳ３７では、制御部１０８は、駆動部１０２を制御し、タイミング調整回路６４を駆動させ、発光タイミング設定を１段階遅らせる。上述の具体例と同様に、タイミング調整回路６４の切替は、制御部１０８が駆動部１０２を駆動して行う。このフローチャートでは説明を省略しているが、制御部１０８は、ステップＳ３２～Ｓ３４の動作により、再び測定物への光の照射、反射光の受光およびＢｉｎ位置の測定制御を行っている。ステップ３８では、制御部１０８は、切り替えた発光タイミング設定により、再び測定したＢｉｎ位置が時間軸上において、設定の基準より早いか否かを判定する。
　ステップＳ３８で、制御部１０８により、Ｂｉｎ位置が、設定の基準よりも早いと判断された場合（ステップＳ３８のＹｅｓ）、再びステップＳ３７に戻り、制御部１０８は、駆動部１０２を制御し、タイミング調整回路６４を駆動させ、発光タイミング設定を１段階遅らせる。ステップＳ３８で、制御部１０８により、Ｂｉｎ位置が時間軸上において、設定の基準よりも早いと判断されなかった場合（ステップＳ３８のＮｏ）、ステップＳ３９では、制御部１０８は、発光タイミング設定を１段階戻す動作を行う。
　ステップＳ４０では、制御部１０８は、Ｎチャネルの発光素子２３の中で、まだ未測定のチャネルが存在するかを判定する。ステップＳ４０で、制御部１０８がまだ未測定のチャネルが存在すると判定した場合（ステップＳ４０のＹｅｓ）、ステップＳ４１では、制御部１０８は、未測定チャネルのうち、発光タイミングを補正する別のチャネルを設定し、再びＳ３１に戻る。ステップＳ４０で、制御部１０８が未測定のチャネルが存在しないと判定した場合（ステップＳ４０のＮｏ）、測距装置１００は、発光タイミングの補正を終了する。
　本実施形態によれば、測距装置１００は、Ｂｉｎ位置の測定に基づいて、発光タイミング設定を変更することができ、発光素子２３の各チャネルについて、発光タイミングを補正することができる。
　（第６実施形態）
　図１９は、第６実施形態に係る測距装置１００のフローチャートの例である。
　本実施形態では、第１実施形態に係る発光装置１を含む測距装置１００において、遅延回路５０を用いてＬＤＤ出力電流ＩDLFのパルス幅Ｗを補正する際の処理フローについて説明する。本実施形態に係る測距装置１００は、測定物へ照射した光の反射光から生成されるヒストグラムのＢｉｎ幅に基づいて、パルス幅Ｗを補正する。
　パルス幅Ｗの補正は、例えば、測距装置１００の使用前に制御部１０８がキャリブレーション期間を設けて補正を行うことが考えられる。また、発光タイミングの補正は、測定物までの距離が測距装置１００にとって既知距離である条件下で行われる。
　ステップＳ５１では、制御部１０８は、２次元アレイ状に配置されたＯチャネル分の発光素子２３のうち、まず、任意の１チャネルを補正用チャネルとして設定し、測定を開始する。上述の通り、パルス幅Ｗの補正は、対象物までの距離が既知距離の条件下で行われるため、制御部１０８がユーザインターフェース等を介して、あらかじめ測定物までの距離の入力をユーザから受け付ける処理を含んでいてもよい。ステップＳ５２では、制御部１０８は、駆動部１０２を制御し、発光部１０１を駆動させ測定物への光の照射を開始する。測定物への光の照射は、ステップＳ５１で選択されたチャネルの発光素子２３を用いて行われる。
　ステップＳ５３では、制御部１０８は、駆動部１０２を制御し受光部１０６駆動させ、受光部１０６が測定物からの反射光を受光する。パルス幅Ｗの測定は、制御部１０８がパルス幅測定部の機能を有することにより実現される。ステップＳ５４では、制御部１０８は、反射光に基づいて生成されるヒストグラムのＢｉｎ幅を測定する。
　Ｂｉｎ幅とは、あるＢｉｎの幅、またはあるＢｉｎから別のあるＢｉｎまでのＢｉｎの合計の幅として表される。Ｂｉｎ幅が、あるＢｉｎから別のあるＢｉｎまでのＢｉｎの合計の幅として表される場合、Ｂｉｎ幅は、例えば、生成されたヒストグラムにおける受光タイミングの出現頻度の値が所定の閾値を初めて超えたＢｉｎから、その閾値を下回るまでのＢｉｎの合計の幅として表される。
　ステップＳ５５では、制御部１０８は、測定したＢｉｎ幅が設定の基準よりも短いか否かを判定する。この判定は、上記と同様に制御部１０８がパルス幅測定部の機能を有することにより実現される。また、設定の基準は、測定物が既知距離である場合において、測定物への光を照射した際に得られるＢｉｎ幅の平均値としてもよい。ステップＳ５５で、制御部１０８により、Ｂｉｎ幅が設定の基準よりも短いと判断されなかった場合（ステップＳ５５のＮｏ）、ステップＳ５６では、制御部１０８は、駆動部１０２を駆動し、遅延回路５０を駆動させ、発光パルス幅設定を１段階短くする。
　図９Ａの例では、制御部１０８は、駆動部１０２を制御し、パルス幅制御を行い、インバータ回路５７の動作数を変更するための選択信号を送信する。例えば、制御部１０８は、選択信号の「１」のｂｉｔの数を変更して、インバータ回路５７を動作数を減少させる。これによりインバータ回路５７の動作数に応じたディレイ信号Ｄｅｌａｙが出力される。また、図９Ｂの例では、制御部１０８は、駆動部１０２を制御し、抵抗ＲおよびキャパシタＣの値を変更することで、時定数の値に応じたディレイ信号Ｄｅｌａｙを出力する。また、図１４Ｃの例では、制御部１０８は、駆動部１０２を制御し、パルス幅制御を行い、遅延バッファ回路の動作数を変更するためのパルス幅制御信号を送信する。これにより、遅延バッファ回路の動作数に応じたディレイ信号Ｄｅｌａｙが出力される。これにより、制御部１０８は、発光装置１のパルス幅設定を１段階短くすることができる。
　ステップＳ５５で、制御部１０８により、Ｂｉｎ幅が設定の基準よりも短いと判断された場合（ステップＳ５５のＹｅｓ）、ステップＳ５７では、制御部１０８は、駆動部１０２を制御し、遅延回路５０を駆動させ、発光パルス幅設定を１段階長くする。上述の例と同様に、遅延回路５０の切替は、制御部１０８が駆動部１０２を駆動して行う。このフローチャートでは説明を省略しているが、制御部１０８は、ステップＳ５２～Ｓ５４の動作により、再び測定物への光の照射、反射光の受光およびＢｉｎ幅の測定制御を行っている。ステップＳ５８では、制御部１０８は、切り替えた発光パルス幅設定により、再び測定したＢｉｎ幅が設定の基準よりも短いか否かを判定する。
　ステップＳ５８で、制御部１０８により、Ｂｉｎ幅が設定の基準よりも短いと判定された場合（ステップＳ５８のＹｅｓ）、再びステップＳ５７に戻り、制御部１０８は、駆動部１０２を制御し、遅延回路５０を駆動させ、発光パルス幅設定を１段階長くする。ステップＳ５８で、制御部１０８により、Ｂｉｎ幅が設定の基準よりも短いと判定されなかった場合（ステップＳ５８のＮｏ）、ステップＳ５９では、制御部１０８は、発光パルス幅を１段階戻す動作を行う。
　ステップＳ６０では、制御部１０８は、Ｎチャネルの発光素子２３の中で、まだ未測定のチャネルが存在するかを判定する。ステップＳ６０で、制御部１０８がまだ未測定のチャネルが存在すると判定した場合（ステップＳ６０のＹｅｓ）、ステップＳ６１では、制御部１０８は、未測定チャネルのうち、ピーク値Ｉpeakを補正する別のチャネルを設定し、再びＳ５１に戻る。ステップＳ６０で、制御部１０８が未測定のチャネルが存在しないと判定した場合（ステップＳ６０のＮｏ）、測距装置１００は、発光タイミングの補正を終了する。
　本実施形態によれば、測距装置１００は、Ｂｉｎ幅の測定に基づいて、発光パルス幅設定を変更することができ、発光素子２３の各チャネルについて、発光パルス幅を補正することができる。
　（第７実施形態）
　図２０は、第７実施形態に係る測距装置１００のフローチャートの例である。
　本実施形態では、第２実施形態に係るタイミング調整回路６４と、第３実施形態に係るＬＤＤ能力切替回路６５とを含む測距装置１００において、これらの回路を用いて、ＬＤＤ出力電流ＩDLFの発光タイミングおよびピーク値Ｉpeakを補正する際の処理フローについて説明する。
　ステップＳ７１～Ｓ７９までの処理は、ピーク値Ｉpeakの補正フローであるが、ステップＳ１１～Ｓ１９までの処理と同様であるため、説明を省略する。
　ステップＳ８０～Ｓ８５までの処理は、発光タイミングの補正フローである。このフローでは、測距装置１００は、測定した全体のＢｉｎの数に応じて、発光タイミングの補正を行う。つまり、測距装置１００は、各発光素子２３の間でＢｉｎの数が一致するように発光タイミングを補正する。発光タイミングの補正フローは、ステップＳ３４～Ｓ３９までのフローと同様なフローで行われてもよい。
　ステップＳ８０では、制御部１０８は、照射光に基づいて生成されるヒストグラムに含まれるＢｉｎ数（Ｂｉｎ　Ｎｏ）を測定する。ステップＳ８１では、制御部１０８は、測定した全体のＢｉｎ数が基準を満たすか否かを判定する。この測定およびこの判定は上記と同様に、制御部１０８がＢｉｎ数測定部の機能を有することにより実現される。また、設定の基準は、既知距離に基づいて決められる。例えば、設定の基準は、測定物が既知距離である場合において取り得るＢｉｎ数に応じて定められてもよい。
　ステップＳ８１で、制御部１０８により、Ｂｉｎ数が基準を満たすと判断されなかった場合（ステップＳ８１のＮｏ）、ステップＳ８２では、制御部１０８は、駆動部１０２を駆動し、タイミング調整回路６４を駆動させ、発光タイミング設定を１段階早める。ステップＳ８１で、制御部１０８によりＢｉｎ数が基準を満たすと判断された場合（ステップＳ８１のＹｅｓ）、ステップＳ８３では、制御部１０８は、駆動部１０２を制御し、タイミング調整回路６４を駆動させ、発光タイミング設定を１段階遅らせる。このフローチャートでは説明を省略しているが、制御部１０８は、ステップＳ７２～Ｓ７３およびステップＳ８０の動作により、再び測定物への光の照射、反射光の受光およびＢｉｎ位置の測定制御を行っている。
　ステップＳ８４では、制御部１０８は、再び測定したＢｉｎ数が基準を満たすか否かを判定する。ステップＳ８４で、制御部１０８により、Ｂｉｎ数が基準を満たすと判定した場合（ステップＳ８４のＹｅｓ）、再びステップＳ８３に戻り、制御部１０８は、駆動部１０２を制御し、タイミング調整回路６４を駆動させ、発光タイミング設定を１段階遅らせる。ステップＳ８４で、制御部１０８により、Ｂｉｎ数が基準を満たすと判断されなかった場合（ステップＳ８４のＮｏ）、ステップＳ８５では、制御部１０８は、発光タイミング設定を１段階戻す動作を行う。
　ステップＳ８６では、制御部１０８は、Ｎチャネルの発光素子２３の中で、まだ未測定のチャネルが存在するかを判定する。ステップＳ８６で、制御部１０８がまだ未測定のチャネルが存在すると判定した場合（ステップＳ８６のＹｅｓ）、ステップＳ８７では、制御部１０８は、未測定チャネルのうち、ピーク値Ｉpeakおよび発光タイミングを補正する別のチャネルを設定し、再びＳ７１に戻る。ステップＳ８６で、制御部１０８が未測定のチャネルが存在しないと判定した場合（ステップＳ８６のＮｏ）、測距装置１００は、ピーク値Ｉpeakおよび発光タイミングの補正を終了する。
　なお、このフローチャートでは、ＬＤＤ能力設定および発光タイミング設定を変更するフローについて説明したが、上述した方法によって、ＬＤＤ能力設定および発光タイミング設定のいずれか一方の設定または両方の設定に加えて、発光パルス幅設定フローを加えてもよい。
　本実施形態によれば、測距装置１００は、受光レベルの測定およびＢｉｎ数の測定に基づいて、ＬＤＤ能力設定および発光タイミング設定を変更することができ、発光素子２３の各チャネルについて、ピーク値Ｉpeakおよび発光タイミングを補正することができる。
　（第８実施形態）
　（１）第８実施形態の発光装置１ａ
　図２１は、第８実施形態の発光装置１ａの構造を示す回路図である。
　図２１に示す発光装置１ａは、図４に示す発光装置１ａと同じ構造を有している。ここでは、符号Ｐ１～Ｐ６で示す発光素子２３を駆動する方法について説明する。
　符号Ｐ１で示す発光素子２３は、第１アノード配線３１と、左上端のカソード配線４１とに電気的に接続されている。この発光素子２３だけを駆動させる場合には（個別駆動）、第１～第３選択回路３７～３９のうちの第１選択回路３７のみをオンにし、かつ、左上端のカソード配線４１用の駆動回路Ｅのみをオンにする。その結果、第１～第３キャパシタ３４～３６のうちの第１キャパシタ３４のみに電荷が蓄積され、かつ、左上端のカソード配線４１に電気的に接続された３つの発光素子２３のみが駆動対象となる。これにより、符号Ｐ１で示す発光素子２３のみに電流が流れ、この発光素子２３のみが発光する。
　符号Ｐ２～Ｐ４で示す発光素子２３は、第１アノード配線３１に電気的に接続されており、かつ、互いに異なるカソード配線４１に電気的に接続されている。これらの発光素子２３だけを駆動させる場合には（同時駆動）、第１～第３選択回路３７～３９のうちの第１選択回路３７のみをオンにし、かつ、これらのカソード配線４１用の駆動回路Ｅのみをオンにする。その結果、第１～第３キャパシタ３４～３６のうちの第１キャパシタ３４のみに電荷が蓄積され、かつ、これらのカソード配線４１に電気的に接続された９つの発光素子２３のみが駆動対象となる。これにより、符号Ｐ２～Ｐ４で示す発光素子２３のみに電流が流れ、これらの発光素子２３のみが発光する。
　符号Ｐ５、Ｐ６で示す発光素子２３は、第１および第２アノード配線３１、３２にそれぞれ電気的に接続されており、かつ、同じ１本のカソード配線４１に電気的に接続されている。これらの発光素子２３だけを駆動させる場合には（同時駆動）、第１～第３選択回路３７～３９のうちの第１および第２選択回路３７、３８のみをオンにし、かつ、このカソード配線４１用の駆動回路Ｅのみをオンにする。その結果、第１～第３キャパシタ３４～３６のうちの第１および第２キャパシタ３４、３５のみに電荷が蓄積され、かつ、このカソード配線４１に電気的に接続された３つの発光素子２３のみが駆動対象となる。これにより、符号Ｐ５、Ｐ６で示す発光素子２３のみに電流が流れ、これらの発光素子２３のみが発光する。
　なお、符号Ｐ１で示す発光素子２３に関する個別駆動は、他の８０個の発光素子２３にも適用可能である。これは、符号Ｐ２～Ｐ６で示す発光素子２３に関する同時駆動についても同様である。同時駆動の対象となる発光素子２３の個数は、何個でもよい。これら個別駆動や同時駆動の制御は、例えば図１に示す制御部９により行われる。
　また、上述した個別駆動や同時駆動は、第１～３実施形態またはこれらの変形例で説明した発光装置１ａについても適用可能である。例えば図１に示す制御部９によりこれらの制御が行われる。
　（２）第１変形例の発光装置１ａ
　図２２は、第８実施形態の第１変形例の発光装置１ａの構造を示す回路図である。
　本変形例の発光装置１ａは、図４に示す第１～第３アノード配線３１～３３の位置に第１～第３カソード配線３１’～３３’を備えており、複数のカソード配線４１の位置に複数のアノード配線４１’を備えており、複数のゲート配線４２は備えていない。また、第１～第３カソード配線３１’～３３’はそれぞれ、第１～第３アノード配線３１～３３と同様に、第１～第３横配線３１ａ’～３３ａ’および第１～第３縦配線３１ｂ’～３３ｂ’を含んでいる。第１～第３カソード配線３１’～３３’は、本開示の第１端子配線の例である。アノード配線４１’は、本開示の第２端子配線の例である。
　本変形例の各発光素子２３は、第１～第３カソード配線３１’～３３’のいずれかに電気的に接続されたカソードと、複数のアノード配線４１’のいずれかに電気的に接続されたアノードとを含んでいる。
　本変形例の発光装置１ａはさらに、図４に示す第１～第３キャパシタ３４～３６の位置に、それぞれ第１～第３トランジスタ６１～６３を備えている。第１～第３トランジスタ６１～６３は、例えばＮ型のＭＯＳトランジスタである。第１～第３トランジスタ６１～６３のゲートはそれぞれ、第１～第３ゲート配線１６４～１６６に電気的に接続されている。第１～第３トランジスタ６１～６３の各々は、第１～第３カソード配線３１’～３３’のいずれかに電気的に接続されたドレインと、接地配線に電気的に接続されたソースとを有している。第１～第３トランジスタ６１～６３の各々は、駆動回路Ｅを形成している。第１～第３トランジスタ６１～６３を含む駆動回路Ｅはそれぞれ、第１～第Ｍ駆動回路の例である。
　本変形例の発光装置１ａはさらに、図４に示す複数のトランジスタ２４の位置に、複数のキャパシタ１６７を備えている。これらのキャパシタ１６７の各々は、複数のアノード配線４１’のいずれかに電気的に接続された一方の電極と、接地配線に電気的に接続された他方の電極とを備えている。
　本変形例の発光装置１ａはさらに、第１～第３選択回路３７～３９の代わりに、複数の選択回路１６８を備えている。各選択回路１６８は、対応する１本のアノード配線４１’に電気的に接続されている。各選択回路１６８は、電源配線に電気的に接続されたソースを有するトランジスタ１６８ａと、接地配線に電気的に接続されたソースを有するトランジスタ１６８ｂとを含んでいる。トランジスタ１６８ａのドレインと、トランジスタ１６８ｂのドレインは、カソード配線４１に電気的に接続されている。各選択回路１６８は、アノード配線４１’を介して、対応する１個のキャパシタ１６７に電気的に接続されている。トランジスタ１６８ａは、例えばＰ型のＭＯＳトランジスタである。トランジスタ１６８ｂは、例えばＮ型のＭＯＳトランジスタである。トランジスタ１６８ａは、本開示の第１スイッチの例である。トランジスタ１６８ｂは、本開示の第２スイッチの例である。
　キャパシタ１６７、トランジスタ１６８ａ、およびトランジスタ１６８ｂの機能はそれぞれ、第１～第３キャパシタ３４～３６、トランジスタ３７ａ～３９ａ、およびトランジスタ３７ｂ～３９ｂの機能と同様である。トランジスタ１６８ａは、対応するキャパシタ１６７に電荷を蓄積することができる。トランジスタ１６８ｂは、対応するキャパシタ１６７から電荷を放電することができる。キャパシタ１６７は、アノード配線４１’を介して発光素子２３に電荷を供給することで、発光素子２３に電流を流すことができる。
　また、第１～第３トランジスタ６１～６３や、その駆動回路Ｅの機能は、トランジスタ２４や、その駆動回路Ｅの機能と同様である。第１～第３トランジスタ６１～６３はそれぞれ、第１～第３カソード配線３１’～３３’に電気的に接続された発光素子２３を駆動させることができる。
　また、発光パルス制御機構７０は、第１～第３ゲート配線１６４～１６６に電気的に接続される。上述の例と同様に、発光パルス制御機構７０の動作に基づいて、駆動回路Ｅに含まれる第１～第３トランジスタ６１～６３がオンされる。また、本変形例の発光装置１ａは、第１～３実施形態またはこれらの変形例で説明した、その他の発光パルス制御機構７０を含む発光装置１ａについても適用可能である。
　また、本変形例の発光装置１ａは、発光パルス制御機構７０を含まない第２実施形態の変形例に係る発光装置１の構造にも適用可能である。つまり、発光装置１ａは、発光パルス制御機構７０を備える代わりに、各ゲート配線を等長とする構造にしてもよい。また、本変形例の発光装置１ａは、発光パルス制御機構７０を含まない第３実施形態の第２変形例に係る発光装置１の構造にも適用可能である。つまり、発光装置１は、発光パルス制御機構７０の代わりに、電源配線（ＶＤＤ）と、キャパシタ１６７との間に接続され、各キャパシタ１６７への印加電圧を昇圧するチャージポンプ回路９０を備えていてもよい。
　本変形例の発光装置１ａによれば、第１実施形態の発光装置１ａと異なる構造により、第１実施形態の発光装置１ａと同様の制御を実現することが可能となる。
　（３）第２変形例の発光装置１ａ
　図２３は、第８実施形態の第２変形例の発光装置１ａの構造を示す回路図である。
　本変形例の発光装置１ａは、図４に示す第１～第３アノード配線３１～３３の位置に第１～第３カソード配線３１’～３３’を備え、複数のカソード配線４１の位置に複数のアノード配線４１’を備え、複数のゲート配線４２の位置に複数のゲート配線４２’を備えている。また、第１～第３カソード配線３１’～３３’はそれぞれ、第１～第３アノード配線３１～３３と同様に、第１～第３横配線３１ａ’～３３ａ’および第１～第３縦配線３１ｂ’～３３ｂ’を含んでいる。第１～第３カソード配線３１’～３３’は、本開示の第１端子配線の例である。アノード配線４１’は、本開示の第２端子配線の例である。
　本変形例の各発光素子２３は、第１～第３カソード配線３１’～３３’のいずれかに電気的に接続されたカソードと、複数のアノード配線４１’のいずれかに電気的に接続されたアノードとを含んでいる。本変形例の各トランジスタ２４は、複数のゲート配線４２’のいずれかに電気的に接続されたゲートと、複数のアノード配線４１’のいずれかに電気的に接続されたドレインと、電源配線に電気的に接続されたソースとを含んでいる。本変形例の各トランジスタ２４は、例えばＰ型のＭＯＳトランジスタである。本変形例の第１～第３キャパシタ３４～３６と第１～第３選択回路３７～３９はそれぞれ、第１～第３カソード配線３１’～３３’に電気的に接続されている。
　発光パルス制御機構７０は、各ゲート配線４２’に電気的に接続される。上述の例と同様に、発光パルス制御機構７０の動作に基づいて、駆動回路Ｅに含まれるトランジスタ２４がオンされる。また、本変形例の発光装置１ａは、第１～３実施形態またはこれらの変形例で説明した、その他の発光パルス制御機構７０を含む発光装置１ａについても適用可能である。
　また、本変形例の発光装置１ａは、発光パルス制御機構７０を含まない第２実施形態の変形例に係る発光装置１の構造にも適用可能である。つまり、発光装置１ａは、発光パルス制御機構７０を備える代わりに、各ゲート配線を等長とする構造にしてもよい。また、本変形例の発光装置１ａは、発光パルス制御機構７０を含まない第３実施形態の第２変形例に係る発光装置１の構造にも適用可能である。つまり、発光装置１は、発光パルス制御機構７０の代わりに、電源配線（ＶＤＤ）と、キャパシタ３４、３５または３６との間に接続され、各キャパシタ３４、３５または３６への印加電圧を昇圧するチャージポンプ回路９０を備えていてもよい。
　本変形例の発光装置１ａによれば、第１実施形態の発光装置１ａと異なる構造により、第１実施形態の発光装置１ａと同様の制御を実現することが可能となる。
　（４）第３変形例の発光装置１ａ
　図２４は、第８実施形態の第３変形例の発光装置１ａの構造を示す回路図である。
　本変形例の発光装置１ａは、図４に示す４組の第１～第３キャパシタ３４～３６の代わりに、６組の第１～第３キャパシタ３４～３６を備えている。本変形例の第１～第３キャパシタ３４～３６は、ＬＤチップ１１内（またはＬＤＤ基板１２内）に配置されているため、発光素子２３付近に配置されている。本変形例では、各第１キャパシタ３４は、いずれかの横配線３１ａに電気的に接続され、各第２キャパシタ３５は、いずれかの横配線３２ａに電気的に接続され、各第３キャパシタ３６は、いずれかの横配線３３ａに電気的に接続されている。
　発光パルス制御機構７０は、各ゲート配線４２に電気的に接続される。上述の例と同様に、発光パルス制御機構７０の動作に基づいて、駆動回路Ｅに含まれるトランジスタ２４がオンされる。また、本変形例の発光装置１ａは、第１～３実施形態またはこれらの変形例で説明した、その他の発光パルス制御機構７０を含む発光装置１ａについても適用可能である。
　また、本変形例の発光装置１ａは、発光パルス制御機構７０を含まない第２実施形態の変形例に係る発光装置１の構造にも適用可能である。つまり、発光装置１ａは、発光パルス制御機構７０を備える代わりに、各ゲート配線を等長とする構造にしてもよい。また、本変形例の発光装置１ａは、発光パルス制御機構７０を含まない第３実施形態の第２変形例に係る発光装置１の構造にも適用可能である。つまり、発光装置１は、発光パルス制御機構７０の代わりに、電源配線（ＶＤＤ）と、キャパシタ３４、３５または３６との間に接続され、各キャパシタ３４、３５または３６への印加電圧を昇圧するチャージポンプ回路９０を備えていてもよい。
　本変形例の発光装置１ａによれば、第１実施形態の発光装置１ａと異なる構造により、第１実施形態の発光装置１ａと同様の制御を実現することが可能となる。
　（５）第４変形例の発光装置１ａ
　図２５は、第８実施形態の第４変形例の発光装置１ａの構造を示す回路図である。
　本変形例の発光装置１ａは、第１～第３キャパシタ３４～３６を備えていない。本変形例の発光装置１ａは、各発光素子２３に供給するための電荷を、第１～第３キャパシタ３４～３６の代わりに、後述する寄生容量に蓄積する。
　図２６は、第８実施形態の第４変形例の発光装置１ａの構造を示す別の回路図である。
　図２６は、本変形例の発光装置１ａに含まれる１組の発光素子２３およびトランジスタ２４を示している。図２６はさらに、発光素子２３の寄生容量２３’と、トランジスタ２４の寄生容量２４’とを示している。本変形例の発光装置１ａは、各発光素子２３に供給するための電荷を、このような寄生容量２３’、２４’に蓄積する。これにより、各発光素子２３に電流を流し、各発光素子２３を発光させることが可能となる。寄生容量２３’、２４’への蓄積は、第１～第３選択回路３７～３９により制御される。
　発光パルス制御機構７０は、各ゲート配線４２に電気的に接続される。上述の例と同様に、発光パルス制御機構７０の動作に基づいて、駆動回路Ｅに含まれるトランジスタ２４がオンされる。また、本変形例の発光装置１ａは、第１～３実施形態またはこれらの変形例で説明した、その他の発光パルス制御機構７０を含む発光装置１ａについても適用可能である。
　また、本変形例の発光装置１ａは、発光パルス制御機構７０を含まない第２実施形態の変形例に係る発光装置１の構造にも適用可能である。つまり、発光装置１ａは、発光パルス制御機構７０を備える代わりに、各ゲート配線を等長とする構造にしてもよい。また、本変形例の発光装置１ａは、発光パルス制御機構７０を含まない第３実施形態の第２変形例に係る発光装置１の構造にも適用可能である。つまり、発光装置１は、発光パルス制御機構７０の代わりに、電源配線（ＶＤＤ）と、寄生容量２３’または２４’との間に接続され、各寄生容量２３’または２４’への印加電圧を昇圧するチャージポンプ回路９０を備えていてもよい。
　本変形例の発光装置１ａによれば、第１実施形態の発光装置１ａと異なる構造により、第１実施形態の発光装置１ａと同様の制御を実現することが可能となる。
　（６）第５変形例の発光装置１ａ
　図２７は、第８実施形態の第５変形例の発光装置１ａの構造の種々の例を示す回路図である。
　本変形例の発光装置１ａは、第１実施形態の発光装置１ａと同様に、図４に示す構造を有している。ただし、第１実施形態の各駆動回路Ｅが、図２７のＡに示す構造を有しているのに対し、本変形例の各駆動回路Ｅは、図２７のＢ～Ｄのいずれかに示す構造を有している。
　図２７のＢに示す駆動回路Ｅは、カソード配線４１に電気的に接続された３つのトランジスタ２４と、これらのトランジスタ２４に電気的に接続された３つのトランジスタ２５とを含んでいる。図２７のＢに示すトランジスタ２４、２５は、例えばＮ型のＭＯＳトランジスタである。これらのトランジスタ２４のゲートは、共通のゲート配線４２に電気的に接続されており、これらのトランジスタ２５のゲートは、共通のゲート配線４３に電気的に接続されている。トランジスタ２４、２５はそれぞれ、本開示の第１および第２トランジスタの例である。
　各トランジスタ２４は、光を発生させる発光素子２３を選択するために用いられる。各トランジスタ２５は、電流源として用いられる。例えば、ある発光素子２３から光を発生させる場合には、この発光素子２３用の駆動回路Ｅのゲート配線４２に所定の信号を印加し、かつ、この発光素子２３用の駆動回路Ｅのゲート配線４３に所定の信号（ＤＣバイアス電圧）を印加する。これにより、この駆動回路Ｅ内の各トランジスタ２４のソースとドレインとが導通し、かつ、この駆動回路Ｅ内の各トランジスタ２５のソースとドレインとが導通し、この発光素子２３に電流を流すことが可能となる。この際、各トランジスタ２５は、電流源として機能する。この例では、パルス制御機構７０は、ゲート配線４２およびゲート配線４３のうち、いずれか一方に接続されてもよく、また、ゲート配線４２およびゲート配線４３のそれぞれに接続されていてもよい。
　図２７のＣに示す駆動回路Ｅは、カソード配線４１に電気的に接続された３つのトランジスタ２４を含んでいる。図２７のＣに示すトランジスタ２４は、例えばＮＰＮ型のバイポーラトランジスタである。この場合、配線４２は「ゲート配線」ではなく「ベース配線」となる。図２７のＣに示す駆動回路Ｅの動作は、図２７のＡに示す駆動回路Ｅと同様である。この例では、パルス制御機構７０は、ベース配線である配線４２に電気的に接続される。
　図２７のＤに示す駆動回路Ｅは、カソード配線４１に電気的に接続された３つのトランジスタ２４と、これらのトランジスタ２４に電気的に接続された３つのトランジスタ２５とを含んでいる。図２７のＤに示すトランジスタ２４、２５は、例えばＮＰＮ型のバイポーラトランジスタである。この場合、配線４２、４３は「ゲート配線」ではなく「ベース配線」となる。図２７のＤに示す駆動回路Ｅの動作は、図２７のＢに示す駆動回路Ｅと同様である。この例では、パルス制御機構７０は、ベース配線である配線４２および配線４３のうち、いずれか一方に接続されてもよく、また、配線４２および配線４３のそれぞれに接続されていてもよい。
　本変形例の発光装置１ａによれば、第１実施形態の発光装置１ａと異なる構造により、第１実施形態の発光装置１ａと同様の制御を実現することが可能となる。
　（７）第６変形例の発光装置１ａ
　図２８は、第８実施形態の第６変形例の発光装置１ａの構造を示す回路図である。
　本変形例の発光装置１ａは、図４に示す構成要素に加えて、第１～第３電圧検出回路７１～７３を備えている。第１電圧検出回路７１は、第１アノード配線３１の第１横配線３１ａと、トランジスタ３７ａのゲートとに電気的に接続されている。第２電圧検出回路７２は、第２アノード配線３２の第２横配線３２ａと、トランジスタ３８ａのゲートとに電気的に接続されている。第３電圧検出回路７３は、第３アノード配線３３の第３横配線３３ａと、トランジスタ３９ａのゲートとに電気的に接続されている。
　第１電圧検出回路７１は、第１アノード配線３１の第１横配線３１ａから、第１アノード配線３１の電圧を検出する。この電圧は、４つの第１キャパシタ３４に蓄積されている電荷の量を示している。よって、第１電圧検出回路７１は、第１アノード配線３１から検出された電圧に基づいて、トランジスタ３７ａのゲート電圧を制御する。例えば、検出された電圧が所定の電圧より低い場合には、トランジスタ３７ａをオンにして、電荷の蓄積を開始する。一方、検出された電圧が所定の電圧より高い場合には、トランジスタ３７ａをオフにして、電荷の蓄積を終了する。本変形例によれば、この所定の電圧の値を変化させることで、発光装置１ａの出力パワーを変化させることが可能となる。この所定の電圧の値は、例えば図１に示す制御部９により調整される。
　同様に、第２電圧検出回路７２は、第２アノード配線３２の電圧を検出し、検出された電圧に基づいてトランジスタ３８ａのゲート電圧を制御する。第３電圧検出回路７３は、第３アノード配線３３の電圧を検出し、検出された電圧に基づいてトランジスタ３９ａのゲート電圧を制御する。
　発光パルス制御機構７０は、各ゲート配線４２に電気的に接続される。上述の例と同様に、発光パルス制御機構７０の動作に基づいて、駆動回路Ｅに含まれるトランジスタ２４がオンされる。また、本変形例の発光装置１ａは、第１～３実施形態またはこれらの変形例で説明した、その他の発光パルス制御機構７０を含む発光装置１ａについても適用可能である。
　また、本変形例の発光装置１ａは、発光パルス制御機構７０を含まない第２実施形態の変形例に係る発光装置１の構造にも適用可能である。つまり、発光装置１ａは、発光パルス制御機構７０を備える代わりに、各ゲート配線を等長とする構造にしてもよい。また、本変形例の発光装置１ａは、発光パルス制御機構７０を含まない第３実施形態の第２変形例に係る発光装置１の構造にも適用可能である。つまり、発光装置１は、発光パルス制御機構７０の代わりに、電源配線（ＶＤＤ）と、キャパシタ３４、３５または３６との間に接続され、各キャパシタ３４、３５または３６への印加電圧を昇圧するチャージポンプ回路９０を備えていてもよい。
　図２９は、第８実施形態の第６変形例の発光装置１ａの動作を示すタイミングチャートである。
　曲線Ａ１、Ａ２は、アノード側のＰＭＯＳ、即ち、トランジスタ３７ａ～３９ａのゲート電圧を示している。曲線Ｂは、アノード側のＮＭＯＳ、即ち、トランジスタ３７ｂ～３９ｂのゲート電圧を示している。曲線Ｃは、カソード側のＮＭＯＳ、即ち、トランジスタ２４のゲート電圧を示している。曲線Ｄ１、Ｄ２は、第１～第３アノード配線３１～３２の電圧（アノード電圧）を示している。曲線Ｅ１、Ｅ２は、ＬＤＤ基板１２から各発光素子２３への出力電流（ＬＤＤ出力電流）を示している。
　曲線Ａ１は、トランジスタ３７ａ～３９ａのゲート電圧のパルス幅が短い場合を示している。この場合、低いアノード電圧でトランジスタ３７ａ～３９ａがオフになり（曲線Ｄ１）、低パワー発光が得られる（曲線Ｅ１）。
　曲線Ａ２は、トランジスタ３７ａ～３９ａのゲート電圧のパルス幅が長い場合を示している。この場合、高いアノード電圧でトランジスタ３７ａ～３９ａがオフになり（曲線Ｄ２）、高パワー発光が得られる（曲線Ｅ２）。
　このように、本変形例によれば、発光装置１ａの出力パワーを自在に変化させることが可能となる。
　（第９実施形態）
　図３０は、第９実施形態の発光装置１ａの構造を示す回路図である。
　本実施形態の発光装置１ａは、図４に示す構成要素に加え、第４アノード配線８１と、複数の第４キャパシタ８２と、第４選択回路８３とを備えている。第４アノード配線８１は、複数の第４横配線８１ａと、複数の第４縦配線８１ｂとを含んでいる。第４選択回路８３は、トランジスタ８３ａ、８３ｂを含んでいる。第１～第４選択回路３７、３８、３９、８３は、本開示の第１～第Ｍ選択回路の例である。図３０は、Ｍが４である例を示している。
　図３０は、第１～第４アノード配線３１、３２、３３、８１を互いに区別するため、第１アノード配線３１を太い実線で示し、第２アノード配線３２を太い破線で示し、第３アノード配線３３を細い実線で示し、第４アノード配線８１を細い破線で示している。
　本実施形態の発光装置１ａは、２次元アレイ状に配置された８×８個の発光素子２３を備えている。そのため、本実施形態の第１～第４アノード配線３１、３２、３３、８１は、４組の第１～第４横配線３１ａ、３２ａ、３３ａ、８１ａおよび第１～第４縦配線３１ｂ、３２ｂ、３３ｂ、８１ｂを含んでいる。これらは、本開示のＰ組の第１～第Ｍ横配線および第１～第Ｎ縦配線の例である。図３０は、Ｐが４である例を示している。図３０に示す発光素子２３の個数は、Ｍ（Ｐ－２）×Ｎ（Ｐ－２）個となっている。本実施形態の発光装置１ａはさらに、これらの発光素子２３に電気的に接続された８×８個のトランジスタ２４を備えている。
　本実施形態の第１～第４キャパシタ３４、３５、３６、８２は、４組の第１～第４キャパシタ３４、３５、３６、８２を含んでいる。各組の第１～第４キャパシタ３４、３５、３６、８２は、正方形の発光素子アレイの１辺付近に順に配置されている。よって、本実施形態の第１～第４キャパシタ３４、３５、３６、８２も、この正方形に対し対称に配置されている。第１～第４キャパシタ３４、３５、３６、８２は、本開示のＫ組の第１～第Ｍキャパシタの例である。図３０は、Ｋが４である例を示している。
　本実施形態の第４アノード配線８１、第４キャパシタ８２、および第４選択回路８３の構造や機能はそれぞれ、第１～第３アノード配線３１～３３、第１～第３キャパシタ３４～３６、および第１～第３選択回路３７～３９と同様である。また、本実施形態のカソード配線４１やゲート配線４２の構造や機能もそれぞれ、第１実施形態のカソード配線４１やゲート配線４２と同様である。ただし、本実施形態のＭの値は、３ではなく４であるため、各カソード配線４１は、４つの発光素子２３と電気的に接続されており、各ゲート配線４２は、４つのトランジスタ２４と電気的に接続されている。
　Ｍの値は、発光装置１ａの用法に応じて適切の値に設定することが望ましい。例えば、Ｍの値を小さくすることには、各発光素子２３用の配線のインダクタンスを小さくできるという利点や、キャパシタや選択回路の個数を低減できるという利点がある。一方、Ｍの値を大きくすることには、カソード配線４１やゲート配線４２の本数を低減できるという利点や、トランジスタ２４につながるカソード配線４１の共通数を大きくでき、トランジスタ２４の駆動能力を増加できるという利点がある。
　発光パルス制御機構７０は、各ゲート配線４２に電気的に接続される。上述の例と同様に、発光パルス制御機構７０の動作に基づいて、駆動回路Ｅに含まれるトランジスタ２４がオンされる。また、本変形例の発光装置１ａは、第１～３実施形態またはこれらの変形例で説明した、その他の発光パルス制御機構７０を含む発光装置１ａについても適用可能である。
　また、本変形例の発光装置１ａは、発光パルス制御機構７０を含まない第２実施形態の変形例に係る発光装置１の構造にも適用可能である。つまり、発光装置１ａは、発光パルス制御機構７０を備える代わりに、各ゲート配線を等長とする構造にしてもよい。また、本変形例の発光装置１ａは、発光パルス制御機構７０を含まない第３実施形態の第２変形例に係る発光装置１の構造にも適用可能である。つまり、発光装置１は、発光パルス制御機構７０の代わりに、電源配線（ＶＤＤ）と、キャパシタ３４、３５または３６との間に接続され、各キャパシタ３４、３５または３６への印加電圧を昇圧するチャージポンプ回路９０を備えていてもよい。
　＜＜１．車両制御システムの構成例＞＞
　図３１は、本技術が適用される移動装置制御システムの非限定的な一例である車両制御システム１１１の構成例を示すブロック図である。
　車両制御システム１１１は、車両１０に設けられ、車両１０の運転自動化に関わる処理を行う。この運転自動化には、レベル１乃至レベル５の運転自動化、並びに、遠隔運転者による車両１０の遠隔運転および／又は遠隔支援が含まれる。運転自動化のレベルは、the Society of Automotive Engineers（ＳＡＥ）J3016TM APL2021 Levels of Driving Automationを参照してもよく、ＳＡＥレベル０は運転自動化の最低レベルを意味し、ＳＡＥレベル５は運転自動化の最高レベルを意味する。 例えば、ＳＡＥレベル１の運転自動化は、運転者にステアリング又はブレーキ／加速サポートを提供するドライバ支援機能から構成されてもよく、ＳＡＥレベル５の運転自動化は、あらゆる条件下で車両を運転することができる自動運転機能から構成されてもよい。
　車両制御システム１１１は、車両制御ＥＣＵ（Electronic Control Unit）１２１、通信部１２２、地図情報蓄積部１２３、位置情報取得部１２４、外部認識センサ１２５、車内センサ１２６、車両センサ１２７、記憶部１２８、運転自動化制御部１２９、ＤＭＳ（Driver Monitoring System）１３０、ＨＭＩ（Human Machine Interface）１３１、および、車両制御部１３２を備える。
　車両制御ＥＣＵ１２１、通信部１２２、地図情報蓄積部１２３、位置情報取得部１２４、外部認識センサ１２５、車内センサ１２６、車両センサ１２７、記憶部１２８、運転自動化制御部１２９、ＤＭＳ１３０、ＨＭＩ１３１、および、車両制御部１３２のうちの２つ以上（又は、場合によっては、全て）は、通信ネットワーク１４１を介して相互に通信可能に接続されている。通信ネットワーク１４１は、例えば、ＣＡＮ（Controller Area Network）、ＬＩＮ（Local Interconnect Network）、ＬＡＮ（Local Area Network）、ＦｌｅｘＲａｙ（登録商標）、イーサネット（登録商標）といったディジタル双方向通信の規格に準拠した車載通信ネットワークやバス等により構成される。一部の実施形態において、通信ネットワーク１４１は２タイプ以上の通信ネットワークを有してもよく、異なるタイプの通信ネットワークが、伝送されるデータの種類によって使い分けられてもよい。例えば、車両制御に関するデータに対してＣＡＮが適用され、大容量データに対してイーサネットが適用されるようにしてもよい。一部の実施形態において、車両制御システム１１１の２以上（又は、場合によっては、全て）のユニットは、通信ネットワーク１４１を介さずに、無線通信（例えば、比較的近距離での通信）を用いて直接的に接続されてもよい。一部の実施形態において、無線通信が近距離無線通信技術を用いてもよい。近距離無線通信技術の非限定的な例としては、近距離無線通信（ＮＦＣ（Near Field Communication））やＢｌｕｅｔｏｏｔｈ（登録商標）がある。一部の実施形態において、車両制御システム１１１の２以上（又は、場合によっては、全て）のユニットは、通信ネットワーク１４１および無線通信技術（例えば、近距離無線通信技術）を用いて接続されてもよい。
　以下、車両制御システム１１１の２以上のユニットが、通信ネットワーク１４１を介して通信を行う実施形態において、通信ネットワーク１４１の記載を省略するものとする。例えば、車両制御ＥＣＵ１２１と通信部１２２が通信ネットワーク１４１を介して通信を行う実施形態において、単に車両制御ＥＣＵ１２１と通信部１２２とが通信を行うと記載する。
　車両制御ＥＣＵ１２１は、例えば、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）といった各種のプロセッサにより構成される。車両制御ＥＣＵ１２１は、車両制御システム１１１全体又は一部の機能の制御を行う。
　通信部１２２は、車両１０の内部にある様々な機器（以下、車内機器と称する）、車両１０の外部にある様々な機器（以下、車外機器と称する）、他の車両、基地局等と通信を行い、各種のデータの送受信を行う。一部の実施形態において、通信部１２２は、複数の通信技術を用いて通信を行ってもよい。
　通信部１２２と車外機器との通信の非限定的な例について、概略的に説明する。一部の実施形態において、通信部１２２は、無線通信技術により、基地局又はアクセスポイントを介して、外部ネットワーク上に存在するサーバ（以下、外部のサーバと呼ぶ）等と通信を行ってもよい。非限定的な無線通信技術の例としては、５Ｇ（第５世代移動通信システム）、ＬＴＥ（Long Term Evolution）、ＤＳＲＣ（Dedicated Short Range Communications）等がある。通信部１２２が通信可能な外部ネットワークは、例えば、インターネット、クラウドネットワーク、又は、事業者固有のネットワーク等である。外部ネットワークと通信する通信部１２２によって用いられる通信技術は、所定以上の通信速度、且つ、所定以上の距離間でディジタル双方向通信が可能な無線通信技術であれば、特に限定されない。
　一部の実施形態において、通信部１２２は、Ｐ２Ｐ（Peer To Peer）技術を用いて、自車の近傍に存在する端末と通信を行ってもよい。自車の近傍に存在する端末は、例えば、歩行者や自転車等の比較的低速で移動する移動体が装着する端末、店舗等に位置が固定されて設置される端末、および／又は、ＭＴＣ（Machine Type Communication）端末である。一部の実施形態において、通信部１２２は、Ｖ２Ｘ（Vehicle to Everything）通信を行ってもよい。Ｖ２Ｘ通信とは、一般的に自車と他のエンティティとの通信を指す。Ｖ２Ｘ通信の非限定的な例としては、他の車両との間の車間（Vehicle to Vehicle）通信、路側器等との間の路車間（Vehicle to Infrastructure）通信、家との間（Vehicle to Home）の通信、および、歩行者によって所持又は装着される端末等との間の歩車間（Vehicle to Pedestrian）通信等がある。
　一部の実施形態において、通信部１２２は、車両制御システム１１１の動作を制御するソフトウエアを更新するためのプログラムを車両１０の外部から受信してもよい（例えば、Over The Air)。一部の実施形態において、通信部１２２は、地図情報、交通情報、車両１０の周囲の情報等を車両１０の外部から受信してもよい。一部の実施形態において、通信部１２２は、車両１０に関する情報や、車両１０の周囲の情報等を車外機器又は外部ネットワークに送信してもよい。通信部１２２が車外機器又は外部ネットワークに送信する車両１０に関する情報の非限定的な例としては、車両１０の状態を示すデータ、認識部１７３による認識結果等がある。一部の実施形態において、通信部１２２は、車両緊急通報システムと通信を行ってもよい。車両緊急通報システムの非限定的な例としては、ｅコール等がある。
　一部の実施形態において、通信部１２２は、道路交通情報通信システムにより送信される電磁波を受信してもよい。一部の実施形態において、当該電磁波は、電波ビーコン、光ビーコン、ＦＭ多重放送等を用いて送信されてもよい。
　通信部１２２が実行可能な車内機器との通信の非限定的な例について、概略的に説明する。一部の実施形態において、通信部１２２は、無線通信を用いて車内機器と通信を行ってもよい。例えば、一部の実施形態において、通信部１２２は、無線通信により所定以上の通信速度でディジタル双方向通信が可能な無線通信技術により、車内機器と無線通信を行ってもよい。無線通信技術の非限定的な例としては、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ、ＮＦＣ、ＷＵＳＢ（Wireless USB）がある。これに限らず、通信部１２２は、（無線通信に加えて、又は代替として）有線通信を用いて車内機器と通信を行ってもよい。例えば、一部の実施形態において、通信部１２２は、図示しない接続端子に接続されるケーブルを介した有線通信により、車内機器と通信を行ってもよい。一部の実施形態において、通信部１２２は、所定以上の通信速度でディジタル双方向通信が可能な有線通信技術により、車内の機器と通信を行ってもよい。有線通信技術の非限定的な例としては、ＵＳＢ（Universal Serial Bus）、ＨＤＭＩ（High-Definition Multimedia Interface）（登録商標）、ＭＨＬ（Mobile High-definition Link）がある。
　ここで、車内機器とは、例えば、車両１０の内部において通信ネットワーク１４１に接続されていない機器を指す。車内機器は、車両制御システム１１１を構成する機器と構成しない機器に分かれる。車両制御システム１１１を構成しない車内機器の非限定的な例としては、車両１０の利用者（例えば、運転者、同乗者）が所持するモバイル機器やウェアラブル機器、車両１０の内部に一時的に設置される情報機器等がある。これらの機器は、例えば、車両１０の外部に移動して、車外機器となり得る。
　地図情報蓄積部１２３は、車外機器又は外部ネットワークから取得した地図および／又は車両１０で作成した地図を蓄積する。例えば、地図情報蓄積部１２３は、３次元の高精度地図、高精度地図より精度が低く、広いエリアをカバーするグローバルマップ等を蓄積してもよい。
　高精度地図は、例えば、ダイナミックマップ、ポイントクラウドマップ、ベクターマップ等である。ダイナミックマップは、例えば、動的情報、準動的情報、準静的情報、静的情報の４層からなる地図であってもよく、外部のサーバ等から車両１０に提供されてもよい。ポイントクラウドマップは、ポイントクラウド（点群データ）により構成される地図であってもよい。ベクターマップは、例えば、車線や信号機の位置といった交通情報等をポイントクラウドマップに対応付け、運転自動化に適合させた地図であってもよい。
　ポイントクラウドマップおよびベクターマップは、例えば、外部のサーバ等から提供されてもよいし、カメラ１５１、レーダ１５２、ＬｉＤＡＲ１５３等によるセンシング結果に基づいて、後述するローカルマップとのマッチングを行うための地図として車両１０で作成され、地図情報蓄積部１２３に蓄積されてもよい。また、外部のサーバ等から高精度地図が提供される場合、通信容量を削減するため、車両１０が走行する計画経路に関する、例えば数百メートル四方の地図データが外部のサーバ等から取得されてもよい。
　位置情報取得部１２４は、車両１０の位置情報を取得する。取得した位置情報は、運転自動化制御部１２９に供給されてもよい。一部の実施形態において、位置情報取得部１２４は、ＧＮＳＳ（Global Navigation Satellite System）衛星からＧＮＳＳ信号を受信してもよい。一部の実施形態において、位置情報取得部１２４は、ビーコン等から信号を受信してもよい。
　外部認識センサ１２５は、車両１０の外部の状況の認識に用いられる各種のセンサを備え、１つ以上（又は、一部のケースでは全て）のセンサからのセンサデータを車両制御システム１１１の１つ以上（又は、一部のケースでは全て）のユニットに供給する。外部認識センサ１２５が備えるセンサの種類や数は任意である。
　一部の実施形態において、外部認識センサ１２５は、カメラ１５１、レーダ１５２、ＬｉＤＡＲ（Light Detection and Ranging、Laser Imaging Detection and Ranging）１５３、および、超音波センサ１５４を備えてもよい。これに限らず、外部認識センサ１２５は、カメラ１５１、レーダ１５２、ＬｉＤＡＲ１５３、および、超音波センサ１５４のうち１種類以上のセンサを備える構成でもよい。カメラ１５１、レーダ１５２、ＬｉＤＡＲ１５３、および、超音波センサ１５４の数は、現実的に車両１０に設置可能な数であれば特に限定されない。また、外部認識センサ１２５が備えるセンサの種類は、この例に限定されず、外部認識センサ１２５は、他の種類のセンサを備えてもよい。外部認識センサ１２５が備える各センサのセンシング領域の例は、後述する。
　カメラ１５１は、任意の適した撮影方式を用いることができる。一部の実施形態において、カメラ１５１は、測距が可能な撮影方式を用いてもよい。測距が可能な撮影方式を用いるカメラの非限定的な例としては、ＴｏＦ（Time Of Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラがある。これに限らず、カメラ１５１は、測距に関わらずに、単に撮影画像を取得するためのものであってもよい。
　一部の実施形態において、外部認識センサ１２５は、車両１０周辺の環境の特徴を検出するための環境センサを備えてもよい。検出され得る環境の特徴の非限定的な例としては、天候、気象、明るさ等がある。一部の実施形態において、環境センサは、雨滴センサ、霧センサ、日照センサ、雪センサ、照度センサ等の各種センサを備えてもよい。
　一部の実施形態において、外部認識センサ１２５は、車両１０の周囲の音や音源の位置の検出等に用いられるマイクロフォンを備えてもよい。
　車内センサ１２６は、車両１０の内部の情報を検出するための各種のセンサを備え、１つ以上（又は、一部のケースでは全て）のセンサからのセンサデータを車両制御システム１１１の１つ以上（又は、一部のケースでは全て）のユニットに供給する。車内センサ１２６が備える各種センサの種類や数は、現実的に車両１０に設置可能な種類や数であれば特に限定されない。
　一部の実施形態において、車内センサ１２６は、カメラ、レーダ、着座センサ、マイクロフォン、生体センサのうち１つ以上のセンサを備えてもよい。一部の実施形態において、車内センサ１２６が備えるカメラは、測距可能な撮影方式を用いてもよい。測距可能な撮影方式を用いたカメラの非限定的な例としては、ＴｏＦカメラ、ステレオカメラ、単眼カメラ、赤外線カメラがある。これに限らず、車内センサ１２６が備えるカメラは、測距に関わらずに、単に撮影画像を取得するためのものであってもよい。車内センサ１２６が備える生体センサは、例えば、シートやステアリングホイール等に設けられてもよく、利用者の各種の生体情報を検出してもよい。
　車両センサ１２７は、車両１０の状態を検出するための各種のセンサを備え、１つ以上（又は、一部のケースでは全て）のセンサからのセンサデータを車両制御システム１１１の１つ以上（又は、一部のケースでは全て）のユニットに供給する。車両センサ１２７が備える各種センサの種類や数は、現実的に車両１０に設置可能な種類や数であれば特に限定されない。
　一部の実施形態において、車両センサ１２７は、速度センサ、加速度センサ、角速度センサ（ジャイロセンサ）、および／又は、それらを統合した慣性計測装置（ＩＭＵ（Inertial Measurement Unit））を備えてもよい。一部の実施形態において、車両センサ１２７は、ステアリングホイールの操舵角を検出する操舵角センサ、ヨーレートセンサ、アクセルペダルの操作量（例えば、ペダルフォース、ペダルストローク）を検出するアクセルセンサ、および／又は、ブレーキペダルの操作量（例えば、ペダルフォース、ペダルストローク）を検出するブレーキセンサを備えてもよい。一部の実施形態において、車両センサ１２７は、エンジンやモータの回転数を検出する回転センサ、タイヤの空気圧を検出する空気圧センサ、タイヤのスリップ率を検出するスリップ率センサ、および／又は、車輪の回転速度を検出する車輪速センサを備えてもよい。一部の実施形態において、車両センサ１２７は、バッテリの残量や温度を検出するバッテリセンサ、および／又は、外部からの衝撃を検出可能な衝撃センサを備えてもよい。
　記憶部１２８は、不揮発性の記憶媒体および揮発性の記憶媒体のうち少なくとも一方を含み、データやプログラムを記憶する。記憶媒体の非限定的な例としては、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）、ＲＡＭ（Random Access Memory）および／又はＨＤＤ（Hard Disc Drive）といった磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス、および、光磁気記憶デバイスがある。記憶部１２８は、車両制御システム１１１の１つ以上（又は、一部のケースでは全て）のユニットが用いる各種プログラムやデータを記憶する。一部の実施形態において、記憶部１２８は、ＥＤＲ（Event Data Recorder）やＤＳＳＡＤ（Data Storage System for Automated Driving）を備え、事故等のイベントの前後の車両１０の情報や車内センサ１２６によって取得された情報を記憶してもよい。
　運転自動化制御部１２９は、車両１０の運転自動化機能の制御を行う。一部の実施形態において、運転自動化制御部１２９は、分析部１６１、行動計画部１６２、および、動作制御部１６３を備えてもよい。
　分析部１６１は、車両１０および／又は周囲の状況の分析処理を行う。分析部１６１は、自己位置推定部１７１、センサフュージョン部１７２、および、認識部１７３を備える。
　一部の実施形態において、自己位置推定部１７１は、外部認識センサ１２５からのセンサデータ、および、地図情報蓄積部１２３に蓄積されている高精度地図に基づいて、車両１０の自己位置を推定してもよい。例えば、自己位置推定部１７１は、外部認識センサ１２５からのセンサデータに基づいてローカルマップを生成し、ローカルマップと高精度地図とのマッチングを行うことにより、車両１０の自己位置を推定してもよい。車両１０の位置は、例えば、後輪対車軸の中心が基準とされてもよい。
　一部の実施形態において、ローカルマップは、ＳＬＡＭ（Simultaneous Localization and Mapping）等の技術を用いて作成される３次元の高精度地図、占有格子地図（Occupancy Grid Map）等であってもよい。３次元の高精度地図は、例えば、上述したポイントクラウドマップ等であってもよい。占有格子地図は、車両１０の周囲の３次元又は２次元の空間を所定の大きさのグリッド（格子）に分割し、グリッド単位で物体の占有状態を示す地図であってもよい。物体の占有状態は、例えば、物体の有無や存在確率により示されてもよい。一部の実施形態において、ローカルマップは、例えば、認識部１７３による車両１０の外部の状況の検出処理および／又は認識処理にも用いられてもよい。
　一部の実施形態において、自己位置推定部１７１は、位置情報取得部１２４により取得される位置情報、および／又は、車両センサ１２７からのセンサデータに基づいて、車両１０の自己位置を推定してもよい。
　センサフュージョン部１７２は、複数の異なる種類のセンサデータ（例えば、カメラ１５１から供給される画像データ、および、レーダ１５２から供給されるセンサデータ）を組み合わせて、情報を得るセンサフュージョン処理を行う。異なる種類のセンサデータを組合せる方法としては、これらに限定されないが、複合、統合、融合、連合等がある。
　認識部１７３は、車両１０の外部の状況の検出を行う検出処理、および／又は、車両１０の外部の状況の認識を行う認識処理を実行する。
　例えば、認識部１７３は、外部認識センサ１２５からの情報、自己位置推定部１７１からの情報、センサフュージョン部１７２からの情報等に基づいて、車両１０の外部の状況の検出処理および／又は認識処理を行ってもよい。
　具体的には、例えば、認識部１７３は、車両１０の周囲の物体の検出処理および／又は認識処理等を行ってもよい。物体の検出処理としては、例えば、物体の有無、大きさ、形、位置、動き等を検出する処理であってもよい。物体の認識処理としては、例えば、物体の種類等の属性を認識したり、特定の物体を識別したりする処理であってもよい。検出処理と認識処理とは、必ずしも明確に分かれるものではなく、少なくとも一部が重複する場合があってもよい。
　一部の実施形態において、認識部１７３は、レーダ１５２および／又はＬｉＤＡＲ１５３等からのセンサデータに基づくポイントクラウドを点群の塊毎に分類するクラスタリングを行うことにより、車両１０の周囲の物体を検出してもよい。これにより、車両１０の周囲の物体の有無、大きさ、形状、位置が検出され得る。
　一部の実施形態において、認識部１７３は、クラスタリングにより分類された点群の塊の動きを追従することにより、車両１０の周囲の物体の動きを検出してもよい。これにより、車両１０の周囲の物体の速度および／又は進行方向（移動ベクトル）が検出され得る。
　一部の実施形態において、認識部１７３は、カメラ１５１から供給される画像データに基づいて、車両（自転車を含む）、人、障害物、構造物、道路、信号機、交通標識、道路標示等を検出および／又は認識してもよい。一部の実施形態において、認識部１７３は、セマンティックセグメンテーション等の認識処理を行うことにより、車両１０の周囲の物体の種類を認識してもよい。
　一部の実施形態において、認識部１７３は、地図情報蓄積部１２３に蓄積されている地図、自己位置推定部１７１による自己位置の推定結果、および／又は、認識部１７３による車両１０の周囲の物体の認識結果に基づいて、車両１０の周囲の交通ルールの認識処理を行ってもよい。認識部１７３は、この処理により、信号機の位置および／又は状態、交通標識および／又は道路標示の内容、交通規制の内容、および／又は、走行可能な車線等を認識してもよい。
　一部の実施形態において、認識部１７３は、車両１０の周囲の環境の認識処理を行ってもよい。一部の実施形態において、認識部１７３は、天候の特徴（気温、湿度、明るさ）、および／又は、路面の状態等を認識してもよい。
　行動計画部１６２は、車両１０の行動計画を作成する。例えば、行動計画部１６２は、経路計画、経路追従を行うことにより、行動計画を作成してもよい。
　一部の実施形態において、経路計画は、広域的パスプランニング（Global path planning）および局所的パスプランニング（Local path planning）を含んでもよい。広域的パスプランニングは、スタートからゴールまでの大まかな経路を計画する処理を含んでもよい。局所的パスプランニングは、軌道計画とも言われ、車両１０の運動特性や任意の障害物の存在等を考慮して、計画した経路に沿って車両１０の近傍で安全かつ滑らかに進行することが可能な軌道生成を含んでもよい。
　一部の実施形態において、経路追従とは、経路計画により計画された経路を計画された時間内で安全かつ正確に走行するための動作を計画するものであってもよい。行動計画部１６２は、例えば、この経路追従の処理の結果に基づき、車両１０の目標速度および／又は目標角速度を計算してもよい。
　動作制御部１６３は、行動計画部１６２により作成された行動計画を実現するために、車両１０の動作を制御する。
　例えば、一部の実施形態において、動作制御部１６３は、後述する車両制御部１３２に含まれる、ステアリング制御部１８１、ブレーキ制御部１８２、および／又は、駆動制御部１８３を制御して、軌道計画により計算された軌道を車両１０が進行するように、横方向車両運動制御および／又は縦方向車両運動制御を行ってもよい。例えば、動作制御部１６３は、１つ以上の運転者支援機能および／又は運転自動化を目的とした制御（例えば、横方向車両運動制御、縦方向車両運動制御）を行ってもよい。運転者支援機能の非限定的な例としては、衝突回避又は衝撃緩和、車間距離制御（例えば、車両１０の前方を走行する車両から特定の距離を維持する制御）、車速制御（例えば、特定の速度を維持する制御）、車両衝突警告、レーン逸脱警告がある。運転自動化の非限定的な例としては、運転者又は遠隔運転者の操作によらない走行がある。
　一部の実施形態において、ＤＭＳ１３０は、車内センサ１２６からのセンサデータ、および／又は、後述するＨＭＩ１３１に入力される入力データ等に基づいて、運転者の認証処理、および／又は、運転者の状態の認識処理等を行ってもよい。認識対象となり得る運転者の状態の非限定的な例としては、体調、覚醒度、集中度、疲労度、視線方向、酩酊度、運転操作、姿勢等がある。
　一部の実施形態において、ＤＭＳ１３０は、運転者以外の利用者（例えば、同乗者）の認証処理、および／又は、当該利用者の状態の認識処理を行ってもよい。一部の実施形態において、ＤＭＳ１３０は、車内センサ１２６からのセンサデータに基づいて、車両１０の内部状況の認識処理を行ってもよい。認識対象となり得る車両１０の内部状況の特徴の非限定的な例としては、気温、湿度、明るさ、臭い等がある。
　ＨＭＩ１３１は、各種のデータや指示等を入力として受け取り、各種のデータを利用者へ提示する。
　ＨＭＩ１３１へのデータの入力について、概略的に説明する。ＨＭＩ１３１は、人がデータや指示等を入力するための入力デバイスを備える。ＨＭＩ１３１は、入力デバイスにより入力されたデータや指示等に基づいて入力信号を生成し、車両制御システム１１１の１つ以上（又は、一部のケースでは全て）のユニットに供給する。一部の実施形態において、ＨＭＩ１３１は、入力デバイスとして、タッチパネル、ボタン、スイッチ、および／又は、レバーを備えてもよい。これに限らず、ＨＭＩ１３１は、音声やジェスチャ等により手動操作以外の方法で情報を入力可能な入力デバイスを備えてもよい。一部の実施形態において、ＨＭＩ１３１は、入力デバイスとして、赤外線および／又は電波を利用したリモートコントロール装置や、車両制御システム１１１の操作に対応した外部接続機器を備えてもよい。外部接続機器の非限定的な例としては、モバイル機器（例えば、スマートフォン）やウェアラブル機器（例えば、スマートウォッチ）がある。
　ＨＭＩ３１によるデータの提示について、概略的に説明する。ＨＭＩ３１は、利用者および／又は車両１０の外部の人に対する視覚情報、聴覚情報、および／又は、触覚情報の生成を行う。また、ＨＭＩ３１は、生成された各情報の出力、出力内容、出力タイミングおよび／又は出力方法等を制御する出力制御を行ってもよい。ＨＭＩ３１によって生成され出力され得る視覚情報の非限定的な例としては、操作画面、車両１０の状態表示、警告表示、車両１０の周囲の状況を示すモニタ画像等の画像や光により示される情報がある。ＨＭＩ３１によって生成され出力され得る聴覚情報の非限定的な例としては、音声ガイダンス、警告音、警告メッセージ等がある。ＨＭＩ３１によって生成され出力され得る触覚情報の非限定的な例としては、力、振動、動き等により利用者の触覚に与えられる情報がある。
　一部の実施形態において、ＨＭＩ１３１は、視覚情報を出力可能な出力デバイスとして、自身が画像を表示することで視覚情報を提示する表示装置や、画像を投影することで視覚情報を提示するプロジェクタ装置を備えてもよい。一部の実施形態として、表示装置は、通常の表示装置に加えて、又は代替として、ヘッドアップディスプレイ、透過型ディスプレイ、ＡＲ（Augmented Reality）機能を備えるウエアラブルデバイスといった、利用者の視界内に視覚情報を表示する装置であってもよい。一部の実施形態において、ＨＭＩ１３１は、視覚情報を出力可能な出力デバイスとして、車両１０に設けられるナビゲーション装置、インストルメントパネル、ＣＭＳ（Camera Monitoring System）、電子ミラー、ランプ等が有する表示デバイスを備えてもよい。
　一部の実施形態において、ＨＭＩ１３１は、聴覚情報を出力可能な出力デバイスとして、オーディオスピーカ、ヘッドホン、イヤホンを備えてもよい。
　一部の実施形態において、ＨＭＩ１３１は、触覚情報を出力可能な出力デバイスとして、ハプティクス技術を用いたハプティクス素子を備えてもよい。ハプティクス素子は、例えば、ステアリングホイール、シートといった、利用者が接触する車両１０の部分に設けられてもよい。
　車両制御部１３２は、車両１０の１つ以上（又は、一部のケースでは全て）のユニットの制御を行う。車両制御部１３２は、ステアリング制御部１８１、ブレーキ制御部１８２、駆動制御部１８３、ボディ系制御部１８４、ライト制御部１８５、および、ホーン制御部１８６を備える。
　ステアリング制御部１８１は、車両１０のステアリングシステムの状態の検出および／又は制御等を行う。ステアリングシステムは、例えば、ステアリングホイール等を備えるステアリング機構、電動パワーステアリング等を備える。ステアリング制御部１８１は、例えば、ステアリングシステムの制御を行うステアリングＥＣＵ、ステアリングシステムの駆動を行うアクチュエータ等を備える。
　ブレーキ制御部１８２は、車両１０のブレーキシステムの状態の検出および／又は制御等を行う。ブレーキシステムは、例えば、ブレーキペダル等を含むブレーキ機構、ＡＢＳ（Antilock Brake System）、回生ブレーキ機構等を備える。ブレーキ制御部１８２は、例えば、ブレーキシステムの制御を行うブレーキＥＣＵ、ブレーキシステムの駆動を行うアクチュエータ等を備える。
　駆動制御部１８３は、車両１０の駆動システムの状態の検出および／又は制御等を行う。駆動システムは、例えば、アクセルペダル、内燃機関又は駆動用モータ等の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構等を備える。駆動制御部１８３は、例えば、駆動システムの制御を行う駆動ＥＣＵ、駆動システムの駆動を行うアクチュエータ等を備える。
　ボディ系制御部１８４は、車両１０のボディ系システムの状態の検出および／又は制御等を行う。ボディ系システムは、例えば、キーレスエントリシステム、スマートキーシステム、パワーウインドウ装置、パワーシート、空調装置、エアバッグ、シートベルト、シフトレバー等を備える。ボディ系制御部１８４は、例えば、ボディ系システムの制御を行うボディ系ＥＣＵ、ボディ系システムの駆動を行うアクチュエータ等を備える。
　ライト制御部１８５は、車両１０の各種のライトの状態の検出および／又は制御等を行う。ライト制御部１８５によって制御され得るライトの非限定的な例としては、ヘッドライト、バックライト、フォグライト、ターンシグナル、ブレーキライト、プロジェクターライト、バンパーの表示等がある。ライト制御部１８５は、ライトの制御を行うライトＥＣＵ、ライトの駆動を行うアクチュエータ等を備える。
　ホーン制御部１８６は、車両１０のカーホーンの状態の検出および／又は制御等を行う。ホーン制御部１８６は、例えば、カーホーンの制御を行うホーンＥＣＵ、カーホーンの駆動を行うアクチュエータ等を備える。
　図３２は、図３１の外部認識センサ１２５のカメラ１５１、レーダ１５２、ＬｉＤＡＲ１５３、および、超音波センサ１５４等によるセンシング領域の例を示す図である。図３２において、車両１０を上面から見た様子が模式的に示されている。
　センシング領域１０１Ｆおよびセンシング領域１０１Ｂは、超音波センサ１５４のセンシング領域の例を示している。センシング領域１０１Ｆ（例えば、複数の超音波センサ１５４のセンシング領域）は、車両１０の前端周辺をカバーしている。センシング領域１０１Ｂ（例えば、複数の超音波センサ１５４のセンシング領域）は、車両１０の後端周辺をカバーしている。
　センシング領域１０１Ｆおよび／又はセンシング領域１０１Ｂにおけるセンシング結果は、例えば、車両１０の駐車支援等に用いられてもよい。
　センシング領域１０２Ｆ、センシング領域１０２Ｂ、センシング領域１０２Ｌ、およびセンシング領域１０２Ｒは、短距離又は中距離用のレーダ１５２のセンシング領域の例を示している。センシング領域１０２Ｆは、車両１０の前方において、センシング領域１０１Ｆより遠い位置までカバーしている。センシング領域１０２Ｂは、車両１０の後方において、センシング領域１０１Ｂより遠い位置までカバーしている。センシング領域１０２Ｌは、車両１０の左側の後方の周辺をカバーしている。センシング領域１０２Ｒは、車両１０の右側の後方の周辺をカバーしている。
　センシング領域１０２Ｆにおけるセンシング結果は、例えば、車両１０の前方に存在する車両や歩行者等の検出等に用いられてもよい。センシング領域１０２Ｂにおけるセンシング結果は、例えば、車両１０の後方の衝突防止機能等に用いられてもよい。センシング領域１０２Ｌおよび／又はセンシング領域１０２Ｒにおけるセンシング結果は、例えば、車両１０の左側および／又は右側の死角における１つ以上の物体の検出等に用いられてもよい。
　センシング領域１０３Ｆ、センシング領域１０３Ｂ、センシング領域１０３Ｌ、およびセンシング領域１０３Ｒは、カメラ１５１によるセンシング領域の例を示している。センシング領域１０３Ｆは、車両１０の前方において、センシング領域１０２Ｆより遠い位置までカバーしている。センシング領域１０３Ｂは、車両１０の後方において、センシング領域１０２Ｂより遠い位置までカバーしている。センシング領域１０３Ｌは、車両１０の左側の周辺をカバーしている。センシング領域１０３Ｒは、車両１０の右側の周辺をカバーしている。
　センシング領域１０３Ｆにおけるセンシング結果は、例えば、信号機や交通標識の認識、車線逸脱防止支援システム、自動ヘッドライト制御システムに用いられてもよい。センシング領域１０３Ｂにおけるセンシング結果は、例えば、駐車支援、および／又は、サラウンドビューシステムに用いられてもよい。センシング領域１０３Ｌおよび／又はセンシング領域１０３Ｒにおけるセンシング結果は、例えば、サラウンドビューシステムに用いられてもよい。
　センシング領域１１０４は、ＬｉＤＡＲ１５３のセンシング領域の例を示している。センシング領域１１０４は、車両１０の前方において、センシング領域１０３Ｆより遠い位置までカバーしている。一方、センシング領域１１０４は、センシング領域１０３Ｆより車両１０の左右方向の範囲が狭くなっている。
　センシング領域１１０４におけるセンシング結果は、例えば、周辺車両等の物体検出に用いられてもよい。
　センシング領域１１０５は、長距離用のレーダ１５２のセンシング領域の例を示している。センシング領域１１０５は、車両１０の前方において、センシング領域１１０４より遠い位置までカバーしている。一方、センシング領域１１０５は、センシング領域１１０４より車両１０の左右方向の範囲が狭くなっている。
　センシング領域１１０５におけるセンシング結果は、例えば、ＡＣＣ（Adaptive Cruise Control）、緊急ブレーキ、衝突回避等に用いられてもよい。
　一部の実施形態において、外部認識センサ１２５（例えば、カメラ１５１、レーダ１５２、ＬｉＤＡＲ１５３、超音波センサ１５４）の各センサのセンシング領域は、図３２で示される構成以外に各種の構成をとってもよい。具体的には、一部の実施形態において、超音波センサ１５４が車両１０の側方もセンシングするようにしてもよいし、ＬｉＤＡＲ１５３が車両１０の後方をセンシングするようにしてもよい。また、各センサの設置位置は、上述した各例に限定されない。また、各センサの数は、１つでもよいし、複数であってもよい。
　以上、実施の形態およびその変形例、適用例ならびに応用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
　また、例えば、本開示は以下のような構成を取ることができる。
（１）
　２次元アレイ状に配置され、各々が第１および第２端子を有する複数の発光素子と、
　第１方向に延びるＭ本の第１配線（Ｍは２以上の整数）と、前記第１方向に交差する第２方向に延び、前記Ｍ本の第１配線にそれぞれ電気的に接続されるＮ本の第２配線（Ｎは２以上の整数）とを含み、前記発光素子の前記第１端子に電気的に接続される複数の第１端子配線と、
　前記発光素子の前記第２端子に電気的に接続され、各々が前記発光素子のうちのＰ個（Ｐは２以上の整数）に電気的に接続される複数の第２端子配線と、
　前記複数の第１端子配線および前記複数の第２端子配線の一方に電気的に接続され、発光対象の前記発光素子を選択する複数の選択回路と、
　前記複数の第１端子配線および前記複数の第２端子配線の他方に電気的に接続され、前記複数の発光素子を駆動させる複数の駆動回路と、
　前記複数の駆動回路のゲートに電気的に接続され、前記複数の発光素子の発光パルスの出力を制御する複数の発光パルス制御機構または、前記発光素子に供給する電荷を蓄積するキャパシタに電気的に接続され、印加電圧を昇圧するチャージポンプ回路とを備え、
　前記Ｎは、前記Ｍと同じ又は異なる整数であり、
　前記Ｐは、前記Ｍ又は前記Ｎの少なくとも一方と同じ又は異なる整数である、
　発光装置。
（２）
　前記発光パルス制御機構は、前記駆動回路を駆動させるトリガ信号ＴＲＩＧ＿Ｏの入力を受け付けて、前記トリガ信号ＴＲＩＧ＿Ｏの遅延信号であるディレイ信号Ｄｅｌａｙを生成する遅延回路である、（１）に記載の発光装置。
（３）
　前記遅延回路は、インバータチェーン回路、遅延ロックループ回路またはＲＣ回路である、（２）に記載の発光装置。
（４）
　前記発光パルス制御機構は、前記駆動回路を駆動させるトリガ信号ＴＲＩＧ＿Ｏの出力タイミングを調整したタイミング調整信号ＴＡを生成する発光タイミング調整回路である、（１）に記載の発光装置。
（５）
　前記発光タイミング調整回路は、インバータチェーン回路である、（４）に記載の発光装置。
（６）
　前記発光パルス制御機構は、ＬＤＤ能力切替信号に基づいて、前記発光素子の出力電流であるＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正するＬＤＤ能力切替回路である、（１）に記載の発光装置。
（７）
　前記ＬＤＤ能力切替回路は、
　前記発光素子のカソード側に前記駆動回路と並列に接続される、１または複数の選択的駆動回路とを含み、
　前記ＬＤＤ能力切替信号によって、前記１または複数の選択的駆動回路が駆動する、
　（６）に記載の発光装置。
（８）
　前記ＬＤＤ能力切替回路は、前記ＬＤＤ能力切替信号に基づいて、出力電圧を可変とするプリドライバを含む、（６）に記載の発光装置。
（９）
　前記ＬＤＤ能力切替回路は、前記ＬＤＤ能力切替信号により電流値が制御される制御用電流源ＩＤＡＣから出力される電流を増幅し、前記発光素子のカソード側に流すカレントミラー回路を含む、（６）に記載の発光装置。
（１０）
　２次元アレイ状に配置され、各々が第１および第２端子を有する複数の発光素子と、
　第１方向に延びるＭ本の第１配線（Ｍは２以上の整数）と、前記第１方向に交差する第２方向に延び、前記Ｍ本の第１配線にそれぞれ電気的に接続されるＮ本の第２配線（Ｎは２以上の整数）とを含み、前記発光素子の前記第１端子に電気的に接続される複数の第１端子配線と、
　前記発光素子の前記第２端子に電気的に接続され、各々が前記発光素子のうちのＰ個（Ｐは２以上の整数）に電気的に接続される複数の第２端子配線と、
　前記複数の第１端子配線および前記複数の第２端子配線の一方に電気的に接続され、発光対象の前記発光素子を選択する複数の選択回路と、
　前記複数の第１端子配線および前記複数の第２端子配線の一方に電気的に接続され、前記複数の発光素子を駆動させる複数の駆動回路と、
　オペアンプを含み、前記オペアンプの出力側が前記駆動回路のゲートに接続され、前記オペアンプの非反転入力端子側が前記駆動回路のソースに接続され、前記発光素子に流れる電流を制御するフィードバック回路とを備え、
　前記Ｎは、前記Ｍと同じ又は異なる整数であり、
　前記Ｐは、前記Ｍ又は前記Ｎの少なくとも一方と同じ又は異なる整数である、
　発光装置。
（１１）
　前記フィードバック回路は、
　反転入力端子側に接続される第１抵抗および前記非反転入力端子側に接続される第２抵抗をさらに含み、
　制御用電流源ＩＤＡＣによって前記第１抵抗を流れる電流値に応じて、前記第２抵抗を流れる電流値を制御する、
　（１０）に記載の発光装置。
（１２）
　２次元アレイ状に配置され、各々が第１および第２端子を有する複数の発光素子と、
　第１方向に延びるＭ本の第１配線（Ｍは２以上の整数）と、前記第１方向に交差する第２方向に延び、前記Ｍ本の第１配線にそれぞれ電気的に接続されるＮ本の第２配線（Ｎは２以上の整数）とを含み、前記発光素子の前記第１端子に電気的に接続される複数の第１端子配線と、
　前記発光素子の前記第２端子に電気的に接続され、各々が前記発光素子のうちのＰ個（Ｐは２以上の整数）に電気的に接続される複数の第２端子配線と、
　前記複数の第１端子配線および前記複数の第２端子配線の一方に電気的に接続され、発光対象の前記発光素子を選択する複数の選択回路と、
　前記複数の第１端子配線および前記複数の第２端子配線の他方に電気的に接続され、前記複数の発光素子を駆動させる複数の駆動回路とを備え、
　前記複数の駆動回路に接続されるそれぞれのゲート配線の配線長は、等長であり、
　前記Ｎは、前記Ｍと同じ又は異なる整数であり、
　前記Ｐは、前記Ｍ又は前記Ｎの少なくとも一方と同じ又は異なる整数である、
　発光装置。
（１３）
　測距装置の一部となっている発光装置であって、
　前記発光装置に備えられる前記ＬＤＤ能力切替回路は、測定物へ照射した光の反射光による受光レベルの値に基づいて、前記ＬＤＤ出力電流ＩDLFの前記ピーク値Ｉpeakを補正する、（６）に記載の発光装置。
（１４）
　前記ＬＤＤ能力切替回路は、
　前記受光レベルの値が設定の基準量を超えた場合に、ＬＤＤ能力設定を１段階下げ、
　前記受光レベルの値が設定の基準量を超えなかった場合に、前記ＬＤＤ能力設定を１段階上げる、
　（１３）に記載の発光装置。
（１５）
　測距装置の一部となっている発光装置であって、
　前記発光装置に備えられる前記発光タイミング調整回路は、測定物へ照射した光の反射光から生成されるヒストグラムのＢｉｎ位置に基づいて、前記発光素子の発光タイミングを補正する、（４）に記載の発光装置。
（１６）
　前記発光タイミング調整回路は、
　前記Ｂｉｎ位置が設定の基準よりも早い場合に、発光タイミング設定を１段階遅らせ、
　前記Ｂｉｎ位置が設定の基準よりも早くない場合に、前記発光タイミング設定を１段階早める、
　（１５）に記載の発光装置。
（１７）
　測距装置の一部となっている発光装置であって、
　前記発光装置に備えられる前記遅延回路は、測定物へ照射した光の反射光から生成されるヒストグラムのＢｉｎ幅に基づいて、ＬＤＤ出力電流ＩDLFのパルス幅Ｗを補正する、（２）に記載の発光装置。
（１８）
　前記遅延回路は、
　前記Ｂｉｎ幅が設定の基準よりも短い場合に、発光パルス幅設定を１段階長くし、
　前記Ｂｉｎ幅が設定の基準よりも短くない場合に、前記発光パルス幅設定を１段階短くする、
　（１７）に記載の発光装置。
（１９）
　測距装置の一部となっている発光装置であって、
　前記発光装置に備えられる前記発光タイミング調整回路は、測定物へ照射した光の反射光から生成されるヒストグラムのＢｉｎ数に基づいて、前記発光素子の発光タイミングを補正する、（４）に記載の発光装置。
（２０）
　前記発光タイミング調整回路は、
　前記Ｂｉｎ数が設定の基準を満たす場合に、発光タイミング設定を１段階遅らせ、
　前記Ｂｉｎ数が設定の基準を満たさない場合に、前記発光タイミング設定を１段階早める、
　（１９）に記載の発光装置。
　１：発光装置、１ａ：発光装置、２：発光部、３：駆動部、１０：車両、
　１１：ＬＤチップ、１２：ＬＤＤ基板、１３：実装基板、１４：放熱基板、
　１５：補正レンズ保持部、１６：補正レンズ、１７：配線、２３：発光素子、
　２３ａ：発光素子、２３ｂ：発光素子、２３ｃ：発光素子、２３ｄ：発光素子、
　２３ｅ：発光素子、２３ｆ：発光素子、２４：トランジスタ、２４ａ：トランジスタ、
　２４ｂ：トランジスタ、３１：第１アノード配線、３１ａ：第１横配線、
　３１ｂ：第１縦配線、３２：第２アノード配線、３２ａ：第２横配線、
　３２ｂ：第２縦配線、３３：第３アノード配線、３３ａ：第３横配線、
　３３ｂ：第３縦配線、３４：第１キャパシタ、３５：第２キャパシタ、
　３６：第３キャパシタ、３７：第１選択回路、３７ａ：トランジスタ、
　３７ｂ：トランジスタ、３８：第２選択回路、３８ａ：トランジスタ、
　３８ｂ：トランジスタ、３９：第３選択回路、３９ａ：トランジスタ、
　３９ｂ：トランジスタ、４１：カソード配線、４２：ゲート配線、
　５０：遅延回路、５３：インバータ回路、５５：インバータチェーン回路、
　５７：インバータ回路、５８：ＲＣ回路、５９：遅延ロックループ回路、
　６０：論理積、６４：タイミング調整回路、６５：ＬＤＤ能力切替回路、
　６７：選択的駆動回路、６８：論理積、７０：発光パルス制御機構、
　７０ａ：発光パルス制御機構、７０ｂ：発光パルス制御機構、
　７５：トランジスタ、７６：トランジスタ、７７：トランジスタ、
　７８：抵抗、７９：抵抗、８０：オペアンプ、９０：チャージポンプ回路、
　１０１：発光部、駆動部１０２、１０３：電源回路、１０４：発光側光学系、
　１０５：受光側光学系、１０６：受光部、１０７：信号処理部、１０８：制御部、
　１０９：温度検出部、１１１：車両制御システム、１２１：車両制御ＥＣＵ、
　１２２：通信部、１２３：地図情報蓄積部、１２４：位置情報取得部、
　１２５：外部認識センサ、１２６：車内センサ、１２７：車両センサ、
　１２８：記憶部、１２９：運転自動化制御部、
　１３０：ドライバモニタリングシステム（ＤＭＳ）、
　１３１：ヒューマンマシーンインタフェース（ＨＭＩ）、
　１３２：車両制御部、１４１：通信ネットワーク、１５１：カメラ、
　１５２：レーダ、１５３：LiDAR、１５４：超音波センサ、
　１６１：分析部、１６２：行動計画部、１６３：動作制御部、
　１６４：ゲート配線、１６５：ゲート配線、１６６：ゲート配線、
　１６７：キャパシタ、１７１：自己位置推定部、１７２：センサフュージョン部、
　１７３：認識部、１８１：ステアリング制御部、１８２：ブレーキ制御部、
　１８３：駆動制御部、１８４：ボディ系制御部、１８５：ライト制御部、
　１８６：ホーン制御部

Claims (20)

  1. 　２次元アレイ状に配置され、各々が第１および第２端子を有する複数の発光素子と、
    　第１方向に延びるＭ本の第１配線（Ｍは２以上の整数）と、前記第１方向に交差する第２方向に延び、前記Ｍ本の第１配線にそれぞれ電気的に接続されるＮ本の第２配線（Ｎは２以上の整数）とを含み、前記発光素子の前記第１端子に電気的に接続される複数の第１端子配線と、
    　前記発光素子の前記第２端子に電気的に接続され、各々が前記発光素子のうちのＰ個（Ｐは２以上の整数）に電気的に接続される複数の第２端子配線と、
    　前記複数の第１端子配線および前記複数の第２端子配線の一方に電気的に接続され、発光対象の前記発光素子を選択する複数の選択回路と、
    　前記複数の第１端子配線および前記複数の第２端子配線の他方に電気的に接続され、前記複数の発光素子を駆動させる複数の駆動回路と、
    　前記複数の駆動回路のゲートに電気的に接続され、前記複数の発光素子の発光パルスの出力を制御する複数の発光パルス制御機構または、前記発光素子に供給する電荷を蓄積するキャパシタに電気的に接続され、印加電圧を昇圧するチャージポンプ回路とを備え、
    　前記Ｎは、前記Ｍと同じ又は異なる整数であり、
    　前記Ｐは、前記Ｍ又は前記Ｎの少なくとも一方と同じ又は異なる整数である、
    　発光装置。
  2. 　前記発光パルス制御機構は、前記駆動回路を駆動させるトリガ信号ＴＲＩＧ＿Ｏの入力を受け付けて、前記トリガ信号ＴＲＩＧ＿Ｏの遅延信号であるディレイ信号Ｄｅｌａｙを生成する遅延回路である、請求項１に記載の発光装置。
  3. 　前記遅延回路は、インバータチェーン回路、遅延ロックループ回路またはＲＣ回路である、請求項２に記載の発光装置。
  4. 　前記発光パルス制御機構は、前記駆動回路を駆動させるトリガ信号ＴＲＩＧ＿Ｏの出力タイミングを調整したタイミング調整信号ＴＡを生成する発光タイミング調整回路である、請求項１に記載の発光装置。
  5. 　前記発光タイミング調整回路は、インバータチェーン回路である、請求項４に記載の発光装置。
  6. 　前記発光パルス制御機構は、ＬＤＤ能力切替信号に基づいて、前記発光素子の出力電流であるＬＤＤ出力電流ＩDLFのピーク値Ｉpeakを補正するＬＤＤ能力切替回路である、請求項１に記載の発光装置。
  7. 　前記ＬＤＤ能力切替回路は、
    　前記発光素子のカソード側に前記駆動回路と並列に接続される、１または複数の選択的駆動回路とを含み、
    　前記ＬＤＤ能力切替信号によって、前記１または複数の選択的駆動回路が駆動する、
    　請求項６に記載の発光装置。
  8. 　前記ＬＤＤ能力切替回路は、前記ＬＤＤ能力切替信号に基づいて、出力電圧を可変とするプリドライバを含む、請求項６に記載の発光装置。
  9. 　前記ＬＤＤ能力切替回路は、前記ＬＤＤ能力切替信号により電流値が制御される制御用電流源ＩＤＡＣから出力される電流を増幅し、前記発光素子のカソード側に流すカレントミラー回路を含む、請求項６に記載の発光装置。
  10. 　２次元アレイ状に配置され、各々が第１および第２端子を有する複数の発光素子と、
    　第１方向に延びるＭ本の第１配線（Ｍは２以上の整数）と、前記第１方向に交差する第２方向に延び、前記Ｍ本の第１配線にそれぞれ電気的に接続されるＮ本の第２配線（Ｎは２以上の整数）とを含み、前記発光素子の前記第１端子に電気的に接続される複数の第１端子配線と、
    　前記発光素子の前記第２端子に電気的に接続され、各々が前記発光素子のうちのＰ個（Ｐは２以上の整数）に電気的に接続される複数の第２端子配線と、
    　前記複数の第１端子配線および前記複数の第２端子配線の一方に電気的に接続され、発光対象の前記発光素子を選択する複数の選択回路と、
    　前記複数の第１端子配線および前記複数の第２端子配線の一方に電気的に接続され、前記複数の発光素子を駆動させる複数の駆動回路と、
    　オペアンプを含み、前記オペアンプの出力側が前記駆動回路のゲートに接続され、前記オペアンプの非反転入力端子側が前記駆動回路のソースに接続され、前記発光素子に流れる電流を制御するフィードバック回路とを備え、
    　前記Ｎは、前記Ｍと同じ又は異なる整数であり、
    　前記Ｐは、前記Ｍ又は前記Ｎの少なくとも一方と同じ又は異なる整数である、
    　発光装置。
  11. 　前記フィードバック回路は、
    　反転入力端子側に接続される第１抵抗および前記非反転入力端子側に接続される第２抵抗をさらに含み、
    　制御用電流源ＩＤＡＣによって前記第１抵抗を流れる電流値に応じて、前記第２抵抗を流れる電流値を制御する、
    　請求項１０に記載の発光装置。
  12. 　２次元アレイ状に配置され、各々が第１および第２端子を有する複数の発光素子と、
    　第１方向に延びるＭ本の第１配線（Ｍは２以上の整数）と、前記第１方向に交差する第２方向に延び、前記Ｍ本の第１配線にそれぞれ電気的に接続されるＮ本の第２配線（Ｎは２以上の整数）とを含み、前記発光素子の前記第１端子に電気的に接続される複数の第１端子配線と、
    　前記発光素子の前記第２端子に電気的に接続され、各々が前記発光素子のうちのＰ個（Ｐは２以上の整数）に電気的に接続される複数の第２端子配線と、
    　前記複数の第１端子配線および前記複数の第２端子配線の一方に電気的に接続され、発光対象の前記発光素子を選択する複数の選択回路と、
    　前記複数の第１端子配線および前記複数の第２端子配線の他方に電気的に接続され、前記複数の発光素子を駆動させる複数の駆動回路とを備え、
    　前記複数の駆動回路に接続されるそれぞれのゲート配線の配線長は、等長であり、
    　前記Ｎは、前記Ｍと同じ又は異なる整数であり、
    　前記Ｐは、前記Ｍ又は前記Ｎの少なくとも一方と同じ又は異なる整数である、
    　発光装置。
  13. 　測距装置の一部となっている発光装置であって、
    　前記発光装置に備えられる前記ＬＤＤ能力切替回路は、測定物へ照射した光の反射光による受光レベルの値に基づいて、前記ＬＤＤ出力電流ＩDLFの前記ピーク値Ｉpeakを補正する、
    　請求項６に記載の発光装置。
  14. 　前記ＬＤＤ能力切替回路は、
    　前記受光レベルの値が設定の基準量を超えた場合に、ＬＤＤ能力設定を１段階下げ、
    　前記受光レベルの値が設定の基準量を超えなかった場合に、前記ＬＤＤ能力設定を１段階上げる、
    　請求項１３に記載の発光装置。
  15. 　測距装置の一部となっている発光装置であって、
    　前記発光装置に備えられる前記発光タイミング調整回路は、測定物へ照射した光の反射光から生成されるヒストグラムのＢｉｎ位置に基づいて、前記発光素子の発光タイミングを補正する、
    　請求項４に記載の発光装置。
  16. 　前記発光タイミング調整回路は、
    　前記Ｂｉｎ位置が設定の基準よりも早い場合に、発光タイミング設定を１段階遅らせ、
    　前記Ｂｉｎ位置が設定の基準よりも早くない場合に、前記発光タイミング設定を１段階早める、
    　請求項１５に記載の発光装置。
  17. 　測距装置の一部となっている発光装置であって、
    　前記発光装置に備えられる前記遅延回路は、測定物へ照射した光の反射光から生成されるヒストグラムのＢｉｎ幅に基づいて、ＬＤＤ出力電流ＩDLFのパルス幅Ｗを補正する、
    　請求項２に記載の発光装置。
  18. 　前記遅延回路は、
    　前記Ｂｉｎ幅が設定の基準よりも短い場合に、発光パルス幅設定を１段階長くし、
    　前記Ｂｉｎ幅が設定の基準よりも短くない場合に、前記発光パルス幅設定を１段階短くする、
    　請求項１７に記載の発光装置。
  19. 　測距装置の一部となっている発光装置であって、
    　前記発光装置に備えられる前記発光タイミング調整回路は、測定物へ照射した光の反射光から生成されるヒストグラムのＢｉｎ数に基づいて、前記発光素子の発光タイミングを補正する、
    　請求項４に記載の発光装置。
  20. 　前記発光タイミング調整回路は、
    　前記Ｂｉｎ数が設定の基準を満たす場合に、発光タイミング設定を１段階遅らせ、
    　前記Ｂｉｎ数が設定の基準を満たさない場合に、前記発光タイミング設定を１段階早める、
    　請求項１９に記載の発光装置。
PCT/JP2024/028974 2023-09-22 2024-08-14 発光装置 Pending WO2025062887A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202480058974.7A CN121866443A (zh) 2023-09-22 2024-08-14 发光装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-159134 2023-09-22
JP2023159134 2023-09-22

Publications (1)

Publication Number Publication Date
WO2025062887A1 true WO2025062887A1 (ja) 2025-03-27

Family

ID=95072627

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/028974 Pending WO2025062887A1 (ja) 2023-09-22 2024-08-14 発光装置

Country Status (2)

Country Link
CN (1) CN121866443A (ja)
WO (1) WO2025062887A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160072258A1 (en) * 2014-09-10 2016-03-10 Princeton Optronics Inc. High Resolution Structured Light Source
JP2022526998A (ja) * 2019-04-09 2022-05-27 オプシス テック リミテッド レーザ制御を伴うソリッドステートｌｉｄａｒ送光機
JP2023063706A (ja) * 2021-10-25 2023-05-10 富士フイルムビジネスイノベーション株式会社 発光装置及び計測装置
WO2023153164A1 (ja) * 2022-02-08 2023-08-17 ソニーセミコンダクタソリューションズ株式会社 発光装置、発光装置の製造方法、および測距装置
WO2023181639A1 (ja) * 2022-03-25 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 発光装置および測距装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160072258A1 (en) * 2014-09-10 2016-03-10 Princeton Optronics Inc. High Resolution Structured Light Source
JP2022526998A (ja) * 2019-04-09 2022-05-27 オプシス テック リミテッド レーザ制御を伴うソリッドステートｌｉｄａｒ送光機
JP2023063706A (ja) * 2021-10-25 2023-05-10 富士フイルムビジネスイノベーション株式会社 発光装置及び計測装置
WO2023153164A1 (ja) * 2022-02-08 2023-08-17 ソニーセミコンダクタソリューションズ株式会社 発光装置、発光装置の製造方法、および測距装置
WO2023181639A1 (ja) * 2022-03-25 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 発光装置および測距装置

Also Published As

Publication number Publication date
CN121866443A (zh) 2026-04-14

Similar Documents

Publication Publication Date Title
US20250029397A1 (en) Systems and methods for traffic light detection
US20240353559A1 (en) Ranging device and ranging method
US20210406618A1 (en) Electronic device for vehicle and method of operating electronic device for vehicle
CN112997097B (zh) 光检测设备和距离测量设备
US12581213B2 (en) Solid-state imaging device and method of controlling solid-state imaging device for suppressing deterioration in image quality
WO2023162734A1 (ja) 測距装置
WO2025062887A1 (ja) 発光装置
US20240192360A1 (en) Driving assistance system and driving assistance method
CN115336012A (zh) 感测装置和电子装置
US20260052319A1 (en) Solid-state imaging device
WO2024162109A1 (ja) 光検出装置及び測距システム
WO2025062923A1 (ja) 発光装置および測距装置
WO2025063105A1 (ja) 発光装置及び測距装置
JP7836302B2 (ja) 光検出装置及び測距システム
WO2024181041A1 (ja) 測距装置及び測距方法
US20250327909A1 (en) Distance measuring device and distance measuring system
WO2023276223A1 (ja) 測距装置、測距方法及び制御装置
TWI913810B (zh) 測距裝置
WO2024106132A1 (ja) 固体撮像装置および情報処理システム
EP4166979B1 (en) Optical detection circuit and distance measurement device
WO2025164349A1 (ja) 光源駆動装置、発光装置及び測距システム
WO2024185361A1 (ja) 固体撮像装置
WO2025063102A1 (ja) 発光装置及び測距装置
WO2026009784A1 (ja) 固体撮像装置及び電子機器
WO2024214440A1 (ja) 光検出装置および光検出システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24867968

Country of ref document: EP

Kind code of ref document: A1