WO2024255067A1 - 显示面板的驱动电路及其驱动方法 - Google Patents

显示面板的驱动电路及其驱动方法 Download PDF

Info

Publication number
WO2024255067A1
WO2024255067A1 PCT/CN2023/127556 CN2023127556W WO2024255067A1 WO 2024255067 A1 WO2024255067 A1 WO 2024255067A1 CN 2023127556 W CN2023127556 W CN 2023127556W WO 2024255067 A1 WO2024255067 A1 WO 2024255067A1
Authority
WO
WIPO (PCT)
Prior art keywords
node
potential
electrically connected
resistor
timing controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2023/127556
Other languages
English (en)
French (fr)
Inventor
刘金风
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Huizhou China Star Optoelectronics Display Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Huizhou China Star Optoelectronics Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd, Huizhou China Star Optoelectronics Display Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Publication of WO2024255067A1 publication Critical patent/WO2024255067A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Definitions

  • the present application relates to the field of display technology, and in particular to a driving circuit of a display panel and a driving method thereof.
  • the present application provides a driving circuit of a display panel and a driving method thereof, so as to alleviate the technical problem of display whitening caused by a reduction in the supply voltage of a source driver.
  • the present application provides a driving circuit for a display panel, which includes a source driver, a power module, a voltage feedback module, a voltage regulation module and a timing controller, wherein the voltage input terminal of the source driver is electrically connected to a first node; the voltage output terminal of the power module is electrically connected to the first node; the voltage feedback module is connected in series between the first node and a ground terminal, and the feedback node of the voltage feedback module is electrically connected to a feedback input terminal of the power module; the first terminal of the voltage regulation module is electrically connected to the feedback node, and the second terminal of the voltage regulation module is electrically connected to the ground terminal; the data output interface of the timing controller is electrically connected to the data input interface of the source driver, and the output control terminal of the timing controller is electrically connected to the input control terminal of the voltage regulation module.
  • the voltage regulation module includes a first transistor and a first resistor, the first electrode of the first transistor is electrically connected to the feedback node, and the control electrode of the first transistor is electrically connected to the output control terminal of the timing controller; one end of the first resistor is electrically connected to the second electrode of the first transistor, and the other end of the first resistor is electrically connected to the ground terminal.
  • the voltage feedback module includes a second resistor and a third resistor, one end of the second resistor is electrically connected to the first node, and the other end of the second resistor is electrically connected to the first electrode of the first transistor; one end of the third resistor is electrically connected to the first electrode of the first transistor, and the other end of the third resistor is electrically connected to the ground terminal.
  • the source driver includes a comparison module, which is used to output a corresponding voltage detection signal according to the potential difference of the first node in two consecutive frames; the timing controller controls the voltage regulation module according to the voltage detection signal to increase or avoid affecting the potential of the first node.
  • the present application provides a driving method for a driving circuit of a display panel in at least one of the above-mentioned embodiments, the driving method comprising: when a timing controller detects switching from a light-load frame image to a heavy-load frame image, controlling a voltage regulating module to increase the potential of a first node.
  • the step of controlling the voltage regulation module to increase the potential of the first node includes: when the potential of the first node in two consecutive frames shows a downward trend and the potential difference of the first node in two consecutive frames is greater than or equal to a preset value, the timing controller controls the voltage regulation module to increase the potential of the first node.
  • the step of the timing controller controlling the voltage regulation module to increase the potential of the first node includes: when the first transistor is in an amplification state or a saturated conduction state, the voltage regulation module increases the potential of the first node.
  • the timing controller when the timing controller detects switching from a heavy-load frame image to a light-load frame image, from a light-load frame image to a light-load frame image, or from a heavy-load frame image to a light-load frame image, the timing controller controls the voltage regulation module to stop working to avoid affecting the potential of the first node.
  • the step of controlling the voltage regulation module to stop working to avoid affecting the potential of the first node includes: when the potential of the first node in two consecutive frames shows an upward trend or is equal, the timing controller controls the voltage regulation module to avoid affecting the potential of the first node.
  • the step in which the timing controller controls the voltage regulation module to avoid affecting the potential of the first node includes: when the first transistor is in a cut-off state, the voltage regulation module stops working to avoid affecting the potential of the first node.
  • the timing controller when the potential of the first node is maintained by the voltage feedback module, the timing controller can further increase the potential of the first node through the voltage regulation module when the display is about to be whitened. This can offset the reduction in the power supply voltage of the source driver, thereby ensuring the stability of the power supply voltage of the source driver and improving or avoiding the problem of display whitening.
  • FIG. 1 is a schematic diagram showing that the top portion of a display panel is whitened in the related art.
  • FIG. 2 is a schematic diagram of simulation of corresponding signals of a display panel in the related art.
  • FIG. 3 is a schematic diagram of the structure of a display panel in the related art.
  • FIG. 4 is a schematic structural diagram of the source driver shown in FIG. 3 .
  • FIG. 5 is a first circuit schematic diagram of a display panel provided in an embodiment of the present application.
  • FIG. 6 is a second circuit schematic diagram of a display panel provided in an embodiment of the present application.
  • the display panel shown in Figure 3 includes a source driver (Source Driver), a power module (DC-DC), a second resistor R1, a third resistor R2 and a timing controller (TCON).
  • the timing controller (TCON) transmits video data to the source driver (Source Driver) through a peer-to-peer (P2P) network transmission protocol.
  • the power module (DC-DC) provides the source driver (Source Driver) with an analog total voltage AVDD for the source driver (Source Driver) to modulate the voltage amplitude of the data signal.
  • the second resistor R1 and the third resistor R2 feed back the analog total voltage AVDD to the power module (DC-DC) through the feedback node FB formed to stabilize the analog total voltage AVDD output by the power module (DC-DC).
  • the source driver includes two amplifiers as shown in Figure 4, the first input terminal of the first amplifier OP1 is connected to the corresponding positive polarity reference voltage, the second input terminal of the first amplifier OP1 is electrically connected to the output terminal OUT1 of the first amplifier OP1 and outputs the corresponding positive polarity grayscale voltage, and the analog total voltage AVDD and the analog divided voltage HAVDD provide working power for the first amplifier OP1.
  • the analog divided voltage HAVDD is a divided voltage of the analog total voltage AVDD.
  • the positive polarity grayscale voltage ranges from the analog divided voltage HAVDD to the analog total voltage AVDD.
  • the first input terminal of the second amplifier OP2 is connected to the corresponding negative polarity reference voltage
  • the second input terminal of the second amplifier OP2 is electrically connected to the output terminal OUT2 of the second amplifier OP2 and outputs the corresponding negative polarity grayscale voltage
  • the analog divided voltage HAVDD and the zero voltage provide working power for the second amplifier OP2.
  • the negative polarity grayscale voltage ranges from 0 to the analog divided voltage HAVDD.
  • the voltage of the data signal output by the source driver needs to be provided by the analog total voltage AVDD. Therefore, when the display screen switches from the blank area (Blanking) of the lightly loaded screen to the active display area (Active) of the heavily loaded screen, the load current of the analog total voltage AVDD will suddenly increase, causing the voltage amplitude of the analog total voltage AVDD to drop.
  • the feedback mechanism shown in Figure 3 can no longer guarantee that the voltage of the analog total voltage AVDD in the active display area meets the requirements, which causes the display panel to display white at the top during forward scanning or white at the bottom during reverse scanning.
  • the voltage input terminal of the source driver 100 is electrically connected to the first node N1.
  • the voltage output terminal of the power module 200 (DC-DC) is electrically connected to the first node N1.
  • the voltage feedback module 300 is connected in series between the first node N1 and the ground terminal GND, and the feedback node FB of the voltage feedback module 300 is electrically connected to the feedback input terminal of the power module 200 (DC-DC).
  • the first end of the voltage regulation module 400 is electrically connected to the feedback node FB, and the second end of the voltage regulation module 400 is electrically connected to the ground terminal GND.
  • the data output interface of the timing controller 500 (TCON) is electrically connected to the data input interface of the source driver 100 (Source Driver), and the output control terminal of the timing controller 500 (TCON) is electrically connected to the input control terminal of the voltage regulation module 400.
  • the timing controller 500 can further increase the potential of the first node N1 through the voltage regulation module 400 when the display is about to be whitened, thereby offsetting the reduction of the power supply voltage of the source driver 100 (Source Driver), thereby ensuring the stability of the power supply voltage of the source driver 100 (Source Driver), and improving or avoiding the problem of display whitening.
  • timing controller 500 provides the corresponding video data to the source driver 100 (Source Driver) through the P2P network transmission protocol, and the source driver 100 (Source Driver) outputs the corresponding data signal according to the video data.
  • the timing controller 500 (TCON) provides the corresponding control signal (AVDD Control) to the input control terminal of the voltage regulation module 400 through the output control terminal.
  • any one of the timing controller 500 (TCON), the source driver 100 (Source Driver), or the power module 200 (DC-DC) can be made into a corresponding chip to reduce its own installation space, thereby reducing the frame space of the display panel.
  • the power module 200 (DC-DC) can also be a DC conversion circuit.
  • the voltage regulating module 400 includes a first transistor Q1 and a first resistor R3, the first electrode of the first transistor Q1 is electrically connected to the feedback node FB, the control electrode of the first transistor Q1 is electrically connected to the output control terminal of the timing controller 500 (TCON); one end of the first resistor R3 is electrically connected to the second electrode of the first transistor Q1, and the other end of the first resistor R3 is electrically connected to the ground terminal GND.
  • the function of the first resistor R3 is to divide the voltage and limit the current flowing between the first electrode of the first transistor Q1 and the second electrode of the first transistor Q1 to prevent damage to the first transistor Q1.
  • the first transistor Q1 can be a thin film transistor, a field effect transistor or a triode.
  • the first electrode can be one of the source or the drain
  • the second electrode can be the other of the source or the drain
  • the control electrode can be the gate.
  • the first transistor Q1 is a triode
  • the first electrode can be one of the collector or the emitter
  • the second electrode can be zero or one of the collector or the emitter
  • the control electrode can be the base.
  • the first transistor Q1 may be an N-channel transistor or a P-channel transistor.
  • the voltage feedback module 300 includes a second resistor R1 and a third resistor R2, one end of the second resistor R1 is electrically connected to the first node N1, and the other end of the second resistor R1 is electrically connected to the first electrode of the first transistor Q1; one end of the third resistor R2 is electrically connected to the first electrode of the first transistor Q1, and the other end of the third resistor R2 is electrically connected to the ground terminal GND.
  • an output pin (AVDD_Control Pin) of the timing controller 500 (TCON) is added on the basis of FIG3 and connected to the first transistor Q1, and then the voltage amplitude of the control signal (AVDD_Control) can be modulated by the analog-to-digital converter (ADC) inside the timing controller 500 (TCON), thereby controlling the on-resistance Rds (RQ1) of the first transistor Q1.
  • ADC analog-to-digital converter
  • the analog total voltage AVDD can be obtained according to formula 1-1.
  • AVDD and RQ1 are inversely proportional or inversely changing, and RQ1 is inversely proportional to the voltage applied to the control electrode of the first transistor Q1, that is, AVDD and the voltage amplitude of AVDD_Control are in direct proportion or in a positively changing relationship.
  • VFB is the potential of the feedback node FB.
  • the first transistor Q1 can be used to increase or avoid affecting the potential of the first node N1 through the resistance value between the first electrode and the second electrode.
  • RQ1 when the first transistor Q1 is in the cut-off state, RQ1 is the largest, and the voltage regulating module 400 stops working to avoid affecting the potential of the first node N1.
  • RQ1 when the first transistor Q1 is in the amplification state or the saturation conduction state, RQ1 becomes smaller, and the voltage regulating module 400 increases the potential of the first node N1.
  • the timing controller 500 (TCON) needs to have a picture detection function, which can identify light-load pictures and heavy-load pictures. Please refer to FIG7 , when the timing controller 500 (TCON) detects that the next frame is a heavy-load picture, it can increase the voltage amplitude of AVDD_Control in the Blanking area of the previous frame, thereby increasing AVDD.
  • the timing controller 500 controls the voltage regulating module 400 to increase the potential of the first node N1 when detecting that the light-load frame image is switched to the heavy-load frame image.
  • the timing controller 500 (TCON) controls the voltage regulating module 400 to stop working when detecting that the heavy-load frame image is switched to the light-load frame image, from the light-load frame image to the light-load frame image, or from the heavy-load frame image to the light-load frame image, so as to avoid affecting the potential of the first node N1.
  • the light-load frame picture is a frame of light-load picture
  • the heavy-load frame picture is a frame of heavy-load picture.
  • this control method can ensure that AVDD can reach the target voltage value during the display time of the first multiple lines (the 1st to the nth line) of the Active area of the reloaded screen.
  • the source driver 100 includes a comparison module 110, and the comparison module 110 is used to output a corresponding voltage detection signal VDS (Voltage Detect Signal) according to the potential difference of the first node N1 in two consecutive frames; the timing controller 500 (TCON) controls the voltage regulation module 400 according to the voltage detection signal to increase or avoid affecting the potential of the first node N1.
  • VDS Voltage Detect Signal
  • the comparison module 110 is added to the source driver 100 (Source Driver) to realize the change detection of AVDD. Therefore, the timing controller 500 (TCON) can improve or avoid the problem of whitening display without having the screen detection function.
  • the source driver 100 detects that there is a large voltage difference between AVDD in the Blanking area and the Active area, it transmits the voltage difference to the timing controller 500 (TCON) through the VDS (Voltage Detect Signal) Pin, and the timing controller 500 (TCON) controls the working state of the first transistor Q1 through AVDD_Control.
  • the timing controller 500 controls the voltage regulating module 400 to increase the potential of the first node N1.
  • this embodiment is limited to the case where the potential of the first node N1 is increased, which can more accurately improve the problem of display whitening.
  • the timing controller 500 controls the voltage regulating module 400 to avoid affecting the potential of the first node N1.
  • the situation defined in this embodiment indicates that the possibility of whitening of the current display screen is very low, so the voltage regulation module 400 can be controlled to save power consumption.
  • the above-mentioned display panel can be either a liquid crystal display panel or a self-luminous display panel, for example, an organic light emitting diode display panel, a micro light emitting diode display panel, a mini light emitting diode display panel, or a quantum dot light emitting diode display panel.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种显示面板的驱动电路及其驱动方法，该驱动电路包括源驱动器、电源模块、电压反馈模块、电压调节模块以及时序控制器，通过电压反馈模块维持第一节点的电位的情况下，时序控制器可以在即将出现显示泛白的情况下通过电压调节模块进一步提高第一节点的电位，改善或者避免了显示泛白的问题。

Description

显示面板的驱动电路及其驱动方法 技术领域
本申请涉及显示技术领域，具体涉及一种显示面板的驱动电路及其驱动方法。
 背景技术
随着显示面板的尺寸越来越大，其驱动负载也随之增大，导致容易出现各种显示品味问题。例如图1所示，在显示面板的顶部出现显示泛白的问题，此问题是由于图2中椭圆虚线框所示的为源驱动器供电的AVDD被过度抽载电流，导致AVDD的电压幅值也瞬间降低，从而降低了源驱动器输出的数据信号的电压所致。
 发明概述
本申请提供一种显示面板的驱动电路及其驱动方法，以缓解源驱动器的供电电压降低导致显示泛白的技术问题。
本申请提供一种显示面板的驱动电路，该的驱动电路包括源驱动器、电源模块、电压反馈模块、电压调节模块以及时序控制器，源驱动器的电压输入端与第一节点电连接；电源模块的电压输出端与第一节点电连接；电压反馈模块串联于第一节点与接地端之间，电压反馈模块的反馈节点与电源模块的反馈输入端电连接；电压调节模块的第一端与反馈节点电连接，电压调节模块的第二端与接地端电连接；时序控制器的数据输出接口与源驱动器的数据输入接口电连接，时序控制器的输出控制端与电压调节模块的输入控制端电连接。
在其中一些实施方式中，电压调节模块包括第一晶体管和第一电阻，第一晶体管的第一极与反馈节点电连接，第一晶体管的控制极与时序控制器的输出控制端电连接；第一电阻的一端与第一晶体管的第二极电连接，第一电阻的另一端与接地端电连接。
在其中一些实施方式中，电压反馈模块包括第二电阻和第三电阻，第二电阻的一端与第一节点电连接，第二电阻的另一端与第一晶体管的第一极电连接；第三电阻的一端与第一晶体管的第一极电连接，第三电阻的另一端与接地端电连接。
在其中一些实施方式中，源驱动器包括比较模块，比较模块用于根据连续两帧中第一节点的电位差输出对应的电压侦测信号；时序控制器根据电压侦测信号控制电压调节模块，以提高或者避免影响第一节点的电位。
第二方面，本申请提供一种上述至少一实施方式中的显示面板的驱动电路的驱动方法，驱动方法包括：时序控制器在侦测到由轻载帧画面切换至重载帧画面的情况下，控制电压调节模块提高第一节点的电位。
在其中一些实施方式中，时序控制器在侦测到由轻载帧画面切换至重载帧画面的情况下，控制电压调节模块提高第一节点的电位的步骤包括：连续两帧中第一节点的电位呈下降趋势且连续两帧中第一节点的电位差大于或者等于预设值的情况下，时序控制器控制电压调节模块提高第一节点的电位。
在其中一些实施方式中，连续两帧中第一节点的电位呈下降趋势且连续两帧中第一节点的电位差大于或者等于预设值的情况下，时序控制器控制电压调节模块提高第一节点的电位的步骤包括：第一晶体管处于放大状态或者饱和导通状态的情况下，电压调节模块提高第一节点的电位。
在其中一些实施方式中，时序控制器在侦测到由重载帧画面切换至轻载帧画面、由轻载帧画面切换至轻载帧画面、或者由重载帧画面切换至轻载帧画面的情况下，控制电压调节模块停止工作，以避免影响第一节点的电位。
在其中一些实施方式中，时序控制器在侦测到由重载帧画面切换至轻载帧画面、由轻载帧画面切换至轻载帧画面、或者由重载帧画面切换至轻载帧画面的情况下，控制电压调节模块停止工作，以避免影响第一节点的电位的步骤包括：连续两帧中第一节点的电位呈上升趋势或者相等的情况下，时序控制器控制电压调节模块避免影响第一节点的电位。
在其中一些实施方式中，连续两帧中第一节点的电位呈上升趋势或者相等的情况下，时序控制器控制电压调节模块避免影响第一节点的电位的步骤包括：第一晶体管处于截止状态的情况下，电压调节模块停止工作，以避免影响第一节点的电位。
有益效果
本申请提供的显示面板的驱动电路及其驱动方法，通过电压反馈模块维持第一节点的电位的情况下，时序控制器可以在即将出现显示泛白的情况下通过电压调节模块进一步提高第一节点的电位，如此可以抵消源驱动器的供电电压的降低，进而保证了源驱动器的供电电压的稳定性，也改善或者避免了显示泛白的问题。
 附图说明
图1为相关技术中显示面板的顶部显示泛白的示意图。
图2为相关技术中显示面板的对应信号的仿真示意图。
图3为相关技术中显示面板的结构示意图。
图4为图3中所示的源驱动器的结构示意图。
图5为本申请实施例提供的显示面板的第一种电路原理图。
图6为本申请实施例提供的显示面板的第二种电路原理图。
图7为本申请实施例提供的AVDD改善前后的波形对比示意图。
 本发明的实施方式
为使本申请的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本申请进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
有鉴于上述提及的为源驱动器供电的AVDD被过度抽载电流，导致AVDD的电压幅值也瞬间降低的具体原因，请参阅图3、图4，图3所示的显示面板包括源驱动器（Source Driver）、电源模块（DC-DC）、第二电阻R1、第三电阻R2以及时序控制器（TCON）。时序控制器（TCON）通过点对点（P2P，Peer-to-Peer）网络传输协议传输视频数据至源驱动器（Source Driver）。电源模块（DC-DC）为源驱动器（Source Driver）提供模拟总电压AVDD，以供源驱动器（Source Driver）调制数据信号的电压幅值。第二电阻R1、第三电阻R2通过构成的反馈节点FB将模拟总电压AVDD反馈至电源模块（DC-DC），以稳定电源模块（DC-DC）输出的模拟总电压AVDD。
其中，源驱动器（Source Driver）包括图4所示的两种放大器，第一种放大器OP1的第一输入端接入对应的正极性参考电压，第一种放大器OP1的第二输入端与第一种放大器OP1的输出端OUT1电连接并输出对应的正极性灰阶电压，模拟总电压AVDD、模拟分电压HAVDD为第一种放大器OP1提供工作电源。
其中，模拟分电压HAVDD为模拟总电压AVDD的一个分压。正极性灰阶电压的范围为模拟分电压HAVDD至模拟总电压AVDD。
第二种放大器OP2的第一输入端接入对应的负极性参考电压，第二种放大器OP2的第二输入端与第二种放大器OP2的输出端OUT2电连接并输出对应的负极性灰阶电压，模拟分电压HAVDD、零电压为第二种放大器OP2提供工作电源。其中，负极性灰阶电压的范围为0至模拟分电压HAVDD。
也就是说，源驱动器（Source Driver）输出的数据信号的电压需要通过模拟总电压AVDD来提供，因此，当显示画面从轻载画面的空白区（Blanking）切换至重载画面的有效显示区（Active）时，模拟总电压AVDD的负载电流会突然加大，导致模拟总电压AVDD的电压幅值下降。而图3所示的反馈机制已经无法保证在有效显示区中模拟总电压AVDD的电压符合要求，进而致使显示面板在正向扫描过程中出现顶部显示泛白或者在反向扫描过程中出现底部显示泛白的问题。
基于此，有鉴于上述提及的源驱动器100（Source Driver）的供电电压降低导致显示泛白的技术问题，本实施例提供了一种显示面板的驱动电路，请参阅图3至图7，如图5、图6所示，该驱动电路包括源驱动器100（Source Driver）、电源模块200（DC-DC）、电压反馈模块300、电压调节模块400以及时序控制器500（TCON）中的至少一个。
其中，源驱动器100（Source Driver）的电压输入端与第一节点N1电连接。电源模块200（DC-DC）的电压输出端与第一节点N1电连接。电压反馈模块300串联于第一节点N1与接地端GND之间，电压反馈模块300的反馈节点FB与电源模块200（DC-DC）的反馈输入端电连接。电压调节模块400的第一端与反馈节点FB电连接，电压调节模块400的第二端与接地端GND电连接。时序控制器500（TCON）的数据输出接口与源驱动器100（Source Driver）的数据输入接口电连接，时序控制器500（TCON）的输出控制端与电压调节模块400的输入控制端电连接。
可以理解的是，本实施例提供的显示面板，通过电压反馈模块300维持第一节点N1的电位的情况下，时序控制器500（TCON）可以在即将出现显示泛白的情况下通过电压调节模块400进一步提高第一节点N1的电位，如此可以抵消源驱动器100（Source Driver）的供电电压的降低，进而保证了源驱动器100（Source Driver）的供电电压的稳定性，也改善或者避免了显示泛白的问题。
需要进行说明的是，时序控制器500（TCON）通过P2P网络传输协议为源驱动器100（Source Driver）提供对应的视频数据，源驱动器100（Source Driver）根据该视频数据输出对应的数据信号。时序控制器500（TCON）通过输出控制端为电压调节模块400的输入控制端提供对应的控制信号（AVDD Control）。
其中，时序控制器500（TCON）、源驱动器100（Source Driver）、或者电源模块200（DC-DC）中的任一个均可以被制作成为对应的芯片，以减少其自身的安装空间，进而减少显示面板的边框空间。电源模块200（DC-DC）还可以为一个直流转换电路。
在其中一个实施例中，电压调节模块400包括第一晶体管Q1和第一电阻R3，第一晶体管Q1的第一极与反馈节点FB电连接，第一晶体管Q1的控制极与时序控制器500（TCON）的输出控制端电连接；第一电阻R3的一端与第一晶体管Q1的第二极电连接，第一电阻R3的另一端与接地端GND电连接。
需要进行说明的是，第一电阻R3的作用是分压和限制流经第一晶体管Q1的第一极与第一晶体管Q1的第二极之间的电流，以防止损坏第一晶体管Q1。第一晶体管Q1可以为薄膜晶体管、场效应晶体管或者三极管，第一晶体管Q1为薄膜晶体管、场效应晶体管的情况下，第一极可以为源极或者漏极中的一个，第二极可以为源极或者漏极中的另一个，控制极可以为栅极。第一晶体管Q1为三极管的情况下，第一极可以为集电极或者发射极中的一个，第二极可以为集电极或者发射极中的零一个，控制极可以为基极。
其中，第一晶体管Q1可以为N沟道型晶体管，也可以为P沟道型晶体管。
在其中一个实施例中，电压反馈模块300包括第二电阻R1和第三电阻R2，第二电阻R1的一端与第一节点N1电连接，第二电阻R1的另一端与第一晶体管Q1的第一极电连接；第三电阻R2的一端与第一晶体管Q1的第一极电连接，第三电阻R2的另一端与接地端GND电连接。
需要进行说明的是，如图5所示，在图3的基础上增加时序控制器500（TCON）的1个输出引脚（AVDD_Control Pin），并连接到第一晶体管Q1上，然后通过时序控制器500（TCON）内部的模数转换器（ADC）可以调制控制信号（AVDD_Control）的电压幅值，从而控制第一晶体管Q1的导通电阻Rds（RQ1）。
假设电源模块200（DC-DC）的反馈输入端的基准电压为固定值VFB(通常为0.6V或0.8V)，则可以根据公式1-1得到模拟总电压AVDD。
AVDD=[(R1+R2)/VFB] ×[(1/R2)+1/(RQ1+R3)]  （1-1）
由公式1-1可知AVDD与RQ1成反比关系或者反向变化关系，而RQ1与加在第一晶体管Q1的控制极的电压成反比，即AVDD与AVDD_Control的电压幅值成正比关系或者正向变化关系。
其中，VFB即为反馈节点FB的电位。
由此可以得出，第一晶体管Q1可以用于通过第一极与第二极之间的电阻值提高或者避免影响第一节点N1的电位。
具体地，第一晶体管Q1处于截止状态的情况下，RQ1最大，电压调节模块400停止工作，以避免影响第一节点N1的电位。或者，第一晶体管Q1处于放大状态或者饱和导通状态的情况下，RQ1变小，电压调节模块400提高第一节点N1的电位。
其中，图5所示的显示面板，时序控制器500（TCON）需要具备画面侦测功能，该画面侦测功能可以识别轻载画面和重载画面。请结合图7所示，当时序控制器500（TCON）侦测到下一帧画面为重载画面时，即可在上一帧的Blanking区通过提高AVDD_Control的电压幅值，从而提高AVDD。
或者，时序控制器500（TCON）在侦测到由轻载帧画面切换至重载帧画面的情况下，控制电压调节模块400提高第一节点N1的电位。时序控制器500（TCON）在侦测到由重载帧画面切换至轻载帧画面、由轻载帧画面切换至轻载帧画面、或者由重载帧画面切换至轻载帧画面的情况下，控制电压调节模块400停止工作，以避免影响第一节点N1的电位。
其中，轻载帧画面为一帧的轻载画面。重载帧画面为一帧的重载画面。
可以理解的是，这种控制方式可保证在重载画面的Active区的开始多行（第1~第n行）的显示时间内，AVDD均能达到目标电压值。
其中，改善效果见图7所示，改善前AVDD在重载画面的Active区的开始多行（第1~第n行）的显示时间内，下降较多导致显示泛白的问题。改善后AVDD在重载画面的Active区的开始多行（第1~第n行）的显示时间内，通过电压调节模块400进行提高，并与负载的下拉相互抵消后，可以较为稳定地保持不变，进而改善或者避免了显示泛白的问题。
在其中一个实施例中，如图6所示，源驱动器100（Source Driver）包括比较模块110，比较模块110用于根据连续两帧中第一节点N1的电位差输出对应的电压侦测信号VDS(Voltage Detect Signal) ；时序控制器500（TCON）根据电压侦测信号控制电压调节模块400，以提高或者避免影响第一节点N1的电位。
需要进行说明的是，本实施例通过在源驱动器100（Source Driver）中增加比较模块110来实现AVDD的变化检测，因此，时序控制器500（TCON）可以不需要具备画面侦测功能即可改善或者避免显示泛白的问题。
具体地，源驱动器100（Source Driver）检测到AVDD在Blanking区和Active区存在较大电压差时，会通过VDS(Voltage Detect Signal) Pin将电压差传递给时序控制器500（TCON），时序控制器500（TCON）再通过AVDD_Control控制第一晶体管Q1的工作状态。
在其中一个实施例中，连续两帧中第一节点N1的电位呈下降趋势且连续两帧中第一节点N1的电位差大于或者等于预设值的情况下，时序控制器500（TCON）控制电压调节模块400提高第一节点N1的电位。
需要进行说明的是，本实施例限定提高第一节点N1的电位的情况，可以更为精准地改善显示泛白的问题。
在其中一个实施例中，连续两帧中第一节点N1的电位呈上升趋势或者相等的情况下，时序控制器500（TCON）控制电压调节模块400避免影响第一节点N1的电位。
需要进行说明的是，本实施例限定的情况说明当前显示画面存在显示泛白的可能性非常低，因此，可以控制电压调节模块400以节省功耗。
需要进行说明的是，上述显示面板既可以为液晶显示面板，也可以为自发光型显示面板，例如，有机发光二极管显示面板、微发光二极管显示面板、迷你发光二极管显示面板、或者量子点发光二极管显示面板。
可以理解的是，对本领域普通技术人员来说，可以根据本申请的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本申请所附的权利要求的保护范围。

Claims (20)

  1. 一种显示面板的驱动电路，其中，所述驱动电路包括：
    源驱动器，所述源驱动器的电压输入端与第一节点电连接；
    电源模块，所述电源模块的电压输出端与所述第一节点电连接；
    电压反馈模块，所述电压反馈模块串联于所述第一节点与接地端之间，所述电压反馈模块的反馈节点与所述电源模块的反馈输入端电连接；
    电压调节模块，所述电压调节模块的第一端与所述反馈节点电连接，所述电压调节模块的第二端与接地端电连接；以及
    时序控制器，所述时序控制器的数据输出接口与所述源驱动器的数据输入接口电连接，所述时序控制器的输出控制端与所述电压调节模块的输入控制端电连接。
  2. 根据权利要求1所述的驱动电路，其中，所述电压调节模块包括：
    第一晶体管，所述第一晶体管的第一极与所述反馈节点电连接，所述第一晶体管的控制极与所述时序控制器的输出控制端电连接；和
    第一电阻，所述第一电阻的一端与所述第一晶体管的第二极电连接，所述第一电阻的另一端与接地端电连接。
  3. 根据权利要求2所述的驱动电路，其中，所述电压反馈模块包括：
    第二电阻，所述第二电阻的一端与所述第一节点电连接，所述第二电阻的另一端与所述第一晶体管的第一极电连接；和
    第三电阻，所述第三电阻的一端与所述第一晶体管的第一极电连接，所述第三电阻的另一端与接地端电连接。
  4. 根据权利要求1所述的驱动电路，其中，所述源驱动器包括比较模块，所述比较模块用于根据连续两帧中所述第一节点的电位差输出对应的电压侦测信号；
    所述时序控制器根据所述电压侦测信号控制所述电压调节模块，以提高或者避免影响所述第一节点的电位。
  5. 一种如权利要求1所述的显示面板的驱动电路的驱动方法，其中，所述驱动方法包括：
    所述时序控制器在侦测到由轻载帧画面切换至重载帧画面的情况下，控制所述电压调节模块提高所述第一节点的电位。
  6. 根据权利要求5所述的驱动方法，其中，所述时序控制器在侦测到由轻载帧画面切换至重载帧画面的情况下，控制所述电压调节模块提高所述第一节点的电位的步骤，包括：
    连续两帧中所述第一节点的电位呈下降趋势且连续两帧中所述第一节点的电位差大于或者等于预设值的情况下，所述时序控制器控制所述电压调节模块提高所述第一节点的电位。
  7. 根据权利要求6所述的驱动方法，其中，所述连续两帧中所述第一节点的电位呈下降趋势且连续两帧中所述第一节点的电位差大于或者等于预设值的情况下，所述时序控制器控制所述电压调节模块提高所述第一节点的电位的步骤，包括：
    第一晶体管处于放大状态或者饱和导通状态的情况下，所述电压调节模块提高所述第一节点的电位。
  8. 根据权利要求5所述的驱动方法，其中，所述时序控制器在侦测到由重载帧画面切换至轻载帧画面、由轻载帧画面切换至轻载帧画面、或者由重载帧画面切换至轻载帧画面的情况下，控制所述电压调节模块停止工作，以避免影响所述第一节点的电位。
  9. 根据权利要求8所述的驱动方法，其中，所述时序控制器在侦测到由重载帧画面切换至轻载帧画面、由轻载帧画面切换至轻载帧画面、或者由重载帧画面切换至轻载帧画面的情况下，控制所述电压调节模块停止工作，以避免影响所述第一节点的电位的步骤，包括：
    连续两帧中所述第一节点的电位呈上升趋势或者相等的情况下，所述时序控制器控制所述电压调节模块避免影响所述第一节点的电位。
  10. 根据权利要求9所述的驱动方法，其中，所述连续两帧中所述第一节点的电位呈上升趋势或者相等的情况下，所述时序控制器控制所述电压调节模块避免影响所述第一节点的电位的步骤，包括：
    第一晶体管处于截止状态的情况下，所述电压调节模块停止工作，以避免影响所述第一节点的电位。
  11. 根据权利要求5所述的驱动方法，其中，所述电压调节模块包括：
    第一晶体管，所述第一晶体管的第一极与所述反馈节点电连接，所述第一晶体管的控制极与所述时序控制器的输出控制端电连接；和
    第一电阻，所述第一电阻的一端与所述第一晶体管的第二极电连接，所述第一电阻的另一端与接地端电连接。
  12. 根据权利要求11所述的驱动方法，其中，所述电压反馈模块包括：
    第二电阻，所述第二电阻的一端与所述第一节点电连接，所述第二电阻的另一端与所述第一晶体管的第一极电连接；和
    第三电阻，所述第三电阻的一端与所述第一晶体管的第一极电连接，所述第三电阻的另一端与接地端电连接。
  13. 一种如权利要求1所述的显示面板的驱动电路的驱动方法，其中，所述驱动方法包括：
    所述时序控制器在侦测到由轻载帧画面切换至重载帧画面的情况下，控制所述电压调节模块提高所述第一节点的电位；
    其中，所述源驱动器包括比较模块，所述比较模块用于根据连续两帧中所述第一节点的电位差输出对应的电压侦测信号；
    所述时序控制器根据所述电压侦测信号控制所述电压调节模块，以提高或者避免影响所述第一节点的电位。
  14. 根据权利要求13所述的驱动方法，其中，所述时序控制器在侦测到由轻载帧画面切换至重载帧画面的情况下，控制所述电压调节模块提高所述第一节点的电位的步骤，包括：
    连续两帧中所述第一节点的电位呈下降趋势且连续两帧中所述第一节点的电位差大于或者等于预设值的情况下，所述时序控制器控制所述电压调节模块提高所述第一节点的电位。
  15. 根据权利要求14所述的驱动方法，其中，所述连续两帧中所述第一节点的电位呈下降趋势且连续两帧中所述第一节点的电位差大于或者等于预设值的情况下，所述时序控制器控制所述电压调节模块提高所述第一节点的电位的步骤，包括：
    第一晶体管处于放大状态或者饱和导通状态的情况下，所述电压调节模块提高所述第一节点的电位。
  16. 根据权利要求13所述的驱动方法，其中，所述时序控制器在侦测到由重载帧画面切换至轻载帧画面、由轻载帧画面切换至轻载帧画面、或者由重载帧画面切换至轻载帧画面的情况下，控制所述电压调节模块停止工作，以避免影响所述第一节点的电位。
  17. 根据权利要求16所述的驱动方法，其中，所述时序控制器在侦测到由重载帧画面切换至轻载帧画面、由轻载帧画面切换至轻载帧画面、或者由重载帧画面切换至轻载帧画面的情况下，控制所述电压调节模块停止工作，以避免影响所述第一节点的电位的步骤，包括：
    连续两帧中所述第一节点的电位呈上升趋势或者相等的情况下，所述时序控制器控制所述电压调节模块避免影响所述第一节点的电位。
  18. 根据权利要求17所述的驱动方法，其中，所述连续两帧中所述第一节点的电位呈上升趋势或者相等的情况下，所述时序控制器控制所述电压调节模块避免影响所述第一节点的电位的步骤，包括：
    第一晶体管处于截止状态的情况下，所述电压调节模块停止工作，以避免影响所述第一节点的电位。
  19. 根据权利要求13所述的驱动方法，其中，所述电压调节模块包括：
    第一晶体管，所述第一晶体管的第一极与所述反馈节点电连接，所述第一晶体管的控制极与所述时序控制器的输出控制端电连接；和
    第一电阻，所述第一电阻的一端与所述第一晶体管的第二极电连接，所述第一电阻的另一端与接地端电连接。
  20. 根据权利要求19所述的驱动方法，其中，所述电压反馈模块包括：
    第二电阻，所述第二电阻的一端与所述第一节点电连接，所述第二电阻的另一端与所述第一晶体管的第一极电连接；和
    第三电阻，所述第三电阻的一端与所述第一晶体管的第一极电连接，所述第三电阻的另一端与接地端电连接。
PCT/CN2023/127556 2023-06-15 2023-10-30 显示面板的驱动电路及其驱动方法 Ceased WO2024255067A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202310708514.1 2023-06-15
CN202310708514.1A CN116543686B (zh) 2023-06-15 2023-06-15 显示面板的驱动电路及其驱动方法

Publications (1)

Publication Number Publication Date
WO2024255067A1 true WO2024255067A1 (zh) 2024-12-19

Family

ID=87452624

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2023/127556 Ceased WO2024255067A1 (zh) 2023-06-15 2023-10-30 显示面板的驱动电路及其驱动方法

Country Status (2)

Country Link
CN (1) CN116543686B (zh)
WO (1) WO2024255067A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116543686B (zh) * 2023-06-15 2023-10-17 Tcl华星光电技术有限公司 显示面板的驱动电路及其驱动方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417078B (en) * 1997-12-09 2001-01-01 Fujitsu Ltd Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device
CN103578413A (zh) * 2012-07-26 2014-02-12 三星显示有限公司 电压发生器、其驱动方法和使用其的有机发光显示设备
US20150194085A1 (en) * 2014-01-03 2015-07-09 Samsung Display Co., Ltd. Driving voltage generating device, display device including the same, and method of generating driving voltage
CN106409260A (zh) * 2016-11-17 2017-02-15 京东方科技集团股份有限公司 电压补偿电路及其电压补偿方法、显示面板及显示装置
CN110635688A (zh) * 2019-09-24 2019-12-31 福州京东方光电科技有限公司 供电电路和显示装置
CN112735348A (zh) * 2020-12-31 2021-04-30 Tcl华星光电技术有限公司 驱动电路、驱动方法及显示装置
CN113053326A (zh) * 2021-03-16 2021-06-29 Tcl华星光电技术有限公司 背光驱动电路及显示装置
CN116543686A (zh) * 2023-06-15 2023-08-04 Tcl华星光电技术有限公司 显示面板的驱动电路及其驱动方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060118702A (ko) * 2005-05-17 2006-11-24 엘지.필립스 엘시디 주식회사 액정표시장치
CN111223461B (zh) * 2020-01-16 2023-05-26 昆山龙腾光电股份有限公司 一种调压电路和显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417078B (en) * 1997-12-09 2001-01-01 Fujitsu Ltd Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device
CN103578413A (zh) * 2012-07-26 2014-02-12 三星显示有限公司 电压发生器、其驱动方法和使用其的有机发光显示设备
US20150194085A1 (en) * 2014-01-03 2015-07-09 Samsung Display Co., Ltd. Driving voltage generating device, display device including the same, and method of generating driving voltage
CN106409260A (zh) * 2016-11-17 2017-02-15 京东方科技集团股份有限公司 电压补偿电路及其电压补偿方法、显示面板及显示装置
CN110635688A (zh) * 2019-09-24 2019-12-31 福州京东方光电科技有限公司 供电电路和显示装置
CN112735348A (zh) * 2020-12-31 2021-04-30 Tcl华星光电技术有限公司 驱动电路、驱动方法及显示装置
CN113053326A (zh) * 2021-03-16 2021-06-29 Tcl华星光电技术有限公司 背光驱动电路及显示装置
CN116543686A (zh) * 2023-06-15 2023-08-04 Tcl华星光电技术有限公司 显示面板的驱动电路及其驱动方法

Also Published As

Publication number Publication date
CN116543686A (zh) 2023-08-04
CN116543686B (zh) 2023-10-17

Similar Documents

Publication Publication Date Title
EP4297007A1 (en) Pixel circuit and driving method thereof, and display panel
CN113763888A (zh) 显示面板及显示装置
CN111243523A (zh) 显示面板调光方法及装置、显示面板、显示装置
CN114299859B (zh) 一种阵列基板及其驱动方法、显示面板和显示装置
CN119314406B (zh) 侦测电路、侦测方法和显示装置
CN112863429B (zh) 发光二极管驱动电路及显示面板
US20110109537A1 (en) Backlight control for display devices
WO2022142075A1 (zh) 驱动电路、驱动方法及显示装置
CN114141203B (zh) 背光驱动电路及显示装置
WO2021083155A1 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN115798411A (zh) 显示面板及其驱动方法、显示装置
WO2024255067A1 (zh) 显示面板的驱动电路及其驱动方法
US12191829B2 (en) Differential amplifier and a data driving device
WO2025020489A1 (zh) 像素电路及显示面板
WO2023040004A1 (zh) 显示面板的光源驱动电路和光源驱动方法
CN110728939A (zh) 显示设备
CN110010053B (zh) 栅极电压控制电路、栅极驱动电路、显示装置
CN117746787A (zh) 显示面板及其驱动方法、显示装置
WO2021179769A1 (zh) 驱动电路、功率电路以及投影设备
CN115731842B (zh) 像素电路及其驱动方法、显示面板
WO2023087381A1 (zh) 电压控制电路、显示面板
TWI867505B (zh) 用於驅動發光二極體面板的源極驅動器、驅動系統及顯示系統
TW201933325A (zh) 顯示裝置的參考電壓產生器
CN117995120A (zh) 数据驱动装置
CN115469703A (zh) 线性稳压电路、工作方法及电子设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23941291

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE