WO2024119842A1 - 基于等离子体处理的低维半导体材料晶体管的制备方法 - Google Patents
基于等离子体处理的低维半导体材料晶体管的制备方法 Download PDFInfo
- Publication number
- WO2024119842A1 WO2024119842A1 PCT/CN2023/108776 CN2023108776W WO2024119842A1 WO 2024119842 A1 WO2024119842 A1 WO 2024119842A1 CN 2023108776 W CN2023108776 W CN 2023108776W WO 2024119842 A1 WO2024119842 A1 WO 2024119842A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor material
- low
- dimensional semiconductor
- electrode
- vacuum
- Prior art date
Links
- 239000000463 material Substances 0.000 title claims abstract description 110
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000012545 processing Methods 0.000 title claims abstract description 9
- 238000011065 in-situ storage Methods 0.000 claims abstract description 30
- 238000002360 preparation method Methods 0.000 claims abstract description 13
- 239000007789 gas Substances 0.000 claims description 46
- 238000009832 plasma treatment Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 239000013077 target material Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 229910018503 SF6 Inorganic materials 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 5
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 5
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 5
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 238000002207 thermal evaporation Methods 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000001017 electron-beam sputter deposition Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000006250 one-dimensional material Substances 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims description 2
- 150000002431 hydrogen Chemical class 0.000 claims 1
- 229910000037 hydrogen sulfide Inorganic materials 0.000 claims 1
- 238000001771 vacuum deposition Methods 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 7
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 7
- 239000010453 quartz Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 2
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 2
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 2
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052961 molybdenite Inorganic materials 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical class [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011203 carbon fibre reinforced carbon Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 150000003606 tin compounds Chemical class 0.000 description 1
- ITRNXVSDJBHYNJ-UHFFFAOYSA-N tungsten disulfide Chemical compound S=[W]=S ITRNXVSDJBHYNJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
Definitions
- Plasma treatment is performed on the low-dimensional semiconductor material in a vacuum process chamber, and an electrode is vacuum deposited in situ to form a source/drain contact region between the low-dimensional semiconductor material and the electrode; the specific process includes:
- Figure 3 shows the steps before forming the source/drain contact region between the low-dimensional semiconductor material and the electrode, wherein (1) is a schematic diagram of providing a substrate; (2) is a schematic diagram of obtaining the low-dimensional semiconductor material on the substrate; (3) is a schematic diagram of the coating step of the photolithography process selected in the embodiment; and (4) is a schematic diagram of the photolithography process selected in the embodiment to form the photoresist window of the source/drain region between the low-dimensional semiconductor material and the electrode.
- Figure 6 is a structural diagram of a high current density low-dimensional semiconductor material transistor based on plasma treatment according to the present invention, wherein (1) is a front view structural diagram of the transistor prepared in Example 1; (2) is a front view structural diagram of the transistor prepared in Example 2; and (3) is a top view structural diagram of the transistor prepared in Example.
- low-dimensional semiconductor materials include zero-dimensional materials, one-dimensional materials or two-dimensional materials with semiconductor properties.
- Zero-dimensional materials are quantum dots or nanoparticles;
- one-dimensional semiconductor materials are materials with one-dimensional carrier transport dimensions;
- common two-dimensional materials are materials with two-dimensional carrier transport dimensions.
- the thickness of the low-dimensional semiconductor material is less than 80nm;
- the gas introduced is argon gas
- the gas flow rate of the gas inlet directly connected to the plasma treatment process chamber 1 is set to 300 sccm
- the valve 17 for controlling the gas flow rate is opened
- the vacuum degree of the plasma treatment process chamber is adjusted to 0.8 Pa
- the power supply device 11 for providing bias is a reactive ion etching (RIE) device
- the power is set to 500 W
- the power of the radio frequency power supply 15 connected to the quartz tube for plasmaizing the gas is set to 500 W
- the corresponding power supply is turned on, as shown in FIG. 5 (1)
- the plasma 6 is an argon plasma
- the treatment time is 60 s.
- Example 2 is similar to Example 1, with the difference being the plasma gas, gas flow, the device selected for providing bias power supply device 11 and the set power, the power of RF power supply 15 and the processing time, and the prepared transistor, as shown in Figures 6(1) and 6(2), the contact mode between the electrode and molybdenum disulfide in Example 1 is top contact, and the contact mode between the electrode and molybdenum disulfide in Example 2 is edge contact.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体器件技术领域，具体为基于等离子体处理的低维半导体材料晶体管制备方法。本发明方法包括：提供低维半导体材料结构的工件并制备成样品；在真空腔室中通入气体电离形成等离子体，与源极/漏极接触区域的低维半导体材料发生反应；原位真空沉积电极，形成低维半导体材料与电极的源极/漏极接触区域；最后进行剥离工艺，完成晶体管的制备。本发明可降低低维半导体材料与电极的源极/漏极接触区域的界面态缺陷密度、费米钉扎效应，提高晶体管的开态电流密度，并增加半导体材料晶圆上芯片元器件的可靠性和器件良率。
Description
本发明属于半导体器件技术领域，具体涉及低维半导体材料晶体管制备方法。
等离子体由部分电离的带电原子核、电子以及未电离的中性粒子集合组成，整体呈中性，其在半导体技术领域主要应用是刻蚀及表面清洁，衍生出的等离子体加工也是一种成熟的材料加工工艺，基于提升低维半导体材料晶圆上芯片元器件可靠性和良率的等离子体加工工艺也逐渐被证实具有有效性。同时，基于低维半导体材料所制备的晶体管理论上具有高器件迁移率和开态电流密度，然而实际结果却与理论数值相差较大，其中一个重要因素是形成了较高的电极接触势垒。常规低维半导体材料晶体管与电极的接触方式是在低维半导体材料表面沉积金属电极，金属和低维半导体材料表面的接触界面可能产生不平整的范德瓦尔斯(vdW)间隙；高能量的金属在部分区域也会进入低维半导体材料晶格形成缺陷；不匹配的等离子体气氛和能量选择也会对亚10nm厚度的低维半导体材料造成非预期掺杂，或形成非预期缺陷；这些因素共同导致源极/漏极接触区域产生金属诱导间隙态(MIGS)，不理想的肖特基势垒(SB)，从而导致费米能级钉扎(FLP)和高接触电阻(RC)的产生。
因此，期待一种可以有效基于等离子体处理的高电流密度低维半导体材料晶体管制备方法，经等离子体处理后，原位真空沉积电极，避免活化的材料表面受杂质的污染；在保持清洁的接触界面条件下沉积电极，从而降低低维半导体材料与电极的源极/漏极接触区域的界面态缺陷密度和费米钉扎效应，提高低维半导体材料晶体管的开态电流密度，晶体管的阈值电压可调，并增加了低维半导体材料晶圆上芯片元器件的可靠性和器件良率。
发明内容
本发明的目的是提出一种基于等离子体处理的高电流密度低维半导体材料晶体管制备方法，以有效提升低维半导体材料晶体管的开态电流密度。
本发明提供的基于等离子体处理的低维半导体材料晶体管制备方法，具体步骤为：
(1)提供具有低维半导体材料结构的工件，并制备成样品；具体包括：
用光刻工艺或掩膜版工艺图形化所述低维半导体材料与电极的源极/漏极接触区域，以在源极/漏极接触区域形成窗口，并将样品固定于真空工艺腔室内可移动载物台上；
(2)对真空工艺腔室进行抽真空处理，本底真空度小于5.0E-2Pa，以清理所述真空工艺腔室内的残余气体
(3)在真空工艺腔室中对低维半导体材料进行等离子体处理，并原位真空沉积电极，形成低维半导体材料与电极的源极/漏极接触区域；具体流程包括：
(3.1)向所述真空工艺腔室中通入气体，使所述气体电离形成等离子体，并与所述源极/漏极接触区域的低维半导体材料发生反应；
(3.2)然后，在所述原位真空下沉积电极，以在所述工艺腔室内形成所述低维半导体材料与电极的源极/漏极接触区域；
(3.3)最后，进行剥离工艺，定义晶体管的沟道，完成晶体管的制备。
可选地，所述低维半导体材料，包括呈半导体属性的零维材料、一维材料或二维材料，所述低维半导体材料的厚度范围为单原子层的亚1nm至80nm；所述具有低维半导体材料结构的工件，包含衬底和所述低维半导体材料。
可选地，所述原位真空沉积电极，为等离子体与低维半导体材料发生反应后，关闭气路后的同一真空工艺腔室环境或同为真空的两个及两个以上相连的工艺腔室环境，以在所述低维半导体材料与所述电极的源极/漏极接触区域进行等离子体处理后原位真空沉积所述电极。
可选地，所述沉积电极，采用真空热蒸镀、电子束蒸镀或溅射镀膜的方法实现，所述沉积电极厚度范围为1nm至1000nm，以形成所述低维半导体材料与电极的源极/漏极接触区域。
可选地，所述气体，包括氮气(N2)、氧气(O2)、氢气(H2)、氩气(Ar)、氩氢混合气体(Ar/H2)、氨气(NH3)、硫化氢(H2S)、氯气(Cl2)、四氟化碳(CF4)、六氟化硫(SF6)的一种或多种，以电离形成等离子体与所述低维半导体材料发生反应后在所述原位真空沉积所述电极。
可选地，所述气体电离形成等离子体与所述低维半导体材料发生反应后在所述原位真空沉积所述电极，其工艺条件包括：
等离子体处理过程中，工艺腔室真空度范围为0.05Pa至20Pa，气体流量范围为5sccm至500sccm，使气体等离子体化的射频电源功率为1W至3500W，与载物台连接的提供偏压的电源功率为1W至4500W，等离子体处理工艺时间为5s至7200s，所述待沉积电极的靶材及放置靶材的装置与样品距离为5cm–250cm，所述电极沉积速率为至
可选地，在等离子体处理原位沉积电极之前，还包括：
设置可移动载物台在腔室内的水平位置、垂直位置和转速，向所述真空工艺腔室中通入所述气体的一种或多种，设置所述使气体等离子体化的射频电源功率和所述与载物台连接的提供偏压的电源装置功率，开启相应电源，设定工艺处理时间；后在所述原位真空条件下，在所述源极/漏极接触区域沉积所述电极。
本发明的特征和有益效果与现有技术相比在于：
本发明对低维半导体材料与电极的源极/漏极接触区域进行等离子体处理后原位真空沉积电极，使处理后具有活性表面的低维半导体材料避免受到环境中杂质的污染，同时对低维半导体材料进行等离子体处理，使得低维半导体材料和电极接触界面的能级关系更加匹配，从而降低低维半导体材料与电极的源极/漏极接触区域的界面态缺陷密度、费米钉扎效应，提高两倍及以上低维半导体材料晶体管的开态电流密度，晶体管的阈值电压可调，并增加了低维半导体材料晶圆上芯片元器件的可靠性和器件良率，有望在未来被应用于基于晶圆级低维半导体材料的集成电路加工工艺和工业生产中。
本发明同时具有文中附图和具体实施方式中所描述的其它特征和有益效果，这些特征和有益效果在并入本文中的附图和随后的具体实施方式中将是显而易见的，或者将在
并入本文中的附图和随后的具体实施方式中进行详细陈述，这些附图和具体实施方式共同用于解释本发明的特定原理。
图1为本发明基于等离子体处理的低维半导体材料晶体管制备方法流程图。
图2为本发明涉及的等离子体处理-原位真空沉积电极集成设备的概要图。
图3为在形成低维半导体材料与电极的源极/漏极接触区域之前的步骤，其中，(1)为提供一衬底的示意图；(2)为衬底上获得低维半导体材料的示意图；(3)为实施例选用光刻工艺的涂胶步骤的示意图；(4)为实施例选用光刻工艺形成低维半导体材料与电极的源极/漏极区域光刻胶窗口的示意图。
图4为实施例1涉及的等离子体处理后原位真空沉积电极的步骤示意图，其中，(1)为等离子体处理开始阶段的示意图；(2)为等离子体处理一段时间后的示意图；(3)为等离子体处理后原位真空沉积电极的示意图；(4)为剥离工艺后的示意图。
图5为实施例2涉及的等离子体处理后原位真空沉积电极的步骤示意图，其中，(1)为等离子体处理开始阶段的示意图；(2)为等离子体处理后形成低维半导体材料窗口的示意图；(3)为形成低维半导体材料窗口后原位真空沉积电极的示意图；(4)为剥离工艺后的示意图。
图6为本发明涉及的基于等离子体处理的高电流密度低维半导体材料晶体管的结构图，其中，(1)为实施例1制备的晶体管的主视结构图；(2)为实施例2制备的晶体管的主视结构图；(3)为实施例制备的晶体管的俯视结构图。
图中标号：1为等离子体处理工艺腔室，11为提供偏压的电源装置，12为可移动载物台，13为样品，14为线圈，15为射频电源，16为石英管装置，17为控制气体流量的阀门，2为沉积电极工艺腔室，21为腔室之间连接的阀门，22为待沉积电极的靶材及放置靶材的装置，3为低维半导体材料衬底，4为低维半导体材料，5为光刻胶，6为等离子体，7为等离子体处理的低维半导体材料区域，8为真空中待沉积的电极材料，9为沉积的电极材料，10为偏压下等离子体处理形成的低维半导体材料窗口。
下面结合实施例和附图对本发明做进一步详细描述。需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。术语“上”、“中”、“下”和基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。本发明提供了优选的实施例，提供这些实施例是为了使本发明更加透彻和完整，并且能够将本发明的范围完整地传达给本领域的技术人员，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。
本发明提供的基于等离子体处理的低维半导体材料晶体管制备方法，如图1所示，包括以下步骤：
S1、提供一衬底；
具体地，如图3(1)所示，衬底3包括本领域常用衬底，可选为硅片、石英玻璃、蓝宝石、柔性PI的一种；
优选地，衬底3为硅片，包括硅层和二氧化硅层，其中，硅层为p型重掺杂硅，二氧化硅层为热氧化生长厚度为100nm-300nm的二氧化硅。
S2、如图3(2)所示，在衬底3上生长或转移低维半导体材料4；
具体地，低维半导体材料包括呈半导体属性的零维材料、一维材料或二维材料，零维材料为量子点或纳米颗粒；一维半导体材料为载流子输运维度为一维的材料；常见二维材料为载流子输运维度为二维。所述低维半导体材料的厚度小于80nm；
优选地，零维半导体材料为砷化镓量子点或铟镓砷量子阱；一维半导体材料为碳纳米管或碳纳米线；二维半导体材料为二硫化钼、二硫化钨或呈半导体属性的石墨烯。衬底3上的低维半导体材料4为上述低维半导体材料的一种或多种组成。
S3、对低维半导体材料的源极/漏极电极区域进行图形化；
具体地，如图3(3)所示，选用光刻工艺，对光刻胶5进行曝光，形成光刻胶窗口。
S4、将待使用本发明工艺的样品放入工艺腔室，抽至真空；
具体地，如图2所示，刻蚀工艺腔室1和沉积电极工艺腔室2的真空度可至5.0E-2Pa以下，样品13固定于可移动载物台12，抽真空。
优选地，本底真空度为1.0E-4Pa。
S5、对样品进行等离子体处理；
具体地，如图2所示，设置可移动载物台12在腔室内的水平位置、垂直位置和转速，打开控制气体流量的阀门17，设置气体流量，向等离子体处理工艺腔室1中通入气体，所述使气体等离子体化的射频电源15与石英管装置16连接或直接与等离子体处理工艺腔室1连接，设置所述使气体等离子体化的射频电源15的功率和所述与载物台连接的提供偏压的电源装置11的功率，开启相应电源，设定等离子体处理工艺时间；
优选地，与载物台连接的提供偏压的电源装置11为反应离子刻蚀(RIE)模式或等离子刻蚀(PE)模式。
具体地，气体包括氮气(N2)、氧气(O2)、氢气(H2)、氩气(Ar)、氩氢混合气体(Ar/H2)、氨气(NH3)、硫化氢(H2S)、氯气(Cl2)、四氟化碳(CF4)、六氟化硫(SF6)的一种或多种；等离子体处理过程中工艺腔室真空度范围为0.05Pa至20Pa，所述气体流量范围为5sccm至500sccm，所述使气体等离子体化的射频电源功率为1W至3500W，所述与载物台连接的提供偏压的电源装置功率为1W至4500W，等离子体处理工艺时间为5s至7200s。
优选地，产生等离子体的气体进气方式为石英管装置16中进气或为腔室环绕式，在等离子体处理工艺腔室1四周有多个进气口同时进气。
S6、原位真空沉积电极；
具体地，如图2所示，等离子体处理结束后关闭气路、相应阀门和相应电源，抽真空至本底真空度，打开腔室之间连接的阀门21，在原位真空条件下，待沉积电极的靶材及放置靶材的装置与样品距离为5cm–250cm，所述电极沉积速率为至采用真空热蒸镀、电子束蒸镀或溅射镀膜的方法实现电极的沉积，沉积电极厚度范围为1nm至1000nm，电极材料为本领域常用材料，可选为金属电极材料或TiN化合物电极材料。
S7、剥离工艺；
具体地，沉积电极后取样，如图4(4)和图5(4)所示，去除掩模作用的光刻胶。
S8、定义晶体管的沟道，完成晶体管的制备；
具体地，如图6所示，刻蚀沟道区域外的低维半导体材料，制备成背栅结构的低维半导体材料晶体管。
实施例1，对应图1的制备方法流程图，对应图2的集成设备，对应图3形成低维半导体材料与电极的源极/漏极接触区域之前的步骤的器件结构图，对应图4的等离子体处理后原位真空沉积电极步骤的结构示意图，对应图6(1)和图6(3)的低维半导体材料晶体管的主视和俯视结构图：
如图3所示，衬底3为p型重掺杂硅上热氧化生长280nm氧化硅的衬底结构，低维半导体材料4为用金属有机化学气相沉积法在氧化硅上原位生长单层二硫化钼，旋涂光刻胶，形成低维半导体材料与电极的源极/漏极区域光刻胶窗口。
将形成光刻胶窗口后的单层二硫化钼样品放入工艺腔室，固定于可移动载物台12，抽至真空度为8.0E-5Pa，可移动载物台12的水平和垂直位置都处于腔室中间位置，自转速度为5r/min；
如图2所示，通入气体为氮气，石英管装置16中气体流量设置为100sccm，打开与石英管装置16连接的控制气体流量的阀门17，等离子体处理工艺腔室1的真空度调整为3Pa，设置使气体等离子体化的与石英管连接的射频电源15功率为10W，开启相应电源，如图4(1)和图4(2)所示，等离子体6为氮等离子体，处理时间为60s，随着工艺的进行，等离子体处理的低维半导体材料区域7深度变大；等离子体处理结束后关闭气路、相应阀门和相应电源，抽真空至本底真空度，打开腔室之间连接的阀门21，在原位真空条件下，待沉积电极的靶材及放置靶材的装置与样品距离为100cm，所述电极沉积速率采用真空热蒸镀工艺蒸镀金属材料金，如图4(3)所示，厚度为100nm。沉积电极结束后取样，如图4(4)所示，去除掩模作用的光刻胶。
定义晶体管的沟道，完成晶体管的制备，图6(1)为本实施例的晶体管结构主视图，图6(3)为本实施例的晶体管结构俯视图。
实施例2，对应图1的制备方法流程图，对应图2的集成设备，对应图3形成低维半导体材料与电极的源极/漏极接触区域之前的步骤的器件结构图，对应图5的等离子体处理后原位真空沉积电极步骤的结构示意图，对应图6(1)和图6(3)的低维半导体材料晶体管的主视和俯视结构图：
如图3所示，衬底3为p型重掺杂硅上热氧化生长280nm氧化硅的衬底结构，低维半导体材料4为用化学气相沉积法在氧化硅上原位生长单层二硫化钼，旋涂光刻胶，形成低维半导体材料与电极的源极/漏极区域光刻胶窗口。
将形成光刻胶窗口后的单层二硫化钼样品放入工艺腔室，固定于可移动载物台12，抽至真空度为9E-5Pa，可移动载物台12的水平和垂直位置都处于腔室中间位置，自转速度为3r/min；
如图2所示，通入气体为氩气，与等离子体处理工艺腔室1直接连接的进气口设置气体流量为300sccm，打开相应控制气体流量的阀门17，等离子体处理工艺腔室的真空度调整为0.8Pa，提供偏压的电源装置11为反应离子刻蚀(RIE)装置，设置功率为500W，设置使气体等离子体化的与石英管连接的射频电源15功率为500W，开启相应电源，如图5(1)
和图5(2)所示，等离子体6为氩等离子体，处理时间为60s，随着工艺的进行，等离子体处理的低维半导体材料区域7深度变大，一段时间后，出现偏压下等离子体处理形成的低维半导体材料窗口10；等离子体处理结束后关闭气路、相应阀门和相应电源，抽真空至本底真空度，打开腔室之间连接的阀门21，在原位真空条件下，待沉积电极的靶材及放置靶材的装置与样品距离为100cm，所述电极沉积速率采用真空电子束蒸镀工艺蒸镀金属材料金，如图5(3)所示，厚度为100nm。沉积电极结束后取样，如图5(4)所示，去除掩模作用的光刻胶。
定义晶体管的沟道，完成晶体管的制备，图6(2)为本实施例的晶体管结构主视图，图6(3)为本实施例的晶体管结构俯视图。
实施例1和实施例2制备的晶体管晶体管与现有技术制备的晶体管进行性能指标对比的统计见表1。
表1
除表中所注明的区别之外，晶体管的制备工艺及测试方法完全一致。由此可见，本方法能够有效提升低维半导体材料晶体管的开态电流密度，并对阈值电压进行调控。
实施例2与实施例1类似，其区别在于等离子体气体、气体流量、提供偏压的电源装置11选用的装置及设定功率、射频电源15功率和处理时间的选择，且制备的晶体管，如图6(1)和图6(2)所示，实施例1中电极与二硫化钼的接触方式为顶部接触，实施例2中电极与二硫化钼的接触方式为边缘接触。
以上描述了本发明的具体实施方式，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。
Claims (6)
- 一种基于等离子体处理的低维半导体材料晶体管的制备方法，其特征在于，具体步骤为：(1)提供具有低维半导体材料结构的工件，并制备成样品；具体包括：用光刻工艺或掩膜版工艺图形化所述低维半导体材料与电极的源极/漏极接触区域，以在源极/漏极接触区域形成窗口，并将样品固定于真空工艺腔室内可移动载物台上；(2)对真空工艺腔室进行抽真空处理，本底真空度小于5.0E-2Pa，以清理所述真空工艺腔室内的残余气体；(3)在真空工艺腔室中对低维半导体材料进行等离子体处理，并原位真空沉积电极，形成低维半导体材料与电极的源极/漏极接触区域；具体流程包括：(3.1)向所述真空工艺腔室中通入气体，使所述气体电离形成等离子体，并与所述源极/漏极接触区域的低维半导体材料发生反应；(3.2)然后，在所述原位真空下沉积电极，以在所述工艺腔室内形成所述低维半导体材料与电极的源极/漏极接触区域；(3.3)最后，进行剥离工艺，定义晶体管的沟道，完成晶体管的制备。
- 根据权利要求1所述的制备方法，其特征在于，所述低维半导体材料，包括呈半导体属性的零维材料、一维材料或二维材料，所述低维半导体材料的厚度范围为单原子层的亚1nm至80nm；所述具有低维半导体材料结构的工件，包含衬底和所述低维半导体材料。
- 根据权利要求2所述的制备方法，其特征在于，所述原位真空沉积电极，为等离子体与低维半导体材料发生反应后，关闭气路后的同一真空工艺腔室环境或同为真空的两个及两个以上相连的工艺腔室环境，以在所述低维半导体材料与所述电极的源极/漏极接触区域进行等离子体处理后原位真空沉积所述电极。
- 根据权利要求3所述的制备方法，其特征在于，所述沉积电极采用真空热蒸镀、电子束蒸镀或溅射镀膜的方法实现，所述沉积电极厚度范围为1nm至1000nm，以形成所述低维半导体材料与电极的源极/漏极接触区域。
- 根据权利要求4所述的制备方法，其特征在于，所述气体为氮气、氧气、氢气、氩气、氩氢混合气体、氨气、硫化氢、氯气、四氟化碳、六氟化硫的一种或多种；以电离形成等离子体与所述低维半导体材料发生反应后在所述原位真空沉积所述电极。
- 根据权利要求5所述的制备方法，其特征在于，所述气体电离形成等离子体与所述低维半导体材料发生反应后在所述原位真空沉积所述电极，其工艺条件为：等离子体处理过程中，工艺腔室真空度范围为0.05Pa至20Pa，气体流量范围为5sccm至500sccm，使气体等离子体化的射频电源功率为1W至3500W，与载物台连接的提供偏压的电源装置功率为1W至4500W，等离子体处理工艺时间为5s至7200s，所述待沉积电极的靶材及放置靶材的装置与样品距离为5cm-250cm，所述电极沉积速率为至
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211575582.7 | 2022-12-08 | ||
| CN202211575582.7A CN115881537A (zh) | 2022-12-08 | 2022-12-08 | 基于等离子体处理的低维半导体材料晶体管的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2024119842A1 true WO2024119842A1 (zh) | 2024-06-13 |
Family
ID=85766680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2023/108776 WO2024119842A1 (zh) | 2022-12-08 | 2023-07-23 | 基于等离子体处理的低维半导体材料晶体管的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115881537A (zh) |
| WO (1) | WO2024119842A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115881537A (zh) * | 2022-12-08 | 2023-03-31 | 复旦大学 | 基于等离子体处理的低维半导体材料晶体管的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1532899A (zh) * | 2003-03-24 | 2004-09-29 | 中国科学院化学研究所 | 一种具有纳米结的氮化碳/碳纳米管场效应晶体管的制备方法 |
| KR20130035617A (ko) * | 2011-09-30 | 2013-04-09 | 삼성전자주식회사 | 그래핀상의 금속 박막의 형성 방법 |
| KR20190110724A (ko) * | 2018-03-21 | 2019-10-01 | 재단법인차세대융합기술연구원 | 그래핀산화물 또는 그래핀산화물 복합소재의 표면에 금속을 패터닝하는 방법 |
| CN115881537A (zh) * | 2022-12-08 | 2023-03-31 | 复旦大学 | 基于等离子体处理的低维半导体材料晶体管的制备方法 |
-
2022
- 2022-12-08 CN CN202211575582.7A patent/CN115881537A/zh active Pending
-
2023
- 2023-07-23 WO PCT/CN2023/108776 patent/WO2024119842A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1532899A (zh) * | 2003-03-24 | 2004-09-29 | 中国科学院化学研究所 | 一种具有纳米结的氮化碳/碳纳米管场效应晶体管的制备方法 |
| KR20130035617A (ko) * | 2011-09-30 | 2013-04-09 | 삼성전자주식회사 | 그래핀상의 금속 박막의 형성 방법 |
| KR20190110724A (ko) * | 2018-03-21 | 2019-10-01 | 재단법인차세대융합기술연구원 | 그래핀산화물 또는 그래핀산화물 복합소재의 표면에 금속을 패터닝하는 방법 |
| CN115881537A (zh) * | 2022-12-08 | 2023-03-31 | 复旦大学 | 基于等离子体处理的低维半导体材料晶体管的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115881537A (zh) | 2023-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120098599A1 (en) | Enhancement mode hemt for digital and analog applications | |
| WO2024119842A1 (zh) | 基于等离子体处理的低维半导体材料晶体管的制备方法 | |
| CN107742644A (zh) | 一种高性能常关型的GaN场效应晶体管及其制备方法 | |
| CN110660643A (zh) | 一种优化氮化镓高电子迁移率晶体管钝化的方法 | |
| WO2022165885A1 (zh) | 一种提高槽栅GaN MIS FET器件可靠性的方法 | |
| CN110164976B (zh) | 应变型氧化镓mosfet器件结构及制备方法 | |
| WO2024119841A1 (zh) | 基于等离子体掺杂调控低维半导体材料电学性能的方法 | |
| CN112466942B (zh) | 具有插指型金刚石散热层的GaN HEMT及制备方法 | |
| CN108447788B (zh) | 增强型高电子迁移率晶体管的制备方法 | |
| JP2002057167A (ja) | 半導体素子及びその製造方法 | |
| JP3436278B2 (ja) | 電界効果トランジスタ | |
| CN117711940A (zh) | 一种增强型hemt器件结构及其制作方法 | |
| CN109037340A (zh) | T型栅Ge/SiGe异质结隧穿场效应晶体管及制备方法 | |
| CN102646705A (zh) | MIS栅GaN基增强型HEMT器件及制作方法 | |
| KR100450740B1 (ko) | 헤테로접합형 전계효과 트랜지스터 소자의 제조방법 | |
| CN116387361A (zh) | SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法 | |
| CN114121655B (zh) | 一种基于增强型器件的自终止刻蚀方法及器件 | |
| CN116013989A (zh) | 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法 | |
| CN113140630B (zh) | 增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法 | |
| JP2000114523A (ja) | ダイヤモンド電界効果トランジスタ及びその製造方法 | |
| CN112510089B (zh) | 基于插指状复合金刚石层的GaN HEMT及制备方法 | |
| US20230290834A1 (en) | ENHANCEMENT-MODE GaN HFET | |
| CN107481935A (zh) | 金刚石基场效应晶体管的制备方法 | |
| JP2006100455A (ja) | 窒化物半導体装置及びその製造方法 | |
| CN112466930A (zh) | 一种二维半导体材料的金属接触结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 23899427 Country of ref document: EP Kind code of ref document: A1 |