WO2023189227A1 - 半導体装置、その製造方法、及び電子機器 - Google Patents

半導体装置、その製造方法、及び電子機器 Download PDF

Info

Publication number
WO2023189227A1
WO2023189227A1 PCT/JP2023/008222 JP2023008222W WO2023189227A1 WO 2023189227 A1 WO2023189227 A1 WO 2023189227A1 JP 2023008222 W JP2023008222 W JP 2023008222W WO 2023189227 A1 WO2023189227 A1 WO 2023189227A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
sensing electrode
semiconductor chip
region
sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/008222
Other languages
English (en)
French (fr)
Inventor
浩孝 吉岡
宣年 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US18/848,868 priority Critical patent/US20250201639A1/en
Publication of WO2023189227A1 publication Critical patent/WO2023189227A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/273—Interconnections for measuring or testing, e.g. probe pads
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/312—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of electrically conductive pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/327—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of insulating parts, e.g. of silicon oxide layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/791—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads
    • H10W90/792—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads between multiple chips

Definitions

  • the present technology (technology according to the present disclosure) relates to a semiconductor device, a manufacturing method thereof, and an electronic device, and particularly relates to a semiconductor device in which a plurality of semiconductor chips are bonded together, a manufacturing method thereof, and an electronic device.
  • Patent Document 1 discloses stacking chips on a transparent support substrate using a chip-on-wafer method.
  • An object of the present technology is to provide a semiconductor device capable of detecting bonding deviation between chips (having a configuration capable of detecting bonding deviation), a manufacturing method thereof, and an electronic device.
  • a semiconductor device includes a semiconductor device having a first bonding surface on one side, and a first bonding surface including a first region and a second region other than the first region.
  • a second semiconductor chip having a size smaller in plan view than the first semiconductor chip, one surface of which is a second bonding surface, and the second bonding surface being bonded to the first region;
  • the first semiconductor chip has a first sensing electrode facing the first region, a second sensing electrode facing the first region and surrounding the first sensing electrode, and a second sensing electrode facing the first region and surrounding the first sensing electrode, and a second sensing electrode facing the first region and surrounding the first sensing electrode.
  • the width of the pad electrode is smaller than the distance between the portions of the second sensing electrode that face each other with the first sensing electrode interposed therebetween, and greater than the distance between the sensing electrode and the sensing electrode.
  • a method for manufacturing a semiconductor device includes a semiconductor wafer having a plurality of chip regions that become first semiconductor chips when divided, and one surface of which is a first bonding surface; a second semiconductor chip having a visual size smaller than the chip region and one surface of which is a second bonding surface; each of the chip regions is connected to a first region of the first bonding surface; , a second region of the first joint surface other than the first region; a first sensing electrode facing the first region; and a second sensing electrode facing the first region and surrounding the first sensing electrode.
  • a second sensing electrode a first testing electrode and a second testing electrode facing the second region, a first connection wiring that electrically connects the first sensing electrode to the first testing electrode, and a second sensing electrode.
  • a second connection wiring that electrically connects the electrode to the second test electrode, the second semiconductor chip has a pad electrode facing the second bonding surface, and the width of the pad electrode is: The pad electrode and the aligning the second semiconductor chip and the chip region so that they overlap with the first sensing electrode, and bonding the second bonding surface of the second semiconductor chip to the first region of the chip region;
  • the method includes determining the quality of the bond between the second semiconductor chip and the chip region based on the presence or absence of electrical continuity between the first test electrode and the second test electrode.
  • An electronic device includes the semiconductor device described above and an optical system that forms image light from a subject on the semiconductor device.
  • FIG. 1 is a chip layout diagram showing a configuration example of a photodetection device according to a first embodiment of the present technology.
  • FIG. 1 is a block diagram showing a configuration example of a photodetection device according to a first embodiment of the present technology.
  • FIG. 2 is an equivalent circuit diagram of a pixel of the photodetection device according to the first embodiment of the present technology.
  • FIG. 1 is a vertical cross-sectional view showing a cross-sectional structure of a photodetection device according to a first embodiment of the present technology.
  • FIG. 1 is a plan view showing a planar configuration of a semiconductor wafer according to a first embodiment of the present technology.
  • 5A is a plan view showing the configuration of a chip region by enlarging region C in FIG. 5A.
  • 5B is a plan view showing the planar configuration of the chip region in FIG. 5B.
  • FIG. FIG. 2 is a plan view showing the positional relationship between a pad electrode and a detection electrode included in the photodetection device according to the first embodiment of the present technology.
  • 6A is a vertical cross-sectional view showing a cross-sectional structure when the positional relationship shown in FIG. 6A is viewed in cross-section along the line BB in FIG. 5C.
  • FIG. FIG. 2 is a plan view showing the positional relationship between a pad electrode and a detection electrode included in the photodetection device according to the first embodiment of the present technology.
  • FIG. 7A is a vertical cross-sectional view showing a cross-sectional structure when the positional relationship shown in FIG. 7A is viewed in cross section along the BB cutting line in FIG. 5C.
  • FIG. FIG. 2 is a plan view showing the positional relationship between a pad electrode and a detection electrode included in the photodetection device according to the first embodiment of the present technology.
  • 8A is a vertical cross-sectional view showing a cross-sectional structure when the positional relationship shown in FIG. 8A is viewed in cross section along the BB cutting line in FIG. 5C.
  • FIG. 1A and 1B are schematic process cross-sectional views showing a method for manufacturing a semiconductor device according to a first embodiment of the present technology.
  • FIG. 1A and 1B are schematic process cross-sectional views showing a method for manufacturing a semiconductor device according to a first embodiment of the present technology.
  • FIG. 9A is a schematic process cross-sectional view following FIG. 9A.
  • FIG. 9B is a schematic process cross-sectional view following FIG. 9B.
  • FIG. 9C is a schematic process cross-sectional view following FIG. 9C.
  • FIG. 9D is a schematic process cross-sectional view following FIG. 9D.
  • FIG. 3 is a longitudinal cross-sectional view showing an example of bonding using a wafer-on-wafer method.
  • FIG. 7 is a plan view showing the positional relationship between a pad electrode and a sensing electrode included in the photodetecting device according to Modification 1 of the first embodiment of the present technology.
  • 11A is a vertical cross-sectional view showing a cross-sectional structure when the positional relationship shown in FIG.
  • FIG. 11A is viewed in cross-section along the line BB in FIG. 5C.
  • FIG. FIG. 7 is a plan view showing the positional relationship between a pad electrode and a detection electrode included in a photodetection device according to a second modification of the first embodiment of the present technology.
  • 12A is a vertical cross-sectional view showing a cross-sectional structure when the positional relationship shown in FIG. 12A is viewed in cross-section along the line BB in FIG. 5C.
  • FIG. FIG. 7 is a plan view showing the positional relationship between a pad electrode and a detection electrode included in a photodetection device according to a second modification of the first embodiment of the present technology.
  • FIG. 13A is a vertical cross-sectional view showing a cross-sectional structure when the positional relationship shown in FIG. 13A is viewed in cross-section along the BB cutting line in FIG. 5C.
  • FIG. FIG. 7 is a plan view showing the positional relationship between a pad electrode and a detection electrode included in a photodetection device according to a third modification of the first embodiment of the present technology.
  • 14A is a vertical cross-sectional view showing a cross-sectional structure when the positional relationship shown in FIG. 14A is viewed in cross section along the BB cutting line in FIG. 5C.
  • FIG. 7 is a plan view showing the positional relationship between a pad electrode and a detection electrode included in a photodetection device according to a fourth modification of the first embodiment of the present technology.
  • FIG. 7 is a plan view showing the positional relationship between a pad electrode and a sensing electrode included in a photodetecting device according to a fifth modification of the first embodiment of the present technology.
  • FIG. 7 is a plan view showing the positional relationship between a pad electrode and a detection electrode included in a photodetection device according to a sixth modification of the first embodiment of the present technology.
  • FIG. 7 is a plan view showing the positional relationship between a pad electrode and a detection electrode included in a photodetection device according to a seventh modification of the first embodiment of the present technology.
  • FIG. 7 is a plan view showing the positional relationship between a pad electrode and a detection electrode included in a photodetection device according to a seventh modification of the first embodiment of the present technology.
  • FIG. 7 is a plan view showing the positional relationship between a pad electrode and a detection electrode included in a photodetection device according to Modification 8 of the first embodiment of the present technology.
  • FIG. 7 is a plan view showing the positional relationship between a pad electrode and a sensing electrode included in a photodetecting device according to a ninth modification of the first embodiment of the present technology.
  • FIG. 7 is a plan view showing the positional relationship between a pad electrode and a sensing electrode included in a photodetecting device according to a ninth modification of the first embodiment of the present technology.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of an electronic device.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 2 is an explanatory diagram showing an example of installation positions of an outside-vehicle information detection section and an imaging section.
  • CMOS Complementary Metal Oxide Semiconductor
  • the photodetector 1 is an example of a semiconductor device.
  • a photodetecting device 1 according to a first embodiment of the present technology is mainly configured with a semiconductor chip 2 having a rectangular two-dimensional planar shape when viewed from above. That is, the photodetector 1 is mounted on the semiconductor chip 2.
  • this photodetecting device 1 captures image light (incident light 106) from a subject through an optical system (optical lens) 102, and the light intensity of the incident light 106 formed on an imaging surface. is converted into an electrical signal for each pixel and output as a pixel signal.
  • a semiconductor chip 2 on which a photodetector 1 is mounted has a rectangular pixel area 2A provided at the center and a rectangular pixel area 2A provided at the center in a two-dimensional plane including an X direction and a Y direction that intersect with each other.
  • a peripheral region 2B is provided outside the pixel region 2A so as to surround the pixel region 2A.
  • the pixel area 2A is a light receiving surface that receives light collected by the optical system 102 shown in FIG. 24, for example.
  • a plurality of pixels 3 are arranged in a matrix on a two-dimensional plane including the X direction and the Y direction.
  • the pixels 3 are repeatedly arranged in each of the X and Y directions that intersect with each other within a two-dimensional plane.
  • the X direction and the Y direction are perpendicular to each other, for example.
  • the direction perpendicular to both the X direction and the Y direction is the Z direction (thickness direction, lamination direction).
  • the direction perpendicular to the Z direction is the horizontal direction.
  • a plurality of bonding pads 14 are arranged in the peripheral region 2B.
  • Each of the plurality of bonding pads 14 is arranged, for example, along each of the four sides of the semiconductor chip 2 on the two-dimensional plane.
  • Each of the plurality of bonding pads 14 is an input/output terminal used when electrically connecting the semiconductor chip 2 to an external device.
  • the semiconductor chip 2 includes a logic circuit 13 including a vertical drive circuit 4, a column signal processing circuit 5, a horizontal drive circuit 6, an output circuit 7, a control circuit 8, and the like.
  • the logic circuit 13 is constituted by a CMOS (Complementary MOS) circuit having, for example, an n-channel conductivity type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) and a p-channel conductivity type MOSFET as field effect transistors.
  • CMOS Complementary MOS
  • the vertical drive circuit 4 is composed of, for example, a shift register.
  • the vertical drive circuit 4 sequentially selects desired pixel drive lines 10, supplies pulses for driving the pixels 3 to the selected pixel drive lines 10, and drives each pixel 3 row by row. That is, the vertical drive circuit 4 sequentially selectively scans each pixel 3 in the pixel area 2A in the vertical direction row by row, and detects the signal charge from the pixel 3 based on the signal charge generated by the photoelectric conversion element of each pixel 3 according to the amount of light received. Pixel signals are supplied to the column signal processing circuit 5 through the vertical signal line 11.
  • the column signal processing circuit 5 is arranged, for example, for each column of pixels 3, and performs signal processing such as noise removal on the signals output from one row of pixels 3 for each pixel column.
  • the column signal processing circuit 5 performs signal processing such as CDS (Correlated Double Sampling) and AD (Analog Digital) conversion to remove fixed pattern noise specific to pixels.
  • a horizontal selection switch (not shown) is provided at the output stage of the column signal processing circuit 5 and connected between it and the horizontal signal line 12 .
  • the horizontal drive circuit 6 is composed of, for example, a shift register.
  • the horizontal drive circuit 6 sequentially outputs horizontal scanning pulses to the column signal processing circuits 5 to select each of the column signal processing circuits 5 in turn, and selects pixels on which signal processing has been performed from each of the column signal processing circuits 5.
  • the signal is output to the horizontal signal line 12.
  • the output circuit 7 performs signal processing on the pixel signals sequentially supplied from each of the column signal processing circuits 5 through the horizontal signal line 12, and outputs the pixel signals.
  • signal processing for example, buffering, black level adjustment, column variation correction, various digital signal processing, etc. can be used.
  • the control circuit 8 generates clock signals and control signals that serve as operating standards for the vertical drive circuit 4, column signal processing circuit 5, horizontal drive circuit 6, etc., based on the vertical synchronization signal, horizontal synchronization signal, and master clock signal. generate. Then, the control circuit 8 outputs the generated clock signal and control signal to the vertical drive circuit 4, column signal processing circuit 5, horizontal drive circuit 6, and the like.
  • FIG. 3 is an equivalent circuit diagram showing an example of the configuration of the pixel 3.
  • the pixel 3 includes a photoelectric conversion element PD, a charge accumulation region (floating diffusion) FD that accumulates (retains) signal charges photoelectrically converted by this photoelectric conversion element PD, and a charge accumulation region (floating diffusion) FD that accumulates (retains) signal charges photoelectrically converted by this photoelectric conversion element PD.
  • a transfer transistor TR that transfers the signal charge to the charge storage region FD is provided.
  • the pixel 3 includes a readout circuit 15 electrically connected to the charge storage region FD.
  • the photoelectric conversion element PD generates signal charges according to the amount of received light.
  • the photoelectric conversion element PD also temporarily accumulates (retains) the generated signal charge.
  • the photoelectric conversion element PD has a cathode side electrically connected to the source region of the transfer transistor TR, and an anode side electrically connected to a reference potential line (for example, ground).
  • a photodiode is used as the photoelectric conversion element PD.
  • the drain region of the transfer transistor TR is electrically connected to the charge storage region FD.
  • a gate electrode of the transfer transistor TR is electrically connected to a transfer transistor drive line among the pixel drive lines 10 (see FIG. 2).
  • the charge accumulation region FD temporarily accumulates and holds signal charges transferred from the photoelectric conversion element PD via the transfer transistor TR.
  • the readout circuit 15 reads out the signal charges accumulated in the charge accumulation region FD, and outputs a pixel signal based on the signal charges.
  • the readout circuit 15 includes, for example, an amplification transistor AMP, a selection transistor SEL, and a reset transistor RST as pixel transistors, although they are not limited thereto.
  • These transistors have, for example, a gate insulating film made of a silicon oxide film (SiO 2 film), a gate electrode, and a pair of main electrode regions that function as a source region and a drain region. It is composed of MOSFET.
  • these transistors may be MISFETs (Metal Insulator Semiconductor FETs) in which the gate insulating film is a silicon nitride film (Si 3 N 4 film) or a laminated film such as a silicon nitride film and a silicon oxide film.
  • MISFETs Metal Insulator Semiconductor FETs
  • the gate insulating film is a silicon nitride film (Si 3 N 4 film) or a laminated film such as a silicon nitride film and a silicon oxide film.
  • the amplification transistor AMP has a source region electrically connected to the drain region of the selection transistor SEL, and a drain region electrically connected to the power supply line Vdd and the drain region of the reset transistor.
  • the gate electrode of the amplification transistor AMP is electrically connected to the charge storage region FD and the source region of the reset transistor RST.
  • the selection transistor SEL has a source region electrically connected to the vertical signal line 11 (VSL), and a drain electrically connected to the source region of the amplification transistor AMP.
  • the gate electrode of the selection transistor SEL is electrically connected to the selection transistor drive line of the pixel drive lines 10 (see FIG. 2).
  • the reset transistor RST has a source region electrically connected to the charge storage region FD and the gate electrode of the amplification transistor AMP, and a drain region electrically connected to the power supply line Vdd and the drain region of the amplification transistor AMP.
  • a gate electrode of the reset transistor RST is electrically connected to a reset transistor drive line among the pixel drive lines 10 (see FIG. 2).
  • the semiconductor chip 2 on which the photodetector 1 is mounted includes a first semiconductor chip 20 and a second semiconductor chip 30 bonded to the first semiconductor chip 20. That is, the semiconductor chip 2 is composed of a plurality of semiconductor chips bonded together. First, the second semiconductor chip 30 will be explained.
  • the second semiconductor chip 30 is smaller than the first semiconductor chip 20 in plan view.
  • the second semiconductor chip 30 is bonded to the first bonding surface S1 of the first semiconductor chip 20.
  • the second semiconductor chip 30 includes a semiconductor layer 31 and a wiring layer 32 stacked on one surface of the semiconductor layer 31.
  • the semiconductor layer 31 is, for example, but not limited to, a semiconductor substrate made of silicon or the like, and includes active elements such as the transistor T.
  • the wiring layer 32 is a multilayer wiring layer having a laminated structure in which insulating films IF and metal wirings M are alternately laminated in multiple stages.
  • the surface of the wiring layer 32 opposite to the semiconductor layer 31 side is a second bonding surface S2, and the second bonding surface S2 is bonded to the first bonding surface S1 of the first semiconductor chip 20. Further, the wiring layer 32 is provided with a gate electrode G of the transistor T and a metal connection pad MP facing the second bonding surface S2.
  • the second semiconductor chip 30 is equipped with any one of the logic circuit 13 described above, the readout circuit 15, a storage circuit such as a memory, and a circuit constituting artificial intelligence (AI).
  • AI artificial intelligence
  • three second semiconductor chips 30 are bonded to the first semiconductor chip 20.
  • they are called a second semiconductor chip 30A, a second semiconductor chip 30B, and a second semiconductor chip 30C.
  • the second semiconductor chips 30A, 30B, and 30C are simply referred to as a second semiconductor chip 30.
  • the number of second semiconductor chips 30 bonded to the first semiconductor chip 20 is not limited to the example shown in FIG. 4, and may be two or less or four or more.
  • the second semiconductor chips 30A, 30B, and 30C are each equipped with one of a logic circuit 13, a readout circuit 15, a storage circuit such as a memory, and a circuit constituting artificial intelligence (AI).
  • AI artificial intelligence
  • all of the second semiconductor chips 30A, 30B, and 30C may be equipped with the same type of circuit, or each of them may be equipped with different circuits. Further, a plurality of the second semiconductor chips 30A, 30B, and 30C (for example, the second semiconductor chips 30A and 30B) are equipped with the same type of circuit, and the remaining chips (for example, the second semiconductor chip 30C) are different. It may be equipped with a circuit.
  • the first semiconductor chip 20 has a semiconductor layer 21 and a wiring layer 22 laminated on one surface of the semiconductor layer 21.
  • the semiconductor layer 21 is, for example, but not limited to, a semiconductor substrate made of silicon or the like, and includes active elements such as the transistor T.
  • the semiconductor layer 21 includes the above-described pixel region 2A and photoelectric conversion element PD.
  • the other surface side (light-receiving surface side) of the semiconductor layer 21 may further include, for example, a color filter, a microlens, etc. (not shown).
  • the color filter and the microlens are provided for each pixel 3, and are made of, for example, a resin material.
  • the wiring layer 22 is a multilayer wiring layer having a laminated structure in which insulating films IF and metal wirings M are alternately laminated in multiple stages.
  • the surface of the wiring layer 22 opposite to the semiconductor layer 21 side is the first bonding surface S1.
  • the wiring layer 22 is provided with a gate electrode G of the transistor T and a metal connection pad MP facing the first bonding surface S1.
  • the connection pad MP of the first semiconductor chip 20 is connected to the connection pad MP of the second semiconductor chip 30, and with this configuration, the circuit mounted on the first semiconductor chip 20 and the circuit mounted on the second semiconductor chip 30 are connected to each other. are electrically connected.
  • the size of the first bonding surface S1 is larger than the size of the second bonding surface S2 of one second semiconductor chip 30, and furthermore, the size of the first bonding surface S1 is larger than the size of the second bonding surface S2 of one second semiconductor chip 30. It is larger than the sum of the surfaces S2.
  • the second semiconductor chip 30A is bonded to a region of the first semiconductor chip 20 that overlaps the pixel region 2A in plan view. Further, in a portion of the first semiconductor chip 20 corresponding to the pixel region 2A, many transistors T and wirings M are provided due to miniaturization and high density of the pixels 3.
  • the material constituting the insulating film IF of the first semiconductor chip 20 and the second semiconductor chip 30 and the metal constituting the wiring M and the connection pad MP are known materials. Although the material constituting the insulating film IF is not limited to this, for example, silicon oxide (SiO 2 ) can be used. Examples of materials constituting the wiring M and the connection pad MP include, but are not limited to, copper (Cu), aluminum (Al), titanium (Ti), and tantalum (Ta). The wiring M and the connection pad MP are formed using a known technique such as, but not limited to, damascene.
  • the second semiconductor chip 30 is formed on a wafer different from the first semiconductor chip 20, and then separated into pieces.
  • the second semiconductor chip 30 that has been diced is bonded to the first semiconductor chip 20 before being diced. That is, the semiconductor chip 2 on which the photodetector 1 is mounted is formed of CoW (chip on wafer).
  • FIG. 5A is a plan view of a semiconductor wafer W whose one surface is the first bonding surface S1.
  • FIG. 5B is an enlarged plan view of region C of the semiconductor wafer W shown in FIG. 5A.
  • FIG. 5C is an enlarged plan view showing one of the plurality of semiconductor chips 2 (chip region CP) shown in FIG. 5B.
  • the cross-sectional structure when viewed in cross section along the cutting line AA in FIG. 5C is the cross-sectional structure shown in FIG. 4.
  • the semiconductor wafer W has a plurality of chip regions CP, which are regions that become the first semiconductor chips 20 by being divided.
  • a second semiconductor chip 30 that has been diced into pieces is bonded to each of the chip areas CP (first semiconductor chips 20), and the semiconductor chips that are equipped with the photodetecting device 1 and are in a state before being diced 2.
  • the chip areas CP are separated by scribe lines (dicing areas) SL, and are repeatedly arranged in the X direction and the Y direction via the scribe lines SL. That is, a plurality of chip regions CP are arranged in a matrix on the semiconductor wafer W.
  • the first semiconductor chip 20 semiconductor chip 2 is formed by individually dividing the plurality of chip regions CP along the scribe lines SL. Note that the scribe line SL is not physically formed.
  • the first joint surface S1 includes a first region S1a and a second region S1b that is a region other than the first region S1a.
  • the first region S1a is a region prepared for bonding the second semiconductor chip 30A, and as shown in FIG. 5C, the second semiconductor chip 30A is bonded.
  • Pad electrodes 40 facing the second bonding surface S2 are provided at the four corners of the second semiconductor chip 30A.
  • Detection electrodes 50 facing the first bonding surface S1 are provided at the four corners of the first region S1a.
  • the sensing electrode 50 is provided at a position corresponding to the pad electrode 40. More specifically, the sensing electrode 50 is provided at a position that overlaps the pad electrode 40 in plan view when the second semiconductor chip 30A is bonded to the first semiconductor chip 20.
  • the detection electrode 50 has a size within a range of, for example, 50 ⁇ m 2 or less, although it is not limited to this in plan view. Further, for example, the size of the sensing electrode 50 is within the range of 10 ⁇ m 2 to 20 ⁇ m 2 or less in plan view.
  • the second region S1b is a blank region where no second semiconductor chip is bonded, and as shown in FIG. 5C, a plurality of dummy pads DP are provided.
  • the dummy pad DP faces the second region S1b and is made of the same material as the connection pad MP of the first semiconductor chip 20, and is a member that does not contribute to the circuit configuration, for example, an electrically floating material. It is a great member. The reason why the dummy pad DP is provided in a blank area such as the second area S1b will be explained below.
  • dry etching or chemical mechanical polishing (CMP) may be performed on the entire surface of the semiconductor wafer W.
  • dummy pads DP are provided even in areas where no pattern is originally provided. ing.
  • any part of the dummy pads DP among the plurality of dummy pads DP is used as the test electrode 60, which will be described later.
  • connection pad MP is formed together with the connection pad MP of the second semiconductor chip 30A, it is made of the same material as the connection pad MP. Since the sensing electrode 50 and the dummy pad DP are formed together with the connection pad MP of the first semiconductor chip 20, they are made of the same material as the connection pad MP. Note that the material constituting the connection pad MP is as already described. The present embodiment will be described assuming that the material forming the pad electrode 40, the sensing electrode 50, the dummy pad DP, and the connection pad MP is copper.
  • FIG. 6A and 6B show the positional relationship between the pad electrode 40 and the sensing electrode 50 in a state where the second semiconductor chip 30A is bonded to the first semiconductor chip 20 in an ideal alignment designed. .
  • the center of the pad electrode 40 is designed to overlap the center of the first sensing electrode 51, which will be described later, in plan view.
  • the pad electrode 40 in plan view, is a polygonal electrode, and the first sensing electrode 51 is a polygonal electrode with the same number of sides as the pad electrode 40.
  • the pad electrode 40 is a rectangular electrode, and in this embodiment, a square electrode with a side dimension of d40 in plan view. That is, the width of the pad electrode 40 is d40.
  • the sensing electrode 50 includes a first sensing electrode 51 facing the first region S1a and a second sensing electrode 52 facing the first region S1a and surrounding the first sensing electrode 51.
  • the first sensing electrode 51 is a rectangular electrode, and in this embodiment, a square electrode with a side dimension of d51 in plan view. That is, the width of the first sensing electrode 51 is d51.
  • the first sensing electrode 51 is smaller than the pad electrode 40 in plan view. That is, the dimension d51 of one side of the first sensing electrode 51 is smaller than the dimension d40 of one side of the pad electrode 40 (d51 ⁇ d40). Further, the first sensing electrode 51 is electrically separated from the second sensing electrode 52.
  • the second sensing electrode 52 has a plurality of second sensing electrode portions arranged along a line surrounding the first sensing electrode 51 and electrically isolated from each other. More specifically, the second sensing electrode 52 has four second sensing electrode portions 52a, 52b, 52c, and 52d. Note that these plural (four in this embodiment) second sensing electrode portions 52a, 52b, 52c, and 52d may be collectively referred to as the second sensing electrode 52. Further, when the second sensing electrode portions 52a, 52b, 52c, and 52d are not distinguished from each other, they may be respectively referred to as the second sensing electrode portion 52.
  • the second sensing electrode portion 52 is, for example, a rectangular electrode.
  • the second sensing electrode portion 52 is a rectangular electrode in this embodiment.
  • the second sensing electrode portions 52 are provided in the same number as the number of sides of the pad electrode 40 (four in this embodiment). More specifically, the number of second sensing electrode portions 52 is the same as the number of sides of the pad electrode 40 and the first sensing electrode 51.
  • the second sensing electrode portions 52 are arranged around the first sensing electrode 51 in four directions (+X direction, ⁇ X direction, +Y direction, and ⁇ Y direction). More specifically, the second sensing electrode portions 52a and 52c are arranged along the X direction with the first sensing electrode 51 in between.
  • the second sensing electrode portions 52a and 52c are arranged such that their long sides face each other, and their opposing long sides are parallel to each other.
  • the second sensing electrode portions 52b and 52d are arranged with the first sensing electrode 51 in between along the Y direction orthogonal to the X direction.
  • the second sensing electrode portions 52b and 52d are arranged such that their long sides face each other, and their opposing long sides are parallel to each other.
  • the distance between the second sensing electrode portion 52a and the second sensing electrode portion 52c, which face each other with the first sensing electrode 51 in between, is the same as the distance between the second sensing electrode portion 52b and the second sensing electrode portion 52d. placed at the same distance.
  • this distance is called distance d1.
  • the width d40 of the pad electrode 40 is smaller than the distance d1 and larger than the distance between the first sensing electrode 51 and the second sensing electrode portion 52.
  • the second sensing electrode portion 52 since the first sensing electrode 51 is a polygonal electrode having the same number of sides as the pad electrode 40, the second sensing electrode portion 52 has a long side on each side of the first sensing electrode 51. is placed so as to face the The second sensing electrode portion 52 is arranged such that the long side facing the first sensing electrode 51 and the side of the first sensing electrode 51 are parallel to each other. Moreover, in the diagonal position of the first sensing electrode 51, the second sensing electrode portions 52 are spaced apart from each other. Each of the second sensing electrode portions 52a, 52b, 52c, and 52d is provided at a position equidistant from the first sensing electrode 51.
  • These distances Lx1, Lx2, Ly1, and Ly2 are management values for the alignment deviation between the second semiconductor chip 30A and the first semiconductor chip 20, and may be referred to as management values Lx1, Lx2, Ly1, and Ly2. .
  • Lx1 and Lx2 are management values for misalignment in the X direction
  • Ly1 and Ly2 are management values for misalignment in the Y direction.
  • the control value is not limited to this, for example, it may be on the submicron order. Further, the control value may be on the order of microns, for example, 1 ⁇ m or more and 3 ⁇ m or less.
  • the management value may be set according to the margin of misalignment in bonding the second semiconductor chip 30A and the first semiconductor chip 20 together.
  • the first semiconductor chip 20 includes a test electrode 60 that faces the second region S1b and is constituted by a dummy pad DP, and a detection electrode 50 that is provided within the wiring layer 22 and is electrically connected to the test electrode 60. and a connection wiring 70 that connects to the terminal.
  • the test electrode 60 has a first test electrode 61 and a second test electrode 62. Note that when the first test electrode 61 and the second test electrode 62 are not distinguished from each other, they are simply referred to as the test electrode 60.
  • the first test electrode 61 is electrically isolated from the second test electrode 62.
  • a plurality of second test electrodes 62 are provided. More specifically, the second inspection electrodes 62 are provided in the same number as the second detection electrode portions 52 (four in this embodiment).
  • the second test electrodes 62 are electrically isolated from each other.
  • FIG. 6B shows only the second test electrodes 62a and 62c of the plurality of second test electrodes 62. When the plurality of second test electrodes 62 such as the second test electrode 62a and the second test electrode 62c are not distinguished from each other, they are simply referred to as second test electrodes 62.
  • the connection wiring 70 includes a first connection wiring 71 that electrically connects the first detection electrode 51 to the first inspection electrode 61 and a second connection wiring that electrically connects the second detection electrode 52 to the second inspection electrode 62. 72.
  • connection wiring 70 When the first connection wiring 71 and the second connection wiring 72 are not distinguished from each other, they are simply referred to as connection wiring 70.
  • the first connection wiring 71 is electrically separated from the second connection wiring 72.
  • a plurality of second connection wirings 72 are provided. More specifically, the second connection wires 72 are provided in the same number as the second sensing electrode portions 52 (four in this embodiment). The second connection wires 72 are electrically isolated from each other.
  • FIG. 6B shows a second connecting wiring 72a that electrically connects the second sensing electrode 52a to the second testing electrode 62a, and a second connecting wiring 72a that electrically connects the second sensing electrode 52a to the second testing electrode 62a, out of the plurality of second connecting wirings 72, and a second connecting wiring 72a that electrically connects the second sensing electrode 52a to the second testing electrode 62a. Only the second connection wiring 72c electrically connected to 62c is shown. When the plurality of second connection wirings 72 such as the second connection wiring 72a and the second connection wiring 72c are not distinguished from each other, they are simply referred to as second connection wirings 72.
  • connection wiring 70 is, for example, a metal wiring provided through the insulating film IF and a via provided along the thickness direction of the insulating film IF, although the connection wiring 70 is not limited thereto. It's the wiring.
  • Examples of the material constituting the connection wiring 70 include, but are not limited to, copper (Cu), aluminum (Al), and tungsten (W).
  • the connection wiring 70 can be made of the same material as the wiring M belonging to the same layer, and the same manufacturing process such as Damascene can be used for the wiring M and the connection pad MP belonging to the same layer.
  • the second inspection electrode 62 and the second connection wiring 72 are provided for each second detection electrode portion 52. That is, a plurality of sets 92 of the second detection electrode portion 52, the second inspection electrode 62, and the second connection wiring 72 are provided. The sets 92 are electrically isolated from each other.
  • FIG. 6B shows a set 92a of the second sensing electrode portion 52a, the second test electrode 62a, and the second connection wiring 72a, and a set of the second sensing electrode portion 52c, the second test electrode 62c, and the second connection wiring 72c.
  • 92c is shown as an example. Note that when a plurality of sets such as the set 92a and the set 92c are not distinguished from each other, they are simply referred to as a set 92.
  • Only one set 91 of the first detection electrode 51, the first inspection electrode 61, and the first connection wiring 71 is provided, and the set 91 and the set 92 are electrically isolated from each other. Note that when the set 91 and the set 92 are not distinguished, they are simply referred to as a set 90.
  • Whether or not the misalignment of the bonding of the second semiconductor chip 30A and the first semiconductor chip 20 is smaller than the control value can be determined by using a pair of probes P to determine whether or not there is electrical continuity between the pair 91 and the pair 92. It can be determined by checking. More specifically, whether or not the alignment deviation is smaller than the control value can be determined using a pair of probes P, since the first test electrode 61 and the plurality of second test electrodes 62 are exposed in the second region S1b. The presence or absence of electrical continuity between a pair of two test electrodes among the plurality of test electrodes 60 can be determined by changing the pairs.
  • whether or not the alignment deviation is smaller than the control value can be determined by using a pair of probes P between the pair consisting of the first test electrode 61 and one of the plurality of second test electrodes 62.
  • the presence or absence of electrical continuity can be determined by checking the presence or absence of electrical continuity by changing the pairs. The determination will be explained in detail below.
  • the pad electrode 40 is connected only to the first sensing electrode 51 of the first sensing electrode 51 and the second sensing electrode 52 of the sensing electrode 50. do.
  • the second semiconductor chip 30A is bonded to the first semiconductor chip 20 with an alignment deviation greater than a control value.
  • the second semiconductor chip 30A is bonded to the first semiconductor chip 20 with a shift toward the right side of the paper. More specifically, it is assumed that the second semiconductor chip 30A is bonded to the first semiconductor chip 20 toward the right side of the paper with a misalignment of more than the control value Lx1.
  • the pad electrode 40 is relatively shifted to the right side in the drawing and is connected to both the first sensing electrode 51 and the second sensing electrode portion 52a to short-circuit them. As a result, it is assumed that the set 91 and the set 92a are short-circuited.
  • the second sensing electrode 52 has four second sensing electrode portions 52a, 52b, 52c, and 52d, it is also possible to determine in which direction the second semiconductor chip 30A is shifted relative to the first semiconductor chip 20. It can be determined whether More specifically, the second semiconductor chip 30A is located on the right side of the page (+X direction), on the left side of the page (-X direction), on the top side of the page (+Y direction), and on the bottom side of the page (-Y direction) with respect to the first semiconductor chip 20. ) can be identified in which direction the shift occurred.
  • the second semiconductor chip 30A is bonded to the first semiconductor chip 20 with an alignment shift exceeding a detectable range.
  • FIGS. 8A and 8B it is assumed that the second semiconductor chip 30A is bonded to the first semiconductor chip 20 to the right in the paper with an alignment shift that exceeds the detectable range. More specifically, the pad electrode 40 is shifted to the right side of the paper beyond the detectable range, and is connected only to the second sensing electrode 52 of the first sensing electrode 51 and the second sensing electrode 52. shall be.
  • the detectable range can be defined as [-(d40+d51)/2] or more and [+(d40+d51)/2] or less.
  • d40 is the width of the pad electrode 40
  • d51 is the width of the first sensing electrode 51.
  • the configuration of the photodetection device 1 has some differences from the configuration of the photodetection device 1 shown in FIGS. 4, 5B, and 5C.
  • the number of second semiconductor chips 30 is two, one of which is equipped with a storage circuit such as a memory, and the other chip is equipped with a logic circuit 13, It is equipped with circuits that make up artificial intelligence (AI).
  • the first semiconductor chip 20 has a stacked structure of a first semiconductor chip 20A and a first semiconductor chip 20B, and the semiconductor layer 21 of the first semiconductor chip 20A includes the above-mentioned pixel region 2A and the photoelectric conversion element PD. is configured. Furthermore, from FIGS. 9A to 9E, one of the first semiconductor chips 20 formed in each chip region CP on the semiconductor wafer W in FIG. 5A before being singulated is shown in FIG. Only the semiconductor chip 20 is shown.
  • a semiconductor wafer has a plurality of chip regions CP (see FIG. 5B), which are regions that become the first semiconductor chip 20 by being divided, and one surface is the first bonding surface S1.
  • W and a second semiconductor chip 30 whose size in plan view is smaller than the chip region CP and whose one surface is the second bonding surface S2 are prepared.
  • the first semiconductor chip 20 includes a sensing electrode 50 (not shown) facing the first region S1a on the first bonding surface S1, an inspection electrode 60, and a connection wiring 70 that electrically connects the sensing electrode 50 to the inspection electrode 60. have.
  • the second semiconductor chip 30 has a pad electrode 40 (not shown) facing the second bonding surface S2.
  • the second semiconductor chip 30 and the first semiconductor chip 20 are aligned so that the pad electrode 40 (not shown) and the first sensing electrode 51 (not shown) overlap. More specifically, the second semiconductor chip 30 and the chip region CP are aligned. Then, the second bonding surface S2 of the second semiconductor chip 30 is bonded to the chip region CP, more specifically, to the first region S1a.
  • the determination becomes executable when the process of bonding the second semiconductor chip 30 to the chip region CP is completed.
  • the test electrode 60 is exposed to the first bonding surface S1. More specifically, the test electrode 60 is exposed in the second region S1b (see FIG. 5C). Therefore, by performing a simple test of checking whether there is electrical continuity between the two exposed test electrodes 60 using a pair of probes P, the second semiconductor chip 30 is connected to the first semiconductor chip 20.
  • This test can be performed at any time while the test electrode 60 is exposed. That is, this inspection can be performed before the step of laminating other materials (for example, an insulating film, etc.) on the exposed surface of the inspection electrode 60. Then, in order to distinguish chips whose deviation amount is equal to or greater than the control value from chips whose deviation amount is smaller than the control value, their positions on the semiconductor wafer W may be recorded.
  • the semiconductor layer 31 of the second semiconductor chip 30 is thinned by a CMP method or the like.
  • an insulating film 81 and a planarization film 82 are laminated in this order so as to cover the exposed surface of the second semiconductor chip 30.
  • the flattening film 82 is a resin or an inorganic film. The present embodiment will be described on the assumption that the planarization film 82 is silicon oxide deposited by a chemical vapor deposition (CVD) method.
  • a support substrate 83 is attached to the exposed surface of the planarization film 82.
  • the semiconductor layer 21A of the first semiconductor chip 20 is thinned by a CMP method or the like, and the exposed surface of the thinned semiconductor layer 21A is coated with, for example, but not limited to, a color filter 84 and a micro A lens 85 and the like are formed.
  • the microlens 85 condenses the light incident on the semiconductor layer 21A.
  • the color filter 84 separates the light incident on the semiconductor layer 21A by color.
  • a color filter 84 and a microlens 85 are provided for each pixel 3.
  • the color filter 84 and the microlens 85 are made of, for example, a resin material.
  • the supporting substrate 83 is thinned by CMP or the like, and wiring such as a silicon through electrode 86 is formed from the exposed surface side of the thinned supporting substrate 83.
  • the photodetecting device 1 is almost completed.
  • the semiconductor wafer W is cut along the scribe line SL (see FIG. 5B) to separate the photodetector 1 into pieces and obtain the semiconductor chips 2.
  • ⁇ Main effects of the first embodiment The main effects of the first embodiment will be described below, but before that, an example of bonding using the WoW (wafer-on-wafer) method will be described.
  • a wafer W1 and a wafer W2 each having an integrated circuit configured thereon are bonded using WoW.
  • marks MK1 and MK2 for measuring alignment deviation during bonding could be provided on the scribe line. Since the scribe line is an area that is cut during singulation, even if wiring etc. were provided, there were only a few.
  • the alignment deviation of bonding can be measured using inspection light such as infrared light using a reflection method (on the left side of the paper in FIG. 10) or a transmission method (on the right side of the paper in FIG. 10).
  • the second semiconductor chip may have a smaller size in plan view than the first semiconductor chip.
  • the second semiconductor chip is bonded to overlap the pixel area 2A of the first semiconductor chip in plan view.
  • the pixel region 2A of the first semiconductor chip is a region where many transistors T and wirings M are provided due to the miniaturization and high density of the pixels 3. If marks MK1 and MK2 are provided to measure bonding alignment deviation in an area that overlaps in plan view with an area where many transistors T and wiring M are provided, there is a possibility that the inspection light will be blocked by wiring, etc. there were. In addition, in order to prevent the inspection light from being blocked by wiring, etc., if a layout is adopted in which no wiring, etc. is placed in the area of the first semiconductor chip and the second semiconductor chip that overlaps with the marks MK1, MK2 in the thickness direction, the design There was a possibility that the load would become large.
  • the first semiconductor chip 20 includes the set 91 of the first sensing electrode 51, the first inspection electrode 61, and the first connection wiring 71; It has a set 92 of a second sensing electrode portion 52, a second inspection electrode 62, and a second connection wiring 72, and the second semiconductor chip has a pad electrode 40. Then, depending on the magnitude of the misalignment between the first semiconductor chip 20 and the second semiconductor chip 30A, the pad electrode 40 may electrically short-circuit or open the sets 91 and 92. Misalignment between the semiconductor chip 30A and the first semiconductor chip 20 can be electrically detected.
  • the photodetecting device 1 it is only necessary to route the connection wiring 70 to the first semiconductor chip 20 of the first semiconductor chip 20 and the second semiconductor chip 30A. The influence on the design can be suppressed.
  • the second sensing electrode 52 includes a plurality of second sensing electrodes arranged along a line surrounding the first sensing electrode 51 and electrically separated from each other. It has a sensing electrode portion 52.
  • the second sensing electrode portions 52 are arranged around the first sensing electrode 51 on all sides of the first sensing electrode 51 . Therefore, by detecting whether there is a short circuit between the set 91 and one of the plurality of sets 92, it is possible to determine in which direction the second semiconductor chip 30A has shifted relative to the first semiconductor chip 20. , can be identified. More specifically, it is possible to specify in which direction the second semiconductor chip 30A has shifted with respect to the first semiconductor chip 20, the +X direction, the -X direction, the +Y direction, or the -Y direction.
  • the misalignment of the bonding of the second semiconductor chip 30A and the first semiconductor chip 20 is detected electrically rather than optically. Even when the marks MK1 and MK2 cannot be placed on the scribe lines, such as when the photodetector 1 is formed using CoW (chip on wafer), the bonding of the second semiconductor chip 30A and the first semiconductor chip 20 is Can detect misalignment.
  • misalignment between the second semiconductor chip 30A and the first semiconductor chip 20 is electrically detected without using inspection light. Therefore, misalignment in bonding can be detected regardless of the internal structure of the first semiconductor chip 20 and the second semiconductor chip 30A, such as wiring.
  • the photodetecting device 1 in the photodetecting device 1 according to the first embodiment of the present technology, some of the dummy pads DP are used as the test electrodes 60. Therefore, there is no need to change the mask used in the lithography process for the inspection electrode 60, which is advantageous in terms of manufacturing cost.
  • a simple test can be performed in which the presence or absence of electrical continuity between the two exposed test electrodes 60 is confirmed using the pair of probes P. Accordingly, it can be determined whether the second semiconductor chip 30A is bonded to the first semiconductor chip 20 with a deviation smaller than the control value. Therefore, it is possible to prevent the inspection process from becoming complicated.
  • the photodetecting device 1 it is also possible to determine whether the second semiconductor chip 30A is bonded to the chip region CP (first semiconductor chip 20) with a deviation amount smaller than a control value.
  • This inspection becomes executable when the process of bonding the second semiconductor chip 30A to the chip region CP is completed. Therefore, it is possible to immediately determine whether the amount of alignment deviation during bonding is smaller than the control value.
  • the management values distance Lx1, distance Lx2, distance Ly1, and distance Ly2 are all the same value, but at least some of the values may be different. More specifically, if the margin of misalignment in one direction is smaller than the margin of misalignment in another direction, the management value in one direction may be set smaller than the management value in the other direction. For example, among the margins along the X direction, if the margin toward the right side of the page is smaller than the margin toward the left side of the page, the distance Lx1 may be set to be smaller than the distance Lx2.
  • the management values along the Y direction (distance Ly1 and distance Ly2) are changed to the management values along the X direction (distance Lx1 and distance Lx2). ) may be set smaller.
  • the magnitude of each management value may be appropriately set according to the magnitude of the margin for misalignment of each individual photodetector 1.
  • the dimensions of the pad electrode 40 in the X direction and the dimension in the Y direction may be set to different sizes.
  • the distance between the second sensing electrode portion 52a and the second sensing electrode portion 52c, which face each other with the first sensing electrode 51 in between, and the second sensing electrode portion 52b are determined. and the second sensing electrode portion 52d may be different distances.
  • the first semiconductor chip 20 had the detection electrode 50, but the present technology is not limited thereto.
  • the first semiconductor chip 20 may include a sensing electrode 50A instead of the sensing electrode 50.
  • the sensing electrode 50A includes a first sensing electrode 51 and a second sensing electrode 52A facing the first region S1a.
  • the second sensing electrode 52A has a shape in which a plurality of second sensing electrode portions 52 are connected into one. That is, the second sensing electrode 52A is a single member that continuously surrounds the first sensing electrode 51 without interruption. More specifically, the second sensing electrode 52A is a band-shaped electrode continuous along the outer shape of a polygon (a square in this modified example) having the same number of sides as the pad electrode 40 in plan view. Further, as shown in FIG.
  • the first semiconductor chip 20 has a second connection wiring 72 provided in the wiring layer 22 and electrically connecting the second sensing electrode 52A to the second inspection electrode 62.
  • the second sensing electrode 52A is a single member and is not divided into a plurality of parts, it is only necessary to provide one second test electrode 62 and one second connection wiring 72. . As a result, one set 91 and one set 92 are provided.
  • Whether or not the misalignment of the bonding of the second semiconductor chip 30A and the first semiconductor chip 20 is smaller than the control value can be determined by using a pair of probes P to determine whether or not there is electrical continuity between the pair 91 and the pair 92. It can be determined by checking. More specifically, whether or not the alignment deviation is smaller than the control value can be determined by checking whether there is electrical continuity between the first test electrode 61 and the second test electrode 62 using a pair of probes P. It can be determined by If it is confirmed that there is no electrical continuity between the first test electrode 61 and the second test electrode 62, it can be seen that the set 91 and the set 92 are electrically separated.
  • the second semiconductor chip 30A is bonded to the first semiconductor chip 20 with an alignment deviation smaller than the control value.
  • the set 91 and the set 92 are electrically short-circuited.
  • the second semiconductor chip 30A is bonded to the first semiconductor chip 20 with an alignment deviation greater than the control value.
  • the second sensing electrode 52A is a band-shaped electrode continuous along the outer shape of a polygon (square in this modification) having the same number of sides as the pad electrode 40, so misalignment can be managed. It is possible to determine only whether the misalignment is equal to or greater than the management value, and which direction the misalignment is in.
  • the first embodiment may be used.
  • the configuration of the photodetecting device 1 according to Modification 1 may be used.
  • one first test electrode 61 and one second test electrode 62 are provided. More specifically, the number of second test electrodes 62 is singular and not plural.
  • the first semiconductor chip 20 had the detection electrode 50, but the present technology is not limited thereto.
  • the first semiconductor chip 20 has a sensing electrode 50B instead of the sensing electrode 50. It's okay to do so.
  • the above-mentioned management value is provided in two stages: a first management value and a second management value.
  • the sensing electrode 50B includes a first sensing electrode 51, a second sensing electrode 52, and a third sensing electrode 53 facing the first region S1a and surrounding the second sensing electrode 52.
  • the first sensing electrode 51 and the second sensing electrode 52 are electrically separated from the third sensing electrode 53.
  • the third sensing electrode 53 has a plurality of third sensing electrode portions arranged along a line surrounding the second sensing electrode 52 and electrically isolated from each other. More specifically, the third sensing electrode 53 has four third sensing electrode portions 53a, 53b, 53c, and 53d. Note that these plural (four in this embodiment) third sensing electrode portions 53a, 53b, 53c, and 53d may be collectively referred to as the third sensing electrode 53. Furthermore, when the third sensing electrode portions 53a, 53b, 53c, and 53d are not distinguished from each other, they may be respectively referred to as the third sensing electrode portion 53.
  • the third sensing electrode portion 53 is, for example, a rectangular electrode.
  • the third sensing electrode portion 53 is a rectangular electrode in this embodiment.
  • the third sensing electrode portions 53 are provided in the same number as the number of sides of the pad electrode 40 (four in this embodiment). More specifically, the number of third sensing electrode portions 53 is the same as the number of sides of the pad electrode 40 and first sensing electrode 51 and the number of second sensing electrode 52 portions.
  • the third sensing electrode portions 53 are arranged on four sides of the first sensing electrode 51 (+X direction, ⁇ X direction, +Y direction, ⁇ Y direction) with the first sensing electrode 51 in the center and the second sensing electrode portion 52 in between. This is the configuration.
  • the third sensing electrode portions 53a, 53c are arranged along the X direction with the first sensing electrode 51 and the second sensing electrode portions 52a, 52c interposed therebetween.
  • the third sensing electrode portions 53a and 53c are arranged such that their long sides face each other, and their opposing long sides are parallel to each other.
  • the third sensing electrode portions 53b, 53d are arranged along the Y direction orthogonal to the X direction, sandwiching the first sensing electrode 51 and the second sensing electrode portions 52b, 52d.
  • the third sensing electrode portions 53b and 53d are arranged such that their long sides face each other, and their opposing long sides are parallel to each other.
  • the third sensing electrode portions 53 are spaced apart from each other.
  • a pair of second sensing electrode portions 52 and third sensing electrode portions 53 arranged in the same direction among the four directions starting from the first sensing electrode 51 are arranged so that their long sides are parallel to each other. ing.
  • the distance between the second sensing electrode portion 52 and the third sensing electrode portion 53, which are arranged in the same direction among the four directions, is equal for all pairs in the four directions.
  • the distance between the third sensing electrode portion 53a and the third sensing electrode portion 53c, which face each other with the first sensing electrode 51 and the second sensing electrode portions 52a and 52c in between, is the distance between the first sensing electrode 51 and the second sensing electrode portion. It is provided at the same distance as the distance between the third sensing electrode portion 53b and the third sensing electrode portion 53d, which face each other with 52b and 52d in between.
  • this distance is called distance d2.
  • FIG. 12A and 12B show a state in which the second semiconductor chip 30A is bonded to the first semiconductor chip 20 in an ideal alignment designed.
  • the third sensing electrode portion 53 is arranged such that its long side faces each side of the pad electrode 40.
  • the third sensing electrode portion 53 is arranged such that the long side facing the pad electrode 40 and the side of the pad electrode 40 are parallel to each other.
  • these distances Lx3, Lx4, Ly3, and Ly4 are second management values for the alignment deviation between the second semiconductor chip 30A and the first semiconductor chip 20, and are referred to as management values Lx3, Lx4, Ly3, and Ly4, There is.
  • Lx3 and Lx4 are second management values for misalignment in the X direction
  • Ly3 and Ly4 are second management values for misalignment in the Y direction.
  • the distances Lx1, Lx2, Ly1, and Ly2 are called first management values, and the first management value and the second management value are distinguished from each other.
  • the second management value is set larger than the first management value.
  • the second management value is set to twice the first management value, but the size of the second management value is not limited to this, and the second management value is set to be twice as large as the first management value. It may be set according to the margin of misalignment when bonding with one semiconductor chip 20.
  • the test electrode 60 includes a first test electrode 61, a second test electrode 62, and a third test electrode 63.
  • test electrodes 60 A plurality of third test electrodes 63 are provided. More specifically, the third test electrodes 63 are provided in the same number as the third sensing electrode portions 53 (four in this embodiment). The third test electrodes 63 are electrically isolated from each other.
  • FIG. 12B shows only the third test electrode 63a and the third test electrode 63c among the plurality of third test electrodes 63.
  • the plurality of third test electrodes 63 such as the third test electrode 63a and the third test electrode 63c are not distinguished from each other, they are simply referred to as third test electrodes 63.
  • the connection wiring 70 includes a first connection wiring 71 that electrically connects the first detection electrode 51 to the first inspection electrode 61 and a second connection wiring that electrically connects the second detection electrode 52 to the second inspection electrode 62. 72 and a third connection wiring 73 that electrically connects the third detection electrode 53 to the third inspection electrode 63.
  • connection wiring 70 When the first connection wiring 71, the second connection wiring 72, and the third connection wiring 73 are not distinguished from each other, they are simply referred to as connection wiring 70.
  • a plurality of third connection wires 73 are provided. More specifically, the third connection wiring 73 is provided in the same number as the third sensing electrode portions 53 (four in this embodiment). The third connection wires 73 are electrically isolated from each other.
  • FIG. 12B shows a third connection wiring 73a that electrically connects the third detection electrode 53a of the plurality of third connection wirings 73 to the third inspection electrode 63a, and a third connection wiring 73a that electrically connects the third detection electrode 53c to the third inspection electrode 63c. Only the third connection wiring 73c electrically connected to is shown.
  • the plurality of third connection wirings 73 such as the third connection wiring 73a and the third connection wiring 73c are not distinguished from each other, they are simply referred to as third connection wirings 73.
  • the third inspection electrode 63 and the third connection wiring 73 are provided for each third sensing electrode portion 53. That is, a plurality of sets 93 of the third detection electrode portion 53, the third inspection electrode 63, and the third connection wiring 73 are provided. The sets 93 are electrically isolated from each other.
  • FIG. 12B shows a set 93a of the third sensing electrode portion 53a, the third test electrode 63a, and the third connection wiring 73a, and a set of the third sensing electrode portion 53c, the third test electrode 63c, and the third connection wiring 73c.
  • 93c is shown as an example. Note that when a plurality of sets such as set 93a and set 93c are not distinguished from each other, they are simply referred to as set 93.
  • the sets 91, 92, and 93 are electrically isolated from each other. Note that if the sets 91, 92, and 93 are not distinguished from each other, they are simply referred to as sets 90.
  • Whether or not the misalignment of the bonding of the second semiconductor chip 30A and the first semiconductor chip 20 is equal to or greater than the second control value can be determined by using a pair of probes P to check the electrical This can be determined by checking the presence or absence of continuity. More specifically, whether the alignment deviation is equal to or greater than the second control value is determined by the pair of probes P, since the plurality of second test electrodes 62 and the plurality of third test electrodes 63 are exposed in the second region S1b. Using this method, it is possible to determine whether or not there is electrical continuity between the pair of the second test electrode 62 and the third test electrode 63 by checking the pair while changing the pair. The determination will be explained in detail below.
  • the second semiconductor chip 30A is bonded to the first semiconductor chip 20 with an alignment deviation exceeding the first control value and equal to or greater than the second control value.
  • the second semiconductor chip 30A is bonded to the first semiconductor chip 20 with a shift toward the right side of the paper. More specifically, it is assumed that the second semiconductor chip 30A is bonded to the first semiconductor chip 20 toward the right side of the paper with a misalignment of the second management value Lx3 or more.
  • the pad electrode 40 is relatively shifted to the right side in the drawing and is connected to both the second sensing electrode portion 52a and the third sensing electrode portion 53a to short-circuit them. It is assumed that the set 92a and the set 93a are thereby short-circuited.
  • the second semiconductor chip 30A is bonded to the first semiconductor chip 20 with a misalignment equal to or greater than the second control value can be determined using a pair of probes P.
  • the presence or absence of electrical continuity with the third test electrode 63 is confirmed by changing pairs.
  • the second test electrode 62 and the third test electrode 63 as a pair are, for example, one of the second detection electrode portion 52 and the third detection electrode portion 53 that are arranged in the same direction with the first detection electrode 51 as a starting point. and the electrodes connected to the other. Then, when checking the presence or absence of electrical continuity between one second test electrode 62 and one third test electrode 63 while changing the pairs, the second test electrode 62a and the third test electrode 63a shown in FIG.
  • the second semiconductor chip 30A is located on the right side of the page (+X direction), on the left side of the page (-X direction), on the top side of the page (+Y direction), and on the bottom side of the page (-Y direction) with respect to the first semiconductor chip 20. ) can be identified in which direction the shift occurred.
  • the management value is provided in two stages: a first management value and a second management value. Therefore, the degree of misalignment of the second semiconductor chip 30A with respect to the first semiconductor chip 20 can be specified more precisely.
  • the management values distance Lx3, distance Lx4, distance Ly3, and distance Ly4 are all the same value, but at least some of the values may be different.
  • the first semiconductor chip 20 had the detection electrode 50, but the present technology is not limited thereto.
  • the first semiconductor chip 20 may include a sensing electrode 50C instead of the sensing electrode 50.
  • the sensing electrode 50C includes a first sensing electrode 51, a second sensing electrode 52A, and a third sensing electrode 53C.
  • the third sensing electrode 53C has a shape in which a plurality of third sensing electrode portions 53 are connected into one. That is, the third sensing electrode 53C is a single member that continuously surrounds the second sensing electrode 52A without interruption. More specifically, the third sensing electrode 53C is a band-shaped electrode continuous along the outline of a polygon (a square in this modification) having the same number of sides as the pad electrode 40 in plan view. Further, as shown in FIG.
  • the first semiconductor chip 20 has a third connection wiring 73 provided in the wiring layer 22 and electrically connecting the third sensing electrode 53C to the third inspection electrode 63.
  • the third sensing electrode 53C is a single member and is not divided into a plurality of parts, it is only necessary to provide one third test electrode 63 and one third connection wiring 73. .
  • a configuration is provided in which one set 91, one set 92, and one set 93 are provided.
  • Whether or not the misalignment of the bonding of the second semiconductor chip 30A and the first semiconductor chip 20 is equal to or greater than the second control value can be determined by using a pair of probes P to check the electrical This can be determined by checking the presence or absence of continuity. More specifically, whether or not the alignment deviation is equal to or greater than the second control value is determined by checking the presence or absence of electrical continuity between the second test electrode 62 and the third test electrode 63 using a pair of probes P. You can judge by checking. When it is confirmed that there is no electrical continuity between the second test electrode 62 and the third test electrode 63, it can be seen that the set 92 and the set 93 are electrically separated.
  • the second semiconductor chip 30A is bonded to the first semiconductor chip 20 with an alignment deviation smaller than the second management value.
  • the set 92 and the set 93 are electrically short-circuited.
  • the third sensing electrode 53C is a band-shaped electrode that is continuous along the outer shape of a polygon (a square in this modification) having the same number of sides as the pad electrode 40. It is possible to determine only whether the alignment deviation is greater than or equal to the second management value and which direction the alignment deviation is.
  • the configuration of the photodetecting device 1 according to the third modification of the first embodiment may be used. Even with the photodetection device 1 according to the third modification of the first embodiment, the same effects as those of the photodetection device 1 according to the first modification of the first embodiment described above can be obtained.
  • the first semiconductor chip 20 has the detection electrode 50 and the second semiconductor chip 30A has the pad electrode 40, but the present technology is not limited thereto.
  • the first semiconductor chip 20 has a sensing electrode 50D, and the second semiconductor chip 30A has a pad electrode 40D. Also good.
  • the pad electrode 40D faces the second bonding surface S2 and is an octagonal electrode in plan view.
  • the sensing electrode 50D includes a first sensing electrode 51D and a second sensing electrode 52D facing the first region S1a.
  • the first sensing electrode 51D is a polygonal electrode having the same number of sides as the pad electrode 40D in plan view, that is, an octagonal electrode.
  • the second sensing electrode 52D has a plurality of second sensing electrode portions arranged along a line surrounding the first sensing electrode 51D and electrically isolated from each other. More specifically, the second sensing electrode 52D has eight second sensing electrode portions 52Da, 52Db, 52Dc, 52Dd, 52De, 52Df, 52Dg, and 52Dh. Note that these plurality (eight in this embodiment) of the second sensing electrode portions may be collectively referred to as the second sensing electrode 52D. Further, if the second sensing electrode portions 52Da to 52Dh are not distinguished from each other, they may be referred to as second sensing electrode portions 52D.
  • the second sensing electrode portion 52D is, for example, a rectangular electrode.
  • the second sensing electrode portion 52D is a rectangular electrode in this embodiment.
  • the second sensing electrode portions 52D are provided in the same number as the number of sides of the pad electrode 40D (eight in this embodiment). More specifically, the second sensing electrode portions 52D are provided in the same number as the number of sides of the pad electrode 40D and the first sensing electrode 51D.
  • the second sensing electrode portions 52D are arranged on eight sides of the first sensing electrode 51 with the first sensing electrode 51 at the center.
  • the first sensing electrode 51D is a polygonal electrode having the same number of sides as the pad electrode 40D
  • the long side of the second sensing electrode portion 52D is equal to each side of the first sensing electrode 51D. is placed so as to face the
  • the second sensing electrode portion 52D is arranged such that the long side facing the first sensing electrode 51D is parallel to the side of the first sensing electrode 51D.
  • the second sensing electrode portions 52D are spaced apart from each other at the diagonal positions of the first sensing electrode 51D.
  • Each of the second sensing electrode portion 52Da to the second sensing electrode portion 52Dh is provided at a position equidistant from the first sensing electrode 51D.
  • the second sensing electrode portion 52D has its long side connected to the pad electrode 40D. are arranged so as to face each side of the The second sensing electrode portion 52D is arranged such that the long side facing the pad electrode 40D is parallel to the side of the pad electrode 40D.
  • the second sensing electrode portions 52D are arranged in eight directions around the first sensing electrode 51D. Therefore, it is possible to specify in which direction the second semiconductor chip 30A has shifted with respect to the first semiconductor chip 20. More specifically, the second semiconductor chip 30A is tilted with respect to the first semiconductor chip 20 in addition to the horizontal direction (+X direction, -X direction) and the vertical direction (+Y direction, -Y direction) on the paper surface. It is possible to specify in which direction of the deviation (angle) direction (+X+Y direction, -X+Y direction, +XY direction, -XY direction). This allows the direction of misalignment to be specified more precisely.
  • the first semiconductor chip 20 had the detection electrode 50, but the present technology is not limited thereto.
  • the first semiconductor chip 20 has a sensing electrode 50E instead of the sensing electrode 50, and the second semiconductor chip 30A has a pad electrode. 40 may be replaced with a pad electrode 40E.
  • the pad electrode 40E faces the second bonding surface S2 and is a circular electrode in plan view.
  • the sensing electrode 50E includes a first sensing electrode 51E and a second sensing electrode 52E facing the first region S1a.
  • the first sensing electrode 51E like the pad electrode 40, is a circular electrode in plan view.
  • the second sensing electrode 52E is an annular electrode, and the center of its inner or outer circle overlaps the center of the first sensing electrode 51E. More specifically, the second sensing electrode 52E is an annular electrode concentric with the first sensing electrode 51E.
  • FIG. 16 shows the positional relationship between the pad electrode 40E and the sensing electrode 50E in a state where the second semiconductor chip 30A is bonded to the first semiconductor chip 20 in an ideal alignment designed.
  • the second sensing electrode 52E is a ring concentric with the pad electrode 40E.
  • the distance between the outer periphery of the pad electrode 40E and the inner periphery of the second sensing electrode 52E is a distance R.
  • This distance R is a control value for the misalignment between the second semiconductor chip 30A and the first semiconductor chip 20, and is sometimes referred to as a control value R.
  • the second sensing electrode 52E is an annular electrode, so the same management value R can be set in all directions.
  • the first semiconductor chip 20 had the detection electrode 50, but the present technology is not limited thereto.
  • the first semiconductor chip 20 has a sensing electrode 50F instead of the sensing electrode 50, and the second semiconductor chip 30A has a pad electrode. 40 may be replaced with a pad electrode 40E.
  • the sensing electrode 50F has a plurality of second sensing electrode portions arranged along a line surrounding the first sensing electrode 51E and electrically isolated from each other. More specifically, the second sensing electrode 52F has four second sensing electrode portions 52Fa, 52Fb, 52Fc, and 52Fd. Note that these plurality (four in this embodiment) of the second sensing electrode portions 52Fa, 52Fb, 52Fc, and 52Fd may be collectively referred to as the second sensing electrode 52F. Further, when the second sensing electrode portions 52Fa, 52Fb, 52Fc, and 52Fd are not distinguished from each other, they may be referred to as second sensing electrode portions 52F.
  • the second sensing electrode 52F has a shape in which the above-described sensing electrode 50E is divided into a plurality of second sensing electrode portions 52F. More specifically, the second sensing electrode 52F has a shape in which the above-described sensing electrode 50E is divided into four second sensing electrode portions 52F along the X direction and the Y direction.
  • the second sensing electrode portion F52 is arranged in four diagonal directions of the first sensing electrode 51 (+X+Y direction, -X+Y direction, -XY direction, +XY direction) with the first sensing electrode 51E as the center. It is. More specifically, with the first sensing electrode 51E as the center, the second sensing electrode portion 52Fa is arranged in the +X+Y direction, the second sensing electrode portion 52Fb is arranged in the ⁇ X+Y direction, and the second sensing electrode portion 52Fc is arranged in the ⁇ X+Y direction. The second sensing electrode portion 52Fd is arranged in the +XY direction.
  • the second semiconductor chip 30A is arranged in an oblique direction with respect to the first semiconductor chip 20, more specifically, in the +X+Y direction, -X+Y direction, - It is possible to specify in which diagonal direction the deviation occurred, the XY direction or the +XY direction.
  • the first semiconductor chip 20 had the detection electrode 50, but the present technology is not limited thereto.
  • the first semiconductor chip 20 has a sensing electrode 50G instead of the sensing electrode 50, and the second semiconductor chip 30A has a pad electrode. 40 may be replaced with a pad electrode 40E.
  • the sensing electrode 50G has a plurality of second sensing electrode portions arranged along a line surrounding the first sensing electrode 51E and electrically isolated from each other. More specifically, the second sensing electrode 52G has four second sensing electrode portions 52Ga, 52Gb, 52Gc, and 52Gd. Note that these plurality (four in this embodiment) of the second sensing electrode portions 52Ga, 52Gb, 52Gc, and 52Gd may be collectively referred to as the second sensing electrode 52G. Further, when the second sensing electrode portions 52Ga, 52Gb, 52Gc, and 52Gd are not distinguished from each other, they may be respectively referred to as the second sensing electrode portion 52G.
  • the second sensing electrode 52G has a shape in which the above-described sensing electrode 50E is divided into a plurality of second sensing electrode portions 52G. More specifically, the second sensing electrode 52G is connected to the above-mentioned sensing electrode along a diagonal direction, more specifically, along a direction that forms +45 degrees with the X direction and a direction that forms -45 degrees with the X direction. 50E is divided into four second sensing electrode portions 52G.
  • the second sensing electrode portion F52 is arranged in four directions (+X direction, +Y direction, ⁇ X direction, ⁇ Y direction) of the first sensing electrode 51 with the first sensing electrode 51E as the center. More specifically, with the first sensing electrode 51E as the center, the second sensing electrode portion 52Ga is arranged in the +X direction, the second sensing electrode portion 52Gb is arranged in the +Y direction, and the second sensing electrode portion 52Gc is arranged in the ⁇ X direction. The second sensing electrode portion 52Gd is arranged in the ⁇ Y direction.
  • the second semiconductor chip 30A is moved in any direction among the +X direction, +Y direction, -X direction, and -Y direction with respect to the first semiconductor chip 20. It is possible to identify whether there is a shift.
  • the first semiconductor chip 20 has the detection electrode 50, but the present technology is not limited thereto. As shown in FIG. 19, in the photodetecting device 1 according to the eighth modification of the first embodiment, the first semiconductor chip 20 has a sensing electrode 50H, and the second semiconductor chip 30A has a pad electrode 40H. Also good.
  • the pad electrode 40H is an electrode facing the second bonding surface S2 and having a concave polygonal shape in plan view. More specifically, the pad electrode 40H is a five-sided star-shaped polygonal electrode when viewed from above.
  • the sensing electrode 50H includes a first sensing electrode 51H and a second sensing electrode 52H facing the first region S1a.
  • the first sensing electrode 51H like the pad electrode 40H, is a concave polygonal electrode in plan view, more specifically, a star-shaped polygonal electrode at the corners.
  • the second sensing electrode 52H has a plurality of second sensing electrode portions arranged along a line surrounding the first sensing electrode 51H and electrically isolated from each other. More specifically, the second sensing electrode 52H has five second sensing electrode portions 52Ha, 52Hb, 52Hc, 52Hd, and 52He. Note that the plurality of second sensing electrode portions may be collectively referred to as the second sensing electrode 52H. Furthermore, if the second sensing electrode portions 52Ha to 52He are not distinguished from each other, they may be referred to as second sensing electrode portions 52H.
  • Each of the second sensing electrode portions 52H has two electrically separated electrodes, for example, two rectangular electrodes.
  • the rectangular electrodes of the second sensing electrode portion 52H are arranged along a line surrounding the first sensing electrode 51H. More specifically, the two rectangular electrodes of the second sensing electrode portion 52H are arranged to face two sides forming the convex corner of the first sensing electrode 51H. The two rectangular electrodes are placed equidistant from the two sides.
  • the two rectangular electrodes of the second sensing electrode portion 52H have their lengths
  • the pad electrode 40H is arranged so that its sides face the two sides forming the convex corner of the pad electrode 40H.
  • the rectangular electrode is arranged such that the long side facing the pad electrode 40H is parallel to the side of the pad electrode 40H.
  • the photodetecting device 1 according to the first embodiment has, for example, as shown in FIG. In the configuration, the center of the pad electrode 40I and the center of the first sensing electrode 51, which will be described later, coincide, but the present technology is not limited to this.
  • the photodetecting device 1 according to the ninth modification of the first embodiment as shown in FIGS. 20A and 20B, the second semiconductor chip 30A is bonded to the first semiconductor chip 20 in an ideal alignment designed. In this state, the center of the pad electrode 40I may not coincide with the center of the first sensing electrode 51, which will be described later.
  • an example will be described in which the pad electrode 40I is offset so that the center of the pad electrode 40I does not coincide with the center of the first sensing electrode 51, which will be described later. An offset configuration may also be used.
  • FIG. 20A shows an example in which the relative position of the pad electrode 40I with respect to the sensing electrode 50 is offset to the left in the paper.
  • FIG. 20B shows an example in which the relative position of the pad electrode 40I with respect to the sensing electrode 50 is offset to the right side of the paper.
  • the management value for example, the management value Lx1 and the management value Lx2
  • the offset as described above can be formed by exposing the entire mask pattern with an offset in the lithography process of forming the layer including the pad electrode 40I. Note that when bonding the second semiconductor chip 30A to the first semiconductor chip 20, it is sufficient to bond the second semiconductor chip 30A to the first semiconductor chip 20 using the mark of the layer that is not offset.
  • the same effects as the photodetection device 1 according to the above-described first embodiment can be obtained. Further, in the photodetecting device 1 according to the ninth modification of the first embodiment, instead of offsetting the entire mask pattern and exposing it to light, only the region including the pad electrode 40I may be offset. Furthermore, in the mask pattern, the pattern of the pad electrode 40I may be offset.
  • every dummy pad DP is used as the test electrode 60, but the present technology is not limited to this.
  • dummy pads DP arranged continuously may be used as the test electrodes 60.
  • the arrangement pitch of the dummy pads DP was small. Therefore, when bringing the probe P into contact with one test electrode 60, in order to prevent the probe P from coming into contact with other adjacent test electrodes 60, one dummy pad DP was skipped and used as the test electrode 60. .
  • the arrangement pitch of the dummy pads DP is made larger than in the first embodiment, so that the continuously arranged dummy pads DP are used as the test electrodes 60. ing.
  • the arrangement pitch of the dummy pads DP is widened, but the present technology is not limited to this.
  • the area of one dummy pad DP used as the test electrode 60 may be increased.
  • the test electrode 60 has, for example, a size of about 50 ⁇ m on one side, although it is not limited thereto.
  • the photodetection device 1 according to the eleventh modification of the first embodiment is similar to the photodetection device 1 according to the first embodiment and the photodetection device 1 according to the tenth modification of the first embodiment described above. Effects can be obtained.
  • ⁇ Modification 12> In the photodetecting device 1 according to Modification 11 of the first embodiment, the area of one dummy pad DP is increased, but the present technology is not limited to this. As shown in FIG. 23, in the photodetecting device 1 according to the twelfth modification of the first embodiment, a plurality of dummy pads DP are arranged closely to form one large dummy pad group, which is used as the test electrode 60. It's okay. In the dummy pad group, the distance between the dummy pads DP may be set to, for example, 1 ⁇ m or less, although it is not limited thereto. Further, each dummy pad DP of the dummy pad group is connected to one connection wiring 70 via a via (not shown) or the like. Therefore, inspection can be performed by bringing the probe P into contact with any dummy pad DP of the dummy pad group.
  • the electronic device 100 shown in FIG. 24 includes a solid-state imaging device 101, an optical lens 102, a shutter device 103, a drive circuit 104, and a signal processing circuit 105.
  • the electronic device 100 is, for example, an electronic device such as a camera, although it is not limited thereto. Further, the electronic device 100 includes the above-described photodetection device 1 as the solid-state imaging device 101.
  • the optical lens (optical system) 102 forms an image of image light (incident light 106) from the subject onto the imaging surface of the solid-state imaging device 101.
  • image light incident light 106
  • the shutter device 103 controls the light irradiation period and the light blocking period to the solid-state imaging device 101.
  • the drive circuit 104 supplies drive signals that control the transfer operation of the solid-state imaging device 101 and the shutter operation of the shutter device 103.
  • Signal transfer of the solid-state imaging device 101 is performed by a drive signal (timing signal) supplied from the drive circuit 104.
  • the signal processing circuit 105 performs various signal processing on signals (pixel signals) output from the solid-state imaging device 101.
  • the video signal subjected to signal processing is stored in a storage medium such as a memory, or output to a monitor.
  • the misalignment of the bonding of the first semiconductor chip 20 and the second semiconductor chip 30A can be electrically measured in the solid-state imaging device 101, so that the probability of overlooking the misalignment can be reduced. can contribute.
  • the electronic device 100 is not limited to a camera, and may be another electronic device.
  • it may be an imaging device such as a camera module for mobile devices such as mobile phones.
  • the electronic device 100 also includes, as the solid-state imaging device 101, the photodetector 1 according to the first embodiment and any of its modifications, or the photodetector 1 according to a combination of at least two of the first embodiment and its modifications.
  • a detection device 1 can be provided.
  • connection pads, detection electrodes, inspection electrodes, and connection wiring can also be applied to a storage circuit such as a memory (not shown) that is configured by bonding a plurality of semiconductor chips together.
  • a storage circuit such as a memory (not shown) that is configured by bonding a plurality of semiconductor chips together.
  • drive circuit 104 and signal processing circuit 105 are configured by bonding multiple semiconductor chips together, the configurations of the connection pads, detection electrodes, inspection electrodes, and connection wiring described above can also be applied to those circuits. can.
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as a car, electric vehicle, hybrid electric vehicle, motorcycle, bicycle, personal mobility, airplane, drone, ship, robot, etc. It's okay.
  • FIG. 25 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output section 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device such as an internal combustion engine or a drive motor that generates drive force for the vehicle, a drive force transmission mechanism that transmits the drive force to wheels, and a drive force transmission mechanism that controls the steering angle of the vehicle. It functions as a control device for a steering mechanism to adjust and a braking device to generate braking force for the vehicle.
  • the body system control unit 12020 controls the operations of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a headlamp, a back lamp, a brake lamp, a turn signal, or a fog lamp.
  • radio waves transmitted from a portable device that replaces a key or signals from various switches may be input to the body control unit 12020.
  • the body system control unit 12020 receives input of these radio waves or signals, and controls the door lock device, power window device, lamp, etc. of the vehicle.
  • the external information detection unit 12030 detects information external to the vehicle in which the vehicle control system 12000 is mounted.
  • an imaging section 12031 is connected to the outside-vehicle information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the external information detection unit 12030 may perform object detection processing such as a person, car, obstacle, sign, or text on the road surface or distance detection processing based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electrical signal as an image or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver condition detection section 12041 that detects the condition of the driver is connected to the in-vehicle information detection unit 12040.
  • the driver condition detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver condition detection unit 12041. It may be calculated, or it may be determined whether the driver is falling asleep.
  • the microcomputer 12051 calculates control target values for the driving force generation device, steering mechanism, or braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, Control commands can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or impact mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or impact mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform cooperative control for the purpose of autonomous driving, etc., which does not rely on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of preventing glare, such as switching from high beam to low beam. It can be carried out.
  • the audio and image output unit 12052 transmits an output signal of at least one of audio and images to an output device that can visually or audibly notify information to the occupants of the vehicle or to the outside of the vehicle.
  • an audio speaker 12061, a display section 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 26 is a diagram showing an example of the installation position of the imaging section 12031.
  • the vehicle 12100 has imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle 12100.
  • An imaging unit 12101 provided in the front nose and an imaging unit 12105 provided above the windshield inside the vehicle mainly acquire images in front of the vehicle 12100.
  • Imaging units 12102 and 12103 provided in the side mirrors mainly capture images of the sides of the vehicle 12100.
  • An imaging unit 12104 provided in the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the images of the front acquired by the imaging units 12101 and 12105 are mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 26 shows an example of the imaging range of the imaging units 12101 to 12104.
  • An imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • an imaging range 12114 shows the imaging range of the imaging unit 12101 provided on the front nose.
  • the imaging range of the imaging unit 12104 provided in the rear bumper or back door is shown. For example, by overlapping the image data captured by the imaging units 12101 to 12104, an overhead image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of image sensors, or may be an image sensor having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the temporal change in this distance (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104. In particular, by determining the three-dimensional object that is closest to the vehicle 12100 on its path and that is traveling at a predetermined speed (for example, 0 km/h or more) in approximately the same direction as the vehicle 12100, it is possible to extract the three-dimensional object as the preceding vehicle. can.
  • a predetermined speed for example, 0 km/h or more
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving, etc., in which the vehicle travels autonomously without depending on the driver's operation.
  • the microcomputer 12051 transfers three-dimensional object data to other three-dimensional objects such as two-wheeled vehicles, regular vehicles, large vehicles, pedestrians, and utility poles based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic obstacle avoidance. For example, the microcomputer 12051 identifies obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceeds a set value and there is a possibility of a collision, the microcomputer 12051 transmits information via the audio speaker 12061 and the display unit 12062. By outputting a warning to the driver via the vehicle control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceed
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether the pedestrian is present in the images captured by the imaging units 12101 to 12104.
  • pedestrian recognition involves, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and a pattern matching process is performed on a series of feature points indicating the outline of an object to determine whether it is a pedestrian or not.
  • the audio image output unit 12052 creates a rectangular outline for emphasis on the recognized pedestrian.
  • the display unit 12062 is controlled to display the .
  • the audio image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure is not limited to the configurations described above, it can be applied to, for example, a semiconductor device configured by bonding a plurality of semiconductor chips, such as the imaging section 12031.
  • a semiconductor device configured by bonding a plurality of semiconductor chips, such as the imaging section 12031.
  • the present technology can be applied to all light detection devices, including not only the solid-state imaging device as an image sensor described above, but also a ranging sensor that measures distance, also called a ToF (Time of Flight) sensor.
  • a distance measurement sensor emits illumination light toward an object, detects the reflected light that is reflected back from the object's surface, and measures the flight from the time the illumination light is emitted until the reflected light is received. This is a sensor that calculates the distance to an object based on time.
  • the structure of this distance measurement sensor the structure of the pad electrode, detection electrode, and connection wiring described above can be adopted.
  • the present technology is also applicable to semiconductor devices other than the photodetector device 1.
  • the first semiconductor chip 20 does not need to be equipped with a photoelectric conversion element.
  • the first semiconductor chip 20 may be a memory circuit such as a DRAM, a logic circuit, an AI circuit, or the like.
  • the materials listed as constituting the above-mentioned constituent elements may contain additives, impurities, and the like.
  • the present technology may have the following configuration.
  • the first semiconductor chip includes a first sensing electrode facing the first region, a second sensing electrode facing the first region and surrounding the first sensing electrode, and a first testing electrode facing the second region. and a second inspection electrode, a first connection wiring that electrically connects the first detection electrode to the first inspection electrode, and a second connection that electrically connects the second detection electrode to the second inspection electrode.
  • the second semiconductor chip has a pad electrode facing the second bonding surface and connected only to the first sensing electrode of the first sensing electrode and the second sensing electrode, The width of the pad electrode is smaller than the distance between the portions of the second sensing electrodes that face each other across the first sensing electrode, and is smaller than the distance between the first sensing electrode and the second sensing electrode. big, Semiconductor equipment.
  • the second sensing electrode has a plurality of second sensing electrode portions arranged along a line surrounding the first sensing electrode and electrically isolated from each other, The semiconductor device according to (1), wherein the second inspection electrode and the second connection wiring are provided for each second detection electrode portion.
  • the first semiconductor chip includes: a third sensing electrode facing the first region and surrounding the second sensing electrode; a third inspection electrode facing the second region; a third connection wiring that electrically connects the third detection electrode to the third inspection electrode;
  • the semiconductor device according to (1) having: (4)
  • the third sensing electrode has a plurality of third sensing electrode portions arranged along a line surrounding the second sensing electrode and electrically isolated from each other, The semiconductor device according to (3), wherein the third inspection electrode and the third connection wiring are provided for each third sensing electrode portion.
  • the pad electrode is a polygonal electrode
  • the second sensing electrode is a continuous band-shaped electrode along the outer shape of a polygon having the same number of sides as the pad electrode.
  • the pad electrode is a rectangular electrode.
  • the pad electrode is an octagonal electrode.
  • the semiconductor device according to any one of (1) to (5), wherein the pad electrode has a concave polygonal shape.
  • the semiconductor device according to any one of (5) to (8), wherein the first sensing electrode is a polygonal electrode having the same number of sides as the pad electrode in plan view. (10) In plan view, the pad electrode is a circular electrode, The semiconductor device according to any one of (1) to (4), wherein the second sensing electrode is an annular electrode. (11) The semiconductor device according to (10), wherein the first sensing electrode is a circular electrode when viewed in plan. (12) The semiconductor device according to any one of (1) to (11), wherein the first semiconductor chip includes a photoelectric conversion element. (13) The semiconductor device according to (12), wherein the second semiconductor chip includes at least one of a memory circuit, a logic circuit, and an AI circuit.
  • the semiconductor device according to any one of (1) to (13), wherein a plurality of the second semiconductor chips are bonded to the first semiconductor chip.
  • a semiconductor wafer having a plurality of chip regions that become first semiconductor chips when divided, and one surface of which is a first bonding surface; preparing a second semiconductor chip whose size in plan view is smaller than the chip area and whose one surface is a second bonding surface; Each of the chip regions includes a first region of the first bonding surface, a second region of the first bonding surface other than the first region, and a first region facing the first region.
  • the second semiconductor chip has a pad electrode facing the second bonding surface, The width of the pad electrode is smaller than the distance between the portions of the second sensing electrodes that face each other across the first sensing electrode, and is smaller than the distance between the first sensing electrode and the second sensing electrode.
  • the semiconductor device includes: a first semiconductor chip, one surface of which is a first bonding surface, and the first bonding surface has a first region and a second region other than the first region; a second semiconductor chip having a size smaller in plan view than the first semiconductor chip, one surface of which is a second bonding surface, and the second bonding surface is bonded to the first region; ,
  • the first semiconductor chip includes a first sensing electrode facing the first region, a second sensing electrode facing the first region and surrounding the first sensing electrode, and a first testing electrode facing the second region.
  • the second semiconductor chip has a pad electrode facing the second bonding surface and connected only to the first sensing electrode of the first sensing electrode and the second sensing electrode, The width of the pad electrode is smaller than the distance between the portions of the second sensing electrodes that face each other across the first sensing electrode, and is smaller than the distance between the first sensing electrode and the second sensing electrode. big, Electronics.
  • Photodetection device (semiconductor device) 2 Semiconductor chip 2A Pixel area 3 Pixel 4 Vertical drive circuit 5 Column signal processing circuit 6 Horizontal drive circuit 7 Output circuit 8 Control circuit 13 Logic circuit 14 Bonding pad 15 Readout circuit 20 First semiconductor chip 30, 30A, 30B, 30C Second Semiconductor chip 40, 40D, 40E, 40H, 40I Pad electrode 50, 50A, 50B, 50C, 50D, 50E, 50F, 50G, 50H Detection electrode 51, 51D, 51E, 51H 1st detection electrode 52, 52A, 52D, 52E , 52F, 52G, 52H Second sensing electrode 52, 52D, 52F, 52G, 52H Second sensing electrode portion 53, 53C Third sensing electrode 53 Third sensing electrode portion 60 Inspection electrode 61 First inspection electrode 62, 62a, 62c Second inspection electrode 63, 63a, 63c Third inspection electrode 70 Connection wiring 71 First connection wiring 72 Second connection wiring 73 Third connection wiring 90, 91, 92,

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

チップ同士の接合ずれを検知可能な半導体装置を提供する。半導体装置は、第１接合面に第１領域と第１領域以外の領域である第２領域とを有する第１半導体チップと、一方の面が第２接合面であり、第２接合面が第１領域に対して貼り合わされた第２半導体チップと、を有し、第１半導体チップは、第１領域に臨む第１検知電極及び第１検知電極を囲んでいる第２検知電極と、第２領域に臨む第１検査電極及び第２検査電極と、第１検知電極を第１検査電極に電気的に接続する第１接続配線と、第２検知電極を第２検査電極に電気的に接続する第２接続配線と、を有し、第２半導体チップは、第２接合面に臨み且つ第１検知電極と第２検知電極とのうちの第１検知電極のみに接続されたパッド電極を有し、パッド電極の幅は、第２検知電極のうちの第１検知電極を挟んで対向する部分の間の距離より小さく且つ第１検知電極と第２検知電極との間の距離より大きい。

Description

半導体装置、その製造方法、及び電子機器
　本技術（本開示に係る技術）は、半導体装置、その製造方法、及び電子機器に関し、特に、複数の半導体チップが貼り合わされた半導体装置、その製造方法、及び電子機器に関する。
　従来から、複数のチップが貼り合わされて成る半導体チップが知られている。例えば特許文献１は、チップオンウエハ方式で透明支持基板にチップを積層することを開示している。
国際公開第２０１３／１７９７６４号
　チップオンウエハ方式で支持基板にチップを積層する場合、チップの接合ずれを検知するのが難しい場合があった。本技術は、チップ同士の接合ずれを検知可能な（接合ずれを検知可能な構成を有する）半導体装置、その製造方法、及び電子機器を提供することを目的とする。
　本技術の一態様に係る半導体装置は、一方の面が第１接合面であり且つ上記第１接合面には第１領域と上記第１領域以外の領域である第２領域とを有する第１半導体チップと、平面視の大きさが上記第１半導体チップより小さく、一方の面が第２接合面であり、上記第２接合面が上記第１領域に対して貼り合わされた第２半導体チップと、を有し、上記第１半導体チップは、上記第１領域に臨む第１検知電極と、上記第１領域に臨み且つ第１検知電極を囲んでいる第２検知電極と、上記第２領域に臨む第１検査電極及び第２検査電極と、上記第１検知電極を上記第１検査電極に電気的に接続する第１接続配線と、上記第２検知電極を上記第２検査電極に電気的に接続する第２接続配線と、を有し、上記第２半導体チップは、上記第２接合面に臨み且つ上記第１検知電極と上記第２検知電極とのうちの上記第１検知電極のみに接続されたパッド電極を有し、上記パッド電極の幅は、上記第２検知電極のうちの上記第１検知電極を挟んで対向する部分の間の距離より小さく且つ上記第１検知電極と上記第２検知電極との間の距離より大きい。
　本技術の一態様に係る半導体装置の製造方法は、分断されることで第１半導体チップとなる領域であるチップ領域を複数有し且つ一方の面が第１接合面である半導体ウエハと、平面視の大きさが上記チップ領域より小さく、一方の面が第２接合面である第２半導体チップと、を準備し、上記チップ領域のそれぞれは、上記第１接合面のうちの第１領域と、上記第１接合面のうちの上記第１領域以外の領域である第２領域と、上記第１領域に臨む第１検知電極と、上記第１領域に臨み且つ第１検知電極を囲んでいる第２検知電極と、上記第２領域に臨む第１検査電極及び第２検査電極と、上記第１検知電極を上記第１検査電極に電気的に接続する第１接続配線と、上記第２検知電極を上記第２検査電極に電気的に接続する第２接続配線と、を有し、上記第２半導体チップは、上記第２接合面に臨むパッド電極を有し、上記パッド電極の幅は、上記第２検知電極のうちの上記第１検知電極を挟んで対向する部分の間の距離より小さく且つ上記第１検知電極と上記第２検知電極との間の距離より大きく、上記パッド電極と上記第１検知電極とが重なるように、上記第２半導体チップと上記チップ領域との位置合わせを行い、上記第２半導体チップの上記第２接合面を上記チップ領域の上記第１領域に貼り合わせ、上記第１検査電極と上記第２検査電極との間の電気的導通の有無に基づき、上記第２半導体チップと上記チップ領域との接合の良否を判定することを含む。
　本技術の一態様に係る電子機器は、上記半導体装置と、上記半導体装置に被写体からの像光を結像させる光学系と、を備える。
本技術の第１実施形態に係る光検出装置の一構成例を示すチップレイアウト図である。 本技術の第１実施形態に係る光検出装置の一構成例を示すブロック図である。 本技術の第１実施形態に係る光検出装置の画素の等価回路図である。 本技術の第１実施形態に係る光検出装置の断面構造を示す縦断面図である。 本技術の第１実施形態に係る半導体ウエハの平面構成を示す平面図である。 図５ＡのＣ領域を拡大してチップ領域の構成を示す平面図である。 図５Ｂのチップ領域の平面構成を示す平面図である。 本技術の第１実施形態に係る光検出装置が有するパッド電極と検知電極との位置関係を示す平面図である。 図６Ａに示す位置関係を、図５ＣのＢ－Ｂ切断線に沿って断面視した時の断面構造を示す縦断面図である。 本技術の第１実施形態に係る光検出装置が有するパッド電極と検知電極との位置関係を示す平面図である。 図７Ａに示す位置関係を、図５ＣのＢ－Ｂ切断線に沿って断面視した時の断面構造を示す縦断面図である。 本技術の第１実施形態に係る光検出装置が有するパッド電極と検知電極との位置関係を示す平面図である。 図８Ａに示す位置関係を、図５ＣのＢ－Ｂ切断線に沿って断面視した時の断面構造を示す縦断面図である。 本技術の第１実施形態に係る半導体装置の製造方法を示す模式的工程断面図である。 図９Ａに続く模式的工程断面図である。 図９Ｂに続く模式的工程断面図である。 図９Ｃに続く模式的工程断面図である。 図９Ｄに続く模式的工程断面図である。 ウエハオンウエハ方式で貼り合わせた場合の例を示す縦断面図である。 本技術の第１実施形態の変形例１に係る光検出装置が有するパッド電極と検知電極との位置関係を示す平面図である。 図１１Ａに示す位置関係を、図５ＣのＢ－Ｂ切断線に沿って断面視した時の断面構造を示す縦断面図である。 本技術の第１実施形態の変形例２に係る光検出装置が有するパッド電極と検知電極との位置関係を示す平面図である。 図１２Ａに示す位置関係を、図５ＣのＢ－Ｂ切断線に沿って断面視した時の断面構造を示す縦断面図である。 本技術の第１実施形態の変形例２に係る光検出装置が有するパッド電極と検知電極との位置関係を示す平面図である。 図１３Ａに示す位置関係を、図５ＣのＢ－Ｂ切断線に沿って断面視した時の断面構造を示す縦断面図である。 本技術の第１実施形態の変形例３に係る光検出装置が有するパッド電極と検知電極との位置関係を示す平面図である。 図１４Ａに示す位置関係を、図５ＣのＢ－Ｂ切断線に沿って断面視した時の断面構造を示す縦断面図である。 本技術の第１実施形態の変形例４に係る光検出装置が有するパッド電極と検知電極との位置関係を示す平面図である。 本技術の第１実施形態の変形例５に係る光検出装置が有するパッド電極と検知電極との位置関係を示す平面図である。 本技術の第１実施形態の変形例６に係る光検出装置が有するパッド電極と検知電極との位置関係を示す平面図である。 本技術の第１実施形態の変形例７に係る光検出装置が有するパッド電極と検知電極との位置関係を示す平面図である。 本技術の第１実施形態の変形例８に係る光検出装置が有するパッド電極と検知電極との位置関係を示す平面図である。 本技術の第１実施形態の変形例９に係る光検出装置が有するパッド電極と検知電極との位置関係を示す平面図である。 本技術の第１実施形態の変形例９に係る光検出装置が有するパッド電極と検知電極との位置関係を示す平面図である。 本技術の第１実施形態の変形例１０に係る光検出装置が有するパッド電極と検知電極との位置関係を、図５ＣのＢ－Ｂ切断線に沿って断面視した時の断面構造を示す縦断面図である。 本技術の第１実施形態の変形例１１に係る光検出装置が有する検査電極を示す平面図である。 本技術の第１実施形態の変形例１２に係る光検出装置が有する検査電極を示す平面図である。 電子機器の概略的な構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための好適な形態について図面を参照しながら説明する。なお、以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。
　以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
　また、以下に示す実施形態は、本技術の技術的思想を具体化するための装置や方法を例示するものであって、本技術の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本技術の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
　説明は以下の順序で行う。
１．第１実施形態
２．応用例
　　　電子機器への応用例
　　　移動体への応用例
　［第１実施形態］
　この実施形態では、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである光検出装置に本技術を適用した一例について説明する。
　≪光検出装置の全体構成≫
　まず、光検出装置１の全体構成について説明する。光検出装置１は、半導体装置の一例である。図１に示すように、本技術の第１実施形態に係る光検出装置１は、平面視したときの二次元平面形状が方形状の半導体チップ２を主体に構成されている。すなわち、光検出装置１は、半導体チップ２に搭載されている。この光検出装置１は、図２４に示すように、光学系（光学レンズ）１０２を介して被写体からの像光（入射光１０６）を取り込み、撮像面上に結像された入射光１０６の光量を画素単位で電気信号に変換して画素信号として出力する。
　図１に示すように、光検出装置１が搭載された半導体チップ２は、互いに交差するＸ方向及びＹ方向を含む二次元平面において、中央部に設けられた方形状の画素領域２Ａと、この画素領域２Ａの外側に画素領域２Ａを囲むようにして設けられた周辺領域２Ｂとを備えている。
　画素領域２Ａは、例えば図２４に示す光学系１０２により集光される光を受光する受光面である。そして、画素領域２Ａには、Ｘ方向及びＹ方向を含む二次元平面において複数の画素３が行列状に配置されている。換言すれば、画素３は、二次元平面内で互いに交差するＸ方向及びＹ方向のそれぞれの方向に繰り返し配置されている。なお、本実施形態においては、一例としてＸ方向とＹ方向とが直交している。また、Ｘ方向とＹ方向との両方に直交する方向がＺ方向（厚み方向、積層方向）である。また、Ｚ方向に垂直な方向が水平方向である。
　図１に示すように、周辺領域２Ｂには、複数のボンディングパッド１４が配置されている。複数のボンディングパッド１４の各々は、例えば、半導体チップ２の二次元平面における４つの辺の各々の辺に沿って配列されている。複数のボンディングパッド１４の各々は、半導体チップ２を外部装置と電気的に接続する際に用いられる入出力端子である。
　＜ロジック回路＞
　図２に示すように、半導体チップ２は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７及び制御回路８など、を含むロジック回路１３を備えている。ロジック回路１３は、電界効果トランジスタとして、例えば、ｎチャネル導電型のＭＯＳＦＥＴ（Ｍetal Ｏxide Ｓemiconductor Ｆield Ｅffect Ｔransistor）及びｐチャネル導電型のＭＯＳＦＥＴを有するＣＭＯＳ（Ｃomplenentary ＭＯＳ）回路で構成されている。
　垂直駆動回路４は、例えばシフトレジスタによって構成されている。垂直駆動回路４は、所望の画素駆動線１０を順次選択し、選択した画素駆動線１０に画素３を駆動するためのパルスを供給し、各画素３を行単位で駆動する。即ち、垂直駆動回路４は、画素領域２Ａの各画素３を行単位で順次垂直方向に選択走査し、各画素３の光電変換素子が受光量に応じて生成した信号電荷に基づく画素３からの画素信号を、垂直信号線１１を通してカラム信号処理回路５に供給する。
　カラム信号処理回路５は、例えば画素３の列毎に配置されており、１行分の画素３から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのＣＤＳ（Correlated Double Sampling：相関２重サンプリング）及びＡＤ（Analog Digital）変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１２との間に接続されて設けられる。
　水平駆動回路６は、例えばシフトレジスタによって構成されている。水平駆動回路６は、水平走査パルスをカラム信号処理回路５に順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から信号処理が行われた画素信号を水平信号線１２に出力させる。
　出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して順次に供給される画素信号に対し、信号処理を行って出力する。信号処理としては、例えば、バッファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
　制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
　＜画素＞
　図３は、画素３の一構成例を示す等価回路図である。画素３は、光電変換素子ＰＤと、この光電変換素子ＰＤで光電変換された信号電荷を蓄積（保持）する電荷蓄積領域（フローティングディフュージョン：Ｆloating Ｄiffusion）ＦＤと、この光電変換素子ＰＤで光電変換された信号電荷を電荷蓄積領域ＦＤに転送する転送トランジスタＴＲと、を備えている。また、画素３は、電荷蓄積領域ＦＤに電気的に接続された読出し回路１５を備えている。
　光電変換素子ＰＤは、受光量に応じた信号電荷を生成する。光電変換素子ＰＤはまた、生成された信号電荷を一時的に蓄積（保持）する。光電変換素子ＰＤは、カソード側が転送トランジスタＴＲのソース領域と電気的に接続され、アノード側が基準電位線（例えばグランド）と電気的に接続されている。光電変換素子ＰＤとしては、例えばフォトダイオードが用いられている。
　転送トランジスタＴＲのドレイン領域は、電荷蓄積領域ＦＤと電気的に接続されている。転送トランジスタＴＲのゲート電極は、画素駆動線１０（図２参照）のうちの転送トランジスタ駆動線と電気的に接続されている。
　電荷蓄積領域ＦＤは、光電変換素子ＰＤから転送トランジスタＴＲを介して転送された信号電荷を一時的に蓄積して保持する。
　読出し回路１５は、電荷蓄積領域ＦＤに蓄積された信号電荷を読み出し、信号電荷に基づく画素信号を出力する。読出し回路１５は、これに限定されないが、画素トランジスタとして、例えば、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、リセットトランジスタＲＳＴと、を備えている。これらのトランジスタ（ＡＭＰ，ＳＥＬ，ＲＳＴ）は、例えば、酸化シリコン膜（ＳｉＯ２膜）からなるゲート絶縁膜と、ゲート電極と、ソース領域及びドレイン領域として機能する一対の主電極領域と、を有するＭＯＳＦＥＴで構成されている。また、これらのトランジスタとしては、ゲート絶縁膜が窒化シリコン膜（Ｓｉ３Ｎ４膜）、或いは窒化シリコン膜及び酸化シリコン膜などの積層膜からなるＭＩＳＦＥＴ（Ｍetal Ｉnsulator Ｓemiconductor ＦＥＴ）でも構わない。
　増幅トランジスタＡＭＰは、ソース領域が選択トランジスタＳＥＬのドレイン領域と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及びリセットトランジスタのドレイン領域と電気的に接続されている。そして、増幅トランジスタＡＭＰのゲート電極は、電荷蓄積領域ＦＤ及びリセットトランジスタＲＳＴのソース領域と電気的に接続されている。
　選択トランジスタＳＥＬは、ソース領域が垂直信号線１１（ＶＳＬ）と電気的に接続され、ドレインが増幅トランジスタＡＭＰのソース領域と電気的に接続されている。そして、選択トランジスタＳＥＬのゲート電極は、画素駆動線１０（図２参照）のうちの選択トランジスタ駆動線と電気的に接続されている。
　リセットトランジスタＲＳＴは、ソース領域が電荷蓄積領域ＦＤ及び増幅トランジスタＡＭＰのゲート電極と電気的に接続され、ドレイン領域が電源線Ｖｄｄ及び増幅トランジスタＡＭＰのドレイン領域と電気的に接続されている。リセットトランジスタＲＳＴのゲート電極は、画素駆動線１０（図２参照）のうちのリセットトランジスタ駆動線と電気的に接続されている。
　≪光検出装置の具体的な構成≫
　次に、光検出装置１の具体的な構成について、図４から図８Ｂまでを用いて説明する。
　＜半導体チップの構成＞
　光検出装置１を搭載した半導体チップ２は、図４に示すように、第１半導体チップ２０と、第１半導体チップ２０に貼り合わされた第２半導体チップ３０とを備えている。すなわち、半導体チップ２は、貼り合わされた複数の半導体チップにより構成されている。まず、第２半導体チップ３０から説明する。
　第２半導体チップ３０は、平面視の大きさが第１半導体チップ２０より小さい。そして、第２半導体チップ３０は、第１半導体チップ２０の第１接合面Ｓ１に貼り合わされている。第２半導体チップ３０は、半導体層３１と、半導体層３１の一方の面に積層された配線層３２とを有する。半導体層３１は、これには限定されないが、例えばシリコン等の半導体基板であり、トランジスタＴ等の能動素子が構成されている。配線層３２は、絶縁膜ＩＦ及び金属製の配線Ｍを交互に複数段積層した積層構造を有する多層配線層である。そして、配線層３２の半導体層３１側とは反対側の面が第２接合面Ｓ２であり、第２接合面Ｓ２が第１半導体チップ２０の第１接合面Ｓ１に貼り合わされている。また、配線層３２には、トランジスタＴのゲート電極Ｇと、第２接合面Ｓ２に臨む金属製の接続パッドＭＰとが設けられている。
　第２半導体チップ３０は、上述のロジック回路１３、読み出し回路１５、メモリ等の記憶回路、及び人工知能（ＡＩ）を構成する回路、のいずれかを搭載している。
　また、図４に示す例では、第１半導体チップ２０には３つの第２半導体チップ３０が貼り合わされている。これら３つの第２半導体チップ３０を区別するために、第２半導体チップ３０Ａ、第２半導体チップ３０Ｂ、及び第２半導体チップ３０Ｃと呼ぶ。なお、第２半導体チップ３０Ａ，３０Ｂ，３０Ｃを互いに区別しない場合には、単に第２半導体チップ３０と呼ぶ。また、第１半導体チップ２０に貼り合わされる第２半導体チップ３０の数は、図４に示す例に限定されず、２つ以下又は４つ以上でも良い。第２半導体チップ３０Ａ，３０Ｂ，３０Ｃは、それぞれ、ロジック回路１３、読み出し回路１５、メモリ等の記憶回路、及び人工知能（ＡＩ）を構成する回路、のいずれかを搭載している。なお、第２半導体チップ３０Ａ，３０Ｂ，３０Ｃの全てのチップが同種の回路を搭載していても良いし、各々が互いに異なる回路を搭載していても良い。また、第２半導体チップ３０Ａ，３０Ｂ，３０Ｃのうちの複数のチップ（例えば、第２半導体チップ３０Ａ，３０Ｂ）が同種の回路を搭載し、残りのチップ（例えば、第２半導体チップ３０Ｃ）が異なる回路を搭載していても良い。
　第１半導体チップ２０は、半導体層２１と、半導体層２１の一方の面に積層された配線層２２とを有する。半導体層２１は、これには限定されないが、例えばシリコン等の半導体基板であり、トランジスタＴ等の能動素子が構成されている。半導体層２１には、上述の画素領域２Ａ及び光電変換素子ＰＤが構成されている。また、半導体層２１の他方の面側（受光面側）には、例えば、図示しないカラーフィルタ、及びマイクロレンズ等を更に備えていても良い。カラーフィルタ及びマイクロレンズは、それぞれ画素３毎に設けられていて、例えば樹脂性の材料で構成されている。
　配線層２２は、絶縁膜ＩＦ及び金属製の配線Ｍを交互に複数段積層した積層構造を有する多層配線層である。そして、配線層２２の半導体層２１側とは反対側の面が第１接合面Ｓ１である。また、配線層２２には、トランジスタＴのゲート電極Ｇと、第１接合面Ｓ１に臨む金属製の接続パッドＭＰとが設けられている。第１半導体チップ２０の接続パッドＭＰは第２半導体チップ３０の接続パッドＭＰと接続されていて、この構成により、第１半導体チップ２０に搭載された回路と第２半導体チップ３０に搭載された回路とが、電気的に接続されている。
　第１接合面Ｓ１の大きさは、１つの第２半導体チップ３０の第２接合面Ｓ２の大きさより大きく、さらに、第１接合面Ｓ１に貼り合わされた全ての第２半導体チップ３０の第２接合面Ｓ２を足し合わせた大きさより、大きい。第２半導体チップ３０Ａは、平面視で第１半導体チップ２０の画素領域２Ａに重なる領域に貼り合わされている。そして、第１半導体チップ２０のうち画素領域２Ａに相当する部分には、画素３の微細化及び高密度化によりトランジスタＴ及び配線Ｍが多く設けられている。
　第１半導体チップ２０及び第２半導体チップ３０が有する絶縁膜ＩＦを構成する材料と、配線Ｍ及び接続パッドＭＰを構成する金属とは、公知の材料である。絶縁膜ＩＦを構成する材料として、これには限定されないが、例えば、酸化シリコン（ＳｉＯ２）を挙げることができる。配線Ｍ及び接続パッドＭＰを構成する材料として、これには限定されないが、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、及びタンタル（Ｔａ）を挙げることができる。配線Ｍ及び接続パッドＭＰは、これには限定されないが、例えばダマシン等の、公知の技術を用いて形成されている。
　＜ウエハ及びチップ領域＞
　第２半導体チップ３０は、第１半導体チップ２０とは異なるウエハに構成され、その後個片化される。個片化された第２半導体チップ３０は、個片化される前の第１半導体チップ２０に対して貼り合わされる。つまり、光検出装置１を搭載した半導体チップ２は、ＣｏＷ（チップオンウエハ）で形成される。
　図５Ａから図５Ｃまでの図は、光検出装置１を搭載した半導体チップ２が個片化される前の状態を示している。図５Ａは、一方の面が第１接合面Ｓ１である半導体ウエハＷの平面図である。図５Ｂは、図５Ａに示す半導体ウエハＷのＣ領域を拡大して示す平面図である。図５Ｃは、図５Ｂに示す複数の半導体チップ２（チップ領域ＣＰ）の一つを拡大して示す平面図である。また、図５ＣのＡ－Ａ切断線に沿って断面視した時の断面構造は、図４に示す断面構造になっている。
　図５Ｂに示すように、半導体ウエハＷは、分断されることで第１半導体チップ２０となる領域であるチップ領域ＣＰを複数有している。そして、チップ領域ＣＰ（第１半導体チップ２０）の各々には、個片化された第２半導体チップ３０が貼り合わされていて、光検出装置１を搭載し且つ個片化前の状態の半導体チップ２を構成している。チップ領域ＣＰ同士の間は、スクライブライン（ダイシング領域）ＳＬで区画され、スクライブラインＳＬを介してＸ方向及びＹ方向のそれぞれの方向に繰り返し配置されている。即ち、チップ領域ＣＰは、半導体ウエハＷに行列状に複数配置されている。そして、この複数のチップ領域ＣＰをスクライブラインＳＬに沿って個々に個片化することにより、第１半導体チップ２０（半導体チップ２）が形成される。なお、スクライブラインＳＬは、物理的に形成されているものではない。
　＜第１接合面＞
　図５Ｃに示すように、第１接合面Ｓ１には第２半導体チップ３０Ａ，３０Ｂ，３０Ｃの３つの第２半導体チップが接合されている。これらの第２半導体チップ３０は、それぞれ同様に第１接合面Ｓ１に対して貼り合わされている。そこで、第２半導体チップ３０Ａを例に、ＣｏＷの貼り合わせについて説明する。
　第１接合面Ｓ１は、第１領域Ｓ１ａと、第１領域Ｓ１ａ以外の領域である第２領域Ｓ１ｂとを含んでいる。第１領域Ｓ１ａは、第２半導体チップ３０Ａを貼り合わせるために用意された領域であり、図５Ｃに示すように、第２半導体チップ３０Ａが貼り合わされている。第２半導体チップ３０Ａの４隅には、第２接合面Ｓ２に臨むパッド電極４０が設けられている。そして、第１領域Ｓ１ａの４隅には、第１接合面Ｓ１に臨む検知電極５０が設けられている。検知電極５０は、パッド電極４０に対応した位置に設けられている。より具体的には、検知電極５０は、第２半導体チップ３０Ａが第１半導体チップ２０に対して貼り合わされた際に、平面視でパッド電極４０に重なる位置に設けられている。検知電極５０は、平面視で、これには限定されないが、例えば、５０μｍ２以下の範囲に収まる程度の大きさである。また、例えば、検知電極５０は、平面視で、１０μｍ２から２０μｍ２以下の範囲に収まる程度の大きさである。
　第２領域Ｓ１ｂは、如何なる第２半導体チップも貼り合わされない余白領域であり、図５Ｃに示すように、ダミーパッドＤＰが複数設けられている。ダミーパッドＤＰは第２領域Ｓ１ｂに臨んでいて、第１半導体チップ２０の接続パッドＭＰを構成する材料と同じ材料で構成されていて、回路構成には寄与していない部材、例えば電気的にフローティングな部材である。以下、第２領域Ｓ１ｂのような余白領域にダミーパッドＤＰを設けている理由を説明する。第１半導体チップ２０の接続パッドＭＰを形成する工程において、半導体ウエハＷの全面に対してドライエッチングや化学機械研磨（ＣＭＰ）を行う場合がある。そして、そのようなドライエッチングや化学機械研磨（ＣＭＰ）工程において半導体ウエハＷ面内の均一性が変化するのを抑制するために、本来パターンが設けられない領域に対してもダミーパッドＤＰを設けている。本実施形態では、複数のダミーパッドＤＰのうち、任意の一部のダミーパッドＤＰを後述の検査電極６０として利用している。
　＜パッド電極及び検知電極＞
　パッド電極４０は、第２半導体チップ３０Ａの接続パッドＭＰと一緒に形成されるので、接続パッドＭＰを構成する材料と同じ材料で構成されている。検知電極５０及びダミーパッドＤＰは、第１半導体チップ２０の接続パッドＭＰと一緒に形成されるので、接続パッドＭＰを構成する材料と同じ材料で構成されている。なお、接続パッドＭＰを構成する材料はすでに説明した通りである。本実施形態では、パッド電極４０、検知電極５０、ダミーパッドＤＰ、及び接続パッドＭＰを構成する材料は銅であるとして、説明する。
　図６Ａ及び図６Ｂは、第２半導体チップ３０Ａが第１半導体チップ２０に対して設計された理想的なアライメントで貼り合わされた状態における、パッド電極４０と検知電極５０との位置関係を示している。そのような状態では、平面視において、パッド電極４０の中心と後述の第１検知電極５１の中心とが重なるように設計されている。図６Ａに示すように、平面視で、パッド電極４０は多角形の電極であり、第１検知電極５１は、パッド電極４０と辺の数が同じ多角形の電極である。パッド電極４０は、方形、本実施形態では平面視で一辺の寸法がｄ４０の正方形の電極である。すなわち、パッド電極４０の幅は、ｄ４０である。検知電極５０は、第１領域Ｓ１ａに臨む第１検知電極５１と、第１領域Ｓ１ａに臨み且つ第１検知電極５１を囲んでいる第２検知電極５２とを有している。第１検知電極５１は、方形、本実施形態では平面視で一辺の寸法がｄ５１の正方形の電極である。すなわち、第１検知電極５１の幅は、ｄ５１である。平面視で、第１検知電極５１はパッド電極４０より小さい。すなわち、第１検知電極５１の一辺の寸法ｄ５１は、パッド電極４０の一辺の寸法ｄ４０より小さい（ｄ５１＜ｄ４０）。また、第１検知電極５１は、第２検知電極５２とは電気的に分離されている。
　第２検知電極５２は、第１検知電極５１を包囲する線上に沿って配列され且つ互いに電気的に分離された複数の第２検知電極部分を有している。より具体的には、第２検知電極５２は、４つの第２検知電極部分５２ａ，５２ｂ，５２ｃ，５２ｄを有している。なお、これら複数（本実施形態では４つ）の第２検知電極部分５２ａ，５２ｂ，５２ｃ，５２ｄをまとめて第２検知電極５２と呼んでも良い。また、第２検知電極部分５２ａ，５２ｂ，５２ｃ，５２ｄを互いに区別しない場合には、それぞれを第２検知電極部分５２と呼んでも良い。
　第２検知電極部分５２は、例えば、方形の電極である。第２検知電極部分５２は、本実施形態では長方形の電極である。第２検知電極部分５２は、パッド電極４０の辺の数と同じ数（本実施形態では４つ）設けられている。より具体的には、第２検知電極部分５２は、パッド電極４０及び第１検知電極５１の辺の数と同じ数設けられている。第２検知電極部分５２は、第１検知電極５１を中心に第１検知電極５１の四方（＋Ｘ方向、－Ｘ方向、＋Ｙ方向、－Ｙ方向）に配置された構成である。より具体的には、第２検知電極部分５２ａ，５２ｃは、Ｘ方向に沿って第１検知電極５１を挟んで配置されている。そして、第２検知電極部分５２ａ，５２ｃは、互いの長辺同士が対向するように配置され、且つ対向する長辺同士が平行になっている。そして、第２検知電極部分５２ｂ，５２ｄは、Ｘ方向と直交するＹ方向に沿って第１検知電極５１を挟んで配置されている。そして、第２検知電極部分５２ｂ，５２ｄは、互いの長辺同士が対向するように配置され、且つ対向する長辺同士が平行になっている。
　第１検知電極５１を挟んで対向する、第２検知電極部分５２ａと第２検知電極部分５２ｃとの間の距離は、第２検知電極部分５２ｂと第２検知電極部分５２ｄとの間の距離と同じ距離に設けられている。ここでは、その距離を距離ｄ１と呼ぶ。そして、パッド電極４０の幅ｄ４０は、距離ｄ１より小さく且つ第１検知電極５１と第２検知電極部分５２との間の距離より大きく設けられている。距離ｄ１は、後述の距離Ｌｘ１，Ｌｘ２を用いて、ｄ１＝ｄ４０+Ｌｘ１+Ｌｘ２と定義できる。また、距離ｄ１は、後述の距離Ｌｙ１，Ｌｙ２を用いて、ｄ１＝ｄ４０+Ｌｙ１+Ｌｙ２と定義できる。
　また、本実施形態では、第１検知電極５１がパッド電極４０と辺の数が同じ多角形の電極であるので、第２検知電極部分５２は、その長辺が第１検知電極５１の各辺に対向するように配置されている。そして、第２検知電極部分５２は、第１検知電極５１に対向する長辺と第１検知電極５１の辺とが平行になるように配置されている。また、第１検知電極５１の対角方向の位置において、第２検知電極部分５２同士は離間している。そして第２検知電極部分５２ａ，５２ｂ，５２ｃ，５２ｄのそれぞれは、第１検知電極５１から等距離離れた位置に設けられている。
　図６Ａに示すように、第２半導体チップ３０Ａが第１半導体チップ２０に対して設計された理想的なアライメントで貼り合わされた状態において、第２検知電極部分５２は、その長辺がパッド電極４０の各辺に対向するように配置されている。そして、第２検知電極部分５２は、パッド電極４０に対向する長辺とパッド電極４０の辺とが平行になるように配置されている。また、上述の理想的な状態において、パッド電極４０と第２検知電極部分５２ａとの間の距離Ｌｘ１と、パッド電極４０と第２検知電極部分５２ｃとの間の距離Ｌｘ２とが等しくなる構成である（Ｌｘ１＝Ｌｘ２）。同様に、パッド電極４０と第２検知電極部分５２ｂとの間の距離Ｌｙ１と、パッド電極４０と第２検知電極部分５２ｄとの間の距離Ｌｙ２とが等しくなる構成である（Ｌｙ１＝Ｌｙ２）。さらに、本実施形態では、距離Ｌｘ１、距離Ｌｘ２、距離Ｌｙ１、及び距離Ｌｙ２の全てが同じ値になる構成である（Ｌｘ１＝Ｌｘ２＝Ｌｙ１＝Ｌｙ２）。そして、この距離Ｌｘ１，Ｌｘ２，Ｌｙ１，Ｌｙ２が、第２半導体チップ３０Ａと第１半導体チップ２０との間のアライメントずれの管理値であり、管理値Ｌｘ１，Ｌｘ２，Ｌｙ１，Ｌｙ２と呼ぶ場合がある。より具体的には、Ｌｘ１及びＬｘ２がＸ方向におけるアライメントずれの管理値であり、Ｌｙ１及びＬｙ２がＹ方向におけるアライメントずれの管理値である。管理値は、これには限定されないが、例えば、サブミクロンオーダーであっても良い。また、管理値は、ミクロンオーダーであっても良く、例えば、１μｍ以上３μｍ以下であっても良い。管理値は、第２半導体チップ３０Ａと第１半導体チップ２０との貼り合わせのアライメントずれのマージンに応じて設定されれば良い。
　＜検査電極及び接続配線＞
　図６Ｂに示すように、第１半導体チップ２０は、第２領域Ｓ１ｂに臨み且つダミーパッドＤＰにより構成された検査電極６０と、配線層２２内に設けられ且つ検知電極５０を検査電極６０に電気的に接続する接続配線７０と、を有している。
　検査電極６０は、第１検査電極６１と第２検査電極６２とを有している。なお、第１検査電極６１と第２検査電極６２とを区別しない場合には単に検査電極６０と呼ぶ。第１検査電極６１は、第２検査電極６２とは電気的に分離されている。また、第２検査電極６２は、複数設けられている。より具体的には、第２検査電極６２は、第２検知電極部分５２の数と同じ数（本実施形態では４つ）設けられている。第２検査電極６２同士は、互いに電気的に分離されている。図６Ｂには、複数の第２検査電極６２のうちの第２検査電極６２ａ及び第２検査電極６２ｃのみを示している。第２検査電極６２ａ及び第２検査電極６２ｃ等の複数の第２検査電極６２を互いに区別しない場合、単に第２検査電極６２と呼ぶ。
　接続配線７０は、第１検知電極５１を第１検査電極６１に電気的に接続する第１接続配線７１と、第２検知電極５２を第２検査電極６２に電気的に接続する第２接続配線７２と、を有している。第１接続配線７１と第２接続配線７２とを区別しない場合には単に接続配線７０と呼ぶ。第１接続配線７１は、第２接続配線７２とは電気的に分離されている。また、第２接続配線７２は、複数設けられている。より具体的には、第２接続配線７２は、第２検知電極部分５２の数と同じ数（本実施形態では４つ）設けられている。第２接続配線７２同士は、互いに電気的に分離されている。図６Ｂには、複数の第２接続配線７２のうちの、第２検知電極５２ａを第２検査電極６２ａに電気的に接続する第２接続配線７２ａ、及び第２検知電極５２ｃを第２検査電極６２ｃに電気的に接続する第２接続配線７２ｃのみを示している。第２接続配線７２ａ及び第２接続配線７２ｃ等の複数の第２接続配線７２を互いに区別しない場合、単に第２接続配線７２と呼ぶ。
　接続配線７０は、これには限定されないが、例えば、絶縁膜ＩＦを介して設けられた金属製の配線及び絶縁膜ＩＦの厚み方向に沿って設けられたビア等により構成された、金属製の配線である。接続配線７０を構成する材料としては、これには限定されないが、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びタングステン（Ｗ）等を挙げることができる。接続配線７０は、同じレイヤに属する配線Ｍと同じ材料で構成することができ、ダマシン等の製造プロセスについても、同じレイヤに属する配線Ｍ及び接続パッドＭＰと同じプロセスを用いることができる。
　＜組＞
　以上説明したように、第２検知電極部分５２毎に、第２検査電極６２及び第２接続配線７２が設けられている。すなわち、第２検知電極部分５２と第２検査電極６２と第２接続配線７２との組９２は、複数組設けられている。そして、組９２同士は、互いに電気的に分離されている。図６Ｂには、第２検知電極部分５２ａと第２検査電極６２ａと第２接続配線７２ａとの組９２ａ、及び第２検知電極部分５２ｃと第２検査電極６２ｃと第２接続配線７２ｃとの組９２ｃ、を例示している。なお、組９２ａと組９２ｃ等の複数の組を互いに区別しない場合、単に組９２と呼ぶ。
　第１検知電極５１と第１検査電極６１と第１接続配線７１との組９１は１組のみ設けられていて、組９１と組９２とは、互いに電気的に分離されている。なお、組９１と組９２とを区別しない場合、単に組９０と呼ぶ。
　＜作用＞
　第２半導体チップ３０Ａと第１半導体チップ２０との貼り合わせのアライメントずれが管理値より小さいか否かは、一対のプローブＰを用いて、組９１と組９２との間の電気的導通の有無を確認することにより、判定することができる。より具体的には、アライメントずれが管理値より小さいか否かは、第１検査電極６１及び複数の第２検査電極６２が第２領域Ｓ１ｂに露出しているので、一対のプローブＰを用いて、複数の検査電極６０のうちの２つの検査電極からなるペアの間の電気的導通の有無を、ペアを変えながら確認することにより、判定することができる。より具体的には、アライメントずれが管理値より小さいか否かは、一対のプローブＰを用いて、第１検査電極６１と、複数の第２検査電極６２のうちの１つとからなるペアの間の電気的導通の有無を、ペアを変えながら確認することにより、判定することができる。以下、判定について詳細に説明する。
　まず、図６Ａ及び図６Ｂを参照し、第２半導体チップ３０Ａが第１半導体チップ２０に対して管理値より小さいアライメントずれで貼り合わされている場合について、説明する。例えば、図６Ａ及び図６Ｂに示すように、パッド電極４０は、検知電極５０が有する第１検知電極５１と第２検知電極５２とのうちの、第１検知電極５１のみに接続されているとする。
　この状態において、一対のプローブＰを用いて、第１検査電極６１と１つの第２検査電極６２との間の電気的導通の有無を、ペアを変えながら確認すると、いずれのペアでも電気的導通を検出しない。これにより、組９１と組９２とが電気的に分離されていることが、分かる。そして、これにより、第２半導体チップ３０Ａが第１半導体チップ２０に対して管理値より小さいアライメントずれで貼り合わされていると判定できる。
　次に、図７Ａ及び図７Ｂを参照し、第２半導体チップ３０Ａが第１半導体チップ２０に対して管理値以上のアライメントずれで貼り合わされている場合について、説明する。例えば、図７Ａ及び図７Ｂに示すように、第２半導体チップ３０Ａが紙面右側へずれて第１半導体チップ２０に貼り合わされているとする。より具体的には、第２半導体チップ３０Ａが紙面右側へ、管理値Ｌｘ１以上のアライメントずれで第１半導体チップ２０に貼り合わされているとする。パッド電極４０は紙面右側に相対的にずれて、第１検知電極５１と第２検知電極部分５２ａとの両方に対して接続され、両者を短絡させている。これにより、組９１と組９２ａとが短絡されているとする。
　この状態において、一対のプローブＰを用いて、第１検査電極６１と１つの第２検査電極６２との間の電気的導通の有無を、ペアを変えながら確認すると、図７Ｂに示す第１検査電極６１と第２検査電極６２ａとのペアのみ電気的導通がある、すなわち短絡していることが、検出される。これにより、組９１と組９２ａとのみが短絡していることが、分かる。そして、これにより、第２半導体チップ３０Ａが紙面右側（＋Ｘ方向）へ、管理値Ｌｘ１以上のアライメントずれで第１半導体チップ２０に貼り合わされたと、判定できる。このように、第２半導体チップ３０Ａが第１半導体チップ２０に対して管理値以上のアライメントずれで貼り合わされたか否かを検出できる。また、第２検知電極５２は、４つの第２検知電極部分５２ａ，５２ｂ，５２ｃ，５２ｄを有しているので、第２半導体チップ３０Ａが第１半導体チップ２０に対して、どの方向にずれたのか、特定できる。より具体的には、第２半導体チップ３０Ａが第１半導体チップ２０に対して、紙面右側（＋Ｘ方向）、紙面左側（－Ｘ方向）、紙面上側（＋Ｙ方向）、紙面下側（－Ｙ方向）のいずれの方向にずれたのかを、特定できる。
　次に、図８Ａ及び図８Ｂを参照し、第２半導体チップ３０Ａが第１半導体チップ２０に対して検知可能範囲を超えるアライメントずれで貼り合わされている場合について、説明する。図８Ａ及び図８Ｂに示すように、第２半導体チップ３０Ａは、紙面右側へ、検知可能範囲を超えるアライメントずれで第１半導体チップ２０に貼り合わされているとする。より具体的には、パッド電極４０は、検知可能範囲を超えて紙面右側へずれていて、第１検知電極５１と第２検知電極５２とのうちの第２検知電極５２のみに接続されているとする。
　この状態において、一対のプローブＰを用いて、第１検査電極６１と１つの第２検査電極６２との間の電気的導通の有無を、ペアを変えながら確認すると、いずれのペアでも電気的導通を検出しない。つまり、第２半導体チップ３０Ａが第１半導体チップ２０に対して管理値を大きく超えて貼り合わされているのに、管理値より小さいアライメントずれで貼り合わされている場合と区別することができない。これが、検知可能範囲を超えるアライメントずれで貼り合わされている場合である。
　そして検知可能範囲は、［－（ｄ４０＋ｄ５１）／２］以上、［＋（ｄ４０＋ｄ５１）／２］以下で定義できる。なお、図６Ａに示すように、ｄ４０はパッド電極４０の幅であり、ｄ５１は第１検知電極５１の幅である。アライメントずれ量が検知可能範囲を超えると、第２半導体チップ３０Ａが第１半導体チップ２０に対して管理値より小さいずれ量で貼り合わされているか否かを判定できなくなる。なお、検知可能範囲を広げるには、第１検知電極５１の幅であるｄ５１を大きくすれば良い。
　≪光検出装置の製造方法≫
　以下、図９Ａから図９Ｅまでを参照して、光検出装置１の製造方法について説明する。なお、以下に説明する光検出装置１の製造方法において、光検出装置１の構成は、図４、図５Ｂ、及び図５Ｃに示す光検出装置１の構成と異なる部分がある。例えば、以下に説明する光検出装置１の製造方法において、第２半導体チップ３０の数は２つであり、そのうち一方のチップはメモリ等の記憶回路を搭載し、他方のチップはロジック回路１３、人工知能（ＡＩ）を構成する回路等を搭載している。また、第１半導体チップ２０は、第１半導体チップ２０Ａと第１半導体チップ２０Ｂとの積層構造を有し、第１半導体チップ２０Ａの半導体層２１には、上述の画素領域２Ａ及び光電変換素子ＰＤが構成されている。また、図９Ａから図９Ｅまでには、図５Ａの半導体ウエハＷに対してチップ領域ＣＰ毎に形成された複数の第１半導体チップ２０のうちの、個片化される前の一つの第１半導体チップ２０のみを示している。
　まず、図９Ａに示すように、分断されることで第１半導体チップ２０となる領域であるチップ領域ＣＰ（図５Ｂ参照）を複数有し且つ一方の面が第１接合面Ｓ１である半導体ウエハＷと、平面視の大きさがチップ領域ＣＰより小さく、一方の面が第２接合面Ｓ２である第２半導体チップ３０と、を準備する。第１半導体チップ２０は、第１接合面Ｓ１上の第１領域Ｓ１ａに臨む図示しない検知電極５０と、検査電極６０と、検知電極５０を検査電極６０に電気的に接続する接続配線７０と、を有している。そして、第２半導体チップ３０は、第２接合面Ｓ２に臨む図示しないパッド電極４０を有している。
　そして、図示しないパッド電極４０と図示しない第１検知電極５１とが重なるように、第２半導体チップ３０と第１半導体チップ２０との位置合わせを行う。より具体的には、第２半導体チップ３０とチップ領域ＣＰとの位置合わせを行う。そして、第２半導体チップ３０の第２接合面Ｓ２をチップ領域ＣＰ、より具体的には第１領域Ｓ１ａに貼り合わせる。
　第２半導体チップ３０がチップ領域ＣＰ（第１半導体チップ２０）に対して管理値より小さいずれ量で貼り合わされたか否かの検査、すなわち第２半導体チップ３０とチップ領域ＣＰとの接合の良否の判定は、第２半導体チップ３０をチップ領域ＣＰに貼り合わせる工程が完了した時点で、実行可能になる。第２半導体チップ３０をチップ領域ＣＰに貼り合わせる工程が完了した時点において、検査電極６０が第１接合面Ｓ１に露出している。より具体的には、検査電極６０が第２領域Ｓ１ｂ（図５Ｃ参照）に露出している。そのため、一対のプローブＰを用いて、露出した２つの検査電極６０の間の電気的導通の有無を確認するという簡便な検査を行うことにより、第２半導体チップ３０が第１半導体チップ２０に対して管理値より小さいずれ量で貼り合わされているか否かを判定することができる。そして、この検査は、検査電極６０が露出された状態の間はいつでも行うことができる。すなわち、この検査は、検査電極６０の露出面に対して他の材料（例えば絶縁膜等）を積層する工程の前まで、行うことができる。そして、ずれ量が管理値以上であったチップを、ずれ量が管理値より小さいチップと区別するために、その半導体ウエハＷ上の位置等を記録しておいても良い。
　次に、図９Ｂに示すように、第２半導体チップ３０の半導体層３１をＣＭＰ法等により薄くする。そして、図９Ｃに示すように、第２半導体チップ３０の露出面を覆うように、絶縁膜８１と平坦化膜８２とをこの順で積層する。平坦化膜８２は、樹脂又は無機膜である。本実施形態では、平坦化膜８２が化学気相成長（Chemical Vapor Deposition、ＣＶＤ）法により堆積した酸化シリコンであるとして、説明する。
　そして、図９Ｄに示すように、平坦化膜８２の露出面に支持基板８３を貼り合わせる。その後、図９Ｅに示すように、第１半導体チップ２０の半導体層２１ＡをＣＭＰ法等により薄くし、薄くした半導体層２１Ａの露出面に、これには限定されないが、例えば、カラーフィルタ８４及びマイクロレンズ８５等を形成する。マイクロレンズ８５は、半導体層２１Ａへの入射光を集光する。カラーフィルタ８４は、半導体層２１Ａへの入射光を色分離する。カラーフィルタ８４及びマイクロレンズ８５は、それぞれ画素３毎に設けられている。カラーフィルタ８４及びマイクロレンズ８５は、例えば樹脂性の材料で構成されている。
　そして、図９Ｅに示すように、支持基板８３をＣＭＰ法等により薄くし、薄くした支持基板８３の露出面側から、例えば、シリコン貫通電極８６等の配線を形成する。これにより、光検出装置１がほぼ完成する。その後、スクライブラインＳＬ（図５Ｂ参照）に沿って半導体ウエハＷを切断することにより、光検出装置１を個片化し、半導体チップ２を得る。
　≪第１実施形態の主な効果≫
　以下、第１実施形態の主な効果を説明するが、その前に、ＷｏＷ（ウエハオンウエハ）方式で貼り合わせた例について、説明する。図１０に示す例では、それぞれ集積回路が構成されたウエハＷ１とウエハＷ２とをＷｏＷで接合している。ウエハＷ１とウエハＷ２とをＷｏＷで接合する場合、貼り合わせのアライメントずれを計測するためのマークＭＫ１，ＭＫ２を、スクライブラインに設けることができた。スクライブラインには個片化の際に切断される領域であるため、たとえ配線等が設けられていたとしても僅かであった。そのため、貼り合わせのアライメントずれの測定を赤外光等の検査光を用いて光学的に行った場合であっても、配線等によって検査光の進行が阻害されることは、生じ難かった。そのため、貼り合わせのアライメントずれの測定を、赤外光等の検査光を用いて反射式（図１０の紙面左側）、又は透過式（図１０の紙面右側）で行うことができる。
　しかし、光検出装置１を搭載した半導体チップ２は、ＣｏＷ（チップオンウエハ）で形成する場合、すでに個片化された第２半導体チップはスクライブラインの大部分がウエハ切断時に失われていた。そのため、貼り合わせのアライメントずれを計測するためのマークを、スクライブラインに設けることができなかった。
　また、第２半導体チップは、平面視の大きさが第１半導体チップより小さい場合がある。そして、第２半導体チップが平面視で第１半導体チップの画素領域２Ａに重なるように貼り合わされる場合があった。第１半導体チップの画素領域２Ａは、画素３の微細化及び高密度化によりトランジスタＴ及び配線Ｍが多く設けられている領域である。トランジスタＴ及び配線Ｍが多く設けられている領域と平面視で重なる領域に対して貼り合わせのアライメントずれを計測するためのマークＭＫ１，ＭＫ２を設けると、検査光が配線等で遮られる可能性があった。また、検査光が配線等で遮られるのを抑制するために、第１半導体チップ及び第２半導体チップの、厚み方向においてマークＭＫ１，ＭＫ２と重なる領域に配線等を配置しないレイアウトを採用すると、設計の負荷が大きくなる可能性があった。
　これに対して、本技術の第１実施形態に係る光検出装置１では、第１半導体チップ２０が、第１検知電極５１と第１検査電極６１と第１接続配線７１との組９１、及び第２検知電極部分５２と第２検査電極６２と第２接続配線７２との組９２を有し、第２半導体チップがパッド電極４０を有している。そして、第１半導体チップ２０と第２半導体チップ３０Ａとの貼り合わせのアライメントずれの大きさにより、パッド電極４０が組９１と組９２とを電気的に短絡させたりオープンにしたりするので、第２半導体チップ３０Ａと第１半導体チップ２０との貼り合わせのアライメントずれを、電気的に検出できる。
　また、本技術の第１実施形態に係る光検出装置１では、第１半導体チップ２０と第２半導体チップ３０Ａとのうちの第１半導体チップ２０のみに、接続配線７０を引き回せばよいので、設計に与える影響を抑制できる。
　また、本技術の第１実施形態に係る光検出装置１では、第２検知電極５２は、第１検知電極５１を包囲する線上に沿って配列され且つ互いに電気的に分離された複数の第２検知電極部分５２を有している。そして、第２検知電極部分５２は、第１検知電極５１を中心に第１検知電極５１の四方に配置された構成である。そのため、組９１と複数の組９２の一の組との間に短絡があるか否かを検知することにより、第２半導体チップ３０Ａが第１半導体チップ２０に対して、どの方向にずれたのか、特定できる。より具体的には、第２半導体チップ３０Ａが第１半導体チップ２０に対して、＋Ｘ方向、－Ｘ方向、＋Ｙ方向、及び－Ｙ方向のいずれの方向にずれたのか、特定できる。
　また、本技術の第１実施形態に係る光検出装置１では、第２半導体チップ３０Ａと第１半導体チップ２０との貼り合わせのアライメントずれを、光学式ではなく電気的に検出しているので、ＣｏＷ（チップオンウエハ）で光検出装置１を形成する場合のようにスクライブラインにマークＭＫ１，ＭＫ２を配置できない場合であっても、第２半導体チップ３０Ａと第１半導体チップ２０との貼り合わせのアライメントずれを検出できる。
　また、本技術の第１実施形態に係る光検出装置１では、第２半導体チップ３０Ａと第１半導体チップ２０との貼り合わせのアライメントずれを、検査光を用いず、電気的に検出しているので、第１半導体チップ２０及び第２半導体チップ３０Ａの配線等の内部構造に関係なく、貼り合わせのアライメントずれを検出できる。
　また、本技術の第１実施形態に係る光検出装置１では、一部のダミーパッドＤＰを検査電極６０として利用している。そのため、リソグラフィ工程で使用するマスクを検査電極６０用に変更する必要がなく、製造コスト的に有利である。
　また、本技術の第１実施形態に係る光検出装置１では、一対のプローブＰを用いて、露出した２つの検査電極６０の間の電気的導通の有無を確認するという簡便な検査を行うことにより、第２半導体チップ３０Ａが第１半導体チップ２０に対して管理値より小さいずれ量で貼り合わされているか否かを判定することができる。そのため、検査工程が複雑になることを抑制できる。
　また、本技術の第１実施形態に係る光検出装置１の製造方法では、第２半導体チップ３０Ａがチップ領域ＣＰ（第１半導体チップ２０）に対して管理値より小さいずれ量で貼り合わされたか否かの検査は、第２半導体チップ３０Ａをチップ領域ＣＰに貼り合わせる工程が完了した時点で、実行可能になる。そのため、貼り合わせのアライメントずれ量が管理値より小さいか否かを、直ちに判定することが可能となる。
　なお、上記説明した第２半導体チップ３０Ａに対する効果は、第２半導体チップ３０Ｂ，３０Ｃを含む第２半導体チップ３０に対する効果であると解釈されるべきである。これは、以下に説明する各変形例についても同じである。
　また、図６Ａにおいて、管理値である距離Ｌｘ１、距離Ｌｘ２、距離Ｌｙ１、及び距離Ｌｙ２の全てが同じ値であったが、少なくとも一部の値が異なっていても良い。より具体的には、一の方向のアライメントずれのマージンが他の方向のアライメントずれのマージンより小さい場合には、一の方向の管理値を他の方向の管理値より小さく設定しても良い。例えば、Ｘ方向に沿ったマージンのうち、紙面右側方向へのマージンが紙面左側へのマージンより小さい場合、距離Ｌｘ１を距離Ｌｘ２とより小さく設定しても良い。また、例えば、Ｙ方向に沿ったマージンがＸ方向に沿ったマージンより小さい場合、Ｙ方向に沿った管理値（距離Ｌｙ１及び距離Ｌｙ２）を、Ｘ方向に沿った管理値（距離Ｌｘ１及び距離Ｌｘ２）より小さく設定しても良い。このように、各管理値の大きさは、個別の光検出装置１のアライメントずれのマージンの大きさに応じて適宜設定すれば良い。そして、管理値の大きさを異ならせるために、パッド電極４０のＸ方向の寸法とＹ方向の寸法とを異なる大きさに設けても良い。また、管理値の大きさを異ならせるために、第１検知電極５１を挟んで対向する、第２検知電極部分５２ａと第２検知電極部分５２ｃとの間の距離と、第２検知電極部分５２ｂと第２検知電極部分５２ｄとの間の距離とを、異なる距離にしても良い。
　≪第１実施形態の変形例≫
　以下、第１実施形態の変形例について、説明する。
　＜変形例１＞
　第１実施形態に係る光検出装置１では、第１半導体チップ２０が検知電極５０を有していたが、本技術はこれには限定されない。図１１Ａ及び図１１Ｂに示すように、第１実施形態の変形例１に係る光検出装置１では、第１半導体チップ２０が検知電極５０に代えて検知電極５０Ａを有していても良い。
　検知電極５０Ａは、第１検知電極５１と、第１領域Ｓ１ａに臨む第２検知電極５２Ａとを有している。図１１Ａに示すように、第２検知電極５２Ａは、複数の第２検知電極部分５２が１つに接続されたような形状をしている。すなわち、第２検知電極５２Ａは、第１検知電極５１を途切れなく連続的に囲んでいる単一の部材である。より具体的には、第２検知電極５２Ａは、平面視でパッド電極４０と辺の数が同じ多角形（本変形例では正方形）の外形に沿って連続した帯状の電極である。また、図１１Ｂに示すように、第１半導体チップ２０は、配線層２２内に設けられ且つ第２検知電極５２Ａを第２検査電極６２に電気的に接続する第２接続配線７２を有している。本変形例では、第２検知電極５２Ａが単一の部材であり複数の部分に分割されていないので、第２検査電極６２及び第２接続配線７２は、それぞれ一つずつ設ける構成であれば良い。そして、これにより、組９１と組９２とがそれぞれ１つずつ設けられた構成になっている。
　第２半導体チップ３０Ａと第１半導体チップ２０との貼り合わせのアライメントずれが管理値より小さいか否かは、一対のプローブＰを用いて、組９１と組９２との間の電気的導通の有無を確認することにより、判定できる。より具体的には、アライメントずれが管理値より小さいか否かは、一対のプローブＰを用いて、第１検査電極６１と第２検査電極６２との間の電気的導通の有無を確認することにより、判定できる。第１検査電極６１と第２検査電極６２との間に電気的導通が無いと確認された場合、組９１と組９２とが電気的に分離されていることが、分かる。これにより、第２半導体チップ３０Ａが第１半導体チップ２０に対して管理値より小さいアライメントずれで貼り合わされたと、判定できる。一方、第１検査電極６１と第２検査電極６２との間に電気的導通があると確認された場合、組９１と組９２とが電気的に短絡していることが、分かる。これにより、第２半導体チップ３０Ａが第１半導体チップ２０に対して管理値以上のアライメントずれで貼り合わされたと、判定できる。なお、本変形例では、第２検知電極５２Ａは、パッド電極４０と辺の数が同じ多角形（本変形例では正方形）の外形に沿って連続した帯状の電極であるので、アライメントずれが管理値以上であるか否かと、アライメントずれの方向がいずれの方向であるのかとのうちの、アライメントずれが管理値以上であることのみを判定できる。
　この第１実施形態の変形例１に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
　また、アライメントずれが管理値以上であるか否かと、アライメントずれの方向とのうちの、アライメントずれが管理値以上であるか否かのみを判定すれば良い場合には、この第１実施形態の変形例１に係る光検出装置１の構成を用いれば良い。第１実施形態の変形例１に係る光検出装置１では、一つの組９１と一つの組９２とを有していれば良いので、第１実施形態の場合より第２接続配線７２の数を少なくすることができる。そして、第１実施形態の変形例１に係る光検出装置１では、第１検査電極６１と第２検査電極６２とがそれぞれ１つずつ設けられている。より具体的には、第２検査電極６２の数は単数であり複数ではない。そのため、第２半導体チップ３０Ａと第１半導体チップ２０との貼り合わせのアライメントずれが管理値より小さいか否かの判定において、第１検査電極６１と第２検査電極６２との間の電気的導通の有無の確認は、ペアを変えながら複数回行うことなく１回行えば良い。これにより、検査に要する手間と時間を短くすることができる。
　＜変形例２＞
　第１実施形態に係る光検出装置１では、第１半導体チップ２０が検知電極５０を有していたが、本技術はこれには限定されない。図１２Ａ、図１２Ｂ、図１３Ａ、及び図１３Ｂに示すように、第１実施形態の変形例２に係る光検出装置１では、第１半導体チップ２０が検知電極５０に代えて検知電極５０Ｂを有していても良い。そして、本変形例では、上述の管理値を、第１管理値と第２管理値との２段階で設けている。
　検知電極５０Ｂは、第１検知電極５１と、第２検知電極５２と、第１領域Ｓ１ａに臨み且つ第２検知電極５２を囲んでいる第３検知電極５３と、を有している。第１検知電極５１及び第２検知電極５２は、第３検知電極５３とは電気的に分離されている。
　第３検知電極５３は、第２検知電極５２を包囲する線上に沿って配列され且つ互いに電気的に分離された複数の第３検知電極部分を有している。より具体的には、第３検知電極５３は、４つの第３検知電極部分５３ａ，５３ｂ，５３ｃ，５３ｄを有している。なお、これら複数（本実施形態では４つ）の第３検知電極部分５３ａ，５３ｂ，５３ｃ，５３ｄをまとめて第３検知電極５３と呼んでも良い。また、第３検知電極部分５３ａ，５３ｂ，５３ｃ，５３ｄを互いに区別しない場合には、それぞれを第３検知電極部分５３と呼んでも良い。
　第３検知電極部分５３は、例えば、方形の電極である。第３検知電極部分５３は、本実施形態では長方形の電極である。第３検知電極部分５３は、パッド電極４０の辺の数と同じ数（本実施形態では４つ）設けられている。より具体的には、第３検知電極部分５３は、パッド電極４０及び第１検知電極５１の辺の数、第２検知電極５２部分の数と同じ数設けられている。第３検知電極部分５３は、第１検知電極５１を中心に、第２検知電極部分５２を挟んで第１検知電極５１の四方（＋Ｘ方向、－Ｘ方向、＋Ｙ方向、－Ｙ方向）に配置された構成である。より具体的には、第３検知電極部分５３ａ，５３ｃは、Ｘ方向に沿って第１検知電極５１及び第２検知電極部分５２ａ，５２ｃを挟んで配置されている。そして、第３検知電極部分５３ａ，５３ｃは、互いの長辺同士が対向するように配置され、且つ対向する長辺同士が平行になっている。そして、第３検知電極部分５３ｂ，５３ｄは、Ｘ方向と直交するＹ方向に沿って第１検知電極５１及び第２検知電極部分５２ｂ，５２ｄを挟んで配置されている。そして、第３検知電極部分５３ｂ，５３ｄは、互いの長辺同士が対向するように配置され、且つ対向する長辺同士が平行になっている。また、第１検知電極５１の対角方向の位置において、第３検知電極部分５３同士は離間している。
　第１検知電極５１を起点とした４方のうち同じ方向に配置された第２検知電極部分５２と第３検知電極部分５３とのペアは、互いの長辺同士が平行になるように配置されている。そして、４方のうち同じ方向に配置された第２検知電極部分５２と第３検知電極部分５３との間の距離は、４方にある全てのペアで等しい。より具体的には、第２検知電極部分５２ａと第３検知電極部分５３ａとの間の距離と、第２検知電極部分５２ｂと第３検知電極部分５３ｂとの間の距離と、第２検知電極部分５２ｃと第３検知電極部分５３ｃとの間の距離と、第２検知電極部分５２ｄと第３検知電極部分５３ｄとの間の距離と、は等しい。
　第１検知電極５１及び第２検知電極部分５２ａ，５２ｃを挟んで対向する第３検知電極部分５３ａと第３検知電極部分５３ｃとの間の距離は、第１検知電極５１及び第２検知電極部分５２ｂ，５２ｄを挟んで対向する第３検知電極部分５３ｂと第３検知電極部分５３ｄとの間の距離と同じ距離に設けられている。ここでは、その距離を距離ｄ２と呼ぶ。また、距離ｄ２は、後述の距離Ｌｘ３，Ｌｘ４を用いて、ｄ２＝ｄ４０+Ｌｘ３+Ｌｘ４と定義できる。また、距離ｄ２は、後述の距離Ｌｙ３，Ｌｙ４を用いて、ｄ２＝ｄ４０+Ｌｙ３+Ｌｙ４と定義できる。
　図１２Ａ及び図１２Ｂは、第２半導体チップ３０Ａが第１半導体チップ２０に対して設計された理想的なアライメントで貼り合わされた状態を示している。図１２Ａに示すような理想的な状態において、第３検知電極部分５３は、その長辺がパッド電極４０の各辺に対向するように配置されている。そして、第３検知電極部分５３は、パッド電極４０に対向する長辺とパッド電極４０の辺とが平行になるように配置されている。また、上述の理想的な状態において、パッド電極４０と第３検知電極部分５３ａとの間の距離Ｌｘ３と、パッド電極４０と第３検知電極部分５３ｃとの間の距離Ｌｘ４とが等しくなる構成である（Ｌｘ３＝Ｌｘ４）。同様に、パッド電極４０と第３検知電極部分５３ｂとの間の距離Ｌｙ３と、パッド電極４０と第３検知電極部分５３ｄとの間の距離Ｌｙ４とが等しくなる構成である（Ｌｙ３＝Ｌｙ４）。さらに、本実施形態では、距離Ｌｘ３、距離Ｌｘ４、距離Ｌｙ３、及び距離Ｌｙ４の全てが同じ値になる構成である（Ｌｘ３＝Ｌｘ４＝Ｌｙ３＝Ｌｙ４）。そして、この距離Ｌｘ３，Ｌｘ４，Ｌｙ３，Ｌｙ４が、第２半導体チップ３０Ａと第１半導体チップ２０との間のアライメントずれの第２管理値であり、管理値Ｌｘ３，Ｌｘ４，Ｌｙ３，Ｌｙ４と呼ぶ場合がある。より具体的には、Ｌｘ３及びＬｘ４がＸ方向におけるアライメントずれの第２管理値であり、Ｌｙ３及びＬｙ４がＹ方向におけるアライメントずれの第２管理値である。そして、距離Ｌｘ１，Ｌｘ２，Ｌｙ１，Ｌｙ２を、第１管理値と呼び、第１管理値と第２管理値とを互いに区別する。第１管理値と第２管理値とを互いに区別しない場合には、単に管理値と呼ぶ。第２管理値は第１管理値より大きく設定されている。本変形例においては、第２管理値は第１管理値の２倍の大きさに設定されているが、第２管理値の大きさはこれには限定されず、第２半導体チップ３０Ａと第１半導体チップ２０との貼り合わせのアライメントずれのマージンに応じて設定されれば良い。
　図１２Ｂに示すように、検査電極６０は、第１検査電極６１と、第２検査電極６２と、第３検査電極６３とを有している。なお、第１検査電極６１と、第２検査電極６２と、第３検査電極６３とを区別しない場合には単に検査電極６０と呼ぶ。第３検査電極６３は、複数設けられている。より具体的には、第３検査電極６３は、第３検知電極部分５３の数と同じ数（本実施形態では４つ）設けられている。第３検査電極６３同士は、互いに電気的に分離されている。図１２Ｂには、複数の第３検査電極６３のうちの第３検査電極６３ａ及び第３検査電極６３ｃのみを示している。第３検査電極６３ａ及び第３検査電極６３ｃ等の複数の第３検査電極６３を互いに区別しない場合、単に第３検査電極６３と呼ぶ。
　接続配線７０は、第１検知電極５１を第１検査電極６１に電気的に接続する第１接続配線７１と、第２検知電極５２を第２検査電極６２に電気的に接続する第２接続配線７２と、第３検知電極５３を第３検査電極６３に電気的に接続する第３接続配線７３と、を有している。第１接続配線７１と、第２接続配線７２と、第３接続配線７３とを区別しない場合には単に接続配線７０と呼ぶ。第３接続配線７３は、複数設けられている。より具体的には、第３接続配線７３は、第３検知電極部分５３の数と同じ数（本実施形態では４つ）設けられている。第３接続配線７３同士は、互いに電気的に分離されている。図１２Ｂには、複数の第３接続配線７３のうちの第３検知電極５３ａを第３検査電極６３ａに電気的に接続する第３接続配線７３ａ、及び第３検知電極５３ｃを第３検査電極６３ｃに電気的に接続する第３接続配線７３ｃのみを示している。第３接続配線７３ａ及び第３接続配線７３ｃ等の複数の第３接続配線７３を互いに区別しない場合、単に第３接続配線７３と呼ぶ。
　以上説明したように、第３検知電極部分５３毎に、第３検査電極６３及び第３接続配線７３が設けられている。すなわち、第３検知電極部分５３と第３検査電極６３と第３接続配線７３との組９３は、複数組設けられている。そして、組９３同士は、互いに電気的に分離されている。図１２Ｂには、第３検知電極部分５３ａと第３検査電極６３ａと第３接続配線７３ａとの組９３ａ、及び第３検知電極部分５３ｃと第３検査電極６３ｃと第３接続配線７３ｃとの組９３ｃ、を例示している。なお、組９３ａと組９３ｃ等の複数の組を互いに区別しない場合、単に組９３と呼ぶ。
　組９１と組９２と組９３とは、互いに電気的に分離されている。なお、組９１と組９２と組９３とを区別しない場合、単に組９０と呼ぶ。
　第２半導体チップ３０Ａと第１半導体チップ２０との貼り合わせのアライメントずれが第２管理値以上であるか否かは、一対のプローブＰを用いて、組９２と組９３との間の電気的導通の有無を確認することにより、判定することができる。より具体的には、アライメントずれが第２管理値以上か否かは、複数の第２検査電極６２及び複数の第３検査電極６３が第２領域Ｓ１ｂに露出しているので、一対のプローブＰを用いて、第２検査電極６２と第３検査電極６３とからなるペアの間の電気的導通の有無を、ペアを変えながら確認することにより、判定することができる。以下、判定について詳細に説明する。
　図１３Ａ及び図１３Ｂを参照し、第２半導体チップ３０Ａが第１半導体チップ２０に対して、第１管理を超えて第２管理値以上のアライメントずれで貼り合わされている場合について、説明する。例えば、図１３Ａ及び図１３Ｂに示すように、第２半導体チップ３０Ａが紙面右側へずれて第１半導体チップ２０に貼り合わされているとする。より具体的には、第２半導体チップ３０Ａが紙面右側へ、第２管理値Ｌｘ３以上のアライメントずれで第１半導体チップ２０に貼り合わされているとする。パッド電極４０は紙面右側に相対的にずれて、第２検知電極部分５２ａと第３検知電極部分５３ａとの両方に対して接続され、両者を短絡させている。これにより、組９２ａと組９３ａとが短絡されているとする。
　第２半導体チップ３０Ａが第１半導体チップ２０に対して、第２管理値以上のアライメントずれで貼り合わされたか否かは、一対のプローブＰを用いて、１つの第２検査電極６２と１つの第３検査電極６３との間の電気的導通の有無を、ペアを変えながら確認する。ここで、ペアとする第２検査電極６２及び第３検査電極６３は、例えば、第１検知電極５１を起点として同じ方向に配置された第２検知電極部分５２及び第３検知電極部分５３の一方及び他方に接続された電極同士である。そして、１つの第２検査電極６２と１つの第３検査電極６３との間の電気的導通の有無を、ペアを変えながら確認すると、図１３Ｂに示す第２検査電極６２ａと第３検査電極６３ａとのペアのみ電気的導通がある、すなわち短絡していることが、検出される。これにより、組９２ａと組９３ａとのみが短絡していることが、分かる。そして、これにより、第２半導体チップ３０Ａが紙面右側（＋Ｘ方向）へ、第２管理値Ｌｘ３以上のアライメントずれで第１半導体チップ２０に貼り合わされたと、判定できる。このように、第２半導体チップ３０Ａが第１半導体チップ２０に対して第２管理値以上のアライメントずれで貼り合わされたか否かを検出できる。また、第３検知電極５３は、４つの第３検知電極部分５３ａ，５３ｂ，５３ｃ，５３ｄを有しているので、第２半導体チップ３０Ａが第１半導体チップ２０に対して、どの方向にずれたのか、特定できる。より具体的には、第２半導体チップ３０Ａが第１半導体チップ２０に対して、紙面右側（＋Ｘ方向）、紙面左側（－Ｘ方向）、紙面上側（＋Ｙ方向）、紙面下側（－Ｙ方向）のいずれの方向にずれたのかを、特定できる。
　なお、いずれのペアでも電気的導通を検出しない場合、第２半導体チップ３０Ａが第１半導体チップ２０に対して第２管理値より小さいアライメントずれで貼り合わされたと、判定できる。
　この第１実施形態の変形例２に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
　また、第１実施形態の変形例２に係る光検出装置１では、管理値を第１管理値と第２管理値との２段階で設けている。そのため、第２半導体チップ３０Ａの第１半導体チップ２０に対するアライメントずれ量の程度を、より細かく特定することができる。
　なお、図１２Ａにおいて、管理値である距離Ｌｘ３、距離Ｌｘ４、距離Ｌｙ３、及び距離Ｌｙ４の全てが同じ値であったが、少なくとも一部の値が異なっていても良い。
　＜変形例３＞
　第１実施形態に係る光検出装置１では、第１半導体チップ２０が検知電極５０を有していたが、本技術はこれには限定されない。図１４Ａ及び図１４Ｂに示すように、第１実施形態の変形例３に係る光検出装置１では、第１半導体チップ２０が検知電極５０に代えて検知電極５０Ｃを有していても良い。
　検知電極５０Ｃは、第１検知電極５１と、第２検知電極５２Ａと、第３検知電極５３Ｃと、を有している。図１４Ａに示すように、第３検知電極５３Ｃは、複数の第３検知電極部分５３が１つに接続されたような形状をしている。すなわち、第３検知電極５３Ｃは、第２検知電極５２Ａを途切れなく連続的に囲んでいる単一の部材である。より具体的には、第３検知電極５３Ｃは、平面視でパッド電極４０と辺の数が同じ多角形（本変形例では正方形）の外形に沿って連続した帯状の電極である。また、図１４Ｂに示すように、第１半導体チップ２０は、配線層２２内に設けられ且つ第３検知電極５３Ｃを第３検査電極６３に電気的に接続する第３接続配線７３を有している。本変形例では、第３検知電極５３Ｃが単一の部材であり複数の部分に分割されていないので、第３検査電極６３及び第３接続配線７３は、それぞれ一つずつ設ける構成であれば良い。そして、これにより、組９１と組９２と組９３とがそれぞれ１つずつ設けられた構成になっている。
　第２半導体チップ３０Ａと第１半導体チップ２０との貼り合わせのアライメントずれが第２管理値以上であるか否かは、一対のプローブＰを用いて、組９２と組９３との間の電気的導通の有無を確認することにより、判定できる。より具体的には、アライメントずれが第２管理値以上であるか否かは、一対のプローブＰを用いて、第２検査電極６２と第３検査電極６３との間の電気的導通の有無を確認することにより、判定できる。第２検査電極６２と第３検査電極６３との間に電気的導通が無いと確認された場合、組９２と組９３とが電気的に分離されていることが、分かる。これにより、第２半導体チップ３０Ａが第１半導体チップ２０に対して第２管理値より小さいアライメントずれで貼り合わされたと、判定できる。一方、第２検査電極６２と第３検査電極６３との間に電気的導通があると確認された場合、組９２と組９３とが電気的に短絡していることが、分かる。これにより、第２半導体チップ３０Ａが第１半導体チップ２０に対して第２管理値以上のアライメントずれで貼り合わされたと、判定できる。なお、本変形例では、第３検知電極５３Ｃは、パッド電極４０と辺の数が同じ多角形（本変形例では正方形）の外形に沿って連続した帯状の電極であるので、アライメントずれが第２管理値以上であるか否かと、アライメントずれがいずれの方向であるのかとのうちの、アライメントずれが第２管理値以上であるか否かのみを判定できる。
　この第１実施形態の変形例３に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１及び上述の第１実施形態の変形例２に係る光検出装置１と同様の効果が得られる。
　また、アライメントずれが第２管理値以上であるか否かと、アライメントずれの方向とのうちの、アライメントずれが第２管理値以上であるか否かのみを判定すれば良い場合には、この第１実施形態の変形例３に係る光検出装置１の構成を用いれば良い。この第１実施形態の変形例３に係る光検出装置１であっても、上述の第１実施形態の変形例１に係る光検出装置１と同様の効果が得られる。
　＜変形例４＞
　第１実施形態に係る光検出装置１では、第１半導体チップ２０が検知電極５０を有し、第２半導体チップ３０Ａがパッド電極４０を有していたが、本技術はこれには限定されない。図１５に示すように、第１実施形態の変形例４に係る光検出装置１では、第１半導体チップ２０が検知電極５０Ｄを有し、第２半導体チップ３０Ａがパッド電極４０Ｄを有していても良い。
　パッド電極４０Ｄは、第２接合面Ｓ２に臨み且つ平面視で八角形の電極である。検知電極５０Ｄは、第１領域Ｓ１ａに臨む第１検知電極５１Ｄ及び第２検知電極５２Ｄを有している。第１検知電極５１Ｄは、平面視でパッド電極４０Ｄと辺の数が同じ多角形、すなわち八角形の電極である。
　第２検知電極５２Ｄは、第１検知電極５１Ｄを包囲する線上に沿って配列され且つ互いに電気的に分離された複数の第２検知電極部分を有している。より具体的には、第２検知電極５２Ｄは、８つの第２検知電極部分５２Ｄａ，５２Ｄｂ，５２Ｄｃ，５２Ｄｄ，５２Ｄｅ，５２Ｄｆ，５２Ｄｇ，５２Ｄｈを有している。なお、これら複数（本実施形態では８つ）の第２検知電極部分をまとめて第２検知電極５２Ｄと呼んでも良い。また、第２検知電極部分５２Ｄａから第２検知電極部分５２Ｄｈまでを互いに区別しない場合には、それぞれを第２検知電極部分５２Ｄと呼んでも良い。
　第２検知電極部分５２Ｄは、例えば、方形の電極である。第２検知電極部分５２Ｄは、本実施形態では長方形の電極である。第２検知電極部分５２Ｄは、パッド電極４０Ｄの辺の数と同じ数（本実施形態では８つ）設けられている。より具体的には、第２検知電極部分５２Ｄは、パッド電極４０Ｄ及び第１検知電極５１Ｄの辺の数と同じ数設けられている。第２検知電極部分５２Ｄは、第１検知電極５１を中心に第１検知電極５１の八方に配置された構成である。
　また、本実施形態では、第１検知電極５１Ｄがパッド電極４０Ｄと辺の数が同じ多角形の電極であるので、第２検知電極部分５２Ｄは、その長辺が第１検知電極５１Ｄの各辺に対向するように配置されている。そして、第２検知電極部分５２Ｄは、第１検知電極５１Ｄに対向する長辺と第１検知電極５１Ｄの辺とが平行になるように配置されている。また、第１検知電極５１Ｄの対角方向の位置において、第２検知電極部分５２Ｄ同士は離間している。そして第２検知電極部分５２Ｄａから第２検知電極部分５２Ｄｈまでのそれぞれは、第１検知電極５１Ｄから等距離離れた位置に設けられている。
　図１５に示すように、第２半導体チップ３０Ａが第１半導体チップ２０に対して設計された理想的なアライメントで貼り合わされた状態において、第２検知電極部分５２Ｄは、その長辺がパッド電極４０Ｄの各辺に対向するように配置されている。そして、第２検知電極部分５２Ｄは、パッド電極４０Ｄに対向する長辺とパッド電極４０Ｄの辺とが平行になるように配置されている。
　この第１実施形態の変形例４に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
　また、第１実施形態の変形例４に係る光検出装置１では、第２検知電極部分５２Ｄが、第１検知電極５１Ｄを中心に第１検知電極５１Ｄの八方に配置された構成である。そのため、第２半導体チップ３０Ａが第１半導体チップ２０に対して、どの方向にずれたのか、特定できる。より具体的には、第２半導体チップ３０Ａが第１半導体チップ２０に対して、紙面左右方向（＋Ｘ方向、－Ｘ方向）及び上下方向（＋Ｙ方向、－Ｙ方向）に加えて、斜め（対角）方向（＋Ｘ＋Ｙ方向、－Ｘ＋Ｙ方向、＋Ｘ－Ｙ方向、－Ｘ－Ｙ方向、）のいずれの方向にずれたのかを、特定できる。これにより、アライメントずれの方向を、より細かく特定することができる。
　＜変形例５＞
　第１実施形態に係る光検出装置１では、第１半導体チップ２０が検知電極５０を有していたが、本技術はこれには限定されない。図１６に示すように、第１実施形態の変形例５に係る光検出装置１では、第１半導体チップ２０が検知電極５０に代えて検知電極５０Ｅを有し、第２半導体チップ３０Ａがパッド電極４０に代えてパッド電極４０Ｅを有していても良い。
　パッド電極４０Ｅは、第２接合面Ｓ２に臨み且つ平面視で円形の電極である。検知電極５０Ｅは、第１領域Ｓ１ａに臨む第１検知電極５１Ｅ及び第２検知電極５２Ｅを有している。第１検知電極５１Ｅは、パッド電極４０と同様に平面視で円形の電極である。第２検知電極５２Ｅは円環状の電極であり、その内円又は外円の中心は、第１検知電極５１Ｅの中心と重なる構成である。より具体的には、第２検知電極５２Ｅは、第１検知電極５１Ｅと同心の円環状の電極である。
　図１６は、第２半導体チップ３０Ａが第１半導体チップ２０に対して設計された理想的なアライメントで貼り合わされた状態における、パッド電極４０Ｅと検知電極５０Ｅとの位置関係を示している。その状態において、第２検知電極５２Ｅは、パッド電極４０Ｅと同心の円環である。そして、パッド電極４０Ｅの外周と第２検知電極５２Ｅの内周との間の距離は、距離Ｒである。この距離Ｒが、第２半導体チップ３０Ａと第１半導体チップ２０との間のアライメントずれの管理値であり、管理値Ｒと呼ぶ場合がある。
　この第１実施形態の変形例５に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
　また、第１実施形態の変形例５に係る光検出装置１では、第２検知電極５２Ｅが円環状の電極であるので、全方向に対して同じ管理値Ｒを設定することができる。
　＜変形例６＞
　第１実施形態に係る光検出装置１では、第１半導体チップ２０が検知電極５０を有していたが、本技術はこれには限定されない。図１７に示すように、第１実施形態の変形例６に係る光検出装置１では、第１半導体チップ２０が検知電極５０に代えて検知電極５０Ｆを有し、第２半導体チップ３０Ａがパッド電極４０に代えてパッド電極４０Ｅを有していても良い。
　検知電極５０Ｆは、第１検知電極５１Ｅを包囲する線上に沿って配列され且つ互いに電気的に分離された複数の第２検知電極部分を有している。より具体的には、第２検知電極５２Ｆは、４つの第２検知電極部分５２Ｆａ，５２Ｆｂ，５２Ｆｃ，５２Ｆｄを有している。なお、これら複数（本実施形態では４つ）の第２検知電極部分５２Ｆａ，５２Ｆｂ，５２Ｆｃ，５２Ｆｄをまとめて第２検知電極５２Ｆと呼んでも良い。また、第２検知電極部分５２Ｆａ，５２Ｆｂ，５２Ｆｃ，５２Ｆｄを互いに区別しない場合には、それぞれを第２検知電極部分５２Ｆと呼んでも良い。第２検知電極５２Ｆは、上述の検知電極５０Ｅを複数の第２検知電極部分５２Ｆに分割したような形状をしている。より具体的には、第２検知電極５２Ｆは、Ｘ方向及びＹ方向に沿って、上述の検知電極５０Ｅを４つの第２検知電極部分５２Ｆに分割したような形状をしている。
　第２検知電極部分Ｆ５２は、第１検知電極５１Ｅを中心に第１検知電極５１の斜め方向の四方（＋Ｘ＋Ｙ方向、－Ｘ＋Ｙ方向、－Ｘ－Ｙ方向、＋Ｘ－Ｙ方向）に配置された構成である。より具体的には、第１検知電極５１Ｅを中心に、第２検知電極部分５２Ｆａが＋Ｘ＋Ｙ方向に配置され、第２検知電極部分５２Ｆｂが－Ｘ＋Ｙ方向に配置され、第２検知電極部分５２Ｆｃが－Ｘ－Ｙ方向に配置され、第２検知電極部分５２Ｆｄが＋Ｘ－Ｙ方向に配置されている。
　この第１実施形態の変形例６に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１及び上述の第１実施形態の変形例５に係る光検出装置１と同様の効果が得られる。
　また、第１実施形態の変形例６に係る光検出装置１では、第２半導体チップ３０Ａが第１半導体チップ２０に対して、斜め方向、より具体的には、＋Ｘ＋Ｙ方向、－Ｘ＋Ｙ方向、－Ｘ－Ｙ方向、＋Ｘ－Ｙ方向のいずれの斜め方向にずれたのか、特定できる。
　＜変形例７＞
　第１実施形態に係る光検出装置１では、第１半導体チップ２０が検知電極５０を有していたが、本技術はこれには限定されない。図１８に示すように、第１実施形態の変形例７に係る光検出装置１では、第１半導体チップ２０が検知電極５０に代えて検知電極５０Ｇを有し、第２半導体チップ３０Ａがパッド電極４０に代えてパッド電極４０Ｅを有していても良い。
　検知電極５０Ｇは、第１検知電極５１Ｅを包囲する線上に沿って配列され且つ互いに電気的に分離された複数の第２検知電極部分を有している。より具体的には、第２検知電極５２Ｇは、４つの第２検知電極部分５２Ｇａ，５２Ｇｂ，５２Ｇｃ，５２Ｇｄを有している。なお、これら複数（本実施形態では４つ）の第２検知電極部分５２Ｇａ，５２Ｇｂ，５２Ｇｃ，５２Ｇｄをまとめて第２検知電極５２Ｇと呼んでも良い。また、第２検知電極部分５２Ｇａ，５２Ｇｂ，５２Ｇｃ，５２Ｇｄを互いに区別しない場合には、それぞれを第２検知電極部分５２Ｇと呼んでも良い。第２検知電極５２Ｇは、上述の検知電極５０Ｅを複数の第２検知電極部分５２Ｇに分割したような形状をしている。より具体的には、第２検知電極５２Ｇは、斜め方向に沿って、より具体的にはＸ方向と＋４５度を成す方向及びＸ方向と－４５度を成す方向に沿って、上述の検知電極５０Ｅを４つの第２検知電極部分５２Ｇに分割したような形状をしている。
　第２検知電極部分Ｆ５２は、第１検知電極５１Ｅを中心に第１検知電極５１の四方（＋Ｘ方向、＋Ｙ方向、－Ｘ方向、－Ｙ方向）に配置された構成である。より具体的には、第１検知電極５１Ｅを中心に、第２検知電極部分５２Ｇａが＋Ｘ方向に配置され、第２検知電極部分５２Ｇｂが＋Ｙ方向に配置され、第２検知電極部分５２Ｇｃが－Ｘ方向に配置され、第２検知電極部分５２Ｇｄが－Ｙ方向に配置されている。
　この第１実施形態の変形例７に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１及び上述の第１実施形態の変形例５に係る光検出装置１と同様の効果が得られる。
　また、第１実施形態の変形例７に係る光検出装置１では、第２半導体チップ３０Ａが第１半導体チップ２０に対して、＋Ｘ方向、＋Ｙ方向、－Ｘ方向、－Ｙ方向のいずれの方向にずれたのか、特定できる。
　＜変形例８＞
　第１実施形態に係る光検出装置１は、第１半導体チップ２０が検知電極５０を有していたが、本技術はこれには限定されない。図１９に示すように、第１実施形態の変形例８に係る光検出装置１では、第１半導体チップ２０が検知電極５０Ｈを有し、第２半導体チップ３０Ａがパッド電極４０Ｈを有していても良い。
　パッド電極４０Ｈは、第２接合面Ｓ２に臨み且つ平面視で凹多角形の電極である。より具体的には、パッド電極４０Ｈは、平面視で５角の星形多角形の電極である。検知電極５０Ｈは、第１領域Ｓ１ａに臨む第１検知電極５１Ｈ及び第２検知電極５２Ｈを有している。第１検知電極５１Ｈは、パッド電極４０Ｈと同様に、平面視で凹多角形の電極、より具体的には角の星形多角形の電極である。
　第２検知電極５２Ｈは、第１検知電極５１Ｈを包囲する線上に沿って配列され且つ互いに電気的に分離された第２検知電極部分を複数有している。より具体的には、第２検知電極５２Ｈは、５つの第２検知電極部分５２Ｈａ，５２Ｈｂ，５２Ｈｃ，５２Ｈｄ，５２Ｈｅを有している。なお、これら複数の第２検知電極部分をまとめて第２検知電極５２Ｈと呼んでも良い。また、第２検知電極部分５２Ｈａから第２検知電極部分５２Ｈｅまでを互いに区別しない場合には、それぞれを第２検知電極部分５２Ｈと呼んでも良い。
　第２検知電極部分５２Ｈのそれぞれは、電気的に分離された２つの電極、例えば、２つの長方形電極を有している。第２検知電極部分５２Ｈが有する長方形電極は、第１検知電極５１Ｈを包囲する線上に沿って配列されている。より具体的には、第２検知電極部分５２Ｈが有する２つの長方形電極は、第１検知電極５１Ｈの凸状の角を構成する２辺に対向するように配置されている。２つの長方形電極は、上述の２辺から等距離の位置に配置されている。
　図１９に示すように、第２半導体チップ３０Ａが第１半導体チップ２０に対して設計された理想的なアライメントで貼り合わされた状態において、第２検知電極部分５２Ｈの２つの長方形電極は、その長辺がパッド電極４０Ｈの凸状の角を構成する２辺に対向するように配置されている。そして、長方形電極は、パッド電極４０Ｈに対向する長辺とパッド電極４０Ｈの辺とが平行になるように配置されている。
　この第１実施形態の変形例８に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
　＜変形例９＞
　第２半導体チップ３０Ａが第１半導体チップ２０に対して設計された理想的なアライメントで貼り合わされた状態において、第１実施形態に係る光検出装置１では、例えば図６Ａに示すように、平面視において、パッド電極４０Ｉの中心と後述の第１検知電極５１の中心とが一致する構成であったが、本技術はこれには限定されない。第１実施形態の変形例９に係る光検出装置１では、図２０Ａ及び図２０Ｂに示すように、第２半導体チップ３０Ａが第１半導体チップ２０に対して設計された理想的なアライメントで貼り合わされた状態において、パッド電極４０Ｉの中心と後述の第１検知電極５１の中心とが一致していない構成であっても良い。なお、本変形例では、パッド電極４０Ｉの中心と後述の第１検知電極５１の中心とが一致していない構成とするために、パッド電極４０Ｉをオフセットさせる例について説明するが、検知電極５０をオフセットさせる構成であっても良い。
　図２０Ａは、パッド電極４０Ｉの検知電極５０に対する相対的な位置が、紙面左側にオフセットされた例を示している。そして、図２０Ｂは、パッド電極４０Ｉの検知電極５０に対する相対的な位置が、紙面右側にオフセットされた例を示している。これにより、管理値、例えば管理値Ｌｘ１と管理値Ｌｘ２とを異なる値に設定することができる。上述のようなオフセットは、パッド電極４０Ｉを含むレイヤを形成する工程のリソグラフィ工程において、マスクパターン全体をオフセットして露光することにより、形成することができる。なお、第２半導体チップ３０Ａを第１半導体チップ２０に貼り合わせる際には、オフセットされていないレイヤのマークを用いて、貼り合わせれば良い。
　この第１実施形態の変形例９に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
　また、第１実施形態の変形例９に係る光検出装置１では、マスクパターン全体をオフセットして露光するのではなく、パッド電極４０Ｉを含む領域のみをオフセットさせても良い。
　さらには、マスクパターンにおいて、パッド電極４０Ｉのパターンをオフセットさせても良い。
　＜変形例１０＞
　第１実施形態に係る光検出装置１では、例えば図６Ｂに示すように、ダミーパッドＤＰを１つ飛ばしで検査電極６０として利用していたが、本技術はこれには限定されない。第１実施形態の変形例１０に係る光検出装置１では、図２１に示すように、連続して配置されたダミーパッドＤＰを検査電極６０として利用しても良い。
　第１実施形態に係る光検出装置１では、ダミーパッドＤＰの配置ピッチが小さかった。そのため、プローブＰを一の検査電極６０に接触させる際に、隣接する他の検査電極６０にまで接触することを抑制するために、ダミーパッドＤＰを１つ飛ばしで検査電極６０として利用していた。
　これに対して、本変形例に係る光検出装置１では、ダミーパッドＤＰの配置ピッチを第１実施形態の場合より大きくしたので、連続して配置されたダミーパッドＤＰを検査電極６０として利用している。
　この第１実施形態の変形例１０に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
　＜変形例１１＞
　第１実施形態の変形例１０に係る光検出装置１では、ダミーパッドＤＰの配置ピッチを広げていたが、本技術はこれには限定されない。第１実施形態の変形例１１に係る光検出装置１では、図２２に示すように、検査電極６０として利用する一つのダミーパッドＤＰの面積を大きくしても良い。検査電極６０は、これには限定されないが、例えば、一辺が５０μｍ程度の大きさを有している。
　この第１実施形態の変形例１１に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１及び第１実施形態の変形例１０に係る光検出装置１と同様の効果が得られる。
　＜変形例１２＞
　第１実施形態の変形例１１に係る光検出装置１では、一つのダミーパッドＤＰの面積を大きくしていたが、本技術はこれには限定されない。図２３に示すように、第１実施形態の変形例１２に係る光検出装置１では、複数のダミーパッドＤＰを密に配列することで、一つの大きなダミーパッド群とし、検査電極６０として利用しても良い。ダミーパッド群では、ダミーパッドＤＰ同士の間の間隔を、これには限定されないが、例えば、１μｍ以下にすれば良い。また、ダミーパッド群の各ダミーパッドＤＰは、図示しないビア等を介して１本の接続配線７０に接続されている。そのため、プローブＰを、ダミーパッド群のいずれかのダミーパッドＤＰに接触させることにより、検査を行うことができる。
　この第１実施形態の変形例１２に係る光検出装置１であっても、上述の第１実施形態に係る光検出装置１と同様の効果が得られる。
　［応用例］
　＜１．電子機器への応用例＞
　次に、図２４に示す電子機器１００について説明する。電子機器１００は、固体撮像装置１０１と、光学レンズ１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを備えている。電子機器１００は、これに限定されないが、例えば、カメラ等の電子機器である。また、電子機器１００は、固体撮像装置１０１として、上述の光検出装置１を備えている。
　光学レンズ（光学系）１０２は、被写体からの像光（入射光１０６）を固体撮像装置１０１の撮像面上に結像させる。これにより、固体撮像装置１０１内に一定期間にわたって信号電荷が蓄積される。シャッタ装置１０３は、固体撮像装置１０１への光照射期間及び遮光期間を制御する。駆動回路１０４は、固体撮像装置１０１の転送動作及びシャッタ装置１０３のシャッタ動作を制御する駆動信号を供給する。駆動回路１０４から供給される駆動信号（タイミング信号）により、固体撮像装置１０１の信号転送を行う。信号処理回路１０５は、固体撮像装置１０１から出力される信号（画素信号）に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。
　このような構成により、電子機器１００では、固体撮像装置１０１において第１半導体チップ２０と第２半導体チップ３０Ａとの貼り合わせのアライメントずれを電気的に測定できるので、アライメントずれの見逃し率の低減に寄与することができる。
　なお、電子機器１００は、カメラに限られるものではなく、他の電子機器であっても良い。例えば、携帯電話機等のモバイル機器向けカメラモジュール等の撮像装置であっても良い。
　また、電子機器１００は、固体撮像装置１０１として、第１実施形態及びその変形例のいずれかに係る光検出装置１、又は第１実施形態及びその変形例のうちの少なくとも２つの組み合わせに係る光検出装置１を備えることができる。
　また、上述の接続パッド、検知電極、検査電極、及び接続配線の構成は、複数の半導体チップを貼り合わせて構成された、図示しないメモリ等の記憶回路にも適用可能である。また、駆動回路１０４、信号処理回路１０５が複数の半導体チップを貼り合わせて構成されている場合には、上述の接続パッド、検知電極、検査電極、及び接続配線の構成をそれらの回路にも適用できる。
　＜２．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２６は、撮像部１２０３１の設置位置の例を示す図である。
　図２６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、これには限定されないが、例えば、撮像部１２０３１等、複数の半導体チップを貼り合わせて構成された半導体装置に適用され得る。撮像部１２０３１等に係る技術を適用することにより、アライメントずれの見逃し率の低減に寄与することができる。
　［その他の実施形態］
　上記のように、本技術は第１実施形態及びその変形例によって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。この開示から当業者には様々な代替の実施形態、実施例及び運用技術が明らかとなろう。
　例えば、第１実施形態及びその変形例において説明したそれぞれの技術的思想を互いに組み合わせることも可能である。
　また、本技術は、上述したイメージセンサとしての固体撮像装置の他、ToF（Time of Flight）センサともよばれる距離を測定する測距センサなども含む光検出装置全般に適用することができる。測距センサは、物体に向かって照射光を発光し、その照射光が物体の表面で反射され返ってくる反射光を検出し、照射光が発光されてから反射光が受光されるまでの飛行時間に基づいて物体までの距離を算出するセンサである。この測距センサの構造として、上述したパッド電極、検知電極、及び接続配線の構造を採用することができる。
　また、本技術は、光検出装置１以外の半導体装置にも適用可能である。例えば、第１半導体チップ２０は、光電変換素子を搭載してなくても良い。第１半導体チップ２０は、ＤＲＡＭ等の記憶回路であっても良く、ロジック回路、ＡＩ回路等であっても良い。
　また、例えば、上述の構成要素を構成するとして挙げられた材料は、添加物や不純物等を含んでいても良い。
　このように、本技術はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本技術の技術的範囲は上記の説明から妥当な特許請求の範囲に記載された発明特定事項によってのみ定められるものである。
　また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があっても良い。
　なお、本技術は、以下のような構成としてもよい。
（１）
　一方の面が第１接合面であり且つ前記第１接合面には第１領域と前記第１領域以外の領域である第２領域とを有する第１半導体チップと、
　平面視の大きさが前記第１半導体チップより小さく、一方の面が第２接合面であり、前記第２接合面が前記第１領域に対して貼り合わされた第２半導体チップと、を有し、
　前記第１半導体チップは、前記第１領域に臨む第１検知電極と、前記第１領域に臨み且つ第１検知電極を囲んでいる第２検知電極と、前記第２領域に臨む第１検査電極及び第２検査電極と、前記第１検知電極を前記第１検査電極に電気的に接続する第１接続配線と、前記第２検知電極を前記第２検査電極に電気的に接続する第２接続配線と、を有し、
　前記第２半導体チップは、前記第２接合面に臨み且つ前記第１検知電極と前記第２検知電極とのうちの前記第１検知電極のみに接続されたパッド電極を有し、
　前記パッド電極の幅は、前記第２検知電極のうちの前記第１検知電極を挟んで対向する部分の間の距離より小さく且つ前記第１検知電極と前記第２検知電極との間の距離より大きい、
　半導体装置。
（２）
　前記第２検知電極は、前記第１検知電極を包囲する線上に沿って配列され且つ互いに電気的に分離された複数の第２検知電極部分を有し、
　前記第２検知電極部分毎に、前記第２検査電極及び前記第２接続配線が設けられている、（１）に記載の半導体装置。
（３）
　前記第１半導体チップは、
　前記第１領域に臨み且つ前記第２検知電極を囲んでいる第３検知電極と、
　前記第２領域に臨む第３検査電極と、
　前記第３検知電極を前記第３検査電極に電気的に接続する第３接続配線と、
　を有する、（１）に記載の半導体装置。
（４）
　前記第３検知電極は、前記第２検知電極を包囲する線上に沿って配列され且つ互いに電気的に分離された複数の第３検知電極部分を有し、
　前記第３検知電極部分毎に、前記第３検査電極及び前記第３接続配線が設けられている、（３）に記載の半導体装置。
（５）
　平面視で、前記パッド電極は多角形の電極であり、
　前記第２検知電極は、前記パッド電極と辺の数が同じ多角形の外形に沿って連続した帯状の電極である、（１）から（４）のいずれかに記載の半導体装置。
（６）
　前記パッド電極は方形の電極である、（１）から（５）のいずれかに記載の半導体装置。
（７）
　前記パッド電極は八角形の電極である、（１）から（５）のいずれかに記載の半導体装置。
（８）
　前記パッド電極は凹多角形である、（１）から（５）のいずれかに記載の半導体装置。（９）
　平面視で、前記第１検知電極は、前記パッド電極と辺の数が同じ多角形の電極である、（５）から（８）のいずれかに記載の半導体装置。
（１０）
　平面視で、前記パッド電極は円形の電極であり、
　前記第２検知電極は、円環状の電極である、（１）から（４）のいずれかに記載の半導体装置。
（１１）
　平面視で、前記第１検知電極は円形の電極である、（１０）に記載の半導体装置。
（１２）
　前記第１半導体チップには、光電変換素子が搭載されている、（１）から（１１）のいずれかに記載の半導体装置。
（１３）
　前記第２半導体チップには、記憶回路、ロジック回路、及びＡＩ回路のうちの少なくとも一つが搭載されている、（１２）に記載の半導体装置。
（１４）
　前記第２半導体チップは、前記第１半導体チップに複数個貼り合わされている、（１）から（１３）のいずれかに記載の半導体装置。
（１５）
　分断されることで第１半導体チップとなる領域であるチップ領域を複数有し且つ一方の面が第１接合面である半導体ウエハと、
　平面視の大きさが前記チップ領域より小さく、一方の面が第２接合面である第２半導体チップと、を準備し、
　前記チップ領域のそれぞれは、前記第１接合面のうちの第１領域と、前記第１接合面のうちの前記第１領域以外の領域である第２領域と、前記第１領域に臨む第１検知電極と、前記第１領域に臨み且つ第１検知電極を囲んでいる第２検知電極と、前記第２領域に臨む第１検査電極及び第２検査電極と、前記第１検知電極を前記第１検査電極に電気的に接続する第１接続配線と、前記第２検知電極を前記第２検査電極に電気的に接続する第２接続配線と、を有し、
　前記第２半導体チップは、前記第２接合面に臨むパッド電極を有し、
　前記パッド電極の幅は、前記第２検知電極のうちの前記第１検知電極を挟んで対向する部分の間の距離より小さく且つ前記第１検知電極と前記第２検知電極との間の距離より大きく、
　前記パッド電極と前記第１検知電極とが重なるように、前記第２半導体チップと前記チップ領域との位置合わせを行い、
　前記第２半導体チップの前記第２接合面を前記チップ領域の前記第１領域に貼り合わせ、
　前記第１検査電極と前記第２検査電極との間の電気的導通の有無に基づき、前記第２半導体チップと前記チップ領域との接合の良否を判定する、
　半導体装置の製造方法。
（１６）
　半導体装置と、前記半導体装置に被写体からの像光を結像させる光学系と、を備え、
　前記半導体装置は、
　一方の面が第１接合面であり且つ前記第１接合面には第１領域と前記第１領域以外の領域である第２領域とを有する第１半導体チップと、
　平面視の大きさが前記第１半導体チップより小さく、一方の面が第２接合面であり、前記第２接合面が前記第１領域に対して貼り合わされた第２半導体チップと、を有し、
　前記第１半導体チップは、前記第１領域に臨む第１検知電極と、前記第１領域に臨み且つ第１検知電極を囲んでいる第２検知電極と、前記第２領域に臨む第１検査電極及び第２検査電極と、前記第１検知電極を前記第１検査電極に電気的に接続する第１接続配線と、前記第２検知電極を前記第２検査電極に電気的に接続する第２接続配線と、を有し、
　前記第２半導体チップは、前記第２接合面に臨み且つ前記第１検知電極と前記第２検知電極とのうちの前記第１検知電極のみに接続されたパッド電極を有し、
　前記パッド電極の幅は、前記第２検知電極のうちの前記第１検知電極を挟んで対向する部分の間の距離より小さく且つ前記第１検知電極と前記第２検知電極との間の距離より大きい、
　電子機器。
　本技術の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本技術が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本技術の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
　１　光検出装置（半導体装置）
　２　半導体チップ
　２Ａ　画素領域
　３　画素
　４　垂直駆動回路
　５　カラム信号処理回路
　６　水平駆動回路
　７　出力回路
　８　制御回路
　１３　ロジック回路
　１４　ボンディングパッド
　１５　読出し回路
　２０　第１半導体チップ
　３０，３０Ａ，３０Ｂ，３０Ｃ　第２半導体チップ
　４０，４０Ｄ，４０Ｅ，４０Ｈ，４０Ｉ　パッド電極
　５０，５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ，５０Ｅ，５０Ｆ，５０Ｇ，５０Ｈ　検知電極
　５１，５１Ｄ，５１Ｅ，５１Ｈ　第１検知電極
　５２，５２Ａ，５２Ｄ，５２Ｅ，５２Ｆ，５２Ｇ，５２Ｈ　第２検知電極
　５２，５２Ｄ，５２Ｆ，５２Ｇ，５２Ｈ　第２検知電極部分
　５３，５３Ｃ　第３検知電極
　５３　第３検知電極部分
　６０　検査電極
　６１　第１検査電極
　６２，６２ａ，６２ｃ　第２検査電極
　６３，６３ａ，６３ｃ　第３検査電極
　７０　接続配線
　７１　第１接続配線
　７２　第２接続配線
　７３　第３接続配線
　９０，９１，９２，９３　組
　１００　電子機器
　１０１　固体撮像装置
　１０２　光学系（光学レンズ）
　１０３　シャッタ装置
　１０４　駆動回路
　１０５　信号処理回路
　１０６　入射光
 

Claims (16)

  1. 　一方の面が第１接合面であり且つ前記第１接合面には第１領域と前記第１領域以外の領域である第２領域とを有する第１半導体チップと、
    　平面視の大きさが前記第１半導体チップより小さく、一方の面が第２接合面であり、前記第２接合面が前記第１領域に対して貼り合わされた第２半導体チップと、を有し、
    　前記第１半導体チップは、前記第１領域に臨む第１検知電極と、前記第１領域に臨み且つ第１検知電極を囲んでいる第２検知電極と、前記第２領域に臨む第１検査電極及び第２検査電極と、前記第１検知電極を前記第１検査電極に電気的に接続する第１接続配線と、前記第２検知電極を前記第２検査電極に電気的に接続する第２接続配線と、を有し、
    　前記第２半導体チップは、前記第２接合面に臨み且つ前記第１検知電極と前記第２検知電極とのうちの前記第１検知電極のみに接続されたパッド電極を有し、
    　前記パッド電極の幅は、前記第２検知電極のうちの前記第１検知電極を挟んで対向する部分の間の距離より小さく且つ前記第１検知電極と前記第２検知電極との間の距離より大きい、
    　半導体装置。
  2. 　前記第２検知電極は、前記第１検知電極を包囲する線上に沿って配列され且つ互いに電気的に分離された複数の第２検知電極部分を有し、
    　前記第２検知電極部分毎に、前記第２検査電極及び前記第２接続配線が設けられている、請求項１に記載の半導体装置。
  3. 　前記第１半導体チップは、
    　前記第１領域に臨み且つ前記第２検知電極を囲んでいる第３検知電極と、
    　前記第２領域に臨む第３検査電極と、
    　前記第３検知電極を前記第３検査電極に電気的に接続する第３接続配線と、
    　を有する、請求項１に記載の半導体装置。
  4. 　前記第３検知電極は、前記第２検知電極を包囲する線上に沿って配列され且つ互いに電気的に分離された複数の第３検知電極部分を有し、
    　前記第３検知電極部分毎に、前記第３検査電極及び前記第３接続配線が設けられている、請求項３に記載の半導体装置。
  5. 　平面視で、前記パッド電極は多角形の電極であり、
    　前記第２検知電極は、前記パッド電極と辺の数が同じ多角形の外形に沿って連続した帯状の電極である、請求項１に記載の半導体装置。
  6. 　前記パッド電極は方形の電極である、請求項１に記載の半導体装置。
  7. 　前記パッド電極は八角形の電極である、請求項１に記載の半導体装置。
  8. 　前記パッド電極は凹多角形である、請求項１に記載の半導体装置。
  9. 　平面視で、前記第１検知電極は、前記パッド電極と辺の数が同じ多角形の電極である、請求項５に記載の半導体装置。
  10. 　平面視で、前記パッド電極は円形の電極であり、
    　前記第２検知電極は、円環状の電極である、請求項１に記載の半導体装置。
  11. 　平面視で、前記第１検知電極は円形の電極である、請求項１０に記載の半導体装置。
  12. 　前記第１半導体チップには、光電変換素子が搭載されている、請求項１に記載の半導体装置。
  13. 　前記第２半導体チップには、記憶回路、ロジック回路、及びＡＩ回路のうちの少なくとも一つが搭載されている、請求項１２に記載の半導体装置。
  14. 　前記第２半導体チップは、前記第１半導体チップに複数個貼り合わされている、請求項１に記載の半導体装置。
  15. 　分断されることで第１半導体チップとなる領域であるチップ領域を複数有し且つ一方の面が第１接合面である半導体ウエハと、
    　平面視の大きさが前記チップ領域より小さく、一方の面が第２接合面である第２半導体チップと、を準備し、
    　前記チップ領域のそれぞれは、前記第１接合面のうちの第１領域と、前記第１接合面のうちの前記第１領域以外の領域である第２領域と、前記第１領域に臨む第１検知電極と、前記第１領域に臨み且つ第１検知電極を囲んでいる第２検知電極と、前記第２領域に臨む第１検査電極及び第２検査電極と、前記第１検知電極を前記第１検査電極に電気的に接続する第１接続配線と、前記第２検知電極を前記第２検査電極に電気的に接続する第２接続配線と、を有し、
    　前記第２半導体チップは、前記第２接合面に臨むパッド電極を有し、
    　前記パッド電極の幅は、前記第２検知電極のうちの前記第１検知電極を挟んで対向する部分の間の距離より小さく且つ前記第１検知電極と前記第２検知電極との間の距離より大きく、
    　前記パッド電極と前記第１検知電極とが重なるように、前記第２半導体チップと前記チップ領域との位置合わせを行い、
    　前記第２半導体チップの前記第２接合面を前記チップ領域の前記第１領域に貼り合わせ、
    　前記第１検査電極と前記第２検査電極との間の電気的導通の有無に基づき、前記第２半導体チップと前記チップ領域との接合の良否を判定する、
    　半導体装置の製造方法。
  16. 　半導体装置と、前記半導体装置に被写体からの像光を結像させる光学系と、を備え、
    　前記半導体装置は、
    　一方の面が第１接合面であり且つ前記第１接合面には第１領域と前記第１領域以外の領域である第２領域とを有する第１半導体チップと、
    　平面視の大きさが前記第１半導体チップより小さく、一方の面が第２接合面であり、前記第２接合面が前記第１領域に対して貼り合わされた第２半導体チップと、を有し、
    　前記第１半導体チップは、前記第１領域に臨む第１検知電極と、前記第１領域に臨み且つ第１検知電極を囲んでいる第２検知電極と、前記第２領域に臨む第１検査電極及び第２検査電極と、前記第１検知電極を前記第１検査電極に電気的に接続する第１接続配線と、前記第２検知電極を前記第２検査電極に電気的に接続する第２接続配線と、を有し、
    　前記第２半導体チップは、前記第２接合面に臨み且つ前記第１検知電極と前記第２検知電極とのうちの前記第１検知電極のみに接続されたパッド電極を有し、
    　前記パッド電極の幅は、前記第２検知電極のうちの前記第１検知電極を挟んで対向する部分の間の距離より小さく且つ前記第１検知電極と前記第２検知電極との間の距離より大きい、
    　電子機器。
     
PCT/JP2023/008222 2022-03-29 2023-03-06 半導体装置、その製造方法、及び電子機器 Ceased WO2023189227A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/848,868 US20250201639A1 (en) 2022-03-29 2023-03-06 Semiconductor device, manufacturing method thereof, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022054574 2022-03-29
JP2022-054574 2022-03-29

Publications (1)

Publication Number Publication Date
WO2023189227A1 true WO2023189227A1 (ja) 2023-10-05

Family

ID=88201353

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/008222 Ceased WO2023189227A1 (ja) 2022-03-29 2023-03-06 半導体装置、その製造方法、及び電子機器

Country Status (2)

Country Link
US (1) US20250201639A1 (ja)
WO (1) WO2023189227A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025110228A1 (ja) * 2023-11-24 2025-05-30 東京エレクトロン株式会社 検査方法、検査装置及び基板処理装置
WO2025115431A1 (ja) * 2023-11-30 2025-06-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
WO2025173070A1 (ja) * 2024-02-13 2025-08-21 株式会社ソシオネクスト 半導体チップおよび半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3028328A1 (fr) * 2015-03-17 2016-05-13 Commissariat Energie Atomique Procede de controle de positionnement relatif
JP2021158348A (ja) * 2020-03-27 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び固体撮像装置の製造方法
US20210320038A1 (en) * 2020-04-09 2021-10-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US20220005775A1 (en) * 2020-07-03 2022-01-06 United Microelectronics Corp. Structure of semiconductor device and method for bonding two substrates
US20220068829A1 (en) * 2020-09-03 2022-03-03 Samsung Electronics Co., Ltd. Semiconductor package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3028328A1 (fr) * 2015-03-17 2016-05-13 Commissariat Energie Atomique Procede de controle de positionnement relatif
JP2021158348A (ja) * 2020-03-27 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び固体撮像装置の製造方法
US20210320038A1 (en) * 2020-04-09 2021-10-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US20220005775A1 (en) * 2020-07-03 2022-01-06 United Microelectronics Corp. Structure of semiconductor device and method for bonding two substrates
US20220068829A1 (en) * 2020-09-03 2022-03-03 Samsung Electronics Co., Ltd. Semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025110228A1 (ja) * 2023-11-24 2025-05-30 東京エレクトロン株式会社 検査方法、検査装置及び基板処理装置
WO2025115431A1 (ja) * 2023-11-30 2025-06-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
WO2025173070A1 (ja) * 2024-02-13 2025-08-21 株式会社ソシオネクスト 半導体チップおよび半導体装置

Also Published As

Publication number Publication date
US20250201639A1 (en) 2025-06-19

Similar Documents

Publication Publication Date Title
US12349487B2 (en) Solid-state image pickup device and electronic apparatus
US20240170518A1 (en) Solid-state imaging device and electronic device
WO2023189227A1 (ja) 半導体装置、その製造方法、及び電子機器
JP2020013910A (ja) 受光素子および測距モジュール
TWI816827B (zh) 受光元件及測距模組
US12123974B2 (en) Light-receiving element and distance-measuring module
TWI813698B (zh) 受光元件及測距模組
JP7395462B2 (ja) 受光素子および測距モジュール
TW202215839A (zh) 固態攝像裝置及電子機器
US20210320218A1 (en) Light-receiving element and distance-measuring module
EP4060740B1 (en) Solid-state imaging element and method for manufacturing same
TW202127643A (zh) 成像裝置
TW202425305A (zh) 固態攝像裝置
WO2024084865A1 (ja) 半導体装置
US20240304648A1 (en) Solid-state imaging device and manufacturing method for solid-state imaging device
WO2024128103A1 (en) Light sensing device
TW202612541A (zh) 光檢測裝置及測距裝置
WO2023090053A1 (ja) 光検出装置及び電子機器
WO2025062845A1 (ja) 光検出装置、電子機器及び光検出装置の製造方法
WO2026009709A1 (ja) 光検出装置
CN121986572A (en) Light detection device, electronic apparatus, and method of manufacturing light detection device
WO2023210329A1 (ja) 半導体装置及び電子機器
CN118284973A (zh) 光电转换元件和摄像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23779256

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18848868

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23779256

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP

WWP Wipo information: published in national office

Ref document number: 18848868

Country of ref document: US