WO2023145487A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2023145487A1
WO2023145487A1 PCT/JP2023/000790 JP2023000790W WO2023145487A1 WO 2023145487 A1 WO2023145487 A1 WO 2023145487A1 JP 2023000790 W JP2023000790 W JP 2023000790W WO 2023145487 A1 WO2023145487 A1 WO 2023145487A1
Authority
WO
WIPO (PCT)
Prior art keywords
laminate
semiconductor device
thickness direction
manufacturing
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/000790
Other languages
English (en)
French (fr)
Inventor
翼 大村
雅俊 加藤
尚史 小坂
雄一郎 宍戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2023576782A priority Critical patent/JPWO2023145487A1/ja
Priority to KR1020247025115A priority patent/KR20240140912A/ko
Priority to US18/833,091 priority patent/US20250157975A1/en
Priority to CN202380016471.9A priority patent/CN118541800A/zh
Publication of WO2023145487A1 publication Critical patent/WO2023145487A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/823—Interconnections through encapsulations, e.g. pillars through molded resin on a lateral side a chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01212—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps at a different location than on the final device, e.g. forming as prepeg
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07302—Connecting or disconnecting of die-attach connectors using an auxiliary member
    • H10W72/07304—Connecting or disconnecting of die-attach connectors using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating
    • H10W72/07307—Connecting or disconnecting of die-attach connectors using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating the auxiliary member being a temporary substrate, e.g. a removable substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H10W72/07338—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy hardening the adhesive by curing, e.g. thermosetting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips

Definitions

  • the present invention [2] comprises a first step of preparing a semiconductor substrate provided with a through-electrode penetrating in a thickness direction, a second step of preparing an anisotropic conductive adhesive film containing solder particles and a curable resin, and A third step of manufacturing a first laminate by attaching the anisotropic conductive adhesive film to the surface of a semiconductor substrate, and a third step of manufacturing a second laminate by laminating a plurality of the first laminates. a fifth step of heating the second laminate to melt solder particles to form columnar solder portions so as to electrically connect the through electrodes of the semiconductor substrates adjacent to each other in the thickness direction; and a sixth step of heating the second laminate to cure the curable resin.
  • the seventh step comprises preparing a dicing tape that can be stretched in a plane direction perpendicular to the thickness direction, and disposing the first laminate on one side in the thickness direction of the dicing tape. and separating the first laminate into individual pieces by stretching the dicing tape in the plane direction.
  • the present invention [10] includes the method of manufacturing a semiconductor device according to [9] above, wherein the maximum temperature is 150°C or higher and 260°C or lower.
  • the content of tin in the tin-silver-copper alloy is, for example, 90% by mass or more, preferably 95% by mass or more.
  • the content of silver in the tin-silver-copper alloy is, for example, 10% by mass or less, preferably 5% by mass or less.
  • the content of copper in the tin-silver-copper alloy is, for example, 1% by mass or less, preferably 0.5% by mass or less.
  • the content of the solder particles 10 is, for example, 10% by volume or more, preferably 15% by volume or more, and for example, 50% by volume or less, preferably 40% by volume, with respect to the anisotropic conductive adhesive film composition. % or less.
  • the content of the solder particles 10 is, for example, 30 parts by mass or more, and, for example, 80 parts by mass or less, preferably 75 parts by mass or less with respect to 100 parts by mass of the total amount of the solder particles 10 and the curable resin. be.
  • curable resins include thermosetting resins.
  • Thermosetting resins include, for example, epoxy resins (eg, bisphenol A type epoxy resins), urea resins, melamine resins, diallyl phthalate resins, silicone resins, phenol resins, thermosetting acrylic resins, thermosetting polyesters, thermosetting polyimides, and thermosetting polyurethanes.
  • the content of the thermoplastic resin is, for example, 5% by volume or more, preferably 10% by volume or more, and for example, 80% by volume or less, preferably 70% by volume, relative to the anisotropic conductive adhesive film composition. % or less.
  • Flux materials include, for example, organic acid salts.
  • Organic acid salts include, for example, organic acids, quinolinol derivatives, and metal carbonyl salts.
  • Organic acids include, for example, aliphatic carboxylic acids and aromatic carboxylic acids.
  • Aliphatic carboxylic acids include, for example, aliphatic dicarboxylic acids.
  • Aliphatic dicarboxylic acids specifically include adipic acid, malic acid, malonic acid, succinic acid, glutaric acid, pimelic acid, suberic acid, and sebacic acid.
  • Aromatic carboxylic acids include, for example, benzoic acid, 2-phenoxybenzoic acid, phthalic acid, diphenylacetic acid, trimellitic acid, and pyromellitic acid.
  • Organic acids are preferably used as flux materials. More preferably, aliphatic carboxylic acids are used as flux materials. More preferably, malic acid is used as the flux material.
  • anisotropic conductive adhesive film composition can contain additives (eg, curing agents, curing accelerators and silane coupling agents), if necessary.
  • additives eg, curing agents, curing accelerators and silane coupling agents
  • the release liner 4 is, for example, a plastic substrate (plastic film).
  • plastic substrates include polyester sheets (polyethylene terephthalate (PET) sheets), polyolefin sheets (e.g., polyethylene sheets, polypropylene sheets), polyvinyl chloride sheets, polyimide sheets, and polyamide sheets (nylon sheets).
  • PET polyethylene terephthalate
  • polyolefin sheets e.g., polyethylene sheets, polypropylene sheets
  • polyvinyl chloride sheets e.g., polyethylene sheets, polypropylene sheets
  • polyvinyl chloride sheets e.g., polyvinyl chloride sheets
  • polyimide sheets polyimide sheets
  • polyamide sheets nylon sheets
  • the dicing tape 20 is a film that can be stretched in a plane direction orthogonal to the thickness direction.
  • the dicing tape 20 has a flat plate shape with a size corresponding to the semiconductor substrate 1 .
  • the dicing tape 20 includes a base material (not shown) and an adhesive layer (not shown) arranged on the surface of the base material (not shown).
  • a ring frame 21 is attached to the peripheral edge region of the adhesive layer (not shown) of the dicing tape 20 .
  • the ring frame 21 is a holder for holding the dicing tape 20 on a chuck table 23, which will be described later.
  • one side in the thickness direction of the dicing tape 20 adheresive layer (not shown)) and the thickness direction of the first laminate 5, etc.
  • the other side lower surface 32 of semiconductor substrate 1 is attached.
  • the chuck table 23 is brought into contact with the dicing tape 20 from the other side in the thickness direction and raised to expand the dicing tape 20 in its planar direction and circumferential direction.
  • the 1st laminated body 5 is separated into pieces starting from a weak part.
  • the plurality of singulated first laminates 5' are separated from the dicing tape 20, and the singulated first laminates 5' are picked up.
  • a plurality of first laminates 5 (individualized first laminates 5') are prepared.
  • the substrate 24 is a semiconductor substrate having a size corresponding to the first laminated body 5 (the first laminated body 5' separated into pieces). A plurality of semiconductor elements (not shown) are provided on one surface of the substrate 24 in the thickness direction.
  • the second laminate 6 is placed in the pressure oven 25 and heated.
  • the pressure oven 25 is a general term for devices capable of applying pressure while heating in a closed space, and includes automatic heating and pressure processing devices, pressure ovens, voidless pressure ovens, autoclaves, vacuum pressure reflow devices, and the like. .
  • the maximum heating temperature in the fifth step is preferably set higher than the softening point of the curable resin.
  • the lowest heating temperature in the fifth step is, for example, 100°C or higher, preferably 120°C or higher.
  • the heating rate is, for example, 3°C/min or more, preferably 10°C/min or more, more preferably 20°C/min or more.
  • the pressure during heating is, for example, 0.2 MPa or more and, for example, 1.0 MPa or less.
  • the heating time is, for example, 1 minute or more and, for example, 30 minutes or less, preferably 10 minutes or less.
  • the semiconductor device 9 includes a plurality of semiconductor substrates 1 arranged in the thickness direction and cured resin layers 8 arranged between the semiconductor substrates 1 adjacent in the thickness direction.
  • the cured resin layer 8 includes a cured resin and columnar solder portions 7 embedded in the cured resin. Also, the columnar solder portions 7 penetrate through the cured resin so as to electrically connect the through electrodes 2 of the semiconductor substrates 1 adjacent in the thickness direction.
  • the first laminate 5 is not heated in the fourth step, but the first laminate 5 can be heated in the fourth step.
  • the heating temperature is, for example, less than 100°C, preferably 80°C or less, and for example, 40°C or more.
  • the second laminate 6 made up of the plurality of first laminates 5 is collectively heated to melt the solder particles 10 and form the columnar solder portions 7 .
  • the curable resin is cured by heating the second laminate 6 all at once.
  • the pressure oven 25 is used to heat the second laminate 6 in the fifth step and the sixth step. can.
  • an anisotropic conductive adhesive film 2 was prepared.
  • an anisotropic conductive adhesive film composition was prepared.
  • anisotropic conductive adhesive film composition was applied onto the release liner 4 to form a coating film, which was then dried at 60°C for 5 minutes.
  • an anisotropic conductive adhesive film 3 was prepared.
  • the second laminate 6 was heated to cure the curable resin.
  • a vacuum pressurized reflow device was used, and the temperature was raised to a maximum temperature of 200°C at a rate of 100°C/min and a pressure of 0.4 MPa. The heating time was 60 minutes.
  • the semiconductor device 9 was manufactured.
  • the semiconductor device and semiconductor device manufacturing method of the present invention can be suitably used in, for example, a DRAM.

Landscapes

  • Wire Bonding (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半導体装置（９）は、厚み方向に貫通する貫通電極（２）を備える半導体基板（１）であって、厚み方向に並ぶ複数の半導体基板（１）と、厚み方向に隣り合う半導体基板（１）の間に配置される硬化樹脂層（８）とを備える。硬化樹脂層（８）は、硬化樹脂と、硬化樹脂に埋設される柱状半田部（７）とを備える。柱状半田部（７）は、厚み方向に隣り合う半導体基板（１）の貫通電極（２）を電気的に接続するように、硬化樹脂を貫通している。

Description

半導体装置および半導体装置の製造方法
　本発明は、半導体装置および半導体装置の製造方法に関する。
　近年、電子機器の大容量化および通信高速化を図る観点から、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）が用いられている。
　ＤＲＡＭは、複数積層された半導体素子（半導体素子を備える半導体基板）からなる。半導体素子（半導体素子を備える半導体基板）を複数積層する方法としては、例えば、ＴＳＶ（Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）方式が知られている。ＴＳＶ方式では、半導体素子（半導体素子を備える半導体基板）に穴を開けて金属を満たし、半導体素子同士を電気的に接続する。
　一方、ＴＳＶ方式では、信頼性の向上の観点から、半導体素子を樹脂で封止する。半導体素子を樹脂で封止する方法としては、例えば、基板と半導体チップとの間の隙間にアンダーフィル材を充填し、半導体チップを封止する方法が提案されている（例えば、特許文献１参照。）。
特開２０００－２６０８２０号公報
　一方、ＤＲＡＭを、より一層、低背化することが要求されている。ＤＲＡＭを低背化する場合、半導体基板の同士の隙間が小さくなる。そうすると、特許文献１のアンダーフィル材では、隙間を十分に充填することができなくなる。その結果、半導体装置の信頼性が低下するという不具合がある。
　本発明は、信頼性に優れる半導体装置、および、信頼性に優れる半導体装置を製造するための半導体装置の製造方法を提供する。
　本発明［１］は、厚み方向に貫通する貫通電極を備える半導体基板であって、前記厚み方向に並ぶ複数の半導体基板と、前記厚み方向に隣り合う前記半導体基板の間に配置される硬化樹脂層とを備え、前記硬化樹脂層は、硬化樹脂と、前記硬化樹脂に埋設される柱状半田部とを備え、前記柱状半田部は、前記厚み方向に隣り合う前記半導体基板の前記貫通電極を電気的に接続するように、前記硬化樹脂を貫通している、半導体装置である。
　本発明［２］は、厚み方向に貫通する貫通電極を備える半導体基板を準備する第１工程と、半田粒子および硬化性樹脂を含む異方性導電性接着フィルムを準備する第２工程と、前記半導体基板の表面に、前記異方性導電性接着フィルムを貼着し、第１積層体を製造する第３工程と、前記第１積層体を複数積層して、第２積層体を製造する第４工程と、前記第２積層体を加熱し、半田粒子を融解させることにより、前記厚み方向に隣り合う前記半導体基板の前記貫通電極を電気的に接続するように柱状半田部を形成する第５工程と、前記第２積層体を加熱し、前記硬化性樹脂を硬化させる第６工程とを備える、半導体装置の製造方法である。
　本発明［３］は、前記第３工程の後、前記第４工程の前に、前記第１積層体を個片化する第７工程を備え、前記第４工程では、個片化された第１積層体を複数積層して、第２積層体を製造する、上記［２］に記載の半導体装置の製造方法を含んでいる。
　本発明［４］は、前記第７工程は、前記厚み方向と直交する面方向に伸長可能なダイシングテープを準備する工程と、前記ダイシングテープの厚み方向一方面に、前記第１積層体を配置する工程と、前記ダイシングテープを、面方向に伸長することにより、前記第１積層体を個片化する工程とを備える、上記［３］に記載の半導体装置の製造方法を含んでいる。
　本発明［５］は、前記第１工程において、前記厚み方向と直交する面方向に伸長可能なダイシングテープに、前記半導体基板を配置する、上記［３］に記載の半導体装置の製造方法を含んでいる。
　本発明［６］は、前記第２工程において、前記厚み方向と直交する面方向に伸長可能なダイシングテープに、前記異方性導電性接着フィルムを配置する、請求項３に記載の半導体装置の製造方法を含んでいる。
　本発明［７］は、前記第４工程では、１００℃未満で加熱して、前記第１積層体を積層して、前記第２積層体を製造するか、または、加熱することなく前記第１積層体を積層して、前記第２積層体を製造し、前記第５工程では、複数の前記第１積層体からなる前記第２積層体を、一括で加熱する、上記［２］～［６］のいずれか一項に記載の半導体装置の製造方法を含んでいる。
　本発明［８］は、前記第４工程では、加熱することなく前記第１積層体を積層して、前記第２積層体を製造し、前記第５工程では、複数の前記第１積層体からなる前記第２積層体を、一括で加熱する、上記［７］に記載の半導体装置の製造方法を含んでいる。
　本発明［９］は、前記第５工程では、最高温度が前記硬化性樹脂の軟化点よりも高くなるように、加熱する、上記［２］～［８］のいずれか一項に記載の半導体装置の製造方法を含んでいる。
　本発明［１０］は、前記最高温度が、１５０℃以上２６０℃以下である、上記［９］に記載の半導体装置の製造方法を含んでいる。
　本発明［１１］は、前記第５工程では、プレッシャーオーブン内で加熱する、上記［２］～［１０］のいずれか一項に記載の半導体装置の製造方法を含んでいる。
　本発明［１２］は、前記第６工程では、最高温度が１００℃以上２６０℃以下となるように、加熱する、上記［２］～［１１］のいずれか一項に記載の半導体装置の製造方法を含んでいる。
　本発明［１３］は、前記第６工程における加熱は、プレッシャーオーブン内で加熱する、上記［２］～［１２］のいずれか一項に記載の半導体装置の製造方法を含んでいる。
　本発明の半導体装置は、厚み方向に隣り合う半導体基板の間に配置される硬化樹脂層を備える。そのため、半導体基板における半導体素子を確実に封止できる。その結果、信頼性に優れる。また、この半導体装置において、柱状半田部は、厚み方向に隣り合う半導体基板の貫通電極を電気的に接続するように、硬化樹脂を貫通している。そのため、貫通電極同士を、確実に電気的に接続することができる。
　本発明の半導体装置の製造方法は、半導体基板の厚み方向一方面に、異方性導電性接着フィルムを貼着し、第１積層体を製造し、その後、この第１積層体を複数積層して、第２積層体を製造した後、異方性導電性接着フィルムにおける硬化性樹脂を硬化させる。つまり、この方法では、異方性導電性接着フィルムを貼着するだけで、その後、硬化すれば、半導体素子を封止することができる。そのため、信頼性に優れる半導体装置を製造できる。
　また、この半導体装置の製造方法では、第２積層体を加熱し、半田粒子を融解させることにより厚み方向に隣り合う半導体基板の貫通電極を電気的に接続するように柱状半田部７を形成する。つまり、異方性導電性接着フィルムを貼着し、その後、加熱するだけで、貫通電極同士を電気的に接続できる。そのため、生産性に優れる。
図１は、半導体基板を準備する第１工程を示す。 図２は、異方性導電性接着フィルムを準備する第２工程を示す。 図３は、半導体基板の表面（厚み方向一方面）に、異方性導電性接着フィルムを貼着し、第１積層体を製造する第３工程を示す。 図４Ａ～図４Ｃは、第４工程において、第１積層体５を複数準備する工程を示す。図４Ａは、ダイシングテープを準備する工程と、ダイシングテープの厚み方向一方面に、第１積層体を配置する工程と、第１積層体５に脆弱部を形成する工程とを示す。図４Ｂは、ダイシングテープを、面方向に伸長することにより、第１積層体を個片化する工程を示す。図４Ｃは、ダイシングテープから、複数の第１積層体（個片化された第１積層体）をはく離して、個片化された第１積層体をピックアップする工程を示す。 図５は、第１積層体を複数積層して、第２積層体を製造する第４工程を示す。 図６は、第２積層体を加熱し、半田粒子を融解させることにより、厚み方向に隣り合う半導体基板の貫通電極を電気的に接続するように柱状半田部を形成する第５工程を示す。 図７は、第２積層体を加熱し、硬化性樹脂を硬化させる第６工程を示す。 図８Ａおよび図８Ｂは、第２工程において、ダイシングテープに、異方性導電性接着フィルムを配置する変形例を示す。図８Ａは、ダイシングテープの厚み方向一方面に、異方性導電性接着フィルムを配置する第２工程を示す。図８Ｂは、半導体基板の表面（厚み方向他方面）に、異方性導電性接着フィルムを貼着し、第１積層体を製造する第３工程を示す。 図９は、封止性の評価におけるボイド率を説明する説明図である。
＜半導体装置の製造方法＞
　本発明の半導体装置の製造方法は、厚み方向に貫通する貫通電極を備える半導体基板を準備する第１工程と、半田粒子および硬化性樹脂を含む異方性導電性接着フィルムを準備する第２工程と、半導体基板の表面（厚み方向一方面）に、異方性導電性接着フィルムを貼着し、第１積層体を製造する第３工程と、第１積層体を複数積層して、第２積層体を製造する第４工程と、第２積層体を加熱し、半田粒子を融解させることにより、厚み方向に隣り合う半導体基板の貫通電極を電気的に接続するように柱状半田部を形成する第５工程と、第２積層体を加熱し、硬化性樹脂を硬化させる第６工程とを備える。
　以下、本発明の半導体装置の製造方法の一実施形態について、詳述する。
［第１工程］
　第１工程では、図１に示すように、半導体基板１を準備する。
　半導体基板１は、所定の厚みを有し、平板形状を有する。半導体基板１は、平坦な上面３１および平坦な下面３２を有する。上面３１には、複数の半導体素子（図示せず）が設けられている。
　半導体基板１は、厚み方向に貫通する貫通電極２を備える。
　貫通電極２は、半導体基板１の上面３１から下面３２に向かって、貫通するように形成されている。貫通電極２は、半導体素子ごとに、電気的に接続されている。貫通電極２は、半導体基板１に互いに間隔を隔てて複数配置されており、その間隔は、例えば、１μｍ以上、好ましくは、１０μｍ以上、また、例えば、２０μｍ以下である。
　半導体基板１の厚みは、例えば、２０μｍ以上、また、例えば、１０００μｍ以下である。
［第２工程］
　第２工程では、図２に示すように、異方性導電性接着フィルム３を準備する。
　異方性導電性接着フィルム３を準備するには、まず、異方性導電性接着フィルム組成物を調製する。
　異方性導電性接着フィルム組成物は、半田粒子１０および硬化性樹脂を含む。
　半田粒子１０を形成する半田材料は、環境適正の観点から、鉛を含有しない半田材料（鉛フリー半田材料）が挙げられる。具体的には、半田材料として、例えば、錫および錫合金が挙げられる。錫合金として、例えば、錫－ビスマス合金（Ｓｎ－Ｂｉ）、錫－銀－銅合金（Ｓｎ－Ａｇ－Ｃｕ）、および、錫－銀合金（Ｓｎ－Ａｇ）が挙げられる。
　錫－ビスマス合金における錫の含有割合は、例えば、１０質量％以上、好ましくは、２５質量％以上、また、例えば、５０質量％以下、好ましくは、４５質量％である。また、錫－ビスマス合金におけるビスマスの含有割合は、例えば、５０質量％以上、好ましくは、５５質量％以上、また、例えば、９０質量％以下、好ましくは、７５質量％以下である。
　また、錫－銀－銅合金における錫の含有割合は、例えば、９０質量％以上、好ましくは、９５％質量％以上である。また、錫－銀－銅合金における銀の含有割合は、例えば、１０質量％以下、好ましくは、５質量％以下である。また、錫－銀－銅合金における銅の含有割合は、例えば、１質量％以下、好ましくは、０．５質量％以下である。
　また、錫－銀合金における錫の含有割合は、例えば、９０質量％以上、好ましくは、９５％質量％以上である。また、錫－銀合金における銀の含有割合は、例えば銀は１０質量％以下、好ましくは、５質量％以下である。
　半田材料の融点（すなわち、半田粒子１０の融点）は、例えば、２６０℃以下、好ましくは、２３５℃以下、また、例えば、１００℃以上、好ましくは、１３０℃以上である。融点は、示差走査熱量測定（ＤＳＣ）により求められる（以下同様）。
　半田粒子１０の形状としては、特に限定されず、例えば、球形状、板形状、および、針形状が挙げられる。半田粒子１０の形状として、好ましくは、球形状が挙げられる。なお、図２では、半田粒子１０の形状を球形状として示しているが、半田粒子１０の形状はこれに限定されない。
　半田粒子１０の最大長さの平均値（球形状の場合には、平均粒子径）は、例えば、５０μｍ以下、好ましくは、４０μｍ以下、より好ましくは、１０μｍ以下である。最大長さの平均値は、レーザー回折散乱式粒度分布計を用いて測定される。
　半田粒子１０の表面は、一般的に、半田材料の酸化物からなる酸化膜で被覆されている。酸化膜の厚みは、例えば、１ｎｍ以上、また、例えば、２０ｎｍ以下である。
　半田粒子１０の含有割合は、異方性導電性接着フィルム組成物に対して、例えば、１０体積％以上、好ましくは、１５体積％以上、また、例えば、５０体積％以下、好ましくは、４０体積％以下である。また、半田粒子１０の含有割合は、半田粒子１０および硬化性樹脂の総量１００質量部に対して、例えば、３０質量部以上、また、例えば、８０質量部以下、好ましくは、７５質量部以下である。
　半田粒子１０は、単独使用または２種以上を併用することができる。
　硬化性樹脂としては、例えば、熱硬化性樹脂が挙げられる。熱硬化性樹脂としては、例えば、エポキシ樹脂（例えば、ビスフェノールＡ型エポキシ樹脂）、ユリア樹脂、メラミン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、フェノール樹脂、熱硬化性アクリル樹脂、熱硬化性ポリエステル、熱硬化性ポリイミド、および、熱硬化性ポリウレタンが挙げられる。
　硬化性樹脂の軟化点は、例えば、５０℃以上、好ましくは、８０℃以上、また、例えば、２３０℃以下、好ましくは、２００℃以下である。軟化点は、熱機械分析装置により測定することができる。
　硬化性樹脂の含有割合は、異方性導電性接着フィルム組成物に対して、例えば、１０体積％以上、好ましくは、２０体積％以上、また、例えば、９０体積％以下、好ましくは、８５体積％以下である。また、硬化性樹脂の含有割合は、半田粒子１０および硬化性樹脂の総量１００質量部に対して、例えば、２０質量部以上、好ましくは、２５質量部以上、また、例えば、７０質量部以下である。
　硬化性樹脂は、単独使用または２種以上を併用することができる。
　異方性導電性接着フィルム組成物は、必要により、熱可塑性樹脂を含むこともできる。
　熱可塑性樹脂は、異方性導電性接着フィルム組成物をシート状に確実に成形するために配合される。熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリオレフィン（例えば、ポリエチレン、ポリプロピレン、エチレン－プロピレン共重合体など）、アクリル樹脂、ポリエステル、ポリ酢酸ビニル、エチレン－酢酸ビニル共重合体、ポリ塩化ビニル、ポリスチレン、ポリアクリロニトリル、ポリアミド（ナイロン（登録商標））、ポリカーボネート、ポリアセタール、ポリエチレンテレフタレート、ポリフェニレンオキシド、ポリフェニレンスルフィド、ポリスルホン、ポリエーテルスルホン、ポリエーテルエーテルケトン、ポリアリルスルホン、熱可塑性ポリイミド、熱可塑性ポリウレタン、ポリアミノビスマレイミド、ポリアミドイミド、ポリエーテルイミド、ビスマレイミドトリアジン樹脂、ポリメチルペンテン、フッ化樹脂、液晶ポリマー、オレフィン－ビニルアルコール共重合体、アイオノマー、ポリアリレート、アクリロニトリル－エチレン－スチレン共重合体、アクリロニトリル－ブタジエン－スチレン共重合体、アクリロニトリル－スチレン共重合体、および、ブタジエン－スチレン共重合体が挙げられる。
　熱可塑性樹脂の含有割合は、異方性導電性接着フィルム組成物に対して、例えば、５体積％以上、好ましくは、１０体積％以上、また、例えば、８０体積％以下、好ましくは、７０体積％以下である。
　熱可塑性樹脂は、単独使用または２種以上を併用することができる。
　また、異方性導電性接着フィルム組成物は、必要により、フラックスを含む。
　フラックスは、半田粒子１０の表面における酸化膜（半田材料の酸化物からなる酸化膜）を除去するための成分である。
　フラックスの材料としては、例えば、有機酸塩が挙げられる。有機酸塩としては、例えば、有機酸、キノリノール誘導体、および、金属カルボニル酸塩が挙げられる。有機酸としては、例えば、脂肪族カルボン酸および芳香族カルボン酸が挙げられる。脂肪族カルボン酸としては、例えば、脂肪族ジカルボン酸が挙げられる。脂肪族ジカルボン酸としては、具体的には、アジピン酸、リンゴ酸、マロン酸、コハク酸、グルタル酸、ピメリン酸、スベリン酸、およびセバシン酸が挙げられる。芳香族カルボン酸としては、例えば、安息香酸、２－フェノキシ安息香酸、フタル酸、ジフェニル酢酸、トリメリット酸、および、ピロメリット酸が挙げられる。フラックスの材料として、好ましくは、有機酸が挙げられる。フラックスの材料として、より好ましくは、脂肪族カルボン酸が挙げられる。フラックスの材料として、さらに好ましくは、リンゴ酸が挙げられる。
　フラックスの融点は、例えば、２００℃以下、好ましくは、１８０℃以下、より好ましくは、１６０℃以下、また、例えば、１００℃以上、好ましくは、１２０℃以上、より好ましくは、１３０℃以上である。
　フラックスの形状としては、特に制限されず、例えば、板形状、針形状、および、球形状が挙げられる。また、フラックスは、公知の溶剤に溶解させてもよい。
　フラックスの含有割合は、異方性導電性接着フィルム組成物に対して、例えば、０．１体積％以上、好ましくは、１体積％以上、また、例えば、５０体積％以下、好ましくは、２０体積％以下である。また、フラックスの含有割合は、半田粒子１０　１００質量部に対して、例えば、１質量部以上、また、例えば、２０質量部以下である。
　フラックスは、単独使用または２種以上を併用することができる。
　また、異方性導電性接着フィルム組成物は、必要により、添加剤（例えば、硬化剤、硬化促進剤およびシランカップリング剤）を含むことができる。
　そして、異方性導電性接着フィルム組成物を調製するには、半田粒子１０と、硬化性樹脂と、必要により配合される熱可塑性樹脂と、必要により配合されるフラックスと、必要により配合される添加剤とを混合する。これにより、異方性導電性接着フィルム組成物を調製する。また、異方性導電性接着フィルム組成物を、公知の溶剤に配合して、異方性導電性接着フィルム組成物をワニスとして調製することもできる。
　次いで、異方性導電性接着フィルム３を準備するには、はく離ライナー４の厚み方向他方面に、異方性導電性接着フィルム組成物（異方性導電性接着フィルム組成物のワニス）を塗布し、必要により、乾燥する。
　はく離ライナー４は、異方性導電性接着フィルム３を被覆して保護するためのフィルムである。はく離ライナー４は、フィルム形状を有する。
　はく離ライナー４は、例えば、プラスチック基材（プラスチックフィルム）である。プラスチック基材としては、例えば、ポリエステルシート（ポリエチレンテレフタレート（ＰＥＴ）シート）、ポリオレフィンシート（例えば、ポリエチレンシート、ポリプロピレンシート）、ポリ塩化ビニルシート、ポリイミドシート、および、ポリアミドシート（ナイロンシート）が挙げられる。はく離ライナー４の表面（厚み方向他方面）には、シリコーン処理などの表面処理が施されていてもよい。
　はく離ライナー４の厚みは、例えば、例えば、１μｍ以上、また、例えば、１００μｍ以下である。
　これにより、はく離ライナー４の厚み方向他方面に、異方性導電性接着フィルム３を準備する。
　乾燥条件として、乾燥温度は、例えば、２０℃以上、好ましくは、４０℃以上、また、例えば、９０℃以下、好ましくは、７０℃以下である。乾燥時間は、例えば、１０秒以上、好ましくは、３分以上、また、例えば、１２０分以下、好ましくは、６０分以下、より好ましくは、１０分以下である。
　このような異方性導電性接着フィルム３は、所定の厚みを有するフィルム形状（シート形状を含む）を有する。
　異方性導電性接着フィルム３は、半田粒子１０および硬化性樹脂を含む異方性導電性接着フィルム組成物から形成されている。そのため、異方性導電性接着フィルム３は、半田粒子１０および硬化性樹脂を含む。詳しくは、異方性導電性接着フィルム３は、硬化性樹脂と、硬化性樹脂中に分散された半田粒子１０とを含む。
　異方性導電性接着フィルム３の厚みは、例えば、１μｍ以上、また、例えば、３０μｍ以下である。
［第３工程］
　第３工程では、図３に示すように、半導体基板１の表面（厚み方向一方面）に、異方性導電性接着フィルム３を貼着し、第１積層体５を製造する。
　具体的には、半導体基板１の厚み方向一方面と、異方性導電性接着フィルム３の厚み方向他方面とを対向配置して、真空プレス機（図示せず）を備える真空チャンバー２２内に投入する。次いで、真空チャンバー２２内を減圧する。詳しくは、真空チャンバー２２内を真空ポンプ（減圧ポンプ）などにより排気する。その後、真空チャンバー２２内を減圧雰囲気にしながら、真空プレス機（図示せず）により、異方性導電性接着フィルム３の厚み方向他方面を半導体基板１の厚み方向一方面に、圧接させる。減圧雰囲気は、例えば、１０００Ｐａ以下、好ましくは、１００Ｐａ以下である。これにより、半導体基板１の厚み方向一方面に、異方性導電性接着フィルム３を貼着し、第１積層体５を製造する。その後、第１積層体５を大気圧雰囲気下に解放する。その後、第１積層体５から、はく離ライナー４をはく離する。
［第４工程］
　第４工程では、第１積層体５を複数積層して、第２積層体６を製造する。
　第１積層体５を複数積層するには、まず、第１積層体５を複数準備する。
　第１積層体５を複数準備するには、第１積層体５を個片化する。つまり、この方法では、第３工程の後、第４工程の前に、第１積層体５を個片化する第７工程を備える。
　第７工程は、厚み方向と直交する面方向に伸長可能なダイシングテープ２０を準備する工程（第７Ａ工程）と、ダイシングテープ２０の厚み方向一方面に、第１積層体５を配置する工程（第７Ｂ工程）と、第１積層体５に、脆弱部を形成する工程（第７Ｃ工程）と、第１積層体５に、脆弱部を形成した後に、ダイシングテープ２０を、面方向に伸長することにより、第１積層体５を個片化する工程（第７Ｄ工程）と、ダイシングテープ２０から、複数の個片化された第１積層体５´をはく離して、個片化された第１積層体５´をピックアップする工程（第７Ｅ工程）とを備える。
　第７Ａ工程では、図４Ａに示すように、ダイシングテープ２０を準備する。
　ダイシングテープ２０は、厚み方向と直交する面方向に伸長可能なフィルムである。ダイシングテープ２０は、半導体基板１に対応するサイズの平板形状を有する。
　ダイシングテープ２０は、基材（図示せず）と、基材（図示せず）の表面に配置された粘着剤層（図示せず）とを備える。
　また、ダイシングテープ２０の粘着剤層（図示せず）の周縁端領域には、リングフレーム２１が張り付けられている。リングフレーム２１は、後述するチャックテーブル２３に、ダイシングテープ２０を保持するための保持具である。
　第７Ｂ工程では、図４Ａに示すように、ダイシングテープ２０の厚み方向一方面に、第１積層体５を配置する。
　ダイシングテープ２０の厚み方向一方面に、第１積層体５を配置するには、ダイシングテープ２０（粘着剤層（図示せず））の厚み方向一方面と、第１積層体５の厚み方向他方面に（半導体基板１の下面３２）とを貼り合わせる。
　第７Ｃ工程では、第１積層体５に、脆弱部を形成する。
　具体的には、第１積層体５にレーザーを照射して、第１積層体５の厚み方向に沿って脆弱部を形成する（図４Ａの破線参照）。脆弱部は、半導体基板１を半導体素子ごとに区切るように碁盤目形状に形成される。
　脆弱部とは、第１積層体５（半導体基板１および異方性導電性接着フィルム３）内の他の部分と比較して、強度が弱い層である。脆弱部は、強度が弱い部分であるため、後述する第７Ｄ工程において、脆弱部を起点として、第１積層体５を個片化できる。脆弱部の形状としては、例えば、スリット、ミシン目、ハーフカットが挙げられる。
　第７Ｄ工程では、ダイシングテープ２０を、面方向に伸長することにより、第１積層体５を個片化する。
　具体的には、図４Ｂに示すように、ダイシングテープ２０（厚み方向一方面に第１積層体５を備えるダイシングテープ２０）を、エキスパンド装置の備えるチャックテーブル２３の厚み方向一方面に配置し、リングフレーム２１を介して、チャックテーブル２３が備える保持具（図示略）に固定する。
　チャックテーブル２３は、昇降動可能であり、複数の吸引口（図示略）が開口する上面を有し、かつ、吸引口を介しての負圧の印加（すなわち、吸引）が可能に構成されている。
　次いで、図４Ｂに示すように、チャックテーブル２３を、ダイシングテープ２０に厚み方向他方面から接触させて上昇させることにより、ダイシングテープ２０をその平面方向および周方向に拡張（エキスパンド）する。これにより、第１積層体５において、脆弱部を起点として、第１積層体５が個片化する。
　第７Ｅ工程では、図４Ｃに示すように、ダイシングテープ２０から、複数の個片化された第１積層体５´をはく離して、個片化された第１積層体５´をピックアップする。これにより、第１積層体５（個片化された第１積層体５´）を複数準備する。
　そして、第４工程では、図５に示すように、第１積層体５（個片化された第１積層体５´）を複数積層して、第２積層体６を製造する。
　具体的には、基板２４の厚み方向一方面に、第１積層体５（個片化された第１積層体５´）を、第１積層体５（個片化された第１積層体５´）における異方性導電性接着フィルム３が、基板２４の厚み方向一方面と接するように、複数配置する。
　基板２４は、第１積層体５（個片化された第１積層体５´）に対応するサイズを有する半導体の基板である。基板２４の厚み方向一方面には、複数の半導体素子（図示せず）が設けられている。
［第５工程］
　第５工程では、図６に示すように、第２積層体６を加熱し、半田粒子１０を融解させることにより、厚み方向に隣り合う半導体基板１の貫通電極２を電気的に接続するように柱状半田部７を形成する。
　詳しくは、第５工程では、まず、第２積層体６をプレッシャーオーブン２５内に配置して、加熱する。プレッシャーオーブン２５とは、密閉された空間で加熱しながら加圧可能な装置の総称であり、自動加熱加圧処理装置、加圧オーブン、ボイドレス加圧オーブン、オートクレーブ、真空加圧リフロー装置などを含む。
　第２積層体６を加熱すると、加熱によって、揮発物が揮発する場合がある。このような揮発物は、第２積層体６において、電気的な接続を阻害する場合がある。一方、プレッシャーオーブン２５を用いて、第２積層体６を加熱する場合には、加圧によって、上記揮発物の発生を抑制できる。その結果、上記阻害を抑制できる。
　加熱温度は、半田粒子１０の融点温度以上である。
　第５工程における加熱温度の最高温度は、好ましくは、硬化性樹脂の軟化点よりも高くなるように設定される。
　最高温度が硬化性樹脂の軟化点よりも高くなるように設定されれば、半田粒子１０を効率的に流動させることができ、柱状半田部７を形成できる。
　また、第５工程における加熱温度の最高温度は、好ましくは、後述する第６工程における加熱温度の最高温度よりも、高くても低くてもよい。具体的には、最高温度は、例えば、１５０℃以上、また、例えば、２６０℃以下である。
　第５工程における加熱温度の最低温度は、例えば、１００℃以上、好ましくは、１２０℃以上である。
　また、第５工程における昇温速度は、好ましくは、後述する第６工程の加熱における昇温速度よりも速いか、または、同じである。
　昇温速度が、後述する第６工程の加熱における昇温速度よりも速いか、または、同じであれば、第５工程において、硬化性樹脂の硬化が始まる前（完了する前に）に、半田粒子１０を自己凝集（後述）させることができる。
　昇温速度は、例えば、３℃／分以上、好ましくは、１０℃／分以上、より好ましくは、２０℃／分以上である。
　また、加熱時の圧力は、例えば、０．２ＭＰａ以上、また、例えば、１．０ＭＰａ以下である。加熱時間は、例えば、１分以上、また、例えば、３０分以下、好ましくは、１０分以下である。
　そして、上記した加熱によって、半田粒子１０が融解する。融解した半田粒子１０は、図６の拡大図に示すように、厚み方向に隣り合う半導体基板１の貫通電極２の間に集まり（自己凝集）、柱状半田部７を形成する。一方、異方性導電性接着フィルム３中の硬化性樹脂は、自己凝集する半田粒子１０に追い出されて、柱状半田部７の周辺に移動する。詳しくは後述するが、このような硬化性樹脂は、第６工程における加熱によって、硬化する。
　なお、上記したように、融解した半田粒子１０の大部分は、柱状半田部７の形成に用いられるが、融解した半田粒子１０の一部および／または融解していない半田粒子１０は、柱状半田部７の形成に用いられず、硬化性樹脂中に分散したまま残存する場合がある。このような場合には、硬化樹脂層８（後述）は、融解した半田粒子１０の一部および／または融解していない半田粒子１０を含む。
［第６工程］
　第６工程では、第２積層体６を加熱し、硬化性樹脂を硬化させる。
　具体的には、第２積層体６をプレッシャーオーブン２５に配置して加熱し、硬化性樹脂を硬化させる。
　上記したように、第２積層体６を加熱すると、加熱によって、揮発物が揮発する場合がある。このような揮発物は、第２積層体６において、電気的な接続を阻害する場合がある。一方、プレッシャーオーブン２５を用いて、第２積層体６を加熱する場合には、加圧によって、上記揮発物の発生を抑制できる。その結果、上記阻害を抑制できる。
　第６工程における加熱温度の最高温度は、例えば、１００℃以上、好ましくは、１５０℃以上、また、例えば、２６０℃以下である。
　最高温度が、上記範囲内であれば、硬化性樹脂を確実に硬化させることができる。
　第６工程における加熱温度の最低温度は、例えば、８０℃以上、好ましくは、９０℃以上である。
　昇温速度は、硬化性樹脂の硬化性の観点から、例えば、３℃／分以上、好ましくは、１０℃／分以上、より好ましくは、２０℃／分以上である。
　また、加熱時の圧力は、例えば、０．２ＭＰａ以上、また、例えば、１．０ＭＰａ以下である。加熱時間は、例えば、３０分超過、好ましくは、５０分以上、また、例えば、１５０分以下、好ましくは、９０分以下である。
　そして、上記した加熱によって、硬化性樹脂が硬化して、硬化樹脂層８となる。このような硬化樹脂層８において、柱状半田部７は、硬化樹脂に埋設されている。また、柱状半田部７は、厚み方向に隣り合う半導体基板１の貫通電極２を電気的に接続するように、硬化樹脂を貫通している。
　以上により、半導体装置９が製造される。
　半導体装置９は、図７に示すように、厚み方向に並ぶ複数の半導体基板１と、厚み方向に隣り合う半導体基板１の間に配置される硬化樹脂層８とを備える。また、硬化樹脂層８は、硬化樹脂と、硬化樹脂に埋設される柱状半田部７とを備える。また、柱状半田部７は、厚み方向に隣り合う半導体基板１の貫通電極２を電気的に接続するように、硬化樹脂を貫通している。
　また、硬化樹脂層８において、柱状半田部７の形成に用いられない融解した半田粒子１０の一部および／または融解していない半田粒子１０は、硬化樹脂層８中に分散したまま残存する。
＜作用効果＞
　半導体装置９の製造方法は、半導体基板１の厚み方向一方面に、異方性導電性接着フィルム３を貼着し、第１積層体５を製造し、その後、この第１積層体５を複数積層して、第２積層体６を製造した後、異方性導電性接着フィルム３における硬化性樹脂を硬化させる。つまり、この方法では、異方性導電性接着フィルム３を貼着するだけで、その後、硬化すれば、半導体素子を封止することができる。そのため、信頼性に優れる半導体装置９を製造できる。
　そして、半導体装置９の製造方法によれば、とりわけ、半導体装置９の低背化を図る場合であっても、信頼性に優れる半導体装置９を製造できる。
　詳しくは、特許文献１に記載の半導体素子の封止方法によれば、基板と半導体チップとの間の隙間にアンダーフィル材を充填し、半導体チップを封止する。
　一方、半導体装置９の低背化を図る場合には、半導体素子を備える半導体基板１を複数積層する半導体装置９において、半導体基板１の同士の隙間が小さくなる。そうすると、特許文献１のアンダーフィル材では、隙間を十分に充填することができなくなる。その結果、半導体装置９の信頼性が低下するという不具合がある。
　これに対して、半導体装置９の製造方法によれば、異方性導電性接着フィルム３を貼着するだけで、その後、硬化すれば、半導体素子を封止できるため、上記隙間が狭くても、半導体素子を確実に封止することができる。その結果、信頼性に優れる半導体装置９を製造することができる。
　また、この半導体装置９の製造方法では、第２積層体６を加熱し、半田粒子１０を融解させることにより厚み方向に隣り合う半導体基板１の貫通電極２を電気的に接続するように柱状半田部７を形成する。つまり、異方性導電性接着フィルム３を貼着し、その後、加熱するだけで、貫通電極２同士を電気的に接続できる。そのため、生産性に優れる。
　詳しくは、貫通電極２同士を電気的に接続するために、例えば、半導体基板１を積層した後に、半導体基板１に穴を開けて金属を満たすことも検討される。
　これに対して、半導体装置９の製造方法によれば、異方性導電性接着フィルム３を貼着し、その後、加熱するだけで、貫通電極２同士を電気的に接続できる。そのため、生産性に優れる。
　また、上記した説明では、第４工程において、第１積層体５を加熱しないが、第４工程において、第１積層体５を加熱することもできる。第４工程において、第１積層体５を加熱する場合には、その加熱温度は、例えば、１００℃未満、好ましくは、８０℃以下、また、例えば、４０℃以上である。
　つまり、第４工程では、１００℃未満で加熱して、第１積層体５を積層して、第２積層体６を製造するか、または、加熱することなく第１積層体５を積層して、第２積層体６を製造する。
　そして、第５工程では、複数の第１積層体５からなる第２積層体６を、一括で加熱することにより、半田粒子１０を溶融させて、柱状半田部７を形成する。また、第６工程では、第２積層体６を、一括で加熱することにより、硬化性樹脂を硬化させる。
　つまり、この方法では、好ましくは、第１積層体５を一層積層する毎に、第５工程および第６工程を繰り返すのはなく、第１積層体５を複数積層した後に、第５工程および第６工程を一度に実施する。換言すれば、この方法では、第１積層体５ごとに、第５工程および第６工程を実施せず、複数の第１積層体５からなる第２積層体６に対して、第５工程および第６工程を一度に実施する。そのため、生産性に優れる。
　好ましくは、生産性をより一層向上させる観点から、第４工程では、加熱することなく第１積層体５を積層して、第２積層体６を製造する。
　半導体装置９は、厚み方向に隣り合う半導体基板１の間に配置される硬化樹脂層８を備える。そのため、半導体基板１における半導体素子を確実に封止できる。その結果、信頼性に優れる。また、この半導体装置９において、柱状半田部７は、厚み方向に隣り合う半導体基板１の貫通電極２を電気的に接続するように、硬化樹脂を貫通している。そのため、貫通電極２同士を、確実に電気的に接続することができる。
＜変形例＞
　変形例において、一実施形態と同様の部材および工程については、同一の参照符号を付し、その詳細な説明を省略する。また、変形例は、特記する以外、一実施形態と同様の作用効果を奏することができる。さらに、一実施形態およびその変形例を適宜組み合わせることができる。
　上記した説明では、第７工程において、ダイシングテープ２０を準備して、ダイシングテープ２０の厚み方向一方面に、第１積層体５を配置するが、第１工程において、予め、ダイシングテープ２０を準備して、ダイシングテープ２０に、半導体基板１を配置することもできる。具体的には、ダイシングテープ２０の厚み方向一方面に、半導体基板１を配置する（図１破線参照）。
　上記した説明では、第７工程において、ダイシングテープ２０を準備して、ダイシングテープ２０の厚み方向一方面に、第１積層体５を配置するが、第２工程において、予め、ダイシングテープ２０を準備して、ダイシングテープ２０に、異方性導電性接着フィルム３を配置することもできる。
　詳しくは、図８Ａに示すように、ダイシングテープ２０の厚み方向一方面に、異方性導電性接着フィルム３を配置する。
　そして、このような場合には、図８Ｂに示すように、第３工程では、半導体基板１の表面（厚み方向他方面）に、異方性導電性接着フィルム３を貼着し、第１積層体５を製造する。
　また、上記した説明では、第１積層体５を複数準備するために、第１積層体５を個片化するが、第１積層体５を個片化することなく、第１工程～第３工程を複数回実施することにより、第１積層体５を複数準備することもできる。
　また、上記した説明では、第５工程および第６工程では、プレッシャーオーブン２５を用いて、第２積層体６を加熱するが、これに限定されず、例えば、リフロー加熱、ホットプレートを用いることもできる。
　また、上記した説明では、第５工程および第６工程を区別して実施する（すなわち、第５工程を実施した後に、第６工程を実施する）が、第５工程および第６工程を区別することなく、一連の工程として実施することもできる。
　以下に実施例および比較例を示し、本発明をさらに具体的に説明する。なお、本発明は、何ら実施例および比較例に限定されない。また、以下の記載において用いられる配合割合（含有割合）、物性値、パラメータなどの具体的数値は、上記の「発明を実施するための形態」において記載されている、それらに対応する配合割合（含有割合）、物性値、パラメータなど該当記載の上限値（「以下」、「未満」として定義されている数値）または下限値（「以上」、「超過」として定義されている数値）に代替することができる。
＜半導体装置の製造＞
　　実施例１
［第１工程］
　図１に示すように、半導体基板１を準備した。半導体基板１は、直径１５μｍおよび厚み１μｍの円柱状の貫通電極２を有し、隣り合う貫通電極２の間の距離は１５μｍである。
［第２工程］
　図２に示すように、異方性導電性接着フィルム２を準備した。異方性導電性接着フィルム２を準備するために、異方性導電性接着フィルム組成物を調製した。
　具体的には、熱硬化性樹脂として、ｊＥＲ８２８（ビスフェノールＡ型エポキシ樹脂、三菱化学社製）５０質量部およびｊＥＲ１００７（ビスフェノールＡ型エポキシ樹脂、軟化点：１２８℃、三菱化学社製）５０質量部と、半田粒子１０（９６．５質量％Ｓｎ－３．０質量％Ａｇ－０．５質量％Ｃｕ合金，融点２１７－２１９℃，球形状，粒子径Ｄ５０：３μｍ、酸素濃度：１１００ｐｐｍ）１５０質量部と、フラックスとして、リンゴ酸１５質量部とを、メチルエチルケトン（ＭＥＫ）に加えて混合することより、異方性導電性接着フィルム組成物（固形分濃度５０質量％）を調製した。
　次いで、異方性導電性接着フィルム組成物を、はく離ライナー４上に塗布して塗膜を形成した後、６０℃５分間で乾燥させた。これにより、異方性導電性接着フィルム３を準備した。
［第３工程］
　図３に示すように、半導体基板１の表面（厚み方向一方面）に、異方性導電性接着フィルム３を貼着し、第１積層体５を製造した。
［第７工程］
　図４Ａ～図４Ｃに示すように、第１積層体５を個片化して、第１積層体５を複数準備した。
［第４工程］
　図５に示すように、第１積層体５を複数積層して、第２積層体６を製造した。
［第５工程］
　図６に示すように、第２積層体６を加熱し、半田粒子１０を融解させることにより、厚み方向に隣り合う半導体基板１の貫通電極２を電気的に接続するように柱状半田部７を形成した。上記加熱は、真空加圧リフロー装置を用い、最高温度２５０℃まで昇温速度１００℃／分、圧力０．４ＭＰａで加熱した。加熱時間は５分とした。
［第６工程］
　第２積層体６を加熱し、硬化性樹脂を硬化した。上記加熱では、真空加圧リフロー装置を用い、最高温度２００℃まで昇温速度１００℃／分、圧力０．４ＭＰａで加熱した。加熱時間は６０分とした。以上により、半導体装置９を製造した。
　　実施例２および実施例３
　実施例１と同様の手順に基づいて、半導体装置を製造した。但し、第５工程および第６工程における最高温度、昇温速度、および、加熱時間を表１に従って、変更した。
＜評価＞
（導通性）
　各実施例の半導体装置について、異方性導電性接着フィルムを用いて接続形成した部分まで半導体装置を研磨し、接続部の断面を確認できるようにした後に、柱状半田部をＳＥＭで観察した。対向電極の導通について、以下の基準に基づき、評価した。
｛基準｝
〇：柱状半田部による上下電極の接続が観測された。
×：柱状半田部による上下電極の接続が観測されなかった。
（封止性）
　各実施例の半導体装置について、異方性導電性接着フィルムを用いて接続形成した部分まで半導体装置を研磨し、接続部の断面を確認できるようにした後に、硬化樹脂層（フィルム部）のボイドを観察した。具体的には、図９に示すように、ボイド率は、半導体基板１の長さａに対し、各ボイド４０がある箇所の長さ（ｂ１、ｂ２）の比率（ボイド率＝（ｂ１＋ｂ２）／ａ×１００（％））として算出した。封止性について、以下の基準に基づき、評価した。
｛基準｝
〇：ボイド率が３０％以下であった。
×：ボイド率が３０％を超過した。
　なお、上記発明は、本発明の例示の実施形態として提供したが、これは単なる例示にすぎず、限定的に解釈してはならない。当該技術分野の当業者によって明らかな本発明の変形例は、後記請求の範囲に含まれるものである。
　本発明の半導体装置および半導体装置の製造方法は、例えば、ＤＲＡＭにおいて、好適に用いることができる。
　１　　半導体基板
　２　　貫通電極
　３　　異方性導電性接着フィルム
　５　　第１積層体
　５´　個片化された第１積層体
　６　　第２積層体
　７　　柱状半田部
　８　　硬化樹脂層
　１０　半田粒子
　２０　ダイシングテープ
　２５　プレッシャーオーブン

Claims (13)

  1. 　厚み方向に貫通する貫通電極を備える半導体基板であって、前記厚み方向に並ぶ複数の半導体基板と、
    　前記厚み方向に隣り合う前記半導体基板の間に配置される硬化樹脂層とを備え、
    　前記硬化樹脂層は、硬化樹脂と、前記硬化樹脂に埋設される柱状半田部とを備え、
    　前記柱状半田部は、前記厚み方向に隣り合う前記半導体基板の前記貫通電極を電気的に接続するように、前記硬化樹脂を貫通している、半導体装置。
  2. 　厚み方向に貫通する貫通電極を備える半導体基板を準備する第１工程と、
    　半田粒子および硬化性樹脂を含む異方性導電性接着フィルムを準備する第２工程と、
    　前記半導体基板の表面に、前記異方性導電性接着フィルムを貼着し、第１積層体を製造する第３工程と、
    　前記第１積層体を複数積層して、第２積層体を製造する第４工程と、
    　前記第２積層体を加熱し、半田粒子を融解させることにより、前記厚み方向に隣り合う前記半導体基板の前記貫通電極を電気的に接続するように柱状半田部を形成する第５工程と、
    　前記第２積層体を加熱し、前記硬化性樹脂を硬化させる第６工程とを備える、半導体装置の製造方法。
  3. 　前記第３工程の後、前記第４工程の前に、前記第１積層体を個片化する第７工程を備え、
    　前記第４工程では、個片化された第１積層体を複数積層して、第２積層体を製造する、
    請求項２に記載の半導体装置の製造方法。
  4. 　前記第７工程は、前記厚み方向と直交する面方向に伸長可能なダイシングテープを準備する工程と、
    　前記ダイシングテープの厚み方向一方面に、前記第１積層体を配置する工程と、
    　前記ダイシングテープを、面方向に伸長することにより、前記第１積層体を個片化する工程とを備える、請求項３に記載の半導体装置の製造方法。
  5. 　前記第１工程において、前記厚み方向と直交する面方向に伸長可能なダイシングテープに、前記半導体基板を配置する、請求項３に記載の半導体装置の製造方法。
  6. 　前記第２工程において、前記厚み方向と直交する面方向に伸長可能なダイシングテープに、前記異方性導電性接着フィルムを配置する、請求項３に記載の半導体装置の製造方法。
  7. 　前記第４工程では、
    　１００℃未満で加熱して、前記第１積層体を積層して、前記第２積層体を製造するか、
    または、
    　加熱することなく前記第１積層体を積層して、前記第２積層体を製造し、
    　前記第５工程では、複数の前記第１積層体からなる前記第２積層体を、一括で加熱する、請求項２に記載の半導体装置の製造方法。
  8. 　前記第４工程では、加熱することなく前記第１積層体を積層して、前記第２積層体を製造し、
    　前記第５工程では、複数の前記第１積層体からなる前記第２積層体を、一括で加熱する、請求項７に記載の半導体装置の製造方法。
  9. 　前記第５工程では、最高温度が前記硬化性樹脂の軟化点よりも高くなるように、加熱する、請求項２に記載の半導体装置の製造方法。
  10. 　前記最高温度が、１５０℃以上２６０℃以下である、請求項９に記載の半導体装置の製造方法。
  11. 　前記第５工程では、プレッシャーオーブン内で加熱する、請求項２に記載の半導体装置の製造方法。
  12. 　前記第６工程では、最高温度が１００℃以上２６０℃以下となるように、加熱する、請求項２に記載の半導体装置の製造方法。
  13. 　前記第６工程における加熱は、プレッシャーオーブン内で加熱する、請求項２～１２のいずれか一項に記載の半導体装置の製造方法。
PCT/JP2023/000790 2022-01-31 2023-01-13 半導体装置および半導体装置の製造方法 Ceased WO2023145487A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023576782A JPWO2023145487A1 (ja) 2022-01-31 2023-01-13
KR1020247025115A KR20240140912A (ko) 2022-01-31 2023-01-13 반도체 장치 및 반도체 장치의 제조 방법
US18/833,091 US20250157975A1 (en) 2022-01-31 2023-01-13 Semiconductor device and method for producing semiconductor device
CN202380016471.9A CN118541800A (zh) 2022-01-31 2023-01-13 半导体装置及半导体装置的制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022012743 2022-01-31
JP2022-012743 2022-01-31
JP2022118203 2022-07-25
JP2022-118203 2022-07-25

Publications (1)

Publication Number Publication Date
WO2023145487A1 true WO2023145487A1 (ja) 2023-08-03

Family

ID=87471295

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/000790 Ceased WO2023145487A1 (ja) 2022-01-31 2023-01-13 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20250157975A1 (ja)
JP (1) JPWO2023145487A1 (ja)
KR (1) KR20240140912A (ja)
TW (1) TW202336885A (ja)
WO (1) WO2023145487A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008023452A1 (en) * 2006-08-25 2008-02-28 Sumitomo Bakelite Co., Ltd. Adhesive tape, joint structure, and semiconductor package
JP2008300443A (ja) * 2007-05-29 2008-12-11 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法
JP2016076722A (ja) * 2015-12-07 2016-05-12 住友ベークライト株式会社 接着フィルム
JP2019195035A (ja) * 2018-04-27 2019-11-07 日東電工株式会社 半導体装置製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3633819B2 (ja) 1999-03-11 2005-03-30 信越化学工業株式会社 フリップチップ型半導体装置のアンダーフィル材による封止方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008023452A1 (en) * 2006-08-25 2008-02-28 Sumitomo Bakelite Co., Ltd. Adhesive tape, joint structure, and semiconductor package
JP2008300443A (ja) * 2007-05-29 2008-12-11 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法
JP2016076722A (ja) * 2015-12-07 2016-05-12 住友ベークライト株式会社 接着フィルム
JP2019195035A (ja) * 2018-04-27 2019-11-07 日東電工株式会社 半導体装置製造方法

Also Published As

Publication number Publication date
JPWO2023145487A1 (ja) 2023-08-03
KR20240140912A (ko) 2024-09-24
US20250157975A1 (en) 2025-05-15
TW202336885A (zh) 2023-09-16

Similar Documents

Publication Publication Date Title
CN101939825B (zh) 半导体用膜、半导体装置的制造方法以及半导体装置
JP5813479B2 (ja) シート状封止組成物及び半導体装置の製造方法
EP2960929A1 (en) Pre-applied underfill
TWI591147B (zh) 用於接合半導體的接著性樹脂組成物、接著膜、切晶接合膜及半導體元件
KR20120010124A (ko) 플립칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름
EP2842735A1 (en) Pre-applied underfill
TWI807135B (zh) 半導體用膜狀接著劑、半導體裝置及其製造方法
TWI624914B (zh) Resin sheet for electronic component sealing, resin sealed semiconductor device, and method for manufacturing resin sealed semiconductor device
KR20210107709A (ko) 반도체 장치의 제조 방법, 필름상 접착제 및 다이싱·다이본딩 일체형 필름
WO2020136904A1 (ja) 接着フィルム、ダイシング・ダイボンディング一体型フィルム及び半導体パッケージの製造方法
US12378448B2 (en) Non-conductive adhesive film for semiconductor package and semiconductor package manufacturing method using same
WO2023145487A1 (ja) 半導体装置および半導体装置の製造方法
CN116670829A (zh) 粘接剂用组合物和膜状粘接剂、以及使用了膜状粘接剂的半导体封装及其制造方法
JP7521271B2 (ja) 多層フィルムの製造方法、多層フィルム及び半導体装置の製造方法
JP5544927B2 (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
CN118541800A (zh) 半导体装置及半导体装置的制造方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
WO2020067054A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
JP2016006205A (ja) シート状封止組成物及び半導体装置の製造方法
WO2023203764A1 (ja) 半導体装置、及び、半導体装置の製造方法
WO2022209875A1 (ja) 半導体用接着剤、半導体用接着剤シート、及び半導体装置の製造方法
JP5296846B2 (ja) 接続シート
WO2020162412A1 (ja) フィルム状接着剤、接着シート、及び半導体装置
WO2020067186A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
US20250219004A1 (en) Connecting structure

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23746701

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023576782

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202380016471.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18833091

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23746701

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 18833091

Country of ref document: US