WO2023085014A1

WO2023085014A1 - センサコントローラ、電子機器、及びセンサコントローラの制御方法

Info

Publication number: WO2023085014A1
Application number: PCT/JP2022/038819
Authority: WO
Inventors: 健小池
Original assignee: Wacom Co Ltd
Current assignee: Wacom Co Ltd
Priority date: 2021-11-11
Filing date: 2022-10-18
Publication date: 2023-05-19
Anticipated expiration: 2024-05-11
Also published as: US12455662B2; JPWO2023085014A1; US20240220054A1; DE112022004773T5; JP7579460B2; CN117882039A; JP2025003652A; US20260029881A1

Abstract

本発明は、センサコントローラ、センサコントローラを備える電子機器、及びセンサコントローラの制御方法に関する。センサコントローラは、負電源端子及び正電源端子を有し、第一の電位と第二の電位との間で遷移する信号波形を生成し、対応する検出電極に出力する複数の送信ドライバ１５２と、送信ドライバ１５２とは別の電圧源又は容量素子を含む電位生成部１５４を有し、信号波形の電位が第一の電位から第二の電位への遷移又は第二の電位から第一の電位への遷移を開始する第一のタイミングで電位生成部１５４から電圧を出力することによって、第一の電位と第二の電位との間の中間電位を正電源端子及び負電源端子のうち少なくとも一つに供給する中間電位供給部１５３とを備える。

Description

センサコントローラ、電子機器、及びセンサコントローラの制御方法

　本発明はセンサコントローラに関し、特に、タッチセンサに接続されるセンサコントローラ、電子機器、及びセンサコントローラの制御方法に関する。

　従来から、複数の送信用ドライバが並列に配置される回路において、所定の期間、送信用ドライバの出力信号線同士を制御信号によって短絡させ、ハイレベルからハイレベル及びロウレベルの間の電位である中間電位を経由してロウレベルに、又はロウレベルから該中間電位を経由してハイレベルに、該出力信号線の電位を段階的に遷移させることによって、当該回路の消費電力を削減する技術（いわゆる、断熱的駆動技術）が知られている。

　これに関し、特開２０１９－０９１４４２号公報には、複数のセンサ電極と、センサ電極ごとに設けられセンサ電極に接続される出力信号線と、出力信号線ごとに設けられ、一端が出力信号線に他端がショート線にそれぞれ接続されるスイッチと、各スイッチを制御する制御信号線と、を備えるタブレット端末が開示されている。

　また、特許６１５６８８６号には、送信器電極と、送信器電極を第１の電位と第２の電位との間にある中間電位から第２の電位に駆動し、送信器電極を中間電位に駆動するように構成された電子蓄積装置と、を有するドライバモジュールを備える処理システムが開示されている。

　特開２０１９－０９１４４２号公報及び特許６１５６８８６号では、タブレット端末は、各センサ電極の電位がハイレベルからロウレベル又はロウレベルからハイレベルに遷移するタイミングにおいて、一定の期間、各出力信号線を短絡するように、又は各出力信号線が電子蓄電装置に接続されるように各スイッチを制御し、電位がハイレベルである出力信号線から電位がロウレベルである出力信号線にショート線や電子蓄電装置を介して電荷を供給することによって、消費電力を削減している。

特開２０１９－０９１４４２号公報特許６１５６８８６号

　しかしながら、特開２０１９－０９１４４２号公報や特許６１５６８８６号に記載の技術では、出力信号線にスイッチが接続されるため、スイッチの寄生容量などが送信信号に影響してしまう可能性がある。

　本発明はこのような課題に鑑みてなされたものであり、その目的は、出力信号線にスイッチなどの素子を接続することなく消費電力を削減できるセンサコントローラ、電子機器、及びセンサコントローラの制御方法を提供することにある。

　上記課題を解決するために、第一の本発明に係るセンサコントローラは、複数の検出電極が面状に配置されてなるタッチセンサに接続され、正電源端子及び負電源端子を有し、前記負電源端子に供給され前記第一の電位よりも高い電位である第一の電位と前記正電源端子に供給される第二の電位との間で遷移する信号波形を生成し、送信信号として対応する前記検出電極に出力する複数の送信ドライバと、前記送信ドライバとは別の電圧源又は容量素子を含む電位生成部を有し、前記信号波形の電位が前記第一の電位から前記第二の電位への遷移又は前記第二の電位から前記第一の電位への遷移を開始する第一のタイミングで、前記電位生成部から電圧を出力することによって、前記第一の電位と前記第二の電位との間の中間電位を前記正電源端子及び前記負電源端子のうち少なくとも一つに供給する中間電位供給部と、を備える。

　また、第二の本発明に係るセンサコントローラは、複数の検出電極が面状に配置されてなるタッチセンサに接続され、正電源端子及び負電源端子を有し、前記負電源端子に供給される第一の電位と前記正電源端子に供給され前記第一の電位よりも高い電位である第二の電位との間で遷移する信号波形を生成し、送信信号として対応する前記検出電極に出力する複数の送信ドライバと、前記第一の電位と前記第二の電位との間の中間電位を生成し、前記信号波形の電位が前記第一の電位から前記第二の電位への遷移又は前記第二の電位から前記第一の電位への遷移を開始する時点から前記送信ドライバの前記正電源端子及び前記負電源端子の電位が前記中間電位に至る時点までの期間に少なくとも一つの前記送信ドライバの前記正電源端子及び前記負電源端子のうち少なくとも一つに前記中間電位を供給し、前記正電源端子及び前記負電源端子のうち少なくとも一つの電位が前記中間電位に至るタイミングで前記中間電位の供給を停止する中間電位供給部と、を備える。

　また、第三の本発明に係る電子機器は、複数の検出電極が面状に配置されてなるタッチセンサと、前記タッチセンサに接続され、第一の電位が供給される負電源端子及び前記第一の電位よりも高い第二の電位が供給される正電源端子を有するとともに、前記第一の電位と前記第二の電位との間で遷移する信号波形を生成し、送信信号として対応する前記検出電極に出力する複数の送信ドライバと、前記送信ドライバとは別の電圧源又は容量素子を含む電位生成部を有し、前記信号波形の電位が前記第一の電位から前記第二の電位への遷移又は前記第二の電位から前記第一の電位への遷移を開始する第一のタイミングで、前記電位生成部から電圧を出力することによって、前記第一の電位と前記第二の電位との間の中間電位を前記正電源端子及び前記負電源端子のうち少なくとも一つに供給する中間電位供給部とを有するセンサコントローラと、　を備える。

　また、第四の本発明に係る電子機器は、複数の検出電極が面状に配置されてなるタッチセンサと、前記タッチセンサに接続され、第一の電位が供給される負電源端子及び前記第一の電位よりも高い第二の電位が供給される正電源端子を有するとともに、前記第一の電位と前記第二の電位との間で遷移する信号波形を生成し、送信信号として対応する前記検出電極に出力する複数の送信ドライバと、前記第一の電位と前記第二の電位との間の中間電位を生成し、前記信号波形の電位が前記第一の電位から前記第二の電位への遷移又は前記第二の電位から前記第一の電位への遷移を開始する時点から前記正電源端子及び前記負電源端子の電位が前記中間電位に至る時点までの期間に少なくとも一つの前記送信ドライバの前記正電源端子及び前記負電源端子のうち少なくとも一つに前記中間電位を供給し、前記正電源端子及び前記負電源端子のうち少なくとも一つの電位が前記中間電位に至るタイミングで前記中間電位の供給を停止する中間電位供給部と、を有するセンサコントローラと、を備える。

　また、第五の本発明に係るセンサコントローラの制御方法は、複数の検出電極が面状に配置されてなるタッチセンサに接続されるセンサコントローラの制御方法であって、第一の電位が供給される負電源端子及び前記第一の電位よりも高い第二の電位が供給される正電源端子を有する複数の送信ドライバによって、前記第一の電位と前記第二の電位との間で遷移する信号波形を生成することと、前記送信ドライバによって生成した前記信号波形を送信信号として対応する前記検出電極に出力することと、前記信号波形の電位が前記第一の電位から前記第二の電位への遷移又は前記第二の電位から前記第一の電位への遷移を開始する第一のタイミングで、前記送信ドライバとは別の電圧源又は容量素子を含む電位生成部から前記第一の電位と前記第二の電位との間の中間電位を出力することと、前記中間電位を前記正電源端子及び前記負電源端子のうち少なくとも一つに供給することと、を含む。

　また、第六の本発明に係るセンサコントローラの制御方法は、複数の検出電極が面状に配置されてなるタッチセンサに接続されるセンサコントローラの制御方法であって、第一の電位が供給される負電源端子及び前記第一の電位よりも高い第二の電位が供給される正電源端子を有する複数の送信ドライバによって、前記第一の電位と前記第二の電位との間で遷移する信号波形を生成することと、前記送信ドライバによって生成した前記信号波形を送信信号として対応する前記検出電極に出力することと、前記第一の電位と前記第二の電位との間の中間電位を生成することと、前記信号波形の電位が前記第一の電位から前記第二の電位への遷移又は前記第二の電位から前記第一の電位への遷移を開始する時点から前記送信ドライバの前記正電源端子及び前記負電源端子の電位が前記中間電位に至る時点までの期間に少なくとも一つの前記送信ドライバの前記正電源端子及び前記負電源端子のうち少なくとも一つに前記中間電位を供給することと、前記正電源端子及び前記負電源端子のうち少なくとも一つの電位が前記中間電位に至るタイミングで前記中間電位の供給を停止することと、を含む。

　本発明によれば、出力信号線にスイッチなどの素子を接続することなく、消費電力を削減することができる。

第一実施形態に係る電子機器の一例を示す図である。出力回路の回路構成の一部及びタッチセンサの一例を示す図である。中間電位供給部を含む出力回路の回路構成の一例を示す図である。出力回路における各信号の電位の遷移の一例を示すタイミングチャートである。送信ドライバの回路構成の第一例を示す図である。送信ドライバの回路構成の第二例を示す図である。送信ドライバの回路構成の第三例を示す図である。送信ドライバの回路構成の第四例を示す図である。送信ドライバにおける各信号の電位の遷移の一例を示すタイミングチャートである。第二実施形態に係る中間電位供給部を含む出力回路の回路構成の一例を示す図である。第二実施形態に係る出力回路における各信号の電位の遷移を示すタイミングチャートである。第三実施形態に係る中間電位供給部を含む出力回路の回路構成の一例を示す図である。第三実施形態に係る出力回路における各信号の電位の遷移の一例を示すタイミングチャートである。第三実施形態に係る出力制御回路の回路構成の第一例を示す図である。第三実施形態に係る出力制御回路の回路構成の第二例を示す図である。第四実施形態に係る中間電位供給部を含む出力回路の回路構成の一例を示す図である。第四実施形態に係る出力回路における各信号の電位の遷移の一例を示すタイミングチャートである。電位生成部における電圧源の回路構成の一例を示す図である。第一実施形態及び第二実施形態に係る出力回路の一連の処理の流れの一例を示すフローチャートである。第三実施形態及び第四実施形態に係る出力回路の一連の動作の流れの一例を示すフローチャートである。

　以下、添付図面を参照しながら本発明の実施形態（以下、「本実施形態」という。）について説明する。説明の理解を容易にするため、各図面において同一の構成要素及びステップに対しては可能な限り同一の符号を付して、重複する説明は省略する。

―――第一実施形態―――
　まず、第一実施形態について説明する。

＜回路構成＞
　図１は、第一実施形態に係る電子機器１の一例を示す図である。電子機器１は、ユーザが所有するコンピュータであって、例えば、タブレット、スマートフォン、パーソナルコンピュータなどから構成される。ユーザは、ペン型のポインティングデバイスであるスタイラス２を把持し、電子機器１が有するタッチ面にペン先を押し当てながら移動させることで、電子機器１に絵や文字を書き込むことができる。スタイラス２は、例えば、アクティブ静電結合方式（ＡＥＳ）の電子ペンであり、電子機器１との間で双方向に通信可能に構成される。

　電子機器１は、スタイラス２の指示位置を検出し、該検出結果に従って様々な情報処理を行う。具体的には、電子機器１は、スタイラス２に対してアップリンク信号ＵＳを送信し、スタイラス２からのダウンリンク信号ＤＳの受信結果に応じてスタイラス２の指示位置を検出し、デジタルインクの生成処理やポインタの表示処理などを行う。電子機器１は、ホストプロセッサ、メモリや通信モジュール（いずれも不図示）の他に、センサコントローラ１０と、タッチセンサ２０とを備える。

　タッチセンサ２０は、複数の検出電極を面状に配置してなる静電容量方式のセンサである。このタッチセンサ２０は、例えば、センサ座標系のＸ軸の位置を検出するための複数本のＸライン電極（以下、「線状電極２１」という）と、Ｙ軸の位置を検出するための複数本のＹライン電極（以下、「線状電極２２」という）とを含んで構成される。線状電極２１及び線状電極２２は、ＩＴＯ（Indium Tin Oxide）を含む透明導電性材料から構成されてもよいし、ワイヤメッシュセンサから構成されてもよい。なお、タッチセンサ２０は、上記した相互容量方式のセンサに代えて、ブロック状の電極を二次元格子状に配置した自己容量方式のセンサであってもよい。

　センサコントローラ１０は、ＭＣＵ（Micro Controller Unit）１１と、制御回路１２と、送信回路１３と、受信回路１４と、出力回路１５と、検出回路１６と、選択回路１７及び１８とを含んで構成される。

　出力回路１５は、制御回路１２からの指示に基づいて、複数の線状電極２２の中のひとつ又は互いに隣接する複数本を選択し、制御回路１２から送信される入力信号を所定の電圧に増幅して出力信号として、該出力信号を線状電極２２に出力する回路である。また、検出回路１６は、制御回路１２からの指示に基づき複数の線状電極２１の中のひとつ又は互いに隣接する複数本を選択する回路である。

　選択回路１７は、例えば、マルチプレクサであり、出力回路１５によって選択した線状電極２２を受信用として用いるか送信用として用いるかを切り替えるための回路である。選択回路１７は、制御回路１２から出力される選択信号ＳＥＬＹがロウ状態「０」の場合、選択回路１８を介して出力回路１５によって選択した線状電極２２を受信回路１４に接続する。一方、選択回路１７は、選択信号ＳＥＬＹがハイ状態「１」の場合、制御回路１２から送信回路１３を介して入力される入力信号を出力回路１５によって選択した線状電極２２に供給する。

　選択回路１８は、例えば、マルチプレクサであり、出力回路１５によって選択された線状電極２２から選択回路１７を介して入力される信号か、又は検出回路１６によって選択された線状電極２１から入力される信号を選択し、該選択した信号を受信回路１４に出力する。一方、選択回路１８は、制御回路１２から出力される選択信号ＳＥＬＸがロウ状態の場合、出力回路１５によって選択された線状電極２２を受信回路１４に接続する。他方、選択回路１８は、選択信号ＳＥＬＸがハイ状態の場合、選択回路１７を介して出力回路１５によって選択された線状電極２２を受信回路１４に接続する。

　電子機器１は、以下に示す四種類のモードを有しており、制御回路１２はこれらのモードを以下に示す順に切り替えながら、センサコントローラ１０内の各回路の制御を行う。以下、一つずつ詳しく説明する。

　一つ目のモードは、指の位置検出を行うモードである。当該モードにおいて制御回路１２は、選択信号ＳＥＬＹをハイ状態とし、選択信号ＳＥＬＸをロウ状態とする。即ち、出力回路１５によって選択された線状電極２２には、制御回路１２から送信回路１３及び出力回路１５を介して出力される送信信号が供給され、タッチセンサ２０からタッチ検出信号を送信する。また、検出回路１６によって選択された線状電極２１は、受信回路１４に接続される。このように構成することにより、ＭＣＵ１１は、指がセンサ面に接触したことによる検出信号の変化を読み取り指の座標位置を算出する。

　二つ目のモードは、スタイラス２に対してアップリンク信号ＵＳを送信するモードである。この場合の制御回路１２は、選択信号ＳＥＬＹをハイ状態とすることにより、出力回路１５によって選択した線状電極２２には制御回路１２から送信回路１３及び出力回路１５を介して出力される送信信号が供給され、タッチセンサ２０からはアップリンク信号ＵＳが送信される。このとき、出力回路１５は、線状電極２２のうちスタイラス２が指示している近傍の電極を選択してアップリンク信号ＵＳを送信しても良いし、出力回路１５が線状電極２２の全ての電極を同時に選択してトリガ信号ＵＳ＿ｔｒｇを送信するようにしても良い。

　三つ目のモードは、スタイラス２が送信する位置信号ＤＳ＿ｐｏｓを検出することによりスタイラス２の位置検出を行うモードである。この場合の制御回路１２は、選択信号ＳＥＬＹをロウ状態とすることにより、出力回路１５によって選択された線状電極２２は、選択回路１７を介して受信回路１４に接続される。スタイラス２のＸ軸座標を求める場合、制御回路１２は、選択信号ＳＥＬＸをロウ状態として、検出回路１６によって選択された線状電極２１を受信回路１４に接続する。この状態で検出回路１６が選択する線状電極２１を、スタイラス２の指示位置に最も近い線状電極２１を中心とする複数本、例えば五本の線状電極２１を一本ずつ順次選択しながら、ＭＣＵ１１は、受信回路１４から出力されるデータを信号レベル値として読み取る。ＭＣＵ１１は、選択した線状電極２１に対する信号レベル分布よりスタイラス２のＸ軸座標を算出する。また、スタイラス２のＹ軸座標を求める場合、制御回路１２は、選択信号ＳＥＬＸをハイ状態として、出力回路１５によって選択した線状電極２２を受信回路１４に接続する。この状態で出力回路１５が選択する線状電極２２を、スタイラス２の指示位置に最も近い線状電極２２を中心とする複数本、例えば五本の線状電極２２を一本ずつ順次選択しながら、ＭＣＵ１１は、受信回路１４から出力されるデータを信号レベル値として読み取る。ＭＣＵ１１は、選択された線状電極２２に対する信号レベル分布よりスタイラス２のＹ軸座標を算出する。

　四つ目のモードは、スタイラス２が送信するデータ信号ＤＳ＿ｒｅｓを受信するモードである。データ信号ＤＳ＿ｒｅｓを受信するときは、線状電極２１と線状電極２２のうちどちらを用いても良いが、ここでは線状電極２１を用いてデータ信号ＤＳ＿ｒｅｓを受信する場合について説明する。制御回路１２は、選択信号ＳＥＬＸをロウ状態とすることにより、検出回路１６によって選択された線状電極２１を受信回路１４に接続する。また、検出回路１６がスタイラス２の指示位置に最も近い線状電極２１を中心とする複数本、たとえば三本の線状電極２１を同時に選択するように制御回路１２を動作させる。この状態で、ＭＣＵ１１は、受信回路１４からの出力を定期的に読み取る。なお、線状電極２２を用いてデータ信号ＤＳ＿ｒｅｓを受信する場合は、選択信号ＳＥＬＹをロウ状態とし、選択信号ＳＥＬＸをハイ状態とすればよい。

　以上が、各モードにおける制御回路１２の動作である。以上の説明から理解されるように、電子機器１は、送信と受信とで同じタッチセンサ２０を用いて信号の送受信を行うよう構成される。以下、引き続き、図１に示した電子機器１内の他の構成について説明する。

　ＭＣＵ１１は、内部にＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）を有しており所定のプログラムに基づき動作するマイクロプロセッサで、制御回路１２から出力される各信号を前述したように出力するように制御回路１２に対して制御を行うとともに、受信回路１４が出力するデジタルデータを読み取り処理する。

　制御回路１２は、ＭＣＵ１１からの指示に基づき、各信号を指定されたタイミングで正確に出力するための論理回路である。

　以上、電子機器１の構成及び動作について説明した。次に、出力回路１５が線状電極２２に対して信号を送信する際に機能する回路の構成について詳しく説明する。図２は、本実施形態に係る出力回路１５の回路構成の一部及びタッチセンサ２０の一例を示した図である。

　図２に示すように、出力回路１５は、ドライバ選択回路１５１と、複数の送信ドライバ１５２と、中間電位供給部１５３とを含んで構成される。

　ドライバ選択回路１５１は、制御回路１２の指示に従って線状電極２２に信号を送信する複数の送信ドライバ１５２のうちいくつかを選択し、送信回路１３から送信されるデータ信号を複数の入力信号ＩＮとして、各入力信号ＩＮを対応する送信ドライバ１５２に出力する。

　送信ドライバ１５２は、一本の線状電極２２に対して一つ設けられる。送信ドライバ１５２は、ドライバ選択回路１５１から入力される入力信号ＩＮに対して、線状電極２２から信号を送信できる電位差まで信号を増幅し、該増幅した信号を送信信号ＯＵＴとして、出力信号線Ｗｏｕｔを介して送信信号ＯＵＴを対応する線状電極２２に送信する。ここで、線状電極２２から信号を送信できる電位差とは、ロウレベルが例えば０Ｖ（第一の電位）であり、ハイレベルが５Ｖ以上である例えば９Ｖ程度の電位（第二の電位）である５Ｖ以上である例えば９Ｖ程度の電位差である。また、送信ドライバ１５２は、正側の電源電位（ハイレベル）が供給される正電源端子と、負側の電源電位（ロウレベル）が供給される負電源端子とを有する。

　中間電位供給部１５３は、ハイレベル及びロウレベルの間の電位である中間電位を生成する。ここで、中間電位とは、例えば、ハイレベル及びロウレベルの値を加算して二で除した値の電位である。また、中間電位供給部１５３は、送信ドライバ１５２が生成した信号波形の電位がロウレベルからハイレベルに遷移するタイミングで、ドライバ選択回路１５１によって選択された送信ドライバ１５２の正電源端子に生成した中間電位を供給する。また、中間電位供給部１５３は、送信ドライバ１５２が生成した信号波形の電位がハイレベルからロウレベルに遷移するタイミングで、ドライバ選択回路１５１によって選択された送信ドライバ１５２の負電源端子に生成した中間電位を供給する。また、中間電位供給部１５３は、中間電位の供給対象である送信ドライバ１５２が生成した信号波形の電位が中間電位に至ったタイミングで、送信ドライバ１５２への中間電位の供給を停止する。

　以上、出力回路１５の構成について説明した。次に、中間電位供給部１５３の回路の構成について詳しく説明する。図３は、本実施形態に係る中間電位供給部１５３Ａを含む出力回路１５の回路構成の一例を示した図である。

　図３に示すように、出力回路１５Ａは、ドライバ選択回路１５１と、複数の送信ドライバ１５２Ａと、中間電位供給部１５３Ａとを含んで構成される。なお、本図において、ドライバ選択回路１５１は、ｎ＋１個の送信ドライバ１５２Ａを選択するものとする。ここで、ｎは、正の整数である。また、線状電極２２は、負荷容量として容量素子Ｃｏｕｔを有しているものとする。容量素子Ｃｏｕｔの静電容量は、例えば、約１２００ｐＦである。

　ドライバ選択回路１５１は、上述したように、ｎ＋１個の送信ドライバ１５２Ａを選択し、選択した送信ドライバ１５２Ａに入力信号ＩＮを送信する。ここで、０個目の送信ドライバ１５２Ａには、入力信号ＩＮ０が入力される。また、１個目の送信ドライバ１５２Ａには入力信号ＩＮ１が、ｎ個目の送信ドライバ１５２Ａには入力信号ＩＮｎ－１が、ｎ＋１個目の送信ドライバ１５２Ａには入力信号ＩＮｎがそれぞれ入力される。

　送信ドライバ１５２Ａは、上述した送信ドライバ１５２に対して出力制御機能が追加されたドライバである。送信ドライバ１５２Ａは、制御回路１２から出力される出力制御信号ＥＮに従って、モードを出力モード又は停止モードに設定する。一方、送信ドライバ１５２Ａは、出力モードにおいて、入力信号ＩＮに対して、線状電極２２から信号を送信できる電位差まで信号を増幅し、該増幅した信号を送信信号ＯＵＴとして、出力信号線Ｗｏｕｔを介して送信信号ＯＵＴを対応する線状電極２２に送信する。他方、送信ドライバ１５２Ａは、停止モードにおいて、出力の状態をハイインピーダンス状態「Ｈｉ－Ｚ」として、送信信号ＯＵＴの送信を停止する。

　中間電位供給部１５３Ａは、電位生成部１５４Ａと、複数の短絡制御素子ＳＷＵと、複数の短絡制御素子ＳＷＤと、短絡制御素子ＳＷｒと、リセット用電圧源Ｖｒｓｔと、短絡信号線Ｗｓとを含んで構成される。

　電位生成部１５４Ａは、例えば、電圧源Ｖｍｉｄと、容量素子Ｃｅｘｔとを含んで構成される。電圧源Ｖｍｉｄは、例えば、中間電位を生成する電圧源である。電位生成部１５４Ａは、中間電位である例えば４．５Ｖを生成し、生成した中間電位を短絡信号線Ｗｓに印加する。容量素子Ｃｅｘｔは、例えば、静電容量が約１ｕＦのコンデンサであり、一端が短絡信号線Ｗｓに接続され、他端が基準線ＧＮＤに接続される。容量素子Ｃｅｘｔは、短絡信号線Ｗｓに供給される電位に従い電荷を充電又は放電し、短絡信号線Ｗｓの電位を安定させる。なお、本実施形態では、電位生成部１５４Ａは、電圧源Ｖｍｉｄと容量素子Ｃｅｘｔを含んで構成されるが、電圧源Ｖｍｉｄ及び容量素子Ｃｅｘｔのうちいずれかのみで構成されていても良い。

　リセット用電圧源Ｖｒｓｔは、初期電位（例えば４．５Ｖ）を生成する電圧源であり、短絡制御素子ＳＷｒの短絡時に生成した初期電位を短絡信号線Ｗｓに供給する。リセット用電圧源Ｖｒｓｔは、一端が短絡制御素子ＳＷｒの他端に接続され、他端が基準線ＧＮＤに接続される。

　短絡制御素子ＳＷＵ、ＳＷＤ及びＳＷｒは、例えば、スイッチ素子やトランジスタなどである。短絡制御素子ＳＷＵ、ＳＷＤ及びＳＷｒは、入力される信号に従って、両端を短絡又は開放する。具体的には、一方、短絡制御素子ＳＷＵ、ＳＷＤ及びＳＷｒは、入力される信号の状態がハイ状態の場合、両端を短絡する。他方、短絡制御素子ＳＷＵ、ＳＷＤ及びＳＷｒは、入力される信号の状態がロウ状態の場合、両端を開放する。また、短絡制御素子ＳＷＵ及びＳＷＤは、送信ドライバ１５２Ａ毎に設けられる。

　短絡制御素子ＳＷｒは、一端が短絡信号線Ｗｓに接続される一方で、他端がリセット用電圧源Ｖｒｓｔの一端に接続される。短絡制御素子ＳＷｒは、制御回路１２から出力されるリセット信号ＲＳＴに従って、両端を短絡又は開放する。

　短絡制御素子ＳＷＵは、一端が対応する送信ドライバ１５２Ａの正電源端子に接続される一方で、他端が短絡信号線Ｗｓに接続される。短絡制御素子ＳＷＵは、制御回路１２から出力される制御信号ＣＴＵに従って、両端を短絡又は開放する。

　短絡制御素子ＳＷＤは、一端が対応する送信ドライバ１５２Ａの負電源端子に接続される一方で、他端が短絡信号線Ｗｓに接続される。短絡制御素子ＳＷＤは、制御回路１２から出力される制御信号ＣＴＤに従って、両端を短絡又は開放する。

　以上のように構成される出力回路１５Ａにおいて、制御回路１２は、入力信号ＩＮ０～ＩＮｎのいずれかの状態がロウ状態からハイ状態に遷移するタイミングにおいて、送信ドライバ１５２Ａの状態をハイインピーダンス状態に制御するとともに、短絡制御素子ＳＷＵを短絡状態に制御する。また、制御回路１２は、入力信号ＩＮ０～ＩＮｎのいずれかの状態がハイ状態からロウ状態に遷移するタイミングにおいて、送信ドライバ１５２Ａの状態をハイインピーダンス状態に制御するとともに、短絡制御素子ＳＷＤを短絡状態に制御する。これにより、状態がロウ状態からハイ状態に遷移する入力信号ＩＮに対応する送信ドライバ１５２Ａの正電源端子及び短絡信号線Ｗｓが短絡され、状態がハイ状態からロウ状態に遷移する入力信号ＩＮに対応する送信ドライバ１５２Ａの負電源端子及び短絡信号線Ｗｓが短絡されるため、電位がハイレベルである出力信号線Ｗｏｕｔから短絡信号線Ｗｓを介して、電位がロウレベルである出力信号線Ｗｏｕｔ及び容量素子Ｃｅｘｔに対して電位が供給される。また、電圧源Ｖｍｉｄ及び容量素子Ｃｅｘｔから短絡信号線Ｗｓを介して、電位がロウレベルである出力信号線Ｗｏｕｔに電位が供給される。

　続いて、制御回路１２は、各送信ドライバ１５２Ａの正電源端子、負電源端子、短絡信号線Ｗｓ及び容量素子Ｃｅｘｔの一端の電位が中間電位に至ったタイミングで、送信ドライバ１５２Ａの状態を出力状態に制御するとともに、短絡制御素子ＳＷＵ及びＳＷＤを開放状態に制御する。これにより、各出力信号線Ｗｏｕｔの電位は、対応する送信ドライバ１５２Ａによってハイレベル又はロウレベルまで遷移し、線状電極２２を介して送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎが送信される。

　以上、中間電位供給部１５３Ａの構成について説明した。次に、送信ドライバ１５２の回路の構成について詳しく説明する。図５Ａは、本実施形態に係る送信ドライバ１５２Ａの回路構成の一例を示す図である。図５Ａに示すように、送信ドライバ１５２Ａは、例えば、論理否定回路ＩＮＶ１及びＩＮＶ２と、トランジスタＴＲ１、ＴＲ２、ＴＲ３及びＴＲ４と、電源線ＶＤＤと、基準線ＧＮＤとを含んで構成される。

　論理否定回路ＩＮＶ１及びＩＮＶ２は、例えばトランジスタを含んで構成されるインバータ回路である。論理否定回路ＩＮＶ１は、ドライバ選択回路１５１から入力される入力信号ＩＮに対して論理否定演算を行い、該演算を行った信号をトランジスタＴＲ２及びＴＲ３のゲート端子に出力する。また、論理否定回路ＩＮＶ２は、制御回路１２から入力される出力制御信号ＥＮに対して論理否定演算を行い、該演算を行った信号をトランジスタＴＲ１のゲート端子に出力する。

　トランジスタＴＲ１及びＴＲ２は、例えばＰ型ＭＯＳ（Metal Oxide Semiconductor）トランジスタである。トランジスタＴＲ１及びＴＲ２は、ゲート端子に入力される信号に従って、ソース端子に供給される電位をドレイン端子に供給するか又は該供給を停止する。具体的には、トランジスタＴＲ１及びＴＲ２は、ゲート端子に入力される信号の状態がロウ状態の場合、ソース端子に供給される電位をドレイン端子に供給する一方で、ゲート端子に入力される信号の状態がハイ状態の場合、該供給を停止する。

　トランジスタＴＲ１は、ゲート端子が論理否定回路ＩＮＶ２の出力端子に接続され、ソース端子が電源線ＶＤＤに接続され、ドレイン端子が送信ドライバ１５２Ａの正電源端子に接続される。

　トランジスタＴＲ２は、ゲート端子が論理否定回路ＩＮＶ１の出力端子に接続され、ソース端子が送信ドライバ１５２Ａの正電源端子に接続され、ドレイン端子がトランジスタＴＲ３のドレイン端子及び出力信号線Ｗｏｕｔに接続される。

　トランジスタＴＲ３及びＴＲ４は、例えばＮ型ＭＯＳ（Metal Oxide Semiconductor）トランジスタである。トランジスタＴＲ３及びＴＲ４は、ゲート端子に入力される信号に従って、ドレイン端子からソース端子に向かって電荷を引き抜くか又は該引き抜きを停止する。具体的には、トランジスタＴＲ３及びＴＲ４は、ゲート端子に入力される信号の状態がハイ状態の場合、ドレイン端子からソース端子に向かって電荷を引き抜く一方で、ゲート端子に入力される信号の状態がロウ状態の場合、該引き抜きを停止する。

　トランジスタＴＲ３は、ゲート端子が論理否定回路ＩＮＶ１の出力端子に接続され、ソース端子が送信ドライバ１５２Ａの負電源端子に接続され、ドレイン端子がトランジスタＴＲ２のドレイン端子及び出力信号線Ｗｏｕｔに接続される。

　トランジスタＴＲ４は、ゲート端子が制御回路１２に接続され、ソース端子が基準線ＧＮＤに接続され、ドレイン端子が送信ドライバ１５２Ａの負電源端子に接続される。

　電源線ＶＤＤは、送信ドライバ１５２Ａに対して図示しない電圧源から供給されるハイレベルの電位を供給する。ここで、ハイレベルの電位とは、５Ｖ以上である例えば９Ｖ程度の電位である。また、基準線ＧＮＤは、送信ドライバ１５２Ａに対してロウレベルの電位を供給する。ここで、ロウレベルの電位とは、例えば０Ｖの電位である。

　以上のように構成される送信ドライバ１５２Ａは、出力制御信号ＥＮの状態がロウ状態である出力モードにおいて、入力信号ＩＮに対して、線状電極２２から信号を送信できる電位差まで信号を増幅し、該増幅した信号を送信信号ＯＵＴとして、出力信号線Ｗｏｕｔに送信する。一方、送信ドライバ１５２Ａは、出力制御信号ＥＮの状態がハイ状態である停止モードにおいて、出力の状態をハイインピーダンス状態「Ｈｉ－Ｚ」として、送信信号ＯＵＴの送信を停止する。

　図５Ｂは、本実施形態に係る送信ドライバ１５２の回路構成の他の例を示す図である。図５Ｂに示すように、送信ドライバ１５２Ｂは、上述した送信ドライバ１５２Ａの構成に加えて、例えば、電流源Ｉ０及びＩ１を含んで構成される。送信ドライバ１５２Ｂの回路構成の説明において、送信ドライバ１５２Ａと同様の構成については、その説明を省略する。

　電流源Ｉ０及びＩ１は、例えば、ＭＯＳトランジスタを含んで構成されるカレントミラー回路である。電流源Ｉ０は、電源線ＶＤＤからトランジスタＴＲ１のソース端子に向かって流れる電流を一定の電流値に制限する。電流源Ｉ１は、トランジスタＴＲ４のソース端子から基準線ＧＮＤに向かって流れる電流を一定の電流値に制限する。

　以上のように構成される送信ドライバ１５２Ｂは、電源線ＶＤＤから送信ドライバ１５２Ｂに流れる電流、及び送信ドライバ１５２Ｂから基準線ＧＮＤに流れる電流を一定の電流値に制限することによって、送信信号ＯＵＴの電位の遷移を送信ドライバ１５２Ａと比べて緩やかにする。これにより、送信ドライバ１５２ＢのＥＭＩ特性は、送信ドライバ１５２Ｂの高周波成分が低減されることによって、送信ドライバ１５２Ａと比べて向上する。

　図５Ｃは、本実施形態に係る送信ドライバ１５２の回路構成の他の例を示す図である。図５Ｃに示すように、送信ドライバ１５２Ｃは、上述した送信ドライバ１５２Ａの構成に加えて、例えば、論理和回路ＯＲと、論理積回路ＡＮＤと、遅延回路ＤＬ０及びＤＬ１とを含んで構成される。送信ドライバ１５２Ｃの回路構成の説明において、送信ドライバ１５２Ａと同様の構成については、その説明を省略する。

　論理和回路ＯＲは、例えばＭＯＳトランジスタを含んで構成され、論理否定回路ＩＮＶ１の出力信号と、遅延回路ＤＬ１から出力されるトリガ信号ＴＧｎとに対して論理和演算を行い、該演算の結果を遅延回路ＤＬ０に出力する。

　論理積回路ＡＮＤは、例えばＭＯＳトランジスタを含んで構成され、論理否定回路ＩＮＶ１の出力信号と、遅延回路ＤＬ０から出力されるトリガ信号ＴＧｐとに対して論理積演算を行い、該演算の結果を遅延回路ＤＬ１に出力する。

　遅延回路ＤＬ０及びＤＬ１は、例えばＭＯＳトランジスタを含んで構成されるバッファ回路である。遅延回路ＤＬ０は、論理和回路ＯＲの出力信号を遅延時間ｔｄだけ遅延させ、該遅延させた信号をトリガ信号ＴＧｐとして、トリガ信号ＴＧｐをトランジスタＴＲ２のゲート端子及び論理積回路ＡＮＤに出力する。遅延回路ＤＬ１は、論理積回路ＡＮＤの出力信号を遅延時間ｔｄだけ遅延させ、該遅延させた信号をトリガ信号ＴＧｎとして、トリガ信号ＴＧｎをトランジスタＴＲ３のゲート端子及び論理和回路ＯＲに出力する。

　以上のように構成される送信ドライバ１５２Ｃは、論理和回路ＯＲと、論理積回路ＡＮＤと、トランジスタＴＲ２のドレイン端子及びソース端子間と、トランジスタＴＲ３のドレイン端子及びソース端子間とが同時に導通状態となることがないため、電源線ＶＤＤからトランジスタＴＲ１～ＴＲ４を介して基準線ＧＮＤに至る貫通電流の発生を防止することができる。

　図６は、本実施形態に係る送信ドライバ１５２Ｃにおける各信号の電位の遷移を示すタイミングチャートである。なお、図示していないが、出力制御信号ＥＮの状態は、どの時刻においても、ハイレベルであるものとする。

　図６に示すように、時刻ｔ６０で、ドライバ選択回路１５１は、入力信号ＩＮの状態をロウ状態からハイ状態へと遷移させる。時刻ｔ６０で、論理否定回路ＩＮＶ１は、入力信号ＩＮ（ハイ状態）に対して論理否定演算を行い、該演算の結果ロウ状態となった信号を論理和回路ＯＲ及び論理積回路ＡＮＤに出力する。時刻ｔ６０で、論理積回路ＡＮＤは、トリガ信号ＴＧｐ（ハイ状態）及び論理否定回路ＩＮＶ１から出力される信号（ロウ状態）に対して論理積演算を行い、該演算の結果ロウ状態となった信号を遅延回路ＤＬ１に出力する。

　時刻ｔ６０で、遅延回路ＤＬ１は、論理積回路ＡＮＤからロウ状態となった信号を受け、該信号を遅延時間ｔｄだけ遅延させる。時刻ｔ６０から遅延時間ｔｄだけ経過した時刻ｔ６１で、遅延回路ＤＬ１は、該遅延させた結果をトリガ信号ＴＧｎとして、ロウ状態のトリガ信号ＴＧｎをトランジスタＴＲ３のゲート端子及び論理和回路ＯＲに出力する。時刻ｔ６１で、トランジスタＴＲ３は、ロウ状態のトリガ信号ＴＧｎを受け、ドレイン端子及びソース端子の間を非導通にする。これにより、トランジスタＴＲ２のドレイン端子及びソース端子間と、トランジスタＴＲ３のドレイン端子及びソース端子間とがいずれも非導通となるため、出力信号線Ｗｏｕｔの状態は、ハイインピーダンス状態となる。

　時刻ｔ６１で、論理和回路ＯＲは、トリガ信号ＴＧｎ（ロウ状態）及び論理否定回路ＩＮＶ１から出力される信号（ロウ状態）に対して論理和演算を行い、該演算の結果ロウ状態となった信号を遅延回路ＤＬ０に出力する。

　時刻ｔ６１で、遅延回路ＤＬ０は、論理和回路ＯＲからロウ状態となった信号を受け、該信号を遅延時間ｔｄだけ遅延させる。時刻ｔ６１から遅延時間ｔｄだけ経過した時刻ｔ６２で、遅延回路ＤＬ０は、該遅延させた結果をトリガ信号ＴＧｐとして、ロウ状態のトリガ信号ＴＧｐをトランジスタＴＲ２のゲート端子及び論理積回路ＡＮＤに出力する。時刻ｔ６２で、トランジスタＴＲ２は、ロウ状態のトリガ信号ＴＧｐを受け、ドレイン端子及びソース端子の間を導通にする。これにより、電源線ＶＤＤからトランジスタＴＲ１及びＴＲ２を介して出力信号線Ｗｏｕｔにハイレベルの電位が供給され、送信信号ＯＵＴの電位は、ハイレベルに遷移する。

　時刻ｔ６３で、ドライバ選択回路１５１は、入力信号ＩＮの状態をハイ状態からロウ状態へと遷移させる。時刻ｔ６３で、論理否定回路ＩＮＶ１は、入力信号ＩＮ（ロウ状態）に対して論理否定演算を行い、該演算の結果ハイ状態となった信号を論理和回路ＯＲ及び論理積回路ＡＮＤに出力する。時刻ｔ６３で、論理和回路ＯＲは、トリガ信号ＴＧｎ（ロウ状態）及び論理否定回路ＩＮＶ１から出力される信号（ハイ状態）に対して論理和演算を行い、該演算の結果ハイ状態となった信号を遅延回路ＤＬ０に出力する。

　時刻ｔ６３で、遅延回路ＤＬ０は、論理和回路ＯＲからハイ状態となった信号を受け、該信号を遅延時間ｔｄだけ遅延させる。時刻ｔ６３から遅延時間ｔｄだけ経過した時刻ｔ６４で、遅延回路ＤＬ０は、該遅延させた結果をトリガ信号ＴＧｐとして、ハイ状態のトリガ信号ＴＧｐをトランジスタＴＲ２のゲート端子及び論理積回路ＡＮＤに出力する。時刻ｔ６３で、トランジスタＴＲ２は、ハイ状態のトリガ信号ＴＧｐを受け、ドレイン端子及びソース端子の間を非導通にする。これにより、トランジスタＴＲ２のドレイン端子及びソース端子間と、トランジスタＴＲ３のドレイン端子及びソース端子間とがいずれも非導通となるため、出力信号線Ｗｏｕｔの状態は、ハイインピーダンス状態となる。

　時刻ｔ６４で、論理積回路ＡＮＤは、トリガ信号ＴＧｐ（ハイ状態）及び論理否定回路ＩＮＶ１から出力される信号（ハイ状態）に対して論理積演算を行い、該演算の結果ハイ状態となった信号を遅延回路ＤＬ１に出力する。時刻ｔ６４で、遅延回路ＤＬ１は、論理積回路ＡＮＤからハイ状態となった信号を受け、該信号を遅延時間ｔｄだけ遅延させる。時刻ｔ６４から遅延時間ｔｄだけ経過した時刻ｔ６５で、遅延回路ＤＬ１は、該遅延させた結果をトリガ信号ＴＧｎとして、ハイ状態のトリガ信号ＴＧｎをトランジスタＴＲ３のゲート端子及び論理和回路ＯＲに出力する。時刻ｔ６５で、トランジスタＴＲ３は、ハイ状態のトリガ信号ＴＧｎを受け、ドレイン端子及びソース端子の間を導通にする。これにより、出力信号線ＷｏｕｔからトランジスタＴＲ１及びＴＲ２を介して基準線ＧＮＤに向かって電荷が引き抜かれ、送信信号ＯＵＴの電位は、ロウレベルに遷移する。

　図５Ｄは、本発明の第一実施形態に係る送信ドライバ１５２の回路構成の他の例を示す図である。図５Ｄに示すように、送信ドライバ１５２Ｄは、上述した送信ドライバ１５２Ｂの構成に対して、送信ドライバ１５２Ｃの構成を加えた構成である。したがって、送信ドライバ１５２Ｄの回路構成については、その説明を省略する。

　図５Ｄに示すように、送信ドライバ１５２Ｄは、送信ドライバ１５２Ｂ及び１５２Ｃの構成が組み合わされて構成されているため、高周波成分が低減されることによってＥＭＩ特性が送信ドライバ１５２Ａと比べて向上するとともに、電源線ＶＤＤからトランジスタＴＲ１～ＴＲ４を介して基準線ＧＮＤに至る貫通電流の発生を防止することができる。

＜出力回路に係る一連の動作の流れ＞
　以上、送信ドライバ１５２の構成について説明した。次に、出力回路１５Ａにおける各信号の電位の遷移について詳しく説明する。図４は、本実施形態に係る出力回路１５Ａにおける各信号の電位の遷移を示すタイミングチャートである。

　時刻ｔ４０で、制御回路１２は、リセット信号ＲＳＴの状態をロウ状態にすることによって、短絡制御素子ＳＷｒの両端を開放する。これにより、リセット用電圧源Ｖｒｓｔから短絡信号線Ｗｓへの初期電位の供給は、停止する。

　時刻ｔ４１で、ドライバ選択回路１５１は、入力信号ＩＮ０及びＩＮｎ－１の状態をロウ状態からハイ状態へと遷移させる一方で、入力信号ＩＮ１及びＩＮｎの状態をハイ状態からロウ状態へと遷移させ、入力信号ＩＮ０、ＩＮ１、ＩＮｎ－１及びＩＮｎを対応する送信ドライバ１５２Ａに入力する。

　時刻ｔ４１で、制御回路１２は、出力制御信号ＥＮの状態をハイ状態からロウ状態へと遷移させ、各送信ドライバ１５２Ａのモードを停止モードに設定する。また、時刻ｔ４１で、制御回路１２は、制御信号ＣＴＵ０、ＣＴＵｎ－１、ＣＴＤ１及びＣＴＤｎの状態をロウ状態からハイ状態へと遷移させ、制御信号ＣＴＵ０、ＣＴＵｎ－１、ＣＴＤ１及びＣＴＤｎを対応する短絡制御素子ＳＷＵ又はＳＷＤに出力することによって、各短絡制御素子ＳＷＵ及びＳＷＤの両端を短絡する。これにより、時刻ｔ４１で、各出力信号線Ｗｏｕｔ同士は、両端が短絡された各短絡制御素子ＳＷＵ及びＳＷＤ同士を介して、短絡される。時刻ｔ４１で、電位がハイレベルの出力信号線Ｗｏｕｔ及び電位生成部１５４Ａから電位がロウレベルの出力信号線Ｗｏｕｔに対して電荷が供給されることによって、送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎの電位は、中間電位となる。

　時刻ｔ４２で、制御回路１２は、出力制御信号ＥＮの状態をロウ状態からハイ状態へと遷移させ、各送信ドライバ１５２Ａのモードを出力モードに設定する。また時刻ｔ４２で、制御回路１２は、制御信号ＣＴＵ０、ＣＴＵｎ－１、ＣＴＤ１及びＣＴＤｎの状態をハイ状態からロウ状態へと遷移させ、制御信号ＣＴＵ０、ＣＴＵｎ－１、ＣＴＤ１及びＣＴＤｎを各短絡制御素子ＳＷＵ又はＳＷＤに出力することによって、各短絡制御素子ＳＷＵ又はＳＷＤの両端を開放する。これにより、時刻ｔ４２で、各出力信号線Ｗｏｕｔ間の短絡状態は解除される。時刻ｔ４２で、対応する送信ドライバ１５２Ａから電荷が供給されることによって、送信信号ＯＵＴ０及びＯＵＴｎ－１の電位は中間電位からハイレベルに遷移する一方で、対応する送信ドライバ１５２Ａから電荷が引き抜かれることによって、送信信号ＯＵＴ１及びＯＵＴｎの電位は中間電位からロウレベルに遷移する。

　時刻ｔ４３で、制御回路１２は、出力制御信号ＥＮの状態をハイ状態からロウ状態へと遷移させ、各送信ドライバ１５２Ａのモードを停止モードに設定する。また時刻ｔ４３で、制御回路１２は、制御信号ＣＴＤ０、ＣＴＤｎ－１、ＣＴＵ１及びＣＴＵｎの状態をロウ状態からハイ状態へと遷移させ、制御信号ＣＴＤ０、ＣＴＤｎ－１、ＣＴＵ１及びＣＴＵｎを対応する短絡制御素子ＳＷＵ又はＳＷＤに出力することによって、各短絡制御素子ＳＷＵ及びＳＷＤの両端を開放する。これにより、時刻ｔ４３では、時刻ｔ４１と同様に、送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎの電位は、中間電位となる。

　時刻ｔ４４で、制御回路１２は、出力制御信号ＥＮの状態をロウ状態からハイ状態へと遷移させ、各送信ドライバ１５２Ａのモードを出力モードに設定する。また時刻ｔ４４で、制御回路１２は、制御信号ＣＴＤ０、ＣＴＤｎ－１、ＣＴＵ１及びＣＴＵｎの状態をハイ状態からロウ状態へと遷移させ、制御信号ＣＴＤ０、ＣＴＤｎ－１、ＣＴＵ１及びＣＴＵｎを対応する短絡制御素子ＳＷＵ又はＳＷＤに出力することによって、各短絡制御素子ＳＷＵ及びＳＷＤの両端を開放する。これにより、時刻ｔ４４で、各出力信号線Ｗｏｕｔ間の短絡状態は解除される。時刻ｔ４４で、対応する送信ドライバ１５２Ａから電荷が供給されることによって、送信信号ＯＵＴ０及びＯＵＴｎ－１の電位は中間電位からロウレベルに遷移する一方で、対応する送信ドライバ１５２Ａから電荷が引き抜かれることによって、送信信号ＯＵＴ１及びＯＵＴｎの電位は中間電位からハイレベルに遷移する。

　以上、出力回路１５Ａにおける各信号の電位の遷移について説明した。次に、出力回路１５Ａの一連の処理の流れについて詳しく説明する。図１５は、第一実施形態に係る出力回路１５Ａの一連の処理の流れを示すフローチャートである。

（ステップＳＰ２０）
　送信ドライバ１５２Ａは、ドライバ選択回路１５１から入力される入力信号ＩＮに対して、線状電極２２から信号を送信できる電位差まで信号を増幅し、該増幅した信号を送信信号ＯＵＴとして、送信信号ＯＵＴを対応する出力信号線Ｗｏｕｔに送信する。そして、処理は、ステップＳＰ１２の処理に移行する。

（ステップＳＰ２２）
　制御回路１２は、送信信号ＯＵＴの信号波形がロウレベルからハイレベルに立ち上がるか否かを判断する。一方、該判断が肯定の場合、処理は、ステップＳＰ２４の処理に移行する。他方、該判断が否定の場合、処理は、ステップＳＰ３２の処理に移行する。

（ステップＳＰ２４）
　制御回路１２は、送信ドライバ１５２Ａのモードを停止モードに設定する。これにより、送信ドライバ１５２Ａの出力の状態は、ハイインピーダンス状態になる。そして、処理は、ステップＳＰ２６の処理に移行する。

（ステップＳＰ２６）
　制御回路１２は、各短絡制御素子ＳＷＵの両端を短絡するように制御する。これにより、各出力信号線Ｗｏｕｔ同士は、短絡信号線Ｗｓを介して短絡され、電位生成部１５４Ａ及び電位がハイレベルである出力信号線Ｗｏｕｔから、短絡信号線Ｗｓを介して、電位がロウレベルである出力信号線Ｗｏｕｔに電位が供給される。短絡信号線Ｗｓ及び各出力信号線Ｗｏｕｔの電位は中間電位となる。そして、処理は、ステップＳＰ２８の処理に移行する。なお、後述する第二実施形態で述べるように短絡信号線Ｗｓが複数ある場合、制御回路１２は、出力信号線Ｗｏｕｔ毎にいずれの短絡信号線Ｗｓに接続するかを決定し、該決定した短絡信号線Ｗｓに対応する短絡制御素子ＳＷＵを短絡するように制御する。

（ステップＳＰ２８）
　制御回路１２は、各短絡制御素子ＳＷＵの両端を開放するように制御する。これにより、各出力信号線Ｗｏｕｔ同士の短絡は解除される。そして、処理は、ステップＳＰ３０の処理に移行する。

（ステップＳＰ３０）
　制御回路１２は、送信ドライバ１５２Ａのモードを出力モードに設定する。これにより、送信ドライバ１５２Ａから出力信号線Ｗｏｕｔに対してハイレベルが供給される。送信信号ＯＵＴの電位は、出力信号線Ｗｏｕｔの電位に従い、中間電位からハイレベルへと遷移する。

（ステップＳＰ３２）
　制御回路１２は、送信信号ＯＵＴの信号波形がハイレベルからロウレベルに立ち下がるか否かを判断する。一方、該判断が肯定の場合、処理は、ステップＳＰ３４の処理に移行する。他方、該判断が否定の場合、処理は、図１５に係る一連の処理を終了する。

（ステップＳＰ３４）
　制御回路１２は、送信ドライバ１５２Ａのモードを停止モードに設定する。これにより、送信ドライバ１５２Ａの出力の状態は、ハイインピーダンス状態になる。そして、処理は、ステップＳＰ３６の処理に移行する。

（ステップＳＰ３６）
　制御回路１２は、各短絡制御素子ＳＷＤの両端を短絡するように制御する。これにより、各出力信号線Ｗｏｕｔ同士は、短絡信号線Ｗｓを介して短絡され、電位生成部１５４Ａ及び電位がハイレベルである出力信号線Ｗｏｕｔから、短絡信号線Ｗｓを介して、電位がロウレベルである出力信号線Ｗｏｕｔに電位が供給される。短絡信号線Ｗｓ及び各出力信号線Ｗｏｕｔの電位は中間電位となる。そして、処理は、ステップＳＰ３８の処理に移行する。なお、後述する第二実施形態で述べるように短絡信号線Ｗｓが複数ある場合、制御回路１２は、出力信号線Ｗｏｕｔ毎にいずれの短絡信号線Ｗｓに接続するかを決定し、該決定した短絡信号線Ｗｓに対応する短絡制御素子ＳＷＤを短絡するように制御する。

（ステップＳＰ３８）
　制御回路１２は、各短絡制御素子ＳＷＤの両端を開放するように制御する。これにより、各出力信号線Ｗｏｕｔ同士の短絡は解除される。そして、処理は、ステップＳＰ４０の処理に移行する。

（ステップＳＰ４０）
　制御回路１２は、送信ドライバ１５２Ａのモードを出力モードに設定する。これにより、送信ドライバ１５２Ａから出力信号線Ｗｏｕｔに対してロウレベルが供給される。送信信号ＯＵＴの電位は、出力信号線Ｗｏｕｔの電位に従い、中間電位からロウレベルへと遷移する。

＜効果＞
　以上、本実施形態では、センサコントローラ１０は、複数の線状電極２１及び２２が面状に配置されてなるタッチセンサ２０に接続される。このセンサコントローラ１０は、正電源端子及び負電源端子を有し、負電源端子に供給される第一の電位（ロウレベル）と正電源端子に供給され第一の電位よりも高い電位である第二の電位（ハイレベル）との間で遷移する信号波形を生成し、送信信号として対応する線状電極２２に出力する複数の送信ドライバ１５２Ａと、送信ドライバ１５２Ａとは別の電圧源Ｖｍｉｄ又は容量素子Ｃｅｘｔを含む電位生成部１５４Ａを有し、信号波形の電位が第一の電位（ロウレベル）から第二の電位（ハイレベル）への遷移又は第二の電位（ハイレベル）から第一の電位（ロウレベル）への遷移を開始する第一のタイミング（時刻ｔ４１、ｔ４３、ｔ４５及びｔ４７）で、電位生成部１５４Ａから電圧を出力することによって、第一の電位（ロウレベル）と第二の電位（ハイレベル）との間の中間電位を正電源端子及び負電源端子のうち少なくとも一つに供給する中間電位供給部１５３Ａと、を備える。

　この構成によれば、センサコントローラ１０は、送信ドライバ１５２Ａとは別の電圧源Ｖｍｉｄ又は容量素子Ｃｅｘｔを有する電位生成部１５４Ａを有する中間電位供給部１５３Ａから送信ドライバ１５２Ａの正電源端子及び負電源端子のうち少なくとも一つに対して中間電位を出力することによって、送信ドライバ１５２Ａの正電源端子及び負電源端子のうち少なくとも一つに対して必要なタイミングに安定的に中間電位を供給することができる。したがって、本発明によれば、センサコントローラ１０は、従来構成と比べて、出力信号線Ｗｏｕｔにスイッチなどの素子を接続することなく消費電力を削減できる。

　また、本実施形態では、電位生成部１５４Ａの出力側は、複数の送信ドライバ１５２Ａのうちの二つ以上に接続される。

　この構成によれば、センサコントローラ１０は、従来構成と比べて、貫通電流を抑制し消費電力を削減できる。

　また、本実施形態では、センサコントローラ１０は、制御信号ＣＴＵ及びＣＴＤを送信する制御回路１２を備える。また、送信ドライバ１５２Ａは、送信信号ＯＵＴを出力する出力モードと、電源線ＶＤＤからの正電源端子への第二の電位（ハイレベル）の供給及び基準線ＧＮＤからの負電源端子への第一の電位（ロウレベル）の供給を停止し、出力の状態をハイインピーダンス状態とする停止モードとを有する。また、制御回路１２は、第一のタイミングで、停止モードにするように送信ドライバ１５２Ａを制御し、第一のタイミングから所定の時間が経過した第二のタイミング（時刻ｔ４２、ｔ４４、ｔ４６及びｔ４８）で送信ドライバ１５２Ａを出力モードにするように制御する。

　この構成によれば、センサコントローラ１０は、各送信ドライバ１５２Ａの出力の状態をハイインピーダンス状態にして、中間電位供給部１５３Ａから各送信ドライバ１５２Ａに対して安定的に中間電位を供給する期間を設けることによって、消費電力を削減することができる。

　また、本実施形態では、中間電位供給部１５３Ａは、制御信号ＣＴＵに従って両端が短絡又は開放され、一端が対応する正電源端子に接続され、他端が電位生成部１５４Ａの出力側に接続される複数の第一の短絡制御素子ＳＷＵと、制御信号ＣＴＤに従って両端が短絡又は開放され、一端が対応する負電源端子に接続され、他端が電位生成部１５４Ａの出力側に接続される複数の第二の短絡制御素子ＳＷＤと、を有する。また、制御回路１２は、第一のタイミングで短絡するように第一の短絡制御素子ＳＷＵ及び第二の短絡制御素子ＳＷＤのうち少なくとも一つを制御し、第一のタイミングで短絡した第一の短絡制御素子ＳＷＵ及び第二の短絡制御素子ＳＷＤのうち少なくとも一つを第二のタイミングで開放するように制御する。

　この構成によれば、センサコントローラ１０は、従来構成と比べて、出力信号線Ｗｏｕｔにスイッチなどの素子を接続することなく消費電力を削減できる。

　また、本実施形態では、制御回路１２は、第一のタイミングのうち信号波形の電位が第一の電位（ロウレベル）から第二の電位（ハイレベル）への遷移を開始するタイミングで、第一の短絡制御素子ＳＷＵを短絡し、第一のタイミングのうち信号波形の電位が第二の電位（ハイレベル）から第一の電位（ロウレベル）への遷移を開始するタイミングで、第二の短絡制御素子ＳＷＤを短絡する。

　また、本実施形態では、第二の電位（ハイレベル）は、５Ｖ以上の電位であり、第二の電位（ハイレベル）は、第一の電位（ロウレベル）より高い電位である。

　この構成によれば、センサコントローラ１０は、５Ｖ以上の電圧で駆動する送信ドライバ１５２Ａを使用する場合においても、消費電力を削減することができる。

―――第二実施形態―――
　以上、第一実施形態について説明した。続いて、第二実施形態について説明する。

＜回路構成＞
　図７は、第二実施形態に係る中間電位供給部１５３Ｂを含む出力回路１５Ｂの回路構成の一例を示した図である。

　図７に示すように、出力回路１５Ｂは、ドライバ選択回路１５１と、複数の送信ドライバ１５２Ａと、中間電位供給部１５３Ｂとを含んで構成される。なお、本図において、ドライバ選択回路１５１は、ｎ＋１個の送信ドライバ１５２Ａを選択するものとする。また、線状電極２２は、負荷容量として容量素子Ｃｏｕｔを有しているものとする。容量素子Ｃｏｕｔの静電容量は、例えば、約１２００ｐＦである。

　ドライバ選択回路１５１及び送信ドライバ１５２Ａについては、第一実施形態において説明した通りであるため、その説明を省略する。

　中間電位供給部１５３Ｂは、電位生成部１５４Ｂと、複数の短絡制御素子ＳＷＵ及びＳＷＤと、短絡信号線Ｗｓｕ及びＷｓｄと、短絡制御素子ＳＷｒと、容量素子Ｃｅｘｔとを含んで構成される。

　電位生成部１５４Ｂは、例えば、容量素子Ｃｅｘｔを含んで構成される。容量素子Ｃｅｘｔは、例えば、静電容量が約１ｕＦのコンデンサであり、一端が短絡信号線Ｗｓｕに接続され、他端が短絡信号線Ｗｓｄに接続される。容量素子Ｃｅｘｔは、短絡信号線Ｗｓｕ及びＷｓｄに供給される電位の電位差に従い電荷を充電又は放電し、短絡信号線Ｗｓｕ及びＷｓｄの電位を安定させる。

　短絡制御素子ＳＷＵＵ、ＳＷＵＤ、ＳＷＤＵ、ＳＷＤＤ及びＳＷｒは、例えば、スイッチ素子やトランジスタなどである。短絡制御素子ＳＷＵＵ、ＳＷＵＤ、ＳＷＤＵ、ＳＷＤＤ及びＳＷｒは、入力される信号に従って、両端を短絡又は開放する。具体的には、一方、短絡制御素子ＳＷＵＵ、ＳＷＵＤ、ＳＷＤＵ、ＳＷＤＤ及びＳＷｒは、入力される信号の状態がハイ状態の場合、両端を短絡する。他方、短絡制御素子ＳＷＵＵ、ＳＷＵＤ、ＳＷＤＵ、ＳＷＤＤ及びＳＷｒは、入力される信号の状態がロウ状態の場合、両端を開放する。また、短絡制御素子ＳＷＵＵ、ＳＷＵＤ、ＳＷＤＵ及びＳＷＤＤは、送信ドライバ１５２Ａ毎に設けられる。

　短絡制御素子ＳＷｒは、制御回路１２から出力されるリセット信号ＲＳＴに従って、短絡信号線Ｗｓ及びリセット用電圧源Ｖｒｓｔの間を短絡又は開放する。短絡制御素子ＳＷｒは、一端が短絡信号線Ｗｓｕに接続される一方で、他端が短絡信号線Ｗｓｄ一端に接続される。短絡制御素子ＳＷｒは、短絡時に短絡信号線Ｗｓｕ及びＷｄｓを短絡する一方で、開放時に短絡信号線Ｗｓｕ及びＷｄｓの短絡を解除する。

　短絡制御素子ＳＷＵＵは、一端が対応する送信ドライバ１５２Ａの正電源端子に接続される一方で、他端が短絡信号線Ｗｓｕに接続される。短絡制御素子ＳＷＵＵは、制御回路１２から短絡制御素子ＳＷＵＵ毎に出力される制御信号ＣＴＵＵに従って、両端を短絡又は開放する。

　短絡制御素子ＳＷＵＤは、一端が対応する送信ドライバ１５２Ａの正電源端子に接続される一方で、他端が短絡信号線Ｗｓｄに接続される。短絡制御素子ＳＷＵＤは、制御回路１２から短絡制御素子ＳＷＵＤ毎に出力される制御信号ＣＴＵＤに従って、両端を短絡又は開放する。

　短絡制御素子ＳＷＤＵは、一端が対応する送信ドライバ１５２の負電源端子に接続される一方で、他端が短絡信号線Ｗｓｕに接続される。短絡制御素子ＳＷＤＵは、制御回路１２から短絡制御素子ＳＷＤＵ毎に出力される制御信号ＣＴＤＵに従って、両端を短絡又は開放する。

　短絡制御素子ＳＷＤＤは、一端が対応する送信ドライバ１５２の負電源端子に接続される一方で、他端が短絡信号線Ｗｓｄに接続される。短絡制御素子ＳＷＤＤは、制御回路１２から短絡制御素子ＳＷＤＤ毎に出力される制御信号ＣＴＤＤに従って、両端を短絡又は開放する。

　以上のように構成される出力回路１５Ｂにおいて、制御回路１２は、入力信号ＩＮ０～ＩＮｎのいずれかの状態がハイ状態からロウ状態に遷移するタイミングにおいて、又はロウ状態からハイ状態に遷移するタイミングにおいて、送信ドライバ１５２Ａの状態をハイインピーダンス状態に制御する。また、制御回路１２は、送信ドライバ１５２Ａ毎に、コード（例えば直交コード）に従う値を割り振り、対応する送信ドライバ１５２Ａを短絡信号線Ｗｓｕ及びＷｓｄのいずれに接続するかを決定する。具体的には、制御回路１２は、例えば、ある送信ドライバ１５２Ａに対応する直交コードの値が「０」である場合は、ある送信ドライバ１５２Ａを短絡信号線Ｗｓｕに接続することを決定する一方で、ある送信ドライバ１５２Ａに対応する直交コードの値が「１」である場合は、ある送信ドライバ１５２Ａを短絡信号線Ｗｓｄに接続することを決定する。なお、送信ドライバ１５２Ａ毎に割り振る値を決めるコードは、「０」の値と「１」の値をそれぞれ同程度の割合で含んでいることが望ましい。

　制御回路１２は、入力信号ＩＮ０～ＩＮｎのいずれかの状態がロウ状態からハイ状態に遷移するタイミングにおいて、短絡信号線Ｗｓｕに接続すると決定した送信ドライバ１５２Ａに対応する短絡制御素子ＳＷＵＵを短絡状態に制御する一方で、短絡信号線Ｗｓｄに接続すると決定した送信ドライバ１５２Ａに対応する短絡制御素子ＳＷＤＵを短絡状態に制御する。また、制御回路１２は、入力信号ＩＮ０～ＩＮｎのいずれかの状態がハイ状態からロウ状態に遷移するタイミングにおいて、短絡信号線Ｗｓｕに接続すると決定した送信ドライバ１５２Ａに対応する短絡制御素子ＳＷＵＤを短絡状態に制御する一方で、短絡信号線Ｗｓｄに接続すると決定した送信ドライバ１５２Ａに対応する短絡制御素子ＳＷＤＤを短絡状態に制御する。したがって、短絡信号線Ｗｓｕに接続すると決定した送信ドライバ１５２Ａに対応する出力信号線Ｗｏｕｔが短絡信号線Ｗｓｕを介して容量素子Ｃｅｘｔの一端と、短絡信号線Ｗｓｄに接続すると決定した送信ドライバ１５２Ａに対応する出力信号線Ｗｏｕｔが短絡信号線Ｗｓｄを介して容量素子Ｃｅｘｔの他端とそれぞれ短絡される。これにより、短絡信号線Ｗｓｕを介して出力信号線Ｗｏｕｔと容量素子Ｃｅｘｔの一端との間で電荷のやりとりが行われる一方で、短絡信号線Ｗｓｄを介して出力信号線Ｗｏｕｔと容量素子Ｃｅｘｔの他端との間で電荷のやりとりが行われ、出力信号線Ｗｏｕｔの電位と、短絡信号線Ｗｓｕ及びＷｓｄの電位と、容量素子Ｃｅｘｔの両端の電位とが中間電位に至る。

　続いて、制御回路１２は、各出力信号線Ｗｏｕｔと、短絡信号線Ｗｓｕ及びＷｓｄと、容量素子Ｃｅｘｔの両端との電位が中間電位に至ったタイミングで、送信ドライバ１５２Ａの状態を出力状態に制御するとともに、短絡制御素子ＳＷＵＵ、ＳＷＵＤ、ＳＷＤＵ及びＳＷＤＤを開放状態に制御する。これにより、各出力信号線Ｗｏｕｔの電位は、対応する送信ドライバ１５２Ａによってハイレベル又はロウレベルまで遷移し、線状電極２２を介して送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎが送信される。

＜出力回路に係る一連の動作の流れ＞
　以上、出力回路１５Ｂの回路構成について説明した。次に、出力回路１５Ｂにおける各信号の電位の遷移について詳しく説明する。図８は、第二実施形態に係る出力回路１５Ｂにおける各信号の電位の遷移を示すタイミングチャートである。なお、本図において、制御回路１２は、送信信号ＯＵＴ０及びＯＵＴｎ－１に対応する送信ドライバ１５２Ａを短絡信号線Ｗｓｕに接続し、送信信号ＯＵＴ１及びＯＵＴｎに対応する送信ドライバ１５２Ａを短絡信号線Ｗｓｄに接続するように決定するものとする。

　時刻ｔ８０で、制御回路１２は、リセット信号ＲＳＴの状態をロウ状態にすることによって、短絡制御素子ＳＷｒの両端を開放する。これにより、短絡信号線Ｗｓｕ及びＷｓｄの間の短絡状態は解除される。

　時刻ｔ８１で、ドライバ選択回路１５１は、入力信号ＩＮ０及びＩＮｎ－１の状態をロウ状態からハイ状態へと遷移させる一方で、入力信号ＩＮ１及びＩＮｎの状態をハイ状態からロウ状態へと遷移させ、入力信号ＩＮ０、ＩＮ１、ＩＮｎ－１及びＩＮｎを対応する送信ドライバ１５２Ａに入力する。

　時刻ｔ８１で、制御回路１２は、出力制御信号ＥＮの状態をハイ状態からロウ状態へと遷移させ、各送信ドライバ１５２Ａのモードを停止モードに設定する。また時刻ｔ８１で、制御回路１２は、制御信号ＣＴＵＵ０、ＣＴＵＵｎ－１、ＣＴＤＤ１及びＣＴＤＤｎの状態をロウ状態からハイ状態へと遷移させ、制御信号ＣＴＵＵ０、ＣＴＵＵｎ－１、ＣＴＤＤ１及びＣＴＤＤｎを短絡制御素子ＳＷＵＵ０、ＳＷＵＵｎ－１、ＳＷＤＤ１及びＳＷＤＤｎに出力することによって、短絡制御素子ＳＷＵＵ０、ＳＷＵＵｎ－１、ＳＷＤＤ１及びＳＷＤＤｎの両端を短絡する。

　これにより、時刻ｔ８１で、送信信号ＯＵＴ０及びＯＵＴｎ－１に対応する送信ドライバ１５２Ａは、両端が短絡された短絡制御素子ＳＷＵＵ０及びＳＷＵＵｎ－１を介して、電位生成部１５４Ｂの一端に短絡される。また、時刻ｔ８１で、送信信号ＯＵＴ１及びＯＵＴｎに対応する送信ドライバ１５２Ａは、両端が短絡された短絡制御素子ＳＷＤＤ１及びＳＷＤＤｎを介して、電位生成部１５４Ｂの他端に短絡される。時刻ｔ８１で、送信信号ＯＵＴ１及びＯＵＴｎに対応する送信ドライバ１５２Ａから電位生成部１５４Ｂに対して電荷が供給される一方で、電位生成部１５４Ｂから送信信号ＯＵＴ０及びＯＵＴｎ－１に対応する送信ドライバ１５２Ａに対して電荷が供給されることによって、送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎの電位は、中間電位となる。

　時刻ｔ８２で、制御回路１２は、出力制御信号ＥＮの状態をロウ状態からハイ状態へと遷移させ、各送信ドライバ１５２Ａのモードを出力モードに設定する。また時刻ｔ８２で、制御回路１２は、制御信号ＣＴＵＵ０、ＣＴＵＵｎ－１、ＣＴＤＤ１及びＣＴＤＤｎの状態をハイ状態からロウ状態へと遷移させ、制御信号ＣＴＵＵ０、ＣＴＵＵｎ－１、ＣＴＤＤ１及びＣＴＤＤｎを短絡制御素子ＳＷＵＵ０、ＳＷＵＵｎ－１、ＳＷＤＤ１及びＳＷＤＤｎに出力することによって、短絡制御素子ＳＷＵＵ０、ＳＷＵＵｎ－１、ＳＷＤＤ１及びＳＷＤＤｎの両端を開放する。これにより、時刻ｔ８２で、各送信ドライバ１５２Ａ及び電位生成部１５４Ｂの間の短絡状態は解除される。時刻ｔ８２で、対応する送信ドライバ１５２Ａから電荷が供給されることによって、送信信号ＯＵＴ０及びＯＵＴｎ－１の電位は中間電位からハイレベルに遷移する一方で、対応する送信ドライバ１５２Ａから電荷が引き抜かれることによって、送信信号ＯＵＴ１及びＯＵＴｎの電位は中間電位からロウレベルに遷移する。

　時刻ｔ８３で、ドライバ選択回路１５１は、入力信号ＩＮ０及びＩＮｎ－１の状態をハイ状態からロウ状態へと遷移させる一方で、入力信号ＩＮ１及びＩＮｎの状態をハロウ状態からハイ状態へと遷移させ、入力信号ＩＮ０、ＩＮ１、ＩＮｎ－１及びＩＮｎを対応する送信ドライバ１５２Ａに入力する。

　時刻ｔ８３で、制御回路１２は、出力制御信号ＥＮの状態をハイ状態からロウ状態へと遷移させ、各送信ドライバ１５２Ａのモードを停止モードに設定する。また時刻ｔ８３で、制御回路１２は、制御信号ＣＴＤＵ０、ＣＴＤＵｎ－１、ＣＴＵＤ１及びＣＴＵＤｎの状態をロウ状態からハイ状態へと遷移させ、制御信号ＣＴＤＵ０、ＣＴＤＵｎ－１、ＣＴＵＤ１及びＣＴＵＤｎを短絡制御素子ＳＷＤＵ０、ＳＷＤＵｎ－１、ＳＷＵＤ１及びＳＷＵＤｎに出力することによって、短絡制御素子ＳＷＤＵ０、ＳＷＤＵｎ－１、ＳＷＵＤ１及びＳＷＵＤｎの両端を短絡する。

　これにより、時刻ｔ８３で、送信信号ＯＵＴ０及びＯＵＴｎ－１に対応する送信ドライバ１５２Ａは、両端が短絡された短絡制御素子ＳＷＤＵ０及びＳＷＤＵｎ－１を介して、電位生成部１５４Ｂの一端に短絡される。また、時刻ｔ８３で、送信信号ＯＵＴ１及びＯＵＴｎに対応する送信ドライバ１５２Ａは、両端が短絡された短絡制御素子ＳＷＵＤ１及びＳＷＵＤｎを介して、電位生成部１５４Ｂの他端に短絡される。時刻ｔ８３で、送信信号ＯＵＴ０及びＯＵＴｎ－１に対応する送信ドライバ１５２Ａから電位生成部１５４Ｂに対して電荷が供給される一方で、電位生成部１５４Ｂから送信信号ＯＵＴ１及びＯＵＴｎに対応する送信ドライバ１５２Ａに対して電荷が供給されることによって、送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎの電位は、中間電位となる。

　時刻ｔ８４で、制御回路１２は、出力制御信号ＥＮの状態をロウ状態からハイ状態へと遷移させ、各送信ドライバ１５２Ａのモードを出力モードに設定する。また時刻ｔ８４で、制御回路１２は、制御信号ＣＴＤＵ０、ＣＴＤＵｎ－１、ＣＴＵＤ１及びＣＴＵＤｎの状態をハイ状態からロウ状態へと遷移させ、制御信号ＣＴＤＵ０、ＣＴＤＵｎ－１、ＣＴＵＤ１及びＣＴＵＤｎを短絡制御素子ＳＷＤＵ０、ＳＷＤＵｎ－１、ＳＷＵＤ１及びＳＷＵＤｎに出力することによって、短絡制御素子ＳＷＤＵ０、ＳＷＤＵｎ－１、ＳＷＵＤ１及びＳＷＵＤｎの両端を開放する。これにより、時刻ｔ８４で、各出力信号線Ｗｏｕｔと電位生成部１５４Ｂ間の短絡状態は解除される。時刻ｔ８４で、対応する送信ドライバ１５２Ａから電荷が供給されることによって、送信信号ＯＵＴ１及びＯＵＴｎの電位は中間電位からハイレベルに遷移する一方で、対応する送信ドライバ１５２Ａから電荷が引き抜かれることによって、送信信号ＯＵＴ０及びＯＵＴｎ－１の電位は中間電位からロウレベルに遷移する。

　以上、出力回路１５Ｂにおける各信号の電位の遷移について説明した。なお、出力回路１５Ｂの一連の処理の流れについては、第一実施形態と同様であるため、その説明を省略する。

＜効果＞
　以上、本実施形態では、センサコントローラ１０は、電位生成部１５４Ｂが容量素子Ｃｅｘｔを有し、中間電位供給部１５３Ｂが、容量素子Ｃｅｘｔの一端に接続される第一の短絡信号線Ｗｓｕと、容量素子Ｃｅｘｔの他端に接続される第二の短絡信号線Ｗｓｄと、制御信号ＣＴＵＵに従って両端が短絡又は開放され、一端が対応する送信ドライバ１５２Ａの正電源端子に接続され、他端が第一の短絡信号線Ｗｓｕに接続される複数の第一の短絡制御素子ＳＷＵＵと、制御信号ＣＴＵＤに従って両端が短絡又は開放され、一端が対応する送信ドライバ１５２Ａの正電源端子に接続され、他端が第二の短絡信号線Ｗｓｄに接続される複数の第二の短絡制御素子ＳＷＵＤと、制御信号ＣＴＤＵに従って両端が短絡又は開放され、一端が対応する送信ドライバ１５２Ａの負電源端子に接続され、他端が第一の短絡信号線Ｗｓｕに接続される複数の第三の短絡制御素子ＳＷＤＵと、制御信号ＣＴＤＤに従って両端が短絡又は開放され、一端が対応する送信ドライバ１５２Ａの負電源端子に接続され、他端が第二の短絡信号線Ｗｓｄに接続される複数の第四の短絡制御素子ＳＷＤＤと、を有する。

　この構成によれば、センサコントローラ１０は、容量素子Ｃｅｘｔを有する電位生成部１５４Ｂを有する中間電位供給部１５３Ｂから送信ドライバ１５２Ａに対して中間電位を出力することによって、送信ドライバ１５２Ａに対して必要なタイミングに安定的に中間電位を供給することができる。したがって、本発明によれば、センサコントローラ１０は、従来構成と比べて、出力信号線Ｗｏｕｔにスイッチなどの素子を接続することなく消費電力を削減できる。

　また、本実施形態では、制御回路１２は、送信ドライバ１５２Ａごとに出力信号線Ｗｏｕｔを第一の短絡信号線Ｗｓｕ及び第二の短絡信号線Ｗｓｄのうちいずれに接続するかを決定し、出力信号線Ｗｏｕｔを第一の短絡信号線Ｗｓｕに接続すると決定した場合、第一のタイミング（時刻ｔ８１、ｔ８３、ｔ８５及びｔ８７）で短絡し、第二のタイミング（時刻ｔ８２、ｔ８４、ｔ８６及びｔ８８）で開放するように対応する第一の短絡制御素子ＳＷＵＵ及び第三の短絡制御素子ＳＷＤＵのうち少なくとも一つを制御する一方で、出力信号線Ｗｏｕｔを第二の短絡信号線Ｗｓｄに接続すると決定した場合、第一のタイミング（時刻ｔ８１、ｔ８３、ｔ８５及びｔ８７）で短絡し、第二のタイミング（時刻ｔ８２、ｔ８４、ｔ８６及びｔ８８）で開放するように対応する第二の短絡制御素子ＳＷＵＤ及び第四の短絡制御素子ＳＷＤＤのうち少なくとも一つを制御する。

　この構成によれば、センサコントローラ１０は、各送信ドライバ１５２Ａの出力の状態をハイインピーダンス状態にして、中間電位供給部１５３Ａから各出力信号線Ｗｏｕｔに対して安定的に中間電位を供給する期間を設けることによって、消費電力を削減することができる。

―――第三実施形態―――
　以上、第二実施形態について説明した。続いて、第三実施形態について説明する。

＜回路構成＞
　図９は、第三実施形態に係る中間電位供給部１５３Ｃを含む出力回路１５Ｃの回路構成の一例を示した図である。

　図９に示すように、出力回路１５Ｃは、ドライバ選択回路１５１と、複数の送信ドライバ１５２Ａと、中間電位供給部１５３Ｃとを含んで構成される。なお、本図において、ドライバ選択回路１５１は、ｎ＋１個の送信ドライバ１５２Ａを選択するものとする。また、線状電極２２は、負荷容量として容量素子Ｃｏｕｔを有しているものとする。容量素子Ｃｏｕｔの静電容量は、例えば、約１２００ｐＦである。なお、ドライバ選択回路１５１及び送信ドライバ１５２Ａについては、第一実施形態と同様であるため、その説明を省略する。

　中間電位供給部１５３Ｃは、電位生成部１５４Ａと、複数の出力制御回路１５５Ａ及び１５６Ａと、短絡信号線Ｗｓと、短絡制御素子ＳＷｒと、リセット用電圧源Ｖｒｓｔとを含んで構成される。なお、電位生成部１５４Ａ、短絡制御素子ＳＷｒ及びリセット用電圧源Ｖｒｓｔについては、第一実施形態と同様であるため、その説明を省略する。

　出力制御回路１５５Ａは、送信ドライバ１５２Ｂ毎に設けられ、制御回路１２から対応する送信ドライバ１５２Ｂ毎に出力される制御信号ＣＴＤに従って、対応する出力信号線Ｗｏｕｔから短絡信号線Ｗｓに向かう第一の方向の電流経路を導通させるか又は非導通にする。出力制御回路１５５Ａは、短絡制御素子ＳＷＤと電流制御素子ＤＤとを含んで構成される。

　出力制御回路１５６Ａは、送信ドライバ１５２Ｂ毎に設けられ、制御回路１２から対応する送信ドライバ１５２Ｂ毎に出力される制御信号ＣＴＵに従って、短絡信号線Ｗｓから対応する出力信号線Ｗｏｕｔに向かう第二の方向の電流経路を導通させるか又は非導通にする。出力制御回路１５６Ａは、短絡制御素子ＳＷＵと電流制御素子ＤＵとを含んで構成される。

　短絡制御素子ＳＷＵ及びＳＷＤは、例えば、スイッチ素子やトランジスタなどであり、入力される信号に従って、両端を短絡又は開放する。具体的には、短絡制御素子ＳＷＵ及びＳＷＤは、入力される信号の状態がハイ状態の場合、両端を短絡する一方で、入力される信号の状態がロウ状態の場合、両端を開放する。

　短絡制御素子ＳＷＤは、一端が対応する送信ドライバ１５２Ａの負電源端子に接続される一方で、他端が電流制御素子ＤＤのアノード端子に接続される。短絡制御素子ＳＷＤは、制御信号ＣＴＤに従って、両端を短絡又は開放する。

　短絡制御素子ＳＷＵは、一端が対応する送信ドライバ１５２Ａの正電源端子に接続される一方で、他端が電流制御素子ＤＵのカソード端子に接続される。短絡制御素子ＳＷＵは、制御信号ＣＴＵに従って、両端を短絡又は開放する。

　電流制御素子ＤＤは、例えば、ダイオードであり、短絡制御素子ＳＷＤから短絡信号線Ｗｓに向かう第一の方向の電流経路が導通する一方で、短絡信号線Ｗｓから短絡制御素子ＳＷＤに向かう方向の電流経路が非導通となる。電流制御素子ＤＤは、アノード端子が短絡制御素子ＳＷＤに接続され、カソード端子が短絡信号線Ｗｓに接続される。

　電流制御素子ＤＵは、例えば、ダイオードであり、アノード端子が短絡信号線Ｗｓに接続され、カソード端子が短絡制御素子ＳＷＵに接続される。電流制御素子ＤＵは、短絡信号線Ｗｓから短絡制御素子ＳＷＵに向かう第二の方向の電流経路が導通する一方で、短絡制御素子ＳＷＵから短絡信号線Ｗｓに向かう方向の電流経路が非導通となる。

　以上のように構成される出力回路１５Ｃにおいて、制御回路１２は、入力信号ＩＮ０～ＩＮｎのいずれかの状態がロウ状態からハイ状態に遷移するタイミングにおいて、短絡制御素子ＳＷＵを短絡状態に制御する。また、制御回路１２は、入力信号ＩＮ０～ＩＮｎのいずれかの状態がハイ状態からロウ状態に遷移するタイミングにおいて、短絡制御素子ＳＷＤを短絡状態に制御する。これにより、電位がハイレベルである送信ドライバ１５２Ａの正電源端子から短絡信号線Ｗｓに向かう第一の方向の電流経路が導通するとともに、短絡信号線Ｗｓから電位がロウレベルである送信ドライバ１５２Ａの負電源端子に向かう第二の方向の電流経路が導通するため、電位がハイレベルである出力信号線Ｗｏｕｔから送信ドライバ１５２Ａ及び短絡信号線Ｗｓを介して、容量素子Ｃｅｘｔ及び電位がロウレベルである出力信号線Ｗｏｕｔに対して電荷が供給される。また、電圧源Ｖｍｉｄ及び容量素子Ｃｅｘｔから短絡信号線Ｗｓ及び送信ドライバ１５２Ａを介して、電位がロウレベルである出力信号線Ｗｏｕｔに電荷が供給される。これにより、各出力信号線Ｗｏｕｔ及び短絡信号線Ｗｓの電位は、中間電位に到達する。

　続いて、電流制御素子ＤＵは、短絡信号線Ｗｓの電位が対応する出力信号線Ｗｏｕｔの電位を下回ったタイミングで、第二の方向の電流経路を非導通にする。また、電流制御素子ＤＤは、対応する出力信号線Ｗｏｕｔの電位が短絡信号線Ｗｓの電位を下回ったタイミングで、第一の方向の電流経路を非導通にする。これにより、各出力信号線Ｗｏｕｔの電位は、対応する送信ドライバ１５２Ａによって中間電位からハイレベル又はロウレベルまで遷移し、線状電極２２を介して送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎが送信される。

　以上、出力回路１５Ｃの構成について説明した。次に、出力制御回路１５６の回路構成の他の例について説明する。図１１Ａは、第三実施形態に係る出力制御回路１５６の回路構成の他の例を示す図である。

　図１１Ａに示すように、出力制御回路１５６Ｂは、論理否定回路ＩＮＶ３と、トランジスタＴＲ５及びＴＲ６と、短絡制御素子ＳＷｃｕと、電圧源ＶＢとを含んで構成される。

　論理否定回路ＩＮＶ３は、例えば、ＭＯＳトランジスタで構成されるインバータ回路であり、制御回路１２から出力される制御信号ＣＴＵに対して、論理否定演算を行い、該演算の結果を短絡制御素子ＳＷｃｕとトランジスタＴＲ５のゲート端子とに出力する。

　トランジスタＴＲ５及びＴＲ６は、例えば、Ｎ型ＭＯＳトランジスタであり、ゲート端子に入力される信号に従って、ドレイン端子からソース端子に向かって電荷を引き抜くか又は該引き抜きを停止する。具体的には、トランジスタＴＲ５及びＴＲ６は、ゲート端子に入力される信号の状態がハイ状態の場合、ドレイン端子からソース端子に向かって電荷を引き抜く一方で、ゲート端子に入力される信号の状態がロウ状態の場合、該引き抜きを停止する。

　トランジスタＴＲ５は、ゲート端子が論理否定回路ＩＮＶ３の出力端子に接続され、ソース端子が基準線ＧＮＤに接続され、ドレイン端子がトランジスタＴＲ６のゲート端子と短絡制御素子ＳＷｃｕの他端とに接続される。トランジスタＴＲ５は、論理否定回路ＩＮＶ３から出力される信号に従って、トランジスタＴＲ６のゲート端子から基準線ＧＮＤに向かって電荷を引き抜く。

　トランジスタＴＲ６は、ゲート端子がトランジスタＴＲ５のドレイン端子と短絡制御素子ＳＷｃｕの他端とに接続され、ソース端子が対応する送信ドライバ１５２Ａの正電源端子に接続され、ドレイン端子が短絡信号線Ｗｓに接続される。トランジスタＴＲ６は、ゲート端子の電位に従って、短絡信号線Ｗｓの電位を対応する出力信号線Ｗｏｕｔに供給する。なお、短絡信号線Ｗｓの電位と対応する送信ドライバ１５２Ａの正電源端子の電位とが同じである場合、短絡信号線Ｗｓから対応する出力信号線Ｗｏｕｔへの電位の供給は、停止する。

　電圧源ＶＢは、中間電位を生成し、生成した中間電位を短絡制御素子ＳＷｃｕの一端に供給する。電圧源ＶＢは、一端が短絡制御素子ＳＷｃｕに接続される一方で、他端が基準線ＧＮＤに接続される。

　短絡制御素子ＳＷｃｕは、例えば、トランジスタやスイッチ素子であり、一端が電圧源ＶＢに接続され、他端がトランジスタＴＲ５のドレイン端子とトランジスタＴＲ６のゲート端子とに接続される。短絡制御素子ＳＷｃｕは、論理否定回路ＩＮＶ３から出力される信号に従って、両端を短絡又は開放する。具体的には、短絡制御素子ＳＷｃｕは、論理否定回路ＩＮＶ３から出力される信号の状態がロウ状態の場合、両端を短絡する一方で、該信号がハイ状態の場合、両端を開放する。

　以上のように構成される出力制御回路１５６Ｂは、制御回路１２から出力される制御信号ＣＴＵに従って、短絡信号線Ｗｓの電位を対応する出力信号線Ｗｏｕｔに供給する。具体的には、制御信号ＣＴＵの状態がハイ状態の場合、短絡信号線Ｗｓの電位を対応する送信ドライバ１５２Ａの正電源端子に供給する一方で、制御信号ＣＴＵの状態がロウ状態の場合、短絡信号線Ｗｓからの対応する送信ドライバ１５２Ａの正電源端子への電位の供給を停止する。また、出力制御回路１５６Ｂは、短絡信号線Ｗｓの電位と対応する送信ドライバ１５２Ａの正電源端子の電位が同じである場合においても、短絡信号線Ｗｓから対応する送信ドライバ１５２Ａの正電源端子への電位の供給を停止する。

　以上、出力制御回路１５６Ｂの回路構成について説明した。次に、出力制御回路１５５の回路構成の他の例について説明する。図１１Ｂは、第三実施形態に係る出力制御回路１５５の回路構成の他の例を示す図である。

　図１１Ｂに示すように、出力制御回路１５５Ｂは、トランジスタＴＲ７及びＴＲ８と、短絡制御素子ＳＷｃｄと、電圧源ＶＢとを含んで構成される。

　トランジスタＴＲ７及びＴＲ８は、例えばＰ型ＭＯＳトランジスタである。トランジスタＴＲ７及びＴＲ８は、ゲート端子に入力される信号に従って、ソース端子に供給される電位をドレイン端子に供給するか又は該供給を停止する。具体的には、トランジスタＴＲ７及びＴＲ８は、ゲート端子に入力される信号の状態がロウ状態の場合、ソース端子に供給される電位をドレイン端子に供給する一方で、ゲート端子に入力される信号の状態がハイ状態の場合、該供給を停止する。

　トランジスタＴＲ７は、ゲート端子が制御回路１２に接続され、ソース端子が電源線ＶＤＤに接続され、ドレイン端子がトランジスタＴＲ８のゲート端子と短絡制御素子ＳＷｃｄの他端とに接続される。トランジスタＴＲ７は、制御回路１２から出力される制御信号ＣＴＤに従って、電源線ＶＤＤの電位（ハイレベル）をトランジスタＴＲ８のゲート端子に供給する。

　トランジスタＴＲ８は、ゲート端子がトランジスタＴＲ７のドレイン端子と短絡制御素子ＳＷｃｄの他端とに接続され、ソース端子が対応する送信ドライバ１５２Ａの負電源端子に接続され、ドレイン端子が短絡信号線Ｗｓに接続される。トランジスタＴＲ８は、ゲート端子の電位に従って、対応する送信ドライバ１５２Ａの負電源端子の電位を短絡信号線Ｗｓに供給する。なお、短絡信号線Ｗｓの電位と対応する送信ドライバ１５２Ａの負電源端子の電位とが同じである場合、対応する送信ドライバ１５２Ａの負電源端子から短絡信号線Ｗｓへの電位の供給は、停止する。

　電圧源ＶＢは、中間電位を生成し、生成した中間電位を短絡制御素子ＳＷｃｄの一端に供給する。電圧源ＶＢは、一端が短絡制御素子ＳＷｃｄに接続される一方で、他端が基準線ＧＮＤに接続される。

　短絡制御素子ＳＷｃｄは、例えば、トランジスタやスイッチ素子であり、一端が電圧源ＶＢに接続され、他端がトランジスタＴＲ７のドレイン端子とトランジスタＴＲ８のゲート端子とに接続される。短絡制御素子ＳＷｃｄは、制御回路１２から出力される制御信号ＣＴＤに従って、両端を短絡又は開放する。具体的には、短絡制御素子ＳＷｃｄは、制御信号ＣＴＤの状態がハイ状態の場合、両端を短絡する一方で、該信号がロウ状態の場合、両端を開放する。

　以上のように構成される出力制御回路１５５Ｂは、制御回路１２から出力される制御信号ＣＴＤに従って、対応する送信ドライバ１５２Ａの負電源端子の電位を短絡信号線Ｗｓに供給する。具体的には、制御信号ＣＴＤの状態がハイ状態の場合、対応する送信ドライバ１５２Ａの負電源端子の電位を短絡信号線Ｗｓに供給する一方で、制御信号ＣＴＤの状態がロウ状態の場合、対応する送信ドライバ１５２Ａの負電源端子からの短絡信号線Ｗｓへの電位の供給を停止する。また、出力制御回路１５５Ｂは、短絡信号線Ｗｓの電位と対応する送信ドライバ１５２Ａの負電源端子の電位が同じである場合においても、対応する送信ドライバ１５２Ａの負電源端子から短絡信号線Ｗｓへの電位の供給を停止する。

　以上、出力制御回路１５５Ｂの回路構成について説明した。次に電圧源Ｖｍｉｄの回路の構成の一例について説明する。図１４は、第三実施形態に係る電圧源Ｖｍｉｄの回路構成の一例を示す図である。

　図１４に示すように、電圧源Ｖｍｉｄは、トランジスタＴＲｖ１、ＴＲｖ２、ＴＲｖ３及びＴＲｖ４と、容量素子Ｃｕ及びＣｄと、電圧源Ｖｃ１及びＶｃ２と、電源線ＶＤＤと、基準線ＧＮＤとを含んで構成される。

　トランジスタＴＲｖ１及びＴＲｖ２は、例えば、Ｐ型ＭＯＳトランジスタであり、ゲート端子に入力される信号に従って、ソース端子に供給される電位をドレイン端子に供給するか又は該供給を停止する。具体的には、トランジスタＴＲｖ１及びＴＲｖ２は、ゲート端子に入力される信号の状態がロウ状態の場合、ソース端子に供給される電位をドレイン端子に供給する一方で、ゲート端子に入力される信号の状態がハイ状態の場合、該供給を停止する。

　トランジスタＴＲｖ１は、制御回路１２からゲート端子に入力される制御信号ＣＴｖ１に従って、ソース端子に接続される電源線ＶＤＤの電位をドレイン端子に接続される短絡信号線Ｗｓに供給する。

　トランジスタＴＲｖ２は、制御回路１２からゲート端子に入力される制御信号ＣＴｖ２に従って、ソース端子に接続される電圧源Ｖｃ１の電位をドレイン端子に接続される短絡信号線Ｗｓに供給する。

　トランジスタＴＲｖ３及びＴＲｖ４は、例えば、Ｎ型ＭＯＳトランジスタであり、ゲート端子に入力される信号に従って、ドレイン端子からソース端子に向かって電荷を引き抜くか又は該引き抜きを停止する。具体的には、トランジスタＴＲｖ３及びＴＲｖ４は、ゲート端子に入力される信号の状態がハイ状態の場合、ドレイン端子からソース端子に向かって電荷を引き抜く一方で、ゲート端子に入力される信号の状態がロウ状態の場合、該引き抜きを停止する。

　トランジスタＴＲｖ３は、制御回路１２からゲート端子に入力される制御信号ＣＴｖ３に従って、ソース端子に接続される電圧源Ｖｃ２の電位をドレイン端子に接続される短絡信号線Ｗｓに供給する。

　トランジスタＴＲｖ４は、制御回路１２からゲート端子に入力される制御信号ＣＴｖ４に従って、ソース端子に接続される基準線ＧＮＤの電位をドレイン端子に接続される短絡信号線Ｗｓに供給する。

　電圧源Ｖｃ１は、トランジスタＴＲｖ２のソース端子及び容量素子Ｃｕに電位を供給する。電圧源Ｖｃ１が供給する電位は、例えば、ハイレベルの電位の三分の二の電位である。電圧源Ｖｃ１は、一端がトランジスタＴＲｖ２のソース端子及び容量素子Ｃｕの陽極に接続される一方で、他端が基準線ＧＮＤに接続される。

　電圧源Ｖｃ２は、トランジスタＴＲｖ３のソース端子及び容量素子Ｃｄに電位を供給する。電圧源Ｖｃ１が供給する電位は、例えば、ハイレベルの電位の三分の一の電位である。電圧源Ｖｃ１は、一端がトランジスタＴＲｖ３のソース端子及び容量素子Ｃｄの陽極に接続される一方で、他端が基準線ＧＮＤに接続される。

　容量素子Ｃｕは、例えば、電解コンデンサであり、電圧源Ｖｃ１の電位を安定化させる。容量素子Ｃｕは、陽極がトランジスタＴＲｖ２のソース端子及び電圧源Ｖｃ１に接続される一方で、陰極が基準線ＧＮＤに接続される。

　容量素子Ｃｄは、例えば、電解コンデンサであり、電圧源Ｖｃ２の電位を安定化させる。容量素子Ｃｄは、陽極がトランジスタＴＲｖ３のソース端子及び電圧源Ｖｃ２に接続される一方で、陰極が基準線ＧＮＤに接続される。

　以上のように構成される電圧源Ｖｍｉｄは、制御回路１２から出力される制御信号ＣＴｖ１、ＣＴｖ２、ＣＴｖ３及びＣＴｖ４に従って、ハイレベルの電位、ハイレベルの三分の二の電位、ハイレベルの三分の一の電位、ロウレベルの四つの電位を切り替えて短絡信号線Ｗｓに供給する。なお、電圧源Ｖｃ１及びＶｃ２が供給する電位は、上述した電位に限られず、例えば、ハイレベルの二分の一の電位であっても良い。

＜出力回路に係る一連の動作の流れ＞
　以上、電圧源Ｖｍｉｄの回路構成の一例について説明した。次に、出力回路１５Ｃにおける各信号の電位の遷移について詳しく説明する。図１０は、第三実施形態に係る出力回路１５Ｃにおける各信号の電位の遷移を示すタイミングチャートである。

　時刻ｔ１００で、制御回路１２は、リセット信号ＲＳＴの状態をロウ状態にすることによって、短絡制御素子ＳＷｒの両端を開放する。これにより、リセット用電圧源Ｖｒｓｔから短絡信号線Ｗｓへの初期電位の供給は、停止する。

　時刻ｔ１０１で、ドライバ選択回路１５１は、入力信号ＩＮ０及びＩＮｎ－１の状態をロウ状態からハイ状態へと遷移させる一方で、入力信号ＩＮ１及びＩＮｎの状態をハイ状態からロウ状態へと遷移させ、入力信号ＩＮ０、ＩＮ１、ＩＮｎ－１及びＩＮｎを対応する送信ドライバ１５２Ａに入力する。また、時刻ｔ１０１で、制御回路１２は、送信ドライバ１５２Ａの状態をハイインピーダンス状態にする。

　時刻ｔ１０１で、制御回路１２は、制御信号ＣＴＤ０、ＣＴＤｎ－１、ＣＴＵ１及びＣＴＵｎの状態をハイ状態からロウ状態へと遷移させ、制御信号ＣＴＤ０、ＣＴＤｎ－１、ＣＴＵ１及びＣＴＵｎを短絡制御素子ＳＷＤ０、ＳＷＤｎ－１、ＳＷＵ１及びＳＷＵｎに出力することによって、短絡制御素子ＳＷＤ０、ＳＷＤｎ－１、ＳＷＵ１及びＳＷＵｎの両端を開放する。

　時刻ｔ１０１から所定の時間が経過した時刻ｔ１０２で、制御回路１２は、制御信号ＣＴＵ０、ＣＴＵｎ－１、ＣＴＤ１及びＣＴＤｎの状態をロウ状態からハイ状態へと遷移させ、制御信号ＣＴＵ０、ＣＴＵｎ－１、ＣＴＤ１及びＣＴＤｎを短絡制御素子ＳＷＵ０、ＳＷＵｎ－１、ＳＷＤ１及びＳＷＤｎに出力することによって、短絡制御素子ＳＷＵ０、ＳＷＵｎ－１、ＳＷＤ１及びＳＷＤｎの両端を短絡する。また、時刻ｔ１０２で、制御回路１２は、送信ドライバ１５２Ａの状態を出力状態にする。

　これにより、時刻ｔ１０２で、送信信号ＯＵＴ１及びＯＵＴｎに対応する送信ドライバ１５２Ａから短絡信号線Ｗｓを介して容量素子Ｃｅｘｔと、送信信号ＯＵＴ０及びＯＵＴｎ－１に対応する送信ドライバ１５２Ａとに対して電荷が供給されることによって、送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎの電位は、中間電位への遷移を開始する。

　時刻ｔ１０３で、送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎの電位は、中間電位へと到達する。時刻ｔ１０３で、電流制御素子ＤＵは、第二の方向の電流経路を非導通にする。また、時刻ｔ１０３で、電流制御素子ＤＤは、第一の方向の電流経路を非導通にする。また、時刻ｔ１０３で、送信信号ＯＵＴ０及びＯＵＴｎ‐１に対応する送信ドライバ１５２Ａは、対応する出力信号線Ｗｏｕｔに電荷を供給する。これにより、時刻ｔ１０３で、送信信号ＯＵＴ０及びＯＵＴｎ―１の電位は、中間電位からハイレベルに遷移を開始する。また、時刻ｔ１０３で、送信信号ＯＵＴ１及びＯＵＴｎに対応する送信ドライバ１５２Ａは、対応する出力信号線Ｗｏｕｔから電荷を引き抜く。これにより、時刻ｔ１０３で、送信信号ＯＵＴ１及びＯＵＴｎの電位は、中間電位からロウレベルに遷移を開始する。

　時刻ｔ１０４で、対応する送信ドライバ１５２Ａから電荷が供給されることによって、送信信号ＯＵＴ０及びＯＵＴｎ－１の電位は、ハイレベルに到達する。また、時刻ｔ１０４で、対応する送信ドライバ１５２Ａから電荷が引き抜かれることによって、送信信号ＯＵＴ１及びＯＵＴｎの電位は、ロウレベルに到達する。

　時刻ｔ１０５で、制御回路１２は、制御信号ＣＴＵ０、ＣＴＵｎ－１、ＣＴＤ１及びＣＴＤｎの状態をハイ状態からロウ状態へと遷移させ、制御信号ＣＴＵ０、ＣＴＵｎ－１、ＣＴＤ１及びＣＴＤｎを短絡制御素子ＳＷＵ０、ＳＷＵｎ－１、ＳＷＤ１及びＳＷＤｎに出力することによって、短絡制御素子ＳＷＵ０、ＳＷＵｎ－１、ＳＷＤ１及びＳＷＤｎの両端を開放する。また、時刻ｔ１０５で、制御回路１２は、送信ドライバ１５２Ａの状態をハイインピーダンス状態にする。

　時刻ｔ１０５から所定の時間が経過した時刻ｔ１０６で、制御回路１２は、制御信号ＣＴＤ０、ＣＴＤｎ－１、ＣＴＵ１及びＣＴＵｎの状態をロウ状態からハイ状態へと遷移させ、制御信号ＣＴＤ０、ＣＴＤｎ－１、ＣＴＵ１及びＣＴＵｎを短絡制御素子ＳＷＤ０、ＳＷＤｎ－１、ＳＷＵ１及びＳＷＵｎに出力することによって、短絡制御素子ＳＷＤ０、ＳＷＤｎ－１、ＳＷＵ１及びＳＷＵｎの両端を短絡する。また、時刻ｔ１０６で、制御回路１２は、送信ドライバ１５２Ａの状態を出力状態にする。

　これにより、時刻ｔ１０６で、送信信号ＯＵＴ０及びＯＵＴｎ―１に対応する送信ドライバ１５２Ａから短絡信号線Ｗｓを介して容量素子Ｃｅｘｔと、送信信号ＯＵＴ１及びＯＵＴｎに対応する送信ドライバ１５２Ａとに対して電荷が供給されることによって、送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎの電位は、中間電位への遷移を開始する。

　時刻ｔ１０７で、送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎの電位は、中間電位へと到達する。時刻ｔ１０７で、電流制御素子ＤＵは、第二の方向の電流経路を非導通にする。また、時刻ｔ１０７で、電流制御素子ＤＤは、第一の方向の電流経路を非導通にする。また、時刻ｔ１０７で、送信信号ＯＵＴ１及びＯＵＴｎに対応する送信ドライバ１５２Ａは、対応する出力信号線Ｗｏｕｔに電荷を供給する。これにより、時刻ｔ１０７で、送信信号ＯＵＴ１及びＯＵＴｎの電位は、中間電位からハイレベルに遷移を開始する。また、時刻ｔ１０７で、送信信号ＯＵＴ０及びＯＵＴｎ―１に対応する送信ドライバ１５２Ａは、対応する出力信号線Ｗｏｕｔから電荷を引き抜く。これにより、時刻ｔ１０７で、送信信号ＯＵＴ０及びＯＵＴｎ―１の電位は、中間電位からロウレベルに遷移を開始する。

　時刻ｔ１０８で、対応する送信ドライバ１５２Ａから電荷が供給されることによって、送信信号ＯＵＴ１及びＯＵＴｎの電位は、ハイレベルに到達する。また、時刻ｔ１０８で、対応する送信ドライバ１５２Ａから電荷が引き抜かれることによって、送信信号ＯＵＴ０及びＯＵＴｎ―１の電位は、ロウレベルに到達する。

　以上、出力回路１５Ｃにおける各信号の電位の遷移について説明した。次に、出力回路１５Ｃの一連の処理の流れについて詳しく説明する。図１６は、第三実施形態に係る出力回路１５Ｃの一連の処理の流れを示すフローチャートである。

（ステップＳＰ６０）
　送信ドライバ１５２Ａは、ドライバ選択回路１５１から入力される入力信号ＩＮに対して、線状電極２２から信号を送信できる電位差まで信号を増幅し、該増幅した信号を送信信号ＯＵＴとして、送信信号ＯＵＴを対応する出力信号線Ｗｏｕｔに送信する。そして、処理は、ステップＳＰ６２の処理に移行する。

（ステップＳＰ６２）
　制御回路１２は、送信信号ＯＵＴの信号波形がロウレベルからハイレベルに立ち上がるタイミングか否かを判断する。該判断が肯定の場合、処理は、ステップＳＰ６４の処理に移行する一方で、該判断が否定の場合、処理は、ステップＳＰ６８の処理に移行する。

（ステップＳＰ６４）
　制御回路１２は、各短絡制御素子ＳＷＤの両端を開放するように制御する。そして、処理は、ステップＳＰ６６の処理に移行する。

（ステップＳＰ６６）
　制御回路１２は、各短絡制御素子ＳＷＵの両端を短絡するように制御する。これにより、電位がハイレベルである出力信号線Ｗｏｕｔに対応する送信ドライバ１５２Ａから短絡信号線Ｗｓを介して、容量素子Ｃｅｘｔと電位がロウレベルである出力信号線Ｗｏｕｔに対応する送信ドライバ１５２Ａとに電位が供給される。各送信ドライバ１５２Ａｎｉ対応する出力信号線Ｗｏｕｔ及び短絡信号線Ｗｓの電位は、まず中間電位に遷移する。続いて、各送信ドライバ１５２Ａに対応する出力信号線Ｗｏｕｔの電位は、中間電位からハイレベルに遷移する。

（ステップＳＰ６８）
　制御回路１２は、送信信号ＯＵＴの信号波形がハイレベルからロウレベルに立ち下がるタイミングか否かを判断する。該判断が肯定の場合、処理は、ステップＳＰ７０の処理に移行する。一方で、該判断が否定の場合、図１６に示す一連の処理は、終了する。

（ステップＳＰ７０）
　制御回路１２は、各短絡制御素子ＳＷＵの両端を開放するように制御する。そして、処理は、ステップＳＰ７２の処理に移行する。

（ステップＳＰ７２）
　制御回路１２は、各短絡制御素子ＳＷＤの両端を短絡するように制御する。これにより、電位がハイレベルである出力信号線Ｗｏｕｔに対応する送信ドライバ１５２Ａから短絡信号線Ｗｓを介して、容量素子Ｃｅｘｔと電位がロウレベルである出力信号線Ｗｏｕｔに対応する送信ドライバ１５２Ａとに電位が供給される。各送信ドライバ１５２Ａに対応する出力信号線Ｗｏｕｔ及び短絡信号線Ｗｓの電位は、まず中間電位に遷移する。続いて、各送信ドライバ１５２Ａに対応する出力信号線Ｗｏｕｔの電位は、中間電位からロウレベルに遷移する。

＜効果＞
　以上、本実施形態では、センサコントローラ１０は、制御信号ＣＴＵ及びＣＴＤを送信する制御回路１２を備え、中間電位供給部１５３Ｃが、短絡信号線Ｗｓと、一端が対応する送信ドライバ１５２Ａの負電源端子に接続され、他端が短絡信号線Ｗｓに接続され、制御信号ＣＴＤに従って、負電源端子から短絡信号線Ｗｓに向かう第一の方向のみ導通する複数の第一の出力制御回路１５５Ａと、一端が対応する送信ドライバ１５２Ａの正電源端子に接続され、他端が短絡信号線Ｗｓに接続され、制御信号ＣＴＵに従って、対応する短絡信号線Ｗｓから正電源端子に向かう第二の方向のみ導通する複数の第二の出力制御回路１５６Ａと、を有する。

　この構成によれば、出力制御回路１５５Ａは、短絡信号線Ｗｓの電位が対応する送信ドライバ１５２Ａの負電源端子の電位を上回ったタイミングで第一の方向の電流経路を非導通にする。また、出力制御回路１５６Ａは、対応する送信ドライバ１５２Ａの正電源端子の電位が短絡信号線Ｗｓの電位を上回ったタイミングで第二の方向の電流経路を非導通にする。したがって、本発明によれば、センサコントローラ１０が必要な期間だけ中間電位供給部１５３Ｃから送信ドライバ１５２Ａに中間電位を供給するため、センサコントローラ１０は、従来構成と比べて、出力信号線Ｗｏｕｔにスイッチなどの素子を接続することなく消費電力を削減できる。

　また、本実施形態では、第一の出力制御回路１５５Ｂは、ソース端子が負電源端子に接続され、ドレイン端子が短絡信号線Ｗｓに接続され、ゲート端子に第一の電位（ロウレベル）が供給されるか又は送信ドライバ１５２Ａ及び中間電位供給部１５３Ｃとは異なる電圧源ＶＢから中間電位が供給されるＮ型トランジスタを有する。また、第二の出力制御回路１５６Ｂは、ソース端子が正電源端子に接続され、ドレイン端子が短絡信号線Ｗｓに接続され、ゲート端子に第二の電位（ハイレベル）が供給されるか又は送信ドライバ１５２Ａ及び中間電位供給部１５３Ｃとは異なる電圧源ＶＢから中間電位が供給されるＰ型トランジスタを有する。

　この構成によれば、出力制御回路１５５Ａ及び１５６Ａは、電流制御素子ＤＵ及びＤＤに変えてトランジスタによって構成されるため、部品のコストを削減することができる。

　また、本実施形態では、制御回路１２は、対応する送信ドライバ１５２Ａの信号波形の電位が立ち下がるタイミングで第二の方向のみ導通し、対応する送信ドライバ１５２Ａの信号波形の電位が立ち上がるタイミングで非導通とするように第一の出力制御回路１５５Ａを制御する。また、制御回路１２は、対応する送信ドライバ１５２Ａの信号波形の電位が立ち上がるタイミングで第一の方向のみを導通し、対応する送信ドライバ１５２Ａの信号波形の電位が立ち下がるタイミングで非導通とするように第二の出力制御回路１５６Ａを制御する。

　この構成によれば、センサコントローラ１０が必要な期間だけ中間電位供給部１５３Ｃから送信ドライバ１５２Ａに中間電位を供給するため、センサコントローラ１０は、従来構成と比べて、出力信号線Ｗｏｕｔにスイッチなどの素子を接続することなく消費電力を削減できる。

　また、本実施形態では、中間電位供給部１５３Ｃは、送信ドライバ１５２Ａとは別の電圧源Ｖｍｉｄ又は容量素子Ｃｅｘｔを有する電位生成部１５４Ｂを有し、第一の電位（ロウレベル）から第二の電位（ハイレベル）への遷移又は第二の電位（ハイレベル）から第一の電位（ロウレベル）への遷移を開始するタイミングから送信ドライバ１５２Ａの正電源端子又は負電源端子の電位が中間電位に至るまでの期間、電位生成部１５４Ｂから電圧を出力することによって、中間電位を前記送信ドライバ１５２Ａに供給する。

―――第四実施形態―――
　以上、第三実施形態について説明した。続いて、第四実施形態について説明する。

＜回路構成＞
　図１２は、第四実施形態に係る中間電位供給部１５３Ｄを含む出力回路１５Ｄの回路構成の一例を示した図である。

　図１２に示すように、出力回路１５Ｄは、ドライバ選択回路１５１と、複数の送信ドライバ１５２Ａと、中間電位供給部１５３Ｄとを含んで構成される。なお、本図において、ドライバ選択回路１５１は、ｎ＋１個の送信ドライバ１５２Ａを選択するものとする。また、線状電極２２は、負荷容量として容量素子Ｃｏｕｔを有しているものとする。容量素子Ｃｏｕｔの静電容量は、例えば、約１２００ｐＦである。なお、ドライバ選択回路１５１及び送信ドライバ１５２Ａについては、第一実施形態と同様であるため、その説明を省略する。

　中間電位供給部１５３Ｄは、電位生成部１５４Ｂと、複数の出力制御回路１５５ＢＤ及び１５６Ｃと、短絡信号線Ｗｓｕ及びＷｓｄと、短絡制御素子ＳＷｒとを含んで構成される。なお、電位生成部１５４Ｂ及び短絡制御素子ＳＷｒについては、上述したものと同様であるため、その説明を省略する。

　出力制御回路１５５Ｂは、例えば、短絡制御素子ＳＷＤＵ０及びＳＷＤＤ０と、電流制御素子ＤＤとを含んで構成される。出力制御回路１５５Ｂは、対応する送信ドライバ１５２Ｂ毎に設けられ、制御回路１２から対応する送信ドライバ１５２Ｂ毎に出力される制御信号ＣＴＤＤ及びＣＴＤＤに従って、対応する送信ドライバ１５２Ａの負電源端子の電位を短絡信号線Ｗｓｕ及びＷｓｄに供給する。具体的には、出力制御回路１５５Ｂは、制御信号ＣＴＤＵの状態がハイ状態の場合、対応する送信ドライバ１５２Ａの負電源端子の電位を短絡信号線Ｗｓｕに供給する一方で、制御信号ＣＴＤＵの状態がロウ状態の場合、対応する送信ドライバ１５２Ａの負電源端子から短絡信号線Ｗｓｕへの電位の供給を停止する。また、出力制御回路１５５Ｂは、制御信号ＣＴＤＤの状態がハイ状態の場合、対応する送信ドライバ１５２Ａの負電源端子の電位を短絡信号線Ｗｓｄに供給する一方で、制御信号ＣＴＤＤの状態がロウ状態の場合、対応する送信ドライバ１５２Ａの負電源端子から短絡信号線Ｗｓｄへの電位の供給を停止する。

　出力制御回路１５６Ｂは、例えば、短絡制御素子ＳＷＵＵ及びＳＷＵＤと、電流制御素子ＤＵとを含んで構成される。出力制御回路１５６Ｂは、対応する送信ドライバ１５２Ａ毎に設けられ、制御回路１２から対応する送信ドライバ１５２Ａ毎に出力される制御信号ＣＴＵＵ及びＣＴＵＤに従って、短絡信号線Ｗｓｕ及びＷｓｄの電位を対応する送信ドライバ１５２Ａの正電源端子に供給する。具体的には、出力制御回路１５６Ｂは、制御信号ＣＴＵＵの状態がハイ状態の場合、短絡信号線Ｗｓｕの電位を対応する送信ドライバ１５２Ａの正電源端子に供給する一方で、制御信号ＣＴＵＵの状態がロウ状態の場合、短絡信号線Ｗｓｕから対応する送信ドライバ１５２Ａの正電源端子への電位の供給を停止する。また、出力制御回路１５６Ｂは、制御信号ＣＴＵＤの状態がハイ状態の場合、短絡信号線Ｗｓｄの電位を対応する送信ドライバ１５２Ａの正電源端子に供給する一方で、制御信号ＣＴＵＤの状態がロウ状態の場合、短絡信号線Ｗｓｄから対応する送信ドライバ１５２Ａの正電源端子への電位の供給を停止する。

　短絡制御素子ＳＷＤＵ、ＳＷＤＤ、ＳＷＵＵ及びＳＷＵＤは、例えば、トランジスタやスイッチ素子であり、入力される信号に従って、両端を短絡又は開放する。具体的には、短絡制御素子ＳＷＤＵ、ＳＷＤＤ、ＳＷＵＵ及びＳＷＵＤは、入力される信号の状態がハイ状態の場合、その両端を短絡する一方で、入力される信号の状態がロウ状態の場合、その両端を開放する。

　短絡制御素子ＳＷＤＵは、一端が短絡信号線Ｗｓｕに接続され、他端が電流制御素子ＤＤのカソード端子に接続される。短絡制御素子ＳＷＤＵは、制御回路１２から対応する送信ドライバ１５２Ａ毎に出力される制御信号ＣＴＤＵに従って、その両端を短絡又は開放する。

　短絡制御素子ＳＷＤＤは、一端が短絡信号線Ｗｓｄに接続され、他端が電流制御素子ＤＤのカソード端子に接続される。短絡制御素子ＳＷＤＤは、制御回路１２から対応する送信ドライバ１５２Ａ毎に出力される制御信号ＣＴＤＤに従って、その両端を短絡又は開放する。

　短絡制御素子ＳＷＵＵは、一端が短絡信号線Ｗｓｕに接続され、他端が電流制御素子ＤＵのアノード端子に接続される。短絡制御素子ＳＷＵＵは、制御回路１２から対応する送信ドライバ１５２Ａ毎に出力される制御信号ＣＴＵＵに従って、その両端を短絡又は開放する。

　短絡制御素子ＳＷＵＤは、一端が短絡信号線Ｗｓｄに接続され、他端が電流制御素子ＤＵのアノード端子に接続される。短絡制御素子ＳＷＵＤは、制御回路１２から対応する送信ドライバ１５２Ａ毎に出力される制御信号ＣＴＵＤに従って、その両端を短絡又は開放する。

　電流制御素子ＤＤは、例えば、ダイオードであり、アノード端子が対応する送信ドライバ１５２Ａの負電源端子に接続され、カソード端子が短絡制御素子ＳＷＤＵの他端及びＳＷＤＤの他端に接続される。電流制御素子ＤＤは、対応する送信ドライバ１５２Ａの負電源端子から短絡制御素子ＳＷＤＵ及びＳＷＤＤに向かう方向の電流経路が導通する一方で、短絡制御素子ＳＷＤＵ及びＳＷＤＤから対応する送信ドライバ１５２Ａの負電源端子に向かう方向の電流経路が非導通となる。

　電流制御素子ＤＵは、例えば、ダイオードであり、アノード端子が短絡制御素子ＳＷＵＵ及びＳＷＵＤに接続され、カソード端子が対応する送信ドライバ１５２Ａの正電源端子に接続される。電流制御素子ＤＵは、短絡制御素子ＳＷＵＵ及びＳＷＵＤから対応する送信ドライバ１５２Ａの正電源端子に向かう方向の電流経路が導通する一方で、対応する送信ドライバ１５２Ａの正電源端子から短絡制御素子ＳＷＵＵ及びＳＷＵＤに向かう方向の電流経路が非導通となる。

　以上のように構成される出力回路１５Ｄにおいて、制御回路１２は、送信ドライバ１５２Ａ毎に、コード（例えば直交コード）に従う値を割り振り、対応する送信ドライバ１５２Ａを短絡信号線Ｗｓｕ及びＷｓｄのいずれに接続するかを決定する。具体的には、制御回路１２は、例えば、ある送信ドライバ１５２Ａに対応する直交コードの値が「０」である場合は、ある送信ドライバ１５２Ａを短絡信号線Ｗｓｕに接続することを決定する一方で、ある送信ドライバ１５２Ａに対応する直交コードの値が「１」である場合は、ある送信ドライバ１５２Ａを短絡信号線Ｗｓｄに接続することを決定する。なお、送信ドライバ１５２Ａ毎に割り振る値を決めるコードは、「０」の値と「１」の値をそれぞれ同程度の割合で含んでいることが望ましい。

　制御回路１２は、入力信号ＩＮ０～ＩＮｎのいずれかの状態がハイ状態からロウ状態に遷移するタイミングにおいて、短絡信号線Ｗｓｕに接続すると決定した送信ドライバ１５２Ａに対応する短絡制御素子ＳＷＤＵを短絡状態に制御する一方で、短絡信号線Ｗｓｄに接続すると決定した送信ドライバ１５２Ａに対応する短絡制御素子ＳＷＤＤを短絡状態に制御する。したがって、短絡信号線Ｗｓｕに接続すると決定した送信ドライバ１５２Ａから短絡信号線Ｗｓｕに向かう方向と、短絡信号線Ｗｓｄに接続すると決定した送信ドライバ１５２Ａから短絡信号線Ｗｓｄに向かう方向とがそれぞれ導通する。これにより、対応する送信ドライバ１５２Ａから短絡信号線Ｗｓｕを介して容量素子Ｃｅｘｔの一端に電荷が供給される一方で、対応する送信ドライバ１５２Ａから短絡信号線Ｗｓｄを介して容量素子Ｃｅｘｔの他端に電荷が供給され、出力信号線Ｗｏｕｔの電位と、短絡信号線Ｗｓｕ及びＷｓｄの電位と、容量素子Ｃｅｘｔの両端の電位とが中間電位に至る。

　続いて、制御回路１２は、各出力信号線Ｗｏｕｔと、短絡信号線Ｗｓｕ及びＷｓｄと、容量素子Ｃｅｘｔの両端との電位が中間電位に至ったタイミングで、短絡制御素子ＳＷＤＵ及びＳＷＤＤを開放状態に制御する。これにより、各送信ドライバ１５２Ａに対応する出力信号線Ｗｏｕｔの電位は、対応する送信ドライバ１５２Ａによってロウレベルまで遷移し、線状電極２２を介して送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎが送信される。

　これに対して、制御回路１２は、入力信号ＩＮ０～ＩＮｎのいずれかの状態がロウ状態からハイ状態に遷移するタイミングにおいて、短絡信号線Ｗｓｕに接続すると決定した送信ドライバ１５２Ａに対応する短絡制御素子ＳＷＵＵを短絡状態に制御する一方で、短絡信号線Ｗｓｄに接続すると決定した送信ドライバ１５２Ａに対応する短絡制御素子ＳＷＤＵを短絡状態に制御する。したがって、短絡信号線Ｗｓｕから短絡信号線Ｗｓｕに接続すると決定した送信ドライバ１５２Ａに向かう方向と、短絡信号線Ｗｓｄから短絡信号線Ｗｓｄに接続すると決定した送信ドライバ１５２Ａに向かう方向とがそれぞれ導通する。これにより、容量素子Ｃｅｘｔの一端から短絡信号線Ｗｓｕを介して対応する送信ドライバ１５２Ａに電荷が供給される一方で、容量素子Ｃｅｘｔの他端から短絡信号線Ｗｓｄを介して対応する送信ドライバ１５２Ａに電荷が供給され、出力信号線Ｗｏｕｔの電位と、短絡信号線Ｗｓｕ及びＷｓｄの電位と、容量素子Ｃｅｘｔの両端の電位とが中間電位に至る。

　続いて、制御回路１２は、各出力信号線Ｗｏｕｔと、短絡信号線Ｗｓｕ及びＷｓｄと、容量素子Ｃｅｘｔの両端との電位が中間電位に至ったタイミングで、短絡制御素子ＳＷＵＵ及びＳＷＵＤを開放状態に制御する。これにより、各送信ドライバ１５２Ａに対応する出力信号線Ｗｏｕｔの電位は、対応する送信ドライバ１５２Ｂによってハイレベルまで遷移し、線状電極２２を介して送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎが送信される。

＜出力回路に係る一連の動作の流れ＞
　以上、出力回路１５Ｄの構成について説明した。次に、出力回路１５Ｄにおける各信号の電位の遷移について詳しく説明する。図１３は、第四実施形態に係る出力回路１５Ｄにおける各信号の電位の遷移を示すタイミングチャートである。なお、本図において、制御回路１２は、送信信号ＯＵＴ０及びＯＵＴｎ－１に対応する出力信号線Ｗｏｕｔを短絡信号線Ｗｓｕに接続し、送信信号ＯＵＴ１及びＯＵＴｎに対応する出力信号線Ｗｏｕｔを短絡信号線Ｗｓｄに接続するように決定するものとする。

　時刻ｔ１２０で、制御回路１２は、リセット信号ＲＳＴの状態をロウ状態にすることによって、短絡制御素子ＳＷｒの両端を開放する。これにより、容量素子Ｃｅｘｔの両端は、開放される。

　時刻ｔ１２１で、ドライバ選択回路１５１は、入力信号ＩＮ０及びＩＮｎ－１の状態をロウ状態からハイ状態へと遷移させる一方で、入力信号ＩＮ１及びＩＮｎの状態をハイ状態からロウ状態へと遷移させ、入力信号ＩＮ０、ＩＮ１、ＩＮｎ－１及びＩＮｎを対応する送信ドライバ１５２Ａに入力する。

　時刻ｔ１２１で、制御回路１２は、制御信号ＣＴＵＵ０、ＣＴＵＵｎ－１、ＣＴＤＤ１及びＣＴＤＤｎの状態をハイ状態からロウ状態へと遷移させ、制御信号ＣＴＵＵ０、ＣＴＵＵｎ－１、ＣＴＤＤ１及びＣＴＤＤｎを対応する短絡制御素子ＳＷＵＵ及びＳＷＤＤに出力することによって、短絡制御素子ＳＷＵＵ及びＳＷＤＤの両端を開放する。また、時刻ｔ１２１で、制御回路１２は、送信ドライバ１５２Ａの状態をハイインピーダンス状態にする。

　時刻ｔ１２１から所定の時間が経過した時刻ｔ１２２で、制御回路１２は、制御信号ＣＴＤＵ０、ＣＴＤＵｎ－１、ＣＴＵＤ１及びＣＴＵＤｎの状態をロウ状態からハイ状態へと遷移させ、制御信号ＣＴＤＵ０、ＣＴＤＵｎ－１、ＣＴＵＤ１及びＣＴＵＤｎを対応する短絡制御素子ＳＷＤＵ及びＳＷＵＤに出力することによって、対応する短絡制御素子ＳＷＤＵ及びＳＷＵＤの両端を短絡する。また、時刻ｔ１２２で、制御回路１２は、送信ドライバ１５２Ａの状態を出力状態にする。

　これにより、時刻ｔ１２２で、送信信号ＯＵＴ１及びＯＵＴｎに対応する送信ドライバ１５２Ａから短絡信号線Ｗｓｕを介して容量素子Ｃｅｘｔの他端に電荷が供給される一方で、容量素子Ｃｅｘｔの一端から短絡信号線Ｗｓｄを介して送信信号ＯＵＴ０及びＯＵＴｎ―１に対応する送信ドライバ１５２Ａに電荷が供給されることによって、送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎの電位は、中間電位への遷移を開始する。

　時刻ｔ１２３で、送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎの電位は、中間電位へと到達する。これにより、時刻ｔ１２３で、電流制御素子ＤＵ及びＤＤは非導通になる。また、時刻ｔ１２３で、送信信号ＯＵＴ０及びＯＵＴｎ‐１に対応する送信ドライバ１５２Ａは、対応する出力信号線Ｗｏｕｔに電荷を供給する。これにより、時刻ｔ１２３で、送信信号ＯＵＴ０及びＯＵＴｎ―１の電位は、中間電位からハイレベルに遷移を開始する。また、時刻ｔ１２３で、送信信号ＯＵＴ１及びＯＵＴｎに対応する送信ドライバ１５２Ａは、対応する出力信号線Ｗｏｕｔから電荷を引き抜く。これにより、時刻ｔ１２３で、送信信号ＯＵＴ１及びＯＵＴｎの電位は、中間電位からロウレベルに遷移を開始する。

　時刻ｔ１２４で、対応する送信ドライバ１５２Ａから電荷が供給されることによって、送信信号ＯＵＴ０及びＯＵＴｎ－１の電位は、ハイレベルに到達する。また、時刻ｔ１２４で、対応する送信ドライバ１５２Ａから電荷が引き抜かれることによって、送信信号ＯＵＴ１及びＯＵＴｎの電位は、ロウレベルに到達する。

　時刻ｔ１２５で、制御回路１２は、制御信号ＣＴＤＵ０、ＣＴＤＵｎ－１、ＣＴＵＤ１及びＣＴＵＤｎの状態をハイ状態からロウ状態へと遷移させ、制御信号ＣＴＤＵ０、ＣＴＤＵｎ－１、ＣＴＵＤ１及びＣＴＵＤｎを対応する短絡制御素子ＳＷＤＵ及びＳＷＵＤに出力することによって、対応する短絡制御素子ＳＷＤＵ及びＳＷＵＤの両端を開放する。また、時刻ｔ１２５で、制御回路１２は、送信ドライバ１５２Ａの状態をハイインピーダンス状態にする。

　時刻ｔ１２５から所定の時間が経過した時刻ｔ１２６で、制御回路１２は、制御信号ＣＴＵＵ０、ＣＴＵＵｎ－１、ＣＴＤＤ１及びＣＴＤＤｎの状態をロウ状態からハイ状態へと遷移させ、制御信号ＣＴＵＵ０、ＣＴＵＵｎ－１、ＣＴＤＤ１及びＣＴＤＤｎを対応する短絡制御素子ＳＷＵＵ及びＳＷＤＤに出力することによって、対応する短絡制御素子ＳＷＵＵ及びＳＷＤＤの両端を短絡する。また、時刻ｔ１２６で、制御回路１２は、送信ドライバ１５２Ａの状態を出力状態にする。

　これにより、時刻ｔ１２６で、送信信号ＯＵＴ０及びＯＵＴｎ―１に対応する送信ドライバ１５２Ａから短絡信号線Ｗｓｕを介して容量素子Ｃｅｘｔの一端に電荷が供給され、容量素子Ｃｅｘｔの他端から短絡信号線Ｗｓｄを介して送信信号ＯＵＴ１及びＯＵＴｎに対応する送信ドライバ１５２Ａに対して電荷が供給されることによって、送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎの電位は、中間電位への遷移を開始する。

　時刻ｔ１２７で、送信信号ＯＵＴ０、ＯＵＴ１、ＯＵＴｎ－１及びＯＵＴｎの電位は、中間電位へと到達する。これにより、時刻ｔ１２７で、電流制御素子ＤＵ及びＤＤは非導通になる。また、時刻ｔ１２７で、送信信号ＯＵＴ１及びＯＵＴｎに対応する送信ドライバ１５２Ａは、対応する出力信号線Ｗｏｕｔに電荷を供給する。これにより、時刻ｔ１２７で、送信信号ＯＵＴ１及びＯＵＴｎの電位は、中間電位からハイレベルに遷移を開始する。また、時刻ｔ１２７で、送信信号ＯＵＴ０及びＯＵＴｎ―１に対応する送信ドライバ１５２Ａは、対応する出力信号線Ｗｏｕｔから電荷を引き抜く。これにより、時刻ｔ１２７で、送信信号ＯＵＴ０及びＯＵＴｎ―１の電位は、中間電位からロウレベルに遷移を開始する。

　時刻ｔ１２８で、対応する送信ドライバ１５２Ａから電荷が供給されることによって、送信信号ＯＵＴ１及びＯＵＴｎの電位は、ハイレベルに到達する。また、時刻ｔ１２８で、対応する送信ドライバ１５２Ａから電荷が引き抜かれることによって、送信信号ＯＵＴ０及びＯＵＴｎ―１の電位は、ロウレベルに到達する。

　以上、出力回路１５Ｄにおける各信号の電位の遷移について説明した。なお、出力回路１５Ｄの一連の処理の流れについては、第三実施形態と同様であるため、その説明を省略する。

＜効果＞
　以上、本実施形態では、センサコントローラ１０は、複数の線状電極２１及び２２が面状に配置されてなるタッチセンサ２０に接続される。このセンサコントローラ１０は、正電源端子及び負電源端子を有し、負電源端子に供給される第一の電位（ロウレベル）と正電源端子に供給され第一の電位（ロウレベル）よりも高い電位である第二の電位（ハイレベル）との間で遷移する信号波形を生成し、送信信号として対応する線状電極２２に出力する複数の送信ドライバ１５２Ａと、第一の電位（ロウレベル）と第二の電位（ハイレベル）との間の中間電位を生成し、信号波形の電位が第一の電位（ロウレベル）から第二の電位（ハイレベル）への遷移又は第二の電位（ハイレベル）から第一の電位（ロウレベル）への遷移を開始する時点から送信ドライバ１５２Ａの正電源端子及び負電源端子の電位が中間電位に至る時点までの期間に少なくとも一つの送信ドライバ１５２Ａの正電源端子及び負電源端子のうち少なくとも一つに中間電位を供給し、正電源端子及び負電源端子のうち少なくとも一つの電位が中間電位に至るタイミングで中間電位の供給を停止する中間電位供給部１５３Ｄと、を備える。

　この構成によれば、センサコントローラ１０が必要な期間だけ中間電位供給部１５３Ｄから送信ドライバ１５２Ａに中間電位を供給するため、センサコントローラ１０は、従来構成と比べて、貫通電流を抑制し消費電力を削減できる。

　また、本実施形態では、中間電位供給部１５３Ｄは、対応する送信ドライバ１５２Ａの信号波形の電位が立ち下がるタイミングで、対応する送信ドライバ１５２Ａから電荷を引き抜く複数の第一の出力制御回路１５５Ｂと、対応する送信ドライバ１５２Ａの信号波形の電位が立ち上がるタイミングで、対応する送信ドライバ１５２Ａに中間電位を供給する複数の第二の出力制御回路１５６Ｂと、を有する。

　また、本実施形態では、センサコントローラ１０は、制御信号ＣＴＵＵ、ＣＴＵＤ、ＣＴＤＵ及びＣＴＤＤを送信する制御回路１２を備え、中間電位供給部１５３Ｄが、第一の短絡信号線Ｗｓｕと、第二の短絡信号線Ｗｓｄとを有し、第一の出力制御回路１５５Ｂが、一端が対応する送信ドライバ１５２Ａの負電源端子に接続され、他端が第一の短絡信号線Ｗｓｕ及び第二の短絡信号線Ｗｓｄに接続され、制御信号ＣＴＤＵ及びＣＴＤＤに従って対応する負電源端子から第一の短絡信号線Ｗｓｕ又は第二の短絡信号線Ｗｓｄに向かう方向に導通するか又は非導通となり、第二の出力制御回路１５６Ｂが、一端が対応する送信ドライバ１５２Ａの正電源端子に接続され、他端が第一の短絡信号線Ｗｓｕ及び第二の短絡信号線Ｗｓｄに接続され、制御信号ＣＴＵＵ及びＣＴＵＤに従って第一の短絡信号線Ｗｓｕ及び第二の短絡信号線Ｗｓｄから対応する送信ドライバ１５２Ａの正電源端子に向かう方向に導通するか又は非導通となる。

　この構成によれば、センサコントローラ１０は、短絡信号線Ｗｓｕ及びＷｓｄの電位が対応する送信ドライバ１５２Ａの負電源端子の電位を上回ったタイミングで、対応する送信ドライバ１５２Ａの負電源端子から短絡信号線Ｗｓｕ及びＷｓｄに向かう方向の電流経路を非導通にする。また、センサコントローラ１０は、対応する送信ドライバ１５２Ａの正電源端子の電位が短絡信号線Ｗｓｕ及びＷｓｄの電位を上回ったタイミングで、短絡信号線Ｗｓｕ及びＷｓｄから対応する送信ドライバ１５２Ａの正電源端子に向かう方向の電流経路を非導通にする。したがって、本発明によれば、センサコントローラ１０が必要な期間だけ中間電位供給部１５３Ｄから送信ドライバ１５２Ａに中間電位を供給するため、センサコントローラ１０は、従来構成と比べて、貫通電流を抑制し消費電力を削減できる。

―――変形例―――
　なお、本発明は上記の実施形態に限定されるものではない。すなわち、上記の実施形態に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。また、上記実施形態及び後述する変形例が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

　例えば、上記実施形態では、送信ドライバ１５２毎に割り振る値を決めるコードは、「０」の値と「１」の値をそれぞれ同程度の割合で含んでいることが望ましいことを説明したが、このコードは、「０」の値と「１」の値をそれぞれ４５：５５又は５５：４５程度の割合で含んでいても良い。

　また、上記実施形態では、送信ドライバ１５２は、一本の線状電極２２に対して一つ設けられるが、一本の線状電極２１に対して一つ設けられても良い。すなわち、送信ドライバ１５２は、ドライバ選択回路１５１から入力される入力信号ＩＮに対して、線状電極２１から信号を送信できる電位差まで信号を増幅し、該増幅した信号を送信信号ＯＵＴとして、出力信号線Ｗｏｕｔを介して送信信号ＯＵＴを対応する線状電極２１に送信しても良い。

　また、タッチセンサ２０は、スイッチ素子を有していても良い。さらに、複数の線状電極２２のうち少なくとも一つは、該スイッチ素子の押下を検出しても良い。

　この構成によれば、線状電極２２のうち少なくとも一つがタッチセンサ２０のスイッチの押下を検出する場合においても、貫通電流を抑制し消費電力を削減することができる。

　また、上記実施形態では、送信ドライバ１５２は、出力の状態を出力状態及びハイインピーダンス状態に切り替える機能を有していたが、第三の実施形態及び第四の実施形態において、送信ドライバ１５２は、出力の状態を出力状態及びハイインピーダンス状態に切り替える機能を有していなくても良い。

　この構成によれば、送信ドライバ１５２は、出力の状態を出力状態及びハイインピーダンス状態に切り替える機能を有していなくても、消費電力を削減できる。

１０…センサコントローラ，２０…タッチセンサ，１５２…送信ドライバ，１５３…中間電位供給部

Claims

　複数の検出電極が面状に配置されてなるタッチセンサに接続されるセンサコントローラであって、
　第一の電位が供給される負電源端子及び前記第一の電位よりも高い第二の電位が供給される正電源端子を有するとともに、前記第一の電位と前記第二の電位との間で遷移する信号波形を生成し、送信信号として対応する前記検出電極に出力する複数の送信ドライバと、
　前記送信ドライバとは別の電圧源又は容量素子を含む電位生成部を有し、前記信号波形の電位が前記第一の電位から前記第二の電位への遷移又は前記第二の電位から前記第一の電位への遷移を開始する第一のタイミングで、前記電位生成部から電圧を出力することによって、前記第一の電位と前記第二の電位との間の中間電位を前記正電源端子及び前記負電源端子のうち少なくとも一つに供給する中間電位供給部と、
　を備えるセンサコントローラ。
　前記電位生成部の出力側は、複数の前記送信ドライバのうちの二つ以上に接続される請求項１に記載のセンサコントローラ。
　制御信号を送信する制御回路を備え、
　前記送信ドライバは、前記送信信号を出力する出力モードと、電源線からの前記正電源端子への前記第二の電位の供給及び基準線からの前記負電源端子への前記第一の電位の供給を停止し、出力の状態をハイインピーダンス状態とする停止モードとを有し、
　前記制御回路は、前記第一のタイミングで、前記停止モードにするように前記送信ドライバを制御し、前記第一のタイミングから所定の時間が経過した第二のタイミングで前記送信ドライバを前記出力モードにするように制御する請求項２に記載のセンサコントローラ。
　前記中間電位供給部は、前記制御信号に従って両端が短絡又は開放され、一端が対応する前記正電源端子に接続され、他端が前記電位生成部の出力側に接続される複数の第一の短絡制御素子と、前記制御信号に従って両端が短絡又は開放され、一端が対応する前記負電源端子に接続され、他端が前記電位生成部の出力側に接続される複数の第二の短絡制御素子と、を有し、
　前記制御回路は、前記第一のタイミングで短絡するように前記第一の短絡制御素子及び前記第二の短絡制御素子のうち少なくとも一つを制御し、前記第一のタイミングで短絡した前記第一の短絡制御素子及び前記第二の短絡制御素子のうち少なくとも一つを前記第二のタイミングで開放するように制御する請求項３に記載のセンサコントローラ。
　前記制御回路は、前記第一のタイミングのうち前記信号波形の電位が前記第一の電位から前記第二の電位への遷移を開始するタイミングで、短絡するように前記第一の短絡制御素子を制御し、前記第一のタイミングのうち前記信号波形の電位が前記第二の電位から前記第一の電位への遷移を開始するタイミングで、短絡するように前記第二の短絡制御素子を制御する請求項４の記載のセンサコントローラ。
　前記電位生成部は、前記容量素子を有し、
　前記中間電位供給部は、
　前記容量素子の一端に接続される第一の短絡信号線と、
　前記容量素子の他端に接続される第二の短絡信号線と、
　前記制御信号に従って両端が短絡又は開放され、一端が対応する前記送信ドライバの前記正電源端子に接続され、他端が前記第一の短絡信号線に接続される複数の第一の短絡制御素子と、
　前記制御信号に従って両端が短絡又は開放され、一端が対応する前記送信ドライバの前記正電源端子に接続され、他端が前記第二の短絡信号線に接続される複数の第二の短絡制御素子と、
　前記制御信号に従って両端が短絡又は開放され、一端が対応する前記送信ドライバの前記負電源端子に接続され、他端が前記第一の短絡信号線に接続される複数の第三の短絡制御素子と、
　前記制御信号に従って両端が短絡又は開放され、一端が対応する前記送信ドライバの前記負電源端子に接続され、他端が前記第二の短絡信号線に接続される複数の第四の短絡制御素子と、
　を有する請求項３に記載のセンサコントローラ。
　前記制御回路は、前記送信ドライバ毎に前記送信ドライバを前記第一の短絡信号線及び前記第二の短絡信号線のうちいずれに接続するかを決定し、前記送信ドライバを前記第一の短絡信号線に接続すると決定した場合、前記第一のタイミングで短絡し、前記第二のタイミングで開放するように対応する前記第一の短絡制御素子及び前記第三の短絡制御素子のうち少なくとも一つを制御し、前記送信ドライバを前記第二の短絡信号線に接続すると決定した場合、前記第一のタイミングで短絡し、前記第二のタイミングで開放するように対応する前記第二の短絡制御素子及び前記第四の短絡制御素子のうち少なくとも一つを制御する請求項６に記載のセンサコントローラ。
　制御信号を送信する制御回路を備え、
　前記中間電位供給部は、
　短絡信号線と、
　一端が対応する前記送信ドライバの前記負電源端子に接続され、他端が前記短絡信号線に接続され、前記制御信号に従って、前記負電源端子から前記短絡信号線に向かう第一の方向のみ導通する複数の第一の出力制御回路と、
　一端が対応する前記送信ドライバの前記正電源端子に接続され、他端が前記短絡信号線に接続され、前記制御信号に従って、対応する前記短絡信号線から前記正電源端子に向かう第二の方向のみ導通する複数の第二の出力制御回路と、
　を有する請求項２に記載のセンサコントローラ。
　前記第一の出力制御回路は、ソース端子が前記負電源端子に接続され、ドレイン端子が前記短絡信号線に接続され、ゲート端子に前記第一の電位が供給されるか又は前記送信ドライバ及び前記中間電位供給部とは異なる電圧源から前記中間電位が供給されるＮ型トランジスタを有し、
　前記第二の出力制御回路は、ソース端子が前記正電源端子に接続され、ドレイン端子が前記短絡信号線に接続され、ゲート端子に前記第二の電位が供給されるか又は前記送信ドライバ及び前記中間電位供給部とは異なる電圧源から前記中間電位が供給されるＰ型トランジスタを有する請求項８に記載のセンサコントローラ。
　前記制御回路は、対応する前記送信ドライバの前記信号波形の電位が立ち下がるタイミングで前記第一の方向のみ導通し、対応する前記送信ドライバの前記信号波形の電位が立ち上がるタイミングで非導通とするように前記第一の出力制御回路を制御し、対応する前記送信ドライバの前記信号波形の電位が立ち上がるタイミングで前記第二の方向のみを導通し、対応する前記送信ドライバの前記信号波形の電位が立ち下がるタイミングで非導通とするように前記第二の出力制御回路を制御する請求項８に記載のセンサコントローラ。
　複数の検出電極が面状に配置されてなるタッチセンサに接続されるセンサコントローラであって、
　第一の電位が供給される負電源端子及び前記第一の電位よりも高い第二の電位が供給される正電源端子を有するとともに、前記第一の電位と前記第二の電位との間で遷移する信号波形を生成し、送信信号として対応する前記検出電極に出力する複数の送信ドライバと、
　前記第一の電位と前記第二の電位との間の中間電位を生成し、前記信号波形の電位が前記第一の電位から前記第二の電位への遷移又は前記第二の電位から前記第一の電位への遷移を開始する時点から前記送信ドライバの前記正電源端子及び前記負電源端子の電位が前記中間電位に至る時点までの期間に少なくとも一つの前記送信ドライバの前記正電源端子及び前記負電源端子のうち少なくとも一つに前記中間電位を供給し、前記正電源端子及び前記負電源端子のうち少なくとも一つの電位が前記中間電位に至るタイミングで前記中間電位の供給を停止する中間電位供給部と、
　を備えるセンサコントローラ。
　前記中間電位供給部は、
　対応する前記送信ドライバの前記信号波形の電位が立ち下がるタイミングで、対応する前記送信ドライバから電荷を引き抜く複数の第一の出力制御回路と、
　対応する前記送信ドライバの前記信号波形の電位が立ち上がるタイミングで、対応する前記送信ドライバに前記中間電位を供給する複数の第二の出力制御回路と、
　を有する請求項１１に記載のセンサコントローラ。
　前記中間電位供給部は、前記送信ドライバとは別の電圧源又は容量素子を有する電位生成部を有し、前記第一の電位から前記第二の電位への遷移又は前記第二の電位から前記第一の電位への遷移を開始するタイミングから前記送信ドライバの前記正電源端子又は前記負電源端子の電位が前記中間電位に至るまでの期間、前記電位生成部から電圧を出力することによって、前記中間電位を前記送信ドライバに供給する請求項１１に記載のセンサコントローラ。
　制御信号を送信する制御回路を備え、
　前記中間電位供給部は、第一の短絡信号線と、第二の短絡信号線とを有し、
　前記第一の出力制御回路は、一端が対応する前記送信ドライバの前記負電源端子に接続され、他端が前記第一の短絡信号線及び前記第二の短絡信号線に接続され、前記制御信号に従って対応する前記負電源端子から前記第一の短絡信号線又は前記第二の短絡信号線に向かう方向に導通するか又は非導通となり、
　前記第二の出力制御回路は、一端が対応する前記送信ドライバの前記正電源端子に接続され、他端が前記第一の短絡信号線及び前記第二の短絡信号線に接続され、前記制御信号に従って前記第一の短絡信号線及び前記第二の短絡信号線から対応する前記送信ドライバの前記正電源端子に向かう方向に導通するか又は非導通となる請求項１２に記載のセンサコントローラ。
　前記第一の電位と前記第二の電位との電位差は、５Ｖ以上である、
　請求項１～１４のいずれか一項に記載のセンサコントローラ。
　前記タッチセンサは、スイッチを有し、
　前記検出電極のうち少なくとも一つは、前記スイッチの押下を検出する、
　請求項１に記載のセンサコントローラ。
　複数の検出電極が面状に配置されてなるタッチセンサと、
　前記タッチセンサに接続され、第一の電位が供給される負電源端子及び前記第一の電位よりも高い第二の電位が供給される正電源端子を有するとともに、前記第一の電位と前記第二の電位との間で遷移する信号波形を生成し、送信信号として対応する前記検出電極に出力する複数の送信ドライバと、前記送信ドライバとは別の電圧源又は容量素子を含む電位生成部を有し、前記信号波形の電位が前記第一の電位から前記第二の電位への遷移又は前記第二の電位から前記第一の電位への遷移を開始する第一のタイミングで、前記電位生成部から電圧を出力することによって、前記第一の電位と前記第二の電位との間の中間電位を前記正電源端子及び前記負電源端子のうち少なくとも一つに供給する中間電位供給部とを有するセンサコントローラと、
　を備える電子機器。
　複数の検出電極が面状に配置されてなるタッチセンサと、
　前記タッチセンサに接続され、第一の電位が供給される負電源端子及び前記第一の電位よりも高い第二の電位が供給される正電源端子を有するとともに、前記第一の電位と前記第二の電位との間で遷移する信号波形を生成し、送信信号として対応する前記検出電極に出力する複数の送信ドライバと、前記第一の電位と前記第二の電位との間の中間電位を生成し、前記信号波形の電位が前記第一の電位から前記第二の電位への遷移又は前記第二の電位から前記第一の電位への遷移を開始する時点から前記正電源端子及び前記負電源端子の電位が前記中間電位に至る時点までの期間に少なくとも一つの前記送信ドライバの前記正電源端子及び前記負電源端子のうち少なくとも一つに前記中間電位を供給し、前記正電源端子及び前記負電源端子のうち少なくとも一つの電位が前記中間電位に至るタイミングで前記中間電位の供給を停止する中間電位供給部と、を有するセンサコントローラと、
　を備える電子機器。
　複数の検出電極が面状に配置されてなるタッチセンサに接続されるセンサコントローラの制御方法であって、
　第一の電位が供給される負電源端子及び前記第一の電位よりも高い第二の電位が供給される正電源端子を有する複数の送信ドライバによって、前記第一の電位と前記第二の電位との間で遷移する信号波形を生成することと、
　前記送信ドライバによって生成した前記信号波形を送信信号として対応する前記検出電極に出力することと、
　前記信号波形の電位が前記第一の電位から前記第二の電位への遷移又は前記第二の電位から前記第一の電位への遷移を開始する第一のタイミングで、前記送信ドライバとは別の電圧源又は容量素子を含む電位生成部から前記第一の電位と前記第二の電位との間の中間電位を出力することと、
　前記中間電位を前記正電源端子及び前記負電源端子のうち少なくとも一つに供給することと、
　を含むセンサコントローラの制御方法。
　複数の検出電極が面状に配置されてなるタッチセンサに接続されるセンサコントローラの制御方法であって、
　第一の電位が供給される負電源端子及び前記第一の電位よりも高い第二の電位が供給される正電源端子を有する複数の送信ドライバによって、前記第一の電位と前記第二の電位との間で遷移する信号波形を生成することと、
　前記送信ドライバによって生成した前記信号波形を送信信号として対応する前記検出電極に出力することと、
　前記第一の電位と前記第二の電位との間の中間電位を生成することと、
　前記信号波形の電位が前記第一の電位から前記第二の電位への遷移又は前記第二の電位から前記第一の電位への遷移を開始する時点から前記送信ドライバの前記正電源端子及び前記負電源端子の電位が前記中間電位に至る時点までの期間に少なくとも一つの前記送信ドライバの前記正電源端子及び前記負電源端子のうち少なくとも一つに前記中間電位を供給することと、
　前記正電源端子及び前記負電源端子のうち少なくとも一つの電位が前記中間電位に至るタイミングで前記中間電位の供給を停止することと、
　を含むセンサコントローラの制御方法。