WO2020189397A1 - 積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法 - Google Patents

積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法 Download PDF

Info

Publication number
WO2020189397A1
WO2020189397A1 PCT/JP2020/010177 JP2020010177W WO2020189397A1 WO 2020189397 A1 WO2020189397 A1 WO 2020189397A1 JP 2020010177 W JP2020010177 W JP 2020010177W WO 2020189397 A1 WO2020189397 A1 WO 2020189397A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
piezoelectric
base material
piezoelectric device
amorphous
Prior art date
Application number
PCT/JP2020/010177
Other languages
English (en)
French (fr)
Inventor
中村　大輔
直樹 永岡
愛美 黒瀬
岳人 石川
広宣 待永
Original Assignee
日東電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日東電工株式会社 filed Critical 日東電工株式会社
Priority to CN202080021114.8A priority Critical patent/CN113573897B/zh
Priority to EP20772561.5A priority patent/EP3943292B1/en
Priority to US17/439,806 priority patent/US20220181542A1/en
Priority to KR1020217029141A priority patent/KR20210125554A/ko
Publication of WO2020189397A1 publication Critical patent/WO2020189397A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/025—Electric or magnetic properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H10N30/878—Conductive materials the principal material being non-metallic, e.g. oxide or carbon based

Definitions

  • the present invention relates to a laminate, a piezoelectric device using the laminate, and a method for manufacturing the piezoelectric device.
  • the piezoelectric effect is a phenomenon in which a substance is subjected to pressure to obtain polarization proportional to the pressure.
  • Various sensors such as a pressure sensor, an acceleration sensor, and an acoustic emission (AE) sensor that detects elastic waves have been manufactured by utilizing the piezoelectric effect.
  • AE acoustic emission
  • touch panels have been used as input interfaces for information terminals such as smartphones, and the application of piezoelectric elements to touch panels is increasing.
  • the touch panel is integrally configured with the display device of the information terminal, and high transparency to visible light is required to improve visibility.
  • the piezoelectric layer has high pressure responsiveness.
  • a wurtzite-type metal nitride is arranged as a piezoelectric layer on a flexible insulating film (see, for example, Patent Document 1). Further, a configuration in which an orientation control layer is inserted between a plastic layer and a piezoelectric layer is known (see, for example, Patent Document 2).
  • the functional layer is, for example, a piezoelectric layer, a moisture-sensitive film, an odor-sensitive film, or the like. If the functional layer cracks, the performance of the device deteriorates, and if a leak path is formed, the functional layer may not function as a device.
  • An object of the present invention is to provide a laminate in which the occurrence of cracks in the functional layer is suppressed while maintaining flexibility, a piezoelectric device using the laminate, and a method for manufacturing the same.
  • the laminate has a polymer base material and a crystalline functional layer formed on the first surface of the base material, and the first surface of the base material.
  • the surface roughness of the surface is 3 nm or less in arithmetic mean roughness (Ra).
  • the piezoelectric device is With a polymer base material The piezoelectric layer formed on the first surface of the base material and A pair of electrodes arranged above and below the piezoelectric layer in the stacking direction,
  • the surface roughness of the first surface of the base material is 3 nm or less in arithmetic average roughness (Ra).
  • FIG. 1 is a schematic view of the laminated body 10 of the first embodiment.
  • the laminate 10 has a polymer base material 11 and a crystalline functional layer 12 arranged on one surface of the base material 11.
  • the functional layer 12 is a layer having a specific function, such as a piezoelectric layer that causes polarization according to pressure, a temperature-sensitive magnetic film whose hysteresis characteristics change depending on temperature, and a crystalline nanoporous metal oxide film having a catalytic action. ..
  • the entire laminated body 10 can be made flexible.
  • the thinner the functional layer 12 the greater the influence of the surface shape of the base, and cracks penetrating the functional layer 12 may occur.
  • the surface roughness of the surface of the base material 11 on which the functional layer 12 is formed is set in a range suitable for the expression of the device function.
  • the polymer base material 11 is, for example, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polycarbonate (PC), acrylic resin, cycloolefin polymer, polyimide (PI), or the like.
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PC polycarbonate
  • acrylic resin cycloolefin polymer
  • PI polyimide
  • the thickness of the base material 11 is, for example, 20 to 200 ⁇ m from the viewpoint of both flexibility and strength to support the laminate.
  • a piezoelectric layer for example, is formed as the functional layer 12 on the first surface (upper surface in FIG. 1) of the base material 11.
  • the piezoelectric layer is formed of, for example, a wurtzite-type crystal material.
  • the crystal structure of the wurtzite type is represented by the general formula AB.
  • A is a positive element (A n + ) and B is a negative element (B n- ).
  • B is a negative element
  • zinc oxide ZnO
  • zinc sulfide ZnS
  • zinc selenide ZnSe
  • zinc telluride ZnTe
  • aluminum nitride AlN
  • gallium nitride GaN
  • cadmium selenide CdSe
  • cadmium telluride Cadmium (CdTe) and silicon carbide (SiC) can be used, and only these components or a combination of two or more of these may be used.
  • each component When combining two or more components, each component may be laminated, or a film may be formed using the target of each component. Alternatively, the above-mentioned components or a combination of two or more of these can be used as the main component, and other components can be optionally included.
  • the content of components other than the main component is not particularly limited as long as the effects of the present invention are exhibited. When a component other than the main component is contained, the content of the component other than the main component is preferably 0.1 at.% Or more and 30 at.% Or less.
  • a wurtzite-type material containing ZnO or AlN as a main component is used.
  • the above-mentioned dopant may be one kind, or two or more kinds of dopants may be added in combination. By adding these metals, the frequency of crack occurrence can be reduced.
  • a transparent wurtzite crystal material is used as the material of the piezoelectric layer, it is suitable for application to a display.
  • the thickness of the functional layer 12 is thin, but in the case of the piezoelectric layer, if the film thickness is too thin, sufficient polarization characteristics (piezoelectric responsiveness) Becomes difficult to obtain.
  • the functional layer 12 is formed of a wurtzite-type piezoelectric material, its film thickness is, for example, 50 nm to 2 ⁇ m, more preferably 200 nm to 1 ⁇ m.
  • the surface roughness of the first surface of the base material 11 is 3 nm or less in arithmetic average roughness (Ra).
  • FIG. 2 is a diagram for explaining the surface roughness of the base material 11 suitable for obtaining the piezoelectric characteristics.
  • the horizontal axis is the arithmetic mean roughness (Ra), and the vertical axis is the half width (degree) of the XRC (X-ray Rocking Curve).
  • Arithmetic mean roughness (Ra) is a parameter in the height direction, and is the length interval when a part of the roughness curve obtained by measuring the state of the interface with a roughness meter is extracted with the reference length. It is the average value of the uneven state.
  • an area of 1 ⁇ m ⁇ 1 ⁇ m on the surface of various substrate samples is observed with an AFM (Atomic Force Microscope).
  • AFM Anamic Force Microscope
  • the arithmetic mean roughness (Ra) is measured here using AFM, a method such as a white interferometer or a stylus meter may be used, and the arithmetic mean roughness (Ra) can be evaluated. The method does not matter.
  • the XRC half width is an index showing crystal orientation.
  • a ZnO layer having a thickness of 200 nm is formed on each substrate sample, and the reflection of X-rays from the (0002) plane of ZnO is measured by the locking curve method.
  • the XRC half-value width of the reflected light from the (0002) plane indicates the orientation of the ZnO crystal in the C-axis direction, and the smaller the XRC half-value width, the better the orientation and the greater the polarization in the film thickness direction. It is desirable that the XRC full width at half maximum is less than 15 ° in order to obtain an acceptable piezoelectric property as a device.
  • the surface roughness (Ra) of the base material 11 at this time is in the range of 3 nm or less.
  • a data point D with a surface roughness of 5.6 nm and an XRC full width at half maximum of 12.5 ° is observed, and this data point has local protrusions in the extracted region of the sample substrate. Because it was done. When this protrusion is excluded, the arithmetic mean roughness (Ra) of this region is about 1.8 nm, which is included in the region A where the piezoelectric characteristics can be obtained.
  • the surface roughness range of the base material 11 is required to be 3 nm or less. It is desirable that not only the piezoelectric film but also the crystal film forming the temperature-sensitive magnetic layer and the catalyst layer have good crystal orientation with few pinholes and cracks. Even when these functional layers 12 are formed on the polymer base material 11, it is desirable that the surface roughness of the base material 11 of the base material 11 is 3 nm or less in arithmetic average roughness.
  • Examples of the base material having such a surface roughness range include PET, PEN, PC, acrylic resin, cycloolefin-based polymer, polyimide, etc., and those whose surface surface is smoothed are used. May be good.
  • FIG. 3 is a schematic view of the piezoelectric device 20A using the laminated body 10.
  • the piezoelectric device 20A has a laminated body 10a in which a piezoelectric layer 12a is arranged as a functional layer 12 on a polymer base material 11.
  • the first electrode layer 13, the polymer base material 11, the piezoelectric layer 12a, and the second electrode layer 14 are laminated in this order.
  • the piezoelectric device 20A is used as a piezo actuator.
  • the materials of the first electrode layer 13 and the second electrode layer 14 do not matter as long as they are good conductors.
  • a transparent electrode may be used for at least one of the first electrode layer 13 and the second electrode layer 14 depending on the incident and exit directions of light.
  • the piezoelectric device 20A is manufactured as follows. A polymer film having a surface roughness (arithmetic mean roughness Ra) of at least one surface of 3 nm or less is prepared and used as the base material 11. Assuming that the surface of the main surface of the base material 11 on the side where the piezoelectric layer 12a is formed is the first surface, the surface roughness (Ra) of at least the first surface is 3 nm or less.
  • the first electrode layer 13 is formed on the surface of the base material 11 opposite to the first surface (back surface in FIG. 3).
  • an ITO film is formed by DC (direct current) or RF (radio frequency) magnetron sputtering.
  • a ZnO piezoelectric layer 12a having a film thickness of 50 to 200 nm is formed on the first surface of the base material 11 by, for example, RF magnetron sputtering using a ZnO target.
  • the material of the piezoelectric layer 12a is not limited to ZnO, and as described above, ZnS, ZnSe, ZnTe, AlN, GaN, CdSe, CdTe, SiC, or a combination of two or more of these may be used. Alternatively, these materials or a combination of two or more of these may be used as the main component, and a metal that does not exhibit conductivity when added, such as Si, Mg, V, Ti, Zr, and Li, may be added.
  • the base material 11 When a highly dielectric polymer film is used as the base material 11, the base material 11 can be used as a part of the functional layer. When a conductive polymer film is used as the base material 11, the base material 11 can be used as a part of the electrode.
  • a second electrode layer 14 is formed on the piezoelectric layer 12a.
  • an ITO film may be formed by, for example, DC or RF magnetron sputtering.
  • the ITO film is crystallized at a temperature lower than the melting point of the polymer base material 11 or the glass transition point (for example, 130 ° C.) to form the first electrode layer 13 and the second electrode layer 14.
  • the resistance of the electrode layer 14 may be reduced, but this heat treatment is not essential.
  • the piezoelectric layer 12a is formed on the first surface of the base material 11 having an arithmetic mean roughness Ra of 3 nm, cracks are suppressed, and good polarization characteristics are exhibited. Further, the piezoelectric device 20A has flexibility as a whole, and the device can be applied to a wide range.
  • FIG. 4 is a schematic view of the piezoelectric device 20B.
  • the polymer film 16 is inserted between the piezoelectric layer 12a and the second electrode layer 14. That is, in the piezoelectric device 20B, the first electrode layer 13, the polymer base material 11, the piezoelectric layer 12a, the polymer film 16, and the second electrode layer 14 are laminated in this order.
  • the surface roughness of at least the surface (first surface) on the side where the piezoelectric layer 12a is formed among the main surfaces of the base material 11 is 3 nm or less in arithmetic average roughness Ra.
  • the piezoelectric device 20B can be manufactured as follows.
  • the piezoelectric layer 12a is formed on the first surface of the base material 11, and the first electrode layer 13 is formed on the surface opposite to the first surface to prepare the first portion of the device.
  • a second electrode layer 14 is formed on one surface of the polymer film 16 to prepare a second portion of the device.
  • the other surface of the polymer film 16 of the second part is opposed to the surface of the piezoelectric layer 12a of the first part, and is bonded with an adhesive (not shown).
  • FIG. 5 is a schematic view of the piezoelectric device 20C.
  • the polymer film 16 is arranged above the second electrode layer 14 in the stacking direction. That is, the first electrode layer 13, the polymer base material 11, the piezoelectric layer 12a, the second electrode layer 14, and the polymer film 16 are laminated in this order.
  • the surface roughness of at least the surface (first surface) on the side where the piezoelectric layer 12a is formed among the main surfaces of the base material 11 is 3 nm or less in arithmetic average roughness Ra. Is.
  • the piezoelectric device 20C can be manufactured as follows.
  • the piezoelectric layer 12a is formed on the first surface of the base material 11, and the first electrode layer 13 is formed on the surface opposite to the first surface to prepare the first portion of the device.
  • a second electrode layer 14 is formed on one surface of the polymer film 16 to prepare a second portion of the device.
  • the electrode layer 14 of the second part is opposed to the surface of the piezoelectric layer 12a of the first part, and is bonded with an adhesive (not shown).
  • the polymer film 16 of the uppermost layer can also function as a protective film.
  • FIG. 6 is a schematic view of the laminated body 30 of the second embodiment.
  • the laminate 30 includes a polymer base material 11, an amorphous layer 33 arranged on the base material 11 in the stacking direction, and a crystalline functional layer 12 arranged on the amorphous layer 33.
  • a polymer base material 11 an amorphous layer 33 arranged on the base material 11 in the stacking direction
  • a crystalline functional layer 12 arranged on the amorphous layer 33.
  • the surface roughness of the polymer base material 11 is 3 nm or less in arithmetic average roughness Ra.
  • the crystal orientation of the functional layer 12 is further improved by inserting the amorphous layer 33 between the polymer base material 11 and the functional layer 12.
  • amorphous layer it is not necessary that 100% is strictly amorphous, 90% or more, more preferably 95% or more is amorphous, and the interface with the functional layer 12 A layer that is amorphous on the side.
  • the amorphous layer 33 may be a transparent metal oxide.
  • the thickness of the amorphous layer 33 is, for example, 3 to 200 nm, more preferably 5 to 100 nm.
  • the amorphous layer 33 is an insulating layer
  • silicon oxide (SiOx), silicon nitride (SiN), aluminum nitride (AlN), aluminum oxide (Al 2 O 3 ), gallium nitride (GaN), oxidation Gallium (Ga 2 O 3 ) or the like can be used.
  • ZnO to which Al 2 O 3 and SiO x are added, or GaN, AlN, ZnO or the like to which at least one of Al 2 O 3 , Ga 2 O 3 , SiO x and SiN is added may be used.
  • an acrylic resin, a urethane resin, a melamine resin, an alkyd resin, a siloxane-based polymer, or the like can be used.
  • a thermosetting resin composed of a mixture of a melamine resin, an alkyd resin and an organic silane condensate may be used.
  • the amorphous layer 33 may be formed of an organic film to which a conductive dopant is added and used as an electrode. Alternatively, the amorphous layer 33 may be formed of a conductive metal oxide and used as an electrode.
  • the conductive oxide ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), or the like can be used. These materials are also suitable for devices that require light transmission characteristics.
  • the amorphous layer 33 of the conductive oxide can be formed to a thickness of 5 to 200 nm, more preferably 10 to 100 nm by, for example, DC (direct current) or RF (radio frequency) magnetron sputtering.
  • the tin (Sn) content ratio (Sn / (In + Sn)) may be, for example, 5 to 15 wt%. Within this content range, it is transparent to visible light and an amorphous film can be formed by sputtering at room temperature.
  • the zinc (Zn) content ratio (Zn / (In + Zn)) may be, for example, around 10 wt%.
  • IZO is also transparent to visible light and can form an amorphous film by sputtering at room temperature.
  • the amorphous layer 33 using the above-mentioned material has excellent surface smoothness, and the c-axis of the upper wurtzite-type material can be oriented in the stacking direction. In addition, it has a high gas barrier property and can reduce the influence of gas derived from the polymer base material 11 during film formation.
  • FIG. 7 is a schematic view of the piezoelectric device 40 using the laminated body 30a in which the functional layer 12 is formed of the piezoelectric layer 12a.
  • the amorphous layer 33, the piezoelectric layer 12a, and the electrode layer 14 are laminated in this order on the polymer base material 11.
  • the amorphous layer 33 is formed of a conductive oxide and functions as a first electrode layer.
  • the piezoelectric device 40 is manufactured as follows. A polymer film having a surface roughness (arithmetic mean roughness Ra) of 3 nm or less on the first surface is prepared and used as the base material 11. An amorphous layer 33 having a thickness of 5 to 100 nm is formed on the first surface of the base material 11 with a conductive oxide such as ITO, IZO, IZTO, or IGZO by DC or RF magnetron sputtering.
  • a conductive oxide such as ITO, IZO, IZTO, or IGZO by DC or RF magnetron sputtering.
  • a piezoelectric layer 12a having a film thickness of 50 to 200 nm is formed on the amorphous layer 33 by, for example, RF magnetron sputtering.
  • a second electrode layer 14 is formed on the piezoelectric layer 12a.
  • the amorphous layer 33 is arranged on the smooth polymer base material 11 having an arithmetic mean roughness Ra of 3 nm or less, and the piezoelectric layer 12a is provided on the amorphous layer 33, whereby the piezoelectric layer 12a is formed.
  • the crystal orientation is further improved, and good piezoelectric characteristics can be obtained.
  • FIG. 8 is a schematic view of the laminated body 30b of the third embodiment and the piezoelectric device 50 using the laminated body 30b.
  • the laminate 30b includes a polymer base material 11, an amorphous layer 33b arranged on the base material 11 in the stacking direction, and a first electrode layer 13 arranged on the amorphous layer 33b.
  • It has a piezoelectric layer 12a arranged on the first electrode layer 13.
  • the piezoelectric layer 12a is an example of the crystalline functional layer 12, and its film thickness is 50 to 200 nm.
  • the surface roughness of the polymer base material 11 is 3 nm or less in arithmetic average roughness Ra.
  • the amorphous layer 33b is arranged between the base material 11 and the first electrode layer 13 below the piezoelectric layer 12a.
  • the amorphous layer 33b is formed of an inorganic substance, an organic substance, or a mixture of an inorganic substance and an organic substance.
  • the term "amorphous layer” does not have to be strictly 100% amorphous, 90% or more, more preferably 95% or more is amorphous, and the interface side of the first electrode layer 13 Refers to a layer that is amorphous.
  • the crystal orientation of the first electrode layer 13 is improved, and the piezoelectric layer is further arranged on the first electrode layer 13.
  • the crystal orientation of 12a can be improved.
  • the piezoelectric device 50 can be obtained by arranging the second electrode layer 14 on the upper part of the laminated body 30b. Since the piezoelectric device 50 uses the laminated body 30b, the crystal orientation of the piezoelectric layer 12a is improved, and the piezoelectric characteristics are improved.
  • the present invention has been described above based on a specific embodiment, the present invention is not limited to the above-mentioned example.
  • the laminate 30 of FIG. 6 may be applied to the device structure of FIG. 4 or FIG.
  • the amorphous layer 33 with a conductive organic material, the flexibility of the entire piezoelectric device can be further improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)
  • Piezo-Electric Transducers For Audible Bands (AREA)

Abstract

積層体のフレキシブル性を維持しつつ、機能層でのクラックの発生を低減する。積層体は、高分子の基材と、前記基材の第１の面に形成された結晶性の機能層と、を有し、前記基材の前記第１の面の表面粗さが算術平均粗さ（Ｒａ）で３ｎｍ以下である。

Description

積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法
　本発明は、積層体と、これを用いた圧電デバイス、及び圧電デバイスの製造方法に関する。
　従来から、物質の圧電効果を利用した圧電素子が用いられている。圧電効果は、物質に圧力が加えられることにより、圧力に比例した分極が得られる現象をいう。圧電効果を利用して、圧力センサ、加速度センサ、弾性波を検出するアコースティック・エミッション（ＡＥ）センサ等の様々なセンサが作製されている。
　近年では、スマートフォン等の情報端末の入力インターフェースとしてタッチパネルが用いられ、タッチパネルへの圧電素子の適用も増えている。タッチパネルは情報端末の表示装置と一体的に構成され、視認性を高めるために可視光に対する高い透明性が求められる。一方で、指の操作を正確に検出するために、圧電体層は高い圧力応答性を備えていることが望まれる。
　フレキシブルな絶縁フィルム上に圧電体層としてウルツ鉱型の金属窒化物を配置した構成が知られている（たとえば、特許文献１参照）。また、プラスチック層と圧電体層の間に配向制御層を挿入した構成が知られている（たとえば、特許文献２参照）。
特開２０１８－１３７２６８号公報 特開２０１８－１７０５０３号公報
　高分子の基材の表面に結晶性の機能層を形成する場合、基材表面の凹凸や異物が原因となって、しばしば機能層にマイクロクラックが発生する。基材と結晶性の機能層の間に電極膜を挿入する場合でも、電極膜で基材表面の凹凸を吸収することは難しく、電極の表面に基材の凹凸を反映した凹凸が残る。
　下地の凹凸に起因して機能層にクラック、ピンホール等が発生すると、上下の電極間を電気的に短絡するリークパスとなり得る。機能層の薄膜化にともなって、この現象は顕著になっている。機能層は、たとえば圧電体層、感湿膜、臭気感応膜などであるが、機能層にクラックが生じるとデバイスの性能が劣化し、リークパスが形成されるとデバイスとして機能しない場合が生じ得る。
　本発明は、フレキシブル性を維持しつつ、機能層におけるクラックの発生が抑制された積層体と、これを用いた圧電デバイス、及びその製造方法を提供することを目的とする。
　本発明の第１の態様では、積層体は、高分子の基材と、前記基材の第１の面に形成された結晶性の機能層、とを有し、前記基材の前記第１の面の表面粗さが算術平均粗さ（Ｒａ）で３ｎｍ以下である。
　第２の態様では、圧電デバイスは、
　高分子の基材と、
　前記基材の第１の面に形成された圧電体層と、
　積層方向で前記圧電体層の上部と下部に配置される一対の電極と、
を有し、前記基材の前記第１の面の表面粗さは、算術平均粗さ（Ｒａ）で３ｎｍ以下である。
　上記の構成により、積層体のフレキシブル性を維持しつつ、機能層でのクラックの発生を低減することができる。
第１実施形態の積層体の模式図である。 デバイス特性に必要な表面粗さを説明する図である。 圧電デバイスの構成例である。 圧電デバイスの別の構成例である。 圧電デバイスのさらに別の構成例である。 第２実施形態の積層体の模式図である。 図６の積層体を用いた圧電デバイスの構成例である。 第３実施形態の積層体を用いた圧電デバイスの構成例である。
　＜第１実施形態＞
　図１は、第１実施形態の積層体１０の模式図である。積層体１０は、高分子の基材１１と、基材１１の一方の表面に配置される結晶性の機能層１２を有する。機能層１２は、圧力に応じた分極を生じさせる圧電体層、温度によってヒステリシス特性が変化する感温磁性膜、触媒作用を有する結晶性のナノポーラス金属酸化膜など、特定の機能を有する層である。
　高分子の基材１１を用いることで、積層体１０の全体をフレキシブルにすることができる。フレキシブル性を高めるためには、機能層１２の厚さは、機能の発現を損なわない程度に薄く形成されるのが望ましい。しかし、機能層１２が薄くなるほど、下地の表面形状の影響が大きく、機能層１２を貫通するクラックも発生し得る。
　実施形態では、機能層１２が形成される基材１１の表面の表面粗さを、デバイス機能の発現に適した範囲に設定する。
　高分子の基材１１は、たとえば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、アクリル系樹脂、シクロオレフィン系ポリマー、ポリイミド（ＰＩ）等である。これらの材料の中で、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、アクリル系樹脂、シクロオレフィン系ポリマーは無色透明な材料である。
　基材１１の厚さは、フレキシブル性と、積層体を支持する強度の双方の観点から、一例として２０～２００μｍである。
　基材１１の第１の面（図１では上面）に、機能層１２として、たとえば圧電体層を形成する。圧電体層は、例えばウルツ鉱型の結晶材料で形成される。
　ウルツ鉱型の結晶構造は、一般式ＡＢで表される。ここで、Ａは陽性元素（Ａn+）、Ｂは陰性元素（Ｂn-）である。ウルツ鉱型の圧電材料として、一定レベル以上の圧電特性を示す物質であり、かつ２００℃以下の低温プロセスで結晶化させることができる材料を用いるのが望ましい。一例として、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）、炭化ケイ素（ＳｉＣ）を用いることができ、これらの成分またはこれらの中の２以上の組み合わせのみを用いてもよい。
　２成分以上を組み合わせる場合は、それぞれの成分を積層させてもよいし、各成分のターゲットを用いて成膜してもよい。あるいは、上述した成分またはこれらの中の２以上の組み合わせを主成分として用い、その他の成分を任意に含めることもできる。主成分以外の成分の含有量は、本発明の効果を発揮する範囲であれば特に制限されるものではない。主成分以外の成分を含む場合は、主成分以外の成分の含有量は、好ましくは０．１ ａｔ.％以上３０ ａｔ.％以下である。
　一例として、ＺｎＯまたはＡｌＮを主成分とするウルツ鉱型の材料を用いる。ＺｎＯ、ＡｌＮ等にドーパントとしてケイ素（Ｓｉ）、マグネシウム（Ｍｇ）、バナジウム（Ｖ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、リチウム（Ｌｉ）等、添加した際に導電性を示さない金属を添加してもよい。上記のドーパントは１種類でもよいし、２種類以上のドーパントを組み合わせて添加してもよい。これらの金属を添加することで、クラックの発生頻度を低減することができる。圧電体層の材料として透明なウルツ鉱型結晶材料を用いる場合は、ディスプレイへの適用に適している。
　積層体１０の全体としてのフレキシブルさを確保するには、機能層１２の厚さは薄い方が望ましいが、圧電体層の場合、膜厚が薄すぎると、十分な分極特性（圧電応答性）を得ることが困難になる。ウルツ鉱型の圧電材料で機能層１２を形成する場合、その膜厚は、たとえば５０ｎｍ～２μｍ、より好ましくは２００ｎｍ～１μｍである。
　基材１１の第１の面の表面粗さは、算術平均粗さ（Ｒａ）で３ｎｍ以下である。表面が平滑な基材１１を用いることで、第１の面に形成される機能層１２に、基材１１に由来するクラックが発生することを抑制できる。
　図２は、圧電特性を得るために適した基材１１の表面粗さを説明する図である。横軸が算術平均粗さ（Ｒａ）、縦軸がＸＲＣ（X-ray Rocking Curve）の半値幅（度）である。
　算術平均粗さ（Ｒａ）は高さ方向のパラメータであり、界面の状態を粗さ計で測定して得られる粗さ曲線の一部を基準長さで抜き出したときの、その長さ区間の凹凸状態の平均値である。ここでは、ＡＦＭ（Atomic Force Microscope：原子力間顕微鏡）で種々の基板サンプルの表面の１μｍ×１μｍの領域を観測している。なお、ここではＡＦＭを用いて算術平均粗さ（Ｒａ）を測定しているが、白色干渉計、触針計等の方法を用いてもよく、算術平均粗さ（Ｒａ）が評価可能であればその方法は問わない。
　ＸＲＣ半値幅は、結晶配向性を示す指標である。ここでは、各基材サンプルの上に、厚さ２００ｎｍのＺｎＯ層を形成し、ロッキングカーブ法でＺｎＯの（０００２）面からのＸ線の反射を測定した結果である。（０００２）面からの反射光のＸＲＣ半値幅は、ＺｎＯの結晶のＣ軸方向の配向性を示しており、ＸＲＣ半値幅が小さいほど配向性が良好で、膜厚方向への分極が大きい。デバイスとして許容可能な圧電特性を得るには、ＸＲＣ半値幅が１５°未満であることが望ましい。このときの基材１１の表面粗さ（Ｒａ）は、３ｎｍ以下の範囲となる。
　図２で、表面粗さが５．６ｎｍでＸＲＣ半値幅が１２．５°というデータ点Ｄが観測されているが、このデータ点は、サンプル基材の抜き出した領域に局所的な突起が存在していたためである。この突起を除外すると、この領域の算術平均粗さ（Ｒａ）は約１．８ｎｍとなり、圧電特性が得られる領域Ａに含まれる。
　この計測結果から、機能層１２で十分な圧電特性を得るためには、基材１１の表面粗さの範囲が３ｎｍ以下であることが求められる。圧電膜だけではなく、感温磁性層や触媒層を形成する結晶膜でも、ピンホールやクラックの少ない良好な結晶配向性を有することが望ましい。これらの機能層１２を高分子の基材１１上に形成する場合も、下地の基材１１の表面粗さは算術平均粗さで３ｎｍ以下であることが望ましい。
　このような表面粗さの範囲にある基材として、ＰＥＴ、ＰＥＮ、ＰＣ、アクリル系樹脂、シクロオレフィン系ポリマー、ポリイミド等があり、これらの基材の表面が平滑処理されているものを用いてもよい。
　図３は、積層体１０を用いた圧電デバイス２０Ａの模式図である。圧電デバイス２０Ａは、高分子の基材１１の上に、機能層１２として圧電体層１２ａが配置された積層体１０ａを有する。圧電デバイス２０Ａでは、第１の電極層１３、高分子の基材１１、圧電体層１２ａ、及び第２の電極層１４が、この順で積層されている。
　圧電デバイス２０Ａに圧力または引っ張り応力が印加されると、圧電体層１２ａに圧力に比例した分極が生じる。第１の電極層１３と第２の電極層１４を介して電荷を電流値として取り出すことで、圧力または引っ張り力の印加を検知することができる。
　また、第１の電極層１３と第２の電極層１４を介して、圧電体層１２ａに電圧を印加することで、圧電体層１２ａを積層方向に変位させる逆圧電効果を生じさせてもよい。この場合は、圧電デバイス２０Ａはピエゾアクチュエータとして用いられる。
　第１の電極層１３と第２の電極層１４は、良導体であればその材料は問わない。圧電デバイス２０Ａを光透過性のデバイスに適用する場合は、光の入射及び出射方向に応じて、第１の電極層１３と第２の電極層１４の少なくとも一方に透明電極を用いてもよい。
　圧電デバイス２０Ａは以下のようにして作製される。少なくとも一方の面の表面粗さ（算術平均粗さＲａ）が３ｎｍ以下である高分子フィルムを準備して、基材１１として用いる。基材１１の主面のうち、圧電体層１２ａが形成される側の面を第１の面とすると、少なくとも第１の面の表面粗さ（Ｒａ）は３ｎｍ以下である。
　基材１１の第１の面と反対側の面（図３では裏面）に、第１の電極層１３を形成する。第１の電極層１３として、たとえば、ＤＣ（直流）またはＲＦ（高周波）のマグネトロンスパッタリングによりＩＴＯ膜を形成する。
　基材１１の第１の面に、たとえばＺｎＯターゲットを用いたＲＦマグネトロンスパッタリングにより、膜厚が５０～２００ｎｍのＺｎＯの圧電体層１２ａを形成する。圧電体層１２ａの材料はＺｎＯに限定されず、上述したように、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＡｌＮ、ＧａＮ、ＣｄＳｅ、ＣｄＴｅ、ＳｉＣ、またはこれらの中の２以上の組み合わせを用いてもよい。あるいは、これらの材料またはこれらの中の２以上の組み合わせを主成分として用い、Ｓｉ、Ｍｇ、Ｖ、Ｔｉ、Ｚｒ、Ｌｉ等、添加した際に導電性を示さない金属を添加してもよい。
　基材１１として、高誘電性の高分子フィルムを用いる場合は、基材１１を機能層の一部として用いることができる。基材１１として、導電性の高分子フィルムを用いる場合は、基材１１を電極の一部として用いることができる。
　圧電体層１２ａの上に、第２の電極層１４を形成する。第２の電極層１４として、たとえばＤＣまたはＲＦのマグネトロンスパッタリングでＩＴＯ膜を形成してもよい。
　第２の電極層１４の形成後に、高分子の基材１１の融点またはガラス転移点よりも低い温度（たとえば１３０℃）でＩＴＯ膜を結晶化させて、第１の電極層１３と第２の電極層１４の抵抗を低減してもよいが、この加熱処理は必須ではない。
　圧電デバイス２０Ａでは、算術平均粗さＲａが３ｎｍである基材１１の第１の面に圧電体層１２ａが形成されており、クラックが抑制されて良好な分極特性を示す。また、圧電デバイス２０Ａの全体としてフレキシブル性を有し、広い範囲にデバイスを適用することができる。
　図４は、圧電デバイス２０Ｂの模式図である。圧電デバイス２０Ｂでは、圧電体層１２ａと第２の電極層１４の間に、高分子フィルム１６が挿入されている。すなわち、圧電デバイス２０Ｂでは、第１の電極層１３、高分子の基材１１、圧電体層１２ａ、高分子フィルム１６、第２の電極層１４がこの順で積層されている。
　図３と同様に、基材１１の主面のうち、少なくとも圧電体層１２ａが形成される側の面（第１の面）の表面粗さは、算術平均粗さＲａで３ｎｍ以下である。高分子の基材１１の第１の面の上に圧電体層１２ａを形成することで、クラックを抑制し、分極特性（または圧電特性）を良好に維持することができる。
　圧電デバイス２０Ｂは、以下のようにして作製することができる。基材１１の第１の面に圧電体層１２ａを形成し、第１の面と反対側の面に第１の電極層１３を形成して、デバイスの第１部分を作製する。一方、高分子フィルム１６の一方の面に、第２の電極層１４を形成して、デバイスの第２部分を作製する。
　第１部分の圧電体層１２ａの表面に、第２部分の高分子フィルム１６の他方の面を対向させて、接着剤（不図示）で貼り合わせる。
　この構成では、圧電体層１２ａの積層方向の上下に高分子材料の層を配置することで、フレキシブル性を高めることができる。また、圧電体層１２ａに微細なクラックが発生した場合でも、上下の電極間を短絡するリークパスの発生を防止することができる。
　図５は、圧電デバイス２０Ｃの模式図である。圧電デバイス２０Ｃでは、積層方向で第２の電極層１４の上側に高分子フィルム１６が配置されている。すなわち、第１の電極層１３、高分子の基材１１、圧電体層１２ａ、第２の電極層１４、及び高分子フィルム１６がこの順で積層されている。
　図３及び図４と同様に、基材１１の主面のうち、少なくとも圧電体層１２ａが形成される側の面（第１の面）の表面粗さは、算術平均粗さＲａで３ｎｍ以下である。高分子の基材１１の第１の面の上に圧電体層１２ａを形成することで、クラックを抑制し、分極特性（または圧電特性）を良好に維持することができる。
　圧電デバイス２０Ｃは、以下のようにして作製することができる。基材１１の第１の面に圧電体層１２ａを形成し、第１の面と反対側の面に第１の電極層１３を形成して、デバイスの第１部分を作製する。一方、高分子フィルム１６の一方の面に、第２の電極層１４を形成して、デバイスの第２部分を作製する。
　第１部分の圧電体層１２ａの表面に、第２部分の電極層１４を対向させて、接着剤（不図示）で貼り合わせる。
　この構成でも、圧電体層１２ａの積層方向の上下に高分子材料の層を配置することで、フレキシブル性を高め、かつ、圧電体層１２ａでのクラックの発生を抑制することができる。最上層の高分子フィルム１６を保護膜として機能させることもできる。
　＜第２実施形態＞
　図６は、第２実施形態の積層体３０の模式図である。積層体３０は、高分子の基材１１と、積層方向で基材１１の上に配置される非晶質層３３と、非晶質層３３の上に配置される結晶性の機能層１２を有する。
　高分子の基材１１の表面粗さは、算術平均粗さＲａで３ｎｍ以下である。このように平滑な表面を有する高分子の基材１１を用いることで、積層体３０の全体をフレキシブルにするとともに、機能層１２の結晶配向性を良好にすることができる。
　第２実施形態では、高分子の基材１１と機能層１２の間に非晶質層３３を挿入することで、機能層１２の結晶配向性をさらに向上する。ここで、「非晶質層」というときは、厳密に１００％が非晶質である必要はなく、９０％以上、より好ましくは９５％以上が非晶質であり、機能層１２との界面側で非晶質である層をいう。
　積層体３０が透明性を要するデバイスに適用される場合は、非晶質層３３は、透明な金属酸化物であってもよい。非晶質層３３の厚さは、たとえば３～２００ｎｍ、より好ましくは５～１００ｎｍである。非晶質層３３の上に結晶性の機能層１２を形成することで、下地の結晶構造の影響を受けずに機能層１２を成長することができる。歪みが少なく結晶配向性の良好な機能層１２は、欠陥が少なく、クラックの発生が抑制されている。
　非晶質層３３が絶縁性の層である場合、たとえば、酸化ケイ素（ＳｉＯx）、窒化ケイ素（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ2Ｏ3）等を用いることができる。あるいは、Ａｌ2Ｏ3とＳｉＯxが添加されたＺｎＯ、もしくは、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ＳｉＯx、ＳｉＮの少なくとも１種が添加されたＧａＮ、ＡｌＮ、ＺｎＯ等を用いてもよい。
　非晶質層３３を絶縁性の有機膜で形成する場合は、アクリル樹脂、ウレタン樹脂、メラミン樹脂、アルキド樹脂、シロキサン系ポリマーなどを用いることができる。有機物として、メラミン樹脂とアルキド樹脂と有機シラン縮合物の混合物からなる熱硬化型樹脂を使用してもよい。
　非晶質層３３を、導電性のドーパントが添加された有機膜で形成して、電極として用いてもよい。あるいは、非晶質層３３を導電性の金属酸化物で形成して、電極として用いてもよい。
　導電性酸化物として、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）などを用いることができる。これらの材料は、光透過特性が求められるデバイスにも適している。導電性酸化物の非晶質層３３は、たとえばＤＣ（直流）またはＲＦ（高周波）のマグネトロンスパッタリングにより、５～２００ｎｍ、より好ましくは１０～１００ｎｍの厚さに成膜することができる。
　ＩＴＯを用いる場合は、スズ（Ｓｎ）の含有割合（Sn/(In+Sn)）は、たとえば５～１５wt%であってもよい。この含有量の範囲で、可視光に対して透明であり、室温のスパッタリングで非晶質の膜を形成することができる。
　ＩＺＯを用いる場合は、亜鉛（Ｚｎ）の含有割合（Zn/(In+Zn)）は、たとえば１０wt%前後であってもよい。ＩＺＯも可視光に対して透明であり、室温でのスパッタリングで非晶質の膜を形成することができる。
　上述した材料を用いた非晶質層３３は、表面平滑性に優れ、上層のウルツ鉱型材料のｃ軸を積層方向に配向させることができる。また、ガスバリア性が高く、成膜中に高分子の基材１１由来のガスの影響を低減することができる。
　図７は、機能層１２を圧電体層１２ａで形成した積層体３０ａを用いた圧電デバイス４０の模式図である。圧電デバイス４０では、高分子の基材１１の上に、非晶質層３３、圧電体層１２ａ、及び電極層１４が、この順で積層されている。非晶質層３３は、導電性酸化物で形成されており、第１の電極層として機能する。
　圧電デバイス４０は以下のようにして作製される。第１の面の表面粗さ（算術平均粗さＲａ）が３ｎｍ以下である高分子フィルムを準備して、基材１１として用いる。基材１１の第１の面に、ＤＣまたはＲＦのマグネトロンスパッタリングによりＩＴＯ、ＩＺＯ、ＩＺＴＯ、ＩＧＺＯなどの導電性酸化物で、厚さが５～１００ｎｍの非晶質層３３を形成する。
　非晶質層３３の上に、たとえばＲＦマグネトロンスパッタリングにより、膜厚が５０～２００ｎｍの圧電体層１２ａを形成する。
　圧電体層１２ａの上に、第２の電極層１４を形成する。
　この構成では、算術平均粗さＲａが３ｎｍ以下の平滑な高分子の基材１１の上に非晶質層３３を配置し、その上に圧電体層１２ａを設けることで、圧電体層１２ａの結晶配向性がさらに向上して、良好な圧電特性を得ることができる。
　＜第３実施形態＞
　図８は、第３実施形態の積層体３０ｂと、これを用いた圧電デバイス５０の模式図である。積層体３０ｂは、高分子の基材１１と、積層方向で基材１１の上に配置される非晶質層３３ｂと、非晶質層３３ｂの上に配置される第１の電極層１３と、第１の電極層１３の上に配置される圧電体層１２ａを有する。圧電体層１２ａは、結晶性の機能層１２の一例であり、その膜厚は、５０～２００ｎｍである。
　高分子の基材１１の表面粗さは、算術平均粗さＲａで３ｎｍ以下である。このように平滑な表面を有する高分子の基材１１を用いることで、積層体３０ｂの全体をフレキシブルにするとともに、圧電体層１２ａの結晶配向性を良好にすることができる。
　第３実施形態では、基材１１と、圧電体層１２ａの下部の第１の電極層１３の間に、非晶質層３３ｂが配置されている。非晶質層３３ｂは、無機物、有機物、または無機物と有機物の混合物によって形成されている。「非晶質層」というときは、厳密に１００％が非晶質である必要はなく、９０％以上、より好ましくは９５％以上が非晶質であり、第１の電極層１３の界面側で非晶質である層をいう。
　第１の電極層１３の下地に非晶質層３３を配置することで、第１の電極層１３の結晶配向性を良好にし、さらに第１の電極層１３の上に配置される圧電体層１２ａの結晶配向性を改善することができる。
　積層体３０ｂの上部に、第２の電極層１４を配置することで、圧電デバイス５０が得られる。圧電デバイス５０は積層体３０ｂを用いているので、圧電体層１２ａの結晶配向性が改善されており、圧電特性が向上している。
　以上、特定の実施形態に基づいて本発明を説明してきたが、本発明は上述した例に限定されない。たとえば、図６の積層体３０は、図４または図５のデバイス構造に適用してもよい。また、非晶質層３３を導電性の有機材料で形成することで、圧電デバイス全体のフレキシブル性をさらに向上することができる。
　この出願は、２０１９年３月２０日に出願された日本国特許出願第２０１９－０５２８７７号に基づいて、その優先権を主張するものであり、この日本国特許出願の全内容を含む。
１０、１０ａ、３０、３０ａ、３０ｂ　積層体
１１　基材
１２　機能層
１２ａ　圧電体層
１３　第１の電極層
１４　第２の電極層
１６　高分子フィルム
２０Ａ～２０Ｃ、４０、５０　圧電デバイス
３３　非晶質層

Claims (14)

  1. 　高分子の基材と、
    　前記基材の第１の面に形成された結晶性の機能層と、
    とを有し、前記基材の前記第１の面の表面粗さが算術平均粗さ（Ｒａ）で３ｎｍ以下であることを特徴とする積層体。
  2. 　前記基材と前記機能層との間に配置される非晶質層、
    をさらに有することを特徴とする請求項１に記載の積層体。
  3. 　前記非晶質層は、導電性の無機物または有機物の層であることを特徴とする請求項２に記載の積層体。
  4. 　高分子の基材と、
    　前記基材の第１の面に形成された圧電体層と、
    　積層方向で前記圧電体層の上部と下部に配置される一対の電極と、
    を有し、前記基材の前記第１の面の表面粗さは、算術平均粗さ（Ｒａ）で３ｎｍ以下であることを特徴とする圧電デバイス。
  5. 　前記一対の電極のうち、前記圧電体層の下部に配置される下部電極は、導電性の非晶質層であることを特徴とする請求項４に記載の圧電デバイス。
  6. 　前記非晶質層は、酸化物導電体または導電性有機物で形成されていることを特徴とする請求項５に記載の圧電デバイス。
  7. 　前記下部電極は、前記基材と前記圧電体層の間に配置されていることを特徴とする請求項５または６に記載の圧電デバイス。
  8. 　前記基材と前記圧電体層の下部に配置される下部電極の間に非晶質層が配置されていることを特徴とする請求項４に記載の圧電デバイス。
  9. 　前記非晶質層は、無機物、有機物、または無機物と有機物の混合物により形成されていることを特徴とする請求項８に記載の圧電デバイス。
  10. 　前記基材の厚さは、２０～２００μｍであることを特徴とする請求項４～９のいずれか１項に記載の圧電デバイス。
  11. 　前記圧電体層の厚さは、５０ｎｍ～２μｍであることを特徴とする請求項４～１０のいずれか１項に記載の圧電デバイス。
  12. 　第１の面の表面粗さが算術平均粗さ（Ｒａ）で３ｎｍ以下である高分子基材の前記第１の面の上に圧電体層を形成し、
    　前記圧電体層の積層方向の上部と下部に一対の電極を設ける、
    ことを特徴とする圧電デバイスの製造方法。
  13. 　前記高分子基材の前記第１の面に非晶質層を形成し、
    　前記非晶質層の上に前記圧電体層を形成し、
    　前記圧電体層の上に上部電極を形成し、
    　前記非晶質層を下部電極とすることを特徴とする請求項１２に記載の圧電デバイスの製造方法。
  14. 　前記高分子基材の前記第１の面に非晶質層を形成し、
    　前記非晶質層の上に下部電極を形成し、
    　前記下部電極の上に前記圧電体層を形成し、
    　前記圧電体層の上に上部電極を形成することを特徴とする請求項１２に記載の圧電デバイスの製造方法。
PCT/JP2020/010177 2019-03-20 2020-03-10 積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法 WO2020189397A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080021114.8A CN113573897B (zh) 2019-03-20 2020-03-10 层叠体、使用了该层叠体的压电器件及压电器件的制造方法
EP20772561.5A EP3943292B1 (en) 2019-03-20 2020-03-10 Laminated piezoelectric device, and a method for manufacturing the piezoelectric device
US17/439,806 US20220181542A1 (en) 2019-03-20 2020-03-10 Layered structure, piezoelectric device using the same, and method of manufacturing piezoelectric device
KR1020217029141A KR20210125554A (ko) 2019-03-20 2020-03-10 적층체, 이를 이용한 압전 디바이스 및 압전 디바이스 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019052877A JP7325981B2 (ja) 2019-03-20 2019-03-20 積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法
JP2019-052877 2019-03-20

Publications (1)

Publication Number Publication Date
WO2020189397A1 true WO2020189397A1 (ja) 2020-09-24

Family

ID=72519797

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/010177 WO2020189397A1 (ja) 2019-03-20 2020-03-10 積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法

Country Status (6)

Country Link
US (1) US20220181542A1 (ja)
EP (1) EP3943292B1 (ja)
JP (1) JP7325981B2 (ja)
KR (1) KR20210125554A (ja)
CN (1) CN113573897B (ja)
WO (1) WO2020189397A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046277A (ja) * 2016-09-13 2018-03-22 東ソー株式会社 窒化ガリウム系膜ならびにその製造方法
JP2018137268A (ja) 2017-02-20 2018-08-30 三菱マテリアル株式会社 電子デバイス及びその製造方法
JP2018170503A (ja) 2017-03-29 2018-11-01 日東電工株式会社 圧電デバイス、及び圧電デバイスの製造方法
JP2019011516A (ja) * 2014-04-30 2019-01-24 日東電工株式会社 透明導電性フィルム及びその製造方法
JP2019052877A (ja) 2017-09-13 2019-04-04 凸版印刷株式会社 ウェブ弛み測定機構及びそれを備えたウェブ搬送装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240445B2 (ja) * 2002-05-31 2009-03-18 独立行政法人産業技術総合研究所 超高配向窒化アルミニウム薄膜を用いた圧電素子とその製造方法
US7323805B2 (en) * 2004-01-28 2008-01-29 Kabushiki Kaisha Toshiba Piezoelectric thin film device and method for manufacturing the same
JP5198131B2 (ja) * 2007-05-14 2013-05-15 富士フイルム株式会社 バリアフィルムおよび素子
US20130320813A1 (en) * 2012-06-04 2013-12-05 Tdk Corporation Dielectric device
JP6091281B2 (ja) * 2013-03-25 2017-03-08 住友化学株式会社 圧電体薄膜積層基板
WO2017209080A1 (ja) * 2016-05-30 2017-12-07 日東電工株式会社 圧電フィルム
JP7172981B2 (ja) 2017-03-10 2022-11-16 コニカミノルタ株式会社 透明電極用基材フィルムおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019011516A (ja) * 2014-04-30 2019-01-24 日東電工株式会社 透明導電性フィルム及びその製造方法
JP2018046277A (ja) * 2016-09-13 2018-03-22 東ソー株式会社 窒化ガリウム系膜ならびにその製造方法
JP2018137268A (ja) 2017-02-20 2018-08-30 三菱マテリアル株式会社 電子デバイス及びその製造方法
JP2018170503A (ja) 2017-03-29 2018-11-01 日東電工株式会社 圧電デバイス、及び圧電デバイスの製造方法
JP2019052877A (ja) 2017-09-13 2019-04-04 凸版印刷株式会社 ウェブ弛み測定機構及びそれを備えたウェブ搬送装置

Also Published As

Publication number Publication date
JP7325981B2 (ja) 2023-08-15
CN113573897A (zh) 2021-10-29
EP3943292A1 (en) 2022-01-26
EP3943292A4 (en) 2023-01-04
CN113573897B (zh) 2024-03-29
KR20210125554A (ko) 2021-10-18
JP2020151988A (ja) 2020-09-24
EP3943292B1 (en) 2024-07-10
US20220181542A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
KR102612647B1 (ko) 압전 디바이스 및 압전 디바이스 제조방법
KR102647953B1 (ko) 압전 디바이스 및 압전 디바이스 제조 방법
JP7315424B2 (ja) 圧電デバイス、及び圧電デバイスの製造方法
JP7077287B2 (ja) 圧電デバイス、及び圧電デバイスの製造方法
US20210343927A1 (en) Piezoelectric device and method of manufacturing the same
WO2020189397A1 (ja) 積層体、これを用いた圧電デバイス、及び圧電デバイスの製造方法
WO2022163722A1 (ja) 圧電素子、及びこれを用いたセンサ及びアクチュエータ
US20220158071A1 (en) Piezoelectric device and method of manufacturing piezoelectric device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20772561

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20217029141

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020772561

Country of ref document: EP

Effective date: 20211020