WO2020059514A1 - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
WO2020059514A1
WO2020059514A1 PCT/JP2019/034936 JP2019034936W WO2020059514A1 WO 2020059514 A1 WO2020059514 A1 WO 2020059514A1 JP 2019034936 W JP2019034936 W JP 2019034936W WO 2020059514 A1 WO2020059514 A1 WO 2020059514A1
Authority
WO
WIPO (PCT)
Prior art keywords
pair
electrodes
upper electrodes
resistor
plating layer
Prior art date
Application number
PCT/JP2019/034936
Other languages
English (en)
French (fr)
Inventor
麻実 山本
祥吾 中山
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2020548304A priority Critical patent/JP7340745B2/ja
Publication of WO2020059514A1 publication Critical patent/WO2020059514A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material

Definitions

  • the present disclosure relates to a small chip resistor formed of a thick film resistor used for various electronic devices.
  • a conventional chip resistor of this type includes an insulating substrate 1, a pair of first upper electrodes 2 provided at both ends of the upper surface of the insulating substrate 1, and an upper surface of the insulating substrate 1. And a resistor 3 formed between the pair of first upper electrodes 2. Further, a pair of second upper electrodes 4 covering the pair of first upper electrodes 2, a protective film 5 covering at least the resistor 3, and the insulating substrate 1 so as to be electrically connected to the pair of second upper electrodes 4. , A pair of end surface electrodes 6 provided on both end surfaces, a part of the pair of second upper surface electrodes 4, and a plating layer 7 formed on the surfaces of the pair of end surface electrodes 6.
  • Patent Document 1 As prior art document information related to the invention of this application, for example, Patent Document 1 is known.
  • the energization of the chip resistor is repeated, so that the stress due to the temperature change concentrates on the mounting solder layer (not shown), and the mounting solder layer and the chip resistor Thermal stress is likely to be generated in the plating layer 7 which is a joint portion with the container.
  • the pair of second upper electrodes 4 Since the pair of second upper electrodes 4 is in contact with the plating layer 7 where the stress has been generated, the stress is also applied to the pair of second upper electrodes 4, whereby cracks occur in the pair of second upper electrodes 4. Therefore, there is a problem that the pair of first upper electrodes 2 may be exposed and the sulfuration resistance may be deteriorated.
  • the present disclosure solves the above-mentioned conventional problems, and has as its object to provide a chip resistor capable of suppressing deterioration of the sulfuration resistance.
  • a chip resistor includes an insulating substrate, a pair of first upper electrodes, a resistor, a pair of second upper electrodes, a protective film, a pair of end electrodes, and a plating layer. .
  • the pair of first upper electrodes are provided at both ends of the upper surface of the insulating substrate.
  • the resistor is provided on the upper surface of the insulating substrate and is formed between the pair of first upper electrodes.
  • the pair of second upper electrodes are formed on the upper surfaces of the pair of first upper electrodes.
  • the protective film is provided so as to cover the resistor and a part of the pair of second upper electrodes.
  • the pair of end surface electrodes are provided on both end surfaces of the insulating substrate so as to be electrically connected to at least the pair of second upper surface electrodes.
  • the plating layer is formed on a part of the pair of second upper electrodes and the surfaces of the pair of end electrodes.
  • the pair of second upper electrodes are made of a material containing a metal in a resin.
  • the elastic modulus of the pair of second upper surface electrodes is 10 6 Pa or more and 10 8 Pa or less.
  • the elastic modulus of the pair of second upper electrodes is set to 10 8 Pa or less, it becomes easier to absorb stress, thereby reducing the possibility of cracks occurring in the pair of second upper electrodes. Since the elastic modulus is set to 10 6 Pa or more, the adhesion between the plating layer and the pair of second upper electrodes is improved, and the pair of second upper surfaces is formed at the interface between the plating layer and the pair of second upper electrodes. The electrodes can be prevented from peeling off.
  • Sectional view of a chip resistor according to an embodiment of the present disclosure.
  • FIG. 1 is a cross-sectional view of a chip resistor according to an embodiment of the present disclosure.
  • a chip resistor includes an insulating substrate 11, a pair of first upper electrodes 12, a resistor 13, a pair of second upper electrodes 14, a protective film, 15, a pair of end face electrodes 16, and a plating layer 17.
  • the pair of first upper electrodes 12 are provided at both ends of the upper surface of the insulating substrate 11.
  • the resistor 13 is provided on the upper surface of the insulating substrate 11 and is formed between the pair of first upper electrodes 12.
  • the pair of second upper electrodes 14 are formed on the upper surfaces of the pair of first upper electrodes 12.
  • the protective film 15 covers a part of the resistor 13 and the pair of second upper electrodes 14.
  • the pair of end surface electrodes 16 are provided on both end surfaces of the insulating substrate 11 so as to be electrically connected to at least the pair of second upper surface electrodes 14.
  • the plating layer 17 is formed on a part of the pair of second upper electrodes 14 and the surfaces of the pair of end electrodes 16.
  • the pair of second upper electrodes 14 is made of a material containing a metal in a resin, and the elastic modulus of the pair of second upper electrodes 14 is 10 6 Pa or more and 10 8 Pa or less.
  • the insulating substrate 11 is made of alumina containing 96% of Al 2 O 3 , and has a rectangular shape in a top view.
  • the pair of first upper electrodes 12 are provided at both ends of the upper surface of the insulating substrate 11 and are formed by printing and firing a thick film material made of silver. Note that back electrodes 12a may be formed at both ends of the back surface of the insulating substrate 11.
  • the resistor 13 is formed by printing a thick film material made of silver palladium, ruthenium oxide, or copper nickel on the upper surface of the insulating substrate 11 and between the pair of upper electrodes 12, followed by firing. Note that the resistor 13 may have a rod shape. Further, a trimming groove (not shown) for adjusting the resistance value may be provided in the resistor 13.
  • the pair of second upper electrodes 14 is formed on at least a part of the upper surface of the pair of first upper electrodes 12, and is electrically connected to the resistor 13. Further, ends of the pair of second upper electrodes 14 facing each other (toward the inside) are covered with a protective film 15. That is, the upper surface of the pair of second upper electrodes 14 has a boundary between the protective film 15 and the plating layer 17.
  • the pair of second upper electrodes 14 are formed by printing and firing a thick film material made of silver and resin. Silver is contained in the pair of second upper electrodes 14 at 40 wt% or more and 60 wt% or less.
  • the resin constituting the pair of second upper electrodes 14 is an epoxy resin having a molecular weight of 650 or less and having a hydroxyphenyl type (two functional groups are provided at each end).
  • the protective film 15 is formed so as to directly cover the resistor 13 and at least the pair of second upper electrodes 14 located on the upper surface of the resistor 13.
  • the protective film 15 is composed of a filler made of alumina or silica and an epoxy resin.
  • the pair of end surface electrodes 16 are provided at both ends of the insulating substrate 11 and printed with a material made of Ag and resin so as to be electrically connected to the pair of first upper surface electrodes 12 and the pair of second upper surface electrodes 14. It is formed by doing.
  • a plating layer 17 composed of a Ni plating layer and a Sn plating layer is formed on the surface of the pair of end face electrodes 16. At this time, the plating layer 17 is connected to a part of the pair of second upper electrodes 14 and is in contact with the protective film 15.
  • the elastic modulus of the pair of second upper electrodes 14 is set to 10 8 Pa or less, so that the stress is easily absorbed. Thereby, the possibility that cracks occur in the pair of second upper surface electrodes 14 can be reduced. Further, since the elastic modulus is set to 10 6 Pa or more, the adhesion between the plating layer 17 and the pair of second upper electrodes 14 is improved. Thereby, an effect is obtained that the pair of second upper electrodes 14 can be prevented from peeling off at the interface between the plating layer 17 and the pair of second upper electrodes 14.
  • the resin forming the pair of second upper electrodes 14 has two reactive groups at both ends, the coupling portions are connected at two points, and are linear and soft, and the elasticity of the pair of second upper electrodes 14 is high.
  • the rate can be 10 8 Pa or less. Since the elastic modulus of the pair of second upper electrodes 14 is as soft as 10 8 Pa or less, the stress received from the plating layer 17 can be absorbed. As a result, cracks occur in the pair of second upper electrodes 14, It is possible to prevent the pair of first upper electrodes 12 from being exposed and the sulfuration resistance from deteriorating.
  • the elastic modulus is smaller than 10 6 Pa, the pair of second upper electrodes 14 is easily deformed, so that the nickel plating layer of the plating layer 17 cannot follow the deformation. As a result, the second upper electrode 14 is peeled off at the interface between the nickel plating layer and the pair of second upper electrodes 14, or the strength of the second upper electrode 14 itself cannot be maintained, and the inside of the second upper electrode 14 is broken. Failure occurs.
  • FIG. 2 is a diagram showing the relationship between the elastic modulus of the pair of second upper electrodes 14, the crack generation rate of the pair of second upper electrodes 14, and the peeling rate of the pair of second upper electrodes 14.
  • FIG. 3 is a diagram showing the relationship between the elastic modulus of the pair of second upper electrodes 14 and the ambient temperature.
  • the pair of second upper electrodes 14 is referred to as a sample A.
  • FIG. 3 shows the relationship between the elastic modulus and the ambient temperature of the sample B together with the sample A.
  • the elastic modulus of the pair of second upper electrodes 14 of the present invention hardly changes even when the ambient temperature changes. It is considered that the resin constituting the pair of second upper electrodes 14 has two reactive groups at both ends, and thus is difficult to decompose even when heated.
  • the chip resistor according to the present disclosure has an effect of preventing deterioration of the sulfuration resistance property, and is particularly used in a small chip resistor or the like used in various electronic devices and formed of a thick film resistor. It will be useful.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

耐硫化特性が悪化するのを防止できるチップ抵抗器を提供する。本開示のチップ抵抗器は、絶縁基板と、一対の第１上面電極と、抵抗体と、一対の第２上面電極と、保護膜と、一対の端面電極と、めっき層とを備える。一対の第１上面電極は、絶縁基板の上面の両端部に設けられている。抵抗体は、絶縁基板の上面に設けられ、かつ一対の第１上面電極間に形成されている。一対の第２上面電極は、一対の第１上面電極の上面に形成されている。保護膜は、抵抗体と一対の第２上面電極の一部を覆うように設けられている。一対の端面電極は、少なくとも一対の第２上面電極と電気的に接続されるように絶縁基板の両端面に設けられている。めっき層は、一対の第２上面電極の一部と一対の端面電極の表面に形成されている。一対の第２上面電極は樹脂に金属を含有させた材料で構成されている。一対の第２上面電極の弾性率は、１０6Ｐａ以上１０8Ｐａ以下である。

Description

チップ抵抗器
　本開示は、各種電子機器に使用される厚膜抵抗体で形成された小形のチップ抵抗器に関する。
　従来のこの種のチップ抵抗器は、図４に示すように、絶縁基板１と、この絶縁基板１の上面の両端部に設けられた一対の第１上面電極２と、絶縁基板１の上面に設けられ、かつ一対の第１上面電極２間に形成された抵抗体３と、を備えていた。さらに、一対の第１上面電極２を覆う一対の第２上面電極４と、少なくとも抵抗体３を覆う保護膜５と、一対の第２上面電極４と電気的に接続されるように絶縁基板１の両端面に設けられた一対の端面電極６と、一対の第２上面電極４の一部と一対の端面電極６の表面に形成されためっき層７とを備えていた。
　なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
特開２０１１－２２２７５７号公報
　上記した従来のチップ抵抗器においては、チップ抵抗器への通電が繰り返されることにより、温度変化による応力が実装用はんだ層（以下、図示せず）に集中して、実装用はんだ層とチップ抵抗器との接合部分であるめっき層７に熱応力が発生しやすくなる。
　そして、一対の第２上面電極４は応力が生じためっき層７と接しているため、一対の第２上面電極４にも応力が加わり、これにより、一対の第２上面電極４にクラックが発生する可能性があるため、一対の第１上面電極２が露出して、耐硫化特性が悪化する可能性があるという課題を有していた。
　本開示は上記従来の課題を解決するもので、耐硫化特性の悪化を抑制することができるチップ抵抗器を提供することを目的とするものである。
　第１の態様に係るチップ抵抗器は、絶縁基板と、一対の第１上面電極と、抵抗体と、一対の第２上面電極と、保護膜と、一対の端面電極と、めっき層とを備える。一対の第１上面電極は、絶縁基板の上面の両端部に設けられている。抵抗体は、絶縁基板の上面に設けられ、かつ一対の第１上面電極間に形成されている。一対の第２上面電極は、一対の第１上面電極の上面に形成されている。保護膜は、抵抗体と、一対の第２上面電極の一部と、を覆うように設けられている。一対の端面電極は、少なくとも一対の第２上面電極と電気的に接続されるように絶縁基板の両端面に設けられている。めっき層は、一対の第２上面電極の一部と一対の端面電極の表面とに形成されている。一対の第２上面電極は樹脂に金属を含有させた材料で構成されている。一対の第２上面電極の弾性率は、１０6Ｐａ以上かつ１０8Ｐａ以下である。
　本開示のチップ抵抗器は、一対の第２上面電極の弾性率を１０8Ｐａ以下としているため、応力を吸収し易くなり、これにより、一対の第２上面電極にクラックが発生する可能性を低減でき、さらに、弾性率を１０6Ｐａ以上としているため、めっき層と一対の第２上面電極との密着性が向上し、めっき層と一対の第２上面電極の界面で一対の第２上面電極が剥がれるのを防止できる。
本開示の一実施の形態におけるチップ抵抗器の断面図 同チップ抵抗器において、一対の第２上面電極の弾性率と、一対の第２上面電極のクラック発生率、一対の第２上面電極の剥がれ発生率との関係を示す図 同チップ抵抗器において、周囲温度と、一対の第２上面電極の弾性率との関係を示す図 従来のチップ抵抗器の断面図
　図１は本開示の一実施の形態におけるチップ抵抗器の断面図である。
　本開示の一実施の形態におけるチップ抵抗器は、図１に示すように、絶縁基板１１と、一対の第１上面電極１２と、抵抗体１３と、一対の第２上面電極１４と、保護膜１５と、一対の端面電極１６と、めっき層１７とを備えている。一対の第１上面電極１２は、絶縁基板１１の上面の両端部に設けられている。抵抗体１３は、絶縁基板１１の上面に設けられ、かつ一対の第１上面電極１２間に形成されている。一対の第２上面電極１４は、一対の第１上面電極１２の上面に形成されている。保護膜１５は、抵抗体１３と一対の第２上面電極１４の一部を覆っている。一対の端面電極１６は、少なくとも一対の第２上面電極１４と電気的に接続されるように絶縁基板１１の両端面に設けられている。めっき層１７は、一対の第２上面電極１４の一部と一対の端面電極１６の表面に形成されている。
　また、一対の第２上面電極１４は樹脂に金属を含有させた材料で構成され、一対の第２上面電極１４の弾性率が１０6Ｐａ以上、１０8Ｐａ以下となっている。
　上記構成において、絶縁基板１１は、Ａｌ2Ｏ3を９６％含有するアルミナで構成され、その形状は上面視矩形状となっている。
　また、一対の第１上面電極１２は、絶縁基板１１上面の両端部に設けられ、銀からなる厚膜材料を印刷、焼成することによって形成されている。なお、絶縁基板１１裏面の両端部に裏面電極１２ａを形成してもよい。
　さらに、抵抗体１３は、絶縁基板１１の上面において、一対の上面電極１２間に、銀パラジウム、酸化ルテニウム、または銅ニッケルからなる厚膜材料を印刷した後、焼成することによって形成されている。なお、抵抗体１３は棒状としてもよい。さらに、抵抗体１３に抵抗値調整用のトリミング溝（図示せず）を設けてもよい。
　また、一対の第２上面電極１４は、一対の第１上面電極１２の少なくとも一部の上面に形成され、抵抗体１３と電気的に接続している。さらに、一対の第２上面電極１４の互いに対向する（内側に向かう）端部は保護膜１５に覆われている。すなわち、一対の第２上面電極１４の上面に保護膜１５とめっき層１７の境界がある。
　そして、一対の第２上面電極１４は、銀と樹脂からなる厚膜材料を印刷、焼成することによって形成されている。一対の第２上面電極１４には銀が４０ｗｔ％以上かつ６０ｗｔ％以下含有されている。
　一対の第２上面電極１４を構成する樹脂は、分子量が６５０以下で、ヒドロキシフェニル型（４官能基が両端に２個ずつ有する）を持つエポキシ樹脂である。
　保護膜１５は、抵抗体１３と、少なくとも抵抗体１３の上面に位置する一対の第２上面電極１４とを直接覆うように形成されている。保護膜１５は、アルミナまたはシリカからなるフィラーとエポキシ樹脂とで構成されている。
　一対の端面電極１６は、絶縁基板１１の両端部に設けられ、一対の第１上面電極１２、一対の第２上面電極１４と電気的に接続されるように、Ａｇと樹脂からなる材料を印刷することによって形成される。
　さらに、この一対の端面電極１６の表面には、Ｎｉめっき層、Ｓｎめっき層からなるめっき層１７が形成されている。このとき、めっき層１７は、一対の第２上面電極１４の一部と接続され、かつ保護膜１５と接する。
　上記したように本開示の一実施の形態においては、一対の第２上面電極１４の弾性率を１０8Ｐａ以下としているため、応力を吸収し易くなる。これにより、一対の第２上面電極１４にクラックが発生する可能性を低減できる。さらに、弾性率を１０6Ｐａ以上としているため、めっき層１７と一対の第２上面電極１４との密着性が向上する。これにより、めっき層１７と一対の第２上面電極１４の界面で一対の第２上面電極１４が剥がれるのを防止できるという効果が得られる。
　すなわち、一対の第２上面電極１４を構成する樹脂は、その両端に反応基が２つあるため、結合部は２点で繋がり、直鎖的になり柔らかく、一対の第２上面電極１４の弾性率を１０8Ｐａ以下とすることができる。一対の第２上面電極１４の弾性率を１０8Ｐａ以下と柔らかくしているため、めっき層１７から受けた応力を吸収でき、これにより、一対の第２上面電極１４にクラックが発生して、一対の第１上面電極１２が露出し、耐硫化特性が悪化するのを防止できる。
　なお、弾性率が１０6Ｐａより小さくなると、一対の第２上面電極１４が変形しやすくなるため、その変形にめっき層１７のニッケルめっき層が追従できない。これにより、ニッケルめっき層と一対の第２上面電極１４の界面で第２上面電極１４が剥がれたり、第２上面電極１４自体の強度が保てず、第２上面電極１４内部が破断したりという不具合が生じる。
　図２は、一対の第２上面電極１４の弾性率と、一対の第２上面電極１４のクラック発生率、一対の第２上面電極１４の剥がれ発生率との関係を示す図である。
　図２から明らかなように、一対の第２上面電極１４の弾性率が１０8Ｐａより大きくなると、急激にクラック発生率が増加することが分かる。
　一方、一対の第２上面電極１４の弾性率が１０6Ｐａより小さくなると、急激に剥がれ発生率が増加することが分かる。
　図３は、一対の第２上面電極１４の弾性率と、周囲温度との関係を示す図である。図３において、一対の第２上面電極１４は、サンプルＡと表記される。
　なお、サンプルＡと同様の構成であるが、分子量が約５００００のビスフェノールＡ型ノボラック型のエポキシ樹脂を含有する電極について、サンプルＢとして検討した。当該サンプルＢについて、サンプルＡとともに、図３に弾性率と、周囲温度との関係を示した。
　図３から明らかなように、本願の一対の第２上面電極１４は、周囲温度が変化しても一対の第２上面電極１４の弾性率はほとんど変化しない。一対の第２上面電極１４を構成する樹脂は、その両端に反応基が２つあるため、加熱されても分解しにくいからと考えられる。
　したがって、周囲が例えば２００℃の高温下でも、耐硫化特性が悪化するのを防止でき、かつ、一対の第２上面電極１４が剥がれるのを防止できる。
　本開示に係るチップ抵抗器は、耐硫化特性が悪化するのを防止できるという効果を有するものであり、特に、各種電子機器に使用され厚膜抵抗体で形成された小形のチップ抵抗器等において有用となるものである。
　１１　絶縁基板
　１２　第１上面電極
　１３　抵抗体
　１４　第２上面電極
　１５　保護膜
　１６　端面電極
　１７　めっき層

Claims (1)

  1. 　絶縁基板と、
    　前記絶縁基板の上面の両端部に設けられた一対の第１上面電極と、
    　前記絶縁基板の上面に設けられ、かつ前記一対の第１上面電極間に形成された抵抗体と、
    　前記一対の第１上面電極の上面に形成された一対の第２上面電極と、
    　前記抵抗体と前記一対の第２上面電極の一部とを覆うように設けられた保護膜と、
    　少なくとも前記一対の第２上面電極と電気的に接続されるように前記絶縁基板の両端面に設けられた一対の端面電極と、
    　前記一対の第２上面電極の一部と前記一対の端面電極の表面とに形成されためっき層とを備え、
    　前記一対の第２上面電極は樹脂に金属を含有させた材料で構成され、
    　前記一対の第２上面電極の弾性率が１０6Ｐａ以上かつ１０8Ｐａ以下である
    チップ抵抗器。
PCT/JP2019/034936 2018-09-18 2019-09-05 チップ抵抗器 WO2020059514A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020548304A JP7340745B2 (ja) 2018-09-18 2019-09-05 チップ抵抗器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-173178 2018-09-18
JP2018173178 2018-09-18

Publications (1)

Publication Number Publication Date
WO2020059514A1 true WO2020059514A1 (ja) 2020-03-26

Family

ID=69887260

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/034936 WO2020059514A1 (ja) 2018-09-18 2019-09-05 チップ抵抗器

Country Status (2)

Country Link
JP (1) JP7340745B2 (ja)
WO (1) WO2020059514A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037279A1 (ja) * 2005-09-27 2007-04-05 Hokuriku Electric Industry Co., Ltd. チップ状電気部品の端子構造
WO2012114673A1 (ja) * 2011-02-24 2012-08-30 パナソニック株式会社 チップ抵抗器およびその製造方法
JP2013070108A (ja) * 2013-01-23 2013-04-18 Taiyosha Electric Co Ltd チップ抵抗器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084905A (ja) 2006-09-26 2008-04-10 Taiyosha Electric Co Ltd チップ抵抗器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037279A1 (ja) * 2005-09-27 2007-04-05 Hokuriku Electric Industry Co., Ltd. チップ状電気部品の端子構造
WO2012114673A1 (ja) * 2011-02-24 2012-08-30 パナソニック株式会社 チップ抵抗器およびその製造方法
JP2013070108A (ja) * 2013-01-23 2013-04-18 Taiyosha Electric Co Ltd チップ抵抗器

Also Published As

Publication number Publication date
JP7340745B2 (ja) 2023-09-08
JPWO2020059514A1 (ja) 2021-08-30

Similar Documents

Publication Publication Date Title
JP7093382B2 (ja) チップ抵抗器
JP7385358B2 (ja) チップ抵抗器
JP2018041761A (ja) チップ状電子部品
JPH08162357A (ja) セラミック電子部品
JP2008181956A (ja) セラミック電子部品
JP7336636B2 (ja) チップ抵抗器
JP2016213352A (ja) チップ抵抗器
JP2019140299A (ja) チップ抵抗器
WO2014109224A1 (ja) チップ抵抗器
WO2020059514A1 (ja) チップ抵抗器
JP2005191206A (ja) 抵抗器およびその製造方法
WO2020189217A1 (ja) チップ抵抗器
JP2003068502A (ja) チップ抵抗器
JP2020170747A (ja) チップ抵抗器
JP4051783B2 (ja) ジャンパー抵抗器
JPH10189306A (ja) チップ抵抗器
JPH10308160A (ja) ヒューズ
CN110637346B (zh) 芯片电阻器
JP3652568B2 (ja) チップ部品及びチップ部品の製造方法
JP7546012B2 (ja) チップ抵抗器
WO2023074131A1 (ja) チップ抵抗器
WO2021261504A1 (ja) 抵抗器
JP2011142117A (ja) ジャンパーチップ部品およびその製造方法
WO2020170750A1 (ja) 抵抗器
JP7365539B2 (ja) チップ抵抗器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19863733

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020548304

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19863733

Country of ref document: EP

Kind code of ref document: A1