WO2020002514A1 - Halbleiterbauelement mit druckverspannter schicht und verfahren zur herstellung des halbleiterbauelements mit druckverspannter schicht - Google Patents

Halbleiterbauelement mit druckverspannter schicht und verfahren zur herstellung des halbleiterbauelements mit druckverspannter schicht Download PDF

Info

Publication number
WO2020002514A1
WO2020002514A1 PCT/EP2019/067183 EP2019067183W WO2020002514A1 WO 2020002514 A1 WO2020002514 A1 WO 2020002514A1 EP 2019067183 W EP2019067183 W EP 2019067183W WO 2020002514 A1 WO2020002514 A1 WO 2020002514A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
pressure
semiconductor
stressed layer
stressed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2019/067183
Other languages
English (en)
French (fr)
Inventor
Benjamin Michaelis
Markus BRÖLL
Robert Walter
Franz Eberhard
Michael Huber
Wolfgang Schmid
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US17/255,435 priority Critical patent/US11705370B2/en
Priority to DE112019003193.7T priority patent/DE112019003193B4/de
Publication of WO2020002514A1 publication Critical patent/WO2020002514A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8316—Multi-layer electrodes comprising at least one discontinuous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the individual layers are usually applied over a wafer and structured, for example, by suitable methods. After processing the components at wafer level, they are separated into semiconductor chips using suitable sawing processes.
  • heterogeneous layer sequences are applied, for example by heteroepitaxy or by the application of metallic, conductive or insulating layers.
  • tensions can be generated within the processed wafer. These tensions can lead to bending of the wafer, which makes further processing difficult.
  • the present invention has for its object to provide an improved semiconductor device and an improved method for producing a semiconductor device. According to embodiments, the object is achieved by the subject matter and the method of the independent claims.
  • a semiconductor component comprises a first compression-stressed layer over a semiconductor body.
  • a material of the first compression-stressed layer is selected from Ta, Mo, Nb or from compounds made from Ta, Mo or Nb.
  • a compound made of tantalum can be tantalum nitride or tantalum oxide.
  • a layer thickness of the first pressure-stressed layer is 100 nm to 1.5 ⁇ m.
  • the first pressure-stressed layer extends to an edge of the semiconductor component.
  • the semiconductor component can furthermore have a carrier, a material of the first compression-stressed layer being an electrically conductive material and being suitable for establishing an electrical connection between components of the semiconductor component and the carrier.
  • a second pressure-stressed layer can be arranged between the carrier and the first pressure-stressed layer.
  • the material of the first compression-stressed layer can be electrically conductive or insulating.
  • a material of the first compression-stressed layer can be an electrically conductive material.
  • the semiconductor device may further comprise circuit components which are arranged within or adjacent to the semiconductor body. The circuit components can be electrically connected to the first pressure-stressed layer.
  • the semiconductor body can, for example, be suitable for generating or receiving electromagnetic radiation.
  • the strained layer can act as a current expansion structure.
  • a material of the first pressure-stressed layer can be electrically insulating material.
  • the first pressure-stressed layer can be suitable for isolating the semiconductor body from the carrier.
  • a method for producing a semiconductor component comprises the application of a first pressure-stressed layer over a workpiece, which comprises a semiconductor body.
  • a material of the first pressure-stressed layer is selected from Ta, Mo, Nb or compounds from Ta, Mo or Nb.
  • the method also includes separating the workpiece into individual semiconductor components. For example, a layer thickness of the first pressure-stressed layer is 100 nm to 1.5 ⁇ m.
  • the first pressure-stressed layer can be applied flatly over the workpiece and be present in edge regions of the individual semiconductor components before the workpiece is separated.
  • the method may further include applying the workpiece to a carrier.
  • the material of the first compression-strained layer can be electrically conductive material and be suitable for providing an electrical connection of components of the semiconductor component to the carrier.
  • the method can further comprise applying the workpiece to a carrier, a second pressure-stressed layer being arranged above the carrier and the workpiece and the carrier are joined together in such a way that the first and second pressure-stressed layers are arranged between the carrier and the workpiece.
  • the carrier can comprise, for example, a conductive, insulating or semiconductor material or be constructed from this.
  • the carrier can be insulating.
  • the carrier may comprise an insulating material such as silicon nitride in any stoichiometric ratio or a semiconductor material with a large band gap such as A1N or consist of these materials.
  • the pressure-strained layer can be applied by sputtering.
  • a tensioning of the pressure-strained layer can be adjusted by adjusting the sputtering rate.
  • FIG. 1 shows a schematic cross-sectional view through a workpiece.
  • FIG. 2A shows a schematic cross-sectional view through a semiconductor component according to embodiments.
  • FIG. 2B shows a schematic cross-sectional view through a semiconductor component according to embodiments.
  • FIG. 2C shows a schematic cross-sectional view through a semiconductor component according to embodiments.
  • FIG. 3 summarizes a method according to embodiments.
  • FIG. 4A and 4B illustrate a method of manufacturing a semiconductor device in accordance with embodiments.
  • Wafer or “semiconductor substrate” used in the following description may include any semiconductor-based structure that has a semiconductor surface. Wafers and structures are to be understood to include doped and undoped semiconductors, epitaxial semiconductor layers, optionally supported by a base, and other semiconductor structures. For example, a layer of a first semiconductor material can be grown on a growth substrate made of a second semiconductor material or of an insulating material, for example on a sapphire substrate. Depending on the intended use, the semiconductor can be based on a direct or an indirect semiconductor material.
  • Examples of semiconductor materials which are particularly suitable for generating electromagnetic radiation include, in particular, nitride semiconductor compounds, by means of which, for example, ultraviolet, blue or longer-wave light can be generated, such as, for example, GaN, InGaN, A1N, AlGaN, AlGalnN, phosphide semiconductor compounds, by means of, for example Green or longer-wave light can be generated, such as GaAsP, AlGalnP, GaP, AlGaP, and other semiconductor materials such as AlGaAs, SiC, ZnSe, GaAs, ZnO, Ga 2 0 3 , diamond, hexagonal BN and combinations of the materials mentioned.
  • the stoichiometric ratio of the ternary compounds can vary.
  • semiconductor materials can include silicon, silicon germanium and germanium.
  • semiconductor also includes organic semiconductor materials.
  • lateral and horizontal as used in this description, are intended to describe an orientation or alignment that runs essentially parallel to a first surface of a substrate or semiconductor body. This can be, for example, the surface of a wafer or a die or a chip.
  • the term “about” in connection with applied layers refers to a distance from a base layer, for example a substrate, on which the individual layers are applied.
  • the feature means that a first layer “over” a second layer is arranged such that the first layer is at a greater distance from the base layer than the second layer.
  • electrically connected means a low-resistance electrical connection between the connected elements.
  • the electrically connected elements do not necessarily have to be connected directly to one another. Further elements can be arranged between electrically connected elements.
  • a tension for example a tensile or compressive stress.
  • a tension can be positive or negative, ie it can be a tensile or a compressive stress.
  • a tension denotes a tension which leads to a bending of the associated base material, for example a test wafer, if a corresponding layer is applied to the base material.
  • the substrate material with the applied layer assumes a bowl-like or concave shape.
  • a compressive stress the substrate material with the applied layer assumes a convex shape.
  • FIG. 1 shows a workpiece 20 in the production of semiconductor components according to embodiments.
  • the workpiece 20 comprises a semiconductor body 120.
  • the semiconductor body 120 comprises a substrate 100 and a semiconductor layer stack 115 applied over a first main surface 101 of the substrate 100.
  • the substrate 100 can be, for example, an insulating substrate or a semiconductor substrate or a conductive substrate.
  • the substrate 100 may be a growth substrate on which the layer stack 115 may have grown epitaxially.
  • the semiconductor layer stack 115 can contain one or more layers of any of the aforementioned semiconductor materials.
  • the semiconductor layers can be doped in a suitable manner in order to ensure the desired functionality of the semiconductor component.
  • the workpiece 20 further comprises a first pressure-stressed layer 130 over the semiconductor body 120.
  • a material of the first pressure-stressed layer 130 is selected from Ta, Mo, Nb or compounds from Ta, Mo or Nb.
  • the material of the first pressure-stressed layer 130 can also contain a tantalum alloy, for example with nickel, or a molybdenum alloy or a niobium alloy.
  • a layer thickness of the first compression-stressed layer can be less than 1.5 pm or less than 1.0 pm.
  • a layer thickness of the first pressure-stressed layer can be greater than 100 nm. According to further embodiments, the layer thickness of the first pressure-stressed layer 130 can be less than 500 nm.
  • the material of the first pressure-stressed layer 130 can include Ta, Mo, Nb or a binary compound made from these materials, for example MoNb, MoTa, NbO, TaN and others.
  • the material of the first compression-stressed layer 130 can be an oxide or nitride of Ta, Mo or Nb.
  • the oxide or nitride can have any stoichiometric composition.
  • the oxide or nitride of Ta, Mo or Nb as will be explained below, can be produced, for example, by heating a workpiece in an atmosphere containing nitrogen or oxide or oxygen.
  • an intermediate layer 117 can be arranged between the semiconductor layer stack 115 and the first compression-stressed layer 130.
  • the layers can be applied, for example, at the wafer level, ie the workpiece 20 is part of a wafer with the layers applied.
  • the fact that the first pressure-stressed layer 130 is arranged above the semiconductor body per 120 means that, for example, tensile stresses which result from the application of a metallization can be compensated for.
  • the first compression-strained layer 130 made of the materials mentioned is very corrosion-resistant.
  • the first strained layer 130 may be insulating or conductive. If it is conductive, it can be suitable, for example, to establish an electrical connection between elements, for example in the semiconductor component or also outside. However, the first pressure-stressed layer 130 can also be conductive and cannot establish an electrical connection between elements.
  • the workpiece 20 or the processed wafer can be separated into individual semiconductor chips 125 after application and structuring of the respective layers, for example by sawing or other separation processes.
  • this separation takes place in an edge region 127 of the associated semiconductor chips 125.
  • components of the semiconductor components may not be present in the edge region 127 in order to prevent them from being damaged by the singulation process.
  • This edge area is also generally referred to as a sawing edge or kerf 127.
  • a plasma separation process can be used. It has been shown that pressure-stressed layers of Ta, Mo, Nb or binary compounds from these materials, for example MoNb, MoTa, NbO, TaN and others, are not attacked by a fluorine plasma or other aggressive materials. In particular, even in the presence of catalyst materials such as gold in their vicinity, a compressed layer of the materials mentioned is not sensitive to corrosion due to moisture. In particular, it has been shown that the pressure-stressed layer made of the materials can also be present in the edge region 127 of the semiconductor chips 125 or the semiconductor components 10, 15 without corrosion taking place.
  • the pressure-stressed layer 130 can be applied over the entire surface of the processed wafer 100, that is to say also in the edge region 127 become.
  • the compression-stressed material can be applied in any thickness, whereby the bending of the wafer by existing tension-stressed layers is specifically reduced or can also be adjusted in the opposite direction.
  • a bracing can be in a range from -20 MPa to -2000 MPa or -200 MPa to -1000 MPa.
  • FIG. 2A shows a semiconductor device 10 according to embodiments.
  • the semiconductor body 120 can also comprise differently doped semiconductor regions, for example silicon regions. Insulating layers and conductive layers can be arranged in a structured manner in or on the semiconductor body 120.
  • circuit components 144 can be arranged in the semiconductor body 120.
  • the circuit components 144 can comprise, for example, doped regions, conductive regions or insulating regions that are suitably structured. Examples of circuit components include passive and active components, for example transistors, capacitors, resistance elements and others. Circuit components 144 may also include sensors or light emitting devices and others.
  • An intermediate layer 117 can be applied over the semiconductor body 120.
  • the intermediate layer 117 can be an insulating layer, for example.
  • the intermediate layer 117 can be structured, for example. Depending on the configuration of the semiconductor component 10, the intermediate layer 117 can also be omitted.
  • a first pressure-stressed layer 130 is arranged over the intermediate layer 117 and over the semiconductor body 120.
  • a material of the pressure-strained layer is selected from Ta, Mo, Nb or from connections made from Ta, Mo or Nb.
  • the material of the first compression-stressed layer 130 can be tantalum or one as discussed above tated composition.
  • the first pressure-stressed layer 130 has a layer thickness of 100 to 1500 nm. For example, it can be 100 to 500 nm.
  • the semiconductor component 10 can furthermore comprise a carrier 200, for example made of a conductive, insulating or else semiconductor material.
  • a second pressure-stressed layer 210 can be applied over the carrier 200.
  • the second compressive layer 210 may contain the same material as the first compressive layer 130.
  • the carrier 200 with the second pressure-stressed layer can also be connected to the first pressure-stressed layer 130 via a solder layer 215.
  • circuit components 144 of the semiconductor component can be electrically connected via the first pressure-stressed layer 130, the solder layer 215 and the second pressure-stressed layer 210.
  • the solder layer can, for example, AuSn, AuInSn, Ni-InSn, NiSn and optionally barrier and adhesive layers made of e.g. Pt and Ti included.
  • the solder layer 215 can have a layer thickness of more than 2 ⁇ m.
  • the layer thickness of the solder layer can, for example, be less than 5 ⁇ m.
  • FIG. 2A shows an already isolated semiconductor chip.
  • part of the first pressure-stressed layer 130 is also arranged. The first pressure-stressed layer 130 is thus applied over the entire area.
  • FIG. 2B shows an optoelectronic semiconductor component 15 according to embodiments.
  • the optoelectronic semiconductor component 15 can be, for example, a thin-film LED.
  • the semiconductor layer stack 115 of the optoelectronic semiconductor chip comprises, for example, a first semiconductor layer 105 of a first conductivity type, for example n-type.
  • the Semiconductor layer stack 115 also includes a second semiconductor layer 107 of a second conductivity type, for example p-type.
  • An active region 109 can be arranged between the first and second semiconductor layers 105, 107.
  • the active region 109 comprises a pn junction, a double heterostructure, a single quantum well (SQW, single quantum well) or a multiple quantum well structure (MQW, multi quantum well) for generating radiation.
  • quantum well structure does not mean anything with regard to the dimensionality of the quantization. It therefore includes, among other things, quantum wells, quantum wires and quantum dots as well as any combination of these structures.
  • a mirror layer 112 can be arranged, for example, adjacent to the first main surface 110 of the semiconductor layer stack 115.
  • mirror layer 112 may be a dielectric mirror layer.
  • An intermediate layer 113 may be arranged adjacent to the dielectric mirror layer 112.
  • a material of the intermediate layer 113 can, for example, be insulating or conductive, the intermediate layer 113 can contain, for example, a transparent conductive material such as indium tin oxide (ITO).
  • ITO indium tin oxide
  • the intermediate layer 113 can also be omitted.
  • a conductive first pressure-stressed layer 130, 132 is arranged adjacent to the mirror layer 112 or the intermediate layer 113.
  • the optoelectronic semiconductor component 15 further comprises a carrier made of, for example, conductive, insulating or semiconductor material.
  • a second pressure-stressed layer 210 can be arranged over the carrier 200. According to further embodiments, however, the second pressure-stressed layer 210 can also be omitted.
  • the second pressure-stressed layer 210 can be made via a solder layer 215, for example made of the materials mentioned above, can be connected to the first compression-stressed layer 130.
  • the first pressure-stressed layer can on the one hand reduce wafer bending due to existing tension-stressed layers or adjust the wafer bending in the opposite direction.
  • the pressure-strained layer 130 if it is a conductive pressure-strained layer 132, can act as a current expansion structure and, in particular, bring about an electrical contact with the second semiconductor layer 107.
  • the dielectric mirror layer 112 can be interrupted in sections or partially, so that a direct electrical contact is created between the compression-stressed layer 130 and the second semiconductor layer 107.
  • the optoelectronic semiconductor component can be a thin-film LED, for example.
  • the optoelectronic semiconductor component 15 can also include a first contact surface 136 which contacts the first semiconductor layer 105.
  • the first contact surface 136 can be arranged adjacent to a first main surface 106 of the first semiconductor layer 105.
  • the optoelectronic component 15 also includes an edge area 127.
  • the first and second pressure-stressed layers 130, 210 each extend to the edge region 127. Because the material of the pressure-stressed layer 130 is resistant to corrosion, it can spread over a wide area until it is susceptible to moisture Chip edge be applied. Accordingly, it is not necessary for him to structure the first compression-stressed layer 130 photolithographically, for example, so that the edge region 127 is in each case free of the compression-stressed layer 130.
  • FIG. 2C shows a semiconductor component 10 according to further embodiments.
  • the first pressure-stressed layer 134 made of an insulating material, for example NbO. Accordingly, it can be used as part of an insulation layer for example in addition to its effect as a stress-compensating layer.
  • the semiconductor component 10 comprises a semiconductor layer stack 115, which can comprise, for example, different doped layers or just a single semiconductor body. Any components of semiconductor devices, for example circuit components 144 as explained above, or others can be arranged in the semiconductor body 120. For example, an insulating layer 139 can be arranged over the semiconductor body 120.
  • a contact layer 141 can be arranged over the insulating layer 139.
  • the contact layer 141 may, for example, be suitable for connecting components of the semiconductor component 10 to external connections.
  • An insulating pressure-stressed layer 134 is applied over the conductive contact layer 141.
  • a material of the insulating compressive stressed layer can comprise TaN, NbO or others.
  • the semiconductor component 10 further comprises a carrier made of an insulating, conductive, or semiconductor material 200.
  • a second pressure-stressed layer 219 is arranged above the carrier 200.
  • a suitable intermediate layer 205 can be arranged between the second pressure-stressed layer 219 and the carrier.
  • the second pressure-stressed layer can, for example, be conductive or insulating.
  • the second pressure-stressed layer 219 is connected to the first pressure-stressed layer 134 via, for example, an adhesive layer 217.
  • the compression-stressed layer 134 can simultaneously be part of an insulation layer for electrical insulation between current-carrying layers, for example, the contact layer 141 and the carrier 200 can be set.
  • the electrical contact can also be made via the solder layer 215 and / or via the carrier 200.
  • FIG. 3 illustrates a method according to embodiments.
  • a method for producing a semiconductor component 10, 15 comprises the application (S100) of a first pressure-stressed layer 130 over a workpiece, which comprises a semiconductor body per 120.
  • a material of the first pressure-stressed layer is selected from Ta, Mo, Nb or compounds from Ta, Mo or Nb.
  • the method further comprises separating (S110) the workpiece 20 into individual semiconductor components 10, 15 after the first pressure-stressed layer has been applied.
  • the pressure-stressed layer 130 can be applied by sputtering.
  • the compressive stress can be changed by adjusting the sputter rate.
  • the compressive stress can be increased by rapid sputtering or a high sputtering rate.
  • Conductive pressure-stressed layers 130, 132, 210 can be produced, for example, by sputtering metal layers.
  • the production of insulating pressure-stressed layers 134 can include the sputtering of a corresponding metal layer, for example Ta, Mo, Nb. The wafer is then heated in nitrogen or oxygen, so that an insulating oxide or nitride is produced.
  • FIG. 4A and 4B illustrate an example in which a workpiece 20 having a compression-stressed layer 130, 132, 134 is joined to a carrier 200.
  • a semiconductor layer stack 115 and optionally one or more stacked layers suitable intermediate layers 117 are arranged between a substrate 100 and the pressure-stressed layer 130, 132, 134.
  • a second pressure-stressed layer 210, 219 is applied over a suitable carrier 200.
  • One or more intermediate layers 205 can be arranged between the second pressure-stressed layer 210, 219 and the carrier.
  • the second pressure-stressed layer 210, 219 can be constructed from the same materials as the first pressure-stressed layer 130, 132, 134.
  • the carrier 200 with the applied pressure-stressed layer 210, 219 and the semiconductor body with the applied pressure-stressed layer 130, 132, 134 are then joined together.
  • the joining can take place via a solder layer 215.
  • the assembly can also be carried out using a suitable adhesive layer, for example if the pressure-stressed layers are each insulating.
  • the second pressure-stressed layer 210, 219 can also be omitted.
  • FIG. 4B shows an example of a resulting workpiece 20.
  • the sputtered material can be baked in a vacuum or exposed to a nitrogen or oxide-containing gas mixture.
  • the sputtered material when exposed to a nitrogen or oxide-containing gas mixture, can react to form a corrosion-resistant compound.
  • tantalum can react to tantalum oxide or tantalum nitride.
  • the stoichiometric ratio of tantalum oxide or tantalum nitride can be adjusted accordingly to the reaction conditions.
  • the compressive stress of the material can be further influenced by a temperature treatment step.
  • the bending of the wafer can also be set at later points in the processing, so that a desired wafer bending can be achieved.
  • the workpiece is then separated into the individual chips 125, as also shown in FIG. 4B is indicated.
  • a plasma separation can be carried out using the Bosch method, for example.
  • the material of the compressed layer is corrosion-resistant, its material does not decompose in a plasma separation process.
  • the material of the pressure-strained layers for example Ta, Mo, Nb or compounds made of Ta, Mo or Nb, is resistant, for example also in the presence of fluorine gases or fluoropolymers.
  • the materials of the pressure-stressed layer can be applied over a large area and it is not necessary to structure the applied pressure-stressed layer.
  • the thickness of the carrier 200 can be reduced further, for example to a thickness of less than 120 ⁇ m, for example up to values of 40 ⁇ m, as a result of which the thermal resistance of the component decreases.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Halbleiterbauelement (10, 15) umfasst eine erste druckverspannte Schicht (130) über einem Halbleiterkörper (120). Ein Material der ersten druckverspannten Schicht (130) ist ausgewählt aus Ta, Mo, Nb oder Verbindungen aus Ta, Mo oder Nb.

Description

HALBLEITERBAUELEMENT MIT DRUCKVERSPANNTER SCHICHT UND VERFAHREN ZUR HERSTELLUNG DES HALBLEITERBAUELEMENTS MIT
DRUCKVERSPANNTER SCHICHT
HINTERGRUND
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 10 2018 115 594.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bei der Herstellung von Halbleiterbauelementen werden übli cherweise die einzelnen Schichten über einem Wafer aufgebracht und beispielsweise durch geeignete Verfahren strukturiert. Nach Prozessierung der Bauelemente auf Waferlevel werden diese unter Verwendung geeigneter Sägeverfahren zu Halbleiterchips vereinzelt .
Beispielsweise werden heterogene Schichtfolgen, beispielsweise durch Heteroepitaxie oder durch das Aufbringen von metalli schen, leitenden oder isolierenden Schichten aufgebracht. Da bei können Verspannungen innerhalb des prozessierten Wafers erzeugt werden. Diese Verspannungen können zu einer Verbiegung des Wafers führen, was die weitere Prozessierung erschwert.
Es werden daher Konzepte erforscht, mit denen die Verbiegung von Wafern bei der Herstellung von Halbleiterbauelementen ver hindert oder eingeschränkt werden kann.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Halbleiterbauelement sowie ein verbessertes Ver fahren zur Herstellung eines Halbleiterbauelements zur Verfü gung zu stellen. Gemäß Ausführungsformen wird die Aufgabe durch den Gegenstand und das Verfahren der unabhängigen Patentansprüche gelöst.
ZUSAMMENFASSUNG
Ein Halbleiterbauelement umfasst eine erste druckverspannte Schicht über einem Halbleiterkörper. Dabei ist ein Material der ersten druckverspannten Schicht ausgewählt aus Ta, Mo, Nb oder aus Verbindungen aus Ta, Mo oder Nb. Beispielsweise kann eine Verbindung aus Tantal Tantalnitrid oder Tantaloxid sein.
Eine Schichtdicke der ersten druckverspannten Schicht beträgt 100 nm bis 1,5 ym. Die erste druckverspannte Schicht erstreckt sich bis zu einem Rand des Halbleiterbauelements.
Das Halbleiterbauelement kann ferner einen Träger aufweisen, wobei ein Material der ersten druckverspannten Schicht elektrisch leitendes Material ist und geeignet ist, eine elektrische Verbindung von Komponenten des Halbleiterbauele ments zu dem Träger herzustellen. Gemäß Ausführungsformen kann eine zweite druckverspannte Schicht zwischen dem Träger und der ersten druckverspannten Schicht angeordnet sein. Dabei kann das Material der ersten druckverspannten Schicht elektrisch leitend oder isolierend sein.
Gemäß weiteren Ausführungsformen kann ein Material der ersten druckverspannten Schicht elektrisch leitendes Material sein. Das Halbleiterbauelement kann ferner Schaltkreiskomponenten umfassen, die innerhalb oder benachbart zu dem Halbleiterkör per angeordnet sind. Dabei können die Schaltkreiskomponenten mit der ersten druckverspannten Schicht elektrisch verbunden sein . Der Halbleiterkörper kann beispielsweise geeignet sein, elekt romagnetische Strahlung zu erzeugen oder zu empfangen. Die druckverspannte Schicht kann als eine Stromaufweitungsstruktur wirken .
Gemäß weiteren Ausführungsformen kann ein Material der ersten druckverspannten Schicht elektrisch isolierendes Material sein. Beispielsweise kann die erste druckverspannte Schicht geeignet sein, den Halbleiterkörper von dem Träger zu isolie ren .
Ein Verfahren zur Herstellung eines Halbleiterbauelements um fasst das Aufbringen einer ersten druckverspannten Schicht über einem Werkstück, welches einen Halbleiterkörper umfasst. Ein Material der ersten druckverspannten Schicht ist ausge wählt ist aus Ta, Mo, Nb oder Verbindungen aus Ta, Mo oder Nb. Das Verfahren umfasst weiterhin das Vereinzeln des Werkstücks in einzelne Halbleiterbauelemente. Beispielsweise beträgt eine Schichtdicke der ersten druckverspannten Schicht 100 nm bis 1 , 5 ym.
Die erste druckverspannte Schicht kann flächig über dem Werk stück aufgebracht werden und vor Vereinzeln des Werkstücks in Randbereichen der einzelnen Halbleiterbauelemente vorliegen.
Das Verfahren kann ferner das Aufbringen des Werkstücks auf einen Träger umfassen. Das Material der ersten druckverspann ten Schicht kann elektrisch leitendes Material sein und geeig net sein, eine elektrische Verbindung von Komponenten des Halbleiterbauelements zu dem Träger bereitzustellen.
Das Verfahren kann ferner das Aufbringen des Werkstücks auf einen Träger umfassen, wobei über dem Träger eine zweite druckverspannte Schicht angeordnet ist und das Werkstück und der Träger so zusammengefügt werden, dass erste und zweite druckverspannte Schicht zwischen Träger und Werkstück angeord net sind.
Der Träger kann beispielsweise ein leitendes, isolierendes o- der Halbleitermaterial umfassen oder aus diesem aufgebaut sein. Beispielsweise kann der Träger isolierend sein. Bei spielsweise kann der Träger ein isolierendes Material wie bei spielsweise Siliziumnitrid in beliebigen stöchiometrischen Verhältnissen oder ein Halbleitermaterial mit großer Bandlücke wie beispielsweise A1N umfassen oder aus diesen Materialien bestehen .
Beispielsweise kann die druckverspannte Schicht durch Sputtern aufgebracht werden. Eine Verspannung der druckverspannten Schicht kann durch Einstellen der Sputterrate eingestellt wer den .
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die begleitenden Zeichnungen dienen dem Verständnis von Aus führungsbeispielen der Erfindung. Die Zeichnungen veranschau lichen Ausführungsbeispiele und dienen zusammen mit der Be schreibung deren Erläuterung. Weitere Ausführungsbeispiele und zahlreiche der beabsichtigten Vorteile ergeben sich unmittel bar aus der nachfolgenden Detailbeschreibung. Die in den Zeichnungen gezeigten Elemente und Strukturen sind nicht not wendigerweise maßstabsgetreu zueinander dargestellt. Gleiche Bezugszeichen verweisen auf gleiche oder einander entsprechen de Elemente und Strukturen.
FIG. 1 zeigt eine schematische Querschnittsansicht durch ein Werkstück . FIG. 2A zeigt eine schematische Querschnittsansicht durch ein Halbleiterbauelement gemäß Ausführungsformen.
FIG. 2B zeigt eine schematische Querschnittsansicht durch ein Halbleiterbauelement gemäß Ausführungsformen.
FIG. 2C zeigt eine schematische Querschnittsansicht durch ein Halbleiterbauelement gemäß Ausführungsformen.
FIG. 3 fasst ein Verfahren gemäß Ausführungsformen zusammen.
FIG. 4A und 4B veranschaulichen ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß Ausführungsformen.
DETAILBESCHREIBUNG
In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind. In diesem Zusammenhang wird eine Richtungsterminologie wie "Oberseite", "Boden", "Vorder seite", "Rückseite", "über", "auf", "vor", "hinter", "vorne", "hinten" usw. auf die Ausrichtung der gerade beschriebenen Fi guren bezogen. Da die Komponenten der Ausführungsbeispiele in unterschiedlichen Orientierungen positioniert werden können, dient die Richtungsterminologie nur der Erläuterung und ist in keiner Weise einschränkend.
Die Beschreibung der Ausführungsbeispiele ist nicht einschrän kend, da auch andere Ausführungsbeispiele existieren und strukturelle oder logische Änderungen gemacht werden können, ohne dass dabei vom durch die Patentansprüche definierten Be- reich abgewichen wird. Insbesondere können Elemente von im Folgenden beschriebenen Ausführungsbeispielen mit Elementen von anderen der beschriebenen Ausführungsbeispiele kombiniert werden, sofern sich aus dem Kontext nichts anderes ergibt.
Die Begriffe "Wafer" oder "Halbleitersubstrat", die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halb leiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie dotierte und undotierte Halbleiter, epitaktische Halbleiterschichten, gegebenenfalls getragen durch eine Basis unterlage, und weitere Halbleiterstrukturen einschließen. Bei spielsweise kann eine Schicht aus einem ersten Halbleitermate rial auf einem Wachstumssubstrat aus einem zweiten Halbleiter material oder aus einem isolierenden Material, beispielsweise auf einem Saphirsubstrat, gewachsen sein. Je nach Verwendungs zweck kann der Halbleiter auf einem direkten oder einem indi rekten Halbleitermaterial basieren. Beispiele für zur Erzeu gung elektromagnetischer Strahlung besonders geeignete Halb leitermaterialien umfassen insbesondere Nitrid- Halbleiterverbindungen, durch die beispielsweise ultraviolet tes, blaues oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaN, InGaN, A1N, AlGaN, AlGalnN, Phosphid- Halbleiterverbindungen, durch die beispielsweise grünes oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaAsP, AlGalnP, GaP, AlGaP, sowie weitere Halbleitermateria lien wie AlGaAs, SiC, ZnSe, GaAs, ZnO, Ga203, Diamant, hexago nales BN und Kombinationen der genannten Materialien. Das stö chiometrische Verhältnis der ternären Verbindungen kann vari ieren. Weitere Beispiele für Halbleitermaterialien können Si lizium, Silizium-Germanium und Germanium umfassen. Im Kontext der vorliegenden Beschreibung schließt der Begriff „Halblei ter" auch organische Halbleitermaterialien ein. Die Begriffe "lateral" und "horizontal", wie in dieser Be schreibung verwendet, sollen eine Orientierung oder Ausrich tung beschreiben, die im Wesentlichen parallel zu einer ersten Oberfläche eines Substrats oder Halbleiterkörpers verläuft. Dies kann beispielsweise die Oberfläche eines Wafers oder ei ner Die oder eines Chips sein.
Im Rahmen der vorliegenden Anmeldung bezieht sich die Bezeich nung „über" im Zusammenhang mit aufgebrachten Schichten auf einen Abstand zu einer Basisschicht, beispielsweise einem Sub strat, auf dem die einzelnen Schichten aufgebracht werden. Beispielsweise bedeutet das Merkmal, dass eine erste Schicht „über" einer zweiten Schicht angeordnet ist, dass die erste Schicht einen größeren Abstand zu der Basisschicht hat als die zweite Schicht.
Soweit hier die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und dergleichen verwendet werden, handelt es sich um offene Begriffe, die auf das Vorhandensein der besagten Elemente oder Merkmale hinweisen, das Vorhandensein von weite ren Elementen oder Merkmalen aber nicht ausschließen. Die un bestimmten Artikel und die bestimmten Artikel umfassen sowohl den Plural als auch den Singular, sofern sich aus dem Zusam menhang nicht eindeutig etwas anderes ergibt.
Im Kontext dieser Beschreibung bedeutet der Begriff „elektrisch verbunden" eine niederohmige elektrische Verbin dung zwischen den verbundenen Elementen. Die elektrisch ver bundenen Elemente müssen nicht notwendigerweise direkt mitei nander verbunden sein. Weitere Elemente können zwischen elektrisch verbundenen Elementen angeordnet sein.
Der Begriff „elektrisch verbunden" umfasst auch Tunnelkontakte zwischen den verbundenen Elementen. Im Kontext der vorliegenden Beschreibung werden insbesondere Schichten beschrieben, die eine Verspannung, beispielsweise eine Zug- oder Druckspannung aufweisen. Generell kann eine Verspannung positiv oder negativ sein, d.h. eine Zug- oder ei ne Druckspannung sein. Eine Verspannung bezeichnet im Rahmen der vorliegenden Beschreibung eine Spannung, die zu einer Ver biegung des zugehörigen Untergrundmaterials, beispielsweise eines Testwafers führt, wenn eine entsprechende Schicht auf dem Untergrundmaterial aufgebracht ist. Im Fall einer Zugspan nung nimmt das Untergrundmaterial mit aufgebrachter Schicht eine schüsselartige oder konkave Form an. Bei einer Druckspan nung nimmt das Untergrundmaterial mit aufgebrachter Schicht eine konvexe Form an.
FIG. 1 zeigt ein Werkstück 20 bei der Herstellung von Halblei terbauelementen gemäß Ausführungsformen. Das Werkstück 20 um fasst einen Halbleiterkörper 120. Beispielsweise umfasst der Halbleiterkörper 120 ein Substrat 100 sowie einen über eine erste Hauptoberfläche 101 des Substrats 100 aufgebrachten Halbleiterschichtstapel 115. Das Substrat 100 kann beispiels weise ein isolierendes Substrat oder ein Halbleitersubstrat oder ein leitendes Substrat sein. Beispielsweise kann das Sub strat 100 ein Wachstumssubstrat sein, auf dem der Schichtsta pel 115 epitaktisch aufgewachsen sein kann. Der Halbleiter schichtstapel 115 kann eine oder mehrere Schichten aus belie bigen der vorstehend erwähnten Halbleitermaterialien enthal ten. Die Halbleiterschichten können in geeigneter Weise do tiert sein, um die gewünschte Funktionalität des Halbleiter bauelements sicherzustellen.
Das Werkstück 20 umfasst weiterhin eine erste druckverspannte Schicht 130 über dem Halbleiterkörper 120. Ein Material der ersten druckverspannten Schicht 130 ist ausgewählt aus Ta, Mo, Nb oder Verbindungen aus Ta, Mo oder Nb. Beispielsweise kann das Material der ersten druckverspannten Schicht 130 auch eine Tantal-Legierung, beispielsweise mit Nickel, oder ein Molyb dän- oder ein Nioblegierung enthalten. Beispielsweise kann ei ne Schichtdicke der ersten druckverspannten Schicht kleiner als 1,5 pm oder kleiner als 1,0 pm sein. Beispielsweise kann eine Schichtdicke der ersten druckverspannten Schicht größer als 100 nm sein. Gemäß weiteren Ausführungsformen kann die Schichtdicke der ersten druckverspannten Schicht 130 kleiner als 500 nm sein. Beispiele für das Material der ersten druck verspannten Schicht 130 können Ta, Mo, Nb oder eine binäre Verbindung aus diesen Materialien, beispielsweise MoNb, MoTa, NbO, TaN und weitere umfassen. Gemäß weiteren Ausführungsfor men kann das Material der ersten druckverspannten Schicht 130 ein Oxid oder Nitrid von Ta, Mo oder Nb sein. Beispielsweise kann das Oxid oder Nitrid eine beliebe stöchiometrische Zusam mensetzung haben. Das Oxid oder Nitrid von Ta, Mo oder Nb kann, wie nachfolgend ausgeführt werden wird, beispielsweise durch Ausheizen eines Werkstücks in einer Stickstoff- oder oxid- oder sauerstoffhaltigen Atmosphäre erzeugt werden. Bei spielsweise kann eine Zwischenschicht 117 zwischen dem Halb leiterschichtstapel 115 und der ersten druckverspannten Schicht 130 angeordnet sein.
Wie in FIG. 1 dargestellt, können die Schichten beispielsweise auf Waferebene aufgebracht sein, d.h. das Werkstück 20 ist Teil eines Wafers mit aufgebrachten Schichten. Dadurch, dass die erste druckverspannten Schicht 130 über dem Halbleiterkör per 120 angeordnet ist, können beispielsweise Zugverspannun gen, die sich durch das Aufbringen einer Metallisierung erge ben, kompensiert werden. Es hat sich zusätzlich gezeigt, dass die erste druckverspannte Schicht 130 aus den genannten Mate rialien sehr korrosionsbeständig ist. Die erste druckverspannte Schicht 130 kann isolierend oder leitend sein. Wenn sie leitend ist, kann sie beispielsweise geeignet sein, eine elektrische Verbindung zwischen Elementen, beispielsweise in dem Halbleiterbauelement oder auch außerhalb herzustellen. Die erste druckverspannte Schicht 130 kann aber auch leitend sein und keine elektrische Verbindung zwischen Elementen hersteilen.
Das Werkstück 20 oder der bearbeitete Wafer kann nach Aufbrin gen und Strukturieren der jeweiligen Schichten beispielsweise durch Sägen oder andere Trennverfahren zu einzelnen Halb leiterchips 125 vereinzelt werden. Üblicherweise findet diese Vereinzelung in einem Randbereich 127 der zugehörigen Halb leiterchips 125 statt. Beispielsweise können Komponenten der Halbleiterbauelemente in dem Randbereich 127 nicht vorliegen, um zu verhindern, dass sie durch den Vereinzelungsprozess be schädigt werden. Generell wird dieser Randbereich auch als Sä gerand oder Kerf 127 bezeichnet.
Beispielsweise kann ein Plasma-Vereinzelungsverfahren verwen det werden. Es hat sich gezeigt, dass druckverspannte Schich ten aus Ta, Mo, Nb oder binären Verbindungen aus diesen Mate rialien, beispielsweise MoNb, MoTa, NbO, TaN und weiteren durch ein Fluorplasma oder andere aggressive Materialien nicht angegriffen werden. Insbesondere auch bei Anwesenheit von Ka talysatormaterialien wie Gold in ihrer Nähe ist eine druckver spannten Schicht aus den genannten Materialien gegenüber Kor rosion durch Feuchtigkeit nicht empfindlich. Insbesondere hat sich gezeigt, dass die druckverspannte Schicht aus den Materi alien auch im Randbereich 127 der Halbleiterchips 125 oder der Halbleiterbauelemente 10, 15 vorliegen kann, ohne dass eine Korrosion stattfindet. Entsprechend kann die druckverspannte Schicht 130 flächig über der gesamten Oberfläche des bearbei teten Wafers 100, also auch im Randbereich 127 aufgebracht werden. Das druckverspannte Material kann in einer beliebigen Dicke aufgebracht werden, wodurch die Verbiegung des Wafers durch bestehende zugverspannte Schichten gezielt reduziert o- der auch in die umgekehrte Richtung einstellbar ist. Bei spielsweise kann eine Verspannung in einem Bereich von -20 MPa bis -2000 MPa oder -200 MPa bis -1000 MPa liegen.
FIG. 2A zeigt ein Halbleiterbauelement 10 gemäß Ausführungs formen. Beispielsweise kann der Halbleiterkörper 120 auch un terschiedlich dotierte Halbleiterbereiche, beispielsweise Si liziumbereiche umfassen. Isolierende Schichten und leitende Schichten können in strukturierter Weise in oder auf dem Halb leiterkörper 120 angeordnet sein. Beispielsweise können Schaltkreiskomponenten 144 in dem Halbleiterkörper 120 ange ordnet sein. Die Schaltkreiskomponenten 144 können beispiels weise dotierte Bereiche, leitende Bereiche oder isolierende Bereiche, die geeignet strukturiert sind, umfassen. Beispiele für Schaltkreiskomponenten umfassen passive und aktive Bauele mente, beispielsweise Transistoren, Kondensatoren, Widerstand selemente und weitere. Die Schaltkreiskomponenten 144 können auch Sensoren oder Licht emittierende Vorrichtungen und weite re umfassen.
Über dem Halbleiterkörper 120 kann eine Zwischenschicht 117 aufgebracht sein. Die Zwischenschicht 117 kann beispielsweise eine isolierende Schicht sein. Die Zwischenschicht 117 kann beispielsweise strukturiert sein. Je nach Ausgestaltung des Halbleiterbauelements 10 kann die Zwischenschicht 117 auch weggelassen sein. Eine erste druckverspannte Schicht 130 ist über der Zwischenschicht 117 und über dem Halbleiterkörper 120 angeordnet. Ein Material der druckverspannten Schicht ist aus gewählt aus Ta, Mo, Nb oder aus Verbindungen aus Ta, Mo oder Nb. Beispielsweise kann das Material der ersten druckverspann ten Schicht 130 Tantal sein oder eine wie vorstehend disku- tierte Zusammensetzung haben. Die erste druckverspannte Schicht 130 hat eine Schichtdicke von 100 bis 1500 nm. Bei spielsweise kann sie 100 bis 500 nm betragen.
Das Halbleiterbauelement 10 kann weiterhin einen Träger 200, beispielsweise aus einem leitenden, isolierenden oder auch Halbleitermaterial umfassen. Eine zweite druckverspannte Schicht 210 kann über dem Träger 200 aufgebracht sein. Bei spielsweise kann die zweite druckverspannte Schicht 210 das selbe Material wie die erste druckverspannte Schicht 130 ent halten. Der Träger 200 mit der zweiten druckverspannten Schicht kann weiterhin über eine Lotschicht 215 mit der ersten druckverspannten Schicht 130 verbunden sein. Beispielsweise können Schaltkreiskomponenten 144 des Halbleiterbauelements über die erste druckverspannte Schicht 130, die Lotschicht 215 und zweite druckverspannte Schicht 210 elektrisch angeschlos sen sein. Die Lotschicht kann beispielsweise AuSn, AuInSn, Ni- InSn, NiSn sowie gegebenenfalls Sperr-und Haftschichten aus z.B. Pt und Ti enthalten. Beispielsweise kann die Lotschicht 215 eine Schichtdicke von mehr als 2ym haben. Die Schichtdicke der Lotschicht kann beispielsweise kleiner als 5 ym sein.
FIG. 2A zeigt einen bereits vereinzelten Halbleiterchip. Im Randbereich 127, in dem keine Schaltkreiskomponenten 144 ange ordnet sind, ist ebenfalls ein Teil der ersten druckverspannte Schicht 130 angeordnet. Die erste druckverspannte Schicht 130 ist somit flächig aufgebracht.
FIG. 2B zeigt ein optoelektronisches Halbleiterbauelement 15 gemäß Ausführungsformen. Das optoelektronische Halbleiterbau element 15 kann beispielsweise eine Dünnschicht-LED sein. Der Halbleiterschichtstapel 115 des optoelektronischen Halbleiter chips umfasst beispielsweise eine erste Halbleiterschicht 105 von einem ersten Leitfähigkeitstyp, beispielsweise n-Typ. Der Halbleiterschichtstapel 115 umfasst darüber hinaus eine zweite Halbleiterschicht 107 von einem zweiten Leitfähigkeitstyp, beispielsweise p-Typ. Ein aktiver Bereich 109 kann zwischen erster und zweiter Halbleiterschicht 105, 107 angeordnet sein. Beispielsweise umfasst der aktive Bereich 109 einen pn- Übergang, eine Doppelheterostruktur, einen Einfachquantentopf (SQW, single quantum well) oder eine MehrfachquantentopfStruk tur (MQW, multi quantum well) zur Strahlungserzeugung. Die Be zeichnung „QuantentopfStruktur" entfaltet hierbei keine Bedeu tung hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentöpfe, Quantendrähte und Quantenpunkte sowie jede Kombination dieser Strukturen.
Eine Spiegelschicht 112 kann beispielsweise angrenzend an die erste Hauptoberfläche 110 des Halbleiterschichtstapels 115 an geordnet sein. Beispielsweise kann die Spiegelschicht 112 eine dielektrische Spiegelschicht sein. Eine Zwischenschicht 113 kann angrenzend an die dielektrische Spiegelschicht 112 ange ordnet sein. Ein Material der Zwischenschicht 113 kann bei spielsweise isolierend oder leitend sein, die Zwischenschicht 113 kann beispielsweise ein transparentes leitendes Material wie Indiumzinnoxid (ITO) enthalten. Die Zwischenschicht 113 kann auch weggelassen werden. Eine leitende erste druckver spannte Schicht 130, 132 ist angrenzend an die Spiegelschicht 112 oder die Zwischenschicht 113 angeordnet.
Das optoelektronische Halbleiterbauelement 15 umfasst weiter hin einen Träger aus einem beispielsweise leitenden, isolie renden oder Halbleitermaterial. Eine zweite druckverspannte Schicht 210 kann über dem Träger 200 angeordnet sein. Gemäß weiteren Ausführungsformen kann die zweite druckverspannte Schicht 210 jedoch auch weggelassen sein. Beispielsweise kann die zweite druckverspannte Schicht 210 über eine Lotschicht 215 beispielsweise aus den vorstehend erwähnten Materialien mit der ersten druckverspannten Schicht 130 verbunden sein.
Gemäß Ausführungsformen kann die erste druckverspannte Schicht zum einen eine Waferverbiegung durch bestehende zugverspannte Schichten reduzieren oder die Waferverbiegung in die entgegen gesetzte Richtung einstellen. Weiterhin kann die druckver spannte Schicht 130, wenn sie eine leitende druckverspannte Schicht 132 ist, als Stromaufweitungsstruktur wirken und ins besondere einen elektrischen Kontakt zur zweiten Halbleiter schicht 107 bewirken. Beispielsweise kann die dielektrische Spiegelschicht 112 abschnittsweise oder teilweise unterbrochen sein, so dass ein direkter elektrischer Kontakt zwischen druckverspannte Schicht 130 und zweiter Halbleiterschicht 107 entsteht. Das optoelektronische Halbleiterbauelement kann bei spielsweise eine Dünnschicht-LED darstellen. Das optoelektro nische Halbleiterbauelement 15 kann darüber hinaus eine erste Kontaktfläche 136 umfassen, die die erste Halbleiterschicht 105 kontaktiert. Beispielsweise kann die erste Kontaktfläche 136 angrenzend an eine erste Hauptoberfläche 106 der ersten Halbleiterschicht 105 angeordnet sein. Das optoelektronische Bauelement 15 umfasst darüber hinaus einen Randbereich 127. Die erste und die zweite druckverspannte Schicht 130, 210 er strecken sich jeweils bis zum Randbereich 127. Dadurch, dass das Material der druckverspannten Schicht 130 korrosionsbe ständig ist, kann diese flächig bis zum feuchtigkeitsanfälli gen Chiprand aufgebracht sein. Entsprechend ist es nicht er forderlich, die erste druckverspannte Schicht 130 beispiels weise photolithographisch zu strukturieren, so dass der Rand bereich 127 jeweils frei von der druckverspannten Schicht 130 ist .
FIG. 2C zeigt ein Halbleiterbauelement 10 gemäß weiteren Aus führungsformen. Gemäß dieser Ausführungsformen ist - abwei- chend von den bisher beschriebenen Ausführungsformen - die erste druckverspannte Schicht 134 aus einem isolierenden Mate rial, beispielsweise NbO aufgebaut. Entsprechend kann sie bei spielsweise zusätzlich zu ihrer Wirkung als spannungskompen sierende Schicht als Teil einer Isolationsschicht eingesetzt werden. Das Halbleiterbauelement 10 umfasst einen Halbleiter schichtstapel 115, der beispielsweise unterschiedliche dotier te Schichten oder auch nur einen einheitlichen Halbleiterkör per umfassen kann. Beliebige Komponenten von Halbleitervor richtungen, beispielsweise Schaltkreiskomponenten 144 wie vor stehend erläutert oder andere können in dem Halbleiterkörper 120 angeordnet sein. Beispielsweise kann eine isolierende Schicht 139 über dem Halbleiterkörper 120 angeordnet sein. Weiterhin kann beispielsweise eine Kontaktschicht 141 über der isolierenden Schicht 139 angeordnet sein. Die Kontaktschicht 141 kann beispielsweise geeignet sein, Komponenten des Halb leiterbauelements 10 mit äußeren Anschlüssen zu verbinden. Über der leitenden Kontaktschicht 141 ist eine isolierende druckverspannte Schicht 134 aufgebracht. Beispielsweise kann ein Material der isolierenden druckverspannten Schicht TaN, NbO oder andere umfassen. Das Halbleiterbauelement 10 umfasst weiterhin einen Träger aus einem isolierenden, leitenden, oder Halbleitermaterial 200. Eine zweite druckverspannte Schicht 219 ist über dem Träger 200 angeordnet. Beispielsweise kann eine geeignete Zwischenschicht 205 zwischen der zweiten druck verspannten Schicht 219 und dem Träger angeordnet sein. Die zweite druckverspannte Schicht kann beispielsweise leitend o- der isolierend sein. Die zweite druckverspannte Schicht 219 ist über beispielsweise eine KlebstoffSchicht 217 mit der ers ten druckverspannten Schicht 134 verbunden. Gemäß den in FIG. 2C gezeigten Ausführungsformen kann die druckverspannte Schicht 134 hier gleichzeitig als Teil einer Isolationsschicht zur elektrischen Isolation zwischen stromführenden Schichten, beispielsweise der Kontaktschicht 141 und dem Träger 200 ein gesetzt werden.
Gemäß weiteren Modifikationen kann die elektrische Kontaktie rung auch über die Lotschicht 215 und/oder über den Träger 200 erfolgen .
FIG. 3 veranschaulicht ein Verfahren gemäß Ausführungsformen. Ein Verfahren zur Herstellung eines Halbleiterbauelement 10, 15 umfasst das Aufbringen (S100) einer ersten druckverspannten Schicht 130 über einem Werkstück, welches einen Halbleiterkör per 120 umfasst. Ein Material der ersten druckverspannten Schicht ist aus Ta, Mo, Nb oder Verbindungen aus Ta, Mo oder Nb ausgewählt. Das Verfahren umfasst weiterhin das Vereinzeln (S110) des Werkstücks 20 in einzelne Halbleiterbauelemente 10, 15 nach Aufbringen der ersten druckverspannten Schicht.
Beispielsweise kann die druckverspannte Schicht 130 durch Sputtern aufgebracht werden. Zum Beispiel kann die Druckver spannung durch Einstellen der Sputterrate verändert werden. Durch ein schnelles Sputtern oder eine hohe Sputterrate kann die Druckverspannung erhöht werden. Leitende druckverspannte Schichten 130, 132, 210 können beispielsweise durch Sputtern von Metallschichten hergestellt werden. Beispielsweise kann die Herstellung isolierender druckverspannter Schichten 134 das Sputtern einer entsprechenden Metallschicht, beispielswei se Ta, Mo, Nb beinhalten. Sodann wird der Wafer in Stickstoff oder Sauerstoff ausgeheizt, so dass ein isolierendes Oxid oder Nitrid erzeugt wird.
FIG. 4A und 4B veranschaulichen ein Beispiel, bei dem ein Werkstück 20 mit einer druckverspannten Schicht 130, 132, 134 mit einem Träger 200 zusammengefügt wird. Ein Halbleiter schichtstapel 115 sowie gegebenenfalls eine oder mehrere ge- eignete Zwischenschichten 117 sind zwischen einem Substrat 100 und der druckverspannten Schicht 130, 132, 134 angeordnet.
Eine zweite druckverspannte Schicht 210, 219 wird über einem geeigneten Träger 200 aufgebracht. Eine oder mehrere Zwischen schichten 205 können zwischen der zweiten druckverspannten Schicht 210, 219 und dem Träger angeordnet sein. Die zweite druckverspannte Schicht 210, 219 kann aus denselben Materia lien wie die erste druckverspannte Schicht 130, 132, 134 auf gebaut sein. Sodann werden der Träger 200 mit der aufgebrach ten druckverspannten Schicht 210, 219 und der Halbleiterkörper mit der aufgebrachten druckverspannten Schicht 130, 132, 134 zusammengefügt. Beispielsweise kann das Zusammenfügen über ei ne Lotschicht 215 erfolgen. Alternativ kann das Zusammenfügen auch über eine geeignete KlebstoffSchicht erfolgen, beispiels weise wenn die druckverspannten Schichten jeweils isolierend sind. Gemäß weiteren Ausführungsformen kann die zweite druck verspannte Schicht 210, 219 auch weggelassen werden.
Das beschriebene Verfahren kann auf Waferebene durchgeführt werden. FIG. 4B zeigt ein Beispiel eines sich ergebenden Werk stücks 20.
Gemäß weiteren Ausführungsformen kann das gesputterte Material in Vakuum ausgeheizt werden oder einem Stickstoff- oder oxid haltigen Gasgemisch ausgesetzt werden. Beispielsweise kann das gesputterte Material, wenn es einem Stickstoff- oder oxidhal tigen Gasgemisch ausgesetzt wird, zu einer korrosionsresisten ten Verbindung reagieren. Beispielsweise kann Tantal zu Tan taloxid oder Tantalnitrid reagieren. Dabei kann das stöchio metrische Verhältnis des Tantaloxids oder Tantalnitrids ent sprechend den Reaktionsbedingungen eingestellt werden. Durch einen Temperaturbehandlungsschritt kann die Druckver spannung des Materials weiter beeinflusst werden. Genauer ge sagt, kann die Verbiegung des Wafers auch zu späteren Zeit punkten der Prozessierung eingestellt werden, so dass eine ge wünschte Waferverbiegung erzielt werden kann.
Anschließend wird das Werkstück in die einzelnen Chips 125 vereinzelt, wie auch in FIG. 4B angedeutet ist. Beispielsweise kann ein Plasmatrennen beispielsweise unter Verwendung des Bosch-Verfahrens durchgeführt werden. Dadurch, dass das Mate rial der druckverspannten Schicht korrosionsbeständig ist, zersetzt sich sein Material bei einem Plasmatrennverfahren nicht. Beispielsweise ist das Material der druckverspannten Schichten, also beispielsweise Ta, Mo, Nb oder Verbindungen aus Ta, Mo oder Nb beständig, beispielsweise auch in Anwesen heit von Fluorgasen oder Fluorpolymeren beständig. Entspre chend können die Materialien der druckverspannten Schicht flä chig aufgebracht werden und es ist nicht erforderlich, die aufgebrachte druckverspannte Schicht zu strukturieren.
Dadurch, dass die Waferverbiegung durch das Aufbringen der druckverspannten Schicht kompensiert wird, ist es nicht not wendig, einen Träger 200 mit hoher Dicke einzusetzen, der die ser Verbiegung entgegenwirken würde. Entsprechend kann die Di cke des Trägers 200 weiter reduziert werden, beispielsweise auf eine Dicke kleiner als 120 ym, beispielsweise bis hin zu Werten von 40 ym, wodurch der thermische Widerstand des Bau elements sinkt.
Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben worden sind, werden Fachleute erkennen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl von alternativen und/oder äquivalenten Ausgestaltungen ersetzt werden können, ohne vom Schutzbereich der Erfindung abzuweichen. Die Anmeldung soll jegliche Anpas sungen oder Variationen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher wird die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt.
BEZUGSZEICHENLISTE
10 Halbleiterbauelement
15 optoelektronisches Halbleiterbauelement
20 Werkstück
100 Substrat
101 erste Hauptoberfläche des Substrats
105 erste Halbleiterschicht
106 erste Hauptoberfläche der ersten Halbleiterschicht
107 zweite Halbleiterschicht
109 aktiver Bereich
110 erste Hauptoberfläche des Halbleiterschichtstapels
112 Spiegelschicht
113 Zwischenschicht
115 Halbleiterschichtstapel
117 Zwischenschicht
120 Halbleiterkörper
125 Halbleiterchip
127 Randbereich
130 erste druckverspannte Schicht
132 leitende druckverspannte Schicht
134 isolierende druckverspannte Schicht
136 erste Kontaktfläche
139 isolierende Schicht
141 Kontaktschicht
144 Schaltkreiskomponente
200 Träger
205 Zwischenschicht
210 zweite druckverspannte Schicht
215 Lotschicht
217 KlebstoffSchicht
219 zweite druckverspannte Schicht

Claims

PATENTANSPRÜCHE
1. Verfahren zur Herstellung eines Halbleiterbauelements (10, 15) umfassend:
Aufbringen (S100) einer ersten druckverspannten Schicht (130, 132, 134) über einem Halbleiterkörper (120), wodurch ein Werkstück (20) bereitgestellt wird,
wobei ein Material der ersten druckverspannten Schicht (130, 132, 134) ausgewählt ist aus Tantal oder Tantalverbin dungen, und
Vereinzeln (S110) des Werkstücks (20) in einzelne Halb leiterbauelemente (10, 15), wobei das Vereinzeln ein Plasma trennverfahren umfasst.
2. Verfahren zur Herstellung eines Halbleiterbauelements (10, 15) umfassend:
Aufbringen (S100) einer ersten druckverspannten Schicht (130, 132, 134) über Halbleiterkörper (120), wodurch ein Werk stück (20) bereitgestellt wird,
wobei ein Material der ersten druckverspannten Schicht (130, 132, 134) ausgewählt ist aus Molybdän, Niob oder Verbin dungen aus Molybdän oder Niob, und
Vereinzeln (S110) des Werkstücks (20) in einzelne Halb leiterbauelemente (10, 15), wobei das Vereinzeln ein Plasma trennverfahren umfasst.
3. Verfahren nach Anspruch 1 oder 2, das ferner das Aus bilden mindestens einer Halbleiterschicht über einem Wachs tumssubstrat (100), wodurch der Halbleiterkörper (120) bereit gestellt wird, vor Aufbringen der ersten druckverspannten Schicht umfasst.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Schichtdicke der ersten druckverspannten Schicht (130, 132, 134) 100 nm bis 1,5 ym beträgt.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die erste druckverspannte Schicht (130, 132, 134) flächig über dem Werkstück aufgebracht wird und vor Vereinzeln des Werkstücks in Randbereichen der einzelnen Halbleiterbauelemen te (10, 15) vorliegt.
6. Verfahren nach einem der vorhergehenden Ansprüche, fer ner mit dem Aufbringen des Werkstücks (20) auf einen Träger (200), wobei das Material der ersten druckverspannten Schicht (130, 132) elektrisch leitendes Material ist, und geeignet ist, eine elektrische Verbindung von Komponenten des Halblei terbauelements (10, 15) zu dem Träger (200) bereitzustellen.
7. Verfahren nach einem der Ansprüche 1 bis 6, ferner mit dem Aufbringen des Werkstücks (20) auf einen isolierenden Trä ger (200), so dass die erste druckverspannte Schicht zwischen dem Halbleiterkörper und dem isolierenden Träger (200) ange ordnet ist.
8. Verfahren nach einem der Ansprüche 1 bis 6, ferner mit dem Aufbringen des Werkstücks (20) auf einen Träger (200), wo bei über dem Träger (200) eine zweite druckverspannte Schicht (210) angeordnet ist und das Werkstück (20) und der Träger (200) so zusammengefügt werden, dass die erste und zweite druckverspannte Schicht (130, 132, 134, 210) zwischen Träger (200) und Werkstück (20) angeordnet sind.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die druckverspannte Schicht (130, 132) durch Sputtern auf gebracht wird.
10. Verfahren nach Anspruch 9, bei dem eine Verspannung der druckverspannten Schicht (130, 132) durch Einstellen der Sput- terrate eingestellt wird.
11. Halbleiterbauelement (10, 15) umfassend:
eine erste druckverspannte Schicht (130) über einem Halbleiterkörper (120),
wobei ein Material der ersten druckverspannten Schicht (130, 132, 134) ausgewählt ist aus Tantal oder Tantalverbin dungen,
sowie einen isolierenden Träger, wobei die erste druck verspannte Schicht (130, 132, 134) zwischen dem isolierenden Träger und dem Halbleiterkörper angeordnet ist.
12. Halbleiterbauelement nach Anspruch 11, bei dem ein Ma terial der ersten druckverspannten Schicht (130, 134) Tan taloxid oder Tantalnitrid ist.
13. Halbleiterbauelement (10, 15) umfassend:
eine erste druckverspannte Schicht (130) über einem Halbleiterkörper (120),
wobei ein Material der ersten druckverspannten Schicht (130, 132, 134) ausgewählt ist aus Molybdän, Niob oder Verbin dungen aus Molybdän oder Niob,
sowie einen isolierenden Träger (200) , wobei die erste druckverspannte Schicht (130, 132, 134) zwischen dem isolie renden Träger und dem Halbleiterkörper angeordnet ist.
14. Halbleiterbauelement (10, 15) nach einem der Ansprüche 11 bis 13, bei dem eine Schichtdicke der ersten druckverspann ten Schicht (130, 132, 134) 100 nm bis 1,5 ym beträgt.
15. Halbleiterbauelement (10, 15) nach einem der Ansprüche 11 bis 14, bei dem die erste druckverspannte Schicht (130, 132, 134) sich bis zu einem Randbereich (127) des Halbleiter bauelements (10, 15) erstreckt.
16. Halbleiterbauelement (10, 15) nach einem der Ansprüche 11 bis 15, ferner mit einer zweiten druckverspannten Schicht (210), die zwischen dem Träger (200) und der ersten druckver spannten Schicht (130, 132) angeordnet ist.
17. Halbleiterbauelement (10, 15) nach einem der Ansprüche 11 bis 16, bei dem ein Material der ersten druckverspannten Schicht (130, 132) elektrisch leitendes Material ist, ferner umfassend Schaltkreiskomponenten (144), die innerhalb oder be nachbart zu dem Halbleiterkörper (120) angeordnet sind, wobei die Schaltkreiskomponenten (144) mit der ersten druckverspann ten Schicht (130, 132) elektrisch verbunden sind.
18. Halbleiterbauelement nach einem der Ansprüche 11 bis 17, wobei der Halbleiterkörper (120) geeignet ist, elektromag netische Strahlung zu erzeugen oder zu empfangen, und die ers te druckverspannte Schicht (130, 132) als eine Stromaufwei tungsstruktur wirkt.
19. Halbleiterbauelement (10, 15) nach einem der Ansprüche 11 bis 16, bei dem ein Material der ersten druckverspannten Schicht (130, 134) elektrisch isolierendes Material ist.
20. Halbleiterbauelement (10, 15) nach Anspruch 19, ferner mit einem Träger, wobei die erste druckverspannte Schicht (130, 134) geeignet ist, den Halbleiterkörper (120) von dem Träger (200) zu isolieren.
21. Verfahren zur Herstellung eines Halbleiterbauelements (10, 15) umfassend:
Ausbilden mindestens einer Halbleiterschicht über einem Wachstumssubstrat, wodurch ein Halbleiterkörper (120) bereit gestellt wird,
Aufbringen (S100) einer ersten druckverspannten Schicht (130, 132, 134) über dem Halbleiterkörper (120), wodurch ein Werkstück (20) bereitgestellt wird,
wobei ein Material der ersten druckverspannten Schicht (130, 132, 134) ausgewählt ist aus Tantal oder Tantalverbin dungen, Molybdän, Niob oder Verbindungen aus Molybdän oder Ni ob, und
Vereinzeln (S110) des Werkstücks (20) in einzelne Halb leiterbauelemente (10, 15).
22. Verfahren nach Anspruch 21, bei dem eine Schichtdicke der ersten druckverspannten Schicht (130, 132, 134) 100 nm bis 1 , 5 ym beträgt .
23. Verfahren nach Anspruch 21 oder 22, bei dem die erste druckverspannte Schicht (130, 132, 134) flächig über dem Halb leiterkörper aufgebracht wird und vor Vereinzeln des Werk stücks in Randbereichen der einzelnen Halbleiterbauelemente (10, 15) vorliegt.
24. Verfahren nach einem der Ansprüche 21 bis 23, bei dem das Vereinzeln des Werkstücks ein Plasmatrennverfahren um fasst.
25. Verfahren nach einem der Ansprüche 21 bis 24, ferner mit dem Aufbringen des Werkstücks (20) auf einen Träger (200), so dass die erste druckverspannte Schicht (130, 132) zwischen dem Träger (200) und dem Halbleiterkörper (120) angeordnet ist .
26. Verfahren nach Anspruch 25, wobei das Material der ers ten druckverspannten Schicht (130, 132) elektrisch leitendes
Material ist, und geeignet ist, eine elektrische Verbindung von Komponenten des Halbleiterbauelements (10, 15) zu dem Trä ger (200) bereitzustellen.
27. Verfahren nach Anspruch 25, wobei über dem Träger (200) eine zweite druckverspannte Schicht (210) angeordnet ist und das Werkstück (20) und der Träger (200) so zusammengefügt wer den, dass die erste und zweite druckverspannte Schicht (130, 132, 134, 210) zwischen Träger (200) und Werkstück (20) ange ordnet sind.
28. Verfahren nach einem der Ansprüche 21 bis 27, bei dem die druckverspannte Schicht (130, 132) durch Sputtern aufge bracht wird.
29. Verfahren nach Anspruch 28, bei dem eine Verspannung der druckverspannten Schicht (130, 132) durch Einstellen der
Sputterrate eingestellt wird.
30. Halbleiterbauelement (10, 15) umfassend:
eine erste druckverspannte Schicht (130, 132, 134) über einem Halbleiterkörper (120),
einen Träger (200), wobei die erste druckverspannte
Schicht (130, 132, 134) zwischen dem Träger und dem Halb leiterkörper angeordnet ist, und
eine zweite druckverspannte Schicht (210) zwischen der ersten druckverspannten Schicht (130, 132, 134) und dem Träger (200), wobei ein Material der ersten und der zweiten druckver spannten Schicht (130, 132, 134, 210) ausgewählt ist aus Tan tal oder Tantalverbindungen, Molybdän, Niob oder Verbindungen aus Molybdän oder Niob, und die erste und die zweite druckverspannte Schicht (130,
132, 134, 210) zwischen dem Halbleiterkörper und dem Träger (200) angeordnet sind.
31. Halbleiterbauelement (10, 15) nach Anspruch 30, ferner mit einer Lotschicht (215) , die zwischen der ersten und der zweiten druckverspannten Schicht (130, 32, 134, 210) angeord net ist.
32. Halbleiterbauelement nach Anspruch 30 oder 31, bei dem ein Material der ersten oder zweiten druckverspannten Schicht (130, 134, 210) Tantaloxid oder Tantalnitrid ist.
33. Halbleiterbauelement (10, 15) nach einem der Ansprüche
30 bis 32, bei dem eine Schichtdicke der ersten oder zweiten druckverspannten Schicht (130, 132, 134, 210) 100 nm bis 1,5 ym beträgt.
34. Halbleiterbauelement (10, 15) nach einem der Ansprüche
30 bis 33, bei dem die erste druckverspannte Schicht (130,
132, 134) sich bis zu einem Randbereich (127) des Halbleiter bauelements (10, 15) erstreckt.
35. Halbleiterbauelement (10, 15) nach einem der Ansprüche
30 bis 34, bei dem ein Material der ersten druckverspannten Schicht (130, 132) elektrisch leitendes Material ist, ferner umfassend Schaltkreiskomponenten (144), die innerhalb oder be nachbart zu dem Halbleiterkörper (120) angeordnet sind, wobei die Schaltkreiskomponenten (144) mit der ersten druckverspann ten Schicht (130, 132) elektrisch verbunden sind.
36. Halbleiterbauelement nach einem der Ansprüche 30 bis 35, wobei der Halbleiterkörper (120) geeignet ist, elektromag netische Strahlung zu erzeugen oder zu empfangen, und die ers- te druckverspannte Schicht (130, 132) als eine Stromaufwei tungsstruktur wirkt.
37. Halbleiterbauelement (10, 15) nach einem der Ansprüche 30 bis 36, bei dem ein Material der ersten oder zweiten druck verspannten Schicht (130, 134, 210) elektrisch isolierendes Material ist.
38. Halbleiterbauelement (10, 15) nach Anspruch 37, wobei die erste oder zweite druckverspannte Schicht (130, 134, 210) geeignet ist, den Halbleiterkörper (120) von dem Träger (200) zu isolieren.
PCT/EP2019/067183 2018-06-28 2019-06-27 Halbleiterbauelement mit druckverspannter schicht und verfahren zur herstellung des halbleiterbauelements mit druckverspannter schicht Ceased WO2020002514A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/255,435 US11705370B2 (en) 2018-06-28 2019-06-27 Semiconductor component having a compressive strain layer and method for producing the semiconductor component having a compressive strain layer
DE112019003193.7T DE112019003193B4 (de) 2018-06-28 2019-06-27 Halbleiterbauelement mit druckverspannter schicht und verfahren zur herstellung des halbleiterbauelements mit druckverspannter schicht

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018115594.8 2018-06-28
DE102018115594.8A DE102018115594A1 (de) 2018-06-28 2018-06-28 Halbleiterbauelement mit druckverspannter schicht und verfahren zur herstellung des halbleiterbauelements mit druckverspannter schicht

Publications (1)

Publication Number Publication Date
WO2020002514A1 true WO2020002514A1 (de) 2020-01-02

Family

ID=67539399

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2019/067183 Ceased WO2020002514A1 (de) 2018-06-28 2019-06-27 Halbleiterbauelement mit druckverspannter schicht und verfahren zur herstellung des halbleiterbauelements mit druckverspannter schicht

Country Status (3)

Country Link
US (1) US11705370B2 (de)
DE (2) DE102018115594A1 (de)
WO (1) WO2020002514A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043796A1 (en) * 2004-10-22 2006-04-27 Seoul Opto-Device Co., Ltd. Gan compound semiconductor light emitting element and method of manufacturing the same
EP2368963A2 (de) * 2010-03-26 2011-09-28 Samsung LED Co., Ltd. Komplexer Kristallphosphor, lichtemittierende Vorrichtung, Oberflächenlichtquellenvorrichtung, Anzeigevorrichtung und Beleuchtungsvorrichtung
US20170186919A1 (en) * 2015-12-29 2017-06-29 Light Share, LLC Optoelectronic Semiconductor Devices with Enhanced Light Output

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110085609A (ko) * 2010-01-21 2011-07-27 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US8802461B2 (en) * 2011-03-22 2014-08-12 Micron Technology, Inc. Vertical light emitting devices with nickel silicide bonding and methods of manufacturing
JP5997530B2 (ja) * 2011-09-07 2016-09-28 Hoya株式会社 マスクブランク、転写用マスク、および半導体デバイスの製造方法
EP2800146A1 (de) * 2013-05-03 2014-11-05 Saint-Gobain Glass France Rückseitenkontaktiertes Substrat für eine Photovoltaikzelle oder ein Photovoltaikmodul
KR20160101226A (ko) * 2015-02-13 2016-08-25 삼성전자주식회사 반도체 발광 소자
US9633902B2 (en) * 2015-03-10 2017-04-25 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device that includes dividing semiconductor substrate by dry etching

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043796A1 (en) * 2004-10-22 2006-04-27 Seoul Opto-Device Co., Ltd. Gan compound semiconductor light emitting element and method of manufacturing the same
EP2368963A2 (de) * 2010-03-26 2011-09-28 Samsung LED Co., Ltd. Komplexer Kristallphosphor, lichtemittierende Vorrichtung, Oberflächenlichtquellenvorrichtung, Anzeigevorrichtung und Beleuchtungsvorrichtung
US20170186919A1 (en) * 2015-12-29 2017-06-29 Light Share, LLC Optoelectronic Semiconductor Devices with Enhanced Light Output

Also Published As

Publication number Publication date
DE102018115594A1 (de) 2020-01-02
US20210265213A1 (en) 2021-08-26
DE112019003193A5 (de) 2021-04-01
US11705370B2 (en) 2023-07-18
DE112019003193B4 (de) 2024-06-27

Similar Documents

Publication Publication Date Title
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE112005003476T5 (de) Substratentfernungsprozess für LEDs mit hoher Lichtausbeute
DE19953588A1 (de) Waferverbundene Al¶x¶Ga¶y¶In¶z¶N-Strukturen
DE19953609A1 (de) Dickenanpassen von waferverbundenen Al¶x¶Ga¶y¶In¶z¶N-Strukturen durch Laserschmelzen
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
EP2609632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2020064943A1 (de) Optoelektronischer halbleiterchip mit kontaktelementen und dessen herstellungsverfahren
DE112014001423T5 (de) Halbleiterstrukturen mit InGaN umfassenden Aktivbereichen, Verfahren zum Bilden derartiger Halbleiterstrukturen und aus derartigen Halbleiterstrukturen gebildete Licht emittierende Vorrichtungen
WO2020035419A1 (de) Optoelektronisches halbleiterbauelement mit kontaktelementen und dessen herstellungsverfahren
EP1794816B1 (de) Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
DE112019003193B4 (de) Halbleiterbauelement mit druckverspannter schicht und verfahren zur herstellung des halbleiterbauelements mit druckverspannter schicht
WO2020035413A1 (de) Optoelektronisches halbleiterbauelement mit einem trägerelement, welches ein elektrisch leitendes material umfasst
EP3841619A1 (de) Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2020025700A1 (de) Halbleiterbauelement mit einer stresskompensationsschicht und verfahren zur herstellung eines halbleiterbauelements
DE102019100799A1 (de) Optoelektronisches halbleiterbauelement mit einem schichtstapel mit anisotroper leitfähigkeit und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
DE10244447B4 (de) Strahlungsemittierendes Halbleiterbauelement mit vertikaler Emissionsrichtung und Herstellungsverfahren dafür
DE102018126924A1 (de) Verfahren zur Herstellung eines Leuchtdiodenchips mit einer Konverterschicht und Leuchtdiodenchip
DE102017114467A1 (de) Halbleiterchip mit transparenter Stromaufweitungsschicht
DE102017126109A1 (de) Licht emittierendes Bauelement und Verfahren zur Herstellung eines Licht emittierenden Bauelements
DE102023121305A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19749194

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112019003193

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19749194

Country of ref document: EP

Kind code of ref document: A1