WO2015155824A1 - ストレージシステム - Google Patents

Abstract

　フラッシュストレージシステムにおいてストレージコントローラ及びフラッシュストレージの性能を低下させることなく、フラッシュストレージのフラッシュメモリへのライト量を削減する。ストレージシステムは、ストレージコントローラが中抜けリードありのデータをフラッシュストレージにまとめ書きするとき、フラッシュストレージにコンペアライト要求を発行する。コンペアライト要求を受けたフラッシュストレージは、ライトされたデータの範囲の更新前データをフラッシュメモリからリードし、リードしたデータをライトされたデータと比較し、内容が異なるデータのみフラッシュメモリにライトする。

Description

ストレージシステム

　本発明は、記憶デバイスとしてフラッシュメモリを使用するストレージシステム及びその制御方法に関する。

　ストレージシステムのストレージコントローラでは、ホスト計算機などの上位装置から到来する複数のライトデータを一旦ディスクキャッシュに格納する。その後、ディスクキャッシュ上に格納されたライトデータを、ＨＤＤ等の最終記憶デバイスに格納する際、一定アドレス範囲のライトデータをまとめて記憶デバイスにライト（まとめ書き）することがある。このとき、当該一定アドレス範囲内の領域の中で、ライトデータが到来した領域とそうでない領域が混在することがある。ライトデータが到来した領域については、当該ライトデータがディスクキャッシュ上に存在するが、そうでない領域のデータはディスクキャッシュ上に存在しない。その場合、ディスクキャッシュ上にないデータを記憶デバイスからキャッシュに読み（中抜けリード）、記憶デバイスへのライトを一回で済むように効率化する。

　上記まとめ書き時に、記憶デバイスでは、記憶デバイスから読み上げたデータ（ホストから更新されていないデータ）もライトされることになる。記憶デバイスがフラッシュメモリを記憶媒体として用いるフラッシュストレージの場合、フラッシュメモリへのライト回数が増え、フラッシュメモリの書き換え寿命を縮める。

　フラッシュメモリの長寿命化を図るため、特許文献１に開示されているような技術が知られている。特許文献１には、書き換え回数に上限があるフラッシュメモリ等の記憶媒体を用いた記憶装置が、上位装置からの更新要求データ（新データ）を記憶媒体に格納する前に、記憶媒体から更新前データ（旧データ）をリードし、新旧データを比較し、一致しない場合、新データ全体を記憶装置に書き込み、一致した場合には新データを記憶装置に書き込まないようにする技術が開示されている。これにより、旧データと内容が同一の新データは記憶装置に書き込まずに済むので、記憶媒体の書き換え回数が削減され、結果として記憶媒体の長寿命化を図ることができる。

米国特許出願公開第２００８／００８２７４４号明細書 米国特許出願公開第２０１３／０２９０７７３号明細書

　特許文献１に開示の技術をストレージＲＡＩＤコントローラに適用した場合、ＲＡＩＤストレージコントローラは、更新対象データに対応する更新前データを読み上げて比較する（以下、この処理を「リードコンペア」と呼ぶ）という追加処理が必要になるため、ＲＡＩＤストレージコントローラの処理負荷が増大し、ストレージシステムの性能低下につながる。

　また、記憶デバイスにこの技術を単純適用した場合、更新データを書き込む際に必ずリードコンペアが必要になる。たとえばシーケンシャルライトなど、長大データを書き込む場合には、上で説明した中抜けリードはまず発生しないため、特許文献１に開示の技術を使用せずに書き込みを行っても、ホストから更新されていないデータがライトされる可能性は著しく低い。特許文献１に開示の技術を単純適用すると、このような場合にもリードコンペアが実施されることになるため、やはりストレージシステムの性能低下につながる。

　本発明の目的は、ＲＡＩＤストレージコントローラおよび記憶デバイスの性能を低下させることなく、記憶デバイスへのライト量を削減することである。

　本発明に係るストレージシステムは少なくとも、コントローラと、不揮発性の記憶デバイスを有する１以上の記憶デバイスを有する。ストレージシステムがホスト計算機からのライトデータを記憶デバイスに格納する際、ライトデータの格納範囲の指示を含むコマンドとライトデータとを送信する。当該コマンドを受信した記憶デバイスは、前記記憶デバイスの前記格納範囲に格納されている前記ライトデータの更新前データと、前記ライトデータとを比較し、その内容が異なる部分についてのみ、前記記憶デバイスに格納する。

　本発明により、ストレージシステムの性能を低下させることなく、フラッシュメモリの書き換え回数を削減できる。

図１は、実施例１に係る計算機システムのハードウェア構成図である。 図２は、実施例１に係るフラッシュストレージのハードウェア構成図である。 図３Ａは、実施例１に係るストレージ装置のＬＭに格納されるプログラムおよびテーブルを示す。 図３Ｂは、実施例１に係るフラッシュストレージのパッケージメモリに格納されるプログラムを示す。 図４は、実施例１にコンペアライトサポート管理テーブルの構成例を示す。 図５は、実施例１に係るまとめ書きの一例を示す。 図６は、実施例１に係るストレージコントローラのまとめ書き処理のフローチャートを示す。 図７は、実施例１に係るフラッシュストレージのコンペアライト処理のフローチャートを示す。 図８Ａは、実施例２に係るストレージ装置のＬＭに格納されるプログラムおよびテーブルを示す。 図８Ｂは、実施例２に係るフラッシュストレージのパッケージメモリに格納されるプログラムを示す。 図９は、実施例２におけるまとめ書きの一例を示す。 図１０は、実施例２に係るストレージコントローラのまとめ書き処理のフローチャートを示す。 図１１は、実施例２に係るフラッシュストレージのコンペアライト処理のフローチャートを示す。 図１２Ａは、実施例３に係るストレージ装置のＬＭに格納されるプログラムおよびテーブルを示す。 図１２Ｂは、実施例３に係るフラッシュストレージのパッケージメモリに格納されるプログラムを示す。 図１３Ａは、ライト方式判定情報テーブルの内容を示す。 図１３Ｂは、ライト方式判定情報テーブル内のドライブ情報エントリの構成例を示す。 図１４は、実施例３に係るストレージコントローラのまとめ書き処理のフローチャートを示す。 図１５は、実施例３に係るストレージコントローラの、ライト方式の判定基準の例を示す。 図１６は、実施例４に係るまとめ書きの一例を示す。 図１７Ａは、実施例４に係るストレージ装置のＬＭに格納されるプログラムおよびテーブルを示す。 図１７Ｂは、実施例４に係るフラッシュストレージのパッケージメモリに格納されるプログラムを示す。 図１８は、実施例４に係るストレージコントローラのまとめ書き処理のフローチャートを示す。 図１９は、実施例４に係るフラッシュストレージの更新位置指定ライト処理のフローチャートを示す。 図２０は、実施例４に係るストレージコントローラが記憶デバイスにデータ転送する際のデータ形式の一例を示す。

　以下、図を用いて、本発明の一実施例を説明する。以下の図中、同一の部分には同一の符号を付加する。ただし、本発明が本実施例に制限されることは無く、本発明の思想に合致するあらゆる応用例が本発明の技術的範囲に含まれる。また、特に限定しない限り、各構成要素は複数でも単数でも構わない。

　なお、以下の説明では、「ｘｘｘテーブル」の表現にて各種情報を説明することがあるが、各種情報は、テーブル以外のデータ構造で表現されていても良い。データ構造に依存しないことを示すために「ｘｘｘテーブル」を「ｘｘｘ情報」と呼ぶことができる。

　また、以下の説明では、「プログラム」を主語として処理を説明する場合があるが、プログラムは、プロセッサ（例えばＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ））によって実行されることで、定められた処理を適宜に記憶資源（例えばメモリ）及び通信インタフェース装置（例えば通信ポート）を用いながら行うため、処理の主語がプロセッサとされても良い。プロセッサは、ＣＰＵの他に専用ハードウェアを有していても良い。コンピュータプログラムは、例えばプログラム配布サーバ又は記憶メディア等のプログラムソースから各計算機にインストールされても良い。

　また、各要素（例えばドライブ）は、ＩＤ、番号などで識別可能に管理されているが、識別可能な情報であれば、名前など他種の識別情報が用いられても良い。

　本発明の実施例１について、図１～図６を用いて説明する。図１は、実施例１に係る計算機システムのハードウェア構成図である。

　計算機システムは、１以上のホスト計算機（以下、ホストとも呼ばれる）３０と、管理計算機２０とストレージ装置１０とを含む。

　ホスト計算機３０とストレージ装置（ストレージシステムとも呼ばれる）１０とはデータネットワーク４０を介して接続されている。データネットワーク４０は、例えば、ファイバチャネルケーブルやファイバチャネルスイッチの組み合わせで構成されるＳＡＮ（Ｓｔｏｒａｇｅ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）である。あるいはデータネットワーク４０は、ＩＰネットワークもしくはその他いかなる種類のデータ通信用ネットワークであってもよい。

　ホスト計算機３０と、管理計算機２０と、ストレージ装置１０とは、管理ネットワーク５０を介して接続されている。管理ネットワーク５０は、例えば、ＩＰネットワークである。管理ネットワーク５０は、ローカルエリアネットワークであってもよく、ワイドエリアネットワーク、その他いかなる種類のネットワークであってもよい。データネットワーク４０と管理ネットワーク５０とが同一のネットワークであっても良い。

　ストレージ装置１０は、ホスト計算機から送られたデータ（ユーザデータ）を格納するための、複数の記憶デバイス（ドライブとも呼ばれる）１６０（１６０ａ、１６０ｂ）と、ストレージコントローラ１７０を収容している。ストレージ装置１０に搭載される記憶デバイス１６０には、不揮発性の記録媒体である磁気ディスクを有するハードディスクドライブ（ＨＤＤ）、不揮発半導体メモリを搭載したＳｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ（ＳＳＤ）、そして後述するコンペアライト処理機能を備えたフラッシュストレージ等が用いられる。ストレージ装置１０は、特定の一種類の記憶デバイスのみを搭載する構成に限定されるものではない。ＨＤＤ、ＳＳＤ、フラッシュストレージ等が混在して搭載されていてよい。

　また、本発明の実施例に係るストレージ装置１０は、複数の記憶デバイス１６０を１または複数のＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ　Ａｒｒａｙｓ　ｏｆ　Ｉｎｅｘｐｅｎｓｉｖｅ／Ｉｎｄｅｐｅｎｄｅｎｔ　Ｄｉｓｋｓ）グループとして管理する。（ｎ＋ｍ）台の記憶デバイス１６０（ｎ≧１、ｍ≧１）で構成されるＲＡＩＤグループにホスト計算機３０からのライトデータを格納する際には、ｎ台の記憶デバイス１６０の所定範囲にライトデータを分散格納するとともに、ライトデータをもとにｍ個の冗長データ（パリティ）を生成して、パリティを残りのｍ台の記憶デバイスの所定範囲に格納する。これにより、１つの記憶デバイス１６０に障害が発生した場合のデータ消失を防ぐことが出来る。

　ストレージコントローラ１７０は、ホスト計算機と接続するためのフロントエンドパッケージ（ＦＥＰＫ）１００、記憶デバイス１６０と接続するためのバックエンドパッケージ（ＢＥＰＫ）１４０、キャッシュメモリを搭載するキャッシュメモリパッケージ（ＣＭＰＫ）１３０、内部処理を行うマイクロプロセッサを搭載するマイクロプロセッサパッケージ（ＭＰＰＫ）１２０、及びそれらを接続する内部ネットワーク１５０を有する。図１に示すように、本例のストレージ装置１０は、複数のＦＥＰＫ１００、複数のＢＥＰＫ１４０、複数のＣＭＰＫ１３０、そして複数のＭＰＰＫ１２０を含む。

　各ＦＥＰＫ１００は、ホスト計算機３０と接続を行うためのインタフェース（Ｉ／Ｆ）１０１、ストレージ装置１０内のデータ転送を行うための転送回路１０２、データを一時的に格納しておくＢｕｆｆｅｒ１０３を基板上に有する。インタフェース１０１は複数のポートを含むことができ、各ポートはホスト計算機３０等のＳＡＮ４０に接続された機器と接続することができる。インタフェース１０１は、ホスト計算機３０とストレージ装置１０との間の通信に用いられるプロトコル、例えばＦｉｂｒｅ　Ｃｈａｎｎｅｌ（ＦＣ）、ｉＳＣＳＩ（ｉｎｔｅｒｎｅｔ　ＳＣＳＩ）、あるいはＦｉｂｒｅ　Ｃｈａｎｎｅｌ　Ｏｖｅｒ　Ｅｔｈｅｒｎｅｔ（ＦＣｏＥ）を、内部ネットワーク１５０で用いられるプロトコル、例えばＰＣＩ－Ｅｘｐｒｅｓｓに変換する。

　各ＢＥＰＫ１４０は、記憶デバイス１６０と接続するためのインタフェース（Ｉ／Ｆ）１４１、ストレージ装置１０内のデータ転送を行うための転送回路１４２、データを一時的に格納しておくＢｕｆｆｅｒ１４３を基板上に有する。インタフェース１４１は複数のポートを含むことができ、各ポートが記憶デバイス１６０と接続される。インタフェース１４１は、記憶デバイス１６０との通信に用いられるプロトコル、例えばＦＣを、内部ネットワーク１５０で用いられるプロトコルに変換する。

　各ＣＭＰＫ１３０は、ホスト計算機３０から読み書きされるユーザデータを一時的に格納するキャッシュメモリ（ＣＭ）１３１及び１または複数のＭＰＰＫ１２０が扱う制御情報を格納する共有メモリ（ＳＭ）１３２を基板上に有する。異なるボリュームを担当する複数のＭＰＰＫ１２０（のマイクロプロセッサ）が、共有メモリ１３２にアクセスすることができる。ＭＰＰＫ１２０が扱うデータやプログラムは、ストレージ装置１０内の不揮発メモリまたは記憶デバイス１６０からロードされる。キャッシュメモリ１３１と共有メモリ１３２とは、別の基板上（パッケージ内）に実装されていてもよい。

　各ＭＰＰＫ１２０は、１以上のマイクロプロセッサ（プロセッサと略記することもある）１２１、ローカルメモリ（ＬＭ）１２２及びそれらを接続するバス１２３を有する。本例は、複数のマイクロプロセッサ１２１が実装されている。マイクロプロセッサ１２１の数は１つでも良い。また、少なくとも以下で説明する本発明の実施例の処理を理解する範囲においては、複数のマイクロプロセッサ１２１が実質的に１つのプロセッサであると理解して良い。ローカルメモリ１２２は、マイクロプロセッサ１２１が実行するプログラム及びマイクロプロセッサ１２１が使用する制御情報を格納する。

　図２は、実施例１に係る記憶デバイス１６０の一例である、フラッシュストレージの構成例を示す図である。

　フラッシュストレージ１６０ｂは、パッケージプロセッサ１６１とパッケージメモリ１６２、キャッシュメモリ１６３、バス転送装置１６４、ストレージコントローラ１７０からのライトデータを格納する記憶媒体である１以上のフラッシュメモリ１６５を含む。また、ストレージコントローラ１７０（内のＢＥＰＫ１４０のインタフェース１４１）等の外部装置と接続するためのポート（非図示）も含まれている。

　パッケージメモリ１６２は、パッケージプロセッサ１６１が実行するプログラム及びパッケージプロセッサ１６１が使用する制御情報を格納する。キャッシュメモリ１６３はストレージコントローラ１７０から読み書きされるユーザデータを一時的に格納する。

　本発明の実施例１に係るフラッシュストレージ１６０ｂは、以下で説明するコンペアライト処理機能をサポートする。コンペアライト処理機能とは、詳細は後述するが、データライト時に、ライトデータ（新データ）と当該新データの更新前データ（旧データ）の内容を比較し、新データと旧データとで内容が異なる部分のみを、記憶デバイスに格納する機能である。以下では、コンペアライト処理機能をサポートするフラッシュストレージ１６０ｂを、従来からあるＳＳＤやＨＤＤのようにコンペアライト処理機能をサポートしていない記憶デバイスと区別して呼ぶ場合には、「フラッシュストレージ１６０ｂ」あるいは「記憶デバイス（フラッシュストレージ）１６０ｂ」と呼ぶ。また、コンペアライト処理機能をサポートするフラッシュストレージ１６０ｂとその他の記憶デバイス（コンペアライト処理機能をサポートしていない記憶デバイス）と区別せずに呼ぶ場合には、「記憶デバイス１６０」と呼ぶ。

　なお、フラッシュストレージ１６０ｂの構成は、図２を用いて説明した構成に限定されるわけではなく、たとえばＳＳＤに、本明細書の各実施例で説明する各機能を実装してもよい。

　図３Ａは、実施例１に係るストレージコントローラ１７０のＬＭ１２２が格納しているプログラム及び制御情報の例を示している。ＬＭ１２２は、まとめ書き処理プログラム１２２０、入出力処理プログラム１２２１、キャッシュ管理プログラム１２２２、ＯＳ１２２３、およびコンペアライトサポート管理テーブル１２２４を格納している。コンペアライトサポート管理テーブル１２２４はＳＭ１３２に格納してあっても良いし、ＣＭ１３１に格納してあっても良いし、あるいは記憶デバイス１６０に格納してあってもよい。

　図３Ｂは、実施例１に係るフラッシュストレージ１６０ｂ内のパッケージメモリ１６２が格納しているプログラムの例を示している。パッケージメモリ１６２は、キャッシュ管理プログラム１６２０、入出力処理プログラム１６２１、およびコンペアライトプログラム１６２２を格納している。

　図４は、実施例１に係るコンペアライトサポート管理テーブルの構成例を示す図である。コンペアライトサポート管理テーブル１２２４は、ドライブＩＤカラム１２２４０とコンペアライトサポート有無カラム１２２４１を有する。

　ドライブＩＤカラム１２２４０には、ストレージコントローラ１７０に接続された記憶デバイス１６０を個別に識別するための識別子が格納される。コンペアライトサポート有無カラム１２２４１には、ドライブＩＤカラム１２２４０に格納された識別子で特定される記憶デバイス１６０が、後述するコンペアライト処理機能をサポートした記憶デバイスか否かを表す情報が格納される。たとえばコンペアライト処理機能をサポートしている記憶デバイス１６０の場合は「サポート」、コンペアライト処理機能をサポートしていない記憶デバイス１６０の場合は「未サポート」が格納される。

　続いて図５を用いて、本発明の実施例１に係るストレージ装置１０で実施される、フラッシュストレージ１６０ｂへのデータ格納処理の概要を説明する。

　ストレージ装置１０とＩ／Ｏ要求を発行するホスト計算機３０とがある。ストレージ装置１０内にはＣＭＰＫ１３０とフラッシュストレージ１６０ｂがある。ＣＭＰＫ１３０内のキャッシュメモリ１３１内にはホストからライトされた新データ１３１０やフラッシュストレージ１６０ｂから読み出してきた旧データ１３１１を格納する。

　フラッシュストレージ１６０ｂには、キャッシュメモリ１６３とフラッシュメモリ１６５があり、キャッシュメモリ１６３には、ストレージコントローラ１７０からライトされた新データ１６３０やフラッシュメモリから読み出してきた旧データ１６３１が一時的に格納される。

　ホスト計算機３０はストレージ装置に対してライト要求（ライトコマンド）と当該ライト要求に伴うライトデータを送信する。ストレージ装置内のストレージコントローラ１７０は、ホスト計算機３０からの複数のライトデータのうち、フラッシュストレージ１６０ｂの一定アドレス範囲（一定アドレス範囲とはたとえば、ＲＡＩＤグループへのデータの分散格納の単位であるストライプ（あるいはストライプの整数倍）のサイズに相当する範囲、等である）に格納されるべきライトデータを、まとめてフラッシュストレージ１６０ｂにライトする（まとめ書き）。このため、一定アドレス範囲に更新部分が複数箇所存在する。図４において、キャッシュメモリ１３１内に存在する「新」と書かれたボックスが、更新部分を表している。なお、図４では更新箇所は２箇所となっているが、３箇所以上の更新箇所が含まれていてもよい。

　ストレージコントローラ１７０は、一定アドレス範囲内のうち、ホスト計算機３０から更新のなかった領域のデータを補完するために、フラッシュストレージ１６０ｂから旧データ１３１１を読み出す。ストレージコントローラ１７０は、ホスト３０からライトされた新データ１３１０と、フラッシュストレージ１６０ｂから読み出した旧データ１３１１とをマージして、フラッシュストレージ１６０ｂにコンペアライト要求（コンペアライト処理機能の実行を指示するコマンド）を発行する。コンペアライト要求には、通常のライト要求と同様、ライト対象データ（旧データ１３１１とマージされた新データ１３１０）の、フラッシュストレージ１６０ｂ上の書き込み先アドレス範囲の情報が含まれる。またアドレス範囲の情報は、通常は先頭アドレスとデータ長から構成されるが、それ以外の情報（例えば先頭アドレスと終端アドレス）から構成されるようにしてもよい。

　フラッシュストレージ１６０ｂにライトされた新データ１６３０には、ホストライトによって更新された新データ１３１０の領域とフラッシュストレージ１６０ｂから読み出された旧データ１３１１の領域が存在する。コンペアライト要求を受けたフラッシュストレージ１６０ｂは、フラッシュストレージ１６０ｂ内に格納されている旧データ１６３１とコンペアライト要求で受領した新データ１６３０を比較して、更新されている部分を特定する。

　データの比較単位は、ホスト計算機がストレージ装置１０にアクセスする際の読み書きの最小単位（５１２バイトのセクタ）、フラッシュメモリ１６５の最小アクセス単位であるページ等があり得る（たとえばデータの比較単位がセクタである場合、新データと旧データが１単位（１セクタ）ごとに比較される。この場合、ある一単位（１セクタ）のデータ比較において、１単位（１セクタ）内の全データ（全ビット）が同一であれば、当該１単位のデータは同一と判断されるが、１単位内の１ビットでも異なるデータが存在する場合、当該１単位のデータは一致しないと判断される）。

　どのような比較単位を採用しても本発明は有効であるが、本発明の実施例に係る記憶デバイス（フラッシュストレージ）１６０では少なくとも、ストレージコントローラ１７０から１回のコンペアライト要求とともに送信されてくる、一定アドレス範囲のデータのサイズ（たとえば１ストライプ、あるいはストライプの整数倍）よりは小さいサイズの単位で比較を行うものとする。比較単位が、ホスト計算機がストレージ装置１０にアクセスする際の読み書きの最小単位（１セクタ等）であれば、新データと旧データの異同の判定がきめ細かく行われるため、フラッシュメモリ１６５の書き換え回数の削減効果の向上が見込めるという利点がある。また、比較単位を、フラッシュストレージ１６０ｂが記憶媒体として用いているフラッシュメモリ１６５の読み書きの最小単位であるページ単位とすると、フラッシュストレージ１６０ｂ内での記憶領域の管理が簡単化される利点がある。

　また、比較した結果により更新部分を特定するため、フラッシュストレージ１６０ｂで特定される更新されている部分と、ホスト計算機３０が実際にライトした新データ１３１０は必ずしも一致するとは限らない。ホスト計算機３０が実際にライトした新データ１３１０内に、旧データと同じ部分が含まれていることもあり得るため、フラッシュストレージ１６０ｂで特定される、更新されている部分のデータ量の方が、ホスト計算機３０が実際にライトした新データ１３１０のデータ量より少なくなることもある。

　比較した結果、旧データ１６３１と新データ１６３０の値が異なる領域の新データ１６３０のみをフラッシュストレージ１６０ｂ内のフラッシュメモリ１６５に格納する。これにより、ホスト計算機３０が実際にライトした新データ１３１０のうち、旧データ１６３１（１３１１）と異なる部分のみがフラッシュメモリ１６５に格納されるので、フラッシュメモリ１６５に対するライト回数を削減することができる。

　なお、本発明の実施例に係るフラッシュストレージ１６０ｂは、コンペアライト要求の他に、従来のＨＤＤやＳＳＤ等の記憶デバイスでサポートされているライトコマンド（つまり新データと旧データの比較を行わずに、単純に指定された新データを書き込む）もサポートしている。以下では、従来のＨＤＤやＳＳＤ等の記憶デバイスがサポートしているライトコマンドのことを、「通常ライト要求」と呼ぶ。

　本発明の実施例に係るフラッシュストレージ１６０ｂは、ストレージコントローラ１７０から通常ライト要求を受領した場合には、従来の記憶デバイスで行われるライト処理と同様に、単純に指定された新データをフラッシュメモリ１６５に格納する処理を行う。そしてストレージコントローラ１７０からコンペアライト要求を受領した場合に限り、上で説明した処理、つまり旧データ１６３１と新データ１６３０の値が異なる領域の新データ１６３０のみをフラッシュストレージ１６０ｂ内のフラッシュメモリ１６５に格納する処理を行う。

　図６は、ストレージコントローラ１７０のプロセッサ１２１が実行する、まとめ書きプログラム１２２０の処理を説明するフロー図である。まとめ書きプログラム１２２０は、適当な契機で一定のアドレス範囲内の更新部分を記憶デバイス１６０に格納するために動作する。以下で説明する各ステップの処理は、特に断りのない限り、プロセッサ１２１がまとめ書きプログラム１２２０を実行することによって行われるものである。

　また、以下の説明では、ストレージコントローラ１７０が、ＲＡＩＤグループを構成している記憶デバイス１６０に対して、データ（及び当該データに対応するパリティ）のまとめ書き処理を行う場合の処理の流れを説明する。そして当該ＲＡＩＤグループのＲＡＩＤタイプ（ＲＡＩＤ技術におけるデータ冗長化方式）がＲＡＩＤ５の場合について中心に説明する。

　まず、ステップＳ１００では更新箇所を含む一定アドレス範囲（以下、これをライト対象範囲、と呼ぶ）の旧データを記憶デバイス１６０からキャッシュメモリ１３１に読み込む。次に、ステップＳ１０１では冗長データ（パリティ）を作成するために、ステップＳ１００で読み込んだデータに対応する旧パリティを、パリティを記憶する記憶デバイス１６０から読み込む。通常、ステップＳ１００でアクセスする記憶デバイス１６０とステップＳ１０１でアクセスする記憶デバイス１６０（パリティを記憶する記憶デバイス）は異なる。また、旧パリティの格納されている（パリティを記憶する記憶デバイス内の）アドレス範囲は、旧パリティに対応する旧データの格納されている（データを記憶する記憶デバイス内の）アドレス範囲と同一である。ただし、ＲＡＩＤグループのＲＡＩＤタイプによっては、旧パリティの格納されているアドレス範囲と旧データの格納されているアドレス範囲と異なる場合もあり、そのような場合でも本発明は有効である。

　次に、ステップＳ１０２ではステップＳ１００で読み込んだ旧データ、ステップＳ１０１で読み込んだ旧パリティ、ホスト計算機３０からライトされた更新部分である新データを用いて新パリティを生成する。新パリティを生成する方法はＸＯＲ演算を用いても良いし、他の冗長性が担保される演算方式を用いても良い。

　ステップＳ１０３では、ステップＳ１００で読み込んだ旧データとホスト計算機３０からライトされた更新データをマージして、記憶デバイス１６０に書き込むデータを生成する。次に、ステップＳ１０４ではライト方式判定を行う。ライト方式判定はたとえば、コンペアライト処理機能を利用することにより、フラッシュメモリ１６５の書き換え回数の削減効果が比較的高いと判断される場合に、コンペアライトを用いるライト方式が選択されるような判定を行うとよい。

　例えば、ライト対象の記憶デバイス１６０がコンペアライト処理機能をサポートしている記憶デバイスであり、かつ、今回のライト対象範囲中に、ライト対象となる連続領域が２箇所以上ある（つまりホスト計算機３０から更新されていない部分を少なくとも１か所以上含んでいる）場合にコンペアライトを実施し、そうでない場合には通常ライトを実施する。コンペアライト処理機能がサポートされている記憶デバイスか否かを判定するには、コンペアライトサポート管理テーブル１２２４を参照すればよい。

　また、これ以外に、ストレージコントローラ１７０や記憶デバイス１６０の負荷状況や寿命などをライト方式判定の判定基準として用いても良い。負荷状況や寿命などを判定基準とするケースの一例を実施例３において説明する。

　ステップＳ１０５及びステップＳ１０６は、ステップＳ１０４においてコンペアライトを用いる（コンペアライト実施）と判定された場合に実行される。ステップＳ１０５では、コンペアライト要求を用いてステップ１０３で生成したライトデータを記憶デバイス１６０に転送する。ステップＳ１０６ではコンペアライト要求を用いてステップＳ１０２で生成した新パリティを記憶デバイス１６０に転送する。

　ステップＳ１０７はステップＳ１０４において通常ライトを実施と判定された場合に実行される。ステップＳ１０７では、通常ライト要求を用いてステップ１０３で生成したライトデータを記憶デバイス１６０に転送する。ステップＳ１０８では通常ライト要求を用いてステップＳ１０２で生成した新パリティを記憶デバイス１６０に転送する。

　図６では、ＲＡＩＤグループのＲＡＩＤタイプがＲＡＩＤ５である場合を想定して説明したが、他のＲＡＩＤタイプ（例えばＲＡＩＤ１、ＲＡＩＤ６など）でもよい。例えばＲＡＩＤ１の場合は、パリティ演算のための処理であるステップＳ１０１、ステップＳ１０２、ステップＳ１０６、ステップＳ１０８が不要となる代わりに、ステップＳ１０５（またはステップＳ１０７）が異なる記憶デバイス１６０に対して複数回実施される。ＲＡＩＤ６の場合は、図６での処理に加えて、第二のパリティ（いわゆるＱパリティ）の生成・更新のために必要となる処理が追加される。

　図７は、フラッシュストレージ１６０ｂのコンペアライトプログラム１６２２の処理を説明するフロー図である。コンペアライトプログラム１６２２はストレージコントローラ１７０からコンペアライト要求または通常ライト要求を受領した際に動作する。以下で説明する各ステップの処理は、特に断りのない限り、フラッシュストレージ１６０ｂのパッケージプロセッサ１６１がコンペアライトプログラム１６２２を実行することによって行われる。

　まず、ステップＳ１１０ではライトデータをキャッシュメモリ１６３に格納する。次にステップＳ１１１において、ストレージコントローラ１７０の要求方式を判定する。ストレージコントローラ１７０がコンペアライト要求を発行してきた場合にはステップＳ１１２を実施し、ストレージコントローラ１７０が通常ライト要求を発行してきた場合にはステップＳ１１５を実施する。

　次に、ステップＳ１１２ではステップＳ１１０で受領した新データに対応する旧データをフラッシュメモリ１６５からキャッシュメモリ１６３に読み出す。ステップＳ１１２で旧データを読み込む前にキャッシュメモリ上に旧データが存在する場合はフラッシュメモリから旧データを読み込む必要はない。

　次に、ステップＳ１１３ではコンペアライト要求時に受領した新データとステップＳ１１２で読み出した旧データを比較して、更新部分（新データと旧データの内容が異なっている部分）を特定する。比較単位は先に述べたとおり、様々な単位での比較が可能であるが、本発明の実施例に係るフラッシュストレージ１６０ｂでは、ストレージコントローラ１７０から１回のコンペアライト要求とともに送信されてくる、一定アドレス範囲のデータのサイズよりも小さいサイズ（セクタ、ページ等）毎に、新データと旧データの比較を行う。また、新データと旧データの比較は、パッケージプロセッサ１６１で実施してもよいし、あるいはフラッシュストレージ１６０ｂ内にデータ比較専用のハードウェアを設け、パッケージプロセッサ１６１がこのデータ比較専用のハードウェアにデータ比較を行わせるようにしてもよい。最後にステップＳ１１４では、ステップＳ１１３で特定した更新部分のみをフラッシュメモリ１６５に格納する。

　ステップＳ１１５ではＳ１１０でストレージコントローラ１７０から受領したライトデータをそのままフラッシュメモリ１６５に格納する。

　なお、フラッシュストレージ１６０ｂのキャッシュメモリ１６３に読み込まれたデータ毎に、当該データを優先的にキャッシュメモリ１６３に残すように、外部から指定（優先キャッシュ指定）可能な機能を設け、フラッシュストレージ１６０ｂの処理負荷を軽減する方法を採ることもできる。このような機能をフラッシュストレージ１６０ｂに設けた場合、まとめ書きプログラム１２２０（を実行するプロセッサ１２１）は、図６のステップＳ１００において旧データを読み込む際に（あるいはステップＳ１０１の旧パリティのリードの際に）、ステップＳ１００（あるいはステップＳ１０１）でフラッシュストレージ１６０ｂのキャッシュメモリ１６３に読み上げられたデータを優先的に残すための指定（優先キャッシュ指定）を、フラッシュストレージ１６０ｂに対して指示するとよい。優先キャッシュ指定をすることで、ステップＳ１１２で旧データ／旧パリティをフラッシュメモリ１６５からキャッシュメモリ１６３に読み込む必要がなくなるため、フラッシュストレージ１６０ｂの処理負荷を軽減できる。また、優先キャッシュ指定はプロセッサ１２１が明示的に解除要求を発行しても良いし、ステップＳ１１３でフラッシュストレージ１６０ｂがキャッシュメモリ１６３に残した旧データを使用した後に、フラッシュストレージ１６０ｂが自発的に解除しても良い。

　ストレージコントローラ１７０に、コンペアライト要求の完了応答を返却するタイミングについては、フラッシュストレージ１６０ｂがストレージコントローラ１７０から受信したライトデータをキャッシュメモリ１６３に格納したステップＳ１１０の直後でもよいし、図７の処理が完了した後でもよい。

　上の説明では、図６のステップＳ１０４においてストレージコントローラ１７０がライト方式の判定をする例を示したが、フラッシュストレージ１６０ｂでライト方式を判定してもよい。例えば、ストレージコントローラ１７０のプロセッサ１２１は、図６のステップＳ１０４を行わず、無条件で通常ライト要求をフラッシュストレージ１６０ｂに対して発行する。ライト要求を受領したフラッシュストレージ１６０ｂは、ステップＳ１１１の要求方式判定の代わりに、ライト方式判定を行う。ライト方式判定の方法としては、例えば、フラッシュストレージ１６０ｂの負荷状態を管理しておき、負荷が所定の閾値より高い状態であれば通常ライト方式、負荷が低い（所定の閾値以下）状態であればコンペアライト方式にするという方法等が考えられる。

　本発明の実施例２について、図８～図１１を用いて説明する。実施例２に係るストレージ装置１０の構成は、図１を用いて説明した、実施例１に係るストレージ装置１０と同じであるため、図示、説明を省略する。また実施例２に係る記憶デバイス１６０は、パリティ演算をアシストする機能を持つ点が、実施例１に係る記憶デバイス１６０と異なる。ただしそれ以外の点は実施例１において説明したものと同じである。パリティ演算をアシストする機能はパッケージプロセッサ１６１で実行されるプログラムによって実現されてもよいし、パリティ演算を行う専用のＡＳＩＣ等のハードウェアを実装する構成をとってもよい。実施例２は、パリティ演算をアシストする機能を持ったフラッシュストレージ１６０ｂを用いた構成について説明する。以下では、実施例１との差分のみを記載する。

　最初に、記憶デバイス１６０の持つ、パリティ演算をアシストする機能について概要を説明しておく。パリティ演算をアシストする機能は、たとえば米国特許出願公開第２０１３／０２９０７７３号明細書に開示されている技術であり、記憶デバイス１６０は、ライトデータと当該ライトデータの更新前データの排他的論理和（ＸＯＲ）等を生成する機能、当該生成されたＸＯＲ演算結果を外部に送信する機能等を備える。

　パリティ演算をアシストする機能を有する記憶デバイス１６０を用いた、ストレージ装置１０のパリティ生成方法の概要は以下の通りである。ＲＡＩＤグループを構成している記憶デバイス１６０のデータを更新する場合、ストレージコントローラは更新データを新データ送信要求とともに、当該更新データの更新前データを格納している記憶デバイス１６０に対して送信する。記憶デバイス１６０は新データ送信要求を受信すると、更新データを記憶デバイス内に格納する。ただし更新データに対応する更新前データも、記憶デバイス内に保持しておく。これは後述する中間パリティの生成で必要になるためである。

　その後ストレージコントローラは当該記憶デバイス１６０に対して中間パリティリード要求を発行する。記憶デバイス１６０は中間パリティリード要求を受信すると、更新データと更新前データとから中間パリティを算出し、算出された中間パリティをストレージコントローラに返送する。中間パリティの算出方法にはたとえば、ＸＯＲ演算が用いられる。

　ストレージコントローラ１７０はその中間パリティを、パリティを格納する記憶デバイス１６０に対して、中間パリティライト要求とともに送信する。パリティを格納する記憶デバイス１６０は中間パリティライト要求を受信すると、先の要求で受信している中間パリティと、更新前パリティとから、更新後パリティを生成して、自身の記憶デバイスに格納する。この時点では中間パリティ、更新前パリティは保持しておく。

　最後にストレージコントローラは、更新データを格納した記憶デバイス１６０とパリティを格納する記憶デバイス１６０に対して、パージ（コミット）要求を発行する。パリティを格納する記憶デバイス１６０はコミット要求を受信すると、先の要求で受信している中間パリティと、更新前パリティを破棄し、更新後パリティを正式なデータとして確定させる。また更新データを格納した記憶デバイス１６０は、更新前データを破棄し、更新後データを正式なデータとして確定させる。

　図８Ａは、実施例２に係るストレージコントローラ１７０のＬＭ１２２が格納しているプログラム及び制御情報の例を示す。ＬＭ１２２は、まとめ書き処理プログラム１２２０、入出力処理プログラム１２２１、キャッシュ管理プログラム１２２２、ＯＳ１２２３、およびコンペアライトサポート管理テーブル１２２４を格納している。コンペアライトサポート管理テーブル１２２４はＳＭ１３２に格納してあっても良いし、ＣＭ１３１に格納してあっても良いし、記憶デバイス１６０に格納してあってもよい。

　図８Ｂは、実施例２に係るフラッシュストレージ１６０ｂ内のパッケージメモリ１６２が格納しているプログラム及び制御情報の例を示す。パッケージメモリ１６２は、キャッシュ管理プログラム１６２０、入出力処理プログラム１６２１、中間パリティ読込処理プログラム１６２３、中間パリティ書込処理プログラム１６２４、および新データ書込処理プログラム１６２５を格納している。

　図９を用いて、実施例２の概要を説明する。以下の説明では、ストレージコントローラ１７０が、ＲＡＩＤグループを構成している記憶デバイス１６０に対して、データ（及び当該データに対応するパリティ）のまとめ書き処理を行う場合の処理の流れを説明する。そして当該ＲＡＩＤグループのＲＡＩＤタイプ（ＲＡＩＤ技術におけるデータ冗長化方式）がＲＡＩＤ５、つまり１台の記憶デバイス１６０に対してＸＯＲ演算により生成されるパリティを格納する場合の例について中心に説明する。

　ストレージ装置１０とＩ／Ｏを発行するホスト計算機３０とがある。ストレージ装置１０内には、キャッシュメモリ１３１と、Ｂｕｆｆｅｒ１４３を含むストレージコントローラ１７０と、ユーザデータ（ホスト計算機３０から受け付けたライトデータ）を格納する第一のフラッシュストレージ１６０ｂと、ユーザデータに対応するパリティを格納する第二のフラッシュストレージ１６０ｂがある。それぞれのフラッシュストレージ１６０ｂは、キャッシュメモリ１６３とフラッシュメモリ１６５を含む。ストレージコントローラ１７０のキャッシュメモリ１３１内には、ホストからライトされた新データ１３１０やフラッシュストレージ１６０ｂから読み出してきた旧データ１３１１を格納する。ストレージコントローラ１７０のＢｕｆｆｅｒ１４３には、フラッシュストレージ１６０ｂから読み出された中間パリティ１４３０を格納する。

　フラッシュストレージ１６０ｂには、キャッシュメモリ１６３とフラッシュメモリ１６５があり、第一のフラッシュストレージ１６０ｂのキャッシュメモリ１６３にはホスト計算機３０からライトされた新データ１６３０やフラッシュメモリから読み出してきた旧データ１６３１、旧データ１６３１と新データ１６３０から生成した中間パリティ１６３２を格納する。第二のフラッシュストレージ１６０ｂのキャッシュメモリ１６３には、ストレージコントローラ１７０から書き込まれる中間パリティ１６３３やフラッシュメモリから読み出した旧パリティ１６３４、中間パリティ１６３３と旧パリティ１６３４から生成した新パリティ１６３５を格納する。

　本発明の実施例２に係るフラッシュストレージ１６０ｂは、冒頭で説明したパリティ演算をアシストする機能（新データ送信要求、中間パリティリード要求、中間パリティライト要求、コミット要求）に加え、コンペア新データ送信要求、コンペア中間パリティライト要求というコマンドをサポートする。これらコマンドを受信したフラッシュストレージ１６０ｂの動作について、以下で説明していく。

　ホスト計算機３０はストレージ装置１０に対してライト要求と当該ライト要求に伴うライトデータを送信する。ストレージ装置１０内のストレージコントローラ１７０は、一定アドレス範囲に格納されるべきライトデータを、まとめてフラッシュストレージ１６０ｂにライトする（まとめ書き）。このため、一定アドレス範囲に更新部分が複数箇所存在する。図９では更新箇所は２箇所となっているが、３箇所以上の更新箇所が含まれていてもよい。

　ストレージコントローラ１７０は、一定アドレス範囲内のうち、ホスト計算機３０から更新のなかった領域のデータを補完するために、第一のフラッシュストレージ１６０ｂから旧データ１３１１を読み出し、キャッシュメモリ１３１に格納する。ストレージコントローラ１７０は、ホスト３０からライトされた新データ１３１０と旧データ１３１１をマージして、第一のフラッシュストレージ１６０ｂにコンペア新データ送信要求をする。フラッシュストレージ１６０ｂにライトされた新データ１６３０には、ホストライトによって更新された新データ１３１０の領域と、フラッシュストレージ１６０ｂから読み出された旧データ１３１１の領域が混在している。またコンペア新データ送信要求には、実施例１で説明したコンペアライト要求と同様、ライト対象データのアドレス範囲の情報が含まれている。

　コンペア新データ送信要求を受けた第一のフラッシュストレージ１６０ｂは第一のフラッシュストレージ１６０ｂ内に格納されている旧データ１６３１とコンペア新データ送信要求で受領した新データ１６３０を比較して、更新されている部分を特定する。データの比較単位は、実施例１と同じく、任意の単位を用いることができる。比較した結果により更新部分を特定するため、フラッシュストレージ１６０ｂで判断する更新部分とホスト計算機３０が実際にライトした新データ１３１０は必ずしも一致するとは限らない。

　比較した結果、旧データ１６３１と新データ１６３０の値が異なる領域の新データ１６３０のみを、フラッシュストレージ１６０ｂ内のフラッシュメモリ１６５に格納する。ホスト計算機３０が実際にライトした新データ１３１０のうち、旧データ１６３１（１３１１）と異なる部分のみがフラッシュメモリ１６５に格納されるので、フラッシュメモリ１６５に対するライト回数を削減することができる。なお、後述するパージ（コミット）要求を受領するまでは、新データ１６３０だけでなく旧データ１６３１も有効データとしてフラッシュストレージ１６０ｂ内に残しておく。これは中間パリティを生成するために、旧データ１６３１を必要とするからである。旧データ１６３１を残しておく場所は、フラッシュメモリ１６５でも良いし、キャッシュメモリ１６３でもよい。

　次に、ストレージコントローラ１７０は第一のフラッシュストレージ１６０ｂに中間パリティリード要求を発行し、第一のフラッシュストレージ１６０ｂから読み出した中間パリティ１４３０をＢｕｆｆｅｒ１４３に格納する。ここでは、Ｂｕｆｆｅｒ１４３に格納した例を示したが、第二のフラッシュストレージ１６０ｂに書き込むまで保持しておける領域であれば別の領域でもよい。

　中間パリティリード要求を受領した第一のフラッシュストレージ１６０ｂは新データ１６３０と旧データ１６３１から中間パリティ１６３２を生成し、中間パリティ１６３２をストレージコントローラ１７０へ転送する。ここでは、第一のフラッシュストレージ１６０ｂは中間パリティリード要求時に中間パリティ１６３２を生成する例について説明しているが、コンペア新データ送信時に生成する、あるいはストレージコントローラ１７０から来るコマンドとは非同期に（たとえばコンペア新データ送信要求が発行されてから中間パリティリードが行われるまでの間の任意の時期に）生成するようにしてもよい。

　次に、ストレージコントローラ１７０は第二のフラッシュストレージ１６０ｂに対して中間パリティ１４３０を書き込むためにコンペア中間パリティライト要求を発行する。コンペア中間パリティライト要求には、中間パリティ１４３０に対応する旧パリティのアドレス範囲の情報が含まれている。

　コンペア中間パリティライト要求を受領した第二のフラッシュストレージ１６０ｂは、第二のフラッシュストレージ１６０ｂに格納されている旧パリティ１６３４とストレージコントローラ１７０に書き込まれた中間パリティ１６３３から新パリティ１６３５を生成する。次に第二のフラッシュストレージ１６０ｂは、中間パリティ１６３３が“０”でない領域に対応する新パリティ１６３５のみをフラッシュメモリ１６５に格納する。この、中間パリティ１６３３が“０”でない領域に対応する新パリティ１６３５を特定する際の単位は、実施例１で述べたデータの比較単位と同様に、任意の単位（たとえばセクタ単位、ページ単位）である。たとえばセクタ単位で中間パリティ１６３３が“０”でない領域に対応する新パリティ１６３５を特定してよい。

　ＲＡＩＤ５のパリティ演算ではＸＯＲ演算を用いており、ＸＯＲ演算では値が同じ領域は０となる性質を利用することで更新部分を特定している。ＸＯＲ演算以外のパリティ計算方法を利用するような場合には、第二のフラッシュストレージ１６０ｂ内で生成した新パリティ１６３５と第二のフラッシュストレージ１６０ｂ内に格納されている旧パリティ１６３４を比較することによって更新部分を特定してもよい。更新部分のみをフラッシュメモリ１６５に格納することでフラッシュメモリ１６５に対するライト回数を削減することができる。

　図１０は、ストレージコントローラ１７０のまとめ書きプログラム１２２０の処理を説明するフロー図である。まとめ書きプログラム１２２０は、適当な契機で一定のアドレス範囲内の更新部分を記憶デバイス１６０に格納するために動作する。以下で説明する各ステップの処理は、特に断りのない限り、プロセッサ１２１がまとめ書きプログラム１２２０を実行することによって行われるものである。なお、各記憶デバイス１６０は、実施例２の冒頭で説明したパリティ演算をアシストする機能を有するが、コンペア新データライト要求等の、更新部分のみを格納する機能はフラッシュストレージ１６０ｂのみが有し、その他の記憶デバイス１６０は更新部分のみを格納する機能を有さない前提とする。

　まず、ステップＳ２００では更新箇所を含む一定アドレス範囲の旧データを記憶デバイス１６０からキャッシュメモリ１３１に読み込む。次に、ステップＳ２０１ではデータライト方式判定を行う。データライト方式判定は、実施例１で説明した方法と同じ方法を用いることができる。

　ステップＳ２０２は、ステップＳ２０１でコンペア新データ送信要求を用いるべきと判定された場合に実行される。ステップＳ２０２では、ステップＳ２００でキャッシュメモリ１３１に読み込んだ旧データと、ホストからライトされた新データとをマージして、旧データのマージされたデータを、コンペア新データ送信要求を発行することにより、データを格納する第一の記憶デバイス１６０にライトする。ステップＳ２０３は、ステップＳ２０１で通常の新データ送信要求を用いるべきと判定された場合に実行される。ステップＳ２０３では、ステップＳ２００でキャッシュメモリ１３１に読み込んだ旧データと、ホストからライトされた新データをマージして、旧データのマージされたデータを、通常の新データ送信要求を発行することにより、データを格納する第一の記憶デバイス１６０にデータの書き込みを行う。

　ステップＳ２０４では、データを格納する第一の記憶デバイス１６０に中間パリティリード要求を発行し、中間パリティを読み込む。次にステップＳ２０５では、パリティライト方式判定を行う。ライト方式の判定方法はステップＳ２０１と同様に行い、コンペア中間パリティライト要求を用いるほうが適切と判定された場合は、ステップＳ２０６を実施し、そうでない場合はステップＳ２０７を実施する。

　ステップＳ２０６では、ステップＳ２０４で読み込んだ中間パリティを、パリティを格納する第二の記憶デバイス１６０に対してコンペア中間パリティライト要求とともに送信することで、パリティを格納する第二の記憶デバイス１６０にライトする。ステップＳ２０７では、ステップＳ２０４で読み込んだ中間パリティを格納する第二の記憶デバイス１６０に、通常の中間パリティライト要求とともに中間パリティを送信する。

　最後に、ステップＳ２０８では旧データを格納する第一の記憶デバイス１６０と旧パリティを格納する第二の記憶デバイス１６０に旧データ、旧パリティのコミット（パージ）要求を発行する。コミット（パージ）要求を受信した第一の記憶デバイス１６０は、旧データを破棄し、第二の記憶デバイス１６０は、中間パリティと旧パリティを破棄する。

　図１０では、ＲＡＩＤ５を想定して説明したが、他のＲＡＩＤタイプ（例えばＲＡＩＤ６など）でもよい。例えばＲＡＩＤ６の場合は、図１０での処理に加えて第二のパリティを生成・更新するために必要な処理が追加される。

　図１１は、フラッシュストレージ１６０ｂの中間パリティ書込プログラム１６２４を説明するフロー図である。中間パリティ書込プログラム１６２４はストレージコントローラ１７０から中間パリティライト要求（コンペア中間パリティライト要求または通常の中間パリティライト要求）を受領した際に動作する。以下で説明する各ステップの処理は、特に断りのない限り、フラッシュストレージ１６０ｂのパッケージプロセッサ１６１が中間パリティ書込プログラム１６２４を実行することによって行われる。

　まず、ステップＳ２１０ではライトデータ（正確には、中間パリティである）をキャッシュメモリ１６３に格納する。次にステップＳ２１１ではフラッシュメモリ１６５から旧パリティをキャッシュメモリ１６３に読み込む。

　次にステップＳ２１２では、ステップＳ２１１で読み込んだ旧パリティと、ステップＳ２１０でストレージコントローラ１７０から書き込まれた中間パリティから新パリティを生成する。図１１ではライトされた範囲すべてのパリティを生成する方式を記載しているが、ステップＳ２１０の前にステップＳ２１４（後述）と同等の更新部分の特定を行い、更新部分のみ新パリティを生成するようにしてもよい。

　次に、ステップＳ２１３においてストレージコントローラ１７０の要求方式を判定する。ストレージコントローラ１７０がコンペア中間パリティライト要求を発行している場合はステップＳ２１４、Ｓ２１５を実施し、ストレージコントローラ１７０が通常の中間パリティライト要求を発行している場合はステップＳ２１６を実施する。

　ステップＳ２１４では、中間パリティの値を確認して“０以外”の値の領域を更新部分として特定する。これは、図９でも説明したとおりＸＯＲ演算の特性を利用して更新部分を特定するための処理であり、ＸＯＲ演算以外の計算方法を利用する場合は、その方式に応じた更新部分特定方法を用いてもよい。また、中間パリティの値を確認するだけでは更新部分が判断できないのであれば、新パリティと旧パリティを比較して更新部分を特定してもよい。最後にステップＳ２１５で、ステップＳ２１４で特定した更新部分に対応する新データの領域のみをフラッシュメモリ１６５に格納し、処理を終了する。

　ステップＳ２１５では、作成した新パリティをそのままフラッシュメモリ１６５に格納して、処理を終了する。

　図１０においてステップＳ２００の旧データを読み込む際に、実施例１でも述べたように、ストレージコントローラ１７０からフラッシュストレージ１６０ｂに対して、フラッシュストレージ１６０ｂのキャッシュメモリ１６３に読み込んだデータを優先的に残すための指定（優先キャッシュ指定）をしてもよい。優先キャッシュ指定をすることで、ステップＳ２０２を受領したフラッシュストレージ１６０ｂで旧データをフラッシュメモリ１６５からキャッシュメモリ１６３に読み込む必要がなくなるため、フラッシュストレージ１６０ｂの処理負荷を軽減できる。また、優先キャッシュ指定はストレージコントローラ１７０が明示的に解除要求を発行しても良いし、フラッシュストレージ１６０ｂが、ステップＳ２０８のように一連の処理の終了と判断できるコマンド（パージ要求）の受領に同期して解除してもよいし、フラッシュストレージ１６０ｂで使用した後にフラッシュストレージ１６０ｂが解除しても良い。

　また、フラッシュストレージ１６０ｂがストレージコントローラ１７０に中間パリティライト要求の応答を返すタイミングは、キャッシュメモリ１６３にライトデータを格納するステップＳ２１０の直後でもよいし、一連の処理が終了した後でもよい。

　実施例２では、図１０のステップＳ２０１やステップＳ２０５においてストレージコントローラ１７０がライト方式の判定をする例を示したが、フラッシュストレージ１６０ｂでライト方式を判定してもよい。例えば、図１０のステップＳ２０１やステップＳ２０５を行わず、ストレージコントローラ１７０は通常のライト要求（新データ送信要求、中間パリティライト要求）を無条件に発行することで、フラッシュストレージ１６０ｂに対して新データや中間パリティの書き込みを指示する。ライト要求を受領したフラッシュストレージ１６０ｂは、ステップＳ２１３の要求方式判定に代えて、ライト方式の判定を行う。ライト方式の判定方法としては、例えば、フラッシュストレージ１６０ｂの負荷状態を管理しておき、負荷が高い状態では通常ライト方式、負荷が低い状態であればコンペアライト方式にする等がある。

　フラッシュストレージ１６０ｂでの新データ書込プログラム１６２５については、実施例１で説明したコンペアライトプログラム１６２２（図７）と同様である。ただし先に述べたとおり、新データ書込プログラム１６２５が実行されることにより、新データが格納された後も、中間パリティの作成が可能なように、旧データを破棄せずに管理しておく（旧データと新データとを対応付けて管理しておき、中間パリティリード要求が来た時に旧データと新データとを読み出し可能な状態にしておく）点が、コンペアライトプログラム１６２２で実行される処理とは異なる。そしてフラッシュストレージ１６０ｂがパージ（コミット）要求を受け付けた時に、旧データを破棄する（パリティを格納するフラッシュストレージ１６０ｂがパージ（コミット）要求を受け付けた時には、旧パリティ、中間パリティを削除する）。

　フラッシュストレージ１６０ｂが中間パリティリード要求、パージ（コミット）要求を受け付けた時の処理の流れは、たとえば米国特許出願公開第２０１３／０２９０７７３号明細書に開示されているものと同様であるので、ここでの説明は省略する。

　また、実施例２では更新部分をフラッシュストレージ１６０ｂで特定する例を説明したが、実施例４（後述）のようなストレージコントローラ１７０がｂｉｔｍａｐなどの情報を用いて更新位置を指定する方式と組み合わせてもよい。

　本発明の実施例３について、図１２～図１５を用いて説明する。

　実施例３では、ライト方式を判定する際の判断基準として、実施例１や実施例２のように記憶デバイス１６０のコンペアライト処理機能のサポート有無や更新箇所の情報を用いるのではなく、システムの負荷状態やフラッシュストレージ１６０ｂの寿命といった情報を考慮して判定を行う例を示す。実施例３ではライト方式の判定およびライト方式判定の情報を保持しておくライト方式判定情報テーブル１２２５をストレージコントローラ１７０に保持している例を示しているが、同様の判定と情報をフラッシュストレージ１６０ｂで保持してフラッシュストレージ１６０ｂでライト方式の判定を行ってもよい。あるいは、ストレージコントローラ１７０とフラッシュストレージ１６０ｂの両方でライト方式の判定およびライト方式判定情報テーブル１２２５を保持して、ストレージコントローラ１７０とフラッシュストレージ１６０ｂがそれぞれ、ライト方式を判定してもよい。

　実施例３では実施例１と異なる部分のみ記載する。

　図１２Ａは、実施例３に係るストレージコントローラ１７０のＬＭ１２２が格納しているプログラム及び制御情報の例を示す。ＬＭ１２２は、まとめ書き処理プログラム１２２０、入出力処理プログラム１２２１、キャッシュ管理プログラム１２２２、ＯＳ１２２３、およびライト方式判定情報テーブル１２２５を格納している。ライト方式判定情報テーブル１２２５はＳＭ１３２に格納してあっても良いし、ＣＭ１３１に格納してあっても良いし、記憶デバイス１６０に格納してあってもよい。

　図１２Ｂは、実施例３に係るフラッシュストレージ１６０ｂ内のパッケージメモリ１６２が格納しているプログラム及び制御情報の例を示す。パッケージメモリ１６２は、キャッシュ管理プログラム１６２０、入出力処理プログラム１６２１、およびコンペアライトプログラム１６２２を格納している。

　図１３Ａは、実施例３に係るライト方式判定情報テーブル１２２５の構成例を示す。ライト方式判定情報テーブル１２２５は、プロセッサ情報エントリ１２２５０とドライブ情報エントリ１２２５２を有する。プロセッサ情報エントリ１２２５０にはプロセッサの平均稼働率を格納する。ドライブ情報エントリ１２２５２には、記憶デバイス１６０（ドライブ）の稼動情報などを格納する。ドライブ情報エントリ１２２５２の詳細は図１３Ｂを用いて説明する。

　実施例３では、プロセッサの平均稼働率をストレージ装置１０で１つのみ保持しているが、それぞれのプロセッサの稼働率を管理して、処理を行うプロセッサに対応する情報を判定に用いてもよい。また、プロセッサ情報やドライブ情報以外にもキャッシュの情報やパスの情報などのストレージ装置１０の状態を示すような情報を考慮してもよい。例えば、キャッシュ上にある記憶デバイス１６０に書き込まれていないデータ（ダーティデータ）の量をドライブ負荷の予測に用いることができる（ダーティデータ量が多い場合、ドライブ負荷が高いと判断する等）。また、ストレージコントローラ１７０と記憶デバイス１６０の間のパス負荷の情報を用いて、実施例４で後述するような更新部分のみを送るような方式の実施可否を判定することができる。

　図１３Ｂは、ライト方式判定情報テーブル１２２５内のドライブ情報エントリ１２２５２の構成例を示している。ドライブ情報エントリ１２２５２は、ドライブＩＤカラム１２２５２０と寿命（残回数）カラム１２２５２１、稼働率カラム１２２５２２およびコンペアライトサポート有無カラム１２２５２３を有する。

　ドライブＩＤカラム１２２５２０は、ストレージコントローラ１７０に接続された記憶デバイス１６０を個別に識別するための識別子が格納される。寿命（残回数）カラム１２２５２１には、記憶デバイス１６０の寿命が格納される。フラッシュメモリを用いた記憶デバイス１６０はライト回数が定められており、記憶デバイス１６０の寿命（残回数）とは対象の記憶デバイスにライト可能（書き換え可能な）な残回数である。記憶デバイス１６０の寿命は記憶デバイス１６０から寿命に関する情報を定期的に取得してもよいし、ストレージ装置１０に接続されたタイミングで記憶デバイス１６０から取得してその後はストレージコントローラでライト回数をカウントして、その情報に基づいて寿命（残回数）カラム１２２５２１に格納する値を決定するようにしてもよい。

　稼働率カラム１２２５２２は、記憶デバイス１６０の稼働率を格納する。記憶デバイス１６０の稼働率は、定期的に記憶デバイス１６０から取得してもよいし、ストレージコントローラ１７０が各記憶デバイス１６０に発行している入出力要求数（頻度）等に基づいて計算してもよい。コンペアライトサポート有無カラム１２２５２３は、コンペアライト処理をサポートした記憶デバイスか否かを格納する。コンペアライト処理をサポートしている記憶デバイス１６０の場合は「サポート」、コンペアライト処理をサポートしていない記憶デバイス１６０の場合は「未サポート」が格納される。ドライブ情報エントリには図１３Ｂで示した情報以外にも、記憶デバイス１６０のページサイズなどのドライブの特性や状態を示す情報を用いてもよい。

　図１４は、ストレージコントローラ１７０のまとめ書きプログラム１２２０を説明するフロー図である。まとめ書きプログラム１２２０は、適当な契機で一定のアドレス範囲内の更新部分を記憶デバイス１６０に格納するために動作する。以下で説明する各ステップの処理は、特に断りのない限り、プロセッサ１２１がまとめ書きプログラム１２２０を実行することによって行われるものである。

　まず、ステップＳ１２０では、ライト方式判定情報テーブル１２２５を用いてライト方式の判定を行う。ライト方式の判定の詳細については、以降で図１５を用いて説明する。ライト方式判定でコンペアライトと判定した場合はステップＳ１２１を実施し、まとめライトと判定した場合はステップＳ１２２を実施し、個別ライトと判定した場合はステップＳ１２３を実施する。

　ステップＳ１２１は図６において、コンペアライトと判定した場合と同じ処理を実施する。ステップＳ１２２は図６において通常ライトと判定した場合と同じ処理を実施する。

　ステップＳ１２３では更新箇所を含む一定アドレス範囲の旧データを記憶デバイス１６０からキャッシュメモリ１３１に読み込む。次にステップＳ１２４では、旧データに対応する旧パリティを記憶デバイス１６０から読み込む。次に、ステップＳ１２５では新データ、旧データ、旧パリティから新パリティを生成する。次に、ステップＳ１２６では通常ライト指示で新データの更新箇所をそれぞれ個別に記憶デバイス１６０に書き込む。次に、ステップＳ１２７では通常ライト指示で更新箇所に対応するパリティをそれぞれ記憶デバイス１６０に書き込む。

　図１５は、ストレージコントローラ１７０がライト方式を判定する基準の例を表形式（ライト方式判定基準表）で示した図である。

　ライト方式判定基準表には、判定条件カラム１２２５３０と判定結果カラム１２２５４０を含む。判定条件カラム１２２５３０には、各判定条件の組み合わせを表す。図１５では判定条件カラム１２２５３０に、コンペアライトサポート有無１２２５３１、プロセッサ稼働率１２２５３２、Ｄｉｓｋ稼働率１２２５３３、Ｄｉｓｋ寿命１２２５３４、および更新箇所数１２２５３５を含む。

　コンペアライトサポート有無１２２５３１の条件では、ライト方式判定情報テーブル１２２５のコンペアライトサポートカラム１２２５２３の記憶デバイス１６０に対応するエントリを参照し、対象の記憶デバイス１６０がコンペアライトをサポートしている場合に「サポート」、コンペアライトをサポートしていない場合に「未サポート」と判定する。

　プロセッサ稼働率１２２５３２の条件では、ライト方式判定情報テーブル１２２５のプロセッサ情報１２２５０を参照し、ストレージコントローラ１７０のＭＰ１２１の稼働率がＭ％を超えているかどうかを判定する。

　Ｄｉｓｋ稼働率１２２５３３の条件では、ライト方式判定情報テーブル１２２５の稼働率カラム１２２５２の記憶デバイス１６０に対応するエントリを参照し記憶デバイス１６０の稼働率がＮ％を超えているかどうかを判定する。Ｄｉｓｋ寿命１２２５３４の条件では、ライト方式判定情報テーブル１２２５の寿命１２２５２１カラムの記憶デバイス１６０に対応するエントリを参照し記憶デバイス１６０の寿命が残りＸ回より多くあるかどうかを判定する。

　更新箇所数１２２５３５の条件では、ライト範囲内に更新箇所がＹ箇所を超えるかどうかを判定する。ライト範囲内の更新箇所数とは、ライト範囲内に含まれアドレスが連続した更新部分の領域の数であり、更新箇所と更新箇所の間は未更新箇所によって分割される。例えば、図１６の新データ１３１０の場合は２箇所となる。

　Ｍ％、Ｎ％、Ｘ回およびＹ箇所などの条件の閾値は、固定値で設定してもよいし、ＧＵＩなどの管理画面で設定方法を提供しストレージ管理者が設定してもよいし、他の条件との組み合わせで動的に変化してもよい。また、条件を判定するための閾値を複数用いてもよい。

　判定条件カラム１２２５３０の各条件において、他の条件によって判定結果１２２５４０が決まり、当該判定条件は関係ない場合には「-」を設定する。

　図１５に記載した情報以外にも記憶デバイス１６０のキャッシュメモリ１６３にコンペアに用いる旧データが残っているか否かなどを用いてもよいし、ランダムライトのデータもしくはシーケンシャルライトのデータであるか否かを用いてもよいし、その他のライトデータに関連する情報を用いても良い。また、図１５に記載の情報のすべてを判定に用いる以外に、図１５に記載の情報の一部を判定に用いるようにしても良い。たとえばＤｉｓｋ稼働率１２２５３３とＤｉｓｋ寿命１２２５３４の両方を判定に用いるのではなく、Ｄｉｓｋ稼働率１２２５３３とＤｉｓｋ寿命１２２５３４の一方だけを判定に用いる方法を採っても良い。

　判定結果カラム１２２５４０には、各判定結果の組み合わせの場合に実施すべきライト方式を表す。ストレージコントローラ１７０が記憶デバイス１６０にコンペアライト指示でライトをすべき場合には、「まとめ書き（コンペアライト）　」を設定する。ストレージコントローラ１７０が記憶デバイス１６０に通常ライト指示でライトをすべき場合には、「まとめライト」を設定する。ストレージコントローラ１７０がライト範囲を更新箇所毎に分割して、各更新箇所をそれぞれ記憶デバイス１６０に通常ライト指示でライトをすべき場合には、個別ライトを設定する。

　本発明の実施例４について、図１６～図１９を用いて説明する。

　実施例４では、更新データ位置を特定する情報としてストレージコントローラ１７０がライトデータとともに更新位置を示すビットマップを通知する例を示す。本実施例では更新位置を指定する情報としてビットマップを用いるが、開始アドレスと終了アドレスを示す情報のリストでもよいし、更新位置を指定できる情報であれば他の情報でもよい。本実施例では、実施例１との差分のみを記載する。

　図１６は、実施例４の概要の説明図である。ストレージ装置１０とＩ／Ｏを発行するホスト計算機３０とがある。ストレージ装置１０内にはストレージコントローラ１７０とフラッシュストレージ１６０ｂがある。ストレージコントローラにはキャッシュメモリ１３１とＬＭ１２２がある。

　キャッシュメモリ１３１にはホスト計算機３０が書き込んだ新データ１３１０やフラッシュストレージ１６０ｂから読み出した旧データ１３１１を格納する。ＬＭ１２２には新データ１３１０の更新位置を示す更新ビットマップ１２２９を格納する。更新ビットマップ１２２９はキャッシュメモリ１３１に格納してもよいし共有メモリ１３２に格納してもよいし、ストレージコントローラ１７０がアクセス可能な領域であればどこに格納してもよい。

　フラッシュストレージ１６０ｂにはキャッシュメモリ１６３とパッケージメモリ１６２、およびフラッシュメモリ１６５がある。キャッシュメモリ１６３にはストレージコントローラ１７０から書き込まれる新データ１６３０やフラッシュメモリ１６５から読み出す旧データ１６３１を格納する。パッケージメモリ１６２にはストレージコントローラ１７０から新データ１６３０とともに転送される更新ビットマップ１６２９を格納する。更新ビットマップ１２２９はキャッシュメモリ１６３上に格納してもよいし、フラッシュストレージ１６０ｂのパッケージプロセッサ１６１からアクセス可能な領域であればどこに格納してもよい。

　ホスト計算機３０はストレージ装置１０に対してライト要求と当該ライト要求に伴うライトデータを送信する。ホスト計算機からライト要求を受信したストレージコントローラ１７０は、更新位置をＬＭ１２２の更新ビットマップ１２２９に記録する。ストレージ装置１０は通常、キャッシュメモリ１３１上の領域のうちフラッシュストレージ１６０ｂへ反映していないデータの格納されている領域を特定するための情報（ダーティビットマップ）を持っている。そしてストレージ装置１０がホスト計算機３０からのライトデータをキャッシュメモリ１３１に格納する際に、ライトデータの格納されたキャッシュメモリ１３１上領域に対応する、ダーティビットマップのビットをＯＮにする。本実施例に係るストレージ装置１０では、更新位置指定ライト時にダーティビットマップから更新ビットマップ１２２９を生成する。ただし別の実施態様として、ダーティビットマップをそのまま更新位置指定ビットマップ１２２９として利用するようにしてもよい。あるいは、ダーティビットとは無関係に更新位置指定ビットマップ１２２９を管理してもよい。

　ストレージ装置内のストレージコントローラ１７０は一定アドレス範囲に格納されるべきライトデータを、まとめてフラッシュストレージ１６０ｂにライトする（まとめ書き）。このため、一定アドレス範囲に更新部分が複数箇所存在する。図１６では更新箇所は２箇所となっているが、３箇所以上の更新箇所が含まれていてもよい。

　ストレージコントローラ１７０は、一定アドレス範囲内のうち、ホスト計算機３０から更新のなかった領域のデータを補完するために、フラッシュストレージ１６０ｂから旧データ１３１１を読み出す。ストレージコントローラ１７０はダーティビットマップから更新ビットマップ１２２９を生成する。ストレージコントローラ１７０はホスト３０からライトされた新データ１３１０とフラッシュストレージ１６０ｂから読み出した旧データ１３１１をマージして、更新ビットマップ１２２９とともにフラッシュストレージ１６０ｂに更新位置指定ライト要求をする。フラッシュストレージ１６０ｂにライトされた新データ１６３０には、ストレージコントローラ１７０が新データ１３１０と旧データ１３１１をマージして転送しているため、ホストライトによって更新された新データ１３１０の領域とフラッシュストレージ１６０ｂから読み出された旧データ１３１１の領域がある。

　更新位置指定ライト要求を受けたフラッシュストレージ１６０ｂは、キャッシュメモリ１６３に新データ１６３０を、パッケージメモリ１６２に更新ビットマップ１６２９をそれぞれ格納する。フラッシュストレージ１６０ｂは更新ビットマップ１６２９を参照して新データ１６３０の更新箇所を特定し、新データ１６３０の更新箇所のみをフラッシュメモリ１６５に格納する。なお、更新位置指定ライト要求には、通常のライト要求と同様、ライト対象データの、フラッシュストレージ１６０ｂ上の書き込み先アドレス範囲の情報も含まれており、フラッシュストレージ１６０ｂは正確には、更新ビットマップ１２２９と書き込み先アドレス範囲の情報とを用いて、新データ１６３０の更新位置（アドレス）を特定する。

　図１６では、ホスト計算機３０が更新した領域の間の未更新部分を補完する方法としてフラッシュストレージ１６０ｂから旧データを読み込む方法を説明したが、旧データを読み込む方法に代えて、ストレージコントローラ１７０がダミーデータを生成し、ホスト計算機３０が更新した領域間の未更新部分をダミーデータにより補完する方法を採用してもよい。

　なお、ストレージ装置の中には、記憶デバイス１６０に格納するデータの各単位（５１２バイトのセクタ等）に対して、データの妥当性を確認するための保証コードを付す機能や、保証コードを用いたデータ検査を行う機能を有するものがある。実施例４に係るストレージ装置１０において、フラッシュストレージ１６０ｂに保証コードを用いたデータ検査を行う機能が備えられている場合、ストレージコントローラ１７０が未更新部分のデータとしてダミーデータを生成する際に、ダミーデータの保証コードとして、意図的に誤った保証コードを生成、付加し、フラッシュストレージ１６０ｂにおいて、意図的に誤った保証コードの付加されているダミーデータが、記憶媒体（フラッシュメモリ１６５）に書き込まれないようにしてもよい。これにより、更新ビットマップ１２２９の内容が誤っていたような場合でも、フラッシュストレージ１６０ｂで未更新部分の書き込みが防止できる。フラッシュストレージ１６０ｂで未更新部分の書き込みを防止することで、更新ビットマップ１２２９が誤っていたような場合にダミーデータを上書きしてユーザデータを破壊することを防ぐことができる。

　また、ホスト計算機が更新した領域間の未更新部分を補完することなく、ストレージコントローラ１７０で新データ１３１０の未更新部分は除いて前詰めしたデータ（前詰めデータ）を生成し、更新ビットマップ１２２９とともにフラッシュストレージ１６０ｂに転送する方法でもよい（図２０）。更新ビットマップ１２２９は前詰め前の新データ１３１０に対応した更新部分、未更新部分を示しているため、フラッシュストレージ１６０ｂはストレージコントローラ１７０から転送された更新ビットマップ１６２９を元に、前詰めデータから新データ１３１０と同じデータに展開（キャッシュメモリ１６３上に）することができる。展開後に発生する未更新部分についてはダミーデータで補完してもよいし、旧データをフラッシュメモリ１６５から読み出して補完してもよい。フラッシュストレージ１６０ｂは更新ビットマップ１６２９を参照して、展開したデータのうち更新部分のみをフラッシュメモリ１６５に格納する。更新ビットマップ１６２９を参照すれば展開後のアドレスがわかるため、前詰めデータを展開せずに更新ビットマップ１６２９を用いてアドレスを特定しながら直接フラッシュメモリ１６５に格納してもよい。ストレージコントローラ１７０とフラッシュストレージ１６０ｂの間で前詰めデータを転送することで、データの流量を抑え、ストレージコントローラ１７０とフラッシュストレージ１６０ｂの間のパスを効率的に利用することができる。

　前詰めデータを転送する方法と、実施例２のようにパリティ計算をフラッシュストレージ１６０ｂで実施する構成を組み合わせてもよい。前詰めデータを転送する方法とパリティ計算をフラッシュストレージ１６０ｂで実施する構成を組み合わせた場合、第一のフラッシュストレージ１６０ｂから中間パリティを読み出す際に第一の記憶デバイスが更新部分に対応する中間パリティのみを前詰めしたデータ（前詰め中間パリティ）と更新ビットマップをストレージコントローラに転送してもよい。この場合、ストレージコントローラ１７０は前詰め中間パリティと更新ビットマップを、旧パリティを格納する第二の記憶デバイスに対して転送する。

　図１７Ａは、実施例４に係るストレージコントローラ１７０のＬＭ１２２が格納しているプログラム及び制御情報の例を示す。ＬＭ１２２は、まとめ書き処理プログラム１２２０、入出力処理プログラム１２２１、キャッシュ管理プログラム１２２２、ＯＳ１２２３、および更新位置指定ライトサポート管理テーブル１２２６を格納している。更新位置指定ライトサポート管理テーブル１２２６はＳＭ１３２に格納してあっても良いし、ＣＭ１３１に格納してあっても良いし、フラッシュストレージ１６０ｂに格納してあってもよいし、ストレージコントローラ１７０がアクセス可能な領域であればよい。更新位置指定ライトサポート管理テーブル１２２６の詳細は、コンペアライトサポート管理テーブル１２２４（図４）と同様なテーブルであり、コンペアライトサポート有無を管理する代わりに、更新位置指定ライトのサポート有無を管理するために用いられる。

　図１７Ｂは、実施例４に係るフラッシュストレージ１６０ｂ内のパッケージメモリ１６２が格納しているプログラム及び制御情報の例を示す。パッケージメモリ１６２は、キャッシュ管理プログラム１６２０、入出力処理プログラム１６２１、および更新位置指定ライト処理プログラム１６２６を格納している。

　図１８は、ストレージコントローラ１７０のまとめ書きプログラム１２２０によって行われる処理を説明するフロー図である。まとめ書きプログラム１２２０は、適当な契機で一定のアドレス範囲内の更新部分をフラッシュストレージ１６０ｂに格納するために動作する。以下で説明する各ステップの処理は、特に断りのない限り、プロセッサ１２１がまとめ書きプログラム１２２０を実行することによって行われる。

　まず、ステップＳ４００では更新箇所を含む一定アドレス範囲の旧データを格納する第一のフラッシュストレージ１６０ｂからキャッシュメモリ１３１に読み込む。次に、ステップＳ４０１では冗長化データ（パリティデータ）を作成するためにステップＳ４００で読み込んだデータに対応する旧パリティを格納する第二のフラッシュストレージ１６０ｂから読み込む。通常、ステップＳ４００でアクセスする第一のフラッシュストレージ１６０ｂとステップＳ４０１でアクセスする第二のフラッシュストレージ１６０ｂは異なる。

　次に、ステップＳ４０２ではステップＳ４００で読み込んだ旧データ、ステップＳ４０１で読み込んだ旧パリティ、ホスト計算機３０からライトされた更新部分である新データを用いて新パリティを生成する。新パリティを生成する方法はＸＯＲ演算を用いても良いし、他の冗長性が担保される演算方式を用いても良い。

　次に、ステップＳ４０３ではダーティビットマップから更新ビットマップ１２２９を生成する。更新ビットマップ１２２９を生成するためには、ダーティビットマップの粒度からフラッシュストレージ１６０ｂに対応した更新ビットマップ１２２９の粒度に変換する必要がある。フラッシュストレージ１６０ｂに対応した更新ビットマップ１２２９の粒度は、ライト毎にフラッシュストレージ１６０ｂから取得してもよいし、フラッシュストレージ１６０ｂの種別毎に固定で決めてもよいし、更新位置指定ライト要求時に更新ビットマップ１２２９の粒度もフラッシュストレージ１６０ｂに通知してもよいし、ストレージコントローラ１７０とフラッシュストレージ１６０ｂで粒度の共有ができればよい。次に、ステップＳ４０４では更新位置指定ライト指示で更新位置指定ビットマップ１２２９と共に新データ１３１０を第一のフラッシュストレージ１６０ｂに書き込む。次に、ステップＳ４０５では、更新位置指定ライト指示で更新ビットマップ１２２９と新パリティを第二のフラッシュストレージ１６０ｂに格納する。

　図１８のまとめ書き処理プログラム１２２０においても実施例１や実施例３のように、ライト範囲内の更新箇所数やストレージコントローラ１７０の負荷状況などに応じて通常のライトと切り替えてもよい。例えば、ストレージコントローラ１７０の負荷が高い場合には、更新ビットマップ１２２９を生成する処理を削減するために通常ライト処理を実施するとしてもよい。

　図１８では、ＲＡＩＤ５を想定して説明したが、他のＲＡＩＤタイプ（例えばＲＡＩＤ１、ＲＡＩＤ６など）でもよい。例えばＲＡＩＤ１の場合は、パリティ演算のための処理であるステップＳ４００、ステップＳ４０１、ステップＳ４０５が不要となる代わりに、ステップＳ４０４で異なる複数のフラッシュストレージ１６０ｂに対して新データの書き込みを実施すればよい。ＲＡＩＤ６の場合は、図１８での処理に加えて第二のパリティを生成・更新するために必要な処理が追加される。

　図１９は、更新位置指定ライトプログラム１６２６によって行われる処理を説明するフロー図である。以下で説明する各ステップの処理は、特に断りのない限り、フラッシュストレージ１６０ｂのパッケージプロセッサ１６１が更新位置指定ライトプログラム１６２６を実行することによって行われる。まず、ステップＳ４１０では、ストレージコントローラ１７０から転送されたデータをキャッシュメモリ１６３に格納する。次にステップＳ４１１では、ストレージコントローラ１７０から転送される更新ビットマップ１６２９を、パッケージメモリ１６２に格納する。次に、ステップＳ４１２では、更新ビットマップ１６２９で指定された箇所のみフラッシュメモリ１６５に格納し、処理を終了する。

　また別の実施態様として、実施例１のように、ストレージコントローラの要求方式によって更新位置指定ライトと通常ライトを切り替えてもよい。

　また、実施例４と実施例１を組み合わせて、ストレージコントローラ１７０がビットマップで指定した領域のみを、フラッシュストレージ１６０ｂが旧データと比較するようにしてもよい。ストレージコントローラ１７０が比較する領域を指定することで、フラッシュストレージ１６０ｂが新データと旧データを比較する処理量を削減し、かつ、ホスト計算機３０が旧データと同じデータを書き込んでいる場合にフラッシュストレージ１６０ｂへの書き込み量を削減することが可能となる。

　以上が、本発明の実施例に係るストレージ装置１０、フラッシュストレージ１６０ｂの説明である。本発明の実施例に係るストレージ装置では、ストレージコントローラが、ホスト計算機から到来したライトデータ（新データ）とそうでないデータ（記憶デバイスから読み出された旧データ）とが混在した所定範囲（たとえばストライプの整数倍等）のデータを、コンペアライト要求とともに記憶デバイスに送信する。記憶デバイスでは、ストレージコントローラから送信されてきた所定範囲のデータに対応した旧データを記憶媒体から読み出して、ストレージコントローラから送信されてきた所定範囲（のデータと比較し、ストレージコントローラから送信されてきた所定範囲のデータのうち、旧データから変更されている部分のみを記憶媒体へと格納するため、記憶媒体の書き換え回数を削減することができる。

　また、所定範囲のデータの中には、ホスト計算機から到来した複数のライト要求によって書き込まれた複数のライトデータが含まれる。本発明の実施例に係るストレージ装置１０では、この複数のライトデータを１回のコンペアライト要求で記憶デバイスに書き込み可能であるので、ストレージコントローラが記憶デバイスにコマンドを発行する際の処理オーバヘッドの削減と、記憶媒体の書き換え回数の削減とを両立することができる。

　さらに本発明の実施例に係るストレージ装置１０では、キャッシュメモリ上のライトデータの格納状況、記憶デバイスの負荷状況等に応じて、コンペアライト要求を用いた記憶デバイスへの書き込みを実施するか、通常のライト要求を用いた記憶デバイスへの書き込みを実施するか、を判定するため、記憶デバイスでは不必要に多量のコンペアライト処理を行わずに済む。

１０:　ストレージシステム
２０:　管理計算機
３０:　ホスト計算機
４０:　データネットワーク
１７０:　ストレージコントローラ
１００:　ＦＥＰＫ
１０１:　インタフェース
１０２:　転送回路
１０３:　Ｂｕｆｆｅｒ
１２０:　ＭＰＰＫ
１２１:　ＭＰ
１２２:　ＬＭ
１３０:　ＣＭＰＫ
１３１:　ＣＭ
１３２:　ＳＭ
１４０:　ＢＥＰＫ
１４１:　 インタフェース
１４２:　転送回路
１４３:　 Ｂｕｆｆｅｒ
１４４:　ＦＭＰＫ
１６０ａ:　記憶デバイス
１６０ｂ:　フラッシュストレージ
１６１:　パッケージプロセッサ
１６２:　パッケージメモリ
１６３:　キャッシュメモリ
１６４:　バス転送装置
１６５:　フラッシュメモリ

Claims (15)

1. 　１以上のプロセッサとキャッシュメモリを有するコントローラと、記憶媒体を有する１以上の記憶デバイスとを有するストレージシステムにおいて、
   　前記プロセッサは、接続される計算機からのライトデータの格納範囲の指示を含むコマンドと前記ライトデータとを前記記憶デバイスに送信すると、
   　前記記憶デバイスは、前記ライトデータのうち、前記記憶デバイスに格納されている前記ライトデータの更新前データと内容が異なる部分についてのみ、前記ライトデータを前記記憶媒体に格納する、
   ことを特徴とするストレージシステム。
2. 　前記プロセッサは、前記コマンドとして前記記憶デバイスに格納される更新前データと内容が異なる部分についてのみ前記記憶デバイスに格納することを指示するコンペアライト要求を前記記憶デバイスに送信し、
   　前記記憶デバイスは、前記プロセッサから前記コンペアライト要求を受信した場合、前記ライトデータと、前記記憶デバイスの前記格納範囲に格納されている前記ライトデータの更新前データとを比較し、
   　前記ライトデータのうち、前記更新前データと内容が異なる部分についてのみ、前記記憶媒体に格納する、
   ことを特徴とする、請求項１に記載のストレージシステム。
3. 　前記プロセッサは、前記コンペアライト要求に代えて、前記ライトデータを前記記憶デバイスに格納することを指示するライト要求を送信する場合があり、
   　前記記憶デバイスは、前記プロセッサから前記ライト要求を受信した場合、前記受信したライトデータをすべて前記記憶媒体に格納する、
   ことを特徴とする、請求項２に記載のストレージシステム。
4. 　前記プロセッサは、前記計算機から受信したライトデータを前記キャッシュメモリに格納するよう構成されており、
   　前記プロセッサは、前記格納範囲に、前記計算機から受信した前記ライトデータの格納されていない部分が含まれる場合、前記ライトデータを前記記憶デバイスに格納する際に、前記コンペアライト要求とともに前記ライトデータを送信する、
   ことを特徴とする、請求項３に記載のストレージシステム。
5. 　前記プロセッサは、前記記憶デバイスの負荷を監視しており、
   　前記プロセッサは、前記ライトデータを前記記憶デバイスに格納する際に、前記記憶デバイスの負荷が所定の値より低い場合、前記コンペアライト要求を送信する、
   ことを特徴とする、請求項３に記載のストレージシステム。
6. 　前記記憶媒体は、書き換え回数に制限のある不揮発性メモリであり、
   　前記プロセッサは、前記ライトデータを前記記憶デバイスに格納する際に、前記記憶デバイスの書き換え可能回数が所定値以上の場合、前記コンペアライト要求を送信する、
   ことを特徴とする、請求項３に記載のストレージシステム。
7. 　前記プロセッサは前記記憶デバイスから前記記憶デバイスの書き換え可能回数についての情報を取得して、前記取得した情報に基づいて、前記コンペアライト要求か前記ライト要求のいずれかを送信する、
   ことを特徴とする、請求項６に記載のストレージシステム。
8. 　前記ストレージシステムは複数の前記記憶デバイスを有し、前記複数の記憶デバイスのうち、（ｎ＋１）台の記憶デバイスでＲＡＩＤグループを構成しており、
   　前記ＲＡＩＤグループは、前記（ｎ＋１）台の記憶デバイスのうちのｎ台の記憶デバイスに格納されるデータから計算されるパリティを、前記ｎ台以外の１台の前記記憶装置に格納するよう構成されており、
   　前記プロセッサは、前記パリティの格納される前記記憶デバイスに対して、前記ライトデータと前記ライトデータの更新前データから生成される中間パリティとともに中間パリティライト要求を送信し、
   　前記パリティの格納される前記記憶デバイスは、前記中間パリティライト要求を受信したことに応じて、
   　前記パリティの格納される前記記憶デバイスに格納されている前記パリティと前記中間パリティとから更新後パリティを生成し、
   　前記更新後パリティのうち、前記パリティと内容が異なる部分についてのみ、前記記憶媒体に格納する、
   ことを特徴とする、請求項１に記載のストレージシステム。
9. 　前記プロセッサは、前記ｎ台の記憶デバイスのうち、前記ライトデータの格納された記憶デバイスに対して、前記ライトデータと前記ライトデータの更新前データから生成される中間パリティのリード要求を送信し、
   　前記中間パリティのリード要求を受信した前記記憶デバイスは、前記記憶デバイスに格納されている前記ライトデータの更新前データと前記ライトデータとの排他的論理和を計算することで前記中間パリティを生成し、前記生成された前記中間パリティを前記プロセッサに返送する、
   ことを特徴とする、請求項８に記載のストレージシステム。
10. 　前記パリティの格納される前記記憶デバイスは、前記中間パリティライト要求を受信したことに応じて、
    　前記パリティの格納される前記記憶デバイスに格納されている前記パリティと前記中間パリティとの排他的論理和を計算することによって更新後パリティを生成し、
    　前記生成された更新後パリティのうち、値が０である範囲については、前記記憶媒体に格納しない、
    ことを特徴とする、請求項８に記載のストレージシステム。
11. 　前記プロセッサは、前記記憶デバイスに対して、前記ライトデータの格納範囲に加え、前記格納範囲内の複数の領域を特定可能な情報の指示を含むコマンドと前記格納範囲内の複数の領域に対応する前記ライトデータとを送信すると、
    　前記記憶デバイスは、前記記憶デバイスの前記格納範囲内の前記複数の領域に格納されている前記更新前データのみを前記ライトデータと比較し、前記比較された前記更新前データと前記ライトデータとで内容が異なる部分についてのみ、前記記憶媒体に格納する、
    ことを特徴とする、請求項１に記載のストレージシステム。
12. 　前記プロセッサは、前記ストレージシステムに接続されたホスト計算機から受信したライトデータを前記キャッシュメモリに格納するよう構成されており、
    　前記プロセッサは、前記記憶デバイスに対して、前記ライトデータの格納範囲に加え、前記格納範囲内の複数の領域を特定可能な情報の指示を含むコマンドを送信する時、前記前記格納範囲内の複数の領域以外の部分に対応するダミーデータを生成し、前記複数の領域に対応する前記ライトデータと前記ダミーデータとをマージしたデータを前記ライトデータとして送信する、
    ことを特徴とする、請求項１１に記載のストレージシステム。
13. 　前記プロセッサは、前記記憶デバイスに対して、前記ライトデータの格納範囲に加え、前記格納範囲内の複数の領域を特定可能な情報の指示を含むコマンドを送信する時、前記ライトデータとして、前記格納範囲内の複数の領域に対応する前記ライトデータのみ送信する、
    ことを特徴とする、請求項１１に記載のストレージシステム。
14. 　パッケージプロセッサと記憶媒体と外部装置に接続するためのポートを有する記憶デバイスであって、
    　前記パッケージプロセッサは、前記外部装置から、ライトデータの格納範囲の指示を含むコンペアライト要求と前記ライトデータとを受信すると、
    　前記記憶デバイスの前記格納範囲に格納されている、前記ライトデータの更新前データと前記ライトデータとを比較し、
    　前記ライトデータのうち、前記更新前データと内容が異なる部分についてのみ、前記記憶媒体に格納する、
    ことを特徴とする記憶デバイス。
15. 　前記パッケージプロセッサは前記外部装置から、前記ライトデータの格納範囲に加え、前記格納範囲内の複数の領域を特定可能な情報の指示を含むコマンドと前記格納範囲内の複数の領域に対応する前記ライトデータとを受信すると、
    　前記記憶デバイスの前記格納範囲内の前記複数の領域に格納されている前記更新前データのみを前記ライトデータと比較し、前記比較された前記更新前データと前記ライトデータとで内容が異なる部分についてのみ、前記記憶媒体に格納する、
    ことを特徴とする、請求項１４に記載の記憶デバイス。

Images