WO2015074314A1 - 一种并联显示控制系统中的地址配置方法及装置 - Google Patents

一种并联显示控制系统中的地址配置方法及装置 Download PDF

Info

Publication number
WO2015074314A1
WO2015074314A1 PCT/CN2013/090860 CN2013090860W WO2015074314A1 WO 2015074314 A1 WO2015074314 A1 WO 2015074314A1 CN 2013090860 W CN2013090860 W CN 2013090860W WO 2015074314 A1 WO2015074314 A1 WO 2015074314A1
Authority
WO
WIPO (PCT)
Prior art keywords
address data
address
data port
configuration
port
Prior art date
Application number
PCT/CN2013/090860
Other languages
English (en)
French (fr)
Inventor
李照华
Original Assignee
深圳市明微电子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市明微电子股份有限公司 filed Critical 深圳市明微电子股份有限公司
Priority to US14/353,628 priority Critical patent/US20150302834A1/en
Priority to EP13840134.4A priority patent/EP2892211A4/en
Publication of WO2015074314A1 publication Critical patent/WO2015074314A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/175—Controlling the light source by remote control
    • H05B47/18—Controlling the light source by remote control via data-bus transmission
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data

Definitions

  • FIG. 4 is a schematic top view of a parallel display control system according to an embodiment of the present invention.
  • the parallel display control system includes a controller, a signal amplifier, a plurality of parallel display control units, and a plurality of lamps connected to each of the parallel display control units.
  • the respective address data ports sequentially intercept the address data packets of the address data that first arrive at the address data port according to the order of serial connection, and perform address configuration, and sequentially generate the intercepted address data;
  • step S304 When the address is configured, the intercepted address data is sent to the next address configuration data port in series with it, so that the next address configuration data port completes the address configuration.
  • the address data packets that first arrive at the address data port of the address data are sequentially intercepted according to the order of the serial connection, and the address data is sequentially generated, and the intercepted address data is sequentially generated, including:
  • the address data packet that first arrives at the address data port of the address data is sequentially intercepted for address configuration, and each address packet is high after the end of the address packet, and the address data port receiving address data packet other than itself is masked.
  • the invalid signal includes a high level signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Small-Scale Networks (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明适用于灯具控制技术领域，提供了一种并联显示控制系统中的地址配置方法及装置，方法包括：各个地址数据端口接收并联显示控制系统中的控制器发送的地址数据，各个地址数据端口分别位于各个并联显示控制单元上，各个地址数据端口之间采用逐级串联连接，地址数据包括至少一个地址包；各个地址数据端口根据逐级串联的顺序，依次截取地址数据中最先到达其地址数据端口的地址数据包进行地址配置，依次生成截取后的地址数据；当地址配置完毕，依次将截取后的地址数据，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置。在本发明中，一次地址配置操作，可以配置多个并联显示控制单元，提高了地址配置的效率。

Description

一种并联显示控制系统中的地址配置方法及装置
本发明属于灯具控制技术领域，尤其涉及一种并联显示控制系统中的地址配置方法及装置。
显示控制系统从数据传输的拓扑结构结构上分为串联型和并联型。串联型显示控制较简单。但其致命弱点是前级显示控制单元出故障，则后续所有显示控制单元不再受控制。这在当前市场情况下，特别是 LED 景观装饰照明市场是个很大的问题，工程承建商往往为此付出极大的精力和资金用于后期维护。并联型显示控制稍微复杂一点，其突出优点是能很好的解决串联型显示控制的致命弱点，即某级显示控制单元出故障不影响与其相连接的前后级显示控制单元，大大的降低了显示控制系统的运营维护成本。因此，在景观装饰领域采用并联型显示系统逐渐成为主流。
参考图 1 ，图 1 是现有的串联型显示控制系统的拓扑图，数据是由前往后逐级传输的。
参考图 2 ，图 2 是现有的并联型显示控制系统的拓扑图，其中，所有显示控制单元的显示数据输入端是接在一起的，每个显示控制单元接收相同的数据流。
为了每个并联显示控制单元能够从相同的数据流中取出其所需的数据，需要对每个并联显示控制单元进行编号，也就是地址设置。在系统进行正常灯光效果显示时，每个并联显示控制单元根据其地址信息从显示数据流中取出相应数据进行灯光效果显示。
然而，目前市场上的并联型显示控制系统中，并联显示控制单元的地址配置多为拨动开关等单独配置方式，也就是工作人员进行一次地址配置操作，只能配置一个并联显示控制单元，由于工程中的并联显示控制单元的数量很多，因此工作人员配置并联显示控制单元的工作量会很大，耗费了过多的时间，降低了工程建设和工程维护中地址配置的效率，并阻碍了并联显示控制的推广使用。
本发明实施例的目的在于提供 一种并联显示控制系统中的地址配置方法 ，旨在解决现有的 并联型显示控制系统，一次地址配置操作，只能配置一个并联显示控制单元， 导致 工程建设和工程维护中地址配置的效率低 的问题。
本发明实施例是这样实现的，一种 并联显示控制系统中的地址配置方法， 包括：
各个地址数据端口接收并联显示控制系统中的控制器发送的地址数据，所述各个地址数据端口分别位于各个并联显示控制单元上，所述各个地址数据端口之间采用逐级串联连接，所述地址数据包括至少一个地址包 ；
所述各个地址数据端口根据逐级串联的顺序，依次截取地址数据中最先到达其地址数据端口的地址数据包进行地址配置，依次生成截取后的地址数据；
当地址配置完毕，依次将截取后的地址数据，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置。
本发明实施例的另一目的在于提供 一种地址配置装置，包括：
接收单元，用于各个地址数据端口接收并联显示控制系统中的控制器发送的地址数据，所述各个地址数据端口分别位于各个并联显示控制单元上，所述各个地址数据端口之间采用逐级串联连接，所述地址数据包括至少一个地址包 ；
配置单元，用于所述各个地址数据端口根据逐级串联的顺序，依次截取地址数据中最先到达其地址数据端口的地址数据包进行地址配置，依次生成截取后的地址数据；
发送单元，用于当地址配置完毕，依次将截取后的地址数据，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置。
在本发明实施例中，通过当地址配置完毕，依次将截取后的地址数据，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置，避免了出现一次地址配置操作，只能配置一个并联显示控制单元的情况，使得工作人员通过控制器一次地址配置操作，可以配置多个并联显示控制单元，从而提高了工程建设和工程维护中地址配置的效率。
图 1 是现有的串联型显示控制系统的拓扑图；
图 2 是现有的并联型显示控制系统的拓扑图；
图 3 是本发明实施例提供的一种并联显示控制系统中的地址配置方法的实现流程图；
图 4 是本发明实施例提供的并联显示控制系统的较佳的拓扑图；
图 5 为本发明实施例提供的若干动态校验位和若干固定校验位较佳的结构图；
图 6 为本发明实施例提供的地址包的结构图；
图 7 是本发明实施例提供的较佳的复位信号的较佳的样例图；
图 8 是本发明实施例提供的较佳的复位信号的另一个较佳的样例图；
图 9 是本发明实施例提供的地址配置装置的结构框图。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例 1
图 3 是本发明实施例提供的一种并联显示控制系统中的地址配置方法的实现流程图，详述如下：
在步骤 S301 中，各个地址数据端口依次接收并联显示控制系统中的控制器发送的地址数据，所述各个地址数据端口分别位于各个并联显示控制单元上，所述各个地址数据端口之间采用逐级串联连接，所述地址数据包括至少一个地址包 ；
在本实施例中，各个地址数据端口通过地址数据端口依次接收并联显示控制系统中的控制器发送的地址数据。
参考图 4 ，图 4 是本发明实施例提供的并联显示控制系统的较佳的拓扑图。
其中并联显示控制系统，包含控制器、信号放大器、若干并联显示控制单元，以及与每个并联显示控制单元相连接的若干灯具。
所述控制器与信号放大器连接，所述信号放大器与若干并联显示控制单元的显示数据端连接，若干并联显示控制单元的显示数据端口并联连接，若干并联显示控制单元的地址数据端口逐级串联连接，每个并联显示控制单元驱动若干灯具。并联显示控制系统有地址配置和显示灯光效果两种工作状态，地址配置状态是系统利用地址数据流对所有并联显示控制单元进行地址信息写入，显示灯光效果状态是系统利用显示数据流进行各种预设的灯光效果显示。
在步骤 S302 中，所述各个地址数据端口根据逐级串联的顺序，依次截取地址数据中最先到达其地址数据端口的地址数据包进行地址配置，依次生成截取后的地址数据；
在本实施例中，截取地址数据中最先到达其地址数据端口的地址数据包进行地址配置，可通过时钟获取到其地址数据端口的所有地址数据包的时间，对时间进行排序，获取到最先到达其地址数据端口的地址数据包的时间，通过时间，获取到其地址数据端口的所有地址数据包。
依次生成截取后的地址数据的具体实施过程，在下述实施例进行赘述，在此不做赘述。
在步骤 S304 中，当地址配置完毕，依次将截取后的地址数据，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置。
在本实施例中，当地址配置完毕，依次将截取后的地址数据，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置。
在本实施例中，并联显示控制系统中的地址配置数据端口，地址配置数据端逐级串联连接。工作人员通过控制器一次地址配置操作，可以配置多个并联显示控制单元，从而提高了工程建设和工程维护中地址配置的效率。
作为本发明的一个优选实施例，所述根据逐级串联的顺序，依次截取地址数据中最先到达其地址数据端口的地址数据包进行地址配置，依次生成截取后的地址数据，包括：
根据逐级串联的顺序， i 个地址数据端口中的第 1 个地址数据端口，在地址数据中截取最先到达第 1 个地址数据端口的地址数据包，进行地址配置，生成截取最先到达第 1 个地址数据端口的地址数据包后的地址数据，所述 i 为大于等于 1 的整数；
i 个地址数据端口中的第 2 个地址数据端口，在地址数据中截取最先到达第 2 个地址数据端口的地址数据包，进行地址配置，生成截取最先到达第 2 个地址数据端口的地址数据包后的地址数据 ;
......
直至 i 个地址数据端口中的第 i 个地址数据端口，在地址数据中截取最先到达第 i 个地址数据端口的地址数据包，进行地址配置，生成截取最先到达第 i 个地址数据端口的地址数据包后的地址数据。
在本实施例中，地址数据包与地址数据包之间存在字节的间隔，以便于进行截取。
在本实施例中，例如， 10 个地址数据端口，控制器发送的地址包为 10 个，第 1 个地址数据端口，在地址数据中截取最先到达第 1 个地址数据端口的地址数据包，进行地址配置，完成地址配置完毕，将截取后的地址数据，也就是 9 个地址包，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置，也就是第 2 个地址数据端口；
第 2 个地址数据端口，在地址数据中截取最先到达第 2 个地址数据端口的地址数据包，进行地址配置，完成地址配置完毕，将截取后的地址数据，也就是 8 个地址包，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置，也就是第 3 个地址数据端口；
依此类推，直至发到最后一个地址配置数据端口。
作为本发明的一个优选实施例，所述截取地址数据中最先到达其地址数据端口的地址数据包进行地址配置 , 包括：
截取地址数据中最先到达其地址数据端口的地址数据包，所述地址包包括若干地址位、若干动态校验位、若干固定校验位；
检测所述地址包中的若干动态校验位和若干固定校验位是否正确；
当若干动态校验位和若干固定校验位，两者都正确时，采用所述地址包中若干地址位进行地址配置。
在本实施例中，所述地址包，是对应一个地址的完整数据包，包括若干地址位、若干动态校验位、若干固定校验位、若干字节间隔标志。
在本实施例中，所述地址位，是要配置的地址，其位数根据可由系统的大小进行设定，也可以由工作人员根据实际应用自行设定。例如，当地址位为 12 位，其可表示 4096 个地址，也就是配置 4096 个并联显示控制单元的地址。
在本实施例中，所述动态校验位，是根据地址位做预定运算后的结果，即动态校验码的数据位。其是对前面的地址进行预设运算的结果，地址不同则动态校验也不同。
在本实施例中，所述固定校验位，是预设的固定校验码的数据位。
在本实施例中，检测所述地址包中的若干动态校验位和若干固定校验位是否正确。
在本实施例中，检测所述地址包中的若干动态校验位和若干固定校验位是否正确，具体地，分别检测地址包中的若干动态校验位是否正确，以及地址包中的若干固定校验位是否正确。
其中，检测地址包中的若干动态校验位是否正确，可通过检测地址包中的若干动态校验位中的前半部分的动态校验位和后半部分的动态校验位，是否互为反码，当前半部分的动态校验位和后半部分的动态校验位互为反码时，表示地址包中的若干动态校验位正确。
其中，地址包中的若干固定校验位是否正确，可通过检测地址包中若干固定校验位是否为预设的固定校验位，当地址包中若干固定校验位为预设的固定校验位时，表示地址包中的若干固定校验位正确。
参考图 5 ，图 5 为本发明实施例提供的若干动态校验位和若干固定校验位较佳的结构图，
参考图 6 ，图 6 为本发明实施例提供的地址包的结构图，详述如下：
在本实施例中，地址包包括 12 位地址位、 4 位动态校验位、 8 位固定校验、 2 个字节间隔标志。
其中， b0-b11 是 12 位地址位 ,b0 是最低位， b11 是最高位，可以配置 4096 个地址。地址位位数根据系统的大小进行设定。
a7-a4 是 4 个动态校验位， a7 是 b11 的反码， a6 是 b10 的反码， a5 是 b9 的反码， a4 是 b8 的反码，也就是当前半部分的动态校验位，与对称的后半部分的动态校验位互为反码时，表示地址包中的若干动态校验位正确。
数值 11010010 是固定校验位。
在本实施例中，当若干动态校验位和若干固定校验位，两者都正确时，采用地址包中若干地址位进行地址配置，一方面通过若干动态校验位，其增加了地址配置时的抗干扰，另一方面通过若干固定校验位，提供不同工程的识别校验以防止不同工程使用相同的地址配置。
作为本发明的一个优选实施例，在所述依次截取地址数据中最先到达其地址数据端口的地址数据包之后，在所述地址配置完毕之前，包括：
通过向除自身以外的其他地址数据端口发送预置的无效信号，屏蔽除自身以外的其他地址数据端口接收地址数据包，所述无效信号包括高电平信号。
在本实施例中，依次截取地址数据中最先到达其地址数据端口的地址数据包进行地址配置，每个地址包结束后是高电平，屏蔽除自身以外的其他地址数据端口接收地址数据包，所述无效信号包括高电平信号。
在本实施例中，当地址配置完毕，停止向除自身以外的其他地址数据端口发送预置的无效信号，停止屏蔽除自身以外的其他地址数据端口接收地址数据包，并依次将截取后的地址数据，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置。
为便于说明，例如， 10 个地址数据端口，控制器发送的地址包为 10 个，第 1 个地址数据端口，通过其地址数据端口的输入端，在地址数据中截取最先到达第 1 个地址数据端口的地址数据包，进行地址配置，并通过其地址数据端口的输出端，通过向除自身以外的其他地址数据端口发送预置的无效信号，屏蔽除自身以外的其他地址数据端口接收地址数据包，当地址配置完毕，停止向除自身以外的其他地址数据端口发送预置的无效信号，停止屏蔽除自身以外的其他地址数据端口接收地址数据包，将截取后的地址数据，也就是 9 个地址包，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置，也就是第 2 个地址数据端口；
第 2 个地址数据端口，通过其地址数据端口的输入端，在地址数据中截取最先到达第 2 个地址数据端口的地址数据包，进行地址配置，并通过其地址数据端口的输出端，通过向除自身以外的其他地址数据端口发送预置的无效信号，屏蔽除自身以外的其他地址数据端口接收地址数据包，当地址配置完毕，停止向除自身以外的其他地址数据端口发送预置的无效信号，停止屏蔽除自身以外的其他地址数据端口接收地址数据包，将截取后的地址数据，也就是 8 个地址包，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置，也就是第 3 个地址数据端口依此类推，直至发到最后一个地址配置数据端口。
在本实施例中，通过屏蔽其他地址数据端口，使得自身地址数据端口可以获取地址数据包，完成地址配置后，再将截取后的地址数据，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置。
作为本发明的一个优选实施例，在所述各个地址数据端口接收控制系统中的控制器发送的地址数据之前，包括：
当各个地址数据端口接收控制系统中的控制器发送的协议复位信号时，执行所述各个地址数据端口接收控制系统中的控制器发送的地址数据的步骤，所述协议复位信号包括低电平信号。
在本实施例中，以持续不小于 500mS 的低电平作为协议复位信号，各个地址数据端口接收并联显示控制系统中的控制器发送的地址数据。
在本实施例中，复位信号以字节间隔标志结束，然后发送若干字节的开始码。以数值 110 作为字节间隔标志。以数值 00000000 作为开始码，接收装置根据开始码字节的时间在 250K bit/s 到 2M bit/s 范围内判断本次通信的速率，为后续解码选择正确的解码时钟。
参考图 7 ，图 7 是本发明实施例提供的较佳的复位信号的较佳的样例图。
参考图 8 ，图 8 是本发明实施例提供的较佳的复位信号的另一个较佳的样例图。
在本实施例中，协议的复位信号、开始码同步送达所有并联显示控制单元，所有并联显示控制单元都完成功能和速率设置。
作为本发明的一个优选实施例，多个地址包内置于自动地址配置协议中，所述自动地址配置协议还包括复位信号、若干开始码、若干字节间隔标志。其中地址包包括若干地址位、若干动态校验位、若干固定校验位、若干字节间隔标志。
在本实施例中，协议以持续一定时间的固定电平作为协议复位信号，提醒接收装置准备接收数据。复位信号以字节间隔标志结束，然后发送若干字节的开始码。开始码的每个均为预设的数值，接收装置根据开始码执行相应的功能设置，并根据开始码字节的时间在 250K bit/s 到 2M bit/s 范围内判断本次通信的速率，为后续解码选择正确的解码时钟。开始码结束后是若干地址包，每个地址包配置一个地址，每个接收装置接收一个地址包。
在本实施例中，以上所述协议的传输既可以是采用平衡信号的差分传输方式，也可以采用非平衡的 TTL 电平方式。
图 9 示出了本发明实施例提供的一种地址配置装置的结构框图，该装置可以运行于并联型显示控制系统的终端，包括但不限于与 LED 灯具相连的并联显示装置。为了便于说明，仅示出了与本实施例相关的部分。
参照图 9 ，该地址配置装置，包括：
接收单元 91 ，用于各个地址数据端口接收并联显示控制系统中的控制器发送的地址数据，所述各个地址数据端口分别位于各个并联显示控制单元上，所述各个地址数据端口之间采用逐级串联连接，所述地址数据包括至少一个地址包 ；
配置单元 92 ，用于所述各个地址数据端口根据逐级串联的顺序，依次截取地址数据中最先到达其地址数据端口的地址数据包进行地址配置，依次生成截取后的地址数据；
发送单元 93 ，用于当地址配置完毕，依次将截取后的地址数据，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置。
进一步地，在该装置中，所述生成单元，包括：
第一生成子单元，用于根据逐级串联的顺序， i 个地址数据端口中的第 1 个地址数据端口，在地址数据中截取最先到达第 1 个地址数据端口的地址数据包，进行地址配置，生成截取最先到达第 1 个地址数据端口的地址数据包后的地址数据，所述 i 为大于等于 1 的整数；
第二生成子单元，用于 i 个地址数据端口中的第 2 个地址数据端口，在地址数据中截取最先到达第 2 个地址数据端口的地址数据包，进行地址配置，生成截取最先到达第 2 个地址数据端口的地址数据包后的地址数据 ;
......
第 i 生成子单元，用于直至 i 个地址数据端口中的第 i 个地址数据端口，在地址数据中截取最先到达第 i 个地址数据端口的地址数据包，进行地址配置，生成截取最先到达第 i 个地址数据端口的地址数据包后的地址数据。
进一步地，在该装置中，所述配置单元，包括：
截取子单元，用于截取地址数据中最先到达其地址数据端口的地址数据包，所述地址包包括若干地址位、若干动态校验位、若干固定校验位；
检测子单元，用于检测所述地址包中的若干动态校验位和若干固定校验位是否正确；
配置子单元，用于当若干动态校验位和若干固定校验位，两者都正确时，采用所述地址包中若干地址位进行地址配置。
进一步地，在该装置中，还包括：
屏蔽单元，用于通过向除自身以外的其他地址数据端口发送预置的无效信号，屏蔽除自身以外的其他地址数据端口接收地址数据包，所述无效信号包括高电平信号。
进一步地，在该装置中，还包括：
执行单元，用于当各个地址数据端口接收控制系统中的控制器发送的协议复位信号时，执行所述各个地址数据端口接收控制系统中的控制器发送的地址数据的步骤，所述协议复位信号包括低电平信号。
本发明实施例提供的装置可以应用在前述对应的方法实施例中，详情参见上述实施例的描述，在此不再赘述。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

  1. 一种并联显示控制系统中的地址配置方法，其特征在于，包括：
    各个地址数据端口接收并联显示控制系统中的控制器发送的地址数据，所述各个地址数据端口分别位于各个并联显示控制单元上，所述各个地址数据端口之间采用逐级串联连接，所述地址数据包括至少一个地址包 ；
    所述各个地址数据端口根据逐级串联的顺序，依次截取地址数据中最先到达其地址数据端口的地址数据包进行地址配置，依次生成截取后的地址数据；
    当地址配置完毕，依次将截取后的地址数据，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置。
  2. 根据权利要求 1 所述的方法，其特征在于，所述根据逐级串联的顺序，依次截取地址数据中最先到达其地址数据端口的地址数据包进行地址配置，依次生成截取后的地址数据，包括：
    根据逐级串联的顺序， i 个地址数据端口中的第 1 个地址数据端口，在地址数据中截取最先到达第 1 个地址数据端口的地址数据包，进行地址配置，生成截取最先到达第 1 个地址数据端口的地址数据包后的地址数据，所述 i 为大于等于 1 的整数；
    i 个地址数据端口中的第 2 个地址数据端口，在地址数据中截取最先到达第 2 个地址数据端口的地址数据包，进行地址配置，生成截取最先到达第 2 个地址数据端口的地址数据包后的地址数据 ;
    ......
    直至 i 个地址数据端口中的第 i 个地址数据端口，在地址数据中截取最先到达第 i 个地址数据端口的地址数据包，进行地址配置，生成截取最先到达第 i 个地址数据端口的地址数据包后的地址数据。
  3. 根据权利要求 1 或 2 所述的方法，其特征在于，所述截取地址数据中最先到达其地址数据端口的地址数据包进行地址配置 , 包括：
    截取地址数据中最先到达其地址数据端口的地址数据包，所述地址包包括若干地址位、若干动态校验位、若干固定校验位；
    检测所述地址包中的若干动态校验位和若干固定校验位是否正确；
    当若干动态校验位和若干固定校验位，两者都正确时，采用所述地址包中若干地址位进行地址配置。
  4. 根据权利要求 1 所述的方法，其特征在于，在所述依次截取地址数据中最先到达其地址数据端口的地址数据包之后，在所述地址配置完毕之前，包括：
    通过向除自身以外的其他地址数据端口发送预置的无效信号，屏蔽除自身以外的其他地址数据端口接收地址数据包，所述无效信号包括高电平信号。
  5. 根据权利要求 1 所述的方法，其特征在于，在所述各个地址数据端口接收控制系统中的控制器发送的地址数据之前，包括：
    当各个地址数据端口接收控制系统中的控制器发送的协议复位信号时，执行所述各个地址数据端口接收控制系统中的控制器发送的地址数据的步骤，所述协议复位信号包括低电平信号。
  6. 一种地址配置装置，其特征在于，包括：
    接收单元，用于各个地址数据端口接收并联显示控制系统中的控制器发送的地址数据，所述各个地址数据端口分别位于各个并联显示控制单元上，所述各个地址数据端口之间采用逐级串联连接，所述地址数据包括至少一个地址包 ；
    配置单元，用于所述各个地址数据端口根据逐级串联的顺序，依次截取地址数据中最先到达其地址数据端口的地址数据包进行地址配置，依次生成截取后的地址数据；
    发送单元，用于当地址配置完毕，依次将截取后的地址数据，发送至与其串联的下一个地址配置数据端口，以使下一个地址配置数据端口完成地址配置。
  7. 根据权利要求 6 所述的装置，其特征在于，所述生成单元，包括：
    第一生成子单元，用于根据逐级串联的顺序， i 个地址数据端口中的第 1 个地址数据端口，在地址数据中截取最先到达第 1 个地址数据端口的地址数据包，进行地址配置，生成截取最先到达第 1 个地址数据端口的地址数据包后的地址数据，所述 i 为大于等于 1 的整数；
    第二生成子单元，用于 i 个地址数据端口中的第 2 个地址数据端口，在地址数据中截取最先到达第 2 个地址数据端口的地址数据包，进行地址配置，生成截取最先到达第 2 个地址数据端口的地址数据包后的地址数据 ;
    ......
    第 i 生成子单元，用于直至 i 个地址数据端口中的第 i 个地址数据端口，在地址数据中截取最先到达第 i 个地址数据端口的地址数据包，进行地址配置，生成截取最先到达第 i 个地址数据端口的地址数据包后的地址数据。
  8. 根据权利要求 6 或 7 所述的装置，其特征在于，所述配置单元，包括：
    截取子单元，用于截取地址数据中最先到达其地址数据端口的地址数据包，所述地址包包括若干地址位、若干动态校验位、若干固定校验位；
    检测子单元，用于检测所述地址包中的若干动态校验位和若干固定校验位是否正确；
    配置子单元，用于当若干动态校验位和若干固定校验位，两者都正确时，采用所述地址包中若干地址位进行地址配置。
  9. 根据权利要求 8 所述的装置，其特征在于，还包括：
    屏蔽单元，用于通过向除自身以外的其他地址数据端口发送预置的无效信号，屏蔽除自身以外的其他地址数据端口接收地址数据包，所述无效信号包括高电平信号。
  10. 根据权利要求 6 所述的装置，其特征在于，还包括：
    执行单元，用于当各个地址数据端口接收控制系统中的控制器发送的协议复位信号时，执行所述各个地址数据端口接收控制系统中的控制器发送的地址数据的步骤，所述协议复位信号包括低电平信号。
PCT/CN2013/090860 2013-11-22 2013-12-30 一种并联显示控制系统中的地址配置方法及装置 WO2015074314A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/353,628 US20150302834A1 (en) 2013-11-22 2013-12-30 Address configuring method and device for a parallel display control system
EP13840134.4A EP2892211A4 (en) 2013-11-22 2013-12-30 ADDRESS CONFIGURATION METHOD AND DEVICE FOR A PARALLEL DISPLAY CONTROL UNIT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310598389.X 2013-11-22
CN201310598389.XA CN103607481A (zh) 2013-11-22 2013-11-22 一种并联显示控制系统中的地址配置方法及装置

Publications (1)

Publication Number Publication Date
WO2015074314A1 true WO2015074314A1 (zh) 2015-05-28

Family

ID=50125681

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/090860 WO2015074314A1 (zh) 2013-11-22 2013-12-30 一种并联显示控制系统中的地址配置方法及装置

Country Status (4)

Country Link
US (1) US20150302834A1 (zh)
EP (1) EP2892211A4 (zh)
CN (1) CN103607481A (zh)
WO (1) WO2015074314A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103916488B (zh) * 2014-03-25 2018-01-09 深圳市明微电子股份有限公司 一种并联显示控制系统的双向地址配置方法及装置
CN103945018B (zh) * 2014-04-29 2017-12-01 深圳市明微电子股份有限公司 并联显示系统及其双向地址配置方法
CN106231759B (zh) * 2016-09-13 2018-11-20 深圳市明微电子股份有限公司 一种景观装饰灯系统及其自动地址编码方法
CN108966457A (zh) * 2018-06-29 2018-12-07 中山市中大半导体照明技术研究有限公司 基于dali协议的总线耦合系统
CN111328164A (zh) * 2020-03-30 2020-06-23 绍兴市越慈芯微电子科技有限公司 一种led灯的在线写地址方法
CN114863887B (zh) * 2022-07-06 2022-11-01 北京显芯科技有限公司 一种调光设备、方法、系统及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202183219U (zh) * 2011-05-25 2012-04-04 深圳市明微电子股份有限公司 可寻址的并联显示驱动电路及其系统
CN102800279A (zh) * 2011-05-25 2012-11-28 深圳市明微电子股份有限公司 显示驱动电路及其系统
CN103268751A (zh) * 2013-05-09 2013-08-28 深圳市明微电子股份有限公司 一种led显示装置的地址编码写入方法及系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777891B2 (en) * 1997-08-26 2004-08-17 Color Kinetics, Incorporated Methods and apparatus for controlling devices in a networked lighting system
ES2343964T3 (es) * 2003-11-20 2010-08-13 Philips Solid-State Lighting Solutions, Inc. Gestor de sistema de luces.
US7781979B2 (en) * 2006-11-10 2010-08-24 Philips Solid-State Lighting Solutions, Inc. Methods and apparatus for controlling series-connected LEDs
CN101984486A (zh) * 2010-10-25 2011-03-09 深圳市明微电子股份有限公司 可设指令的传输方法及传输装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202183219U (zh) * 2011-05-25 2012-04-04 深圳市明微电子股份有限公司 可寻址的并联显示驱动电路及其系统
CN102800279A (zh) * 2011-05-25 2012-11-28 深圳市明微电子股份有限公司 显示驱动电路及其系统
CN103268751A (zh) * 2013-05-09 2013-08-28 深圳市明微电子股份有限公司 一种led显示装置的地址编码写入方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2892211A4 *

Also Published As

Publication number Publication date
US20150302834A1 (en) 2015-10-22
EP2892211A4 (en) 2016-08-03
CN103607481A (zh) 2014-02-26
EP2892211A1 (en) 2015-07-08

Similar Documents

Publication Publication Date Title
WO2015074314A1 (zh) 一种并联显示控制系统中的地址配置方法及装置
CN110430014B (zh) 一种用于现场总线信道加密的硬件加密网关及加密方法
WO2017088542A1 (zh) 一种终端使用时间的控制方法及相关设备
WO2014180155A1 (zh) 一种led显示装置的地址编码写入方法及系统
JP2005531229A (ja) 耐障害性イーサネットを介するクロック同期方法
WO2022108087A1 (ko) 차량용 can 통신 보안 장치 및 방법
WO2010094216A1 (zh) 主从网络设备配置方法、装置和系统
WO2016011826A1 (zh) 云端虚拟服务器的调度方法及装置
BR102014010127A2 (pt) método para operar um nó escravo, nó escravo e sistema de barramento digital
WO2018058835A1 (zh) 一种通话模式监控方法、系统及通信终端
WO2015081731A1 (zh) 一种led并联灯具控制系统及其并联灯具控制电路
WO2014086041A1 (zh) 一种报文的流转发方法及报文转发设备
WO2016033939A1 (zh) 智能终端、功能终端及通知信息的同步推送方法
WO2016061882A1 (zh) 手术灯的照明组件、手术灯及手术灯光斑调节方法
WO2016033940A1 (zh) 智能终端、功能终端及闹钟信息的同步方法
WO2017023081A1 (ko) Gps를 이용한 점멸 등화장치 및 그 시간동기 방법
WO2012022036A1 (zh) 终端、i/o扩展装置、方法及系统
WO2020073585A1 (zh) 基于网口的家电设备接入方法、家电控制器及存储介质
WO2017008195A1 (zh) 一种业务管理方法及其装置
WO2013071777A1 (zh) 一种遥信数据采集方法及装置
WO2015109807A1 (zh) 一种实时数据缓存方法及装置
CN110943541A (zh) 一种变电站保护测控一体化装置及其数据处理方法
WO2018151386A1 (ko) Fpga를 이용한 파워 스택 모니터링 시스템 및 이를 포함하는 파워 스택
WO2015081730A1 (zh) 一种并联灯具控制系统及其分控制器
WO2016011702A1 (zh) 传感器接口芯片及传感器信号检测系统

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14353628

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13840134

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE