WO2014148392A1 - 光発電装置 - Google Patents

光発電装置 Download PDF

Info

Publication number
WO2014148392A1
WO2014148392A1 PCT/JP2014/056939 JP2014056939W WO2014148392A1 WO 2014148392 A1 WO2014148392 A1 WO 2014148392A1 JP 2014056939 W JP2014056939 W JP 2014056939W WO 2014148392 A1 WO2014148392 A1 WO 2014148392A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
amorphous silicon
silicon thin
photovoltaic device
current collecting
Prior art date
Application number
PCT/JP2014/056939
Other languages
English (en)
French (fr)
Inventor
小林 英治
Original Assignee
長州産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 長州産業株式会社 filed Critical 長州産業株式会社
Priority to US14/777,800 priority Critical patent/US20160300967A1/en
Priority to EP14769613.2A priority patent/EP2978028A4/en
Priority to AU2014239715A priority patent/AU2014239715A1/en
Priority to JP2014527413A priority patent/JP5755372B2/ja
Priority to KR1020157029978A priority patent/KR20150132545A/ko
Priority to CN201480017109.4A priority patent/CN105103307B/zh
Publication of WO2014148392A1 publication Critical patent/WO2014148392A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/0201Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising specially adapted module bus-bar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433Particular geometry of the grid contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/028Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Definitions

  • the present invention relates to a photovoltaic device, and more particularly to a photovoltaic device (solar cell) having a heterojunction.
  • Photovoltaic power generation devices are attracting attention as clean power generation means that does not generate greenhouse gases such as CO 2 and as power generation means with high operational safety that can replace nuclear power generation.
  • One of the photovoltaic devices is a photovoltaic device having a heterojunction with high power generation efficiency.
  • this photovoltaic device 60 having a heterojunction is provided on both sides of a photovoltaic element 61 that generates power by light irradiation, and on the photovoltaic element 61.
  • Current collecting members 62 and 63 for collecting the generated electric power.
  • a first intrinsic amorphous silicon thin film 65, a p-type amorphous silicon thin film 66, and a first transparent conductive film 67 are laminated in this order on one side of an n-type crystal semiconductor substrate 64.
  • the first intrinsic amorphous silicon thin film 65 between the n-type crystal semiconductor substrate 64 and the p-type amorphous silicon thin film 66 the n-type crystal semiconductor substrate 64 and the p-type non-crystalline silicon thin film 65 are provided.
  • the current collecting member 62 (63) includes a plurality of bus bar electrodes 71 formed in parallel to each other and a plurality of finger electrodes 72 connected to the bus bar electrodes 71 and formed in parallel to each other. By making the current collecting member 62 (63) in such a shape, efficient current collection is performed while suppressing light shielding by the current collecting member itself.
  • the thickness of the p-type amorphous silicon thin film 66 is large, specifically, for example, preferably 6 nm or more (see Patent Document 1). .
  • the first transparent conductive film 67 laminated on the p-type amorphous silicon thin film 66 is usually formed by sputtering. Therefore, it is said that by using the p-type amorphous silicon thin film 66 having a certain film thickness, it is possible to prevent surface degradation due to sputtering and to suppress the performance degradation of the photovoltaic power generation device 60.
  • further improvement is required to increase the fill factor.
  • the present invention has been made in view of such circumstances, and an object thereof is to provide a photovoltaic device having a high fill factor (curve factor).
  • the present inventor has (1) increasing the film thickness of the p-type amorphous silicon thin film to increase the series resistance and conversely decreasing the fill factor. (2) In order to increase the fill factor, p. It is effective to reduce the thickness of the p-type amorphous silicon thin film and to reduce the distance between the finger electrodes provided on the p-type amorphous silicon thin film side, and (3) It has been found that even if the distance between the finger electrodes provided on the n-type amorphous silicon thin film side is reduced, the fill factor is not improved, and the present invention has been achieved based on these findings.
  • the photovoltaic device that meets the above-mentioned purpose is A multilayer photovoltaic device, a first current collecting member laminated on one surface of the photovoltaic device, and a second current collecting member laminated on the other surface
  • the photovoltaic device includes an n-type crystal semiconductor substrate, a first intrinsic amorphous silicon thin film laminated in this order on the first current collecting member side of the n-type crystal semiconductor substrate, and a p-type amorphous A porous silicon thin film and a first transparent conductive film, and an n-type amorphous silicon thin film and a second transparent conductive film stacked in this order on the second current collecting member side of the n-type crystal semiconductor substrate
  • the p-type amorphous silicon thin film has a thickness of less than 6 nm, The maximum width of the non-laminated region of the first current collecting member on the surface of the first transparent conductive film is less than 2 mm.
  • the thickness of the p-type amorphous silicon thin film is reduced to less than 6 nm, and the first current collecting member on the surface of the first transparent conductive film of the photovoltaic device is not covered.
  • the maximum width of the laminated region for example, the interval between the finger electrodes
  • the fill factor is increased and the power generation efficiency can be increased.
  • the second current collecting member on the n-type amorphous silicon thin film side can have an arbitrary shape.
  • the interval between the second current collecting members (such as finger electrodes on the n-type amorphous silicon thin film side) is widened to reduce the light shielding property, and the second current collecting member (n-type amorphous silicon)
  • the width of the usage pattern can be widened, for example, the power generation efficiency can be increased by setting the (thin film) side as the light incident surface.
  • the first transparent conductive film is formed by an ion plating method.
  • the ion plating method it is possible to suppress deterioration of the surface of the p-type amorphous silicon thin film. Therefore, by doing so, a p-type amorphous silicon thin film maintaining good quality can be used, and the fill factor can be further increased.
  • the p-type amorphous silicon thin film preferably has a thickness of 1 nm or more.
  • the thickness of the p-type amorphous silicon thin film is set to 1 nm or more, for example, the occurrence of defects can be suppressed and the fill factor can be further increased.
  • the second current collecting member is connected to the plurality of bus bar electrodes (II) formed in parallel to each other, and the plurality of bus bar electrodes (II) formed in parallel to each other. It is preferable that the finger electrodes (II) have a distance of more than 2 mm. As described above, by increasing the interval between the finger electrodes (II) to reduce the light shielding property, it is possible to increase the power generation efficiency when the second current collecting member side is the light incident surface.
  • the first current collecting member is connected to the plurality of bus bar electrodes (I) formed in parallel to each other, and the plurality of bus bar electrodes (I) formed in parallel to each other. It is preferable that the finger electrodes (I) have a maximum width of the non-laminated region. Thus, production efficiency can be improved by forming the 1st current collection member with a bus-bar electrode and a finger electrode.
  • the first current collecting member is a metal film (that is, the maximum width of the non-stacked region of the first current collecting member is 0 mm).
  • the metal film has a thickness of 100 nm or more and less than 500 nm. By setting the film thickness of the metal film within the above range, manufacturing cost can be suppressed while exhibiting sufficient conductivity and the like.
  • the second current collecting member side is used as a light incident surface.
  • the second current collecting member can have an arbitrary shape. For this reason, the space
  • the first current collecting member side can be used as a light incident surface.
  • the p-type amorphous silicon thin film is thin, when the first current collecting member side is used as the light incident surface, the p-type amorphous silicon thin film is used. It is possible to increase the proportion of light that passes through.
  • the photovoltaic device according to the present invention may have a second intrinsic amorphous silicon thin film stacked between the n-type crystal semiconductor substrate and the n-type amorphous silicon thin film.
  • the n-type crystal semiconductor substrate is produced by an epitaxial growth method.
  • the output characteristics such as the maximum output of the photovoltaic device and its uniformity can be improved.
  • a specific resistance of the n-type crystal semiconductor substrate is 0.5 ⁇ cm or more and 5 ⁇ cm or less.
  • the thickness of the n-type crystal semiconductor substrate is preferably from 50 ⁇ m to 200 ⁇ m, and more preferably from 80 ⁇ m to 150 ⁇ m.
  • the element itself can be made compact and low in cost while exhibiting sufficient output characteristics.
  • the “maximum width of the non-stacked area” means that the point P is located in the non-stacked area and the position farthest from the outer edge of the non-stacked area is the point P to the outer edge of the non-stacked area.
  • the length is twice the shortest distance.
  • the maximum width is a short side length
  • the maximum width is a diameter
  • the non-stacked region is a triangle
  • the maximum width is Is the diameter of the inscribed circle.
  • the maximum width is 0 mm.
  • “Intrinsic” in an intrinsically amorphous silicon thin film means that impurities are not intentionally doped, including impurities that are originally included in the raw material or impurities that are unintentionally mixed in the manufacturing process. Meaning. “Amorphous” means not only amorphous but also microcrystalline.
  • the “light incident surface” is a surface on the side (generally outer side) facing a light source such as sunlight in use, and is a surface on the side where light is substantially incident. You may be comprised so that light may also inject from the surface opposite to a surface.
  • the photovoltaic device according to the present invention has a high fill factor, and can improve power generation efficiency.
  • (A) is a top view which shows the photovoltaic device concerning the 1st Embodiment of this invention
  • (B) is AA arrow sectional drawing of FIG. 1 (A).
  • 6 is a graph showing measurement results of Examples 1 to 3 and Comparative Examples 1 and 2. It is a graph which shows the measurement result of Example 4, 5. It is sectional drawing which shows the photovoltaic device which concerns on the 2nd Embodiment of this invention. It is a schematic diagram which shows the film thickness measuring method of the amorphous silicon thin film in an Example.
  • (A) is a top view which shows the photovoltaic device which concerns on a prior art example
  • (B) is BB arrow sectional drawing of FIG. 6 (A).
  • (A) is a graph which shows the measurement result of FF (curve factor) of each photovoltaic device of Example 7
  • (B) shows the measurement result of Pmax (maximum output) of each photovoltaic device of Example 7. It is a graph.
  • the photovoltaic device 10 As shown in FIGS. 1A and 1B, the photovoltaic device 10 according to the first embodiment of the present invention includes a photovoltaic element 11, a first current collecting member 12, and a second current collecting member. 13.
  • the first current collecting member 12 is stacked on one surface of the photovoltaic element 11 (upper side in FIG. 1).
  • the second current collecting member 13 is laminated on the other surface (lower side in FIG. 1) of the photovoltaic element 11.
  • the photovoltaic element 11 has a multilayered and plate-like structure.
  • the photovoltaic element 11 includes an n-type crystal semiconductor substrate 14 and a first intrinsic amorphous system laminated in this order on the first current collecting member 12 side (the upper side in FIG. 1) of the n-type crystal semiconductor substrate 14.
  • the silicon thin film 15, the p-type amorphous silicon thin film 16, the first transparent conductive film 17, and the n-type crystal semiconductor substrate 14 are stacked in this order on the second current collecting member 13 side (lower side in FIG. 1).
  • the n-type crystal semiconductor substrate 14 is not particularly limited as long as it is a crystal having n-type semiconductor characteristics, and a known substrate can be used.
  • Examples of the n-type crystal semiconductor composing the n-type crystal semiconductor substrate 14 include SiC, SiGe, SiN, etc. in addition to silicon (Si), but silicon is preferable from the viewpoint of productivity.
  • the n-type crystal semiconductor substrate 14 may be a single crystal or a polycrystal.
  • the upper and lower surfaces (one side and the other side) of the n-type crystal semiconductor substrate 14 are preferably subjected to uneven processing (not shown) in order to make light confinement due to diffused reflection of light more effective. For example, a large number of pyramidal irregularities can be formed by immersing the substrate material in an etching solution containing about 1 to 5% by mass of sodium hydroxide or potassium hydroxide.
  • the n-type crystal semiconductor substrate 14 is preferably produced by an epitaxial growth method.
  • the epitaxial growth method is a method of forming an epitaxial layer on a crystal substrate by supplying a source gas, for example.
  • the formed epitaxial layer is separated from the crystal substrate and can be suitably used as the n-type crystal semiconductor substrate 14.
  • the n-type crystal semiconductor substrate 14 produced by the epitaxial growth method has fewer oxygen-induced defects, less impurities, and contains a dopant with good reproducibility than those produced by a general Cz method or the like. There is an advantage that can be done.
  • the maximum output and the like of the photovoltaic device 10 are increased and the uniformity thereof is increased. That is, since the difference in specific resistance between the substrates is small, mass production of the photovoltaic device 10 having desired output characteristics is facilitated. This effect is particularly prominent when the second current collecting member 13 side is a light incident surface (rear emitter type). Further, in the case of production by the Cz method, a silicon crystal is cut out to a desired thickness to obtain a substrate, so that silicon loss occurs during this cutting. This loss of silicon becomes more prominent as the substrate becomes thinner. However, in the case of the epitaxial growth method, since it can be directly produced to a desired thickness and it is not necessary to cut out, silicon loss does not occur and cost reduction is achieved.
  • the specific resistance of the n-type crystal semiconductor substrate 14 is preferably 0.5 ⁇ cm to 5 ⁇ cm, and more preferably 1 ⁇ cm to 3 ⁇ cm.
  • the maximum output and the like can be increased. This effect is remarkable when the rear emitter type is used. If the specific resistance is too small, the maximum output is reduced due to a decrease in bulk lifetime. If the specific resistance becomes too large, the lateral resistance on the side where the n-type amorphous silicon thin film 19 is formed increases, and the fill factor decreases. In addition, control of this specific resistance becomes easy by using the n-type crystal semiconductor substrate 14 produced by the epitaxial growth method.
  • the thickness (average thickness) of the n-type crystal semiconductor substrate 14 is preferably 50 ⁇ m or more and 200 ⁇ m or less, and more preferably 80 ⁇ m or more and 150 ⁇ m or less. Thus, by using a relatively thin substrate, it is possible to improve the output characteristics and reduce the cost while exhibiting sufficient output characteristics.
  • the first intrinsic amorphous silicon thin film 15 is stacked on the upper surface of the n-type crystal semiconductor substrate 14.
  • the upper and lower surfaces do not limit the upper and lower sides during use (the same applies hereinafter).
  • the film thickness of the first intrinsic amorphous silicon thin film 15 is not particularly limited, but can be, for example, 1 nm or more and 10 nm or less. When the film thickness is less than 1 nm, recombination of carriers is likely to occur due to defects easily occurring. Further, when the film thickness exceeds 10 nm, the fill factor is likely to be lowered.
  • the first intrinsic amorphous silicon thin film 15 can be formed by a known method such as a chemical vapor deposition method (for example, a plasma CVD method).
  • a chemical vapor deposition method for example, a plasma CVD method
  • a mixed gas of SiH 4 and H 2 can be used as the source gas.
  • the frequency is, for example, about 13.56 MHz or about 40.68 MHz, and more preferably about 40.68 MHz.
  • the formation temperature is, for example, 100 ° C. or more and less than 300 ° C., and more preferably 180 ° C. or more and less than 220 ° C.
  • the reaction pressure is 5 Pa or more and less than 300 Pa, and more preferably 50 Pa or more and less than 200 Pa.
  • RF or VHF power is a 500 mW / cm less than 2, for example about 1 mW / cm 2 or more, less than about 5 mW / cm 2 or more 100 mW / cm 2 is more preferable.
  • the p-type amorphous silicon thin film 16 is laminated on the upper surface of the first intrinsic amorphous silicon thin film 15.
  • the film thickness of the p-type amorphous silicon thin film 16 is less than 6 nm, more preferably 5 nm or less, and further preferably 4 nm or less.
  • the thickness of the p-type amorphous silicon thin film 16 is reduced as described above, and the first current collecting member 12 on the p-type amorphous silicon thin film 16 side of the p-type amorphous silicon thin film 16 side as described later.
  • the lower limit of the thickness of the p-type amorphous silicon thin film 16 can be set to 1 nm, for example, and is preferably 2 nm, and more preferably 3 nm.
  • Voc open voltage
  • the fill factor can be further increased.
  • the p-type amorphous silicon thin film 16 can also be formed by a known method such as a chemical vapor deposition method (for example, a plasma CVD method).
  • a chemical vapor deposition method for example, a plasma CVD method
  • a mixed gas of SiH 4 , H 2, and B 2 H 6 can be used as the source gas.
  • the frequency is, for example, about 13.56 MHz or about 40.68 MHz, and more preferably about 40.68 MHz.
  • the formation temperature is, for example, 100 ° C. or more and less than 300 ° C., and more preferably 130 ° C. or more and less than 200 ° C.
  • the reaction pressure is 5 Pa or more and less than 300 Pa, and more preferably 50 Pa or more and less than 200 Pa.
  • RF or VHF power is a 500 mW / cm less than 2, for example about 1 mW / cm 2 or more, less than about 5 mW / cm 2 or more 100 mW / cm 2 is more preferable.
  • the first transparent conductive film 17 is laminated on the upper surface of the p-type amorphous silicon thin film 16.
  • the transparent electrode material constituting the first transparent conductive film 17 include indium tin oxide (Indium Tin Oxide: ITO), tungsten doped indium oxide (Indium Tungsten Oxide: IWO), and cerium doped indium oxide (Indium).
  • Well-known materials such as Cerium Oxide (ICO), IZO (Indium Zinc Oxide), AZO (aluminum-doped ZnO), and GZO (gallium-doped ZnO) can be exemplified.
  • a method for forming the first transparent conductive film 17 is not particularly limited, and a known method such as a sputtering method, a vacuum deposition method, an ion plating method (reactive plasma deposition method), or the like can be used. It is preferable to use an ion plating method. By forming by an ion plating method in which high-energy particles are not generated, deterioration of the surface of the p-type amorphous silicon thin film 16 can be suppressed. Therefore, by doing in this way, the p-type amorphous silicon thin film 16 maintaining good quality can be used, and the fill factor can be further increased. Further, by using the ion plating method, the first transparent conductive film 17 having high adhesion can be formed, which is considered to be a cause of increasing the fill factor.
  • the second intrinsic amorphous silicon thin film 18 is laminated on the lower surface of the n-type crystal semiconductor substrate 14.
  • a preferable film thickness and film forming method of the second intrinsic amorphous silicon thin film 18 are the same as those of the first intrinsic amorphous silicon thin film 15.
  • the n-type amorphous silicon thin film 19 is laminated on the lower surface of the second intrinsic amorphous silicon thin film 18.
  • the film thickness of the n-type amorphous silicon thin film 19 is not particularly limited, but is preferably 1 nm or more and 20 nm or less, and more preferably 3 nm or more and 10 nm or less. By setting the film thickness in such a range, it is possible to reduce the short circuit current and the occurrence of carrier recombination in a balanced manner.
  • the n-type amorphous silicon thin film 19 can also be formed by a known method such as a chemical vapor deposition method (for example, a plasma CVD method). In the case of the plasma CVD method, for example, a mixed gas of SiH 4 , H 2, and PH 3 can be used as the source gas.
  • the frequency is, for example, about 13.56 MHz or about 40.68 MHz, and more preferably about 40.68 MHz.
  • the formation temperature is, for example, 100 ° C. or more and less than 300 ° C., and more preferably 180 ° C. or more and less than 220 ° C.
  • the reaction pressure is 5 Pa or more and less than 300 Pa, and more preferably 50 Pa or more and less than 200 Pa.
  • RF or VHF power is a 500 mW / cm less than 2, for example about 1 mW / cm 2 or more, less than about 5 mW / cm 2 or more 100 mW / cm 2 is more preferable.
  • the second transparent conductive film 20 is laminated on the lower surface of the n-type amorphous silicon thin film 19.
  • the material and film forming method of the second transparent conductive film 20 are the same as those of the first transparent conductive film 17.
  • transparent conductive films 17 and 20 are provided on both surfaces of the photovoltaic element 11, respectively. That is, a transparent conductive film is also laminated on the side where light does not enter.
  • the transparent electrode films 17 and 20 between the p-type amorphous silicon thin film 16 or the n-type amorphous silicon thin film 19 and the current collecting members 12 and 13, the interface state is increased. Can be suppressed, and the fill factor can be increased.
  • the first current collecting member 12 is laminated on the upper surface of the photovoltaic element 11, that is, the upper surface of the first transparent conductive film 17.
  • the first current collecting member 12 includes a plurality of bus bar electrodes (I) 21 formed in parallel to each other and a plurality of finger electrodes (I) 22 connected to the bus bar electrodes (I) 21 and formed in parallel to each other. Have.
  • the plurality of bus bar electrodes (I) 21 are arranged at equal intervals.
  • the bus bar electrode (I) 21 has a linear shape or a strip shape, and is made of a conductive material.
  • a conductive adhesive such as a silver paste, a metal conductive wire such as a copper wire, or a combination of a conductive adhesive and a metal copper wire can be used.
  • This metal conductive wire can be fixed on the first transparent conductive film 17 using a conductive or non-conductive fixing adhesive or a low melting point metal (solder or the like).
  • the bus bar electrode (I) 21 can be formed by a printing method such as screen printing or gravure offset printing.
  • each bus bar electrode (I) 21 is, for example, about 0.5 mm to 2 mm when the number is 3 to 5. Moreover, when the number of each bus-bar electrode (I) 21 is 10 or more, a wire with a diameter of about 0.1 mm can also be used.
  • the finger electrode (I) 22 is linear and is formed of a conductive material.
  • the finger electrode (I) 22 is provided orthogonal to the bus bar electrode (I) 21.
  • the plurality of finger electrodes (I) 22 are arranged at equal intervals.
  • the conductive material forming the finger electrode (I) 22 is the same as that constituting the bus bar electrode (I) 21.
  • the bus bar electrode (I) 21 and the finger electrode (I) 22 are both formed of a conductive adhesive, they can be simultaneously laminated on one surface of the first transparent conductive film 17 by printing.
  • the width of each finger electrode (I) 22 is, for example, about 10 ⁇ m to 300 ⁇ m, preferably 30 ⁇ m to 200 ⁇ m.
  • the interval (S1) between adjacent finger electrodes (I) 22 is less than 2 mm, and preferably 1.5 mm or less.
  • each region defined by the first current collecting member 12 is the first transparent conductive film 17 (photovoltaic power generation). It becomes the non-laminated region 25 of the first current collecting member 12 on the surface of the element 11).
  • the surface of the first transparent conductive film 17 (photovoltaic element 11) refers to the surface on which the first current collecting member 12 is laminated.
  • Each non-stacked region 25 has a rectangular shape (band shape) in which the length direction of the finger electrode (I) 22 is the length direction.
  • the interval (S 1) between the finger electrodes (I) 22 is the maximum width of the non-laminated region 25 of the first current collecting member 12 on the surface of the first transparent conductive film 17.
  • the fill factor is reduced by narrowing the distance (S 1) between the finger electrodes (I) 22 on the p-type amorphous silicon thin film 16 side to less than 2 mm with respect to the pn junction portion.
  • the power generation efficiency can be increased.
  • the lower limit of the distance (S1) between the finger electrodes (I) 22 is not particularly limited, but is preferably 0.1 mm, for example, and more preferably 0.5 mm.
  • the interval (S1) between the finger electrodes (I) 22 on the p-type amorphous silicon thin film 16 side is also sufficiently used as the light incident surface. Moreover, the usage-amount of the electroconductive material which forms finger electrode (I) 22 can be reduced.
  • the second current collecting member 13 is provided on the lower surface of the photovoltaic element 11, that is, on the surface of the second transparent conductive film 20.
  • the second current collecting member 13 includes a plurality of bus bar electrodes (II) (not shown) formed in parallel to each other, and a plurality of finger electrodes connected to the bus bar electrodes (II) at right angles and formed in parallel to each other. (II) 24.
  • the shape, material, size, formation method, and the like of the bus bar electrode (II) of the second current collecting member 13 are the same as those of the bus bar electrode (I) 21 of the first current collecting member 12.
  • the shape, material, size, formation method, and the like of the finger electrode (II) 24 are the same as those of the finger electrode (I) 22 of the first current collecting member 12.
  • the interval (S2) between the adjacent finger electrodes (II) 24 is not particularly limited.
  • the distance (S2) can be, for example, 0.5 mm or more and 4 mm or less, and is preferably 1 mm or more, more preferably 2 mm or more, and particularly preferably greater than 2 mm. Moreover, 3 mm or less, Furthermore, less than 3 mm, especially 2.5 mm or less are preferable.
  • the second current collecting member 13 side can be suitably used as the light incident surface.
  • the amount of the conductive material forming the finger electrode (II) 24 can be reduced.
  • Photovoltaic generators 10 having such a structure are usually used by connecting a plurality thereof in series. By using a plurality of photovoltaic power generation devices 10 connected in series, the generated voltage can be increased.
  • the thickness of the p-type amorphous silicon thin film 16 is reduced to less than 6 nm, and the distance (S1) between the finger electrodes (I) 22, that is, the first By narrowing the maximum width of the non-laminated region 25 of the first current collecting member 12 on the surface of the transparent conductive film 17 to be less than 2 mm, the fill factor is increased and the power generation efficiency can be increased.
  • the light incident surface may be any, but the second current collecting member 13 side can be used as the light incident surface.
  • the interval (S2) can be sufficiently widened to reduce the light shielding property.
  • the power generation efficiency of the photovoltaic device 10 can be improved more.
  • the thickness of the p-type amorphous silicon thin film 16 is reduced, and the first current collecting member 12 side can be used as the light incident surface.
  • the photovoltaic device 30 As shown in FIG. 4, the photovoltaic device 30 according to the second embodiment of the present invention includes a photovoltaic element 31, a first current collecting member 32 that is stacked on the upper surface and the lower surface of the photovoltaic element 31, and A second current collecting member 33 is provided.
  • the photovoltaic element 31 includes an n-type crystal semiconductor substrate 34, a first intrinsic amorphous silicon thin film 35 stacked in this order on the first current collecting member 32 side of the n-type crystal semiconductor substrate 34, and a p-type non-layer.
  • the photovoltaic element 31 is the same as the photovoltaic element 11 of FIG. 1 except that it does not have the second intrinsic amorphous silicon thin film.
  • the shape, material, film forming method, and the like of the transparent conductive film 40 in FIG. 2 are respectively the n-type crystal semiconductor substrate 14, the first intrinsic amorphous silicon thin film 15, the p-type amorphous silicon thin film 16 in FIG. Since it is the same as that of the first transparent conductive film 17, the n-type amorphous silicon thin film 19, and the second transparent conductive film 20, detailed description thereof is omitted.
  • the photovoltaic device 30 has a structure in which an n-type crystal semiconductor substrate 34 and an n-type amorphous silicon thin film 39 are directly bonded. As described above, a sufficient fill factor can be obtained without stacking the second intrinsic amorphous silicon thin film between the n-type crystal semiconductor substrate 34 and the n-type amorphous silicon thin film 39.
  • the first current collecting member 32 laminated on the upper surface of the photovoltaic element 31 (the surface of the first transparent conductive film 37) is a metal film.
  • the metal film (first current collecting member 32) is laminated on substantially the entire surface (substantially the entire surface). That is, the maximum width of the non-laminated region of the first current collecting member 32 on the surface of the first transparent conductive film 37 (the surface on the side where the first current collecting member 32 is laminated) is 0 mm (the non-laminated region is Absence).
  • the metal film can be formed by a thin film forming method such as PVD or CVD.
  • the electrical conductivity of the metal film obtained by the thin film formation method is generally larger than that by the printing method, and as a result, the amount of metal material used to form the metal film (first current collecting member 32) is reduced. It can also be reduced.
  • This metal film can be formed of a known metal such as Ag, Al, Cu, Ni, Cr, or the like, and can also be formed of an alloy containing one or more of these metals. Furthermore, it can also be set as the structure which laminated
  • This metal film is preferably made of Ag.
  • the thickness of the metal film can be, for example, 100 nm or more and 1000 nm or less, and more preferably less than 500 nm for cost reduction.
  • This metal film is preferably formed by vacuum deposition, sputtering, or the like.
  • the second current collecting member 33 laminated on the lower surface of the photovoltaic element 31 (the surface of the second transparent conductive film 40) has a shape composed of a bus bar electrode and a finger electrode.
  • the shape, material, size, formation method, and the like of the second current collecting member 33 are the same as those of the second current collecting member 13 in FIG.
  • the second current collecting member 33 side is a light incident surface.
  • the present invention is not limited to the above-described embodiment, and the configuration thereof can be changed without changing the gist of the present invention.
  • the second current collecting member is not a structure composed of bus bar electrodes and finger electrodes, but a metal film in which a conductive material is laminated on substantially the entire surface (substantially the entire surface). It can also be set as the structure which consists of.
  • the conductive material for forming the metal film include known metals such as Ag, Al, Cu, Ni, and Cr, and alloys thereof. Ag that has high reflectivity at wavelengths in the infrared region is used. It is preferable.
  • the thickness of the metal film can be, for example, 100 nm or more and 1000 nm or less, and more preferably less than 500 nm for cost reduction.
  • the metal film can be formed by vacuum deposition, sputtering, or the like. By doing in this way, the current collection efficiency by the side of the 2nd current collection member can be raised. In this case, the first current collecting member side is used as the light incident surface.
  • the shape of the first current collecting member is not particularly limited as long as the maximum width of the non-stacked region is less than 2 mm.
  • the first current collecting member may be a metal film having a hole having a diameter of less than 2 mm, or may be formed of only bus bar electrodes arranged at intervals of less than 2 mm.
  • Examples 1 to 3 and Comparative Examples 1 and 2> A first intrinsic amorphous silicon thin film, a p-type amorphous silicon thin film, and a first transparent conductive film were laminated in this order on one side of an n-type single crystal silicon substrate manufactured by the Cz method.
  • the first intrinsic amorphous silicon thin film is 7 nm thick by chemical vapor deposition
  • the p-type amorphous silicon thin film is 5 nm thick by chemical vapor deposition
  • the first transparent conductive film is an ion.
  • a film was formed by a plating method.
  • a second intrinsic amorphous silicon thin film, an n-type amorphous silicon thin film, and a second transparent conductive film were laminated in this order on the other side of the n-type single crystal silicon substrate.
  • the second intrinsic amorphous silicon thin film is 7 nm thick by chemical vapor deposition
  • the n-type amorphous silicon thin film is 5 nm thick by chemical vapor deposition
  • the second transparent conductive film is an ion.
  • a film was formed by a plating method.
  • the transparent electrode material constituting the first and second transparent conductive films IWO was used.
  • a plurality of parallel bus bar electrodes and a plurality of finger electrodes respectively orthogonal to the bus bar electrodes were formed as current collecting members on both surfaces of the photovoltaic device thus obtained.
  • the current collecting member was formed by printing using a silver paste.
  • the intervals between the finger electrode (I) on the p-type amorphous silicon thin film side and the finger electrode (II) on the n-type amorphous silicon thin film side were as follows.
  • the photovoltaic power generators of Examples 1 to 3 and Comparative Examples 1 and 2 were obtained.
  • the width of the finger electrode was 50 ⁇ m or more and less than 100 ⁇ m.
  • Comparative Example 1 Distance between finger electrodes (I) on the p-type amorphous silicon thin film side: 2 mm Distance between finger electrodes (II) on the n-type amorphous silicon thin film side: 2 mm Comparative Example 2: Distance between finger electrodes (I) on the p-type amorphous silicon thin film side: 2 mm n-type amorphous silicon thin film side finger electrode (II) spacing: 1.5 mm
  • Example 1 Distance between finger electrodes (I) on the p-type amorphous silicon thin film side: 1.5 mm Distance between finger electrodes (II) on the n-type amorphous silicon thin film side: 2 mm
  • Example 2 Interval between finger electrodes (I) on the p-type amorphous silicon thin film side: 1.5 mm Distance between finger electrodes (II) on the n-type amorphous silicon thin film side: 2.5 mm
  • Example 3 Distance between finger electrodes (I) on the p-type amorphous silicon thin film side: 1.5
  • the fill factor (FF) and maximum output (Pmax) of each obtained photovoltaic device were measured.
  • the p-type amorphous silicon thin film side (first current collecting member side) was used as the light incident surface. Further, the area of the portion where the first current collecting member on the light incident surface side is not laminated (the portion where the light is incident) is made equal. That is, in the screen used for printing, the width of the finger electrodes was adjusted together with the interval between the finger electrodes so that the light incident areas became equal. The measurement results are shown in FIG.
  • Narrowing the gap between the finger electrodes (II) on the n-type amorphous silicon thin film side does not improve the fill factor, etc., and the finger electrode (I) on the p-type amorphous silicon thin film side is less than 2 mm.
  • the fill factor and the like are improved, and that the fill factor and the like are not greatly reduced even when the interval between the finger electrodes (II) on the n-type amorphous silicon thin film side is widened.
  • Example 4 The distance between the finger electrode (I) on the p-type amorphous silicon thin film side and the finger electrode (II) on the n-type amorphous silicon thin film side and the film thickness of the p-type amorphous silicon thin film are as follows: A photovoltaic device of Example 4 was obtained in the same manner as Example 1 except that. Interval between finger electrodes (I) on the p-type amorphous silicon thin film side: 1 mm Distance between finger electrodes (II) on the n-type amorphous silicon thin film side: 2 mm Thickness of p-type amorphous silicon thin film (layer thickness): 1 nm to 8 Varyed between nm. In addition, 6 nm or more is a comparative example.
  • the first current collecting member on the p-type amorphous silicon thin film side is formed by vacuum deposition, has a thickness of 100 nm, and is provided so as to cover almost the entire surface.
  • the distance between the finger electrodes (II) on the n-type amorphous silicon thin film side and the thickness of the p-type amorphous silicon thin film are as follows.
  • a photovoltaic device of Example 5 (a photovoltaic device having the shape shown in FIG. 4) was obtained in the same manner as in Example 1 except that the crystalline silicon thin film was not laminated.
  • the thickness of the p-type amorphous silicon thin film was changed between 1 nm and 8 nm. In addition, 6 nm or more is a comparative example.
  • the open circuit voltage (V oc ), fill factor (FF), and maximum output (Pmax) of the photovoltaic devices obtained in Example 4 and Example 5 were measured.
  • the n-type amorphous silicon thin film side (second current collecting member side) was used as the light incident surface.
  • the measurement results are shown in FIG. In FIG. 3, the solid line is Example 4, and the broken line is Example 5.
  • Demonstrating a high fill factor and maximum output by setting the thickness of the p-type amorphous silicon thin film to less than 6 nm, and forming the first current collecting member on the p-type amorphous silicon thin film side by vacuum deposition It can be seen that an even higher fill factor and maximum output can be achieved by forming an Ag metal layer having a thickness of 100 nm.
  • Comparative Example 3 An IWO film: 100 nm was formed by ion plating on a smooth glass substrate that was not subjected to uneven processing for light confinement.
  • Comparative Example 4 i-type amorphous silicon thin film: 7 nm and p-type amorphous silicon thin film: 5 nm on a smooth glass substrate not subjected to concave and convex processing for light confinement, in order using the CVD method And an ion plating method were used to form an IWO film of 100 nm.
  • Comparative Example 5 An i-type amorphous silicon thin film: 7 nm and an n-type amorphous silicon thin film: 5 nm on a smooth glass substrate not subjected to uneven processing for light confinement, in order using the CVD method. And an ion plating method were used to form an IWO film of 100 nm. Comparative Example 6: An IWO film: 100 nm was formed by ion plating on a smooth n-type single crystal silicon substrate (200 ⁇ m, 1 to 2 ⁇ cm) on which unevenness processing for light confinement was not performed.
  • Comparative Example 7 i-type amorphous silicon thin film: 7 nm on a smooth n-type single crystal silicon substrate (200 ⁇ m, 1 to 2 ⁇ cm) not subjected to concave and convex processing for light confinement using CVD in order And an p-type amorphous silicon thin film: 5 nm and an IWO film: 100 nm were formed using an ion plating method.
  • Reference Example 1 An i-type amorphous silicon thin film: 7 nm on a smooth n-type single crystal silicon substrate (200 ⁇ m, 1 to 2 ⁇ cm) not subjected to uneven processing for light confinement using CVD in order. And an n-type amorphous silicon thin film: 5 nm and an ion plating method were used to form an IWO film: 100 nm. Table 1 shows the sheet resistance measurement results for each test membrane.
  • the results in Table 1 suggest that the lateral resistance on the p-type amorphous silicon thin film forming surface side is determined by the transparent conductive film.
  • the volume resistance of the transparent conductive film on the p-type amorphous silicon thin film forming surface side is less than 1.5 ⁇ 10 ⁇ 4 ⁇ cm
  • the p-type amorphous silicon thin film forming surface in the present invention It is expected that an effect equivalent to the improvement of the fill factor can be obtained by setting the distance between the finger electrodes on the side to less than 2 mm.
  • improvement in carrier density increases light absorption loss in the transparent conductive film.
  • the lateral resistance can also be reduced by increasing the thickness of the transparent conductive film on the p-type amorphous silicon thin film forming surface side.
  • it is effective to improve the current characteristics to select a film thickness at which the spectral intensity of sunlight is high and the reflectance at 400 to 600 nm is low. Only an increase of about 10 nm is allowed. For this reason, it is difficult to dramatically reduce the lateral resistance.
  • the absorption loss in the transparent conductive film increases in proportion to the increase in thickness of the transparent conductive film on the opposite side.
  • increasing the thickness of the transparent conductive film is not preferable from the viewpoint of productivity and cost reduction. Therefore, increasing the fill factor by reducing the distance between the finger electrodes provided on the p-type amorphous silicon thin film side is better than increasing the fill factor by reducing the resistance of the transparent conductive film. From the standpoints of productivity and cost reduction.
  • Example 6 Photovoltaic generation of Example 6 in the same manner as in Example 5 except that an n-type single crystal silicon substrate (thickness 150 ⁇ m) produced by the epitaxial growth method was used and the thermal donor killer annealing step for this substrate was omitted. An element was obtained. The film thickness of the p-type amorphous silicon thin film was 5 nm.
  • the thermal donor killer annealing process is a technique for removing the thermal donor in the n-type single crystal silicon substrate, and is particularly important for a heterojunction element in a low temperature process. In other examples and comparative examples using an n-type single crystal silicon substrate manufactured by the Cz method, this thermal donor killer annealing process is performed. By omitting this step, the manufacturing cost can be further reduced.
  • the photovoltaic device obtained in Example 6 had a maximum output (Pmax) of 5.27 W and a fill factor (FF) of 81%.
  • Example 7 A photovoltaic device was obtained in the same manner as in Example 5 using an n-type single crystal silicon substrate (Cz method) having a specific resistance of 0.3 to 6 ⁇ cm.
  • the film thickness of the p-type amorphous silicon thin film was 5 nm.
  • the measurement results of FF (curve factor) and Pmax (maximum output) of each obtained photovoltaic device are shown in FIGS.
  • FIG. 7A As shown in FIG. 7A, as the specific resistance increases, the effective lateral resistance on the n-layer amorphous silicon thin film forming surface side increases and FF (curve factor) decreases.
  • Pmax maximum output
  • Pmax has a good range of 0.5-5 ⁇ cm because the advantages of FF improvement accompanying the decrease in specific resistance compete with the disadvantages of reducing bulk lifetime.
  • the range of 1 to 3 ⁇ cm is particularly good. Since the epitaxial substrate has very few oxygen defects and the specific resistance can be controlled only at the doping level, this good range can be accurately aimed.
  • a virtual substrate 50 having both the smooth part 51 and the uneven part 52 is shown in FIG.
  • TEM transmission electron microscope
  • the thickness t perpendicular to the substrate 50, the thickness t ′ perpendicular to the plane, and the angle ⁇ of the concavo-convex portion 52 can be measured.
  • the film thickness of the amorphous silicon thin film 53 laminated on the smooth portion 51 indicates t
  • the film thickness of the amorphous silicon thin film 53 laminated on the uneven portion 52 indicates t ′.
  • a film thickness evaluation method using a stylus step meter or the like that can shorten the measurement time and is simple.
  • the stylus profilometer is a device that measures the needle up and down according to the level difference of the sample by touching the sample with the needle and tracing the surface horizontally on the sample with a level difference. .

Abstract

フィルファクターの高い光発電装置を提供することを目的とする。本発明の光発電装置(10)は、多層状の光発電素子(11)と、光発電素子(11)の一方の面上に積層される第1の集電部材(12)及び他方の面上に積層される第2の集電部材(13)とを備え、光発電素子(11)が、n型結晶半導体基板(14)と、n型結晶半導体基板(14)の第1の集電部材(12)側にこの順で積層される第1の真性非晶質系シリコン薄膜(15)、p型非晶質系シリコン薄膜(16)及び第1の透明導電膜(17)と、n型結晶半導体基板(14)の第2の集電部材(13)側にこの順で積層されるn型非晶質系シリコン薄膜(19)及び第2の透明導電膜(20)とを有する光発電装置(10)であって、p型非晶質系シリコン薄膜(16)の膜厚が6nm未満であり、第1の透明導電膜(17)表面における第1の集電部材(12)の非積層領域(25)の最大幅(S1)が2mm未満である。

Description

光発電装置
本発明は光発電装置に関し、詳細には、ヘテロ接合を有する光発電装置(太陽電池)に関する。
CO等の温室効果ガスを発生しないクリーンな発電手段として、また、原子力発電に代わる操業安全性の高い発電手段として、光発電装置が注目されている。光発電装置の一つとして、発電効率の高いヘテロ接合を有する光発電装置がある。
図6(A)、(B)に示すように、ヘテロ接合を有するこの光発電装置60は、光照射により電力を発生させる光発電素子61と、光発電素子61の両面上に設けられ、発生した電力を集める集電部材62、63とを備える。光発電素子61は、n型結晶半導体基板64の一側に第1の真性非晶質系シリコン薄膜65、p型非晶質系シリコン薄膜66及び第1の透明導電膜67がこの順に積層され、n型結晶半導体基板64の他側に第2の真性非晶質系シリコン薄膜68、n型非晶質系シリコン薄膜69及び第2の透明導電膜70がこの順に積層されてなる多層構造体である。このように、n型結晶半導体基板64とp型非晶質系シリコン薄膜66との間に第1の真性非晶質系シリコン薄膜65を設けることで、n型結晶半導体基板64とp型非晶質系シリコン薄膜66との間で生じるキャリア再結合を抑制することができ、n型結晶半導体基板64とn型非晶質系シリコン薄膜69との間に第2の真性非晶質系シリコン薄膜68を設けることで、同様にこの間で生じうるキャリアの再結合を抑制することができる。また、集電部材62(63)は、互いに平行に形成される複数のバスバー電極71と、バスバー電極71に接続され、互いに平行に形成される複数のフィンガー電極72とを有する。集電部材62(63)をこのような形状とすることで、集電部材自体による光の遮蔽を抑えつつ、効率的な集電を行っている。
このような構造を有する光発電装置60においては、p型非晶質系シリコン薄膜66の膜厚を大きく、具体的には例えば6nm以上とすることが好ましいとされている(特許文献1参照)。p型非晶質系シリコン薄膜66上に積層される第1の透明導電膜67は、通常スパッタリングにより成膜される。そこで、ある程度の膜厚を有するp型非晶質系シリコン薄膜66を用いることで、スパッタリングによる表面劣化を防ぎ、光発電装置60の性能低下を抑えることができるとされている。しかし、光発電装置に対して、より低コストかつ効率的な発電が求められる今日においては、フィルファクターを高めるべく、更なる改良が求められている。
特許第5031007号公報
本発明はかかる事情に鑑みてなされたもので、フィルファクター(曲線因子)の高い光発電装置を提供することを目的とする。
本発明者は、(1)p型非晶質系シリコン薄膜の膜厚を大きくすると、直列抵抗の増大因子となり逆にフィルファクターが低下すること、(2)フィルファクターを高めるためには、p型非晶質系シリコン薄膜の膜厚を小さくすると共に、このp型非晶質系シリコン薄膜側に設けたフィンガー電極の間隔等を小さくすることが効果的であること、及び(3)逆にn型非晶質系シリコン薄膜側に設けたフィンガー電極の間隔を小さくしても、フィルファクターを向上させないことを見出し、これらの知見に基づき本発明に至った。
すなわち前記目的に沿う本発明に係る光発電装置は、
多層状の光発電素子と、該光発電素子の一方の面上に積層される第1の集電部材及び他方の面上に積層される第2の集電部材とを備え、
前記光発電素子が、n型結晶半導体基板と、該n型結晶半導体基板の前記第1の集電部材側にこの順で積層される第1の真性非晶質系シリコン薄膜、p型非晶質系シリコン薄膜及び第1の透明導電膜と、前記n型結晶半導体基板の前記第2の集電部材側にこの順で積層されるn型非晶質系シリコン薄膜及び第2の透明導電膜とを有する光発電装置において、
前記p型非晶質系シリコン薄膜の膜厚が6nm未満であり、
前記第1の透明導電膜表面における前記第1の集電部材の非積層領域の最大幅が2mm未満である。
本発明に係る光発電装置によれば、p型非晶質系シリコン薄膜の膜厚を6nm未満と薄くし、かつ光発電素子の第1の透明導電膜表面における第1の集電部材の非積層領域の最大幅(例えば、フィンガー電極の間隔)を2mm未満と狭めることで、フィルファクターが高まり、発電効率を高めることができる。また、n型非晶質系シリコン薄膜側の第2の集電部材は任意の形状とすることができる。このため、例えば第2の集電部材(n型非晶質系シリコン薄膜側のフィンガー電極等)の間隔を広げて遮光性を低くし、第2の集電部材(n型非晶質系シリコン薄膜)側を光入射面とすることで発電効率を高めることができるなど、使用形態の幅を広げることができる。
本発明に係る光発電装置において、前記第1の透明導電膜がイオンプレーティング法により形成されていることが好ましい。p型非晶質系シリコン薄膜上に積層される第1の透明導電膜をイオンプレーティング法により形成することにより、p型非晶質系シリコン薄膜表面の劣化を抑制することができる。従って、このようにすることで、良好な品質を維持したp型非晶質系シリコン薄膜を用いることができ、フィルファクターをより高めることができる。
本発明に係る光発電装置において、前記p型非晶質系シリコン薄膜の膜厚が1nm以上であることが好ましい。p型非晶質系シリコン薄膜の膜厚を1nm以上とすることで、例えば欠陥の発生が抑えられ、よりフィルファクターを高めることができる。
本発明に係る光発電装置において、前記第2の集電部材が、互いに平行に形成される複数のバスバー電極(II)、及び該バスバー電極(II)に接続され、互いに平行に形成される複数のフィンガー電極(II)を有し、前記フィンガー電極(II)の間隔が2mmより大きいことが好ましい。このようにフィンガー電極(II)の間隔を広げて遮光性を低くすることで、第2の集電部材側を光入射面とした場合の発電効率を高めることができる。
本発明に係る光発電装置において、前記第1の集電部材が、互いに平行に形成される複数のバスバー電極(I)、及び該バスバー電極(I)に接続され、互いに平行に形成される複数のフィンガー電極(I)を有し、前記フィンガー電極(I)の間隔が前記非積層領域の最大幅となることが好ましい。このように第1の集電部材をバスバー電極とフィンガー電極とで形成することで、生産効率を高めることなどができる。
本発明に係る光発電装置において、前記第1の集電部材が金属膜であること(すなわち、前記第1の集電部材の非積層領域の最大幅が0mmであること)も好ましい。このようにすることで第1の集電部材の導電性、ひいては集電効率をさらに高めることができる。また、この場合、金属膜を薄膜化しても十分な導電性等を発揮することができるため、結果として金属膜(集電部材)を形成する金属材料の使用量を減らすことも可能となる。
本発明に係る光発電装置において、前記金属膜の膜厚が100nm以上500nm未満であることが好ましい。金属膜の膜厚を上記範囲とすることで、十分な導電性等を発揮させつつ、製造コストを抑制することができる。
本発明に係る光発電装置において、前記第2の集電部材側が光入射面として用いられることが好ましい。本発明に係る光発電装置においては、前述のように第2の集電部材は任意の形状とすることができる。このため、第2の集電部材のフィンガー電極の間隔を広げて遮光性を低くすることができ、前記第2の集電部材側を光入射面として用いることで、発電効率を高めることができる。
また、本発明に係る光発電装置においては、前記第1の集電部材側が光入射面として用いられることもできる。本発明に係る光発電装置は、p型非晶質系シリコン薄膜の膜厚を薄くしているため、第1の集電部材側を光入射面として用いる場合、p型非晶質系シリコン薄膜を透過する光の割合を高めることができる。
本発明に係る光発電装置において、前記n型結晶半導体基板と前記n型非晶質系シリコン薄膜との間に積層される第2の真性非晶質系シリコン薄膜を有していてもよい。n型結晶半導体基板とn型非晶質系シリコン薄膜との間に第2の真性非晶質系シリコン薄膜を積層させることで、キャリアの再結合を抑制することなどができる。
本発明に係る光発電装置において、前記n型結晶半導体基板がエピタキシャル成長法によって作製されていることが好ましい。エピタキシャル成長法により作製されたn型結晶半導体基板を用いることで、光発電装置の最大出力等の出力特性及びその均一性を高めることができる。
本発明に係る光発電装置において、前記n型結晶半導体基板の比抵抗が0.5Ωcm以上5Ωcm以下であることが好ましい。比抵抗が前記範囲のn型結晶半導体基板を用いることで、最大出力等を高めることができる。
本発明に係る光発電装置において、前記n型結晶半導体基板の厚さが50μm以上200μm以下であることが好ましく、80μm以上150μm以下であることがより好ましい。このように、比較的薄型の基板とすることで、十分な出力特性を発揮しつつ、素子自体のコンパクト化、低コスト化を図ることができる。
ここで、「非積層領域の最大幅」とは、非積層領域内に存在し、その非積層領域の外縁から最も離れた位置を点Pとした場合、点Pからその非積層領域の外縁までの最短距離の2倍の長さをいう。例えば、非積層領域が長方形である場合、その最大幅は短辺長であり、非積層領域が円である場合、その最大幅は直径であり、非積層領域が三角形である場合、その最大幅は内接円の直径である。また、非積層領域が無い、すなわち全面に積層されている場合、その最大幅は0mmである。真性非晶質系シリコン薄膜における「真性」とは、不純物が意図的にドープされていないことをいい、原料に本来含まれる不純物や製造過程において非意図的に混入した不純物が存在するものも含む意味である。「非晶質系」とは、非晶質体のみならず、微結晶体を含む意味である。「光入射面」とは、使用の際に太陽光等の光源と対向する側(一般的に外側)に配置され、実質的に光を入射させる側の面をいい、このとき、この光入射面とは逆の面からも光が入射するように構成されていてもよい。
本発明に係る光発電装置はフィルファクターが高く、発電効率を高めることができる。
(A)は本発明の第1の実施の形態に係る光発電装置を示す平面図であり、(B)は図1(A)のA-A矢視断面図である。 実施例1~3及び比較例1、2の測定結果を示すグラフである。 実施例4、5の測定結果を示すグラフである。 本発明の第2の実施の形態に係る光発電装置を示す断面図である。 実施例における非晶質系シリコン薄膜の膜厚測定方法を示す模式図である。 (A)は従来例に係る光発電装置を示す平面図であり、(B)は図6(A)のB-B矢視断面図である。 (A)は実施例7の各光発電装置のFF(曲線因子)の測定結果を示すグラフであり、(B)は実施例7の各光発電装置のPmax(最大出力)の測定結果を示すグラフである。
続いて、添付した図面を参照しながら本発明を具体化した実施の形態について説明する。
(第1の実施の形態)
図1(A)、(B)に示すように、本発明の第1の実施の形態に係る光発電装置10は、光発電素子11と第1の集電部材12及び第2の集電部材13とを備えている。第1の集電部材12は光発電素子11の一方の面上(図1における上側)に積層されている。第2の集電部材13は光発電素子11の他方の面上(図1における下側)に積層されている。
光発電素子11は多層状かつ板状の構造を有する。光発電素子11は、n型結晶半導体基板14と、n型結晶半導体基板14の第1の集電部材12側(図1における上側)にこの順で積層される第1の真性非晶質系シリコン薄膜15、p型非晶質系シリコン薄膜16及び第1の透明導電膜17と、n型結晶半導体基板14の第2の集電部材13側(図1における下側)にこの順で積層される第2の真性非晶質系シリコン薄膜18、n型非晶質系シリコン薄膜19及び第2の透明導電膜20とを有する。
n型結晶半導体基板14としては、n型の半導体特性を有する結晶体であれば特に限定されず公知のものを用いることができる。n型結晶半導体基板14を構成するn型の結晶半導体としては、シリコン(Si)の他、SiC、SiGe、SiN等を挙げることができるが、生産性等の点からシリコンが好ましい。n型結晶半導体基板14は、単結晶体であってもよいし、多結晶体であってもよい。n型結晶半導体基板14の上下(一側及び他側)の表面は、光の乱反射による光閉じ込めをより有効にするために、凹凸加工が行われているのが好ましい(図示しない)。なお、例えば、約1~5質量%の水酸化ナトリウム、又は水酸化カリウムを含むエッチング液に基板材料を浸漬することによって、多数のピラミッド状の凹凸部を形成できる。
n型結晶半導体基板14は、エピタキシャル成長法によって作製されていることが好ましい。エピタキシャル成長法とは、例えば結晶基板上に原料ガスの供給によりエピタキシャル層を形成させる方法である。この形成されたエピタキシャル層を結晶基板から分離し、n型結晶半導体基板14として好適に用いることができる。エピタキシャル成長法により作製されたn型結晶半導体基板14は、一般的なCz法等により作製されたものと比べ、酸素に誘起された欠陥が少ない、不純物が少ない、ドーパントを再現性よく含有させることができるといった利点がある。従って、エピタキシャル成長法により作製されたn型結晶半導体基板14を用いることで、光発電装置10の最大出力等が高まると共にその均一性が高まる。すなわち、基板間の比抵抗の差が小さいため、所望する出力特性を備える光発電装置10の大量生産が容易になる。この効果は、特に第2の集電部材13側を光入射面(リアエミッタ型)としたときに顕著になる。また、Cz法による作成の場合は、シリコン結晶を所望する厚さへ切り出して基板を得るため、この切り出しの際のシリコンのロスが生じる。このシリコンのロスは、基板の厚さが薄くなるほど顕著になる。しかし、エピタキシャル成長法の場合は、所望の厚さに直接作製することができ、切り出す必要が無いため、シリコンのロスが生じず、低コスト化が図られる。
n型結晶半導体基板14の比抵抗は、0.5Ωcm以上5Ωcm以下が好ましく、1Ωcm以上3Ωcm以下がより好ましい。比抵抗が前記範囲のn型結晶半導体基板14を用いることで、最大出力等を高めることができる。この効果は、リアエミッタ型のときに顕著である。比抵抗が小さくなりすぎるとバルクライフタイムの減少により最大出力が低下する。比抵抗が大きくなりすぎるとn型非晶質系シリコン薄膜19形成側の横方向の抵抗が増大し、曲線因子(フィルファクター)が低下する。なお、エピタキシャル成長法により作製されたn型結晶半導体基板14を用いることで、この比抵抗の制御が容易になる。
n型結晶半導体基板14の厚さ(平均厚さ)としては、50μm以上200μm以下であることが好ましく、80μm以上150μm以下であることがより好ましい。このように、比較的薄型の基板とすることで、十分な出力特性を発揮しつつ、出力特性の向上とともに、低コスト化を図ることができる。
第1の真性非晶質系シリコン薄膜15は、n型結晶半導体基板14の上面に積層されている。なお、上面及び下面は使用の際の上下を限定するものではない(以下、同様)。第1の真性非晶質系シリコン薄膜15の膜厚としては特に限定されないが、例えば1nm以上10nm以下とすることができる。この膜厚が1nm未満の場合は、欠陥が発生しやすくなることなどにより、キャリアの再結合が生じやすくなる。また、この膜厚が10nmを超える場合は、フィルファクターの低下が生じやすくなる。
第1の真性非晶質系シリコン薄膜15は、例えば、化学気相成長法(例えば、プラズマCVD法等)などの公知の方法により成膜することができる。プラズマCVD法による場合、原料ガスとしては例えばSiHとHとの混合ガスを用いることができる。
プラズマCVD法による場合、周波数は例えば約13.56MHz又は約40.68MHzであって、約40.68MHzがより好ましい。形成温度は例えば100℃以上300℃未満であって、180℃以上220℃未満がより好ましい。反応圧力は5Pa以上300Pa未満であって、50Pa以上200Pa未満がより好ましい。RF又はVHFパワーは例えば約1mW/cm以上500mW/cm未満であって、約5mW/cm以上100mW/cm未満がより好ましい。
p型非晶質系シリコン薄膜16は、第1の真性非晶質系シリコン薄膜15の上面に積層されている。p型非晶質系シリコン薄膜16の膜厚は、6nm未満であり、5nm以下がより好ましく4nm以下がさらに好ましい。光発電装置10においては、このようにp型非晶質系シリコン薄膜16の膜厚を薄くし、かつ後述するようにp型非晶質系シリコン薄膜16側の第1の集電部材12の形状(具体的にはフィンガー電極の間隔)を特定することで、フィルファクターや発電効率を高めることができる。なお、p型非晶質系シリコン薄膜16の膜厚の下限は、例えば1nmとすることができ、2nm、さらには3nmが好ましい。透明導電膜とp型非晶質系シリコン薄膜との接合により生じるバンドベンディングの影響を緩和するために、この膜厚を1nm以上とすることで、Voc(開放電圧)をさらに高めることができ、フィルファクターをさらに高めることができる。
p型非晶質系シリコン薄膜16も、化学気相成長法(例えば、プラズマCVD法等)などの公知の方法により成膜することができる。プラズマCVD法による場合、原料ガスとしては例えばSiHとHとBとの混合ガスを用いることができる。
プラズマCVD法による場合、周波数は例えば約13.56MHz又は約40.68MHzであって、約40.68MHzがより好ましい。形成温度は例えば100℃以上300℃未満であって、130℃以上200℃未満がより好ましい。反応圧力は5Pa以上300Pa未満であって、50Pa以上200Pa未満がより好ましい。RF又はVHFパワーは例えば約1mW/cm以上500mW/cm未満であって、約5mW/cm以上100mW/cm未満がより好ましい。
第1の透明導電膜17は、p型非晶質系シリコン薄膜16の上面に積層されている。第1の透明導電膜17を構成する透明電極材料としては、例えば、インジウム錫酸化物(Indium Tin Oxide:ITO)、タングステンドープインジウム酸化物(Indium Tungsten Oxide:IWO)、セリウムドープインジウム酸化物(Indium Cerium Oxide:ICO)、IZO(Indium Zinc Oxide)、AZO(アルミドープZnO)、GZO(ガリウムドープZnO)等の公知の材料を挙げることができる。
第1の透明導電膜17の成膜方法としては、特に制限されず、例えばスパッタリング法、真空蒸着法、イオンプレーティング法(反応性プラズマ蒸着法)等、公知の方法を用いることができるが、イオンプレーティング法を用いることが好ましい。高エネルギー粒子が生じないイオンプレーティング法により形成することにより、p型非晶質系シリコン薄膜16表面の劣化を抑制することができる。従って、このようにすることで、良好な品質を維持したp型非晶質系シリコン薄膜16を用いることができ、フィルファクターをより高めることができる。また、イオンプレーティング法を用いることで、密着性の高い第1の透明導電膜17を形成でき、このこともフィルファクターを高める原因になっていると考えられる。
第2の真性非晶質系シリコン薄膜18は、n型結晶半導体基板14の下面に積層されている。第2の真性非晶質系シリコン薄膜18の好ましい膜厚や成膜方法は、第1の真性非晶質系シリコン薄膜15と同様である。
n型非晶質系シリコン薄膜19は、第2の真性非晶質系シリコン薄膜18の下面に積層されている。n型非晶質系シリコン薄膜19の膜厚としては特に限定されないが、例えば1nm以上20nm以下が好ましく、3nm以上10nm以下がより好ましい。このような範囲の膜厚とすることで、短絡電流の低下とキャリアの再結合の発生とをバランスよく低減することができる。n型非晶質系シリコン薄膜19も、化学気相成長法(例えば、プラズマCVD法等)などの公知の方法により成膜することができる。プラズマCVD法による場合、原料ガスとしては例えばSiHとHとPHとの混合ガスを用いることができる。
プラズマCVD法による場合、周波数は例えば約13.56MHz又は約40.68MHzであって、約40.68MHzがより好ましい。形成温度は例えば100℃以上300℃未満であって、180℃以上220℃未満がより好ましい。反応圧力は5Pa以上300Pa未満であって、50Pa以上200Pa未満がより好ましい。RF又はVHFパワーは例えば約1mW/cm以上500mW/cm未満であって、約5mW/cm以上100mW/cm未満がより好ましい。
第2の透明導電膜20は、n型非晶質系シリコン薄膜19の下面に積層されている。第2の透明導電膜20の材料や成膜方法は、第1の透明導電膜17と同様である。
なお、光発電装置10においては、光発電素子11の両面に透明導電膜17、20がそれぞれ設けられている。すなわち、光が入射しない側にも透明な導電膜を積層している。このように、p型非晶質系シリコン薄膜16又はn型非晶質系シリコン薄膜19と集電部材12、13との間に透明電極膜17、20を設けることにより、界面準位の増加を抑えることなどができ、フィルファクターを高めることができる。
第1の集電部材12は、光発電素子11の上面、すなわち第1の透明導電膜17の上面に積層されている。第1の集電部材12は、互いに平行に形成される複数のバスバー電極(I)21、及びバスバー電極(I)21に接続され、互いに平行に形成される複数のフィンガー電極(I)22を有する。
複数のバスバー電極(I)21は等間隔に配設されている。また、バスバー電極(I)21は、線状又は帯状であり、導電性材料から形成されている。この導電性材料としては、銀ペースト等の導電性接着剤や、銅線等の金属導線あるいは導電性接着剤と金属銅線の組み合わせを用いることができる。この金属導線は、導電性あるいは非導電性の固定用接着剤や低融点金属(半田等)を用いて、第1の透明導電膜17上に固定することができる。また、導電性接着剤が用いられている場合、スクリーン印刷やグラビアオフセット印刷等の印刷法によりバスバー電極(I)21を形成することができる。各バスバー電極(I)21の幅としては、その本数が3~5本の場合、例えば0.5mm以上2mm以下程度である。また、各バスバー電極(I)21の本数が10本以上の場合、0.1mm程度の直径のワイヤーを用いることもできる。
フィンガー電極(I)22は、線状であり、導電性材料から形成される。フィンガー電極(I)22は、バスバー電極(I)21に直交して設けられている。また、複数のフィンガー電極(I)22は等間隔に配設されている。このフィンガー電極(I)22を形成する導電性材料はバスバー電極(I)21を構成するものと同様である。バスバー電極(I)21とフィンガー電極(I)22とが共に導電性接着剤から形成されている場合、印刷により同時に第1の透明導電膜17の一の面上に積層させることができる。各フィンガー電極(I)22の幅としては、例えば10μm以上300μm以下程度であり、30μm以上200μm以下が好ましい。
隣り合うフィンガー電極(I)22の間隔(S1)は、2mm未満であり、1.5mm以下が好ましい。なお、第1の実施の形態において、第1の集電部材12(バスバー電極(I)21及びフィンガー電極(I)22)で区画された各領域が、第1の透明導電膜17(光発電素子11)の表面における第1の集電部材12の非積層領域25となる。第1の透明導電膜17(光発電素子11)の表面とは、第1の集電部材12が積層された側の面をいう。また、各非積層領域25は、フィンガー電極(I)22の長さ方向を長さ方向とする長方形状(帯状)を有する。すなわち、フィンガー電極(I)22の間隔(S1)が第1の透明導電膜17の表面における第1の集電部材12の非積層領域25の最大幅となる。光発電装置10によれば、このように、pn接合部分に対してp型非晶質系シリコン薄膜16側のフィンガー電極(I)22の間隔(S1)を2mm未満と狭めることで、フィルファクターが高まり、発電効率を高めることができる。このフィンガー電極(I)22の間隔(S1)の下限としては、特に制限されないが、例えば、0.1mmが好ましく、0.5mmがより好ましい。p型非晶質系シリコン薄膜16側のフィンガー電極(I)22の間隔(S1)を0.1mm以上とすることで、例えば第1の集電部材12側も十分に光入射面として用いることや、フィンガー電極(I)22を形成する導電性材料の使用量を削減することなどができる。
第2の集電部材13は、光発電素子11の下面、すなわち第2の透明導電膜20の表面に設けられている。第2の集電部材13は、互いに平行に形成される複数のバスバー電極(II)(図示しない)、及びこのバスバー電極(II)に直角に接続され、互いに平行に形成される複数のフィンガー電極(II)24を有する。
第2の集電部材13のバスバー電極(II)の形状、材料、サイズ、形成方法等は第1の集電部材12のバスバー電極(I)21と同様である。
フィンガー電極(II)24の形状、材料、サイズ、形成方法等も第1の集電部材12のフィンガー電極(I)22と同様である。但し、隣り合うフィンガー電極(II)24の間隔(S2)は、特に限定されない。この間隔(S2)としては、例えば0.5mm以上4mm以下とすることができ、1mm以上、さらには2mm以上、特には2mmより大きくすることが好ましい。また、3mm以下、さらには3mm未満、特には2.5mm以下が好ましい。このように、n型非晶質系シリコン薄膜19側のフィンガー電極(II)24の間隔(S2)を広げることで、例えば第2の集電部材13側を光入射面として好適に用いることや、フィンガー電極(II)24を形成する導電性材料の使用量を削減することなどができる。
このような構造を有する光発電装置10は、通常、複数を直列に接続して使用される。複数の光発電装置10を直列接続して使用することで、発電電圧を高めることができる。
光発電装置10によれば、以上説明したようにp型非晶質系シリコン薄膜16の膜厚を6nm未満と薄くし、かつフィンガー電極(I)22の間隔(S1)、すなわち、第1の透明導電膜17の表面における第1の集電部材12の非積層領域25の最大幅を2mm未満と狭めることで、フィルファクターが高まり、発電効率を高めることができる。光発電装置10においては、光入射面をどちらにしてもよいが、第2の集電部材13側を光入射面として用いることができる。前述のように、フィンガー電極(II)24については、間隔(S2)を十分に広げ、遮光性を下げることができる。従って、このようにすることで、光発電装置10の発電効率をより高めることができる。また、光発電装置10においては、p型非晶質系シリコン薄膜16の膜厚を薄くしており、第1の集電部材12側を光入射面として用いることもできる。
(第2の実施の形態)
図4に示すように、本発明の第2の実施の形態に係る光発電装置30は、光発電素子31と光発電素子31の上面及び下面にそれぞれ積層される第1の集電部材32及び第2の集電部材33を有している。光発電素子31は、n型結晶半導体基板34と、n型結晶半導体基板34の第1の集電部材32側にこの順に積層される第1の真性非晶質系シリコン薄膜35、p型非晶質系シリコン薄膜36及び第1の透明導電膜37と、n型結晶半導体基板34の第2の集電部材33側にこの順に積層されるn型非晶質系シリコン薄膜39及び第2の透明導電膜40とを備える層構造体である。光発電素子31は、第2の真性非晶質系シリコン薄膜を有さないこと以外は、図1の光発電素子11と同様である。すなわち、n型結晶半導体基板34、第1の真性非晶質系シリコン薄膜35、p型非晶質系シリコン薄膜36、第1の透明導電膜37、n型非晶質系シリコン薄膜39及び第2の透明導電膜40の形状、材質、成膜方法等は、それぞれ図1のn型結晶半導体基板14、第1の真性非晶質系シリコン薄膜15、p型非晶質系シリコン薄膜16、第1の透明導電膜17、n型非晶質系シリコン薄膜19及び第2の透明導電膜20と同様であるので詳しい説明を省略する。
光発電装置30は、n型結晶半導体基板34とn型非晶質系シリコン薄膜39とが直接接合してなる構造となっている。このように、n型結晶半導体基板34とn型非晶質系シリコン薄膜39との間に第2の真性非晶質系シリコン薄膜を積層しなくとも十分なフィルファクターを有することができる。
光発電素子31の上面(第1の透明導電膜37の表面)に積層される第1の集電部材32は金属膜となっている。この金属膜(第1の集電部材32)は、略全面(実質的に全面)に積層されている。すなわち、第1の透明導電膜37の表面(第1の集電部材32が積層されている側の面)における第1の集電部材32の非積層領域の最大幅は0mm(非積層領域が不存在)である。このようにすることで第1の集電部材32の導電性、ひいては集電効率をさらに高めることができる。また、この場合、金属膜をPVDやCVDなどの薄膜成膜法によって形成することができる。薄膜形成法によって得られる金属膜の導電率は、印刷法によるそれと比較して、一般的に大きくなるため、結果として金属膜(第1の集電部材32)を形成する金属材料の使用量を減らすことも可能となる。この金属膜は、Ag、Al、Cu、Ni、Cr等の公知の金属等から形成することができ、これらの金属の一種類以上を含む合金により形成することもできる。更に多種の金属を積層した構造とすることもできる。この金属膜は、Agを用いることが好ましい。この金属膜の膜厚は、例えば100nm以上1000nm以下とすることができ、コスト低減のためには500nm未満とすることがさらに好ましい。この金属膜は、真空蒸着法、スパッタ法等により成膜することが好ましい。
光発電素子31の下面(第2の透明導電膜40の表面)に積層される第2の集電部材33は、バスバー電極とフィンガー電極とからなる形状となっている。第2の集電部材33の形状、材料、サイズ、形成方法等は図1の第2の集電部材13と同様であるので説明を省略する。光発電素子31においては、第2の集電部材33側が光入射面とされる。
(その他の実施の形態)
本発明は前記した実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲でその構成を変更することもできる。例えば、図1の形状の光発電装置において、第2の集電部材は、バスバー電極とフィンガー電極とからなる構造ではなく、略全面(実質的に全面)に導電性材料が積層された金属膜からなる構造とすることもできる。この金属膜を形成する導電性材料としては、Ag、Al、Cu、Ni、Cr等の公知の金属やこれらの合金を挙げることができるが、赤外領域の波長において反射率が高いAgを用いることが好ましい。この金属膜の膜厚は、例えば100nm以上1000nm以下とすることができ、コスト低減のためには500nm未満とすることがさらに好ましい。前記金属膜は、真空蒸着法、スパッタ法等により成膜することができる。このようにすることで、第2の集電部材側の集電効率を高めることができる。この場合、第1の集電部材側が光入射面として用いられる。
また、第1の集電部材の形状としては、非積層領域の最大幅が2mm未満となるような形状であれば特に限定されない。例えば、第1の集電部材としては、直径が2mm未満の孔部を有する金属膜であってもよいし、2mm未満の間隔で配置されたバスバー電極のみからなる形状であってもよい。
以下、実施例及び比較例を挙げて、本発明の内容をより具体的に説明する。なお、本発明は以下の実施例に限定されるものではない。
<実施例1~3及び比較例1、2>
Cz法で作製されたn型単結晶シリコン基板の一側に、第1の真性非晶質系シリコン薄膜、p型非晶質系シリコン薄膜及び第1の透明導電膜をこの順に積層した。第1の真性非晶質系シリコン薄膜は化学気相成長法により膜厚7nmに、p型非晶質系シリコン薄膜は化学気相成長法により膜厚5nmに、第1の透明導電膜はイオンプレーティング法により成膜した。
また、n型単結晶シリコン基板の他側に、第2の真性非晶質系シリコン薄膜、n型非晶質系シリコン薄膜及び第2の透明導電膜をこの順に積層した。第2の真性非晶質系シリコン薄膜は化学気相成長法により膜厚7nmに、n型非晶質系シリコン薄膜は化学気相成長法により膜厚5nmに、第2の透明導電膜はイオンプレーティング法により成膜した。第1及び第2の透明導電膜を構成する透明電極材料としては、IWOを用いた。
このようにして得られた光発電素子の両面にそれぞれ、集電部材として、平行な複数のバスバー電極と、このバスバー電極にそれぞれ直交する複数のフィンガー電極を形成した。この集電部材は、銀ペーストを用いて印刷により形成した。なお、p型非晶質系シリコン薄膜側のフィンガー電極(I)及びn型非晶質系シリコン薄膜側のフィンガー電極(II)の間隔は、それぞれ以下の通りとした。このようにして、実施例1~3及び比較例1、2の光発電装置を得た。フィンガー電極の幅は、50μm以上100μm未満とした。
比較例1:p型非晶質系シリコン薄膜側のフィンガー電極(I)の間隔:2mm
     n型非晶質系シリコン薄膜側のフィンガー電極(II)の間隔:2mm
比較例2:p型非晶質系シリコン薄膜側のフィンガー電極(I)の間隔:2mm
     n型非晶質系シリコン薄膜側のフィンガー電極(II)の間隔:1.5mm
実施例1:p型非晶質系シリコン薄膜側のフィンガー電極(I)の間隔:1.5mm
     n型非晶質系シリコン薄膜側のフィンガー電極(II)の間隔:2mm
実施例2:p型非晶質系シリコン薄膜側のフィンガー電極(I)の間隔:1.5mm
     n型非晶質系シリコン薄膜側のフィンガー電極(II)の間隔:2.5mm
実施例3:p型非晶質系シリコン薄膜側のフィンガー電極(I)の間隔:1.5mm
     n型非晶質系シリコン薄膜側のフィンガー電極(II)の間隔:3.0mm
得られた各光発電装置のフィルファクター(FF)及び最大出力(Pmax)を測定した。なお、p型非晶質系シリコン薄膜側(第1の集電部材側)を光入射面とした。また、光入射面側の第1の集電部材が積層されていない部分(光が入射する部分)の面積は等しくなるようにした。すなわち、印刷に使用したスクリーンにおいて、フィンガー電極の間隔と共にフィンガー電極の幅を調節して、光入射面積が等しくなるようにした。測定結果を図2に示す。n型非晶質系シリコン薄膜側のフィンガー電極(II)の間隔を狭めてもフィルファクター等は向上しないこと、p型非晶質系シリコン薄膜側のフィンガー電極(I)を2mm未満とすることでフィルファクター等が向上すること、n型非晶質系シリコン薄膜側のフィンガー電極(II)の間隔を広げてもフィルファクター等は大きく減少しないことがわかる。
<実施例4>
p型非晶質系シリコン薄膜側のフィンガー電極(I)及びn型非晶質系シリコン薄膜側のフィンガー電極(II)の間隔並びにp型非晶質系シリコン薄膜の膜厚を以下の通りとしたこと以外は、実施例1等と同様にして実施例4の光発電装置を得た。
p型非晶質系シリコン薄膜側のフィンガー電極(I)の間隔:1mm
n型非晶質系シリコン薄膜側のフィンガー電極(II)の間隔:2mm
p型非晶質系シリコン薄膜の膜厚(p layer thickness):1nm~8
nmの間で変化させた。なお、6nm以上は比較例である。
<実施例5>
p型非晶質系シリコン薄膜側の第1の集電部材を、真空蒸着法により成膜して、100nmの厚みを有し、かつ表面の略全面を覆うようにして設けられたAgの金属膜とし、n型非晶質系シリコン薄膜側のフィンガー電極(II)の間隔並びにp型非晶質系シリコン薄膜の膜厚を以下の通りとし、n型非晶質系シリコン薄膜側に真性非晶質系シリコン薄膜は積層していないこと以外は、実施例1等と同様にして実施例5の光発電装置(図4に示す形状の光発電装置)を得た。
n型非晶質系シリコン薄膜側のフィンガー電極(II)の間隔:2mm
p型非晶質系シリコン薄膜の膜厚(p layer thickness):1nm~8nmの間で変化させた。なお、6nm以上は比較例である。
得られた実施例4及び実施例5の光発電装置の開放電圧(VOC)、フィルファクター(FF)及び最大出力(Pmax)を測定した。なお、n型非晶質系シリコン薄膜側(第2の集電部材側)を光入射面とした。測定結果を図3に示す。なお、図3中、実線が実施例4、破線が実施例5である。p型非晶質系シリコン薄膜の膜厚を6nm未満とすることで高いフィルファクター及び最大出力を発揮すること、p型非晶質系シリコン薄膜側の第1の集電部材を真空蒸着法により成膜した100nmの厚みを有するAgの金属層とすることでさらに高いフィルファクター及び最大出力を発揮することがわかる。
本発明の効果を詳細に調べるため、以下の各試験膜を作製し、四端子抵抗測定法によりシート抵抗を測定した。
比較例3:光閉じ込めのための凹凸加工が行われていない平滑なガラス基板上にイオンプレーティング法を用いてIWO膜:100nmを形成した。
比較例4:光閉じ込めのための凹凸加工が行われていない平滑なガラス基板上に、順にCVD法を用いてi型非晶質系シリコン薄膜:7nmとp型非晶質系シリコン薄膜:5nmとイオンプレーティング法を用いてIWO膜:100nmを形成した。
比較例5:光閉じ込めのための凹凸加工が行われていない平滑なガラス基板上に、順にCVD法を用いてi型非晶質系シリコン薄膜:7nmとn型非晶質系シリコン薄膜:5nmとイオンプレーティング法を用いてIWO膜:100nmを形成した。
比較例6:光閉じ込めのための凹凸加工が行われていない平滑なn型単結晶シリコン基板(200μm、1~2Ωcm)上にイオンプレーティング法を用いてIWO膜:100nmを形成した。
比較例7:光閉じ込めのための凹凸加工が行われていない平滑なn型単結晶シリコン基板(200μm、1~2Ωcm)上に、順にCVD法を用いてi型非晶質系シリコン薄膜:7nmとp型非晶質系シリコン薄膜:5nmとイオンプレーティング法を用いてIWO膜:100nmを形成した。
参考例1:光閉じ込めのための凹凸加工が行われていない平滑なn型単結晶シリコン基板(200μm、1~2Ωcm)上に、順にCVD法を用いてi型非晶質系シリコン薄膜:7nmとn型非晶質系シリコン薄膜:5nmとイオンプレーティング法を用いてIWO膜:100nmを形成した。
各試験膜におけるシート抵抗の測定結果を表1に示す。
Figure JPOXMLDOC01-appb-T000001
表1に示すように、参考例1のシート抵抗は比較例3~7に比べて半分程度低くなることが確認された。参考例1の場合においてのみ低抵抗となっていることから、n型単結晶シリコン基板とn型非晶質系シリコン薄膜との間の異種接合部との間にnチャネルが形成されていることが示唆される。
また、表1の結果は、p型非晶質系シリコン薄膜形成面側の横方向抵抗は、透明導電膜により決定されることを示唆している。ここで、例えば、p型非晶質系シリコン薄膜形成面側の透明導電膜の体積抵抗が1.5×10-4Ωcm未満であれば、本発明におけるp型非晶質系シリコン薄膜形成面側のフィンガー電極の間隔が2mm未満とすることによるフィルファクターの向上と同等の効果が得られることが期待される。しかしながら、キャリア密度の向上は透明導電膜中での光の吸収損失を増大させてしまう。従って、キャリア密度を抑制しつつ、移動度のみを向上させなければ電流特性の悪化により最大出力を発揮することはできないものの、このように移動度のみを劇的に向上させるのは難しい。また、p型非晶質系シリコン薄膜形成面側の透明導電膜を厚くすることでも横方向抵抗は低減される。しかし、光入射面の透明導電膜は太陽光のスペクトル強度が強い400~600nmの反射率が低くなる膜厚を選択することが電流特性の向上に効果的であるため、例えば透明導電膜の厚さは10nm程度の増加のみしか許容されない。このため、劇的に横方向抵抗を低減させることは難しい。また、光入射面とは反対側の透明導電膜においても、単結晶シリコン基板中で吸収されずに反対側に到達した例えば900~1200nmの光子は、他側の集電部材に反射し、再度他側から入射して発電に寄与することができるものの、反対側の透明導電膜の膜が厚くなるのに比例して透明導電膜中での吸収損失は増大する。さらには、透明導電膜の膜を厚くすることは生産性とコスト低減との観点からも好ましくない。従って、p型非晶質系シリコン薄膜側に設けたフィンガー電極の間隔を小さくすることによりフィルファクターを高くすることが、透明導電膜の抵抗を低減することによりフィルファクターを高くするよりも、性能、生産性、コスト低減の何れの観点からも好ましい。
<実施例6>
エピタキシャル成長法によって作製されたn型単結晶シリコン基板(厚さ150μm)を使用し、この基板に対するサーマルドナーキラーアニーリング工程を省いたこと以外は、実施例5と同様にして、実施例6の光発電素子を得た。なお、p型非晶質系シリコン薄膜の膜厚は5nmとした。サーマルドナーキラーアニーリング工程とは、n型単結晶シリコン基板中のサーマルドナーを除去する手法であり、低温プロセスのヘテロ接合素子では特に重要である。Cz法で作製されたn型単結晶シリコン基板を用いた他の実施例及び比較例においては、このサーマルドナーキラーアニーリング工程を行っている。この工程を省くことで更に製造コストの低減が図られる。得られた実施例6の光発電素子の最大出力(Pmax)は5.27W、フィルファクター(FF)は81%であった。
<実施例7>
0.3~6Ωcmの比抵抗を有するn型単結晶シリコン基板(Cz法)を用いて、実施例5と同様の方法で、光発電素子を得た。なお、p型非晶質系シリコン薄膜の膜厚は5nmとした。得られた各光発電素子のFF(曲線因子)とPmax(最大出力)の測定結果を図7(A)、(B)に示す。図7(A)に示されるように、比抵抗の増大とともにn層非晶質系シリコン薄膜形成面側の実効的な横方向の抵抗が増大し、FF(曲線因子)が減少する。図7(B)に示されるように、Pmax(最大出力)は、比抵抗の減少に伴うFF向上のメリットとバルクライフタイム減少のデメリットが競合するため、0.5~5Ωcmの範囲が良好で、1~3Ωcmの範囲が特に良好である。エピタキシャル基板は酸素欠陥が極めて少なく、ドーピングレベルでのみ比抵抗をコントロールできるため、この良好な範囲を精度よく狙うことができる。
ここで、本実施例における各非晶質系シリコン薄膜の膜厚について説明する。平滑部51と凹凸部52を両方有する仮想的な基板50を図5に示す。例えば透過型電子顕微鏡(TEM)を用いることで、基板50に垂直な厚さt、平面に垂直な厚さt’、凹凸部52の角度αをそれぞれ測定することができる。本明細書において、平滑部51に積層された非晶質系シリコン薄膜53の膜厚はtを指し、凹凸部52に積層された非晶質系シリコン薄膜53の膜厚はt’を指す。実際の作業では、測定時間の短縮が可能であり、かつ簡便である触針段差計等を用いた膜厚評価方法を用いるのが好ましい。例えば、KOH又はNaOHを40~50℃に加熱した液で非晶質系シリコン薄膜53をウェットエッチングすることにより段差54を形成させ、触針段差計を用いた膜厚評価方法によりtが測定される。三角関数からt’=t×cosαが成り立つので、測定されたtにより、t’が算出される。TEM測定で得られたt’と、触針段差計を用いた膜厚評価方法により算出されたt’とは一致することが確認されたので、本実施例では触針段差計を用いた膜厚評価方法を採用した。なお、触針段差計は、あらかじめ段差をつけておいたサンプルの上を、針でサンプルに触れて水平に表面をなぞることによって、サンプルの段差に応じて針を上下させる測定を行う装置である。
10:光発電装置、11:光発電素子、12:第1の集電部材、13:第2の集電部材、14:n型結晶半導体基板、15:第1の真性非晶質系シリコン薄膜、16:p型非晶質系シリコン薄膜、17:第1の透明導電膜、18:第2の真性非晶質系シリコン薄膜、19:n型非晶質系シリコン薄膜、20:第2の透明導電膜、21:バスバー電極(I)、22:フィンガー電極(I)、24:フィンガー電極(II)、25:非積層領域、30:光発電装置、31:光発電素子、32:第1の集電部材、33:第2の集電部材、34:n型結晶半導体基板、35:第1の真性非晶質系シリコン薄膜、36:p型非晶質系シリコン薄膜、37:第1の透明導電膜、39:n型非晶質系シリコン薄膜、40:第2の透明導電膜、50:基板、51:平滑部、52:凹凸部、53:非晶質系シリコン薄膜、54:段差

Claims (14)

  1. 多層状の光発電素子と、該光発電素子の一方の面上に積層される第1の集電部材及び他方の面上に積層される第2の集電部材とを備え、
    前記光発電素子が、n型結晶半導体基板と、該n型結晶半導体基板の前記第1の集電部材側にこの順で積層される第1の真性非晶質系シリコン薄膜、p型非晶質系シリコン薄膜及び第1の透明導電膜と、前記n型結晶半導体基板の前記第2の集電部材側にこの順で積層されるn型非晶質系シリコン薄膜及び第2の透明導電膜とを有する光発電装置において、
    前記p型非晶質系シリコン薄膜の膜厚が6nm未満であり、
    前記第1の透明導電膜表面における前記第1の集電部材の非積層領域の最大幅が2mm未満であることを特徴とする光発電装置。
  2. 請求項1記載の光発電装置において、前記第1の透明導電膜がイオンプレーティング法により形成されていることを特徴とする光発電装置。
  3. 請求項1又は2記載の光発電装置において、前記p型非晶質系シリコン薄膜の膜厚が1nm以上であることを特徴とする光発電装置。
  4. 請求項1~3のいずれか1項に記載の光発電装置において、前記第2の集電部材が、互いに平行に形成される複数のバスバー電極(II)、及び該バスバー電極(II)に接続され、互いに平行に形成される複数のフィンガー電極(II)を有し、
    前記フィンガー電極(II)の間隔が2mmより大きいことを特徴とする光発電装置。
  5. 請求項1~4のいずれか1項に記載の光発電装置において、前記第1の集電部材が、互いに平行に形成される複数のバスバー電極(I)、及び該バスバー電極(I)に接続され、互いに平行に形成される複数のフィンガー電極(I)を有し、
    前記フィンガー電極(I)の間隔が前記非積層領域の最大幅となることを特徴とする光発電装置。
  6. 請求項1~4のいずれか1項に記載の光発電装置において、前記第1の集電部材が金属膜であることを特徴とする光発電装置。
  7. 請求項6記載の光発電装置において、前記金属膜の膜厚が100nm以上500nm未満であることを特徴とする光発電装置。
  8. 請求項1~7のいずれか1項に記載の光発電装置において、前記第2の集電部材側が光入射面として用いられることを特徴とする光発電装置。
  9. 請求項1~5のいずれか1項に記載の光発電装置において、前記第1の集電部材側が光入射面として用いられることを特徴とする光発電装置。
  10. 請求項1~9のいずれか1項に記載の光発電装置において、前記n型結晶半導体基板と前記n型非晶質系シリコン薄膜との間に積層される第2の真性非晶質系シリコン薄膜を有することを特徴とする光発電装置。
  11. 請求項1~10のいずれか1項に記載の光発電装置において、前記n型結晶半導体基板がエピタキシャル成長法によって作製されていることを特徴とする光発電装置。
  12. 請求項1~11のいずれか1項に記載の光発電装置において、前記n型結晶半導体基板の比抵抗が0.5Ωcm以上5Ωcm以下であることを特徴とする光発電装置。
  13. 請求項1~12のいずれか1項に記載の光発電装置において、前記n型結晶半導体基板の厚さが50μm以上200μm以下であることを特徴とする光発電装置。
  14. 請求項13記載の光発電装置において、前記n型結晶半導体基板の厚さが80μm以上150μm以下であることを特徴とする光発電装置。
PCT/JP2014/056939 2013-03-19 2014-03-14 光発電装置 WO2014148392A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US14/777,800 US20160300967A1 (en) 2013-03-19 2014-03-14 Photovoltaic device
EP14769613.2A EP2978028A4 (en) 2013-03-19 2014-03-14 PHOTOVOLTAIC DEVICE
AU2014239715A AU2014239715A1 (en) 2013-03-19 2014-03-14 Photovoltaic device
JP2014527413A JP5755372B2 (ja) 2013-03-19 2014-03-14 光発電装置
KR1020157029978A KR20150132545A (ko) 2013-03-19 2014-03-14 광 발전 장치
CN201480017109.4A CN105103307B (zh) 2013-03-19 2014-03-14 光发电装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-056713 2013-03-19
JP2013056713 2013-03-19

Publications (1)

Publication Number Publication Date
WO2014148392A1 true WO2014148392A1 (ja) 2014-09-25

Family

ID=51580076

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/056939 WO2014148392A1 (ja) 2013-03-19 2014-03-14 光発電装置

Country Status (8)

Country Link
US (1) US20160300967A1 (ja)
EP (1) EP2978028A4 (ja)
JP (1) JP5755372B2 (ja)
KR (1) KR20150132545A (ja)
CN (1) CN105103307B (ja)
AU (1) AU2014239715A1 (ja)
TW (1) TW201448245A (ja)
WO (1) WO2014148392A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016164930A (ja) * 2015-03-06 2016-09-08 シャープ株式会社 光電変換素子およびその製造方法
KR101799580B1 (ko) 2016-12-16 2017-11-20 엘지전자 주식회사 이종 접합 태양전지
JP2019004135A (ja) * 2017-06-14 2019-01-10 エルジー エレクトロニクス インコーポレイティド 太陽電池、太陽電池モジュール及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016084299A1 (ja) * 2014-11-28 2016-06-02 パナソニックIpマネジメント株式会社 太陽電池セル及び太陽電池モジュール
CN107634111A (zh) * 2016-07-15 2018-01-26 新日光能源科技股份有限公司 太阳能电池
JP7064823B2 (ja) * 2016-08-31 2022-05-11 株式会社マテリアル・コンセプト 太陽電池及びその製造方法
TWI617041B (zh) * 2016-12-02 2018-03-01 財團法人金屬工業研究發展中心 矽基異質接面太陽能電池及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0531007B2 (ja) 1984-11-21 1993-05-11 Bendix France
JP2009290234A (ja) * 2009-09-07 2009-12-10 Sanyo Electric Co Ltd 光起電力素子
JP2010103514A (ja) * 2008-09-29 2010-05-06 Semiconductor Energy Lab Co Ltd Soi基板の作製方法及び単結晶半導体層の作製方法
JP2010272897A (ja) * 2010-09-08 2010-12-02 Sanyo Electric Co Ltd 太陽電池モジュール
JP2012158273A (ja) * 2011-02-02 2012-08-23 Panasonic Corp 太陽電池を搭載した自転車

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274427A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 光起電力素子及びその製造方法
US7619159B1 (en) * 2002-05-17 2009-11-17 Ugur Ortabasi Integrating sphere photovoltaic receiver (powersphere) for laser light to electric power conversion
JP4229858B2 (ja) * 2004-03-16 2009-02-25 三洋電機株式会社 光電変換装置
US20070235077A1 (en) * 2006-03-27 2007-10-11 Kyocera Corporation Solar Cell Module and Manufacturing Process Thereof
WO2008045511A2 (en) * 2006-10-11 2008-04-17 Gamma Solar Photovoltaic solar module comprising bifacial solar cells
JP5526461B2 (ja) * 2007-03-19 2014-06-18 三洋電機株式会社 光起電力装置
JP5384224B2 (ja) * 2009-06-29 2014-01-08 三洋電機株式会社 太陽電池
CN102473760A (zh) * 2009-09-18 2012-05-23 三洋电机株式会社 太阳能电池模块和太阳能电池系统
JP5535709B2 (ja) * 2010-03-19 2014-07-02 三洋電機株式会社 太陽電池、その太陽電池を用いた太陽電池モジュール及び太陽電池の製造方法
JP5379767B2 (ja) * 2010-09-02 2013-12-25 PVG Solutions株式会社 太陽電池セルおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0531007B2 (ja) 1984-11-21 1993-05-11 Bendix France
JP2010103514A (ja) * 2008-09-29 2010-05-06 Semiconductor Energy Lab Co Ltd Soi基板の作製方法及び単結晶半導体層の作製方法
JP2009290234A (ja) * 2009-09-07 2009-12-10 Sanyo Electric Co Ltd 光起電力素子
JP2010272897A (ja) * 2010-09-08 2010-12-02 Sanyo Electric Co Ltd 太陽電池モジュール
JP2012158273A (ja) * 2011-02-02 2012-08-23 Panasonic Corp 太陽電池を搭載した自転車

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2978028A4

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016164930A (ja) * 2015-03-06 2016-09-08 シャープ株式会社 光電変換素子およびその製造方法
KR101799580B1 (ko) 2016-12-16 2017-11-20 엘지전자 주식회사 이종 접합 태양전지
JP2019004135A (ja) * 2017-06-14 2019-01-10 エルジー エレクトロニクス インコーポレイティド 太陽電池、太陽電池モジュール及びその製造方法
JP7300245B2 (ja) 2017-06-14 2023-06-29 シャンラオ ジンコ ソーラー テクノロジー デベロップメント シーオー.,エルティーディー 太陽電池、太陽電池モジュール及びその製造方法

Also Published As

Publication number Publication date
EP2978028A4 (en) 2016-10-26
US20160300967A1 (en) 2016-10-13
JPWO2014148392A1 (ja) 2017-02-16
TW201448245A (zh) 2014-12-16
AU2014239715A1 (en) 2015-11-05
EP2978028A1 (en) 2016-01-27
CN105103307B (zh) 2017-05-24
KR20150132545A (ko) 2015-11-25
JP5755372B2 (ja) 2015-07-29
CN105103307A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
JP5755372B2 (ja) 光発電装置
US10084107B2 (en) Transparent conducting oxide for photovoltaic devices
EP2293341A2 (en) Solar cell
JP2017130664A (ja) 太陽電池
JP5642355B2 (ja) 太陽電池モジュール
JP2016111357A5 (ja)
JP5869674B2 (ja) 光発電素子
JP2017139267A (ja) 太陽電池素子および太陽電池モジュール
WO2011093380A1 (ja) 太陽電池及びその太陽電池を用いた太陽電池モジュール
CN107735866B (zh) 太阳能电池
JP2016029675A (ja) 薄膜太陽電池用透光性絶縁基板、及び集積型薄膜シリコン太陽電池
JP2019033201A (ja) 結晶シリコン系太陽電池
WO2015050163A1 (ja) 光発電素子
KR20130035876A (ko) 광전 변환 장치
JPWO2017017772A1 (ja) 光発電素子及びその製造方法
JP2014216334A (ja) 光発電素子
WO2018055847A1 (ja) 太陽電池及びその製造方法、並びに太陽電池モジュール
TWI573284B (zh) 太陽能電池、其模組及其製造方法
WO2015050161A1 (ja) 光発電素子
JP2011216586A (ja) 積層型光電変換装置および積層型光電変換装置の製造方法
JP5909662B2 (ja) 太陽電池モジュール
JP2012060166A (ja) 光電変換装置
JP2014216335A (ja) 光発電素子
JP2013058743A (ja) 薄膜光電変換素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480017109.4

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2014527413

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14769613

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14777800

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2014769613

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20157029978

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2014239715

Country of ref document: AU

Date of ref document: 20140314

Kind code of ref document: A