Connect public, paid and private patent data with Google Patents Public Datasets

高周波デバイス及び方向性結合器

Info

Publication number
WO2014030469A1
WO2014030469A1 PCT/JP2013/069522 JP2013069522W WO2014030469A1 WO 2014030469 A1 WO2014030469 A1 WO 2014030469A1 JP 2013069522 W JP2013069522 W JP 2013069522W WO 2014030469 A1 WO2014030469 A1 WO 2014030469A1
Authority
WO
Grant status
Application
Patent type
Prior art keywords
conductor
frequency
signal
layer
high
Prior art date
Application number
PCT/JP2013/069522
Other languages
English (en)
French (fr)
Inventor
浩和 矢▲崎▼
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • H01P1/203Strip line filters
    • H01P1/20327Electromagnetic interstage coupling
    • H01P1/20336Comb or interdigital filters
    • H01P1/20345Multilayer filters
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/22Attenuating devices
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/06Frequency selective two-port networks including resistors
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24Frequency- independent attenuators
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets

Abstract

 高周波デバイスは、誘電体層及び磁性体層を含む積層された複数の層を含む基板と、端子(P1,P2)と、1つの層の上に形成されたパターン導体と、1つの層を貫通するビア導体とを備える。パターン導体及びビア導体は、端子(P1,P2)を接続して高周波信号を伝送する信号線を形成する。信号線の第1の部分は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、高周波信号に対して抵抗を有する。信号線の第2の部分は、誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成されたキャパシタと、誘電体層上に形成されたパターン導体を含むインダクタとのうちの少なくとも一方を含み、高周波デバイスは端子(P1,P2)において高周波信号に対してインピーダンスを有する。

Description

高周波デバイス及び方向性結合器

 本発明は、アッテネータを含む高周波回路を含み、単一のチップとして構成される高周波デバイスに関する。本発明はまた、アッテネータを含む高周波回路を含み、単一のチップとして構成される方向性結合器に関する。

 高周波信号の伝送に係る高周波デバイス又は高周波回路として、例えば、特許文献1~6の発明が知られている。

 特許文献1は、フェライトコアの孔を貫通する導線を備えたT型減衰器の製造方法を開示している。

 特許文献2は、高周波領域の高周波成分を吸収する高域阻止及び低域通過特性を有する信号伝送素子を開示している。

 特許文献3は、少なくとも表面が絶縁性であって、該表面に導体部が形成されている磁性体板を積層し、前記導体部が直列に接続してなる積層インダクタの外側磁性体板にチップコンデンサが接続されLC回路を形成することを特徴とする高周波ノイズフィルタを開示している。

 特許文献4は、一対の線路よりなる伝送路の一方の線路に挿入されたインダクタと、一端が他方の線路に接続され他端がインダクタの両端にそれぞれ接続された抵抗およびコンデンサよりなる一対の直列回路とにより構成され、インダクタは磁性体よりなる筒体内に導電線を貫通させて形成されてなるアッテネータを開示している。特許文献4のアッテネータは、インダクタ、抵抗、及びコンデンサを含むディスクリートな回路素子から構成されている。

 特許文献5は、フェライト焼結体、チップインダクタ、及びLC複合部品を開示している。

 特許文献6は、一般的な方向性結合器を開示している。

特公平3-015363号公報。 特開平8-078218号公報。 特開昭62-189712号公報。 特開昭63-098206号公報。 特開平1-110708号公報。 特開2011-055457号公報。

 高周波回路においてアッテネータを用いる場合、不要な反射を抑えるためのインピーダンス整合回路が必要になる。アッテネータ及びインピーダンス整合回路をディスクリートな回路素子から構成する場合、所望の減衰量及びインピーダンスを得るために回路素子の特性のバラツキに対処しなければならない。また、ディスクリートな回路素子から回路を構成すること自体が手間になる。従って、アッテネータを用いた装置の製造を簡単化するために、アッテネータ及びインピーダンス整合回路を単一のチップとして提供することが望ましい。また、携帯電話機などの高周波回路を含む機器に対する小型化の要求に応えるためにも、アッテネータ及びインピーダンス整合回路を単一のチップとして提供することが望ましい。

 本発明の目的は、以上の課題を解決し、アッテネータを含む高周波回路を含み、単一のチップとして構成される高周波デバイスを提供することにある。本発明の目的はまた、アッテネータを含む高周波回路を含み、単一のチップとして構成される方向性結合器を提供することにある。

 本発明の第1の態様に係る高周波デバイスによれば、
 少なくとも1つの誘電体層及び少なくとも1つの磁性体層を含む積層された複数の層を含む基板と、
 第1及び第2の端子と、
 上記複数の層のうちのいずれか1つの上に形成された少なくとも1つのパターン導体と、
 上記複数の層のうちのいずれか1つを貫通する少なくとも1つのビア導体とを備えた高周波デバイスであって、
 上記パターン導体及び上記ビア導体は、上記第1及び第2の端子を接続して所定の高周波信号を伝送する信号線を形成し、
 上記信号線の第1の部分は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、上記第1の部分は上記高周波信号に対して所定の抵抗を有し、
 上記信号線の第2の部分は、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成されたキャパシタと、少なくとも1つの誘電体層上に形成されたパターン導体を含むインダクタとのうちの少なくとも一方を含み、上記高周波デバイスは上記第1及び第2の端子において上記高周波信号に対して所定のインピーダンスを有することを特徴とする。

 上記高周波デバイスは接地端子をさらに備え、
 上記信号線は、上記第1及び第2の端子を接続する第1の信号線と、上記第1の信号線上の接続点及び上記接地端子を接続する第2の信号線とを含み、
 上記第2の信号線は、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成されたキャパシタを含むことを特徴とする。

 上記高周波デバイスにおいて、上記第2の信号線は、1つの磁性体層を貫通するビア導体を含むことを特徴とする。

 上記高周波デバイスは接地端子をさらに備え、
 上記信号線は、上記第1及び第2の端子を接続する第1の信号線と、上記第1の信号線上の第1の接続点及び上記接地端子を接続する第2の信号線と、上記第1の信号線上の第2の接続点及び上記接地端子を接続する第3の信号線とを含み、
 上記第1の信号線は、上記第1及び第2の接続点の間に、少なくとも1つの誘電体層上に形成されたパターン導体を含むインダクタを含み、
 上記第2の信号線は、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成された第1のキャパシタと、1つの磁性体層を貫通する第1のビア導体とを含み、
 上記第3の信号線は、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成された第2のキャパシタと、1つの磁性体層を貫通する第2のビア導体とを含むことを特徴とする。

 上記高周波デバイスは接地端子をさらに備え、
 上記信号線は、上記第1及び第2の端子を接続する第1の信号線と、上記第1の信号線上の接続点及び上記接地端子を接続する第2の信号線とを含み、
 上記第1の信号線は、上記第1の端子と上記第2の信号線に接続された接続点との間に、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成された第1のキャパシタと、2つの磁性体層間に挟設されかつ上記第1のキャパシタに並列接続された第1のパターン導体とを含み、
 上記第1の信号線は、上記第2の端子と上記第2の信号線に接続された接続点との間に、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成された第2のキャパシタと、2つの磁性体層間に挟設されかつ上記第2のキャパシタに並列接続された第2のパターン導体とを含み、
 上記第2の信号線は、少なくとも1つの誘電体層上に形成されたパターン導体を含むインダクタを含むことを特徴とする。

 上記高周波デバイスは接地端子をさらに備え、
 上記信号線は、上記第1及び第2の端子を接続する第1の信号線と、上記第1の信号線上の接続点及び上記接地端子を接続する第2の信号線とを含み、
 上記第1の信号線は、上記第1の端子と上記第2の信号線に接続された接続点との間に、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成された第1のキャパシタと、1つの磁性体層を貫通する第1のビア導体とを含み、
 上記第1の信号線は、上記第2の端子と上記第2の信号線に接続された接続点との間に、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成された第2のキャパシタと、1つの磁性体層を貫通する第2のビア導体とを含み、
 上記第2の信号線は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む第3の信号線と、少なくとも1つの誘電体層上に形成されたパターン導体を含みかつ上記第3の信号線に並列接続されたインダクタとを含むことを特徴とする。

 上記高周波デバイスは接地端子をさらに備え、
 上記信号線は、上記第1及び第2の端子を接続する第1の信号線と、上記第1の信号線上の第1の接続点及び上記接地端子を接続する第2の信号線と、上記第1の信号線上の第2の接続点及び上記接地端子を接続する第3の信号線とを含み、
 上記第1の信号線は、上記第1及び第2の接続点の間に、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、
 上記第2の信号線は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、
 上記第3の信号線は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む第4の信号線と、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように形成されかつ上記第4の信号線に並列接続されたキャパシタとを含むことを特徴とする。

 上記高周波デバイスはアッテネータであることを特徴とする。

 上記高周波デバイスは低域通過フィルタであることを特徴とする。

 上記高周波デバイスは高域通過フィルタであることを特徴とする。

 上記高周波デバイスは帯域通過フィルタであることを特徴とする。

 本発明の第2の態様に係る方向性結合器によれば、
 第1~第4のポートと、
 上記第1及び第2のポートの間に設けられた第1の伝送線路と、
 上記第3及び第4のポートの間に設けられ、上記第1の伝送線路に電磁的に結合した第2の伝送線路と、
 上記第3のポートと上記第2の伝送線路との間に設けられた第1のアッテネータと、
 上記第4のポートと上記第2の伝送線路との間に設けられた第2のアッテネータとを備えた方向性結合器であって、
 上記第1及び第2のアッテネータは本発明の第1の態様に係る高周波デバイスであることを特徴とする。

 本発明の高周波デバイスによれば、アッテネータ及びインピーダンス整合回路を単一のチップとして提供することができ、さらに、その減衰量及びインピーダンスを要件に応じて調整することができる。本発明の高周波デバイスによれば、高周波信号を所望の減衰量で減衰させながら、不要な反射を抑えた高周波回路を単一のチップとして提供することができる。また、アッテネータ及びインピーダンス整合回路を単一のチップとして提供することにより、減衰量のバラツキとインピーダンスのバラツキを低減し、また、高周波回路を小型化することができる。

本発明の第1の実施形態に係る高周波デバイスの構成を示す分解斜視図である。 図1の高周波デバイスを積層した状態を示す断面図である。 図1の高周波デバイスの等価回路図である。 図1の高周波デバイスに係る反射損失(S11)及び挿入損失(S21)の周波数特性を示すグラフである。 本発明の第2の実施形態に係る高周波デバイスの構成を示す分解斜視図である。 図5の高周波デバイスを積層した状態を示す断面図である。 図5の高周波デバイスの等価回路図である。 図5の高周波デバイスに係る反射損失(S11)及び挿入損失(S21)の周波数特性を示すグラフである。 本発明の第3の実施形態に係る高周波デバイスの構成を示す分解斜視図である。 図9の高周波デバイスの等価回路図である。 図9の高周波デバイスに係る反射損失(S11)及び挿入損失(S21)の周波数特性を示すグラフである。 第1の比較例に係る高周波デバイスの構成を示す分解斜視図である。 図12の高周波デバイスの等価回路図である。 図12の高周波デバイスに係る反射損失(S11)及び挿入損失(S21)の周波数特性を示すグラフである。 本発明の第4の実施形態に係る高周波デバイスの構成を示す分解斜視図である。 図15の高周波デバイスの等価回路図である。 図15の高周波デバイスに係る反射損失(S11)及び挿入損失(S21)の周波数特性を示すグラフである。 本発明の第5の実施形態に係る高周波デバイスの構成を示す分解斜視図である。 図18の高周波デバイスの等価回路図である。 図18の高周波デバイスに係る反射損失(S11)及び挿入損失(S21)の周波数特性を示すグラフである。 第2の比較例に係る高周波デバイスの構成を示す分解斜視図である。 図21の高周波デバイスの等価回路図である。 図21の高周波デバイスに係る反射損失(S11)及び挿入損失(S21)の周波数特性を示すグラフである。 本発明の第6の実施形態に係る方向性結合器の構成を示すブロック図である。 図24の方向性結合器の構成を示す分解斜視図の第1の部分である。 図24の方向性結合器の構成を示す分解斜視図の第2の部分である。 図25及び図26の方向性結合器の等価回路図である。

第1の実施形態.
 図1は、本発明の第1の実施形態に係る高周波デバイスの構成を示す分解斜視図である。図2は、図1の高周波デバイスを積層した状態を示す断面図である。図2の断面図は、高周波デバイスのY方向の中央を通り、XZ面に平行な断面を示す。

 図1の高周波デバイスは、少なくとも1つの誘電体層N1~N3及び少なくとも1つの磁性体層M1,M2を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか1つの上に形成された少なくとも1つのパターン導体1,4,5と、複数の層のうちのいずれか1つを貫通する少なくとも1つのビア導体2,3とを備える。磁性体層M2及び誘電体層N1の間の一点鎖線と、誘電体層N1,N2の間の一点鎖線は、誘電体層N1~N3及び磁性体層M1,M2が積層されたときに電気的に接続されることを示す(他の図でも同様)。高周波デバイスはさらに、高周波信号の入出力のための端子P1,P2をパターン導体1に備え、接地端子GNDをパターン導体5に備える。パターン導体1,4,5及びビア導体2,3は、端子P1,P2及び接地端子GNDを接続して高周波信号を伝送する信号線を形成する。

 信号線の一部は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む。信号線のこのような部分に高周波信号が流れるとき、高周波信号の一部は信号線の周囲の磁性体により熱に変換され、高周波信号は減衰する。従って、信号線のこの部分は、高周波信号に対して所定の抵抗を有する。図1の高周波デバイスでは、2つの磁性体層M1,M2の間に挟設されたパターン導体1の一部を抵抗R1,R2として示している。なお、簡単化のために図示を省略したが、磁性体層M2を貫通するビア導体2も同様に、抵抗として機能してもよい。

 信号線の他の一部は、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成されたキャパシタと、少なくとも1つの誘電体層上に形成されたパターン導体を含むインダクタとのうちの少なくとも一方を含む。信号線に含まれるキャパシタ及び/又はインダクタは、高周波デバイスが端子P1,P2において高周波信号に対して所定のインピーダンスを有するように構成される。図1の高周波デバイスでは、信号線は、端子P1,P2を接続する第1の信号線と、第1の信号線上の接続点及び接地端子GNDを接続する第2の信号線とを含み、第2の信号線は、誘電体層N2を間に挟みかつ磁性体層を間に挟まないようにパターン導体4,5により形成されたキャパシタC1を含む。

 図3は、図1の高周波デバイスの等価回路図である。信号線の一部が高周波信号に対して抵抗R1,R2を有することにより、高周波デバイスはアッテネータとして機能する。また、端子P1,P2にそれぞれ負荷インピーダンスZ1,Z2を接続するとき、信号線の一部がキャパシタ及びインダクタの少なくとも一方(図1ではキャパシタC1)を含むことにより、端子P1,P2におけるインピーダンスを整合させ、不要な反射を抑えることができる。

 誘電体層N1~N3及び磁性体層M1,M2はそれぞれ、絶縁性セラミックスからなる。磁性体層M1,M2は、例えば比透磁率100~300を有する磁性体からなり、例えばフェライトを使用可能である。誘電体層N1~N3は、1つの誘電体層を貫通するビア導体又は隣接する2つの誘電体層間に形成されたパターン導体に高周波信号を流しても実質的に減衰を生じない非磁性体(比透磁率1)である。

 誘電体層N1~N3の寸法及び比誘電率、磁性体層M1,M2の寸法及び比透磁率、パターン導体1,4,5及びビア導体2,3の寸法は、所望の減衰量及びインピーダンスを得るように設計される。

 高周波デバイスの全体は、例えば、低温同時焼成セラミックス(low temperature co-fired ceramics:LTCC)の製造プロセスを用いて生成される。

 図4は、図1の高周波デバイスに係る反射損失(S11)及び挿入損失(S21)の周波数特性を示すグラフである。図4のグラフは、試作した高周波デバイスについて実測した結果を示す。図4によれば、図1の高周波デバイスは実際にアッテネータとして機能していることがわかる。

 図1の高周波デバイスによれば、アッテネータ及びインピーダンス整合回路を単一のチップとして提供することができ、さらに、その減衰量及びインピーダンスを要件に応じて調整することができる。図1の高周波デバイスによれば、高周波信号を所望の減衰量で減衰させながら、不要な反射を抑えた高周波回路を単一のチップとして提供することができる。また、アッテネータ及びインピーダンス整合回路を単一のチップとして提供することにより、減衰量のバラツキとインピーダンスのバラツキを低減し、また、高周波回路を小型化することができる。

第2の実施形態.
 図5は、本発明の第2の実施形態に係る高周波デバイスの構成を示す分解斜視図である。図6は、図5の高周波デバイスを積層した状態を示す断面図である。

 図5の高周波デバイスは、誘電体層N11~N13及び磁性体層M11~M13を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか1つの上にそれぞれ形成されたパターン導体11,14,15,17と、複数の層のうちのいずれか1つをそれぞれ貫通するビア導体12,13,16とを備える。高周波デバイスはさらに、端子P1,P2をパターン導体11に備え、接地端子GNDをパターン導体17に備える。パターン導体11,14,15,17及びビア導体12,13,16は、端子P1,P2及び接地端子GNDを接続して高周波信号を伝送する信号線を形成する。

 信号線の一部は、2つの磁性体層M11,M12間に挟設されたパターン導体11と、1つの磁性体層M13を貫通するビア導体16とを含む。信号線のこの部分は、高周波信号に対して所定の抵抗R11,R12,R13をそれぞれ有する。

 信号線の他の一部は、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成されたキャパシタと、少なくとも1つの誘電体層上に形成されたパターン導体を含むインダクタとのうちの少なくとも一方を含む。図5の高周波デバイスでは、信号線は、端子P1,P2を接続する第1の信号線と、第1の信号線上の接続点及び接地端子GNDを接続する第2の信号線とを含み、第2の信号線は、誘電体層N12を間に挟みかつ磁性体層を間に挟まないようにパターン導体14,15により形成されたキャパシタC11を含む。

 図7は、図5の高周波デバイスの等価回路図である。これは、抵抗R13が追加されたことのほかは、図3の等価回路図と同様である。キャパシタC11は、インピーダンスを調整すると同時に、第1の信号線を通る高周波信号を接地端子GNDに逃がす効果がある。第2の信号線に抵抗R13を追加することで第1の信号線から接地端子GNDに流れる高周波電流の割合を調整し、端子P1,P2間の減衰量を調整できるようにする。

 図8は、図5の高周波デバイスに係る反射損失(S11)及び挿入損失(S21)の周波数特性を示すグラフである。図8のグラフは、試作した高周波デバイスについて実測した結果を示す。図8によれば、図5の高周波デバイスは実際にアッテネータとして機能していることがわかる。

 第1及び第2の実施形態で説明したように、信号線の一部は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、信号線のこの部分は、高周波信号に対して所定の抵抗を有する。これにより、高周波デバイスはアッテネータとして機能することができる。

第3の実施形態.
 図9は、本発明の第3の実施形態に係る高周波デバイスの構成を示す分解斜視図である。

 図9の高周波デバイスは、誘電体層N21~N23及び磁性体層M21を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか1つの上にそれぞれ形成されたパターン導体21~24,27と、複数の層のうちのいずれか1つをそれぞれ貫通するビア導体25,26と、少なくとも1つの誘電体層N21上に形成されたパターン導体を含むインダクタL21とを備える。高周波デバイスはさらに、端子P1,P2及び接地端子GNDを誘電体層N21~N23及び磁性体層M21のそれぞれに備える。誘電体層N21~N23及び磁性体層M21が積層されたとき、各層の端子P1,P2及び接地端子GNDは互いに電気的に接続される。パターン導体21~24,27及びビア導体25,26及びインダクタL21は、端子P1,P2及び接地端子GNDを接続して高周波信号を伝送する信号線を形成する。

 信号線は、端子P1,P2を接続する第1の信号線と、第1の信号線上の第1の接続点及び接地端子GNDを接続する第2の信号線と、第1の信号線上の第2の接続点及び接地端子GNDを接続する第3の信号線とを含む。第1の信号線は、第1及び第2の接続点の間に、少なくとも1つの誘電体層N21上に形成されたパターン導体を含むインダクタL21を含む。第2の信号線は、少なくとも1つの誘電体層N22を間に挟みかつ磁性体層を間に挟まないようにパターン導体21,23により形成されたキャパシタC21と、1つの磁性体層M21を貫通するビア導体25とを含む。1つの磁性体層M21を貫通するビア導体25は、高周波信号に対して所定の抵抗R21を有する。第3の信号線は、少なくとも1つの誘電体層N22を間に挟みかつ磁性体層を間に挟まないようにパターン導体22,24により形成されたキャパシタC22と、1つの磁性体層M21を貫通するビア導体26とを含む。1つの磁性体層M21を貫通するビア導体26は、高周波信号に対して所定の抵抗R22を有する。

 図10は、図9の高周波デバイスの等価回路図である。図9の高周波デバイスは、アッテネータとして機能すると同時に、Π型の低域通過フィルタとしても機能する。

 図11は、図9の高周波デバイスに係る反射損失(S11)及び挿入損失(S21)の周波数特性を示すグラフである。図11のグラフは、以下のパラメータの値を有する高周波デバイスについてのシミュレーション結果を示す。インダクタL21のインダクタンスは5nHであり、キャパシタC21,C22の容量は2pFであり、抵抗R21,R22の抵抗値は250Ωであった。負荷インピーダンスZ1,Z2のインピーダンスは50Ωであった。磁性体層M21の比透磁率は290であり、誘電体層N21~N23の比透磁率は1であった。図11によれば、図9の高周波デバイスは、アッテネータとして機能すると同時に、低域通過フィルタとしても機能するということがわかる。

 図12は、第1の比較例に係る高周波デバイスの構成を示す分解斜視図である。

 図12の高周波デバイスは、誘電体層N31~N33を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか1つの上にそれぞれ形成されたパターン導体31~33と、誘電体層N31上に形成されたパターン導体を含むインダクタL31とを備える。高周波デバイスはさらに、端子P1,P2及び接地端子GNDを誘電体層N31~N33のそれぞれに備える。誘電体層N31~N33が積層されたとき、各層の端子P1,P2及び接地端子GNDは互いに電気的に接続される。パターン導体31~33及びインダクタL31は、端子P1,P2及び接地端子GNDを接続して高周波信号を伝送する信号線を形成する。

 信号線は、端子P1,P2を接続する第1の信号線と、第1の信号線上の第1の接続点及び接地端子GNDを接続する第2の信号線と、第1の信号線上の第2の接続点及び接地端子GNDを接続する第3の信号線とを含む。第1の信号線は、第1及び第2の接続点の間に、誘電体層N31上に形成されたパターン導体を含むインダクタL31を含む。第2の信号線は、少なくとも1つの誘電体層N32を間に挟むようにパターン導体31,33により形成されたキャパシタC31を含む。第3の信号線は、少なくとも1つの誘電体層N32を間に挟むようにパターン導体32,33により形成されたキャパシタC32を含む。

 図13は、図12の高周波デバイスの等価回路図である。これは、抵抗R21,R22が除去されたことのほかは、図10の等価回路図と同様である。

 図14は、図12の高周波デバイスに係る反射損失(S11)及び挿入損失(S21)の周波数特性を示すグラフである。図11及び図14を比較すると、図12の高周波デバイスは低域通過フィルタとして機能しているものの、アッテネータとしては機能していないことがわかる。

第4の実施形態.
 図15は、本発明の第4の実施形態に係る高周波デバイスの構成を示す分解斜視図である。

 図15の高周波デバイスは、誘電体層N41~N43及び磁性体層M41,M42を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか1つの上にそれぞれ形成されたパターン導体41~43,45,46,49と、複数の層のうちのいずれか1つをそれぞれ貫通するビア導体44,47,48と、少なくとも1つの誘電体層N42上に形成されたパターン導体を含むインダクタL41を備える。高周波デバイスはさらに、端子P1,P2及び接地端子GNDを誘電体層N41~N43及び磁性体層M41,M42のそれぞれに備える。誘電体層N41~N43及び磁性体層M41,M42が積層されたとき、各層の端子P1,P2及び接地端子GNDは互いに電気的に接続される。パターン導体41~43,45,46,49及びビア導体44,47,48及びインダクタL41は、端子P1,P2及び接地端子GNDを接続して高周波信号を伝送する信号線を形成する。

 信号線は、端子P1,P2を接続する第1の信号線と、第1の信号線上の接続点及び接地端子GNDを接続する第2の信号線とを含む。第1の信号線は、端子P1と第2の信号線に接続された接続点との間に、少なくとも1つの誘電体層N41を間に挟みかつ磁性体層を間に挟まないようにパターン導体41,43により形成されたキャパシタC41と、2つの磁性体層M41,M42間に挟設されかつキャパシタC41に並列接続されたパターン導体45とを含む。2つの磁性体層M41,M42間に挟設されたパターン導体45は、高周波信号に対して所定の抵抗R41を有する。第1の信号線は、端子P2と第2の信号線に接続された接続点との間に、少なくとも1つの誘電体層N41を間に挟みかつ磁性体層を間に挟まないようにパターン導体42,43により形成されたキャパシタC42と、2つの磁性体層M41,M42間に挟設されかつキャパシタC42に並列接続されたパターン導体46とを含む。2つの磁性体層M41,M42間に挟設されたパターン導体46は、高周波信号に対して所定の抵抗R42を有する。第2の信号線は、少なくとも1つの誘電体層N42上に形成されたパターン導体を含むインダクタL41を含む。

 図16は、図15の高周波デバイスの等価回路図である。図15の高周波デバイスは、アッテネータとして機能すると同時に、T型の高域通過フィルタとしても機能する。

 図17は、図15の高周波デバイスに係る反射損失(S11)及び挿入損失(S21)の周波数特性を示すグラフである。図17のグラフは、以下のパラメータの値を有する高周波デバイスについてのシミュレーション結果を示す。キャパシタC41,C42の容量は5pFであり、抵抗R41,R42の抵抗値は40Ωであり、インダクタL41のインダクタンスは10nHであった。負荷インピーダンスZ1,Z2のインピーダンスは50Ωであった。磁性体層M41,M42の比透磁率は290であり、誘電体層N41~N43の比透磁率は1であった。図17によれば、図15の高周波デバイスは、アッテネータとして機能すると同時に、高域通過フィルタとしても機能するということがわかる。

第5の実施形態.
 図18は、本発明の第5の実施形態に係る高周波デバイスの構成を示す分解斜視図である。

 図18の高周波デバイスは、誘電体層N51~N53及び磁性体層M51~M53を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか1つの上にそれぞれ形成されたパターン導体51,52,55~57,62,65と、複数の層のうちのいずれか1つをそれぞれ貫通するビア導体53,54,58~61,63,64と、少なくとも1つの誘電体層N52の下面に対向する磁性体層M52上に形成されたパターン導体を含むインダクタL51とを備える。高周波デバイスはさらに、端子P1,P2及び接地端子GNDを誘電体層N51~N53及び磁性体層M51~M53のそれぞれに備える。誘電体層N51~N53及び磁性体層M51~M53が積層されたとき、各層の端子P1,P2及び接地端子GNDは互いに電気的に接続される。パターン導体51,52,55~57,62,65及びビア導体53,54,58~61,63,64及びインダクタL51は、端子P1,P2及び接地端子GNDを接続して高周波信号を伝送する信号線を形成する。

 信号線は、端子P1,P2を接続する第1の信号線と、第1の信号線上の接続点及び接地端子GNDを接続する第2の信号線とを含む。第1の信号線は、端子P1と第2の信号線に接続された接続点との間に、少なくとも1つの誘電体層N51を間に挟みかつ磁性体層を間に挟まないようにパターン導体55,57により形成されたキャパシタC51と、1つの磁性体層M51を貫通するビア導体53とを含む。1つの磁性体層M51を貫通するビア導体53は、高周波信号に対して所定の抵抗R51を有する。第1の信号線は、端子P2と第2の信号線に接続された接続点との間に、少なくとも1つの誘電体層N51を間に挟みかつ磁性体層を間に挟まないようにパターン導体56,57により形成されたキャパシタC52と、1つの磁性体層M51を貫通するビア導体54とを含む。1つの磁性体層M51を貫通するビア導体54は、高周波信号に対して所定の抵抗R52を有する。第2の信号線は、1つの磁性体層をそれぞれ貫通するビア導体61,64及び2つの磁性体層間に挟設されたパターン導体62を含む第3の信号線と、少なくとも1つの誘電体層N52の下面に対向する磁性体層M52上に形成されたパターン導体を含みかつ第3の信号線に並列接続されたインダクタL51とを含む。1つの磁性体層をそれぞれ貫通するビア導体61,64及び2つの磁性体層間に挟設されたパターン導体62は、高周波信号に対して所定の抵抗R53を有する。

 図19は、図18の高周波デバイスの等価回路図である。図18の高周波デバイスは、アッテネータとして機能すると同時に、T型の高域通過フィルタとしても機能する。

 図20は、図18の高周波デバイスに係る反射損失(S11)及び挿入損失(S21)の周波数特性を示すグラフである。図20のグラフは、以下のパラメータの値を有する高周波デバイスについてのシミュレーション結果を示す。キャパシタC51,C52の容量は5pFであり、抵抗R51,R52の抵抗値は10Ωであり、抵抗R53の抵抗値は150Ωであり、インダクタL51のインダクタンスは10nHであった。負荷インピーダンスZ1,Z2のインピーダンスは50Ωであった。磁性体層M51~M53の比透磁率は290であり、誘電体層N51~N53の比透磁率は1であった。図20によれば、図18の高周波デバイスは、アッテネータとして機能すると同時に、高域通過フィルタとしても機能するということがわかる。

 図21は、第2の比較例に係る高周波デバイスの構成を示す分解斜視図である。

 図21の高周波デバイスは、誘電体層N71~N74を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか1つの上にそれぞれ形成されたパターン導体71~73,76と、複数の層のうちのいずれか1つをそれぞれ貫通するビア導体74,75と、誘電体層N73上に形成されたパターン導体を含むインダクタL71とを備える。高周波デバイスはさらに、端子P1,P2及び接地端子GNDを誘電体層N71~N74のそれぞれに備える。誘電体層N71~N74が積層されたとき、各層の端子P1,P2及び接地端子GNDは互いに電気的に接続される。パターン導体71~73,76及びビア導体74,75及びインダクタL71は、端子P1,P2及び接地端子GNDを接続して高周波信号を伝送する信号線を形成する。

 信号線は、端子P1,P2を接続する第1の信号線と、第1の信号線上の接続点及び接地端子GNDを接続する第2の信号線とを含む。第1の信号線は、端子P1と第2の信号線に接続された接続点との間に、少なくとも1つの誘電体層N71を間に挟むようにパターン導体71,73により形成されたキャパシタC71を含む。第1の信号線は、端子P2と第2の信号線に接続された接続点との間に、少なくとも1つの誘電体層N71を間に挟むようにパターン導体72,73により形成されたキャパシタC72を含む。第2の信号線は、誘電体層N73上に形成されたパターン導体を含むインダクタL71を含む。

 図22は、図21の高周波デバイスの等価回路図である。図21の高周波デバイスは、T型の高域通過フィルタとして機能する。

 図23は、図21の高周波デバイスに係る反射損失(S11)及び挿入損失(S21)の周波数特性を示すグラフである。図23のグラフは、以下のパラメータの値を有する高周波デバイスについてのシミュレーション結果を示す。キャパシタC71,C72の容量は5pFであり、インダクタL71のインダクタンスは10nHであった。負荷インピーダンスZ1,Z2のインピーダンスは50Ωであった。誘電体層N71~N74の比透磁率は1であった。図23によれば、図218の高周波デバイスは、高域通過フィルタとしても機能しているものの、アッテネータとしては機能していないことがわかる。

第6の実施形態.
 図24は、本発明の第6の実施形態に係る方向性結合器の構成を示すブロック図である。図24の方向性結合器は、第1~第5の実施形態に係る高周波デバイスをアッテネータとして備えたことを特徴とする。

 図24の方向性結合器は、4つのポートIN,OUT,COUP,ISOと、ポートIN,OUTの間に設けられた伝送線路82aと、ポートCOUP,ISOの間に設けられ、伝送線路82aに電磁的に結合した伝送線路82bと、ポートCOUPと伝送線路82bとの間に設けられたアッテネータ81と、ポートISOと伝送線路82bとの間に設けられたアッテネータ83とを備える。互いに電磁的に結合する伝送線路82a,82bを含む伝送線路部82は、従来の方向性結合器と同様に構成される。アッテネータ81,83は、第1~第5の実施形態のいずれかに係る高周波デバイスである。

 次に、図25~図27を参照して、図24の方向性結合器の実施例について説明する。

 図25及び図26は、図24の方向性結合器の構成を示す分解斜視図である。

 図25及び図26の高周波デバイスは、誘電体層N91~N94及び磁性体層M91~M96を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか1つの上にそれぞれ形成されたパターン導体92,93,95,96~102,107~110,115~120と、複数の層のうちのいずれか1つをそれぞれ貫通するビア導体94,103~106,111~114とを備える。高周波デバイスはさらに、端子IN,OUT,COUP,ISO,T1,T2及び接地端子GNDを誘電体層N91~N94及び磁性体層M91~M96のそれぞれに備える。端子IN,OUT,COUP,ISOは、図24において同じ符号で表されたポートに対応し、また、端子T1,T2は、高周波デバイスの内部接続のための端子である。誘電体層N91~N94及び磁性体層M91~M96が積層されたとき、各層の端子IN,OUT,COUP,ISO,T1,T2及び接地端子GNDは互いに電気的に接続される。

 誘電体層N92,N93上にそれぞれ形成されたパターン導体92,95及び誘電体層N92を貫通するビア導体94は、図24の伝送線路82aに対応する。誘電体層N92上に形成されたパターン導体93は、図24の伝送線路82bに対応する。

 次に、図24のアッテネータ81に対応する部分について説明する。パターン導体96,97,99,100,107,108,115,116,119と、ビア導体103,104,111,112は、端子COUP及び伝送線路82bを接続して高周波信号を伝送する信号線を形成する。この信号線は、端子COUP及び伝送線路82bを接続する第1の信号線と、第1の信号線上の第1の接続点及び接地端子GNDを接続する第2の信号線と、第1の信号線上の第2の接続点及び接地端子GNDを接続する第3の信号線とを含む。第1の信号線は、第1及び第2の接続点の間に、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む。図25及び図26の方向性結合器では、第1の信号線は、2つの磁性体層M94,M95間に挟設されたパターン導体119を含む。第1の信号線のこの部分は、高周波信号に対して所定の抵抗R92を有する。第2の信号線は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む。図25及び図26の方向性結合器では、第2の信号線は、1つの磁性体層M92,M93をそれぞれ貫通するビア導体103,111及び磁性体層M91~M94間に形成されたパターン導体99,107,115を含む。第2の信号線のこの部分は、高周波信号に対して所定の抵抗R91を有する。第3の信号線は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む第4の信号線と、少なくとも1つの誘電体層N94を間に挟みかつ磁性体層を間に挟まないようにパターン導体96,97により形成されかつ第4の信号線に並列接続されたキャパシタC91とを含む。図25及び図26の方向性結合器では、第4の信号線は、1つの磁性体層M92,M93をそれぞれ貫通するビア導体104,112及び磁性体層M91~M94間に形成されたパターン導体100,108,116を含む。第3の信号線のこの部分は、高周波信号に対して所定の抵抗R93を有する。

 次に、図24のアッテネータ83に対応する部分について説明する。パターン導体96,98,101,102,109,110,117,118,120と、ビア導体105,106,113,114は、端子ISO及び伝送線路82bを接続して高周波信号を伝送する信号線を形成する。この信号線は、端子ISO及び伝送線路82bを接続する第5の信号線と、第5の信号線上の第1の接続点及び接地端子GNDを接続する第6の信号線と、第5の信号線上の第2の接続点及び接地端子GNDを接続する第7の信号線とを含む。第5の信号線は、第1及び第2の接続点の間に、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む。図25及び図26の方向性結合器では、第5の信号線は、2つの磁性体層M94,M95間に挟設されたパターン導体120を含む。第5の信号線のこの部分は、高周波信号に対して所定の抵抗R95を有する。第6の信号線は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む。図25及び図26の方向性結合器では、第6の信号線は、1つの磁性体層M92,M93をそれぞれ貫通するビア導体106,114及び磁性体層M91~M94間に形成されたパターン導体102,110,118を含む。第6の信号線のこの部分は、高周波信号に対して所定の抵抗R96を有する。第7の信号線は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む第8の信号線と、少なくとも1つの誘電体層N94を間に挟みかつ磁性体層を間に挟まないようにパターン導体96,98により形成されかつ第8の信号線に並列接続されたキャパシタC92とを含む。図25及び図26の方向性結合器では、第8の信号線は、1つの磁性体層M92,M93をそれぞれ貫通するビア導体105,113及び磁性体層M91~M94間に形成されたパターン導体101,109,117を含む。第7の信号線のこの部分は、高周波信号に対して所定の抵抗R94を有する。

 なお、図25及び図26の方向性結合器は、その表面に、デバイスの向きを判断するためのマーカー91を備えてもよい。

 図27は、図25及び図26の方向性結合器の等価回路図である。アッテネータ81,83は、図25及び図26の構成に代えて、第1~第5の実施形態のいずれかに係る高周波デバイスを用いてもよい。

 図25及び図26の方向性結合器によれば、伝送線路82a,82bを誘電体層に形成し、アッテネータ81,83の抵抗R91~R96を磁性体層に形成することで、伝送線路部82及びアッテネータ81,83を単一のチップとして提供することができる。アッテネータ81,83の減衰量及びインピーダンスを調整することにより、方向性結合器は任意の結合度を得る。その際、伝送線路部82の結合度に減衰量が付加されているので、方向性結合器の全体のインピーダンス整合が損なわれたときのバラツキは、減衰量の分だけ小さくすることが可能である。アッテネータ81,83の減衰量及びインピーダンスを調整することにより、カップリング信号のバラツキを低減することができる。

 図25及び図26に示すように、抵抗R91~R96に含まれるパターン導体及びビア導体の個数を増減することにより、その抵抗値を広い範囲で調整することができる。

 図24~図27の方向性結合器によれば、アッテネータを含む高周波回路を含み、単一のチップとして構成される方向性結合器を提供することができる。

変形例.
 以上説明した各実施形態の構成に加えて、追加の抵抗、キャパシタ、及び/又はインダクタを含んでもよい。

 本明細書では、パターン導体が2つの磁性体層間に挟設された場合のみ高周波信号に対して所定の抵抗を有するものとして説明したが、磁性体層と誘電体層との間に形成されたときも、高周波信号に対して所定の抵抗を有する素子として機能させてもよい。

 本明細書では、アッテネータとして機能すると同時に、低域通過フィルタ又は高域通過フィルタとしても機能する高周波デバイスについて説明したが、アッテネータとして機能すると同時に、帯域通過フィルタとしても機能する高周波デバイスを構成してもよい。

 また、キャパシタを構成するパターン導体が対向する面積、誘電体層の厚みや誘電率を調整することにより、キャパシタの容量を調整して所望のインピーダンスを得ることができる。なお、磁性体層や誘電体層には、低温同時焼成セラミックス(LTCC)を利用したセラミック層に限定されるものではなく、樹脂中に磁性体粉末を分散してなる磁性体樹脂層を利用する等、樹脂を用いたものであってもよい。

 本発明によれば、高周波帯において、不要な反射波の発生を抑えた高周波デバイスを提供することができる。また、高周波デバイスを小型化することにより、寄生分を減らすことができる。所望帯域の外においても不要な反射波を抑えたアッテネータ及び方向性結合器を提供することができる。

 本発明によれば、減衰量及びインピーダンスのバラツキが低減され、小型化されたアッテネータを提供することができる。

 本発明によれば、高周波信号の反射を生じることなく、任意の減衰量を得ることができるので、アッテネータ、フィルタ、及び方向性結合器へ応用したときに、その高性能化が可能になる。

 任意の周波数帯において、抵抗とインダクタと容量によりインピーダンスを調整することで、反射特性を調整することができる。

1,4,5,11,14,15,17,21~24,27,31~33,41~43,45,46,48,49,51,52,55~57,62,65,71~73,76,92,93,95,96~102,107~110,115~120…パターン導体、
2,3,12,13,16,25,26,44,47,48,53,54,58~61,63,64,74,75,94,103~106,111~114…ビア導体、
81,83…アッテネータ、
82…伝送線路部、
82a,82b…伝送線路、
91…マーカー、
C1,C11,C21,C22,C31,C32,C51,C52,C71,C72,C91,C92…キャパシタ、
GND…接地端子、
L21,L31,L51,L71…インダクタ、
R1,R2,R11~R13,R21,R22,R41,R42,R51~R53,R91~R96…抵抗、
M1,M2,M11~M13,M21,M41,M42,M51~M53,M91~M96…磁性体層、
N1~N3,N11~N13,N21~N23,N31~N33,N41~N43,N51~N53,N71~N74,N91~N94…誘電体層、
P1,P2,T1,T2…端子、
Z1,Z2…負荷インピーダンス。

Claims (12)

  1.  少なくとも1つの誘電体層及び少なくとも1つの磁性体層を含む積層された複数の層を含む基板と、
     第1及び第2の端子と、
     上記複数の層のうちのいずれか1つの上に形成された少なくとも1つのパターン導体と、
     上記複数の層のうちのいずれか1つを貫通する少なくとも1つのビア導体とを備えた高周波デバイスであって、
     上記パターン導体及び上記ビア導体は、上記第1及び第2の端子を接続して所定の高周波信号を伝送する信号線を形成し、
     上記信号線の第1の部分は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、上記第1の部分は上記高周波信号に対して所定の抵抗を有し、
     上記信号線の第2の部分は、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成されたキャパシタと、少なくとも1つの誘電体層上に形成されたパターン導体を含むインダクタとのうちの少なくとも一方を含み、上記高周波デバイスは上記第1及び第2の端子において上記高周波信号に対して所定のインピーダンスを有することを特徴とする高周波デバイス。
  2.  上記高周波デバイスは接地端子をさらに備え、
     上記信号線は、上記第1及び第2の端子を接続する第1の信号線と、上記第1の信号線上の接続点及び上記接地端子を接続する第2の信号線とを含み、
     上記第2の信号線は、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成されたキャパシタを含むことを特徴とする請求項1記載の高周波デバイス。
  3.  上記第2の信号線は、1つの磁性体層を貫通するビア導体を含むことを特徴とする請求項2記載の高周波デバイス。
  4.  上記高周波デバイスは接地端子をさらに備え、
     上記信号線は、上記第1及び第2の端子を接続する第1の信号線と、上記第1の信号線上の第1の接続点及び上記接地端子を接続する第2の信号線と、上記第1の信号線上の第2の接続点及び上記接地端子を接続する第3の信号線とを含み、
     上記第1の信号線は、上記第1及び第2の接続点の間に、少なくとも1つの誘電体層上に形成されたパターン導体を含むインダクタを含み、
     上記第2の信号線は、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成された第1のキャパシタと、1つの磁性体層を貫通する第1のビア導体とを含み、
     上記第3の信号線は、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成された第2のキャパシタと、1つの磁性体層を貫通する第2のビア導体とを含むことを特徴とする請求項1記載の高周波デバイス。
  5.  上記高周波デバイスは接地端子をさらに備え、
     上記信号線は、上記第1及び第2の端子を接続する第1の信号線と、上記第1の信号線上の接続点及び上記接地端子を接続する第2の信号線とを含み、
     上記第1の信号線は、上記第1の端子と上記第2の信号線に接続された接続点との間に、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成された第1のキャパシタと、2つの磁性体層間に挟設されかつ上記第1のキャパシタに並列接続された第1のパターン導体とを含み、
     上記第1の信号線は、上記第2の端子と上記第2の信号線に接続された接続点との間に、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成された第2のキャパシタと、2つの磁性体層間に挟設されかつ上記第2のキャパシタに並列接続された第2のパターン導体とを含み、
     上記第2の信号線は、少なくとも1つの誘電体層上に形成されたパターン導体を含むインダクタを含むことを特徴とする請求項1記載の高周波デバイス。
  6.  上記高周波デバイスは接地端子をさらに備え、
     上記信号線は、上記第1及び第2の端子を接続する第1の信号線と、上記第1の信号線上の接続点及び上記接地端子を接続する第2の信号線とを含み、
     上記第1の信号線は、上記第1の端子と上記第2の信号線に接続された接続点との間に、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成された第1のキャパシタと、1つの磁性体層を貫通する第1のビア導体とを含み、
     上記第1の信号線は、上記第2の端子と上記第2の信号線に接続された接続点との間に、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように2つのパターン導体により形成された第2のキャパシタと、1つの磁性体層を貫通する第2のビア導体とを含み、
     上記第2の信号線は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む第3の信号線と、少なくとも1つの誘電体層上に形成されたパターン導体を含みかつ上記第3の信号線に並列接続されたインダクタとを含むことを特徴とする請求項1記載の高周波デバイス。
  7.  上記高周波デバイスは接地端子をさらに備え、
     上記信号線は、上記第1及び第2の端子を接続する第1の信号線と、上記第1の信号線上の第1の接続点及び上記接地端子を接続する第2の信号線と、上記第1の信号線上の第2の接続点及び上記接地端子を接続する第3の信号線とを含み、
     上記第1の信号線は、上記第1及び第2の接続点の間に、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、
     上記第2の信号線は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、
     上記第3の信号線は、1つの磁性体層を貫通するビア導体及び2つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む第4の信号線と、少なくとも1つの誘電体層を間に挟みかつ磁性体層を間に挟まないように形成されかつ上記第4の信号線に並列接続されたキャパシタとを含むことを特徴とする請求項1記載の高周波デバイス。
  8.  上記高周波デバイスはアッテネータであることを特徴とする請求項1~7のいずれか1つに記載の高周波デバイス。
  9.  上記高周波デバイスは低域通過フィルタであることを特徴とする請求項8記載の高周波デバイス。
  10.  上記高周波デバイスは高域通過フィルタであることを特徴とする請求項8記載の高周波デバイス。
  11.  上記高周波デバイスは帯域通過フィルタであることを特徴とする請求項8記載の高周波デバイス。
  12.  第1~第4のポートと、
     上記第1及び第2のポートの間に設けられた第1の伝送線路と、
     上記第3及び第4のポートの間に設けられ、上記第1の伝送線路に電磁的に結合した第2の伝送線路と、
     上記第3のポートと上記第2の伝送線路との間に設けられた第1のアッテネータと、
     上記第4のポートと上記第2の伝送線路との間に設けられた第2のアッテネータとを備えた方向性結合器であって、
     上記第1及び第2のアッテネータは請求項1~11のいずれか1つに記載の高周波デバイスであることを特徴とする方向性結合器。
PCT/JP2013/069522 2012-08-24 2013-07-18 高周波デバイス及び方向性結合器 WO2014030469A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012-185636 2012-08-24
JP2012185636 2012-08-24

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014531548A JP5660258B2 (ja) 2012-08-24 2013-07-18 高周波デバイス及び方向性結合器
US14619497 US9281797B2 (en) 2012-08-24 2015-02-11 High-frequency device and directional coupler

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14619497 Continuation US9281797B2 (en) 2012-08-24 2015-02-11 High-frequency device and directional coupler

Publications (1)

Publication Number Publication Date
WO2014030469A1 true true WO2014030469A1 (ja) 2014-02-27

Family

ID=50149781

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/069522 WO2014030469A1 (ja) 2012-08-24 2013-07-18 高周波デバイス及び方向性結合器

Country Status (3)

Country Link
US (1) US9281797B2 (ja)
JP (1) JP5660258B2 (ja)
WO (1) WO2014030469A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5292401A (en) * 1977-01-12 1977-08-03 Maspro Denko Kk Method of using attenuator
JPH07192927A (ja) * 1993-12-27 1995-07-28 Taiyo Yuden Co Ltd ノイズフィルタ
JP2006191355A (ja) * 2005-01-06 2006-07-20 Mitsubishi Electric Corp イコライザ
JP2009044303A (ja) * 2007-08-07 2009-02-26 Panasonic Corp アッテネータ複合カプラ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6311704Y2 (ja) * 1979-06-11 1988-04-05
US4746557A (en) * 1985-12-09 1988-05-24 Murata Manufacturing Co., Ltd. LC composite component
JPS62189712A (en) 1986-02-17 1987-08-19 Nitsuko Ltd Radio frequency noise filter
JPS6398206A (en) 1986-10-15 1988-04-28 Matsushita Electric Works Ltd Attenuator
JP2691715B2 (ja) 1987-07-01 1997-12-17 ティーディーケイ株式会社 フェライト焼結体、チップインダクタおよびlc複合部品
JP2598940B2 (ja) * 1988-01-27 1997-04-09 株式会社村田製作所 Lc複合部品
JPH0315363A (en) 1988-07-20 1991-01-23 Takeshi Inoue Remote controlled transmitter provided with scheduling function
JP3141978B2 (ja) 1994-09-02 2001-03-07 ティーディーケイ株式会社 信号伝送素子
JP4370838B2 (ja) * 2002-08-21 2009-11-25 株式会社村田製作所 ノイズフィルタ
US7961064B2 (en) * 2009-01-30 2011-06-14 Tdk Corporation Directional coupler including impedance matching and impedance transforming attenuator
KR101083531B1 (ko) 2009-09-01 2011-11-18 에스케이 텔레콤주식회사 송수신 신호 분리를 위한 결합장치 및 제어방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5292401A (en) * 1977-01-12 1977-08-03 Maspro Denko Kk Method of using attenuator
JPH07192927A (ja) * 1993-12-27 1995-07-28 Taiyo Yuden Co Ltd ノイズフィルタ
JP2006191355A (ja) * 2005-01-06 2006-07-20 Mitsubishi Electric Corp イコライザ
JP2009044303A (ja) * 2007-08-07 2009-02-26 Panasonic Corp アッテネータ複合カプラ

Also Published As

Publication number Publication date Type
US9281797B2 (en) 2016-03-08 grant
US20150155848A1 (en) 2015-06-04 application
JP5660258B2 (ja) 2015-01-28 grant
JPWO2014030469A1 (ja) 2016-07-28 application

Similar Documents

Publication Publication Date Title
US5929729A (en) Printed lumped element stripline circuit ground-signal-ground structure
US6285273B1 (en) Laminated balun transformer
US5834994A (en) Multilayer lowpass filter with improved ground plane configuration
Chen et al. Design of microstrip bandpass filters with multiorder spurious-mode suppression
US20020149535A1 (en) Tunable antenna matching circuit
US20050212617A1 (en) Directional coupler
Shi et al. Dual-band and wide-stopband single-band balanced bandpass filters with high selectivity and common-mode suppression
US6806790B2 (en) Miniature 180 degree power splitter
US6759926B2 (en) LC filter circuit, monolithic LC composite component, multiplexer, and radio communication device
US6850127B2 (en) Laminated electronic component
US5994978A (en) Partially interdigitated combline ceramic filter
US7961064B2 (en) Directional coupler including impedance matching and impedance transforming attenuator
US6765458B2 (en) LC high-pass filter circuit device, laminated LC high-pass filter device, multiplexer, and radio communication apparatus
JP2003008385A (ja) 複合型lcフィルタ回路及び複合型lcフィルタ部品
US20060255886A1 (en) Bandpass filter and wireless communications equipment using same
US6414567B2 (en) Duplexer having laminated structure
US6876273B2 (en) Front end module
US7199684B2 (en) Filter circuit with a filter stage and balun on a single substrate
JP2004088743A (ja) 2ポート型アイソレータおよび通信装置
US20070001786A1 (en) Multilayer band pass filter
JPH0818393A (ja) 分波器パッケージ
US5949304A (en) Multilayer ceramic package with floating element to couple transmission lines
JP2004254257A (ja) ローパスフィルタ内蔵配線基板
CN103413993A (zh) 分布式微型带通平衡滤波器
US7446626B2 (en) Directional couplers for RF power detection

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13831184

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase in:

Ref document number: 2014531548

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase in:

Ref country code: DE

122 Ep: pct app. not ent. europ. phase

Ref document number: 13831184

Country of ref document: EP

Kind code of ref document: A1