WO2014009371A1 - Procede de traitement comparatif securise - Google Patents

Procede de traitement comparatif securise Download PDF

Info

Publication number
WO2014009371A1
WO2014009371A1 PCT/EP2013/064489 EP2013064489W WO2014009371A1 WO 2014009371 A1 WO2014009371 A1 WO 2014009371A1 EP 2013064489 W EP2013064489 W EP 2013064489W WO 2014009371 A1 WO2014009371 A1 WO 2014009371A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
add
secret
comparison
electronic component
Prior art date
Application number
PCT/EP2013/064489
Other languages
English (en)
Inventor
Maël BERTHIER
Original Assignee
Morpho
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Morpho filed Critical Morpho
Priority to US14/413,696 priority Critical patent/US10083297B2/en
Priority to EP13734790.2A priority patent/EP2873022B8/fr
Publication of WO2014009371A1 publication Critical patent/WO2014009371A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034—Test or assess a computer or a system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2123—Dummy operation

Definitions

  • the present invention relates to secure comparative processing methods.
  • test data Many electronic components implement comparison operations between secret data and data to be submitted for comparison, hereinafter called "test data”. These comparison operations can be attacked to determine said secret data.
  • side channels consist of studying the behavior of the component (for example a smart card), in particular in terms of electromagnetic leakage, or in terms of variations in electrical consumption, or response time.
  • the component will perform operations different from the other cases (triggering a determined program, etc.).
  • Another solution was to generate, in the programs executed during the comparison or after it, in the event of failure as in the case of success, random execution times. In addition to the annoyance necessarily caused by these delays, this solution also has the disadvantage of being easily detectable by an attacker. As a result of the unsuccessful comparisons made, the latter can note the absence of any particular signature of the false identifiers (that is to say, secret data distinct from the secret data of control).
  • the object of the invention is to propose a secure authentication method more resistant to "side channel” attacks than the secure methods of the prior art, and not having the disadvantages mentioned above.
  • the invention proposes a secure method of comparative processing of the type in which a processor of an electronic component compares test data that it receives as input to the main secret data stored in said electronic component, characterized in that what the processor implements, in parallel with the comparison with the secret data, complementary operations on the test data which generate on the electronic component a variation of behavior which is a function of the test data which it receives as input and which adds to the variation in behavior related to the comparison with the main secret data.
  • the leakage or the change in total consumption is the sum of a common component, a component related to the comparison with the secret data and a component related to the complementary operations, which is a function of test data.
  • the invention also relates to an electronic authentication component comprising a memory in which are stored secret main control data and additional control data, and a processor, the electronic component being characterized in that the processor is adapted to implement the proposed process. DESCRIPTION OF THE FIGURES
  • FIG. 1 schematically represents an example of an electronic component for secure authentication and exchanges of information with an authentication terminal.
  • FIG. 2 represents the main steps of an exemplary implementation of the method.
  • an electronic authentication component 1 making it possible to carry out an authentication by comparison between secret control data CTRL and EPR test data to be compared with the control data, these data being by example AUTH authentication data.
  • These data are for example encrypted codes.
  • This component 1 comprises electronics enabling the implementation of this comparison, for example a processor 1 1, adapted to communicate with a memory 12, in which are stored the secret PIN control data.
  • the component 1 is for example of the smart card type.
  • the component 1 is further able to communicate with a terminal 2, this terminal being an interface for acquiring the EPR test data to be compared with the secret control data CTRL.
  • the terminal 2 proceeds to the acquisition of test data such as AUTH authentication data to compare with the secret CTRL control data.
  • test data such as AUTH authentication data
  • an individual can compose a code corresponding to the AUTH authentication data, for comparison with a PIN code.
  • the terminal 2 then communicates to the processor 1 1 the test data
  • the processor compares said data with the secret CTRL control data.
  • the correspondence between the secret data and the test data ensures the authentication of the individual and causes the processor to execute a predetermined program 11.
  • This correspondence authorizes the access of the individual to a dedicated service, which may be in the case of a smart card, as a non-limiting example, a payment service, or access to a telephony service, etc.
  • the memory 12 of the authentication system 1 further stores additional secret data ADD-i, ADD N , distinct secret control data CTRL.
  • the first step 1000 is the acquisition by the processor 1 1 of EPR test data, via the acquisition and transmission by the terminal 2.
  • the processor compares the EPR test data with the secret CTRL control data, as well as the set of additional secret data ADD-i, ADD N.
  • the processor 1 1 is adapted to implement, during or after the comparison step, operations that generate a variation in its behavior which is a function of the EPR test data it receives at the input.
  • the processor executes a determined program corresponding to the success of the comparison 1210, for example to an authentication.
  • the processor In parallel or as a result of this comparison or this authentication 1210, the processor also implements complementary operations related to the additional secret data ADD-i, ADD N , in particular for example comparisons between the test data. EPR and one of the additional secret data ADD-i, ADD N.
  • the processor executes particular programs specific to these additional secret values. In this way, the external behavior of the component is modified, even if it is not an authentication or a success of the comparison between the test data and the control data.
  • the electronic component may be of the type in which a counter is associated with the comparison step, the counter being initialized to a strictly positive value N, and decremented at each absence of correspondence between the EPR test data and the secret data of CTRL control, the implementation of the comparison step is prohibited if the value of the counter is zero.
  • This case is particularly suitable in the context of authentication by comparison between a PIN secret key and AUTH identification data.
  • At least N additional secret data ADD-i, ADD N are preferably provided.
  • the attacker can iterate authentication attempts as many times as there are additional secret data, the successive failures causing the decrementation of the counter until it is canceled.
  • this deception is all the more effective if, in addition, the program implemented in the event of correspondence between the secret PIN control data and the authentication data AUTH generates variations on the electrical signals similar to those of the electrical signals generated by the program implemented in the absence of correspondence between the AUTH authentication data and any of the secret keys CTRL, ADD-i, ADD N.
  • electrical signal variations in the case of correspondence between the secret CTRL control data and the EPR test data may be similar to the variations on the electrical signals in case of correspondence between the EPR test data and the EPR test data.
  • additional secret data ADD-i, ADD N may be similar to the variations on the electrical signals in case of correspondence between the EPR test data and the EPR test data.
  • the secret CTRL control data is confused with the additional data that does not allow the authentication or the success of the comparison.
  • the secret control data CTRL are confused with the additional secret keys, ie they can not be identified among these keys.
  • the programs executed during or after the comparison step 1 100 may include waiting steps during random delays.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Abstract

Procédé de traitement comparatif sécurisé du type dans lequel un processeur d'un composant électronique compare des données d'épreuve (EPR, AUTH) qu'il reçoit en entrée à des données secrètes principales (CTRL, PIN) stockées dans ledit composant électronique, caractérisé en ce que le processeur met en œuvre, en plus de la comparaison aux données secrètes (CTRL, PIN), des opérations complémentaires sur les données d'épreuve (EPR, AUTH) qui génèrent sur le composant électronique une variation de comportement qui est fonction des données d'épreuve (EPR, AUTH) qu'il reçoit en entrée et qui s'ajoute à la variation de comportement liée à la comparaison aux données secrètes principales (CTRL, PIN).

Description

PROCEDE DE TRAITEMENT COMPARATIF SECURISE
DOMAINE DE L'INVENTION
La présente invention concerne les procédés de traitement comparatifs sécurisés.
Elle trouve en particulier avantageusement application pour la sécurisation des traitements de comparaison qui peuvent être mis en œuvre sur une carte à puce : authentification de code PIN par exemple, ou encore vérifications de certificats.
ETAT DE LA TECHNIQUE
De nombreux composants électroniques mettent en œuvre des opérations de comparaison entre des données secrètes et des données à soumettre à la comparaison, appelées dans la suite « données d'épreuve ». Ces opérations de comparaison peuvent faire l'objet d'attaques pour déterminer lesdites données secrètes.
Certaines de ces attaques, dites « side channels », consistent à étudier le comportement du composant (par exemple une carte à puce), notamment en termes de fuites électromagnétiques, ou encore en termes de variations de consommation électrique, ou de temps de réponse.
En effet si, au cours d'une comparaison entre une valeur secrète et une valeur d'épreuve, la valeur d'épreuve correspond à la valeur secrète, le composant va exécuter des opérations différentes des autres cas (déclenchement d'un programme déterminé, etc.).
Ainsi, en analysant certains paramètres de fonctionnement du composant lors de comparaisons successives, il est possible de mettre en évidence des différences de comportement lorsque les données d'épreuve soumises correspondent aux données secrètes et ainsi de récupérer les données secrètes.
Pour parer ce type d'attaque, diverses solutions ont été développées.
Ces solutions comprennent, par exemple, l'implémentation de programmes dits « symétriques », c'est-à-dire similaires en cas de correspondance ou non entre les données comparées, afin par exemple que les profils de consommation électrique du système soient identiques. Une telle solution présente néanmoins l'inconvénient d'être très difficile à mettre en œuvre. En effet, le succès de la comparaison implique nécessairement une différence de traitement par rapport à un échec de cette comparaison.
Une autre solution a été de générer, dans les programmes exécutés pendant la comparaison ou après celle-ci, en cas d'échec comme en cas de succès, des délais d'exécution aléatoires. Outre la gêne nécessairement occasionnée par ces délais, cette solution présente en outre l'inconvénient d'être facilement détectable par un attaquant. A mesure des comparaisons infructueuses réalisées, celui-ci peut constater l'absence de signature particulière des faux identifiants (c'est-à-dire des données secrètes distinctes des données secrètes de contrôle).
PRESENTATION DE L'INVENTION
Par conséquent, l'invention a pour but de proposer un procédé d'authentification sécurisé plus résistant aux attaques « side channels » que les procédés sécurisés de l'art antérieur, et ne présentant pas les inconvénients ci- dessus mentionnés.
A cet égard, l'invention propose un procédé de traitement comparatif sécurisé du type dans lequel un processeur d'un composant électronique compare des données d'épreuve qu'il reçoit en entrée à des données secrètes principales stockées dans ledit composant électronique, caractérisé en ce que le processeur met en œuvre, en parallèle de la comparaison aux données secrètes, des opérations complémentaires sur les données d'épreuve qui génèrent sur le composant électronique une variation de comportement qui est fonction des données d'épreuve qu'il reçoit en entrée et qui s'ajoute à la variation de comportement liée à la comparaison aux données secrètes principales.
On notera que de cette façon, les fuites électromagnétiques, variations de courant, etc .. qui peuvent être repérées par un observateur externe sont liées :
• aux opérations communes qui seront semblables pour toutes valeurs soumises ;
· aux bruits qui seront différents quelques soient la comparaison même en utilisant la même valeur ;
• aux données secrètes (si la valeur soumise correspond au secret) ;
• aux données d'épreuve (variation de comportement lié à celles-ci). Ainsi, après dé-bruitage, la fuite ou la variation de consommation totale, est la somme d'une composante commune, d'une composante liée à la comparaison aux données secrètes et d'une composante liée aux opérations complémentaires, laquelle est fonction des données d'épreuve.
II est alors impossible pour un observateur externe de distinguer dans la variation de comportement du composant celle qui correspond à la comparaison aux données secrètes et celle qui correspond aux opérations complémentaires, laquelle est fonction des données d'épreuve.
L'invention concerne également un composant électronique d'authentification comprenant une mémoire dans laquelle sont stockées des données secrètes de contrôle principales et des données de contrôle additionnelles, et un processeur, le composant électronique étant caractérisé en ce que le processeur est adapté pour mettre en œuvre le procédé proposé. DESCRIPTION DES FIGURES
D'autres caractéristiques, buts et avantages de la présente invention apparaîtront à la lecture de la description détaillée qui va suivre, au regard des figures annexées, données à titre d'exemples non limitatifs et sur lesquelles :
La figure 1 représente schématiquement un exemple de composant électronique d'authentification sécurisé et des échanges d'information avec un terminal d'authentification.
La figure 2 représente les principales étapes d'un exemple de mise en œuvre du procédé. DESCRIPTION DETAILLEE D'EXEMPLES DE REALISATION
On se place dans la suite du texte, dans le cadre purement illustratif d'un procédé d'authentification de codes PIN, d'autres applications de traitements comparatifs sécurisés étant bien entendu envisageables.
En référence à la figure 1 , on a représenté un composant électronique d'authentification 1 , permettant de mener à bien une authentification par comparaison entre des données secrètes de contrôle CTRL et des données d'épreuve EPR à comparer aux données de contrôle, ces données étant par exemple des données d'authentification AUTH. Ces données sont par exemple des codes chiffrés.
Ce composant 1 comprend une électronique permettant la mise en œuvre de cette comparaison, par exemple un processeur 1 1 , adapté pour communiquer avec une mémoire 12, dans laquelle sont stockées les données secrètes de contrôle PIN. Le composant 1 est par exemple du type carte à puce.
Le composant 1 est en outre apte à dialoguer avec un terminal 2, ce terminal étant une interface d'acquisition des données d'épreuve EPR à comparer aux données secrètes de contrôle CTRL.
De manière connue en soi, le terminal 2 procède à l'acquisition de données d'épreuve telles que des données d'authentification AUTH à comparer aux données secrètes de contrôle CTRL. A titre d'exemple non limitatif, un individu peut composer un code correspondant aux données d'authentification AUTH, pour comparaison avec un code PIN.
Le terminal 2 communique ensuite au processeur 1 1 les données d'épreuve
EPR, et le processeur compare lesdites données avec les données secrètes de contrôle CTRL. Dans le cas d'un procédé d'authentification, la correspondance entre les données secrètes et les données d'épreuve assure l'authentification de l'individu et entraîne l'exécution par le processeur d'un programme 1 1 prédéterminé. Cette correspondance autorise l'accès de l'individu à un service dédié, pouvant être dans le cas d'une carte à puce, à titre d'exemple non limitatif, un service de paiement, ou l'accès à un service de téléphonie, etc.
La mémoire 12 du système d'authentification 1 stocke en outre des données secrètes additionnelles ADD-i , ADDN, distinctes des données secrètes de contrôle CTRL.
Contrairement aux données secrètes de contrôle CTRL, ces données ne permettent pas d'effectuer une authentification, ou d'autoriser l'accès à un service particulier. Leur rôle est explicité en référence à la figure 2 décrite ci-après. Procédé d'authentification
Sur la figure 2, on a représenté les principales du procédé selon l'invention. La première étape 1000, évoquée ci-avant, est l'acquisition par le processeur 1 1 de données d'épreuve EPR, via l'acquisition et la transmission par le terminal 2. Le processeur compare ensuite les données d'épreuve EPR aux données secrètes de contrôle CTRL, ainsi qu'à l'ensemble des données secrètes additionnelles ADD-i , ADDN.
Il met ainsi en œuvre une opération de comparaison 1 1 10 sur les données secrètes de contrôle CTRL.
Or le processeur 1 1 est adapté pour mettre en œuvre, pendant ou après l'étape de comparaison, des opérations qui génèrent une variation de son comportement qui est fonction des données d'épreuve EPR qu'il reçoit en entrée.
Ainsi, un observateur extérieur ne peut distinguer le comportement du composant 1 selon qu'il y a ou non succès de la comparaison 1 1 10.
Une réalisation possible mais non limitative est décrite ci-dessous en référence à la figure 2.
En cas de correspondance entre les données secrète de contrôle CTRL et les données d'épreuve EPR - ce qui exclut la possibilité de correspondance entre les données d'épreuve EPR et l'une des données secrètes additionnelles ADD-i , ADDN - le processeur exécute un programme déterminé correspondant au succès de la comparaison 1210, par exemple à une authentification.
En parallèle ou à la suite de cette comparaison 1 1 10 ou de cette authentification 1210, le processeur met également en œuvre des opérations complémentaires liées aux données secrètes additionnelles ADD-i , ADDN, notamment par exemple des comparaisons entre les données d'épreuve EPR et l'une des données secrètes additionnelles ADD-i , ADDN.
En cas de correspondance entre les données d'épreuve EPR et l'une des données secrètes additionnelles ADD^ ADDN, le processeur exécute des programmes particuliers propres à ces valeurs secrètes additionnelles. De cette façon, le comportement externe du composant se trouve modifié, alors même qu'il ne s'agit pas d'une authentification ou d'un succès de la comparaison entre les données d'épreuve et les données de contrôle.
De la sorte, un attaquant qui observerait la consommation électrique du composant 1 pendant l'étape de comparaison pourrait considérer que le profil de consommation de courant particulier du composant 1 provient d'un programme exécuté en cas d'authentification. Il en déduirait donc que les données d'épreuve EPR entrées correspondent aux données secrètes de contrôle CTRL, et serait induit en erreur. Le composant électronique peut être du type dans lequel un compteur est associé à l'étape de comparaison, le compteur étant initialisé à une valeur N strictement positive, et décrémenté à chaque absence de correspondance entre les données d'épreuve EPR et les données secrètes de contrôle CTRL, la mise en œuvre de l'étape de comparaison étant interdite si la valeur du compteur est nulle.
Ce cas est particulièrement adapté dans le cadre d'une authentification par comparaison entre une clé secrète PIN et une donnée d'identification AUTH.
Dans ce cas, pour augmenter la protection conférée à la clé secrète de contrôle, on prévoit de préférence au moins N données secrètes additionnelles ADD-i , ADDN. Ainsi, si le leurre lié au programme exécuté en cas de correspondance entre les données d'authentification et les données secrètes additionnelles fonctionne, l'attaquant peut itérer des tentatives d'authentifications autant de fois qu'il y a de données secrètes additionnelles, les échecs successifs entraînant la décrémentation du compteur jusqu'à son annulation.
Par ailleurs, ce leurre est d'autant plus efficace si, en outre, le programme mis en œuvre en cas de correspondance entre les données secrètes de contrôle PIN et les données d'authentification AUTH engendre des variations sur les signaux électriques semblables à celles des signaux électriques générés par le programme mis en œuvre en cas d'absence de correspondance entre les données d'authentification AUTH et l'une quelconque des clés secrètes CTRL, ADD-i , ADDN.
A l'inverse, les variations de signaux électriques en cas de correspondance entre les données secrètes de contrôle CTRL et les données d'épreuve EPR peuvent être semblables aux variations sur les signaux électriques en cas de correspondance entre les données d'épreuve EPR et les données secrètes additionnelles ADD-i , ADDN.
Dans le premier cas, les données secrètes de contrôle CTRL sont confondues avec les données additionnelles ne permettant pas l'authentification ou le succès de la comparaison. Dans le second cas, les données secrètes de contrôle CTRL sont confondues avec les clés secrètes additionnelles, i.e. elles ne peuvent pas être identifiées parmi ces clés. Dans ce dernier cas, il est préférable de prévoir un nombre très supérieur à N, par exemple de l'ordre de 10 à 100 fois N, de données secrètes additionnelles. Ces modes de mise en œuvre du procédé ne sont toutefois pas limités à un composant électronique comprenant un compteur associé à l'étape de comparaison.
Enfin, pour rendre plus difficile encore l'identification des données secrètes de contrôle CTRL, les programmes exécutés pendant ou après l'étape 1 100 de comparaison peuvent comprendre des étapes d'attente pendant des délais aléatoires.
Ainsi, même si les programmes exécutés en cas de correspondance ou non entre les données secrètes de contrôle CTRL et les données d'épreuve EPR ne sont pas identiques, la spécificité du programme d'authentification 1 1 10 peut être masquée par ces délais aléatoires.
On a donc développé un procédé d'authentification de mise en œuvre aisée, plus sécurisé que les procédés précédemment développé, et moins coûteux en temps de calcul que l'art antérieur.

Claims

REVENDICATIONS
Procédé de traitement comparatif sécurisé du type dans lequel un processeur (1 1 ) d'un composant électronique (1 ) compare des données d'épreuve (EPR, AUTH) qu'il reçoit en entrée à des données secrètes principales (CTRL, PIN) stockées dans ledit composant électronique (1 ), caractérisé en ce que le processeur (1 1 ) met en œuvre, en parallèle de la comparaison aux données secrètes (CTRL, PIN), des opérations complémentaires sur les données d'épreuve (EPR, AUTH) qui génèrent sur le composant électronique (1 ) une variation de comportement qui est fonction des données d'épreuve (EPR, AUTH) qu'il reçoit en entrée et qui s'ajoute à la variation de comportement liée à la comparaison aux données secrètes principales (CTRL, PIN).
Procédé selon la revendication 1 , dans lequel le composant électronique mémorise des données secrètes additionnelles (ADD-i , ADDN), les opérations complémentaires mises en œuvre par le processeur (1 1 ) comportant au moins une comparaison des données d'épreuve (EPR, AUTH) fournies en entrée du composant électronique (1 ) à des données secrètes additionnelles (ADD-i , ADDN).
Procédé selon l'une des revendications 1 ou 2, dans lequel des opérations complémentaires comportent la mise en œuvre d'au moins un temps d'attente fonction des données d'épreuve (EPR, AUTH) en entrée du composant électronique (1 ).
Procédé selon les revendications 2 et 3, dans lequel au moins une opération complémentaire de temps d'attente est mise en œuvre à la suite d'une opération de comparaison, en cas de correspondance entre des données d'épreuve fournies en entrée du composant électronique et des données secrètes principales (CTRL, PIN) ou additionnelles (ADD^ ADDN).
Procédé d'authentification dans lequel on met en œuvre un procédé de traitement comparatif selon l'une des revendications précédentes, les données d'entrée (EPR) comparées aux données secrètes de contrôle (PIN) ou additionnelles (ADD-i , ADDN) étant des codes (AUTH) à authentifier.
Procédé d'authentification selon la revendication 5 prise en combinaison avec la revendication 2, le procédé étant du type dans lequel un compteur est associé à l'étape de comparaison, le compteur étant initialisé à une valeur N strictement positive, et décrémenté à chaque absence de correspondance entre les codes à authentifier (AUTH) et le code constituant les données secrètes de contrôle (PIN), la mise en œuvre de l'étape de comparaison étant interdite si la valeur du compteur est nulle, les codes constituant les données secrètes additionnelles (ADD-i , ADDN) étant au moins au nombre de N.
Procédé d'authentification selon la revendication 6, dans lequel le nombre de codes constituant des données secrètes additionnelles (ADD-i , ADDN) est strictement supérieur à N.
Composant (1 ) électronique d'authentification comprenant une mémoire (12) dans laquelle sont stockées des données secrètes de contrôle (CTRL, PIN) principales et des données de contrôle additionnelles (ADD^ ADDN), et un processeur (1 1 ), le composant électronique étant caractérisé en ce que le processeur (1 1 ) est programmé pour mettre en œuvre le procédé selon l'une des revendications précédentes.
PCT/EP2013/064489 2012-07-10 2013-07-09 Procede de traitement comparatif securise WO2014009371A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/413,696 US10083297B2 (en) 2012-07-10 2013-07-09 Method of secure comparative processing
EP13734790.2A EP2873022B8 (fr) 2012-07-10 2013-07-09 Procédé de traitement comparatif sécurisé

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1256621A FR2993379B1 (fr) 2012-07-10 2012-07-10 Procede de traitement comparatif securise
FR1256621 2012-07-10

Publications (1)

Publication Number Publication Date
WO2014009371A1 true WO2014009371A1 (fr) 2014-01-16

Family

ID=47624181

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/064489 WO2014009371A1 (fr) 2012-07-10 2013-07-09 Procede de traitement comparatif securise

Country Status (4)

Country Link
US (1) US10083297B2 (fr)
EP (1) EP2873022B8 (fr)
FR (1) FR2993379B1 (fr)
WO (1) WO2014009371A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11041173B2 (en) 2012-12-12 2021-06-22 The Broad Institute, Inc. Delivery, engineering and optimization of systems, methods and compositions for sequence manipulation and therapeutic applications

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107645380A (zh) * 2017-10-19 2018-01-30 广东电网有限责任公司电力科学研究院 一种攻击Auth协议的方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2813468A1 (fr) * 2000-08-29 2002-03-01 Gemplus Card Int Securite d'acces par code secret a un moyen de traitement de donnees

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3864656B2 (ja) * 2000-01-18 2007-01-10 株式会社日立製作所 データ伝送方法
JP2011254440A (ja) * 2010-06-04 2011-12-15 Toshiba Corp 情報処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2813468A1 (fr) * 2000-08-29 2002-03-01 Gemplus Card Int Securite d'acces par code secret a un moyen de traitement de donnees

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11041173B2 (en) 2012-12-12 2021-06-22 The Broad Institute, Inc. Delivery, engineering and optimization of systems, methods and compositions for sequence manipulation and therapeutic applications

Also Published As

Publication number Publication date
EP2873022A1 (fr) 2015-05-20
US20150213261A1 (en) 2015-07-30
FR2993379A1 (fr) 2014-01-17
EP2873022B1 (fr) 2018-09-19
US10083297B2 (en) 2018-09-25
FR2993379B1 (fr) 2015-09-04
EP2873022B8 (fr) 2018-10-24

Similar Documents

Publication Publication Date Title
EP2941843B1 (fr) Procede de traitement comparatif securise
EP3200387B1 (fr) Procédé de calcul sécurisé multipartite protégé contre une partie malveillante
FR3018934A1 (fr) Procede d'enrolement de donnees dans une base pour la protection desdites donnees
EP1055203B1 (fr) Protocole de controle d'acces entre une cle et une serrure electronique
FR3003061B1 (fr) Procede de traitement securise de donnees et application a la biometrie
EP2742645B1 (fr) Procédé de gestion et de contrôle de données de différents domaines d'identité organisés en ensemble structure
EP2873022B1 (fr) Procédé de traitement comparatif sécurisé
EP2050221B1 (fr) Procede de verification de l'integrite d'une clef de chiffrement obtenue par combinaison de parties de clef
EP1163562B1 (fr) Procede de securisation d'un enchainement d'operations realisees par un circuit electronique dans le cadre de l'execution d'un algorithme
CA3093385A1 (fr) Traitement securise de donnees
EP2009571B1 (fr) Système et procédé de sécurisation utilisant un dispositif de sécurité
EP3350745B1 (fr) Gestion d'un affichage d'une vue d'une application sur un écran d'un dispositif électronique de saisie de données, procédé, dispositif et produit programme d'ordinateur correspondants
FR2993380A1 (fr) Procede pour proteger une carte a puce contre une attaque physique destinee a modifier le comportement logique d'un programme fonctionnel
EP1997064B1 (fr) Protection d'un controle d'acces biometrique
EP1442556B1 (fr) Procédé securisé de mise en oeuvre d'un algorithme de cryptographie et composant correspondant
EP3477517A1 (fr) Procédé de contrôle d'accès à une zone sécurisée d'un équipement, programme d'ordinateur, support informatique et équipement associés
EP2795524B1 (fr) Procédé et dispositif de sécurisation d'une application informatique
EP3799347B1 (fr) Sécurisation du chiffrement des et du déchiffrement des inverse
EP3340096B1 (fr) Procédé de configuration d'un programme cryptographique destiné à être exécuté par un terminal
EP3113056B1 (fr) Sécurisation d'une validation d'une séquence de caractères, procédé, dispositif et produit programme d'ordinateur correspondants
EP4092954A1 (fr) Procede et systeme de traitement de donnees biometriques
EP4446918A1 (fr) Plateforme securisée de traitement de données
CH716903A2 (fr) Procédé de connexion sécurisée d'une montre à un serveur distant.
EP3832402A1 (fr) Procédé de connexion sécurisée d'une montre à un serveur distant
EP1959371A1 (fr) Couplage d'un programme informatique ou de données á un système de référence et vérification associée

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13734790

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14413696

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2013734790

Country of ref document: EP